nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58
  59 #include "bearch_ia32_t.h"
  60 #include "ia32_nodes_attr.h"
  61 #include "ia32_transform.h"
  62 #include "ia32_new_nodes.h"
  63 #include "ia32_map_regs.h"
  64 #include "ia32_dbg_stat.h"
  65 #include "ia32_optimize.h"
  66 #include "ia32_util.h"
  67 #include "ia32_address_mode.h"
  68
  69 #include "gen_ia32_regalloc_if.h"
  70
  71 #define SFP_SIGN   "0x80000000"
  72 #define DFP_SIGN   "0x8000000000000000"
  73 #define SFP_ABS    "0x7FFFFFFF"
  74 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  75 #define DFP_INTMAX "9223372036854775807"
  76
  77 #define TP_SFP_SIGN "ia32_sfp_sign"
  78 #define TP_DFP_SIGN "ia32_dfp_sign"
  79 #define TP_SFP_ABS  "ia32_sfp_abs"
  80 #define TP_DFP_ABS  "ia32_dfp_abs"
  81 #define TP_INT_MAX  "ia32_int_max"
  82
  83 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  84 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  85 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  86 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  87 #define ENT_INT_MAX  "IA32_INT_MAX"
  88
  89 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  90 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  91
  92 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  93
  94 /** hold the current code generator during transformation */
  95 static ia32_code_gen_t *env_cg       = NULL;
  96 static ir_node         *initial_fpcw = NULL;
  97 static heights_t       *heights      = NULL;
  98
  99 extern ir_op *get_op_Mulh(void);
 100
 101 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 102         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 103         ir_node *op1, ir_node *op2);
 104
 105 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 106         ir_node *block, ir_node *op1, ir_node *op2);
 107
 108 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 109         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 110         ir_node *op);
 111
 112 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 113         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 114
 115 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 116         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 117         ir_node *op1, ir_node *op2, ir_node *fpcw);
 118
 119 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 120         ir_node *block, ir_node *op);
 121
 122 /****************************************************************************************************
 123  *                  _        _                        __                           _   _
 124  *                 | |      | |                      / _|                         | | (_)
 125  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 126  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 127  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 128  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 129  *
 130  ****************************************************************************************************/
 131
 132 static ir_node *try_create_Immediate(ir_node *node,
 133                                      char immediate_constraint_type);
 134
 135 static ir_node *create_immediate_or_transform(ir_node *node,
 136                                               char immediate_constraint_type);
 137
 138 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 139                                 dbg_info *dbgi, ir_node *block,
 140                                 ir_node *op, ir_node *orig_node);
 141
 142 /**
 143  * Return true if a mode can be stored in the GP register set
 144  */
 145 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 146         if(mode == mode_fpcw)
 147                 return 0;
 148         if(get_mode_size_bits(mode) > 32)
 149                 return 0;
 150         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 151 }
 152
 153 /**
 154  * creates a unique ident by adding a number to a tag
 155  *
 156  * @param tag   the tag string, must contain a %d if a number
 157  *              should be added
 158  */
 159 static ident *unique_id(const char *tag)
 160 {
 161         static unsigned id = 0;
 162         char str[256];
 163
 164         snprintf(str, sizeof(str), tag, ++id);
 165         return new_id_from_str(str);
 166 }
 167
 168 /**
 169  * Get a primitive type for a mode.
 170  */
 171 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 172 {
 173         pmap_entry *e = pmap_find(types, mode);
 174         ir_type *res;
 175
 176         if (! e) {
 177                 char buf[64];
 178                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 179                 res = new_type_primitive(new_id_from_str(buf), mode);
 180                 set_type_alignment_bytes(res, 16);
 181                 pmap_insert(types, mode, res);
 182         }
 183         else
 184                 res = e->value;
 185         return res;
 186 }
 187
 188 /**
 189  * Get an atomic entity that is initialized with a tarval
 190  */
 191 static ir_entity *ia32_get_entity_for_tv(ia32_isa_t *isa, ir_node *cnst)
 192 {
 193         tarval *tv    = get_Const_tarval(cnst);
 194         pmap_entry *e = pmap_find(isa->tv_ent, tv);
 195         ir_entity *res;
 196         ir_graph *rem;
 197
 198         if (! e) {
 199                 ir_mode *mode = get_irn_mode(cnst);
 200                 ir_type *tp = get_Const_type(cnst);
 201                 if (tp == firm_unknown_type)
 202                         tp = get_prim_type(isa->types, mode);
 203
 204                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 205
 206                 set_entity_ld_ident(res, get_entity_ident(res));
 207                 set_entity_visibility(res, visibility_local);
 208                 set_entity_variability(res, variability_constant);
 209                 set_entity_allocation(res, allocation_static);
 210
 211                  /* we create a new entity here: It's initialization must resist on the
 212                     const code irg */
 213                 rem = current_ir_graph;
 214                 current_ir_graph = get_const_code_irg();
 215                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 216                 current_ir_graph = rem;
 217
 218                 pmap_insert(isa->tv_ent, tv, res);
 219         } else {
 220                 res = e->value;
 221         }
 222
 223         return res;
 224 }
 225
 226 static int is_Const_0(ir_node *node) {
 227         return is_Const(node) && is_Const_null(node);
 228 }
 229
 230 static int is_Const_1(ir_node *node) {
 231         return is_Const(node) && is_Const_one(node);
 232 }
 233
 234 static int is_Const_Minus_1(ir_node *node) {
 235         return is_Const(node) && is_Const_all_one(node);
 236 }
 237
 238 /**
 239  * Transforms a Const.
 240  */
 241 static ir_node *gen_Const(ir_node *node) {
 242         ir_graph        *irg   = current_ir_graph;
 243         ir_node         *old_block = get_nodes_block(node);
 244         ir_node         *block = be_transform_node(old_block);
 245         dbg_info        *dbgi  = get_irn_dbg_info(node);
 246         ir_mode         *mode  = get_irn_mode(node);
 247
 248         if (mode_is_float(mode)) {
 249                 ir_node   *res   = NULL;
 250                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 251                 ir_node   *nomem = new_NoMem();
 252                 ir_node   *load;
 253                 ir_entity *floatent;
 254
 255                 if (USE_SSE2(env_cg)) {
 256                         if (is_Const_null(node)) {
 257                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 258                                 set_ia32_ls_mode(load, mode);
 259                                 res  = load;
 260                         } else {
 261                                 floatent = ia32_get_entity_for_tv(env_cg->isa, node);
 262
 263                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 264                                                                                          mode);
 265                                 set_ia32_op_type(load, ia32_AddrModeS);
 266                                 set_ia32_am_sc(load, floatent);
 267                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 268                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 269                         }
 270                 } else {
 271                         if (is_Const_null(node)) {
 272                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 273                                 res  = load;
 274                         } else if (is_Const_one(node)) {
 275                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 276                                 res  = load;
 277                         } else {
 278                                 floatent = ia32_get_entity_for_tv(env_cg->isa, node);
 279
 280                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 281                                 set_ia32_op_type(load, ia32_AddrModeS);
 282                                 set_ia32_am_sc(load, floatent);
 283                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 284                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 285                         }
 286                         set_ia32_ls_mode(load, mode);
 287                 }
 288
 289                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 290
 291                 /* Const Nodes before the initial IncSP are a bad idea, because
 292                  * they could be spilled and we have no SP ready at that point yet.
 293                  * So add a dependency to the initial frame pointer calculation to
 294                  * avoid that situation.
 295                  */
 296                 if (get_irg_start_block(irg) == block) {
 297                         add_irn_dep(load, get_irg_frame(irg));
 298                 }
 299
 300                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 301                 return res;
 302         } else {
 303                 ir_node *cnst;
 304                 tarval  *tv = get_Const_tarval(node);
 305                 long     val;
 306
 307                 tv = tarval_convert_to(tv, mode_Iu);
 308
 309                 if(tv == get_tarval_bad() || tv == get_tarval_undefined()
 310                                 || tv == NULL) {
 311                         panic("couldn't convert constant tarval (%+F)", node);
 312                 }
 313                 val = get_tarval_long(tv);
 314
 315                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 316                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 317                 if(val == 0) {
 318                         set_ia32_flags(cnst,
 319                                        get_ia32_flags(cnst) | arch_irn_flags_modify_flags);
 320                 }
 321
 322                 /* see above */
 323                 if (get_irg_start_block(irg) == block) {
 324                         add_irn_dep(cnst, get_irg_frame(irg));
 325                 }
 326
 327                 return cnst;
 328         }
 329 }
 330
 331 /**
 332  * Transforms a SymConst.
 333  */
 334 static ir_node *gen_SymConst(ir_node *node) {
 335         ir_graph *irg   = current_ir_graph;
 336         ir_node  *old_block = get_nodes_block(node);
 337         ir_node  *block = be_transform_node(old_block);
 338         dbg_info *dbgi  = get_irn_dbg_info(node);
 339         ir_mode  *mode  = get_irn_mode(node);
 340         ir_node  *cnst;
 341
 342         if (mode_is_float(mode)) {
 343                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 344                 ir_node *nomem = new_NoMem();
 345
 346                 if (USE_SSE2(env_cg))
 347                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 348                 else
 349                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 350                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 351                 set_ia32_use_frame(cnst);
 352         } else {
 353                 ir_entity *entity;
 354
 355                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 356                         panic("backend only support symconst_addr_ent (at %+F)", node);
 357                 }
 358                 entity = get_SymConst_entity(node);
 359                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 360         }
 361
 362         /* Const Nodes before the initial IncSP are a bad idea, because
 363          * they could be spilled and we have no SP ready at that point yet
 364          */
 365         if (get_irg_start_block(irg) == block) {
 366                 add_irn_dep(cnst, get_irg_frame(irg));
 367         }
 368
 369         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 370
 371         return cnst;
 372 }
 373
 374 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 375 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 376         static const struct {
 377                 const char *tp_name;
 378                 const char *ent_name;
 379                 const char *cnst_str;
 380                 char mode;
 381                 char align;
 382         } names [ia32_known_const_max] = {
 383                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 384                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 385                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 386                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 387                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 388         };
 389         static ir_entity *ent_cache[ia32_known_const_max];
 390
 391         const char    *tp_name, *ent_name, *cnst_str;
 392         ir_type       *tp;
 393         ir_node       *cnst;
 394         ir_graph      *rem;
 395         ir_entity     *ent;
 396         tarval        *tv;
 397         ir_mode       *mode;
 398
 399         ent_name = names[kct].ent_name;
 400         if (! ent_cache[kct]) {
 401                 tp_name  = names[kct].tp_name;
 402                 cnst_str = names[kct].cnst_str;
 403
 404                 switch (names[kct].mode) {
 405                 case 0:  mode = mode_Iu; break;
 406                 case 1:  mode = mode_Lu; break;
 407                 default: mode = mode_F; break;
 408                 }
 409                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 410                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 411                 /* set the specified alignment */
 412                 set_type_alignment_bytes(tp, names[kct].align);
 413
 414                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 415
 416                 set_entity_ld_ident(ent, get_entity_ident(ent));
 417                 set_entity_visibility(ent, visibility_local);
 418                 set_entity_variability(ent, variability_constant);
 419                 set_entity_allocation(ent, allocation_static);
 420
 421                 /* we create a new entity here: It's initialization must resist on the
 422                     const code irg */
 423                 rem = current_ir_graph;
 424                 current_ir_graph = get_const_code_irg();
 425                 cnst = new_Const(mode, tv);
 426                 current_ir_graph = rem;
 427
 428                 set_atomic_ent_value(ent, cnst);
 429
 430                 /* cache the entry */
 431                 ent_cache[kct] = ent;
 432         }
 433
 434         return ent_cache[kct];
 435 }
 436
 437 #ifndef NDEBUG
 438 /**
 439  * Prints the old node name on cg obst and returns a pointer to it.
 440  */
 441 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 442         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 443
 444         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 445         obstack_1grow(isa->name_obst, 0);
 446         return obstack_finish(isa->name_obst);
 447 }
 448 #endif /* NDEBUG */
 449
 450 int use_source_address_mode(ir_node *block, ir_node *node, ir_node *other)
 451 {
 452         ir_mode *mode;
 453         ir_node *load;
 454         long     pn;
 455
 456         if(!is_Proj(node))
 457                 return 0;
 458         load = get_Proj_pred(node);
 459         pn   = get_Proj_proj(node);
 460         if(!is_Load(load) || pn != pn_Load_res)
 461                 return 0;
 462         if(get_nodes_block(load) != block)
 463                 return 0;
 464         /* we only use address mode if we're the only user of the load */
 465         if(get_irn_n_edges(node) > 1)
 466                 return 0;
 467
 468         mode = get_irn_mode(node);
 469         if(!mode_needs_gp_reg(mode))
 470                 return 0;
 471         if(other != NULL && get_Load_mode(load) != get_irn_mode(other))
 472                 return 0;
 473
 474         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 475         if(other != NULL && get_nodes_block(other) == block
 476                         && heights_reachable_in_block(heights, other, load))
 477                 return 0;
 478
 479         return 1;
 480 }
 481
 482 typedef struct ia32_address_mode_t ia32_address_mode_t;
 483 struct ia32_address_mode_t {
 484         ia32_address_t  addr;
 485         ir_mode        *ls_mode;
 486         ir_node        *mem_proj;
 487         ia32_op_type_t  op_type;
 488         ir_node        *new_op1;
 489         ir_node        *new_op2;
 490         int             commutative;
 491         int             flipped;
 492 };
 493
 494 static void build_address(ia32_address_mode_t *am, ir_node *node)
 495 {
 496         ia32_address_t *addr    = &am->addr;
 497         ir_node        *load    = get_Proj_pred(node);
 498         ir_node        *ptr     = get_Load_ptr(load);
 499         ir_node        *mem     = get_Load_mem(load);
 500         ir_node        *new_mem = be_transform_node(mem);
 501         ir_node        *base;
 502         ir_node        *index;
 503
 504         am->ls_mode  = get_Load_mode(load);
 505         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 506
 507         /* construct load address */
 508         ia32_create_address_mode(addr, ptr, 0);
 509         base  = addr->base;
 510         index = addr->index;
 511
 512         if(base == NULL) {
 513                 base = ia32_new_NoReg_gp(env_cg);
 514         } else {
 515                 base = be_transform_node(base);
 516         }
 517
 518         if(index == NULL) {
 519                 index = ia32_new_NoReg_gp(env_cg);
 520         } else {
 521                 index = be_transform_node(index);
 522         }
 523
 524         addr->base  = base;
 525         addr->index = index;
 526         addr->mem   = new_mem;
 527 }
 528
 529 static void set_address(ir_node *node, ia32_address_t *addr)
 530 {
 531         set_ia32_am_scale(node, addr->scale);
 532         set_ia32_am_sc(node, addr->symconst_ent);
 533         set_ia32_am_offs_int(node, addr->offset);
 534         if(addr->symconst_sign)
 535                 set_ia32_am_sc_sign(node);
 536         if(addr->use_frame)
 537                 set_ia32_use_frame(node);
 538         set_ia32_frame_ent(node, addr->frame_entity);
 539 }
 540
 541 static void set_am_attributes(ir_node *node, ia32_address_mode_t *am)
 542 {
 543         set_address(node, &am->addr);
 544
 545         set_ia32_op_type(node, am->op_type);
 546         set_ia32_ls_mode(node, am->ls_mode);
 547         if(am->commutative)
 548                 set_ia32_commutative(node);
 549 }
 550
 551 typedef enum {
 552         match_commutative       = 1 << 0,
 553         match_am_and_immediates = 1 << 1,
 554         match_no_am             = 1 << 2,
 555         match_8_16_bit_am       = 1 << 3,
 556         match_no_immediate      = 1 << 4
 557 } match_flags_t;
 558
 559 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 560                             ir_node *op1, ir_node *op2, match_flags_t flags)
 561 {
 562         ia32_address_t *addr     = &am->addr;
 563         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 564         ir_node        *new_op1;
 565         ir_node        *new_op2;
 566         int             use_am;
 567         int             commutative;
 568         int             use_am_and_immediates;
 569         int             use_immediate;
 570
 571         memset(am, 0, sizeof(am[0]));
 572
 573         commutative           = (flags & match_commutative) != 0;
 574         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 575         use_am                = ! (flags & match_no_am);
 576         use_immediate         = !(flags & match_no_immediate);
 577
 578         assert(op2 != NULL);
 579         assert(!commutative || op1 != NULL);
 580
 581         if(!(flags & match_8_16_bit_am)
 582                         && op1 != NULL
 583                         && get_mode_size_bits(get_irn_mode(op1)) < 32)
 584                 use_am = 0;
 585
 586         new_op2 = (use_immediate ? try_create_Immediate(op2, 0) : NULL);
 587         if(new_op2 == NULL && use_am && use_source_address_mode(block, op2, op1)) {
 588                 build_address(am, op2);
 589                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 590                 new_op2     = noreg_gp;
 591                 am->op_type = ia32_AddrModeS;
 592         } else if(commutative && (new_op2 == NULL || use_am_and_immediates) &&
 593                       use_am && use_source_address_mode(block, op1, op2)) {
 594                 build_address(am, op1);
 595                 if(new_op2 != NULL) {
 596                         new_op1 = noreg_gp;
 597                 } else {
 598                         new_op1 = be_transform_node(op2);
 599                         new_op2 = noreg_gp;
 600                         am->flipped = 1;
 601                 }
 602                 am->op_type = ia32_AddrModeS;
 603         } else {
 604                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 605                 if(new_op2 == NULL)
 606                         new_op2 = be_transform_node(op2);
 607                 am->op_type = ia32_Normal;
 608         }
 609         if(addr->base == NULL)
 610                 addr->base = noreg_gp;
 611         if(addr->index == NULL)
 612                 addr->index = noreg_gp;
 613         if(addr->mem == NULL)
 614                 addr->mem = new_NoMem();
 615
 616         am->new_op1     = new_op1;
 617         am->new_op2     = new_op2;
 618         am->commutative = commutative;
 619 }
 620
 621 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 622 {
 623         ir_graph *irg = current_ir_graph;
 624         ir_mode  *mode;
 625         ir_node  *load;
 626
 627         if(am->mem_proj == NULL)
 628                 return node;
 629
 630         /* we have to create a mode_T so the old MemProj can attach to us */
 631         mode = get_irn_mode(node);
 632         load = get_Proj_pred(am->mem_proj);
 633
 634         mark_irn_visited(load);
 635         be_set_transformed_node(load, node);
 636
 637         if(mode != mode_T) {
 638                 set_irn_mode(node, mode_T);
 639                 return new_rd_Proj(NULL, irg, get_nodes_block(node), node, mode, pn_ia32_res);
 640         } else {
 641                 return node;
 642         }
 643 }
 644
 645 /**
 646  * Construct a standard binary operation, set AM and immediate if required.
 647  *
 648  * @param op1   The first operand
 649  * @param op2   The second operand
 650  * @param func  The node constructor function
 651  * @return The constructed ia32 node.
 652  */
 653 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 654                           construct_binop_func *func, int commutative)
 655 {
 656         ir_node  *src_block = get_nodes_block(node);
 657         ir_node  *block     = be_transform_node(src_block);
 658         ir_graph *irg       = current_ir_graph;
 659         dbg_info *dbgi      = get_irn_dbg_info(node);
 660         ir_node  *new_node;
 661         ia32_address_mode_t  am;
 662         ia32_address_t      *addr = &am.addr;
 663         match_flags_t        flags = 0;
 664
 665         if(commutative)
 666                 flags |= match_commutative;
 667
 668         match_arguments(&am, src_block, op1, op2, flags);
 669
 670         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
 671                         am.new_op1, am.new_op2);
 672         set_am_attributes(new_node, &am);
 673         /* we can't use source address mode anymore when using immediates */
 674         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 675                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 676         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 677
 678         new_node = fix_mem_proj(new_node, &am);
 679
 680         return new_node;
 681 }
 682
 683 /**
 684  * Construct a standard binary operation, set AM and immediate if required.
 685  *
 686  * @param op1   The first operand
 687  * @param op2   The second operand
 688  * @param func  The node constructor function
 689  * @return The constructed ia32 node.
 690  */
 691 static ir_node *gen_binop_sse_float(ir_node *node, ir_node *op1, ir_node *op2,
 692                                     construct_binop_func *func)
 693 {
 694         ir_node  *block    = be_transform_node(get_nodes_block(node));
 695         ir_node  *new_op1  = be_transform_node(op1);
 696         ir_node  *new_op2  = be_transform_node(op2);
 697         ir_node  *new_node = NULL;
 698         dbg_info *dbgi     = get_irn_dbg_info(node);
 699         ir_graph *irg      = current_ir_graph;
 700         ir_mode  *mode     = get_irn_mode(node);
 701         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 702         ir_node  *nomem    = new_NoMem();
 703
 704         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, nomem, new_op1,
 705                         new_op2);
 706         if (is_op_commutative(get_irn_op(node))) {
 707                 set_ia32_commutative(new_node);
 708         }
 709         set_ia32_ls_mode(new_node, mode);
 710
 711         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 712
 713         return new_node;
 714 }
 715
 716 static ir_node *get_fpcw(void)
 717 {
 718         ir_node *fpcw;
 719         if(initial_fpcw != NULL)
 720                 return initial_fpcw;
 721
 722         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 723                                              &ia32_fp_cw_regs[REG_FPCW]);
 724         initial_fpcw = be_transform_node(fpcw);
 725
 726         return initial_fpcw;
 727 }
 728
 729 /**
 730  * Construct a standard binary operation, set AM and immediate if required.
 731  *
 732  * @param op1   The first operand
 733  * @param op2   The second operand
 734  * @param func  The node constructor function
 735  * @return The constructed ia32 node.
 736  */
 737 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 738                                     construct_binop_float_func *func)
 739 {
 740         ir_node  *block    = be_transform_node(get_nodes_block(node));
 741         ir_node  *new_op1  = be_transform_node(op1);
 742         ir_node  *new_op2  = be_transform_node(op2);
 743         ir_node  *new_node = NULL;
 744         dbg_info *dbgi     = get_irn_dbg_info(node);
 745         ir_graph *irg      = current_ir_graph;
 746         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 747         ir_node  *nomem    = new_NoMem();
 748
 749         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, nomem, new_op1, new_op2,
 750                         get_fpcw());
 751         if (is_op_commutative(get_irn_op(node))) {
 752                 set_ia32_commutative(new_node);
 753         }
 754
 755         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 756
 757         return new_node;
 758 }
 759
 760 /**
 761  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 762  *
 763  * @param op1   The first operand
 764  * @param op2   The second operand
 765  * @param func  The node constructor function
 766  * @return The constructed ia32 node.
 767  */
 768 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 769                                 construct_shift_func *func)
 770 {
 771         dbg_info *dbgi      = get_irn_dbg_info(node);
 772         ir_graph *irg       = current_ir_graph;
 773         ir_node  *block     = get_nodes_block(node);
 774         ir_node  *new_block = be_transform_node(block);
 775         ir_node  *new_op1   = be_transform_node(op1);
 776         ir_node  *new_op2   = create_immediate_or_transform(op2, 0);
 777         ir_node  *res;
 778
 779         assert(! mode_is_float(get_irn_mode(node))
 780                  && "Shift/Rotate with float not supported");
 781
 782         res = func(dbgi, irg, new_block, new_op1, new_op2);
 783         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
 784
 785         /* lowered shift instruction may have a dependency operand, handle it here */
 786         if (get_irn_arity(node) == 3) {
 787                 /* we have a dependency */
 788                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
 789                 add_irn_dep(res, new_dep);
 790         }
 791
 792         return res;
 793 }
 794
 795
 796 /**
 797  * Construct a standard unary operation, set AM and immediate if required.
 798  *
 799  * @param op    The operand
 800  * @param func  The node constructor function
 801  * @return The constructed ia32 node.
 802  */
 803 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 804 {
 805         ir_node  *block    = be_transform_node(get_nodes_block(node));
 806         ir_node  *new_op   = be_transform_node(op);
 807         ir_node  *new_node = NULL;
 808         ir_graph *irg      = current_ir_graph;
 809         dbg_info *dbgi     = get_irn_dbg_info(node);
 810
 811         new_node = func(dbgi, irg, block, new_op);
 812
 813         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 814
 815         return new_node;
 816 }
 817
 818 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
 819                                         ia32_address_t *addr)
 820 {
 821         ir_graph *irg   = current_ir_graph;
 822         ir_node  *base  = addr->base;
 823         ir_node  *index = addr->index;
 824         ir_node  *res;
 825
 826         if(base == NULL) {
 827                 base = ia32_new_NoReg_gp(env_cg);
 828         } else {
 829                 base = be_transform_node(base);
 830         }
 831
 832         if(index == NULL) {
 833                 index = ia32_new_NoReg_gp(env_cg);
 834         } else {
 835                 index = be_transform_node(index);
 836         }
 837
 838         res = new_rd_ia32_Lea(dbgi, irg, block, base, index);
 839         set_address(res, addr);
 840
 841         return res;
 842 }
 843
 844 static int am_has_immediates(const ia32_address_t *addr)
 845 {
 846         return addr->offset != 0 || addr->symconst_ent != NULL
 847                 || addr->frame_entity || addr->use_frame;
 848 }
 849
 850 /**
 851  * Creates an ia32 Add.
 852  *
 853  * @return the created ia32 Add node
 854  */
 855 static ir_node *gen_Add(ir_node *node) {
 856         ir_node  *block   = be_transform_node(get_nodes_block(node));
 857         ir_node  *op1     = get_Add_left(node);
 858         ir_node  *op2     = get_Add_right(node);
 859         ir_node  *new_op;
 860         ir_node  *new_op1;
 861         ir_graph *irg     = current_ir_graph;
 862         dbg_info *dbgi    = get_irn_dbg_info(node);
 863         ir_mode  *mode    = get_irn_mode(node);
 864         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 865         ir_node  *src_block = get_nodes_block(node);
 866         ir_node  *add_immediate_op;
 867         ia32_address_t       addr;
 868         ia32_address_mode_t  am;
 869
 870         if (mode_is_float(mode)) {
 871                 if (USE_SSE2(env_cg))
 872                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xAdd);
 873                 else
 874                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd);
 875         }
 876
 877         /**
 878          * Rules for an Add:
 879          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
 880          *   1. Add with immediate -> Lea
 881          *   2. Add with possible source address mode -> Add
 882          *   3. Otherwise -> Lea
 883          */
 884         memset(&addr, 0, sizeof(addr));
 885         ia32_create_address_mode(&addr, node, 1);
 886         add_immediate_op = NULL;
 887         /* a constant? */
 888         if(addr.base == NULL && addr.index == NULL) {
 889                 new_op = new_rd_ia32_Const(dbgi, irg, block, addr.symconst_ent,
 890                                                                    addr.symconst_sign, addr.offset);
 891                 add_irn_dep(new_op, get_irg_frame(irg));
 892                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 893                 return new_op;
 894         }
 895         /* add with immediate? */
 896         if(addr.index == NULL) {
 897                 add_immediate_op = addr.base;
 898         } else if(addr.base == NULL && addr.scale == 0) {
 899                 add_immediate_op = addr.index;
 900         }
 901
 902         if(add_immediate_op != NULL) {
 903                 if(!am_has_immediates(&addr)) {
 904 #ifdef DEBUG_libfirm
 905                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
 906                                            node);
 907 #endif
 908                         return be_transform_node(add_immediate_op);
 909                 }
 910
 911                 new_op = create_lea_from_address(dbgi, block, &addr);
 912                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 913                 return new_op;
 914         }
 915
 916         /* test if we can use source address mode */
 917         memset(&am, 0, sizeof(am));
 918         new_op1 = NULL;
 919         if(use_source_address_mode(src_block, op2, op1)) {
 920                 build_address(&am, op2);
 921                 new_op1 = be_transform_node(op1);
 922         } else if(use_source_address_mode(src_block, op1, op2)) {
 923                 build_address(&am, op1);
 924                 new_op1 = be_transform_node(op2);
 925         }
 926         /* construct an Add with source address mode */
 927         if(new_op1 != NULL) {
 928                 ia32_address_t *am_addr = &am.addr;
 929                 new_op = new_rd_ia32_Add(dbgi, irg, block, am_addr->base, am_addr->index,
 930                                          am_addr->mem, new_op1, noreg);
 931                 set_address(new_op, am_addr);
 932                 set_ia32_op_type(new_op, ia32_AddrModeS);
 933                 set_ia32_ls_mode(new_op, am.ls_mode);
 934                 set_ia32_commutative(new_op);
 935                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 936
 937                 new_op = fix_mem_proj(new_op, &am);
 938
 939                 return new_op;
 940         }
 941
 942         /* otherwise construct a lea */
 943         new_op = create_lea_from_address(dbgi, block, &addr);
 944         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 945         return new_op;
 946 }
 947
 948 /**
 949  * Creates an ia32 Mul.
 950  *
 951  * @return the created ia32 Mul node
 952  */
 953 static ir_node *gen_Mul(ir_node *node) {
 954         ir_node *op1  = get_Mul_left(node);
 955         ir_node *op2  = get_Mul_right(node);
 956         ir_mode *mode = get_irn_mode(node);
 957
 958         if (mode_is_float(mode)) {
 959                 if (USE_SSE2(env_cg))
 960                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMul);
 961                 else
 962                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul);
 963         }
 964
 965         /*
 966                 for the lower 32bit of the result it doesn't matter whether we use
 967                 signed or unsigned multiplication so we use IMul as it has fewer
 968                 constraints
 969         */
 970         return gen_binop(node, op1, op2, new_rd_ia32_IMul, 1);
 971 }
 972
 973 /**
 974  * Creates an ia32 Mulh.
 975  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 976  * this result while Mul returns the lower 32 bit.
 977  *
 978  * @return the created ia32 Mulh node
 979  */
 980 static ir_node *gen_Mulh(ir_node *node) {
 981         ir_node  *block   = be_transform_node(get_nodes_block(node));
 982         ir_node  *op1     = get_irn_n(node, 0);
 983         ir_node  *new_op1 = be_transform_node(op1);
 984         ir_node  *op2     = get_irn_n(node, 1);
 985         ir_node  *new_op2 = be_transform_node(op2);
 986         ir_graph *irg     = current_ir_graph;
 987         dbg_info *dbgi    = get_irn_dbg_info(node);
 988         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 989         ir_mode  *mode    = get_irn_mode(node);
 990         ir_node  *proj_EDX, *res;
 991
 992         assert(!mode_is_float(mode) && "Mulh with float not supported");
 993         if (mode_is_signed(mode)) {
 994                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_NoMem(),
 995                                           new_op1, new_op2);
 996         } else {
 997                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_NoMem(), new_op1,
 998                                       new_op2);
 999         }
1000
1001         set_ia32_commutative(res);
1002
1003         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
1004
1005         return proj_EDX;
1006 }
1007
1008
1009
1010 /**
1011  * Creates an ia32 And.
1012  *
1013  * @return The created ia32 And node
1014  */
1015 static ir_node *gen_And(ir_node *node) {
1016         ir_node *op1 = get_And_left(node);
1017         ir_node *op2 = get_And_right(node);
1018         assert(! mode_is_float(get_irn_mode(node)));
1019
1020         /* is it a zero extension? */
1021         if (is_Const(op2)) {
1022                 tarval   *tv    = get_Const_tarval(op2);
1023                 long      v     = get_tarval_long(tv);
1024
1025                 if (v == 0xFF || v == 0xFFFF) {
1026                         dbg_info *dbgi   = get_irn_dbg_info(node);
1027                         ir_node  *block  = get_nodes_block(node);
1028                         ir_mode  *src_mode;
1029                         ir_node  *res;
1030
1031                         if(v == 0xFF) {
1032                                 src_mode = mode_Bu;
1033                         } else {
1034                                 assert(v == 0xFFFF);
1035                                 src_mode = mode_Hu;
1036                         }
1037                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1038
1039                         return res;
1040                 }
1041         }
1042
1043         return gen_binop(node, op1, op2, new_rd_ia32_And, 1);
1044 }
1045
1046
1047
1048 /**
1049  * Creates an ia32 Or.
1050  *
1051  * @return The created ia32 Or node
1052  */
1053 static ir_node *gen_Or(ir_node *node) {
1054         ir_node *op1 = get_Or_left(node);
1055         ir_node *op2 = get_Or_right(node);
1056
1057         assert (! mode_is_float(get_irn_mode(node)));
1058         return gen_binop(node, op1, op2, new_rd_ia32_Or, 1);
1059 }
1060
1061
1062
1063 /**
1064  * Creates an ia32 Eor.
1065  *
1066  * @return The created ia32 Eor node
1067  */
1068 static ir_node *gen_Eor(ir_node *node) {
1069         ir_node *op1 = get_Eor_left(node);
1070         ir_node *op2 = get_Eor_right(node);
1071
1072         assert(! mode_is_float(get_irn_mode(node)));
1073         return gen_binop(node, op1, op2, new_rd_ia32_Xor, 1);
1074 }
1075
1076
1077 /**
1078  * Creates an ia32 Sub.
1079  *
1080  * @return The created ia32 Sub node
1081  */
1082 static ir_node *gen_Sub(ir_node *node) {
1083         ir_node  *op1  = get_Sub_left(node);
1084         ir_node  *op2  = get_Sub_right(node);
1085         ir_mode  *mode = get_irn_mode(node);
1086
1087         if (mode_is_float(mode)) {
1088                 if (USE_SSE2(env_cg))
1089                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xSub);
1090                 else
1091                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub);
1092         }
1093
1094         if(is_Const(op2)) {
1095                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1096                            node);
1097         }
1098
1099         return gen_binop(node, op1, op2, new_rd_ia32_Sub, 0);
1100 }
1101
1102
1103
1104 /**
1105  * Generates an ia32 DivMod with additional infrastructure for the
1106  * register allocator if needed.
1107  *
1108  * @param dividend -no comment- :)
1109  * @param divisor  -no comment- :)
1110  * @param dm_flav  flavour_Div/Mod/DivMod
1111  * @return The created ia32 DivMod node
1112  */
1113 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1114                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1115 {
1116         ir_node  *block        = be_transform_node(get_nodes_block(node));
1117         ir_node  *new_dividend = be_transform_node(dividend);
1118         ir_node  *new_divisor  = be_transform_node(divisor);
1119         ir_graph *irg          = current_ir_graph;
1120         dbg_info *dbgi         = get_irn_dbg_info(node);
1121         ir_mode  *mode         = get_irn_mode(node);
1122         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1123         ir_node  *res, *proj_div, *proj_mod;
1124         ir_node  *sign_extension;
1125         ir_node  *mem, *new_mem;
1126         int       has_exc;
1127
1128         proj_div = proj_mod = NULL;
1129         has_exc  = 0;
1130         switch (dm_flav) {
1131                 case flavour_Div:
1132                         mem  = get_Div_mem(node);
1133                         mode = get_Div_resmode(node);
1134                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1135                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1136                         break;
1137                 case flavour_Mod:
1138                         mem  = get_Mod_mem(node);
1139                         mode = get_Mod_resmode(node);
1140                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1141                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1142                         break;
1143                 case flavour_DivMod:
1144                         mem  = get_DivMod_mem(node);
1145                         mode = get_DivMod_resmode(node);
1146                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1147                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1148                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1149                         break;
1150                 default:
1151                         panic("invalid divmod flavour!");
1152         }
1153         new_mem = be_transform_node(mem);
1154
1155         if (mode_is_signed(mode)) {
1156                 /* in signed mode, we need to sign extend the dividend */
1157                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
1158                 add_irn_dep(produceval, get_irg_frame(irg));
1159                 sign_extension      = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend,
1160                                                        produceval);
1161         } else {
1162                 sign_extension = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, 0);
1163                 set_ia32_flags(sign_extension, get_ia32_flags(sign_extension) | arch_irn_flags_modify_flags);
1164                 add_irn_dep(sign_extension, get_irg_frame(irg));
1165         }
1166
1167         if (mode_is_signed(mode)) {
1168                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_mem,
1169                                        new_dividend, sign_extension, new_divisor, dm_flav);
1170         } else {
1171                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_mem, new_dividend,
1172                                       sign_extension, new_divisor, dm_flav);
1173         }
1174
1175         set_ia32_exc_label(res, has_exc);
1176         set_irn_pinned(res, get_irn_pinned(node));
1177
1178         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1179
1180         return res;
1181 }
1182
1183
1184 /**
1185  * Wrapper for generate_DivMod. Sets flavour_Mod.
1186  *
1187  */
1188 static ir_node *gen_Mod(ir_node *node) {
1189         return generate_DivMod(node, get_Mod_left(node),
1190                                get_Mod_right(node), flavour_Mod);
1191 }
1192
1193 /**
1194  * Wrapper for generate_DivMod. Sets flavour_Div.
1195  *
1196  */
1197 static ir_node *gen_Div(ir_node *node) {
1198         return generate_DivMod(node, get_Div_left(node),
1199                                get_Div_right(node), flavour_Div);
1200 }
1201
1202 /**
1203  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1204  */
1205 static ir_node *gen_DivMod(ir_node *node) {
1206         return generate_DivMod(node, get_DivMod_left(node),
1207                                get_DivMod_right(node), flavour_DivMod);
1208 }
1209
1210
1211
1212 /**
1213  * Creates an ia32 floating Div.
1214  *
1215  * @return The created ia32 xDiv node
1216  */
1217 static ir_node *gen_Quot(ir_node *node) {
1218         ir_node  *block   = be_transform_node(get_nodes_block(node));
1219         ir_node  *op1     = get_Quot_left(node);
1220         ir_node  *new_op1 = be_transform_node(op1);
1221         ir_node  *op2     = get_Quot_right(node);
1222         ir_node  *new_op2 = be_transform_node(op2);
1223         ir_graph *irg     = current_ir_graph;
1224         dbg_info *dbgi    = get_irn_dbg_info(node);
1225         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1226         ir_node  *nomem   = new_rd_NoMem(current_ir_graph);
1227         ir_node  *new_op;
1228
1229         if (USE_SSE2(env_cg)) {
1230                 ir_mode *mode = get_irn_mode(op1);
1231                 new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, nomem, new_op1,
1232                                           new_op2);
1233                 set_ia32_ls_mode(new_op, mode);
1234         } else {
1235                 new_op = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, nomem, new_op1,
1236                                            new_op2, get_fpcw());
1237         }
1238         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1239         return new_op;
1240 }
1241
1242
1243 /**
1244  * Creates an ia32 Shl.
1245  *
1246  * @return The created ia32 Shl node
1247  */
1248 static ir_node *gen_Shl(ir_node *node) {
1249         ir_node *right = get_Shl_right(node);
1250
1251         /* test whether we can build a lea */
1252         if(is_Const(right)) {
1253                 tarval *tv = get_Const_tarval(right);
1254                 if(tarval_is_long(tv)) {
1255                         long val = get_tarval_long(tv);
1256                         if(val >= 0 && val <= 3) {
1257                                 ir_graph *irg    = current_ir_graph;
1258                                 dbg_info *dbgi   = get_irn_dbg_info(node);
1259                                 ir_node  *block  = be_transform_node(get_nodes_block(node));
1260                                 ir_node  *base   = ia32_new_NoReg_gp(env_cg);
1261                                 ir_node  *index  = be_transform_node(get_Shl_left(node));
1262                                 ir_node  *res    = new_rd_ia32_Lea(dbgi, irg, block, base, index);
1263                                 set_ia32_am_scale(res, val);
1264                                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1265                                 return res;
1266                         }
1267                 }
1268         }
1269
1270         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1271                                new_rd_ia32_Shl);
1272 }
1273
1274
1275
1276 /**
1277  * Creates an ia32 Shr.
1278  *
1279  * @return The created ia32 Shr node
1280  */
1281 static ir_node *gen_Shr(ir_node *node) {
1282         return gen_shift_binop(node, get_Shr_left(node),
1283                                get_Shr_right(node), new_rd_ia32_Shr);
1284 }
1285
1286
1287
1288 /**
1289  * Creates an ia32 Sar.
1290  *
1291  * @return The created ia32 Shrs node
1292  */
1293 static ir_node *gen_Shrs(ir_node *node) {
1294         ir_node *left  = get_Shrs_left(node);
1295         ir_node *right = get_Shrs_right(node);
1296         ir_mode *mode  = get_irn_mode(node);
1297         if(is_Const(right) && mode == mode_Is) {
1298                 tarval *tv = get_Const_tarval(right);
1299                 long val = get_tarval_long(tv);
1300                 if(val == 31) {
1301                         /* this is a sign extension */
1302                         ir_graph *irg    = current_ir_graph;
1303                         dbg_info *dbgi   = get_irn_dbg_info(node);
1304                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1305                         ir_node  *op     = left;
1306                         ir_node  *new_op = be_transform_node(op);
1307                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1308                         add_irn_dep(pval, get_irg_frame(irg));
1309
1310                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1311                 }
1312         }
1313
1314         /* 8 or 16 bit sign extension? */
1315         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1316                 ir_node *shl_left  = get_Shl_left(left);
1317                 ir_node *shl_right = get_Shl_right(left);
1318                 if(is_Const(shl_right)) {
1319                         tarval *tv1 = get_Const_tarval(right);
1320                         tarval *tv2 = get_Const_tarval(shl_right);
1321                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1322                                 long val = get_tarval_long(tv1);
1323                                 if(val == 16 || val == 24) {
1324                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1325                                         ir_node  *block  = get_nodes_block(node);
1326                                         ir_mode  *src_mode;
1327                                         ir_node  *res;
1328
1329                                         if(val == 24) {
1330                                                 src_mode = mode_Bs;
1331                                         } else {
1332                                                 assert(val == 16);
1333                                                 src_mode = mode_Hs;
1334                                         }
1335                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1336                                                               shl_left, node);
1337
1338                                         return res;
1339                                 }
1340                         }
1341                 }
1342         }
1343
1344         return gen_shift_binop(node, left, right, new_rd_ia32_Sar);
1345 }
1346
1347
1348
1349 /**
1350  * Creates an ia32 RotL.
1351  *
1352  * @param op1   The first operator
1353  * @param op2   The second operator
1354  * @return The created ia32 RotL node
1355  */
1356 static ir_node *gen_RotL(ir_node *node,
1357                          ir_node *op1, ir_node *op2) {
1358         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1359 }
1360
1361
1362
1363 /**
1364  * Creates an ia32 RotR.
1365  * NOTE: There is no RotR with immediate because this would always be a RotL
1366  *       "imm-mode_size_bits" which can be pre-calculated.
1367  *
1368  * @param op1   The first operator
1369  * @param op2   The second operator
1370  * @return The created ia32 RotR node
1371  */
1372 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1373                          ir_node *op2) {
1374         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1375 }
1376
1377
1378
1379 /**
1380  * Creates an ia32 RotR or RotL (depending on the found pattern).
1381  *
1382  * @return The created ia32 RotL or RotR node
1383  */
1384 static ir_node *gen_Rot(ir_node *node) {
1385         ir_node *rotate = NULL;
1386         ir_node *op1    = get_Rot_left(node);
1387         ir_node *op2    = get_Rot_right(node);
1388
1389         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1390                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1391                  that means we can create a RotR instead of an Add and a RotL */
1392
1393         if (get_irn_op(op2) == op_Add) {
1394                 ir_node *add = op2;
1395                 ir_node *left = get_Add_left(add);
1396                 ir_node *right = get_Add_right(add);
1397                 if (is_Const(right)) {
1398                         tarval  *tv   = get_Const_tarval(right);
1399                         ir_mode *mode = get_irn_mode(node);
1400                         long     bits = get_mode_size_bits(mode);
1401
1402                         if (get_irn_op(left) == op_Minus &&
1403                                         tarval_is_long(tv)       &&
1404                                         get_tarval_long(tv) == bits)
1405                         {
1406                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1407                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1408                         }
1409                 }
1410         }
1411
1412         if (rotate == NULL) {
1413                 rotate = gen_RotL(node, op1, op2);
1414         }
1415
1416         return rotate;
1417 }
1418
1419
1420
1421 /**
1422  * Transforms a Minus node.
1423  *
1424  * @param op    The Minus operand
1425  * @return The created ia32 Minus node
1426  */
1427 ir_node *gen_Minus_ex(ir_node *node, ir_node *op) {
1428         ir_node   *block = be_transform_node(get_nodes_block(node));
1429         ir_graph  *irg   = current_ir_graph;
1430         dbg_info  *dbgi  = get_irn_dbg_info(node);
1431         ir_mode   *mode  = get_irn_mode(node);
1432         ir_entity *ent;
1433         ir_node   *res;
1434         int       size;
1435
1436         if (mode_is_float(mode)) {
1437                 ir_node *new_op = be_transform_node(op);
1438                 if (USE_SSE2(env_cg)) {
1439                         ir_node *noreg_gp = ia32_new_NoReg_gp(env_cg);
1440                         ir_node *noreg_fp = ia32_new_NoReg_fp(env_cg);
1441                         ir_node *nomem    = new_rd_NoMem(irg);
1442
1443                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, nomem,
1444                                                new_op, noreg_fp);
1445
1446                         size = get_mode_size_bits(mode);
1447                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1448
1449                         set_ia32_am_sc(res, ent);
1450                         set_ia32_op_type(res, ia32_AddrModeS);
1451                         set_ia32_ls_mode(res, mode);
1452                 } else {
1453                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1454                 }
1455         } else {
1456                 res = gen_unop(node, op, new_rd_ia32_Neg);
1457         }
1458
1459         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1460
1461         return res;
1462 }
1463
1464 /**
1465  * Transforms a Minus node.
1466  *
1467  * @return The created ia32 Minus node
1468  */
1469 static ir_node *gen_Minus(ir_node *node) {
1470         return gen_Minus_ex(node, get_Minus_op(node));
1471 }
1472
1473 static ir_node *create_Immediate_from_int(int val)
1474 {
1475         ir_graph *irg         = current_ir_graph;
1476         ir_node  *start_block = get_irg_start_block(irg);
1477         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL, 0, val);
1478         arch_set_irn_register(env_cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
1479
1480         return immediate;
1481 }
1482
1483 static ir_node *gen_bin_Not(ir_node *node)
1484 {
1485         ir_graph *irg    = current_ir_graph;
1486         dbg_info *dbgi   = get_irn_dbg_info(node);
1487         ir_node  *block  = be_transform_node(get_nodes_block(node));
1488         ir_node  *op     = get_Not_op(node);
1489         ir_node  *new_op = be_transform_node(op);
1490         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
1491         ir_node  *nomem  = new_NoMem();
1492         ir_node  *one    = create_Immediate_from_int(1);
1493
1494         return new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, nomem, new_op, one);
1495 }
1496
1497 /**
1498  * Transforms a Not node.
1499  *
1500  * @return The created ia32 Not node
1501  */
1502 static ir_node *gen_Not(ir_node *node) {
1503         ir_node *op   = get_Not_op(node);
1504         ir_mode *mode = get_irn_mode(node);
1505
1506         if(mode == mode_b) {
1507                 return gen_bin_Not(node);
1508         }
1509
1510         assert (! mode_is_float(get_irn_mode(node)));
1511         return gen_unop(node, op, new_rd_ia32_Not);
1512 }
1513
1514
1515
1516 /**
1517  * Transforms an Abs node.
1518  *
1519  * @return The created ia32 Abs node
1520  */
1521 static ir_node *gen_Abs(ir_node *node) {
1522         ir_node   *block    = be_transform_node(get_nodes_block(node));
1523         ir_node   *op       = get_Abs_op(node);
1524         ir_node   *new_op   = be_transform_node(op);
1525         ir_graph  *irg      = current_ir_graph;
1526         dbg_info  *dbgi     = get_irn_dbg_info(node);
1527         ir_mode   *mode     = get_irn_mode(node);
1528         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1529         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1530         ir_node   *nomem    = new_NoMem();
1531         ir_node   *res;
1532         int       size;
1533         ir_entity *ent;
1534
1535         if (mode_is_float(mode)) {
1536                 if (USE_SSE2(env_cg)) {
1537                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, nomem, new_op, noreg_fp);
1538
1539                         size = get_mode_size_bits(mode);
1540                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1541
1542                         set_ia32_am_sc(res, ent);
1543
1544                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1545
1546                         set_ia32_op_type(res, ia32_AddrModeS);
1547                         set_ia32_ls_mode(res, mode);
1548                 }
1549                 else {
1550                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1551                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1552                 }
1553         } else {
1554                 ir_node *xor;
1555                 ir_node *pval           = new_rd_ia32_ProduceVal(dbgi, irg, block);
1556                 ir_node *sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_op,
1557                                                            pval);
1558
1559                 add_irn_dep(pval, get_irg_frame(irg));
1560                 SET_IA32_ORIG_NODE(sign_extension,
1561                                    ia32_get_old_node_name(env_cg, node));
1562
1563                 xor = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, nomem, new_op,
1564                                       sign_extension);
1565                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1566
1567                 res = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, nomem, xor,
1568                                       sign_extension);
1569                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1570         }
1571
1572         return res;
1573 }
1574
1575 /**
1576  * Transforms a Load.
1577  *
1578  * @return the created ia32 Load node
1579  */
1580 static ir_node *gen_Load(ir_node *node) {
1581         ir_node  *old_block = get_nodes_block(node);
1582         ir_node  *block   = be_transform_node(old_block);
1583         ir_node  *ptr     = get_Load_ptr(node);
1584         ir_node  *mem     = get_Load_mem(node);
1585         ir_node  *new_mem = be_transform_node(mem);
1586         ir_node  *base;
1587         ir_node  *index;
1588         ir_graph *irg     = current_ir_graph;
1589         dbg_info *dbgi    = get_irn_dbg_info(node);
1590         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1591         ir_mode  *mode    = get_Load_mode(node);
1592         ir_mode  *res_mode;
1593         ir_node  *new_op;
1594         ia32_address_t addr;
1595
1596         /* construct load address */
1597         memset(&addr, 0, sizeof(addr));
1598         ia32_create_address_mode(&addr, ptr, 0);
1599         base  = addr.base;
1600         index = addr.index;
1601
1602         if(base == NULL) {
1603                 base = noreg;
1604         } else {
1605                 base = be_transform_node(base);
1606         }
1607
1608         if(index == NULL) {
1609                 index = noreg;
1610         } else {
1611                 index = be_transform_node(index);
1612         }
1613
1614         if (mode_is_float(mode)) {
1615                 if (USE_SSE2(env_cg)) {
1616                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1617                                                     mode);
1618                         res_mode = mode_xmm;
1619                 } else {
1620                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
1621                                                     mode);
1622                         res_mode = mode_vfp;
1623                 }
1624         } else {
1625                 if(mode == mode_b)
1626                         mode = mode_Iu;
1627
1628                 /* create a conv node with address mode for smaller modes */
1629                 if(get_mode_size_bits(mode) < 32) {
1630                         new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index,
1631                                                       new_mem, noreg, mode);
1632                 } else {
1633                         new_op = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
1634                 }
1635                 res_mode = mode_Iu;
1636         }
1637
1638         set_irn_pinned(new_op, get_irn_pinned(node));
1639         set_ia32_op_type(new_op, ia32_AddrModeS);
1640         set_ia32_ls_mode(new_op, mode);
1641         set_address(new_op, &addr);
1642
1643         /* make sure we are scheduled behind the initial IncSP/Barrier
1644          * to avoid spills being placed before it
1645          */
1646         if (block == get_irg_start_block(irg)) {
1647                 add_irn_dep(new_op, get_irg_frame(irg));
1648         }
1649
1650         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1651         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1652
1653         return new_op;
1654 }
1655
1656 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
1657                        ir_node *ptr, ir_mode *mode, ir_node *other)
1658 {
1659         ir_node *load;
1660
1661         if(!is_Proj(node))
1662                 return 0;
1663
1664         /* we only use address mode if we're the only user of the load */
1665         if(get_irn_n_edges(node) > 1)
1666                 return 0;
1667
1668         load = get_Proj_pred(node);
1669         if(!is_Load(load))
1670                 return 0;
1671         if(get_nodes_block(load) != block)
1672                 return 0;
1673
1674         /* Store should be attached to the load */
1675         if(!is_Proj(mem) || get_Proj_pred(mem) != load)
1676                 return 0;
1677         /* store should have the same pointer as the load */
1678         if(get_Load_ptr(load) != ptr)
1679                 return 0;
1680
1681         /* don't do AM if other node inputs depend on the load (via mem-proj) */
1682         if(other != NULL && get_nodes_block(other) == block
1683                         && heights_reachable_in_block(heights, other, load))
1684                 return 0;
1685
1686         assert(get_Load_mode(load) == mode);
1687
1688         return 1;
1689 }
1690
1691 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
1692                               ir_node *mem, ir_node *ptr, ir_mode *mode,
1693                               construct_binop_dest_func *func,
1694                               construct_binop_dest_func *func8bit,
1695                               int commutative)
1696 {
1697         ir_node *src_block = get_nodes_block(node);
1698         ir_node *block;
1699         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1700         ir_graph *irg      = current_ir_graph;
1701         dbg_info *dbgi;
1702         ir_node *new_node;
1703         ir_node *new_op;
1704         ia32_address_mode_t  am;
1705         ia32_address_t *addr = &am.addr;
1706         memset(&am, 0, sizeof(am));
1707
1708         if(use_dest_am(src_block, op1, mem, ptr, mode, op2)) {
1709                 build_address(&am, op1);
1710                 new_op = create_immediate_or_transform(op2, 0);
1711         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, mode, op1)) {
1712                 build_address(&am, op2);
1713                 new_op = create_immediate_or_transform(op1, 0);
1714         } else {
1715                 return NULL;
1716         }
1717
1718         if(addr->base == NULL)
1719                 addr->base = noreg_gp;
1720         if(addr->index == NULL)
1721                 addr->index = noreg_gp;
1722         if(addr->mem == NULL)
1723                 addr->mem = new_NoMem();
1724
1725         dbgi     = get_irn_dbg_info(node);
1726         block    = be_transform_node(src_block);
1727         if(get_mode_size_bits(mode) == 8) {
1728                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
1729                                     addr->mem, new_op);
1730         } else {
1731                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
1732                                 new_op);
1733         }
1734         set_address(new_node, addr);
1735         set_ia32_op_type(new_node, ia32_AddrModeD);
1736         set_ia32_ls_mode(new_node, mode);
1737         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1738
1739         return new_node;
1740 }
1741
1742 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
1743                              ir_node *ptr, ir_mode *mode,
1744                              construct_unop_dest_func *func)
1745 {
1746         ir_node *src_block = get_nodes_block(node);
1747         ir_node *block;
1748         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1749         ir_graph *irg      = current_ir_graph;
1750         dbg_info *dbgi;
1751         ir_node *new_node;
1752         ia32_address_mode_t  am;
1753         ia32_address_t *addr = &am.addr;
1754         memset(&am, 0, sizeof(am));
1755
1756         if(!use_dest_am(src_block, op, mem, ptr, mode, NULL))
1757                 return NULL;
1758
1759         build_address(&am, op);
1760
1761         if(addr->base == NULL)
1762                 addr->base = noreg_gp;
1763         if(addr->index == NULL)
1764                 addr->index = noreg_gp;
1765         if(addr->mem == NULL)
1766                 addr->mem = new_NoMem();
1767
1768         dbgi     = get_irn_dbg_info(node);
1769         block    = be_transform_node(src_block);
1770         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
1771         set_address(new_node, addr);
1772         set_ia32_op_type(new_node, ia32_AddrModeD);
1773         set_ia32_ls_mode(new_node, mode);
1774         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1775
1776         return new_node;
1777 }
1778
1779 static ir_node *try_create_dest_am(ir_node *node) {
1780         ir_node  *val    = get_Store_value(node);
1781         ir_node  *mem    = get_Store_mem(node);
1782         ir_node  *ptr    = get_Store_ptr(node);
1783         ir_mode  *mode   = get_irn_mode(val);
1784         ir_node  *op1;
1785         ir_node  *op2;
1786         ir_node  *new_node;
1787
1788         /* handle only GP modes for now... */
1789         if(!mode_needs_gp_reg(mode))
1790                 return NULL;
1791
1792         /* store must be the only user of the val node */
1793         if(get_irn_n_edges(val) > 1)
1794                 return NULL;
1795
1796         switch(get_irn_opcode(val)) {
1797         case iro_Add:
1798                 op1      = get_Add_left(val);
1799                 op2      = get_Add_right(val);
1800                 if(is_Const_1(op2)) {
1801                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
1802                                                 new_rd_ia32_IncMem);
1803                         break;
1804                 } else if(is_Const_Minus_1(op2)) {
1805                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
1806                                                 new_rd_ia32_DecMem);
1807                         break;
1808                 }
1809                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1810                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit, 1);
1811                 break;
1812         case iro_Sub:
1813                 op1      = get_Sub_left(val);
1814                 op2      = get_Sub_right(val);
1815                 if(is_Const(op2)) {
1816                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
1817                                    "found\n");
1818                 }
1819                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1820                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit, 0);
1821                 break;
1822         case iro_And:
1823                 op1      = get_And_left(val);
1824                 op2      = get_And_right(val);
1825                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1826                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit, 1);
1827                 break;
1828         case iro_Or:
1829                 op1      = get_Or_left(val);
1830                 op2      = get_Or_right(val);
1831                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1832                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit, 1);
1833                 break;
1834         case iro_Eor:
1835                 op1      = get_Eor_left(val);
1836                 op2      = get_Eor_right(val);
1837                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1838                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit, 1);
1839                 break;
1840         case iro_Shl:
1841                 op1      = get_Shl_left(val);
1842                 op2      = get_Shl_right(val);
1843                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1844                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem, 0);
1845                 break;
1846         case iro_Shr:
1847                 op1      = get_Shr_left(val);
1848                 op2      = get_Shr_right(val);
1849                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1850                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem, 0);
1851                 break;
1852         case iro_Shrs:
1853                 op1      = get_Shrs_left(val);
1854                 op2      = get_Shrs_right(val);
1855                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1856                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem, 0);
1857                 break;
1858         case iro_Rot:
1859                 op1      = get_Rot_left(val);
1860                 op2      = get_Rot_right(val);
1861                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1862                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem, 0);
1863                 break;
1864         /* TODO: match ROR patterns... */
1865         case iro_Minus:
1866                 op1      = get_Minus_op(val);
1867                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
1868                 break;
1869         case iro_Not:
1870                 /* should be lowered already */
1871                 assert(mode != mode_b);
1872                 op1      = get_Not_op(val);
1873                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
1874                 break;
1875         default:
1876                 return NULL;
1877         }
1878
1879         return new_node;
1880 }
1881
1882 /**
1883  * Transforms a Store.
1884  *
1885  * @return the created ia32 Store node
1886  */
1887 static ir_node *gen_Store(ir_node *node) {
1888         ir_node  *block   = be_transform_node(get_nodes_block(node));
1889         ir_node  *ptr     = get_Store_ptr(node);
1890         ir_node  *base;
1891         ir_node  *index;
1892         ir_node  *val     = get_Store_value(node);
1893         ir_node  *new_val;
1894         ir_node  *mem     = get_Store_mem(node);
1895         ir_node  *new_mem = be_transform_node(mem);
1896         ir_graph *irg     = current_ir_graph;
1897         dbg_info *dbgi    = get_irn_dbg_info(node);
1898         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1899         ir_mode  *mode    = get_irn_mode(val);
1900         ir_node  *new_op;
1901         ia32_address_t addr;
1902
1903         /* check for destination address mode */
1904         new_op = try_create_dest_am(node);
1905         if(new_op != NULL)
1906                 return new_op;
1907
1908         /* construct store address */
1909         memset(&addr, 0, sizeof(addr));
1910         ia32_create_address_mode(&addr, ptr, 0);
1911         base  = addr.base;
1912         index = addr.index;
1913
1914         if(base == NULL) {
1915                 base = noreg;
1916         } else {
1917                 base = be_transform_node(base);
1918         }
1919
1920         if(index == NULL) {
1921                 index = noreg;
1922         } else {
1923                 index = be_transform_node(index);
1924         }
1925
1926         if (mode_is_float(mode)) {
1927                 new_val = be_transform_node(val);
1928                 if (USE_SSE2(env_cg)) {
1929                         new_op = new_rd_ia32_xStore(dbgi, irg, block, base, index, new_mem,
1930                                                     new_val);
1931                 } else {
1932                         new_op = new_rd_ia32_vfst(dbgi, irg, block, base, index, new_mem, new_val,
1933                                                   mode);
1934                 }
1935         } else {
1936                 new_val = create_immediate_or_transform(val, 0);
1937                 if(mode == mode_b)
1938                         mode = mode_Iu;
1939
1940                 if (get_mode_size_bits(mode) == 8) {
1941                         new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, base, index, new_mem,
1942                                                        new_val);
1943                 } else {
1944                         new_op = new_rd_ia32_Store(dbgi, irg, block, base, index, new_mem,
1945                                                    new_val);
1946                 }
1947         }
1948
1949         set_irn_pinned(new_op, get_irn_pinned(node));
1950         set_ia32_op_type(new_op, ia32_AddrModeD);
1951         set_ia32_ls_mode(new_op, mode);
1952
1953         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1954         set_address(new_op, &addr);
1955         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1956
1957         return new_op;
1958 }
1959
1960 static ir_node *create_Switch(ir_node *node)
1961 {
1962         ir_graph *irg     = current_ir_graph;
1963         dbg_info *dbgi    = get_irn_dbg_info(node);
1964         ir_node  *block   = be_transform_node(get_nodes_block(node));
1965         ir_node  *sel     = get_Cond_selector(node);
1966         ir_node  *new_sel = be_transform_node(sel);
1967         ir_node  *res;
1968         int switch_min    = INT_MAX;
1969         const ir_edge_t *edge;
1970
1971         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
1972
1973         /* determine the smallest switch case value */
1974         foreach_out_edge(node, edge) {
1975                 ir_node *proj = get_edge_src_irn(edge);
1976                 int      pn   = get_Proj_proj(proj);
1977                 if(pn < switch_min)
1978                         switch_min = pn;
1979         }
1980
1981         if (switch_min != 0) {
1982                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
1983
1984                 /* if smallest switch case is not 0 we need an additional sub */
1985                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
1986                 add_ia32_am_offs_int(new_sel, -switch_min);
1987                 set_ia32_op_type(new_sel, ia32_AddrModeS);
1988
1989                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
1990         }
1991
1992         res = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel);
1993         set_ia32_pncode(res, get_Cond_defaultProj(node));
1994
1995         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1996
1997         return res;
1998 }
1999
2000 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
2001 {
2002         ir_graph *irg = current_ir_graph;
2003         ir_node  *flags;
2004         ir_node  *new_op;
2005         ir_node  *noreg;
2006         ir_node  *nomem;
2007         ir_node  *new_block;
2008         dbg_info *dbgi;
2009
2010         /* we have a Cmp as input */
2011         if(is_Proj(node)) {
2012                 ir_node *pred = get_Proj_pred(node);
2013                 if(is_Cmp(pred)) {
2014                         flags    = be_transform_node(pred);
2015                         *pnc_out = get_Proj_proj(node);
2016                         return flags;
2017                 }
2018         }
2019
2020         /* a mode_b value, we have to compare it against 0 */
2021         dbgi      = get_irn_dbg_info(node);
2022         new_block = be_transform_node(get_nodes_block(node));
2023         new_op    = be_transform_node(node);
2024         noreg     = ia32_new_NoReg_gp(env_cg);
2025         nomem     = new_NoMem();
2026         flags     = new_rd_ia32_Test(dbgi, irg, new_block, noreg, noreg, nomem,
2027                                      new_op, new_op, 0, 0);
2028         *pnc_out  = pn_Cmp_Lg;
2029         return flags;
2030 }
2031
2032 static ir_node *gen_Cond(ir_node *node) {
2033         ir_node  *block     = get_nodes_block(node);
2034         ir_node  *new_block = be_transform_node(block);
2035         ir_graph *irg       = current_ir_graph;
2036         dbg_info *dbgi      = get_irn_dbg_info(node);
2037         ir_node  *sel       = get_Cond_selector(node);
2038         ir_mode  *sel_mode  = get_irn_mode(sel);
2039         ir_node  *res;
2040         ir_node  *flags     = NULL;
2041         pn_Cmp    pnc;
2042
2043         if (sel_mode != mode_b) {
2044                 return create_Switch(node);
2045         }
2046
2047         /* we get flags from a cmp */
2048         flags = get_flags_node(sel, &pnc);
2049
2050         res = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2051         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2052
2053         return res;
2054 }
2055
2056
2057
2058 /**
2059  * Transforms a CopyB node.
2060  *
2061  * @return The transformed node.
2062  */
2063 static ir_node *gen_CopyB(ir_node *node) {
2064         ir_node  *block    = be_transform_node(get_nodes_block(node));
2065         ir_node  *src      = get_CopyB_src(node);
2066         ir_node  *new_src  = be_transform_node(src);
2067         ir_node  *dst      = get_CopyB_dst(node);
2068         ir_node  *new_dst  = be_transform_node(dst);
2069         ir_node  *mem      = get_CopyB_mem(node);
2070         ir_node  *new_mem  = be_transform_node(mem);
2071         ir_node  *res      = NULL;
2072         ir_graph *irg      = current_ir_graph;
2073         dbg_info *dbgi     = get_irn_dbg_info(node);
2074         int      size      = get_type_size_bytes(get_CopyB_type(node));
2075         int      rem;
2076
2077         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
2078         /* then we need the size explicitly in ECX.                    */
2079         if (size >= 32 * 4) {
2080                 rem = size & 0x3; /* size % 4 */
2081                 size >>= 2;
2082
2083                 res = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, size);
2084                 if(size == 0) {
2085                         ir_fprintf(stderr, "Optimisation warning copyb %+F with size <4\n",
2086                                    node);
2087                         set_ia32_flags(res, get_ia32_flags(res) | arch_irn_flags_modify_flags);
2088                 }
2089                 add_irn_dep(res, get_irg_frame(irg));
2090
2091                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
2092                 /* we misuse the pncode field for the copyb size */
2093                 set_ia32_pncode(res, rem);
2094         } else {
2095                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
2096                 set_ia32_pncode(res, size);
2097         }
2098
2099         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2100
2101         return res;
2102 }
2103
2104 static ir_node *gen_be_Copy(ir_node *node)
2105 {
2106         ir_node *result = be_duplicate_node(node);
2107         ir_mode *mode   = get_irn_mode(result);
2108
2109         if (mode_needs_gp_reg(mode)) {
2110                 set_irn_mode(result, mode_Iu);
2111         }
2112
2113         return result;
2114 }
2115
2116 /**
2117  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2118  * to fold an and into a test node
2119  */
2120 static int can_fold_test_and(ir_node *node)
2121 {
2122         const ir_edge_t *edge;
2123
2124         /** we can only have eq and lg projs */
2125         foreach_out_edge(node, edge) {
2126                 ir_node *proj = get_edge_src_irn(edge);
2127                 pn_Cmp   pnc  = get_Proj_proj(proj);
2128                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2129                         return 0;
2130         }
2131
2132         return 1;
2133 }
2134
2135 static ir_node *try_create_Test(ir_node *node)
2136 {
2137         ir_graph *irg       = current_ir_graph;
2138         dbg_info *dbgi      = get_irn_dbg_info(node);
2139         ir_node  *block     = get_nodes_block(node);
2140         ir_node  *new_block = be_transform_node(block);
2141         ir_node  *cmp_left  = get_Cmp_left(node);
2142         ir_node  *cmp_right = get_Cmp_right(node);
2143         ir_mode  *mode;
2144         ir_node  *left;
2145         ir_node  *right;
2146         ir_node  *res;
2147         ia32_address_mode_t  am;
2148         ia32_address_t      *addr = &am.addr;
2149         int                  cmp_unsigned;
2150
2151         /* can we use a test instruction? */
2152         if(!is_Const_0(cmp_right))
2153                 return NULL;
2154
2155         if(is_And(cmp_left) && can_fold_test_and(node)) {
2156                 ir_node *and_left  = get_And_left(cmp_left);
2157                 ir_node *and_right = get_And_right(cmp_left);
2158
2159                 mode  = get_irn_mode(and_left);
2160                 left  = and_left;
2161                 right = and_right;
2162         } else {
2163                 mode  = get_irn_mode(cmp_left);
2164                 left  = cmp_left;
2165                 right = cmp_left;
2166         }
2167
2168         assert(get_mode_size_bits(mode) <= 32);
2169
2170         match_arguments(&am, block, left, right, match_commutative |
2171                         match_8_16_bit_am | match_am_and_immediates);
2172
2173         cmp_unsigned = !mode_is_signed(mode);
2174         if(get_mode_size_bits(mode) == 8) {
2175                 res = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2176                                            addr->index, addr->mem, am.new_op1,
2177                                            am.new_op2, am.flipped, cmp_unsigned);
2178         } else {
2179                 res = new_rd_ia32_Test(dbgi, irg, new_block, addr->base, addr->index,
2180                                        addr->mem, am.new_op1, am.new_op2, am.flipped,
2181                                        cmp_unsigned);
2182         }
2183         set_am_attributes(res, &am);
2184         assert(mode != NULL);
2185         set_ia32_ls_mode(res, mode);
2186
2187         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2188
2189         res = fix_mem_proj(res, &am);
2190         return res;
2191 }
2192
2193 static ir_node *create_Fucom(ir_node *node)
2194 {
2195         ir_graph *irg       = current_ir_graph;
2196         dbg_info *dbgi      = get_irn_dbg_info(node);
2197         ir_node  *block     = get_nodes_block(node);
2198         ir_node  *new_block = be_transform_node(block);
2199         ir_node  *left      = get_Cmp_left(node);
2200         ir_node  *new_left  = be_transform_node(left);
2201         ir_node  *right     = get_Cmp_right(node);
2202         ir_node  *new_right = be_transform_node(right);
2203         ir_node  *res;
2204
2205         res = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left, new_right,
2206                                        0);
2207         set_ia32_commutative(res);
2208
2209         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2210
2211         res = new_rd_ia32_Sahf(dbgi, irg, new_block, res);
2212         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2213
2214         return res;
2215 }
2216
2217 static ir_node *create_Ucomi(ir_node *node)
2218 {
2219         ir_graph *irg       = current_ir_graph;
2220         dbg_info *dbgi      = get_irn_dbg_info(node);
2221         ir_node  *block     = get_nodes_block(node);
2222         ir_node  *new_block = be_transform_node(block);
2223         ir_node  *left      = get_Cmp_left(node);
2224         ir_node  *new_left  = be_transform_node(left);
2225         ir_node  *right     = get_Cmp_right(node);
2226         ir_node  *new_right = be_transform_node(right);
2227         ir_mode  *mode      = get_irn_mode(left);
2228         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2229         ir_node  *nomem     = new_NoMem();
2230         ir_node  *res;
2231
2232         res = new_rd_ia32_Ucomi(dbgi, irg, new_block, noreg, noreg, nomem, new_left,
2233                                 new_right, 0);
2234         set_ia32_commutative(res);
2235         set_ia32_ls_mode(res, mode);
2236
2237         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2238
2239         return res;
2240 }
2241
2242 static ir_node *gen_Cmp(ir_node *node)
2243 {
2244         ir_graph *irg       = current_ir_graph;
2245         dbg_info *dbgi      = get_irn_dbg_info(node);
2246         ir_node  *block     = get_nodes_block(node);
2247         ir_node  *new_block = be_transform_node(block);
2248         ir_node  *left      = get_Cmp_left(node);
2249         ir_node  *right     = get_Cmp_right(node);
2250         ir_mode  *cmp_mode  = get_irn_mode(left);
2251         ir_node  *res;
2252         ia32_address_mode_t  am;
2253         ia32_address_t      *addr = &am.addr;
2254         int                  cmp_unsigned;
2255
2256         if(mode_is_float(cmp_mode)) {
2257                 if (USE_SSE2(env_cg)) {
2258                         return create_Ucomi(node);
2259                 } else {
2260                         return create_Fucom(node);
2261                 }
2262         }
2263
2264         assert(mode_needs_gp_reg(cmp_mode));
2265
2266         /* we prefer the Test instruction where possible except cases where
2267          * we can use SourceAM */
2268         if(!use_source_address_mode(block, left, right) &&
2269                         !use_source_address_mode(block, right, left)) {
2270                 res = try_create_Test(node);
2271                 if(res != NULL)
2272                         return res;
2273         }
2274
2275         match_arguments(&am, block, left, right,
2276                         match_commutative | match_8_16_bit_am |
2277                         match_am_and_immediates);
2278
2279         cmp_unsigned = !mode_is_signed(get_irn_mode(left));
2280         if(get_mode_size_bits(cmp_mode) == 8) {
2281                 res = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base, addr->index,
2282                                           addr->mem, am.new_op1, am.new_op2,
2283                                           am.flipped, cmp_unsigned);
2284         } else {
2285                 res = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base, addr->index,
2286                                       addr->mem, am.new_op1, am.new_op2, am.flipped,
2287                                       cmp_unsigned);
2288         }
2289         set_am_attributes(res, &am);
2290         assert(cmp_mode != NULL);
2291         set_ia32_ls_mode(res, cmp_mode);
2292
2293         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2294
2295         res = fix_mem_proj(res, &am);
2296
2297         return res;
2298 }
2299
2300 static ir_node *create_CMov(ir_node *node, ir_node *new_flags, pn_Cmp pnc)
2301 {
2302         ir_graph *irg           = current_ir_graph;
2303         dbg_info *dbgi          = get_irn_dbg_info(node);
2304         ir_node  *block         = get_nodes_block(node);
2305         ir_node  *new_block     = be_transform_node(block);
2306         ir_node  *val_true      = get_Psi_val(node, 0);
2307         ir_node  *new_val_true  = be_transform_node(val_true);
2308         ir_node  *val_false     = get_Psi_default(node);
2309         ir_node  *new_val_false = be_transform_node(val_false);
2310         ir_mode  *mode          = get_irn_mode(node);
2311         ir_node  *noreg         = ia32_new_NoReg_gp(env_cg);
2312         ir_node  *nomem         = new_NoMem();
2313         ir_node  *res;
2314
2315         assert(mode_needs_gp_reg(mode));
2316
2317         res = new_rd_ia32_CMov(dbgi, irg, new_block, noreg, noreg, nomem,
2318                                new_val_false, new_val_true, new_flags, pnc);
2319         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2320
2321         return res;
2322 }
2323
2324
2325
2326 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2327                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node)
2328 {
2329         ir_graph *irg   = current_ir_graph;
2330         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2331         ir_node  *nomem = new_NoMem();
2332         ir_node  *res;
2333
2334         res = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc);
2335         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, orig_node));
2336         res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2337                                        nomem, res, mode_Bu);
2338         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, orig_node));
2339
2340         return res;
2341 }
2342
2343 /**
2344  * Transforms a Psi node into CMov.
2345  *
2346  * @return The transformed node.
2347  */
2348 static ir_node *gen_Psi(ir_node *node)
2349 {
2350         dbg_info *dbgi        = get_irn_dbg_info(node);
2351         ir_node  *block       = get_nodes_block(node);
2352         ir_node  *new_block   = be_transform_node(block);
2353         ir_node  *psi_true    = get_Psi_val(node, 0);
2354         ir_node  *psi_default = get_Psi_default(node);
2355         ir_node  *cond        = get_Psi_cond(node, 0);
2356         ir_node  *flags       = NULL;
2357         ir_node  *res;
2358         ir_mode  *cmp_mode;
2359         pn_Cmp    pnc;
2360
2361         assert(get_Psi_n_conds(node) == 1);
2362         assert(get_irn_mode(cond) == mode_b);
2363         assert(mode_needs_gp_reg(get_irn_mode(node)));
2364
2365         flags = get_flags_node(cond, &pnc);
2366
2367         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2368                 res = create_set_32bit(dbgi, new_block, flags, pnc, node);
2369         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2370                 pnc = get_negated_pnc(pnc, cmp_mode);
2371                 res = create_set_32bit(dbgi, new_block, flags, pnc, node);
2372         } else {
2373                 res = create_CMov(node, flags, pnc);
2374         }
2375         return res;
2376 }
2377
2378
2379 /**
2380  * Create a conversion from x87 state register to general purpose.
2381  */
2382 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2383         ir_node         *block      = be_transform_node(get_nodes_block(node));
2384         ir_node         *op         = get_Conv_op(node);
2385         ir_node         *new_op     = be_transform_node(op);
2386         ia32_code_gen_t *cg         = env_cg;
2387         ir_graph        *irg        = current_ir_graph;
2388         dbg_info        *dbgi       = get_irn_dbg_info(node);
2389         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2390         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2391         ir_mode         *mode       = get_irn_mode(node);
2392         ir_node         *fist, *load;
2393
2394         /* do a fist */
2395         fist = new_rd_ia32_vfist(dbgi, irg, block, get_irg_frame(irg), noreg,
2396                                  new_NoMem(), new_op, trunc_mode);
2397
2398         set_irn_pinned(fist, op_pin_state_floats);
2399         set_ia32_use_frame(fist);
2400         set_ia32_op_type(fist, ia32_AddrModeD);
2401
2402         assert(get_mode_size_bits(mode) <= 32);
2403         /* exception we can only store signed 32 bit integers, so for unsigned
2404            we store a 64bit (signed) integer and load the lower bits */
2405         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
2406                 set_ia32_ls_mode(fist, mode_Ls);
2407         } else {
2408                 set_ia32_ls_mode(fist, mode_Is);
2409         }
2410         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2411
2412         /* do a Load */
2413         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2414
2415         set_irn_pinned(load, op_pin_state_floats);
2416         set_ia32_use_frame(load);
2417         set_ia32_op_type(load, ia32_AddrModeS);
2418         set_ia32_ls_mode(load, mode_Is);
2419         if(get_ia32_ls_mode(fist) == mode_Ls) {
2420                 ia32_attr_t *attr = get_ia32_attr(load);
2421                 attr->data.need_64bit_stackent = 1;
2422         } else {
2423                 ia32_attr_t *attr = get_ia32_attr(load);
2424                 attr->data.need_32bit_stackent = 1;
2425         }
2426         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2427
2428         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2429 }
2430
2431 /**
2432  * Creates a x87 strict Conv by placing a Sore and a Load
2433  */
2434 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
2435 {
2436         ir_node  *block    = get_nodes_block(node);
2437         ir_graph *irg      = current_ir_graph;
2438         dbg_info *dbgi     = get_irn_dbg_info(node);
2439         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2440         ir_node  *nomem    = new_NoMem();
2441         ir_node  *frame    = get_irg_frame(irg);
2442         ir_node  *store, *load;
2443         ir_node  *res;
2444
2445         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
2446                                  tgt_mode);
2447         set_ia32_use_frame(store);
2448         set_ia32_op_type(store, ia32_AddrModeD);
2449         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2450
2451         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2452                                 tgt_mode);
2453         set_ia32_use_frame(load);
2454         set_ia32_op_type(load, ia32_AddrModeS);
2455         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
2456
2457         res = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2458         return res;
2459 }
2460
2461 /**
2462  * Create a conversion from general purpose to x87 register
2463  */
2464 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2465         ir_node  *src_block  = get_nodes_block(node);
2466         ir_node  *block      = be_transform_node(src_block);
2467         ir_graph *irg        = current_ir_graph;
2468         dbg_info *dbgi       = get_irn_dbg_info(node);
2469         ir_node  *op         = get_Conv_op(node);
2470         ir_node  *new_op;
2471         ir_node  *noreg;
2472         ir_node  *nomem;
2473         ir_mode  *mode;
2474         ir_mode  *store_mode;
2475         ir_node  *fild;
2476         ir_node  *store;
2477         ir_node  *res;
2478         int       src_bits;
2479
2480         /* fild can use source AM if the operand is a signed 32bit integer */
2481         if (src_mode == mode_Is) {
2482                 ia32_address_mode_t am;
2483
2484                 match_arguments(&am, src_block, NULL, op, match_no_immediate);
2485                 if (am.op_type == ia32_AddrModeS) {
2486                         ia32_address_t *addr = &am.addr;
2487
2488                         fild = new_rd_ia32_vfild(dbgi, irg, block, addr->base, addr->index, addr->mem);
2489                         res  = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2490
2491                         set_am_attributes(fild, &am);
2492                         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
2493
2494                         fix_mem_proj(fild, &am);
2495
2496                         return res;
2497                 }
2498                 new_op = am.new_op2;
2499         } else {
2500                 new_op = be_transform_node(op);
2501         }
2502
2503         noreg  = ia32_new_NoReg_gp(env_cg);
2504         nomem  = new_NoMem();
2505         mode   = get_irn_mode(op);
2506
2507         /* first convert to 32 bit signed if necessary */
2508         src_bits = get_mode_size_bits(src_mode);
2509         if (src_bits == 8) {
2510                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
2511                                                   new_op, src_mode);
2512                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2513                 mode = mode_Is;
2514         } else if (src_bits < 32) {
2515                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
2516                                               new_op, src_mode);
2517                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2518                 mode = mode_Is;
2519         }
2520
2521         assert(get_mode_size_bits(mode) == 32);
2522
2523         /* do a store */
2524         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
2525                                   new_op);
2526
2527         set_ia32_use_frame(store);
2528         set_ia32_op_type(store, ia32_AddrModeD);
2529         set_ia32_ls_mode(store, mode_Iu);
2530
2531         /* exception for 32bit unsigned, do a 64bit spill+load */
2532         if(!mode_is_signed(mode)) {
2533                 ir_node *in[2];
2534                 /* store a zero */
2535                 ir_node *zero_const = create_Immediate_from_int(0);
2536
2537                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
2538                                                         get_irg_frame(irg), noreg, nomem,
2539                                                         zero_const);
2540
2541                 set_ia32_use_frame(zero_store);
2542                 set_ia32_op_type(zero_store, ia32_AddrModeD);
2543                 add_ia32_am_offs_int(zero_store, 4);
2544                 set_ia32_ls_mode(zero_store, mode_Iu);
2545
2546                 in[0] = zero_store;
2547                 in[1] = store;
2548
2549                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
2550                 store_mode = mode_Ls;
2551         } else {
2552                 store_mode = mode_Is;
2553         }
2554
2555         /* do a fild */
2556         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2557
2558         set_ia32_use_frame(fild);
2559         set_ia32_op_type(fild, ia32_AddrModeS);
2560         set_ia32_ls_mode(fild, store_mode);
2561
2562         res = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2563
2564         return res;
2565 }
2566
2567 /**
2568  * Crete a conversion from one integer mode into another one
2569  */
2570 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
2571                                 dbg_info *dbgi, ir_node *block, ir_node *op,
2572                                 ir_node *node)
2573 {
2574         ir_graph *irg       = current_ir_graph;
2575         int       src_bits  = get_mode_size_bits(src_mode);
2576         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2577         ir_node  *new_block = be_transform_node(block);
2578         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2579         ir_node  *new_op;
2580         ir_node  *res;
2581         ir_mode  *smaller_mode;
2582         int       smaller_bits;
2583         ia32_address_mode_t  am;
2584         ia32_address_t      *addr = &am.addr;
2585
2586         if (src_bits < tgt_bits) {
2587                 smaller_mode = src_mode;
2588                 smaller_bits = src_bits;
2589         } else {
2590                 smaller_mode = tgt_mode;
2591                 smaller_bits = tgt_bits;
2592         }
2593
2594         memset(&am, 0, sizeof(am));
2595         if(use_source_address_mode(block, op, NULL)) {
2596                 build_address(&am, op);
2597                 new_op     = noreg;
2598                 am.op_type = ia32_AddrModeS;
2599         } else {
2600                 new_op     = be_transform_node(op);
2601                 am.op_type = ia32_Normal;
2602         }
2603         if(addr->base == NULL)
2604                 addr->base = noreg;
2605         if(addr->index == NULL)
2606                 addr->index = noreg;
2607         if(addr->mem == NULL)
2608                 addr->mem = new_NoMem();
2609
2610         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2611         if (smaller_bits == 8) {
2612                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
2613                                                addr->index, addr->mem, new_op,
2614                                                smaller_mode);
2615         } else {
2616                 res = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
2617                                            addr->index, addr->mem, new_op,
2618                                            smaller_mode);
2619         }
2620
2621         set_am_attributes(res, &am);
2622         set_ia32_ls_mode(res, smaller_mode);
2623         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2624         res = fix_mem_proj(res, &am);
2625
2626         return res;
2627 }
2628
2629 /**
2630  * Transforms a Conv node.
2631  *
2632  * @return The created ia32 Conv node
2633  */
2634 static ir_node *gen_Conv(ir_node *node) {
2635         ir_node  *block     = get_nodes_block(node);
2636         ir_node  *new_block = be_transform_node(block);
2637         ir_node  *op        = get_Conv_op(node);
2638         ir_node  *new_op    = NULL;
2639         ir_graph *irg       = current_ir_graph;
2640         dbg_info *dbgi      = get_irn_dbg_info(node);
2641         ir_mode  *src_mode  = get_irn_mode(op);
2642         ir_mode  *tgt_mode  = get_irn_mode(node);
2643         int       src_bits  = get_mode_size_bits(src_mode);
2644         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2645         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2646         ir_node  *nomem     = new_rd_NoMem(irg);
2647         ir_node  *res       = NULL;
2648
2649         if (src_mode == mode_b) {
2650                 assert(mode_is_int(tgt_mode));
2651                 /* nothing to do, we already model bools as 0/1 ints */
2652                 return be_transform_node(op);
2653         }
2654
2655         if (src_mode == tgt_mode) {
2656                 if (get_Conv_strict(node)) {
2657                         if (USE_SSE2(env_cg)) {
2658                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2659                                 return be_transform_node(op);
2660                         }
2661                 } else {
2662                         /* this should be optimized already, but who knows... */
2663                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2664                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2665                         return be_transform_node(op);
2666                 }
2667         }
2668
2669         if (mode_is_float(src_mode)) {
2670                 new_op = be_transform_node(op);
2671                 /* we convert from float ... */
2672                 if (mode_is_float(tgt_mode)) {
2673                         if(src_mode == mode_E && tgt_mode == mode_D
2674                                         && !get_Conv_strict(node)) {
2675                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2676                                 return new_op;
2677                         }
2678
2679                         /* ... to float */
2680                         if (USE_SSE2(env_cg)) {
2681                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2682                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
2683                                                              nomem, new_op);
2684                                 set_ia32_ls_mode(res, tgt_mode);
2685                         } else {
2686                                 if(get_Conv_strict(node)) {
2687                                         res = gen_x87_strict_conv(tgt_mode, new_op);
2688                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2689                                         return res;
2690                                 }
2691                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2692                                 return new_op;
2693                         }
2694                 } else {
2695                         /* ... to int */
2696                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2697                         if (USE_SSE2(env_cg)) {
2698                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
2699                                                             nomem, new_op);
2700                                 set_ia32_ls_mode(res, src_mode);
2701                         } else {
2702                                 return gen_x87_fp_to_gp(node);
2703                         }
2704                 }
2705         } else {
2706                 /* we convert from int ... */
2707                 if (mode_is_float(tgt_mode)) {
2708                         /* ... to float */
2709                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2710                         if (USE_SSE2(env_cg)) {
2711                                 new_op = be_transform_node(op);
2712                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
2713                                                             nomem, new_op);
2714                                 set_ia32_ls_mode(res, tgt_mode);
2715                         } else {
2716                                 res = gen_x87_gp_to_fp(node, src_mode);
2717                                 if(get_Conv_strict(node)) {
2718                                         res = gen_x87_strict_conv(tgt_mode, res);
2719                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
2720                                                            ia32_get_old_node_name(env_cg, node));
2721                                 }
2722                                 return res;
2723                         }
2724                 } else if(tgt_mode == mode_b) {
2725                         /* mode_b lowering already took care that we only have 0/1 values */
2726                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2727                             src_mode, tgt_mode));
2728                         return be_transform_node(op);
2729                 } else {
2730                         /* to int */
2731                         if (src_bits == tgt_bits) {
2732                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2733                                     src_mode, tgt_mode));
2734                                 return be_transform_node(op);
2735                         }
2736
2737                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
2738                         return res;
2739                 }
2740         }
2741
2742         return res;
2743 }
2744
2745 static int check_immediate_constraint(long val, char immediate_constraint_type)
2746 {
2747         switch (immediate_constraint_type) {
2748         case 0:
2749                 return 1;
2750         case 'I':
2751                 return val >= 0 && val <= 32;
2752         case 'J':
2753                 return val >= 0 && val <= 63;
2754         case 'K':
2755                 return val >= -128 && val <= 127;
2756         case 'L':
2757                 return val == 0xff || val == 0xffff;
2758         case 'M':
2759                 return val >= 0 && val <= 3;
2760         case 'N':
2761                 return val >= 0 && val <= 255;
2762         case 'O':
2763                 return val >= 0 && val <= 127;
2764         default:
2765                 break;
2766         }
2767         panic("Invalid immediate constraint found");
2768         return 0;
2769 }
2770
2771 static ir_node *try_create_Immediate(ir_node *node,
2772                                      char immediate_constraint_type)
2773 {
2774         int          minus         = 0;
2775         tarval      *offset        = NULL;
2776         int          offset_sign   = 0;
2777         long         val = 0;
2778         ir_entity   *symconst_ent  = NULL;
2779         int          symconst_sign = 0;
2780         ir_mode     *mode;
2781         ir_node     *cnst          = NULL;
2782         ir_node     *symconst      = NULL;
2783         ir_node     *res;
2784         ir_graph    *irg;
2785         dbg_info    *dbgi;
2786         ir_node     *block;
2787
2788         mode = get_irn_mode(node);
2789         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
2790                 return NULL;
2791         }
2792
2793         if(is_Minus(node)) {
2794                 minus = 1;
2795                 node  = get_Minus_op(node);
2796         }
2797
2798         if(is_Const(node)) {
2799                 cnst        = node;
2800                 symconst    = NULL;
2801                 offset_sign = minus;
2802         } else if(is_SymConst(node)) {
2803                 cnst          = NULL;
2804                 symconst      = node;
2805                 symconst_sign = minus;
2806         } else if(is_Add(node)) {
2807                 ir_node *left  = get_Add_left(node);
2808                 ir_node *right = get_Add_right(node);
2809                 if(is_Const(left) && is_SymConst(right)) {
2810                         cnst          = left;
2811                         symconst      = right;
2812                         symconst_sign = minus;
2813                         offset_sign   = minus;
2814                 } else if(is_SymConst(left) && is_Const(right)) {
2815                         cnst          = right;
2816                         symconst      = left;
2817                         symconst_sign = minus;
2818                         offset_sign   = minus;
2819                 }
2820         } else if(is_Sub(node)) {
2821                 ir_node *left  = get_Sub_left(node);
2822                 ir_node *right = get_Sub_right(node);
2823                 if(is_Const(left) && is_SymConst(right)) {
2824                         cnst          = left;
2825                         symconst      = right;
2826                         symconst_sign = !minus;
2827                         offset_sign   = minus;
2828                 } else if(is_SymConst(left) && is_Const(right)) {
2829                         cnst          = right;
2830                         symconst      = left;
2831                         symconst_sign = minus;
2832                         offset_sign   = !minus;
2833                 }
2834         } else {
2835                 return NULL;
2836         }
2837
2838         if(cnst != NULL) {
2839                 offset = get_Const_tarval(cnst);
2840                 if(tarval_is_long(offset)) {
2841                         val = get_tarval_long(offset);
2842                 } else {
2843                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2844                                    "long?\n", cnst);
2845                         return NULL;
2846                 }
2847
2848                 if(!check_immediate_constraint(val, immediate_constraint_type))
2849                         return NULL;
2850         }
2851         if(symconst != NULL) {
2852                 if(immediate_constraint_type != 0) {
2853                         /* we need full 32bits for symconsts */
2854                         return NULL;
2855                 }
2856
2857                 /* unfortunately the assembler/linker doesn't support -symconst */
2858                 if(symconst_sign)
2859                         return NULL;
2860
2861                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2862                         return NULL;
2863                 symconst_ent = get_SymConst_entity(symconst);
2864         }
2865         if(cnst == NULL && symconst == NULL)
2866                 return NULL;
2867
2868         if(offset_sign && offset != NULL) {
2869                 offset = tarval_neg(offset);
2870         }
2871
2872         irg   = current_ir_graph;
2873         dbgi  = get_irn_dbg_info(node);
2874         block = get_irg_start_block(irg);
2875         res   = new_rd_ia32_Immediate(dbgi, irg, block, symconst_ent,
2876                                       symconst_sign, val);
2877         arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
2878
2879         return res;
2880 }
2881
2882 static ir_node *create_immediate_or_transform(ir_node *node,
2883                                               char immediate_constraint_type)
2884 {
2885         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
2886         if (new_node == NULL) {
2887                 new_node = be_transform_node(node);
2888         }
2889         return new_node;
2890 }
2891
2892 typedef struct constraint_t constraint_t;
2893 struct constraint_t {
2894         int                         is_in;
2895         int                         n_outs;
2896         const arch_register_req_t **out_reqs;
2897
2898         const arch_register_req_t  *req;
2899         unsigned                    immediate_possible;
2900         char                        immediate_type;
2901 };
2902
2903 void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
2904 {
2905         int                          immediate_possible = 0;
2906         char                         immediate_type     = 0;
2907         unsigned                     limited            = 0;
2908         const arch_register_class_t *cls                = NULL;
2909         ir_graph                    *irg = current_ir_graph;
2910         struct obstack              *obst = get_irg_obstack(irg);
2911         arch_register_req_t         *req;
2912         unsigned                    *limited_ptr;
2913         int                          p;
2914         int                          same_as = -1;
2915
2916         /* TODO: replace all the asserts with nice error messages */
2917
2918         printf("Constraint: %s\n", c);
2919
2920         while(*c != 0) {
2921                 switch(*c) {
2922                 case ' ':
2923                 case '\t':
2924                 case '\n':
2925                         break;
2926
2927                 case 'a':
2928                         assert(cls == NULL ||
2929                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2930                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2931                         limited |= 1 << REG_EAX;
2932                         break;
2933                 case 'b':
2934                         assert(cls == NULL ||
2935                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2936                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2937                         limited |= 1 << REG_EBX;
2938                         break;
2939                 case 'c':
2940                         assert(cls == NULL ||
2941                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2942                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2943                         limited |= 1 << REG_ECX;
2944                         break;
2945                 case 'd':
2946                         assert(cls == NULL ||
2947                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2948                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2949                         limited |= 1 << REG_EDX;
2950                         break;
2951                 case 'D':
2952                         assert(cls == NULL ||
2953                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2954                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2955                         limited |= 1 << REG_EDI;
2956                         break;
2957                 case 'S':
2958                         assert(cls == NULL ||
2959                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2960                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2961                         limited |= 1 << REG_ESI;
2962                         break;
2963                 case 'Q':
2964                 case 'q': /* q means lower part of the regs only, this makes no
2965                                    * difference to Q for us (we only assigne whole registers) */
2966                         assert(cls == NULL ||
2967                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2968                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2969                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2970                                    1 << REG_EDX;
2971                         break;
2972                 case 'A':
2973                         assert(cls == NULL ||
2974                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2975                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2976                         limited |= 1 << REG_EAX | 1 << REG_EDX;
2977                         break;
2978                 case 'l':
2979                         assert(cls == NULL ||
2980                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2981                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2982                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2983                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
2984                                    1 << REG_EBP;
2985                         break;
2986
2987                 case 'R':
2988                 case 'r':
2989                 case 'p':
2990                         assert(cls == NULL);
2991                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2992                         break;
2993
2994                 case 'f':
2995                 case 't':
2996                 case 'u':
2997                         /* TODO: mark values so the x87 simulator knows about t and u */
2998                         assert(cls == NULL);
2999                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
3000                         break;
3001
3002                 case 'Y':
3003                 case 'x':
3004                         assert(cls == NULL);
3005                         /* TODO: check that sse2 is supported */
3006                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
3007                         break;
3008
3009                 case 'I':
3010                 case 'J':
3011                 case 'K':
3012                 case 'L':
3013                 case 'M':
3014                 case 'N':
3015                 case 'O':
3016                         assert(!immediate_possible);
3017                         immediate_possible = 1;
3018                         immediate_type     = *c;
3019                         break;
3020                 case 'n':
3021                 case 'i':
3022                         assert(!immediate_possible);
3023                         immediate_possible = 1;
3024                         break;
3025
3026                 case 'g':
3027                         assert(!immediate_possible && cls == NULL);
3028                         immediate_possible = 1;
3029                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
3030                         break;
3031
3032                 case '0':
3033                 case '1':
3034                 case '2':
3035                 case '3':
3036                 case '4':
3037                 case '5':
3038                 case '6':
3039                 case '7':
3040                 case '8':
3041                 case '9':
3042                         assert(constraint->is_in && "can only specify same constraint "
3043                                "on input");
3044
3045                         sscanf(c, "%d%n", &same_as, &p);
3046                         if(same_as >= 0) {
3047                                 c += p;
3048                                 continue;
3049                         }
3050                         break;
3051
3052                 case 'E': /* no float consts yet */
3053                 case 'F': /* no float consts yet */
3054                 case 's': /* makes no sense on x86 */
3055                 case 'X': /* we can't support that in firm */
3056                 case 'm':
3057                 case 'o':
3058                 case 'V':
3059                 case '<': /* no autodecrement on x86 */
3060                 case '>': /* no autoincrement on x86 */
3061                 case 'C': /* sse constant not supported yet */
3062                 case 'G': /* 80387 constant not supported yet */
3063                 case 'y': /* we don't support mmx registers yet */
3064                 case 'Z': /* not available in 32 bit mode */
3065                 case 'e': /* not available in 32 bit mode */
3066                         assert(0 && "asm constraint not supported");
3067                         break;
3068                 default:
3069                         assert(0 && "unknown asm constraint found");
3070                         break;
3071                 }
3072                 ++c;
3073         }
3074
3075         if(same_as >= 0) {
3076                 const arch_register_req_t *other_constr;
3077
3078                 assert(cls == NULL && "same as and register constraint not supported");
3079                 assert(!immediate_possible && "same as and immediate constraint not "
3080                        "supported");
3081                 assert(same_as < constraint->n_outs && "wrong constraint number in "
3082                        "same_as constraint");
3083
3084                 other_constr         = constraint->out_reqs[same_as];
3085
3086                 req                  = obstack_alloc(obst, sizeof(req[0]));
3087                 req->cls             = other_constr->cls;
3088                 req->type            = arch_register_req_type_should_be_same;
3089                 req->limited         = NULL;
3090                 req->other_same[0]   = pos;
3091                 req->other_same[1]   = -1;
3092                 req->other_different = -1;
3093
3094                 /* switch constraints. This is because in firm we have same_as
3095                  * constraints on the output constraints while in the gcc asm syntax
3096                  * they are specified on the input constraints */
3097                 constraint->req               = other_constr;
3098                 constraint->out_reqs[same_as] = req;
3099                 constraint->immediate_possible = 0;
3100                 return;
3101         }
3102
3103         if(immediate_possible && cls == NULL) {
3104                 cls = &ia32_reg_classes[CLASS_ia32_gp];
3105         }
3106         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
3107         assert(cls != NULL);
3108
3109         if(immediate_possible) {
3110                 assert(constraint->is_in
3111                        && "imeediates make no sense for output constraints");
3112         }
3113         /* todo: check types (no float input on 'r' constrained in and such... */
3114
3115         if(limited != 0) {
3116                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
3117                 limited_ptr  = (unsigned*) (req+1);
3118         } else {
3119                 req = obstack_alloc(obst, sizeof(req[0]));
3120         }
3121         memset(req, 0, sizeof(req[0]));
3122
3123         if(limited != 0) {
3124                 req->type    = arch_register_req_type_limited;
3125                 *limited_ptr = limited;
3126                 req->limited = limited_ptr;
3127         } else {
3128                 req->type    = arch_register_req_type_normal;
3129         }
3130         req->cls = cls;
3131
3132         constraint->req                = req;
3133         constraint->immediate_possible = immediate_possible;
3134         constraint->immediate_type     = immediate_type;
3135 }
3136
3137 static void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
3138                           const char *c)
3139 {
3140         (void) node;
3141         (void) pos;
3142         (void) constraint;
3143         (void) c;
3144         panic("Clobbers not supported yet");
3145 }
3146
3147 /**
3148  * generates code for a ASM node
3149  */
3150 static ir_node *gen_ASM(ir_node *node)
3151 {
3152         int                   i, arity;
3153         ir_graph             *irg   = current_ir_graph;
3154         ir_node              *block = be_transform_node(get_nodes_block(node));
3155         dbg_info             *dbgi  = get_irn_dbg_info(node);
3156         ir_node             **in;
3157         ir_node              *res;
3158         int                   out_arity;
3159         int                   n_outs;
3160         int                   n_clobbers;
3161         void                 *generic_attr;
3162         ia32_asm_attr_t      *attr;
3163         const arch_register_req_t **out_reqs;
3164         const arch_register_req_t **in_reqs;
3165         struct obstack       *obst;
3166         constraint_t          parsed_constraint;
3167
3168         /* transform inputs */
3169         arity = get_irn_arity(node);
3170         in    = alloca(arity * sizeof(in[0]));
3171         memset(in, 0, arity * sizeof(in[0]));
3172
3173         n_outs     = get_ASM_n_output_constraints(node);
3174         n_clobbers = get_ASM_n_clobbers(node);
3175         out_arity  = n_outs + n_clobbers;
3176
3177         /* construct register constraints */
3178         obst     = get_irg_obstack(irg);
3179         out_reqs = obstack_alloc(obst, out_arity * sizeof(out_reqs[0]));
3180         parsed_constraint.out_reqs = out_reqs;
3181         parsed_constraint.n_outs   = n_outs;
3182         parsed_constraint.is_in    = 0;
3183         for(i = 0; i < out_arity; ++i) {
3184                 const char   *c;
3185
3186                 if(i < n_outs) {
3187                         const ir_asm_constraint *constraint;
3188                         constraint = & get_ASM_output_constraints(node) [i];
3189                         c = get_id_str(constraint->constraint);
3190                         parse_asm_constraint(i, &parsed_constraint, c);
3191                 } else {
3192                         ident *glob_id = get_ASM_clobbers(node) [i - n_outs];
3193                         c = get_id_str(glob_id);
3194                         parse_clobber(node, i, &parsed_constraint, c);
3195                 }
3196                 out_reqs[i] = parsed_constraint.req;
3197         }
3198
3199         in_reqs = obstack_alloc(obst, arity * sizeof(in_reqs[0]));
3200         parsed_constraint.is_in = 1;
3201         for(i = 0; i < arity; ++i) {
3202                 const ir_asm_constraint   *constraint;
3203                 ident                     *constr_id;
3204                 const char                *c;
3205
3206                 constraint = & get_ASM_input_constraints(node) [i];
3207                 constr_id  = constraint->constraint;
3208                 c          = get_id_str(constr_id);
3209                 parse_asm_constraint(i, &parsed_constraint, c);
3210                 in_reqs[i] = parsed_constraint.req;
3211
3212                 if(parsed_constraint.immediate_possible) {
3213                         ir_node *pred      = get_irn_n(node, i);
3214                         char     imm_type  = parsed_constraint.immediate_type;
3215                         ir_node *immediate = try_create_Immediate(pred, imm_type);
3216
3217                         if(immediate != NULL) {
3218                                 in[i] = immediate;
3219                         }
3220                 }
3221         }
3222
3223         /* transform inputs */
3224         for(i = 0; i < arity; ++i) {
3225                 ir_node *pred;
3226                 ir_node *transformed;
3227
3228                 if(in[i] != NULL)
3229                         continue;
3230
3231                 pred        = get_irn_n(node, i);
3232                 transformed = be_transform_node(pred);
3233                 in[i]       = transformed;
3234         }
3235
3236         res = new_rd_ia32_Asm(dbgi, irg, block, arity, in, out_arity);
3237
3238         generic_attr   = get_irn_generic_attr(res);
3239         attr           = CAST_IA32_ATTR(ia32_asm_attr_t, generic_attr);
3240         attr->asm_text = get_ASM_text(node);
3241         set_ia32_out_req_all(res, out_reqs);
3242         set_ia32_in_req_all(res, in_reqs);
3243
3244         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3245
3246         return res;
3247 }
3248
3249 /********************************************
3250  *  _                          _
3251  * | |                        | |
3252  * | |__   ___ _ __   ___   __| | ___  ___
3253  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
3254  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
3255  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
3256  *
3257  ********************************************/
3258
3259 /**
3260  * Transforms a FrameAddr into an ia32 Add.
3261  */
3262 static ir_node *gen_be_FrameAddr(ir_node *node) {
3263         ir_node  *block  = be_transform_node(get_nodes_block(node));
3264         ir_node  *op     = be_get_FrameAddr_frame(node);
3265         ir_node  *new_op = be_transform_node(op);
3266         ir_graph *irg    = current_ir_graph;
3267         dbg_info *dbgi   = get_irn_dbg_info(node);
3268         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3269         ir_node  *res;
3270
3271         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3272         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
3273         set_ia32_use_frame(res);
3274
3275         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3276
3277         return res;
3278 }
3279
3280 /**
3281  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3282  */
3283 static ir_node *gen_be_Return(ir_node *node) {
3284         ir_graph  *irg     = current_ir_graph;
3285         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3286         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3287         ir_entity *ent     = get_irg_entity(irg);
3288         ir_type   *tp      = get_entity_type(ent);
3289         dbg_info  *dbgi;
3290         ir_node   *block;
3291         ir_type   *res_type;
3292         ir_mode   *mode;
3293         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3294         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3295         ir_node   *noreg;
3296         ir_node   **in;
3297         int       pn_ret_val, pn_ret_mem, arity, i;
3298
3299         assert(ret_val != NULL);
3300         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
3301                 return be_duplicate_node(node);
3302         }
3303
3304         res_type = get_method_res_type(tp, 0);
3305
3306         if (! is_Primitive_type(res_type)) {
3307                 return be_duplicate_node(node);
3308         }
3309
3310         mode = get_type_mode(res_type);
3311         if (! mode_is_float(mode)) {
3312                 return be_duplicate_node(node);
3313         }
3314
3315         assert(get_method_n_ress(tp) == 1);
3316
3317         pn_ret_val = get_Proj_proj(ret_val);
3318         pn_ret_mem = get_Proj_proj(ret_mem);
3319
3320         /* get the Barrier */
3321         barrier = get_Proj_pred(ret_val);
3322
3323         /* get result input of the Barrier */
3324         ret_val     = get_irn_n(barrier, pn_ret_val);
3325         new_ret_val = be_transform_node(ret_val);
3326
3327         /* get memory input of the Barrier */
3328         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3329         new_ret_mem = be_transform_node(ret_mem);
3330
3331         frame = get_irg_frame(irg);
3332
3333         dbgi  = get_irn_dbg_info(barrier);
3334         block = be_transform_node(get_nodes_block(barrier));
3335
3336         noreg = ia32_new_NoReg_gp(env_cg);
3337
3338         /* store xmm0 onto stack */
3339         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3340                                              new_ret_mem, new_ret_val);
3341         set_ia32_ls_mode(sse_store, mode);
3342         set_ia32_op_type(sse_store, ia32_AddrModeD);
3343         set_ia32_use_frame(sse_store);
3344
3345         /* load into x87 register */
3346         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3347         set_ia32_op_type(fld, ia32_AddrModeS);
3348         set_ia32_use_frame(fld);
3349
3350         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3351         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3352
3353         /* create a new barrier */
3354         arity = get_irn_arity(barrier);
3355         in = alloca(arity * sizeof(in[0]));
3356         for (i = 0; i < arity; ++i) {
3357                 ir_node *new_in;
3358
3359                 if (i == pn_ret_val) {
3360                         new_in = fld;
3361                 } else if (i == pn_ret_mem) {
3362                         new_in = mproj;
3363                 } else {
3364                         ir_node *in = get_irn_n(barrier, i);
3365                         new_in = be_transform_node(in);
3366                 }
3367                 in[i] = new_in;
3368         }
3369
3370         new_barrier = new_ir_node(dbgi, irg, block,
3371                                   get_irn_op(barrier), get_irn_mode(barrier),
3372                                   arity, in);
3373         copy_node_attr(barrier, new_barrier);
3374         be_duplicate_deps(barrier, new_barrier);
3375         be_set_transformed_node(barrier, new_barrier);
3376         mark_irn_visited(barrier);
3377
3378         /* transform normally */
3379         return be_duplicate_node(node);
3380 }
3381
3382 /**
3383  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
3384  */
3385 static ir_node *gen_be_AddSP(ir_node *node) {
3386         ir_node  *block  = be_transform_node(get_nodes_block(node));
3387         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
3388         ir_node  *new_sz;
3389         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
3390         ir_node  *new_sp = be_transform_node(sp);
3391         ir_graph *irg    = current_ir_graph;
3392         dbg_info *dbgi   = get_irn_dbg_info(node);
3393         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3394         ir_node  *nomem  = new_NoMem();
3395         ir_node  *new_op;
3396
3397         new_sz = create_immediate_or_transform(sz, 0);
3398
3399         /* ia32 stack grows in reverse direction, make a SubSP */
3400         new_op = new_rd_ia32_SubSP(dbgi, irg, block, noreg, noreg, nomem, new_sp,
3401                                    new_sz);
3402         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3403
3404         return new_op;
3405 }
3406
3407 /**
3408  * Transform a be_SubSP into an ia32_SubSP. Eat up const sizes.
3409  */
3410 static ir_node *gen_be_SubSP(ir_node *node) {
3411         ir_node  *block  = be_transform_node(get_nodes_block(node));
3412         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
3413         ir_node  *new_sz;
3414         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
3415         ir_node  *new_sp = be_transform_node(sp);
3416         ir_graph *irg    = current_ir_graph;
3417         dbg_info *dbgi   = get_irn_dbg_info(node);
3418         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3419         ir_node  *nomem  = new_NoMem();
3420         ir_node  *new_op;
3421
3422         new_sz = create_immediate_or_transform(sz, 0);
3423
3424         /* ia32 stack grows in reverse direction, make an AddSP */
3425         new_op = new_rd_ia32_AddSP(dbgi, irg, block, noreg, noreg, nomem, new_sp,
3426                                    new_sz);
3427         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3428
3429         return new_op;
3430 }
3431
3432 /**
3433  * This function just sets the register for the Unknown node
3434  * as this is not done during register allocation because Unknown
3435  * is an "ignore" node.
3436  */
3437 static ir_node *gen_Unknown(ir_node *node) {
3438         ir_mode *mode = get_irn_mode(node);
3439
3440         if (mode_is_float(mode)) {
3441                 if (USE_SSE2(env_cg)) {
3442                         return ia32_new_Unknown_xmm(env_cg);
3443                 } else {
3444                         /* Unknown nodes are buggy in x87 sim, use zero for now... */
3445                         ir_graph *irg   = current_ir_graph;
3446                         dbg_info *dbgi  = get_irn_dbg_info(node);
3447                         ir_node  *block = get_irg_start_block(irg);
3448                         return new_rd_ia32_vfldz(dbgi, irg, block);
3449                 }
3450         } else if (mode_needs_gp_reg(mode)) {
3451                 return ia32_new_Unknown_gp(env_cg);
3452         } else {
3453                 assert(0 && "unsupported Unknown-Mode");
3454         }
3455
3456         return NULL;
3457 }
3458
3459 /**
3460  * Change some phi modes
3461  */
3462 static ir_node *gen_Phi(ir_node *node) {
3463         ir_node  *block = be_transform_node(get_nodes_block(node));
3464         ir_graph *irg   = current_ir_graph;
3465         dbg_info *dbgi  = get_irn_dbg_info(node);
3466         ir_mode  *mode  = get_irn_mode(node);
3467         ir_node  *phi;
3468
3469         if(mode_needs_gp_reg(mode)) {
3470                 /* we shouldn't have any 64bit stuff around anymore */
3471                 assert(get_mode_size_bits(mode) <= 32);
3472                 /* all integer operations are on 32bit registers now */
3473                 mode = mode_Iu;
3474         } else if(mode_is_float(mode)) {
3475                 if (USE_SSE2(env_cg)) {
3476                         mode = mode_xmm;
3477                 } else {
3478                         mode = mode_vfp;
3479                 }
3480         }
3481
3482         /* phi nodes allow loops, so we use the old arguments for now
3483          * and fix this later */
3484         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
3485                           get_irn_in(node) + 1);
3486         copy_node_attr(node, phi);
3487         be_duplicate_deps(node, phi);
3488
3489         be_set_transformed_node(node, phi);
3490         be_enqueue_preds(node);
3491
3492         return phi;
3493 }
3494
3495 /**
3496  * Transform IJmp
3497  */
3498 static ir_node *gen_IJmp(ir_node *node) {
3499         /* TODO: support AM */
3500         return gen_unop(node, get_IJmp_target(node), new_rd_ia32_IJmp);
3501 }
3502
3503
3504 /**********************************************************************
3505  *  _                                _                   _
3506  * | |                              | |                 | |
3507  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3508  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3509  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3510  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3511  *
3512  **********************************************************************/
3513
3514 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3515
3516 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3517                                      ir_node *mem);
3518
3519 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3520                                       ir_node *val, ir_node *mem);
3521
3522 /**
3523  * Transforms a lowered Load into a "real" one.
3524  */
3525 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
3526 {
3527         ir_node  *block   = be_transform_node(get_nodes_block(node));
3528         ir_node  *ptr     = get_irn_n(node, 0);
3529         ir_node  *new_ptr = be_transform_node(ptr);
3530         ir_node  *mem     = get_irn_n(node, 1);
3531         ir_node  *new_mem = be_transform_node(mem);
3532         ir_graph *irg     = current_ir_graph;
3533         dbg_info *dbgi    = get_irn_dbg_info(node);
3534         ir_mode  *mode    = get_ia32_ls_mode(node);
3535         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3536         ir_node  *new_op;
3537
3538         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3539
3540         set_ia32_op_type(new_op, ia32_AddrModeS);
3541         set_ia32_am_offs_int(new_op, get_ia32_am_offs_int(node));
3542         set_ia32_am_scale(new_op, get_ia32_am_scale(node));
3543         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3544         if (is_ia32_am_sc_sign(node))
3545                 set_ia32_am_sc_sign(new_op);
3546         set_ia32_ls_mode(new_op, mode);
3547         if (is_ia32_use_frame(node)) {
3548                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3549                 set_ia32_use_frame(new_op);
3550         }
3551
3552         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3553
3554         return new_op;
3555 }
3556
3557 /**
3558  * Transforms a lowered Store into a "real" one.
3559  */
3560 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
3561 {
3562         ir_node  *block   = be_transform_node(get_nodes_block(node));
3563         ir_node  *ptr     = get_irn_n(node, 0);
3564         ir_node  *new_ptr = be_transform_node(ptr);
3565         ir_node  *val     = get_irn_n(node, 1);
3566         ir_node  *new_val = be_transform_node(val);
3567         ir_node  *mem     = get_irn_n(node, 2);
3568         ir_node  *new_mem = be_transform_node(mem);
3569         ir_graph *irg     = current_ir_graph;
3570         dbg_info *dbgi    = get_irn_dbg_info(node);
3571         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3572         ir_mode  *mode    = get_ia32_ls_mode(node);
3573         ir_node  *new_op;
3574         long     am_offs;
3575
3576         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3577
3578         am_offs = get_ia32_am_offs_int(node);
3579         add_ia32_am_offs_int(new_op, am_offs);
3580
3581         set_ia32_op_type(new_op, ia32_AddrModeD);
3582         set_ia32_ls_mode(new_op, mode);
3583         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3584         set_ia32_use_frame(new_op);
3585
3586         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3587
3588         return new_op;
3589 }
3590
3591
3592 /**
3593  * Transforms an ia32_l_XXX into a "real" XXX node
3594  *
3595  * @param node   The node to transform
3596  * @return the created ia32 XXX node
3597  */
3598 #define GEN_LOWERED_OP(op)                                                \
3599         static ir_node *gen_ia32_l_##op(ir_node *node) {                      \
3600                 return gen_binop(node, get_binop_left(node),                      \
3601                                  get_binop_right(node), new_rd_ia32_##op,0);      \
3602         }
3603
3604 #define GEN_LOWERED_x87_OP(op)                                                 \
3605         static ir_node *gen_ia32_l_##op(ir_node *node) {                           \
3606                 ir_node *new_op;                                                       \
3607                 new_op = gen_binop_x87_float(node, get_binop_left(node),               \
3608                                              get_binop_right(node), new_rd_ia32_##op); \
3609                 return new_op;                                                         \
3610         }
3611
3612 #define GEN_LOWERED_SHIFT_OP(l_op, op)                                         \
3613         static ir_node *gen_ia32_##l_op(ir_node *node) {                           \
3614                 return gen_shift_binop(node, get_irn_n(node, 0),                       \
3615                                        get_irn_n(node, 1), new_rd_ia32_##op);          \
3616         }
3617
3618 GEN_LOWERED_x87_OP(vfprem)
3619 GEN_LOWERED_x87_OP(vfmul)
3620 GEN_LOWERED_x87_OP(vfsub)
3621 GEN_LOWERED_SHIFT_OP(l_ShlDep, Shl)
3622 GEN_LOWERED_SHIFT_OP(l_ShrDep, Shr)
3623 GEN_LOWERED_SHIFT_OP(l_Sar,    Sar)
3624 GEN_LOWERED_SHIFT_OP(l_SarDep, Sar)
3625
3626 static ir_node *gen_ia32_l_Add(ir_node *node) {
3627         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
3628         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
3629         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add, 1);
3630
3631         if(is_Proj(lowered)) {
3632                 lowered = get_Proj_pred(lowered);
3633         } else {
3634                 assert(is_ia32_Add(lowered));
3635                 set_irn_mode(lowered, mode_T);
3636         }
3637
3638         return lowered;
3639 }
3640
3641 static ir_node *gen_ia32_l_Adc(ir_node *node) {
3642         ir_node  *src_block = get_nodes_block(node);
3643         ir_node  *block     = be_transform_node(src_block);
3644         ir_node  *op1       = get_irn_n(node, n_ia32_l_Adc_left);
3645         ir_node  *op2       = get_irn_n(node, n_ia32_l_Adc_right);
3646         ir_node  *flags     = get_irn_n(node, n_ia32_l_Adc_eflags);
3647         ir_node  *new_flags = be_transform_node(flags);
3648         ir_graph *irg       = current_ir_graph;
3649         dbg_info *dbgi      = get_irn_dbg_info(node);
3650         ir_node  *new_node;
3651         ia32_address_mode_t  am;
3652         ia32_address_t      *addr = &am.addr;
3653
3654         match_arguments(&am, src_block, op1, op2, match_commutative);
3655
3656         new_node = new_rd_ia32_Adc(dbgi, irg, block, addr->base, addr->index,
3657                                    addr->mem, am.new_op1, am.new_op2, new_flags);
3658         set_am_attributes(new_node, &am);
3659         /* we can't use source address mode anymore when using immediates */
3660         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
3661                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
3662         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3663
3664         new_node = fix_mem_proj(new_node, &am);
3665
3666         return new_node;
3667 }
3668
3669 /**
3670  * Transforms an ia32_l_Neg into a "real" ia32_Neg node
3671  *
3672  * @param node   The node to transform
3673  * @return the created ia32 Neg node
3674  */
3675 static ir_node *gen_ia32_l_Neg(ir_node *node) {
3676         return gen_unop(node, get_unop_op(node), new_rd_ia32_Neg);
3677 }
3678
3679 /**
3680  * Transforms an ia32_l_vfild into a "real" ia32_vfild node
3681  *
3682  * @param node   The node to transform
3683  * @return the created ia32 vfild node
3684  */
3685 static ir_node *gen_ia32_l_vfild(ir_node *node) {
3686         return gen_lowered_Load(node, new_rd_ia32_vfild);
3687 }
3688
3689 /**
3690  * Transforms an ia32_l_Load into a "real" ia32_Load node
3691  *
3692  * @param node   The node to transform
3693  * @return the created ia32 Load node
3694  */
3695 static ir_node *gen_ia32_l_Load(ir_node *node) {
3696         return gen_lowered_Load(node, new_rd_ia32_Load);
3697 }
3698
3699 /**
3700  * Transforms an ia32_l_Store into a "real" ia32_Store node
3701  *
3702  * @param node   The node to transform
3703  * @return the created ia32 Store node
3704  */
3705 static ir_node *gen_ia32_l_Store(ir_node *node) {
3706         return gen_lowered_Store(node, new_rd_ia32_Store);
3707 }
3708
3709 /**
3710  * Transforms a l_vfist into a "real" vfist node.
3711  *
3712  * @param node   The node to transform
3713  * @return the created ia32 vfist node
3714  */
3715 static ir_node *gen_ia32_l_vfist(ir_node *node) {
3716         ir_node  *block      = be_transform_node(get_nodes_block(node));
3717         ir_node  *ptr        = get_irn_n(node, 0);
3718         ir_node  *new_ptr    = be_transform_node(ptr);
3719         ir_node  *val        = get_irn_n(node, 1);
3720         ir_node  *new_val    = be_transform_node(val);
3721         ir_node  *mem        = get_irn_n(node, 2);
3722         ir_node  *new_mem    = be_transform_node(mem);
3723         ir_graph *irg        = current_ir_graph;
3724         dbg_info *dbgi       = get_irn_dbg_info(node);
3725         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
3726         ir_mode  *mode       = get_ia32_ls_mode(node);
3727         ir_node  *trunc_mode = ia32_new_Fpu_truncate(env_cg);
3728         ir_node  *new_op;
3729         long     am_offs;
3730
3731         new_op = new_rd_ia32_vfist(dbgi, irg, block, new_ptr, noreg, new_mem,
3732                                    new_val, trunc_mode);
3733
3734         am_offs = get_ia32_am_offs_int(node);
3735         add_ia32_am_offs_int(new_op, am_offs);
3736
3737         set_ia32_op_type(new_op, ia32_AddrModeD);
3738         set_ia32_ls_mode(new_op, mode);
3739         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3740         set_ia32_use_frame(new_op);
3741
3742         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3743
3744         return new_op;
3745 }
3746
3747 /**
3748  * Transforms a l_vfdiv into a "real" vfdiv node.
3749  *
3750  * @param env   The transformation environment
3751  * @return the created ia32 vfdiv node
3752  */
3753 static ir_node *gen_ia32_l_vfdiv(ir_node *node) {
3754         ir_node  *block     = be_transform_node(get_nodes_block(node));
3755         ir_node  *left      = get_binop_left(node);
3756         ir_node  *new_left  = be_transform_node(left);
3757         ir_node  *right     = get_binop_right(node);
3758         ir_node  *new_right = be_transform_node(right);
3759         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3760         ir_graph *irg       = current_ir_graph;
3761         dbg_info *dbgi      = get_irn_dbg_info(node);
3762         ir_node  *fpcw      = get_fpcw();
3763         ir_node  *vfdiv;
3764
3765         vfdiv = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_NoMem(),
3766                                   new_left, new_right, fpcw);
3767         clear_ia32_commutative(vfdiv);
3768
3769         SET_IA32_ORIG_NODE(vfdiv, ia32_get_old_node_name(env_cg, node));
3770
3771         return vfdiv;
3772 }
3773
3774 /**
3775  * Transforms a l_MulS into a "real" MulS node.
3776  *
3777  * @param env   The transformation environment
3778  * @return the created ia32 Mul node
3779  */
3780 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3781         ir_node  *block     = be_transform_node(get_nodes_block(node));
3782         ir_node  *left      = get_binop_left(node);
3783         ir_node  *new_left  = be_transform_node(left);
3784         ir_node  *right     = get_binop_right(node);
3785         ir_node  *new_right = be_transform_node(right);
3786         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3787         ir_graph *irg       = current_ir_graph;
3788         dbg_info *dbgi      = get_irn_dbg_info(node);
3789
3790         /* l_Mul is already a mode_T node, so we create the Mul in the normal way   */
3791         /* and then skip the result Proj, because all needed Projs are already there. */
3792         ir_node *muls = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_NoMem(),
3793                                         new_left, new_right);
3794         clear_ia32_commutative(muls);
3795
3796         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3797
3798         return muls;
3799 }
3800
3801 /**
3802  * Transforms a l_IMulS into a "real" IMul1OPS node.
3803  *
3804  * @param env   The transformation environment
3805  * @return the created ia32 IMul1OP node
3806  */
3807 static ir_node *gen_ia32_l_IMul(ir_node *node) {
3808         ir_node  *block     = be_transform_node(get_nodes_block(node));
3809         ir_node  *left      = get_binop_left(node);
3810         ir_node  *new_left  = be_transform_node(left);
3811         ir_node  *right     = get_binop_right(node);
3812         ir_node  *new_right = be_transform_node(right);
3813         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3814         ir_graph *irg       = current_ir_graph;
3815         dbg_info *dbgi      = get_irn_dbg_info(node);
3816
3817         /* l_IMul is already a mode_T node, so we create the IMul1OP in the normal way   */
3818         /* and then skip the result Proj, because all needed Projs are already there. */
3819         ir_node *muls = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg,
3820                                             new_NoMem(), new_left, new_right);
3821         clear_ia32_commutative(muls);
3822
3823         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3824
3825         return muls;
3826 }
3827
3828 static ir_node *gen_ia32_Sub64Bit(ir_node *node)
3829 {
3830         ir_node  *a_l    = be_transform_node(get_irn_n(node, 0));
3831         ir_node  *a_h    = be_transform_node(get_irn_n(node, 1));
3832         ir_node  *b_l    = create_immediate_or_transform(get_irn_n(node, 2), 0);
3833         ir_node  *b_h    = create_immediate_or_transform(get_irn_n(node, 3), 0);
3834         ir_node  *block  = be_transform_node(get_nodes_block(node));
3835         dbg_info *dbgi   = get_irn_dbg_info(node);
3836         ir_graph *irg    = current_ir_graph;
3837         ir_node  *new_op = new_rd_ia32_Sub64Bit(dbgi, irg, block, a_l, a_h, b_l, b_h);
3838         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3839         return new_op;
3840 }
3841
3842 /**
3843  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3844  * op1 - target to be shifted
3845  * op2 - contains bits to be shifted into target
3846  * op3 - shift count
3847  * Only op3 can be an immediate.
3848  */
3849 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3850                                          ir_node *op2, ir_node *count)
3851 {
3852         ir_node  *block     = be_transform_node(get_nodes_block(node));
3853         ir_node  *new_op    = NULL;
3854         ir_graph *irg       = current_ir_graph;
3855         dbg_info *dbgi      = get_irn_dbg_info(node);
3856         ir_node  *new_op1   = be_transform_node(op1);
3857         ir_node  *new_op2   = be_transform_node(op2);
3858         ir_node  *new_count = create_immediate_or_transform(count, 'I');
3859
3860         /* TODO proper AM support */
3861
3862         if (is_ia32_l_ShlD(node))
3863                 new_op = new_rd_ia32_ShlD(dbgi, irg, block, new_op1, new_op2, new_count);
3864         else
3865                 new_op = new_rd_ia32_ShrD(dbgi, irg, block, new_op1, new_op2, new_count);
3866
3867         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3868
3869         return new_op;
3870 }
3871
3872 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3873         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3874                                         get_irn_n(node, 1), get_irn_n(node, 2));
3875 }
3876
3877 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3878         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3879                                         get_irn_n(node, 1), get_irn_n(node, 2));
3880 }
3881
3882 /**
3883  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3884  */
3885 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3886         ir_node         *block   = be_transform_node(get_nodes_block(node));
3887         ir_node         *val     = get_irn_n(node, 1);
3888         ir_node         *new_val = be_transform_node(val);
3889         ia32_code_gen_t *cg      = env_cg;
3890         ir_node         *res     = NULL;
3891         ir_graph        *irg     = current_ir_graph;
3892         dbg_info        *dbgi;
3893         ir_node         *noreg, *new_ptr, *new_mem;
3894         ir_node         *ptr, *mem;
3895
3896         if (USE_SSE2(cg)) {
3897                 return new_val;
3898         }
3899
3900         mem     = get_irn_n(node, 2);
3901         new_mem = be_transform_node(mem);
3902         ptr     = get_irn_n(node, 0);
3903         new_ptr = be_transform_node(ptr);
3904         noreg   = ia32_new_NoReg_gp(cg);
3905         dbgi    = get_irn_dbg_info(node);
3906
3907         /* Store x87 -> MEM */
3908         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_mem, new_val,
3909                                get_ia32_ls_mode(node));
3910         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3911         set_ia32_use_frame(res);
3912         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3913         set_ia32_op_type(res, ia32_AddrModeD);
3914
3915         /* Load MEM -> SSE */
3916         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res,
3917                                 get_ia32_ls_mode(node));
3918         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3919         set_ia32_use_frame(res);
3920         set_ia32_op_type(res, ia32_AddrModeS);
3921         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3922
3923         return res;
3924 }
3925
3926 /**
3927  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3928  */
3929 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3930         ir_node         *block   = be_transform_node(get_nodes_block(node));
3931         ir_node         *val     = get_irn_n(node, 1);
3932         ir_node         *new_val = be_transform_node(val);
3933         ia32_code_gen_t *cg      = env_cg;
3934         ir_graph        *irg     = current_ir_graph;
3935         ir_node         *res     = NULL;
3936         ir_entity       *fent    = get_ia32_frame_ent(node);
3937         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3938         int             offs     = 0;
3939         ir_node         *noreg, *new_ptr, *new_mem;
3940         ir_node         *ptr, *mem;
3941         dbg_info        *dbgi;
3942
3943         if (! USE_SSE2(cg)) {
3944                 /* SSE unit is not used -> skip this node. */
3945                 return new_val;
3946         }
3947
3948         ptr     = get_irn_n(node, 0);
3949         new_ptr = be_transform_node(ptr);
3950         mem     = get_irn_n(node, 2);
3951         new_mem = be_transform_node(mem);
3952         noreg   = ia32_new_NoReg_gp(cg);
3953         dbgi    = get_irn_dbg_info(node);
3954
3955         /* Store SSE -> MEM */
3956         if (is_ia32_xLoad(skip_Proj(new_val))) {
3957                 ir_node *ld = skip_Proj(new_val);
3958
3959                 /* we can vfld the value directly into the fpu */
3960                 fent = get_ia32_frame_ent(ld);
3961                 ptr  = get_irn_n(ld, 0);
3962                 offs = get_ia32_am_offs_int(ld);
3963         } else {
3964                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_mem,
3965                                          new_val);
3966                 set_ia32_frame_ent(res, fent);
3967                 set_ia32_use_frame(res);
3968                 set_ia32_ls_mode(res, lsmode);
3969                 set_ia32_op_type(res, ia32_AddrModeD);
3970                 mem = res;
3971         }
3972
3973         /* Load MEM -> x87 */
3974         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
3975         set_ia32_frame_ent(res, fent);
3976         set_ia32_use_frame(res);
3977         add_ia32_am_offs_int(res, offs);
3978         set_ia32_op_type(res, ia32_AddrModeS);
3979         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
3980
3981         return res;
3982 }
3983
3984 /*********************************************************
3985  *                  _             _      _
3986  *                 (_)           | |    (_)
3987  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
3988  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
3989  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
3990  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
3991  *
3992  *********************************************************/
3993
3994 /**
3995  * the BAD transformer.
3996  */
3997 static ir_node *bad_transform(ir_node *node) {
3998         panic("No transform function for %+F available.\n", node);
3999         return NULL;
4000 }
4001
4002 /**
4003  * Transform the Projs of an AddSP.
4004  */
4005 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
4006         ir_node  *block    = be_transform_node(get_nodes_block(node));
4007         ir_node  *pred     = get_Proj_pred(node);
4008         ir_node  *new_pred = be_transform_node(pred);
4009         ir_graph *irg      = current_ir_graph;
4010         dbg_info *dbgi     = get_irn_dbg_info(node);
4011         long     proj      = get_Proj_proj(node);
4012
4013         if (proj == pn_be_AddSP_sp) {
4014                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4015                                            pn_ia32_SubSP_stack);
4016                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4017                 return res;
4018         } else if(proj == pn_be_AddSP_res) {
4019                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4020                                    pn_ia32_SubSP_addr);
4021         } else if (proj == pn_be_AddSP_M) {
4022                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
4023         }
4024
4025         assert(0);
4026         return new_rd_Unknown(irg, get_irn_mode(node));
4027 }
4028
4029 /**
4030  * Transform the Projs of a SubSP.
4031  */
4032 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
4033         ir_node  *block    = be_transform_node(get_nodes_block(node));
4034         ir_node  *pred     = get_Proj_pred(node);
4035         ir_node  *new_pred = be_transform_node(pred);
4036         ir_graph *irg      = current_ir_graph;
4037         dbg_info *dbgi     = get_irn_dbg_info(node);
4038         long     proj      = get_Proj_proj(node);
4039
4040         if (proj == pn_be_SubSP_sp) {
4041                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4042                                            pn_ia32_AddSP_stack);
4043                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4044                 return res;
4045         } else if (proj == pn_be_SubSP_M) {
4046                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
4047         }
4048
4049         assert(0);
4050         return new_rd_Unknown(irg, get_irn_mode(node));
4051 }
4052
4053 /**
4054  * Transform and renumber the Projs from a Load.
4055  */
4056 static ir_node *gen_Proj_Load(ir_node *node) {
4057         ir_node  *new_pred;
4058         ir_node  *block    = be_transform_node(get_nodes_block(node));
4059         ir_node  *pred     = get_Proj_pred(node);
4060         ir_graph *irg      = current_ir_graph;
4061         dbg_info *dbgi     = get_irn_dbg_info(node);
4062         long     proj      = get_Proj_proj(node);
4063
4064
4065         /* loads might be part of source address mode matches, so we don't
4066            transform the ProjMs yet (with the exception of loads whose result is
4067            not used)
4068          */
4069         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4070                 ir_node *res;
4071
4072                 assert(pn_ia32_Load_M == 1); /* convention: mem-result of Source-AM
4073                                                                                 nodes is 1 */
4074                 /* this is needed, because sometimes we have loops that are only
4075                    reachable through the ProjM */
4076                 be_enqueue_preds(node);
4077                 /* do it in 2 steps, to silence firm verifier */
4078                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
4079                 set_Proj_proj(res, pn_ia32_Load_M);
4080                 return res;
4081         }
4082
4083         /* renumber the proj */
4084         new_pred = be_transform_node(pred);
4085         if (is_ia32_Load(new_pred)) {
4086                 if (proj == pn_Load_res) {
4087                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4088                                            pn_ia32_Load_res);
4089                 } else if (proj == pn_Load_M) {
4090                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4091                                            pn_ia32_Load_M);
4092                 }
4093         } else if(is_ia32_Conv_I2I(new_pred)) {
4094                 set_irn_mode(new_pred, mode_T);
4095                 if (proj == pn_Load_res) {
4096                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
4097                 } else if (proj == pn_Load_M) {
4098                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
4099                 }
4100         } else if (is_ia32_xLoad(new_pred)) {
4101                 if (proj == pn_Load_res) {
4102                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm,
4103                                            pn_ia32_xLoad_res);
4104                 } else if (proj == pn_Load_M) {
4105                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4106                                            pn_ia32_xLoad_M);
4107                 }
4108         } else if (is_ia32_vfld(new_pred)) {
4109                 if (proj == pn_Load_res) {
4110                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp,
4111                                            pn_ia32_vfld_res);
4112                 } else if (proj == pn_Load_M) {
4113                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4114                                            pn_ia32_vfld_M);
4115                 }
4116         } else {
4117                 /* can happen for ProJMs when source address mode happened for the
4118                    node */
4119
4120                 /* however it should not be the result proj, as that would mean the
4121                    load had multiple users and should not have been used for
4122                    SourceAM */
4123                 if(proj != pn_Load_M) {
4124                         panic("internal error: transformed node not a Load");
4125                 }
4126                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4127         }
4128
4129         assert(0);
4130         return new_rd_Unknown(irg, get_irn_mode(node));
4131 }
4132
4133 /**
4134  * Transform and renumber the Projs from a DivMod like instruction.
4135  */
4136 static ir_node *gen_Proj_DivMod(ir_node *node) {
4137         ir_node  *block    = be_transform_node(get_nodes_block(node));
4138         ir_node  *pred     = get_Proj_pred(node);
4139         ir_node  *new_pred = be_transform_node(pred);
4140         ir_graph *irg      = current_ir_graph;
4141         dbg_info *dbgi     = get_irn_dbg_info(node);
4142         ir_mode  *mode     = get_irn_mode(node);
4143         long     proj      = get_Proj_proj(node);
4144
4145         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4146
4147         switch (get_irn_opcode(pred)) {
4148         case iro_Div:
4149                 switch (proj) {
4150                 case pn_Div_M:
4151                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4152                 case pn_Div_res:
4153                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4154                 default:
4155                         break;
4156                 }
4157                 break;
4158         case iro_Mod:
4159                 switch (proj) {
4160                 case pn_Mod_M:
4161                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4162                 case pn_Mod_res:
4163                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4164                 default:
4165                         break;
4166                 }
4167                 break;
4168         case iro_DivMod:
4169                 switch (proj) {
4170                 case pn_DivMod_M:
4171                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4172                 case pn_DivMod_res_div:
4173                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4174                 case pn_DivMod_res_mod:
4175                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4176                 default:
4177                         break;
4178                 }
4179                 break;
4180         default:
4181                 break;
4182         }
4183
4184         assert(0);
4185         return new_rd_Unknown(irg, mode);
4186 }
4187
4188 /**
4189  * Transform and renumber the Projs from a CopyB.
4190  */
4191 static ir_node *gen_Proj_CopyB(ir_node *node) {
4192         ir_node  *block    = be_transform_node(get_nodes_block(node));
4193         ir_node  *pred     = get_Proj_pred(node);
4194         ir_node  *new_pred = be_transform_node(pred);
4195         ir_graph *irg      = current_ir_graph;
4196         dbg_info *dbgi     = get_irn_dbg_info(node);
4197         ir_mode  *mode     = get_irn_mode(node);
4198         long     proj      = get_Proj_proj(node);
4199
4200         switch(proj) {
4201         case pn_CopyB_M_regular:
4202                 if (is_ia32_CopyB_i(new_pred)) {
4203                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4204                 } else if (is_ia32_CopyB(new_pred)) {
4205                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4206                 }
4207                 break;
4208         default:
4209                 break;
4210         }
4211
4212         assert(0);
4213         return new_rd_Unknown(irg, mode);
4214 }
4215
4216 /**
4217  * Transform and renumber the Projs from a vfdiv.
4218  */
4219 static ir_node *gen_Proj_l_vfdiv(ir_node *node) {
4220         ir_node  *block    = be_transform_node(get_nodes_block(node));
4221         ir_node  *pred     = get_Proj_pred(node);
4222         ir_node  *new_pred = be_transform_node(pred);
4223         ir_graph *irg      = current_ir_graph;
4224         dbg_info *dbgi     = get_irn_dbg_info(node);
4225         ir_mode  *mode     = get_irn_mode(node);
4226         long     proj      = get_Proj_proj(node);
4227
4228         switch (proj) {
4229         case pn_ia32_l_vfdiv_M:
4230                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4231         case pn_ia32_l_vfdiv_res:
4232                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4233         default:
4234                 assert(0);
4235         }
4236
4237         return new_rd_Unknown(irg, mode);
4238 }
4239
4240 /**
4241  * Transform and renumber the Projs from a Quot.
4242  */
4243 static ir_node *gen_Proj_Quot(ir_node *node) {
4244         ir_node  *block    = be_transform_node(get_nodes_block(node));
4245         ir_node  *pred     = get_Proj_pred(node);
4246         ir_node  *new_pred = be_transform_node(pred);
4247         ir_graph *irg      = current_ir_graph;
4248         dbg_info *dbgi     = get_irn_dbg_info(node);
4249         ir_mode  *mode     = get_irn_mode(node);
4250         long     proj      = get_Proj_proj(node);
4251
4252         switch(proj) {
4253         case pn_Quot_M:
4254                 if (is_ia32_xDiv(new_pred)) {
4255                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4256                 } else if (is_ia32_vfdiv(new_pred)) {
4257                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4258                 }
4259                 break;
4260         case pn_Quot_res:
4261                 if (is_ia32_xDiv(new_pred)) {
4262                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4263                 } else if (is_ia32_vfdiv(new_pred)) {
4264                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4265                 }
4266                 break;
4267         default:
4268                 break;
4269         }
4270
4271         assert(0);
4272         return new_rd_Unknown(irg, mode);
4273 }
4274
4275 /**
4276  * Transform the Thread Local Storage Proj.
4277  */
4278 static ir_node *gen_Proj_tls(ir_node *node) {
4279         ir_node  *block = be_transform_node(get_nodes_block(node));
4280         ir_graph *irg   = current_ir_graph;
4281         dbg_info *dbgi  = NULL;
4282         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
4283
4284         return res;
4285 }
4286
4287 static ir_node *gen_be_Call(ir_node *node) {
4288         ir_node *res = be_duplicate_node(node);
4289         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4290
4291         return res;
4292 }
4293
4294 static ir_node *gen_be_IncSP(ir_node *node) {
4295         ir_node *res = be_duplicate_node(node);
4296         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4297
4298         return res;
4299 }
4300
4301 /**
4302  * Transform the Projs from a be_Call.
4303  */
4304 static ir_node *gen_Proj_be_Call(ir_node *node) {
4305         ir_node  *block       = be_transform_node(get_nodes_block(node));
4306         ir_node  *call        = get_Proj_pred(node);
4307         ir_node  *new_call    = be_transform_node(call);
4308         ir_graph *irg         = current_ir_graph;
4309         dbg_info *dbgi        = get_irn_dbg_info(node);
4310         ir_type  *method_type = be_Call_get_type(call);
4311         int       n_res       = get_method_n_ress(method_type);
4312         long      proj        = get_Proj_proj(node);
4313         ir_mode  *mode        = get_irn_mode(node);
4314         ir_node  *sse_load;
4315         const arch_register_class_t *cls;
4316
4317         /* The following is kinda tricky: If we're using SSE, then we have to
4318          * move the result value of the call in floating point registers to an
4319          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4320          * after the call, we have to make sure to correctly make the
4321          * MemProj and the result Proj use these 2 nodes
4322          */
4323         if (proj == pn_be_Call_M_regular) {
4324                 // get new node for result, are we doing the sse load/store hack?
4325                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4326                 ir_node *call_res_new;
4327                 ir_node *call_res_pred = NULL;
4328
4329                 if (call_res != NULL) {
4330                         call_res_new  = be_transform_node(call_res);
4331                         call_res_pred = get_Proj_pred(call_res_new);
4332                 }
4333
4334                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4335                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4336                                            pn_be_Call_M_regular);
4337                 } else {
4338                         assert(is_ia32_xLoad(call_res_pred));
4339                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4340                                            pn_ia32_xLoad_M);
4341                 }
4342         }
4343         if (USE_SSE2(env_cg) && proj >= pn_be_Call_first_res
4344                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)
4345                         && USE_SSE2(env_cg)) {
4346                 ir_node *fstp;
4347                 ir_node *frame = get_irg_frame(irg);
4348                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4349                 //ir_node *p;
4350                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4351                 ir_node *call_res;
4352
4353                 /* in case there is no memory output: create one to serialize the copy
4354                    FPU -> SSE */
4355                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4356                                        pn_be_Call_M_regular);
4357                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4358                                        pn_be_Call_first_res);
4359
4360                 /* store st(0) onto stack */
4361                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
4362                                         call_res, mode);
4363                 set_ia32_op_type(fstp, ia32_AddrModeD);
4364                 set_ia32_use_frame(fstp);
4365
4366                 /* load into SSE register */
4367                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
4368                                              mode);
4369                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4370                 set_ia32_use_frame(sse_load);
4371
4372                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4373                                        pn_ia32_xLoad_res);
4374
4375                 return sse_load;
4376         }
4377
4378         /* transform call modes */
4379         if (mode_is_data(mode)) {
4380                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4381                 mode = cls->mode;
4382         }
4383
4384         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4385 }
4386
4387 /**
4388  * Transform the Projs from a Cmp.
4389  */
4390 static ir_node *gen_Proj_Cmp(ir_node *node)
4391 {
4392         /* normally Cmps are processed when looking at Cond nodes, but this case
4393          * can happen in complicated Psi conditions */
4394         dbg_info *dbgi      = get_irn_dbg_info(node);
4395         ir_node  *block     = get_nodes_block(node);
4396         ir_node  *new_block = be_transform_node(block);
4397         ir_node  *cmp       = get_Proj_pred(node);
4398         ir_node  *new_cmp   = be_transform_node(cmp);
4399         long      pnc       = get_Proj_proj(node);
4400         ir_node  *res;
4401
4402         res = create_set_32bit(dbgi, new_block, new_cmp, pnc, node);
4403
4404         return res;
4405 }
4406
4407 /**
4408  * Transform and potentially renumber Proj nodes.
4409  */
4410 static ir_node *gen_Proj(ir_node *node) {
4411         ir_graph *irg  = current_ir_graph;
4412         dbg_info *dbgi = get_irn_dbg_info(node);
4413         ir_node  *pred = get_Proj_pred(node);
4414         long     proj  = get_Proj_proj(node);
4415
4416         if (is_Store(pred)) {
4417                 if (proj == pn_Store_M) {
4418                         return be_transform_node(pred);
4419                 } else {
4420                         assert(0);
4421                         return new_r_Bad(irg);
4422                 }
4423         } else if (is_Load(pred)) {
4424                 return gen_Proj_Load(node);
4425         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4426                 return gen_Proj_DivMod(node);
4427         } else if (is_CopyB(pred)) {
4428                 return gen_Proj_CopyB(node);
4429         } else if (is_Quot(pred)) {
4430                 return gen_Proj_Quot(node);
4431         } else if (is_ia32_l_vfdiv(pred)) {
4432                 return gen_Proj_l_vfdiv(node);
4433         } else if (be_is_SubSP(pred)) {
4434                 return gen_Proj_be_SubSP(node);
4435         } else if (be_is_AddSP(pred)) {
4436                 return gen_Proj_be_AddSP(node);
4437         } else if (be_is_Call(pred)) {
4438                 return gen_Proj_be_Call(node);
4439         } else if (is_Cmp(pred)) {
4440                 return gen_Proj_Cmp(node);
4441         } else if (get_irn_op(pred) == op_Start) {
4442                 if (proj == pn_Start_X_initial_exec) {
4443                         ir_node *block = get_nodes_block(pred);
4444                         ir_node *jump;
4445
4446                         /* we exchange the ProjX with a jump */
4447                         block = be_transform_node(block);
4448                         jump  = new_rd_Jmp(dbgi, irg, block);
4449                         return jump;
4450                 }
4451                 if (node == be_get_old_anchor(anchor_tls)) {
4452                         return gen_Proj_tls(node);
4453                 }
4454 #ifdef FIRM_EXT_GRS
4455         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4456 #else
4457         } else {
4458 #endif
4459                 ir_node *new_pred = be_transform_node(pred);
4460                 ir_node *block    = be_transform_node(get_nodes_block(node));
4461                 ir_mode *mode     = get_irn_mode(node);
4462                 if (mode_needs_gp_reg(mode)) {
4463                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4464                                                        get_Proj_proj(node));
4465 #ifdef DEBUG_libfirm
4466                         new_proj->node_nr = node->node_nr;
4467 #endif
4468                         return new_proj;
4469                 }
4470         }
4471
4472         return be_duplicate_node(node);
4473 }
4474
4475 /**
4476  * Enters all transform functions into the generic pointer
4477  */
4478 static void register_transformers(void)
4479 {
4480         ir_op *op_Mulh;
4481
4482         /* first clear the generic function pointer for all ops */
4483         clear_irp_opcodes_generic_func();
4484
4485 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4486 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4487
4488         GEN(Add);
4489         GEN(Sub);
4490         GEN(Mul);
4491         GEN(And);
4492         GEN(Or);
4493         GEN(Eor);
4494
4495         GEN(Shl);
4496         GEN(Shr);
4497         GEN(Shrs);
4498         GEN(Rot);
4499
4500         GEN(Quot);
4501
4502         GEN(Div);
4503         GEN(Mod);
4504         GEN(DivMod);
4505
4506         GEN(Minus);
4507         GEN(Conv);
4508         GEN(Abs);
4509         GEN(Not);
4510
4511         GEN(Load);
4512         GEN(Store);
4513         GEN(Cond);
4514
4515         GEN(Cmp);
4516         GEN(ASM);
4517         GEN(CopyB);
4518         BAD(Mux);
4519         GEN(Psi);
4520         GEN(Proj);
4521         GEN(Phi);
4522         GEN(IJmp);
4523
4524         /* transform ops from intrinsic lowering */
4525         GEN(ia32_Sub64Bit);
4526         GEN(ia32_l_Add);
4527         GEN(ia32_l_Adc);
4528         GEN(ia32_l_Neg);
4529         GEN(ia32_l_Mul);
4530         GEN(ia32_l_IMul);
4531         GEN(ia32_l_ShlDep);
4532         GEN(ia32_l_ShrDep);
4533         GEN(ia32_l_Sar);
4534         GEN(ia32_l_SarDep);
4535         GEN(ia32_l_ShlD);
4536         GEN(ia32_l_ShrD);
4537         GEN(ia32_l_vfdiv);
4538         GEN(ia32_l_vfprem);
4539         GEN(ia32_l_vfmul);
4540         GEN(ia32_l_vfsub);
4541         GEN(ia32_l_vfild);
4542         GEN(ia32_l_Load);
4543         GEN(ia32_l_vfist);
4544         GEN(ia32_l_Store);
4545         GEN(ia32_l_X87toSSE);
4546         GEN(ia32_l_SSEtoX87);
4547
4548         GEN(Const);
4549         GEN(SymConst);
4550         GEN(Unknown);
4551
4552         /* we should never see these nodes */
4553         BAD(Raise);
4554         BAD(Sel);
4555         BAD(InstOf);
4556         BAD(Cast);
4557         BAD(Free);
4558         BAD(Tuple);
4559         BAD(Id);
4560         //BAD(Bad);
4561         BAD(Confirm);
4562         BAD(Filter);
4563         BAD(CallBegin);
4564         BAD(EndReg);
4565         BAD(EndExcept);
4566
4567         /* handle generic backend nodes */
4568         GEN(be_FrameAddr);
4569         GEN(be_Call);
4570         GEN(be_IncSP);
4571         GEN(be_Return);
4572         GEN(be_AddSP);
4573         GEN(be_SubSP);
4574         GEN(be_Copy);
4575
4576         op_Mulh = get_op_Mulh();
4577         if (op_Mulh)
4578                 GEN(Mulh);
4579
4580 #undef GEN
4581 #undef BAD
4582 }
4583
4584 /**
4585  * Pre-transform all unknown and noreg nodes.
4586  */
4587 static void ia32_pretransform_node(void *arch_cg) {
4588         ia32_code_gen_t *cg = arch_cg;
4589
4590         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4591         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4592         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4593         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4594         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4595         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4596         get_fpcw();
4597 }
4598
4599 /**
4600  * Walker, checks if all ia32 nodes producing more than one result have
4601  * its Projs, other wise creates new projs and keep them using a be_Keep node.
4602  */
4603 static void add_missing_keep_walker(ir_node *node, void *data)
4604 {
4605         int              n_outs, i;
4606         unsigned         found_projs = 0;
4607         const ir_edge_t *edge;
4608         ir_mode         *mode = get_irn_mode(node);
4609         ir_node         *last_keep;
4610         (void) data;
4611         if(mode != mode_T)
4612                 return;
4613         if(!is_ia32_irn(node))
4614                 return;
4615
4616         n_outs = get_ia32_n_res(node);
4617         if(n_outs <= 0)
4618                 return;
4619         if(is_ia32_SwitchJmp(node))
4620                 return;
4621
4622         assert(n_outs < (int) sizeof(unsigned) * 8);
4623         foreach_out_edge(node, edge) {
4624                 ir_node *proj = get_edge_src_irn(edge);
4625                 int      pn   = get_Proj_proj(proj);
4626
4627                 assert(get_irn_mode(proj) == mode_M || pn < n_outs);
4628                 found_projs |= 1 << pn;
4629         }
4630
4631
4632         /* are keeps missing? */
4633         last_keep = NULL;
4634         for(i = 0; i < n_outs; ++i) {
4635                 ir_node                     *block;
4636                 ir_node                     *in[1];
4637                 const arch_register_req_t   *req;
4638                 const arch_register_class_t *class;
4639
4640                 if(found_projs & (1 << i)) {
4641                         continue;
4642                 }
4643
4644                 req   = get_ia32_out_req(node, i);
4645                 class = req->cls;
4646                 if(class == NULL) {
4647                         continue;
4648                 }
4649                 if(class == &ia32_reg_classes[CLASS_ia32_flags]) {
4650                         continue;
4651                 }
4652
4653                 block = get_nodes_block(node);
4654                 in[0] = new_r_Proj(current_ir_graph, block, node,
4655                                    arch_register_class_mode(class), i);
4656                 if(last_keep != NULL) {
4657                         be_Keep_add_node(last_keep, class, in[0]);
4658                 } else {
4659                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
4660                         if(sched_is_scheduled(node)) {
4661                                 sched_add_after(node, last_keep);
4662                         }
4663                 }
4664         }
4665 }
4666
4667 /**
4668  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4669  * and keeps them.
4670  */
4671 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
4672 {
4673         ir_graph *irg = be_get_birg_irg(cg->birg);
4674         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4675 }
4676
4677 /* do the transformation */
4678 void ia32_transform_graph(ia32_code_gen_t *cg) {
4679         ir_graph *irg = cg->irg;
4680
4681         register_transformers();
4682         env_cg       = cg;
4683         initial_fpcw = NULL;
4684
4685         heights      = heights_new(irg);
4686         calculate_non_address_mode_nodes(irg);
4687
4688         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4689
4690         free_non_address_mode_nodes();
4691         heights_free(heights);
4692         heights = NULL;
4693 }
4694
4695 void ia32_init_transform(void)
4696 {
4697         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4698 }