nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into ia32-Firm.
  23  * @author      Christian Wuerdig, Matthias Braun
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <limits.h>
  31
  32 #include "irargs_t.h"
  33 #include "irnode_t.h"
  34 #include "irgraph_t.h"
  35 #include "irmode_t.h"
  36 #include "iropt_t.h"
  37 #include "irop_t.h"
  38 #include "irprog_t.h"
  39 #include "iredges_t.h"
  40 #include "irgmod.h"
  41 #include "irvrfy.h"
  42 #include "ircons.h"
  43 #include "irgwalk.h"
  44 #include "dbginfo.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50
  51 #include "../benode_t.h"
  52 #include "../besched.h"
  53 #include "../beabi.h"
  54 #include "../beutil.h"
  55 #include "../beirg_t.h"
  56 #include "../betranshlp.h"
  57
  58 #include "bearch_ia32_t.h"
  59 #include "ia32_nodes_attr.h"
  60 #include "ia32_transform.h"
  61 #include "ia32_new_nodes.h"
  62 #include "ia32_map_regs.h"
  63 #include "ia32_dbg_stat.h"
  64 #include "ia32_optimize.h"
  65 #include "ia32_util.h"
  66
  67 #include "gen_ia32_regalloc_if.h"
  68
  69 #define SFP_SIGN "0x80000000"
  70 #define DFP_SIGN "0x8000000000000000"
  71 #define SFP_ABS  "0x7FFFFFFF"
  72 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  73
  74 #define TP_SFP_SIGN "ia32_sfp_sign"
  75 #define TP_DFP_SIGN "ia32_dfp_sign"
  76 #define TP_SFP_ABS  "ia32_sfp_abs"
  77 #define TP_DFP_ABS  "ia32_dfp_abs"
  78
  79 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  80 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  81 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  82 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  83
  84 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  85 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  86
  87 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  88
  89 /** holdd the current code generator during transformation */
  90 static ia32_code_gen_t *env_cg;
  91
  92 extern ir_op *get_op_Mulh(void);
  93
  94 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
  95         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
  96         ir_node *op2, ir_node *mem);
  97
  98 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
  99         ir_node *block, ir_node *base, ir_node *index, ir_node *op,
 100         ir_node *mem);
 101
 102 /****************************************************************************************************
 103  *                  _        _                        __                           _   _
 104  *                 | |      | |                      / _|                         | | (_)
 105  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 106  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 107  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 108  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 109  *
 110  ****************************************************************************************************/
 111
 112 static ir_node *try_create_Immediate(ir_node *node,
 113                                      char immediate_constraint_type);
 114
 115 static INLINE int mode_needs_gp_reg(ir_mode *mode)
 116 {
 117         if(mode == mode_fpcw)
 118                 return 0;
 119
 120         return mode_is_int(mode) || mode_is_character(mode) || mode_is_reference(mode);
 121 }
 122
 123 /**
 124  * Returns 1 if irn is a Const representing 0, 0 otherwise
 125  */
 126 static INLINE int is_ia32_Const_0(ir_node *irn) {
 127         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 128                && tarval_is_null(get_ia32_Immop_tarval(irn));
 129 }
 130
 131 /**
 132  * Returns 1 if irn is a Const representing 1, 0 otherwise
 133  */
 134 static INLINE int is_ia32_Const_1(ir_node *irn) {
 135         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 136                && tarval_is_one(get_ia32_Immop_tarval(irn));
 137 }
 138
 139 /**
 140  * Collects all Projs of a node into the node array. Index is the projnum.
 141  * BEWARE: The caller has to assure the appropriate array size!
 142  */
 143 static void ia32_collect_Projs(ir_node *irn, ir_node **projs, int size) {
 144         const ir_edge_t *edge;
 145         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 146
 147         memset(projs, 0, size * sizeof(projs[0]));
 148
 149         foreach_out_edge(irn, edge) {
 150                 ir_node *proj = get_edge_src_irn(edge);
 151                 int proj_proj = get_Proj_proj(proj);
 152                 assert(proj_proj < size);
 153                 projs[proj_proj] = proj;
 154         }
 155 }
 156
 157 /**
 158  * Renumbers the proj having pn_old in the array tp pn_new
 159  * and removes the proj from the array.
 160  */
 161 static INLINE void ia32_renumber_Proj(ir_node **projs, long pn_old, long pn_new) {
 162         fprintf(stderr, "Warning: renumber_Proj used!\n");
 163         if (projs[pn_old]) {
 164                 set_Proj_proj(projs[pn_old], pn_new);
 165                 projs[pn_old] = NULL;
 166         }
 167 }
 168
 169 /**
 170  * creates a unique ident by adding a number to a tag
 171  *
 172  * @param tag   the tag string, must contain a %d if a number
 173  *              should be added
 174  */
 175 static ident *unique_id(const char *tag)
 176 {
 177         static unsigned id = 0;
 178         char str[256];
 179
 180         snprintf(str, sizeof(str), tag, ++id);
 181         return new_id_from_str(str);
 182 }
 183
 184 /**
 185  * Get a primitive type for a mode.
 186  */
 187 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 188 {
 189         pmap_entry *e = pmap_find(types, mode);
 190         ir_type *res;
 191
 192         if (! e) {
 193                 char buf[64];
 194                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 195                 res = new_type_primitive(new_id_from_str(buf), mode);
 196                 pmap_insert(types, mode, res);
 197         }
 198         else
 199                 res = e->value;
 200         return res;
 201 }
 202
 203 /**
 204  * Get an entity that is initialized with a tarval
 205  */
 206 static ir_entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 207 {
 208         tarval *tv    = get_Const_tarval(cnst);
 209         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 210         ir_entity *res;
 211         ir_graph *rem;
 212
 213         if (! e) {
 214                 ir_mode *mode = get_irn_mode(cnst);
 215                 ir_type *tp = get_Const_type(cnst);
 216                 if (tp == firm_unknown_type)
 217                         tp = get_prim_type(cg->isa->types, mode);
 218
 219                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 220
 221                 set_entity_ld_ident(res, get_entity_ident(res));
 222                 set_entity_visibility(res, visibility_local);
 223                 set_entity_variability(res, variability_constant);
 224                 set_entity_allocation(res, allocation_static);
 225
 226                  /* we create a new entity here: It's initialization must resist on the
 227                     const code irg */
 228                 rem = current_ir_graph;
 229                 current_ir_graph = get_const_code_irg();
 230                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 231                 current_ir_graph = rem;
 232
 233                 pmap_insert(cg->isa->tv_ent, tv, res);
 234         } else {
 235                 res = e->value;
 236         }
 237
 238         return res;
 239 }
 240
 241 /**
 242  * Transforms a Const.
 243  */
 244 static ir_node *gen_Const(ir_node *node) {
 245         ir_graph        *irg   = current_ir_graph;
 246         ir_node         *block = be_transform_node(get_nodes_block(node));
 247         dbg_info        *dbgi  = get_irn_dbg_info(node);
 248         ir_mode         *mode  = get_irn_mode(node);
 249
 250         if (mode_is_float(mode)) {
 251                 ir_node   *res   = NULL;
 252                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 253                 ir_node   *nomem = new_NoMem();
 254                 ir_node   *load;
 255                 ir_entity *floatent;
 256
 257                 FP_USED(env_cg);
 258                 if (! USE_SSE2(env_cg)) {
 259                         cnst_classify_t clss = classify_Const(node);
 260
 261                         if (clss == CNST_NULL) {
 262                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 263                                 res  = load;
 264                         } else if (clss == CNST_ONE) {
 265                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 266                                 res  = load;
 267                         } else {
 268                                 floatent = get_entity_for_tv(env_cg, node);
 269
 270                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem);
 271                                 set_ia32_am_support(load, ia32_am_Source);
 272                                 set_ia32_op_type(load, ia32_AddrModeS);
 273                                 set_ia32_am_flavour(load, ia32_am_N);
 274                                 set_ia32_am_sc(load, floatent);
 275                                 res      = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 276                         }
 277                         set_ia32_ls_mode(load, mode);
 278                 } else {
 279                         floatent = get_entity_for_tv(env_cg, node);
 280
 281                         load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem);
 282                         set_ia32_am_support(load, ia32_am_Source);
 283                         set_ia32_op_type(load, ia32_AddrModeS);
 284                         set_ia32_am_flavour(load, ia32_am_N);
 285                         set_ia32_am_sc(load, floatent);
 286                         set_ia32_ls_mode(load, mode);
 287
 288                         res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 289                 }
 290
 291                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 292
 293                 /* Const Nodes before the initial IncSP are a bad idea, because
 294                  * they could be spilled and we have no SP ready at that point yet.
 295                  * So add a dependency to the initial frame pointer calculation to
 296                  * avoid that situation.
 297                  */
 298                 if (get_irg_start_block(irg) == block) {
 299                         add_irn_dep(load, get_irg_frame(irg));
 300                 }
 301
 302                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 303                 return res;
 304         } else {
 305                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block);
 306
 307                 /* see above */
 308                 if (get_irg_start_block(irg) == block) {
 309                         add_irn_dep(cnst, get_irg_frame(irg));
 310                 }
 311
 312                 set_ia32_Const_attr(cnst, node);
 313                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 314                 return cnst;
 315         }
 316
 317         assert(0);
 318         return new_r_Bad(irg);
 319 }
 320
 321 /**
 322  * Transforms a SymConst.
 323  */
 324 static ir_node *gen_SymConst(ir_node *node) {
 325         ir_graph *irg   = current_ir_graph;
 326         ir_node  *block = be_transform_node(get_nodes_block(node));
 327         dbg_info *dbgi  = get_irn_dbg_info(node);
 328         ir_mode  *mode  = get_irn_mode(node);
 329         ir_node  *cnst;
 330
 331         if (mode_is_float(mode)) {
 332                 FP_USED(env_cg);
 333                 if (USE_SSE2(env_cg))
 334                         cnst = new_rd_ia32_xConst(dbgi, irg, block);
 335                 else
 336                         cnst = new_rd_ia32_vfConst(dbgi, irg, block);
 337                 set_ia32_ls_mode(cnst, mode);
 338         } else {
 339                 cnst = new_rd_ia32_Const(dbgi, irg, block);
 340         }
 341
 342         /* Const Nodes before the initial IncSP are a bad idea, because
 343          * they could be spilled and we have no SP ready at that point yet
 344          */
 345         if (get_irg_start_block(irg) == block) {
 346                 add_irn_dep(cnst, get_irg_frame(irg));
 347         }
 348
 349         set_ia32_Const_attr(cnst, node);
 350         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 351
 352         return cnst;
 353 }
 354
 355 /**
 356  * SSE convert of an integer node into a floating point node.
 357  */
 358 static ir_node *gen_sse_conv_int2float(ia32_code_gen_t *cg, dbg_info *dbgi,
 359                                        ir_graph *irg, ir_node *block,
 360                                        ir_node *in, ir_node *old_node, ir_mode *tgt_mode)
 361 {
 362         ir_node *noreg    = ia32_new_NoReg_gp(cg);
 363         ir_node *nomem    = new_rd_NoMem(irg);
 364         ir_node *old_pred = get_Cmp_left(old_node);
 365         ir_mode *in_mode  = get_irn_mode(old_pred);
 366         int     in_bits   = get_mode_size_bits(in_mode);
 367         ir_node *conv     = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, in, nomem);
 368
 369         set_ia32_ls_mode(conv, tgt_mode);
 370         if (in_bits == 32) {
 371                 set_ia32_am_support(conv, ia32_am_Source);
 372         }
 373         SET_IA32_ORIG_NODE(conv, ia32_get_old_node_name(cg, old_node));
 374
 375         return conv;
 376 }
 377
 378 /**
 379  * SSE convert of an float node into a double node.
 380  */
 381 static ir_node *gen_sse_conv_f2d(ia32_code_gen_t *cg, dbg_info *dbgi,
 382                                  ir_graph *irg, ir_node *block,
 383                                  ir_node *in, ir_node *old_node)
 384 {
 385         ir_node *noreg = ia32_new_NoReg_gp(cg);
 386         ir_node *nomem = new_rd_NoMem(irg);
 387         ir_node *conv  = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, in, nomem);
 388
 389         set_ia32_am_support(conv, ia32_am_Source);
 390         set_ia32_ls_mode(conv, mode_xmm);
 391         SET_IA32_ORIG_NODE(conv, ia32_get_old_node_name(cg, old_node));
 392
 393         return conv;
 394 }
 395
 396 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 397 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 398         static const struct {
 399                 const char *tp_name;
 400                 const char *ent_name;
 401                 const char *cnst_str;
 402         } names [ia32_known_const_max] = {
 403                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 404                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 405                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 406                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 407         };
 408         static ir_entity *ent_cache[ia32_known_const_max];
 409
 410         const char    *tp_name, *ent_name, *cnst_str;
 411         ir_type       *tp;
 412         ir_node       *cnst;
 413         ir_graph      *rem;
 414         ir_entity     *ent;
 415         tarval        *tv;
 416         ir_mode       *mode;
 417
 418         ent_name = names[kct].ent_name;
 419         if (! ent_cache[kct]) {
 420                 tp_name  = names[kct].tp_name;
 421                 cnst_str = names[kct].cnst_str;
 422
 423                 mode = kct == ia32_SSIGN || kct == ia32_SABS ? mode_Iu : mode_Lu;
 424                 //mode = mode_xmm;
 425                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 426                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 427                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 428
 429                 set_entity_ld_ident(ent, get_entity_ident(ent));
 430                 set_entity_visibility(ent, visibility_local);
 431                 set_entity_variability(ent, variability_constant);
 432                 set_entity_allocation(ent, allocation_static);
 433
 434                 /* we create a new entity here: It's initialization must resist on the
 435                     const code irg */
 436                 rem = current_ir_graph;
 437                 current_ir_graph = get_const_code_irg();
 438                 cnst = new_Const(mode, tv);
 439                 current_ir_graph = rem;
 440
 441                 set_atomic_ent_value(ent, cnst);
 442
 443                 /* cache the entry */
 444                 ent_cache[kct] = ent;
 445         }
 446
 447         return ent_cache[kct];
 448 }
 449
 450 #ifndef NDEBUG
 451 /**
 452  * Prints the old node name on cg obst and returns a pointer to it.
 453  */
 454 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 455         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 456
 457         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 458         obstack_1grow(isa->name_obst, 0);
 459         return obstack_finish(isa->name_obst);
 460 }
 461 #endif /* NDEBUG */
 462
 463 /* determine if one operator is an Imm */
 464 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 465         if (op1) {
 466                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 467         } else {
 468                 return is_ia32_Cnst(op2) ? op2 : NULL;
 469         }
 470 }
 471
 472 /* determine if one operator is not an Imm */
 473 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 474         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 475 }
 476
 477 static void fold_immediate(ir_node *node, int in1, int in2) {
 478         ir_node *left;
 479         ir_node *right;
 480
 481         if (!(env_cg->opt & IA32_OPT_IMMOPS))
 482                 return;
 483
 484         left = get_irn_n(node, in1);
 485         right = get_irn_n(node, in2);
 486         if (! is_ia32_Cnst(right) && is_ia32_Cnst(left)) {
 487                 /* we can only set right operand to immediate */
 488                 if(!is_ia32_commutative(node))
 489                         return;
 490                 /* exchange left/right */
 491                 set_irn_n(node, in1, right);
 492                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 493                 copy_ia32_Immop_attr(node, left);
 494         } else if(is_ia32_Cnst(right)) {
 495                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 496                 copy_ia32_Immop_attr(node, right);
 497         } else {
 498                 return;
 499         }
 500
 501         clear_ia32_commutative(node);
 502         set_ia32_am_support(node, get_ia32_am_support(node) & ~ia32_am_Source);
 503 }
 504
 505 /**
 506  * Construct a standard binary operation, set AM and immediate if required.
 507  *
 508  * @param op1   The first operand
 509  * @param op2   The second operand
 510  * @param func  The node constructor function
 511  * @return The constructed ia32 node.
 512  */
 513 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 514                           construct_binop_func *func, int commutative)
 515 {
 516         ir_node  *block    = be_transform_node(get_nodes_block(node));
 517         ir_node  *new_op1  = NULL;
 518         ir_node  *new_op2  = NULL;
 519         ir_node  *new_node = NULL;
 520         ir_graph *irg      = current_ir_graph;
 521         dbg_info *dbgi     = get_irn_dbg_info(node);
 522         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 523         ir_node  *nomem    = new_NoMem();
 524
 525         if(commutative) {
 526                 new_op2 = try_create_Immediate(op1, 0);
 527                 if(new_op2 != NULL) {
 528                         new_op1 = be_transform_node(op2);
 529                         commutative = 0;
 530                 }
 531         }
 532
 533         if(new_op2 == NULL) {
 534                 new_op2 = try_create_Immediate(op2, 0);
 535                 if(new_op2 != NULL) {
 536                         new_op1  = be_transform_node(op1);
 537                         commutative = 0;
 538                 }
 539         }
 540
 541         if(new_op2 == NULL) {
 542                 new_op1 = be_transform_node(op1);
 543                 new_op2 = be_transform_node(op2);
 544         }
 545
 546         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 547         if (func == new_rd_ia32_IMul) {
 548                 set_ia32_am_support(new_node, ia32_am_Source);
 549         } else {
 550                 set_ia32_am_support(new_node, ia32_am_Full);
 551         }
 552
 553         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 554         if (commutative) {
 555                 set_ia32_commutative(new_node);
 556         }
 557
 558         return new_node;
 559 }
 560
 561 /**
 562  * Construct a standard binary operation, set AM and immediate if required.
 563  *
 564  * @param op1   The first operand
 565  * @param op2   The second operand
 566  * @param func  The node constructor function
 567  * @return The constructed ia32 node.
 568  */
 569 static ir_node *gen_binop_float(ir_node *node, ir_node *op1, ir_node *op2,
 570                                 construct_binop_func *func)
 571 {
 572         ir_node  *block    = be_transform_node(get_nodes_block(node));
 573         ir_node  *new_op1  = be_transform_node(op1);
 574         ir_node  *new_op2  = be_transform_node(op2);
 575         ir_node  *new_node = NULL;
 576         dbg_info *dbgi     = get_irn_dbg_info(node);
 577         ir_graph *irg      = current_ir_graph;
 578         ir_mode  *mode     = get_irn_mode(node);
 579         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 580         ir_node  *nomem    = new_NoMem();
 581
 582         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 583         set_ia32_am_support(new_node, ia32_am_Source);
 584         if (is_op_commutative(get_irn_op(node))) {
 585                 set_ia32_commutative(new_node);
 586         }
 587         if (USE_SSE2(env_cg)) {
 588                 set_ia32_ls_mode(new_node, mode);
 589         }
 590
 591         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 592
 593         return new_node;
 594 }
 595
 596
 597 /**
 598  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 599  *
 600  * @param op1   The first operand
 601  * @param op2   The second operand
 602  * @param func  The node constructor function
 603  * @return The constructed ia32 node.
 604  */
 605 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 606                                 construct_binop_func *func)
 607 {
 608         ir_node  *block   = be_transform_node(get_nodes_block(node));
 609         ir_node  *new_op1 = be_transform_node(op1);
 610         ir_node  *new_op2 = be_transform_node(op2);
 611         ir_node  *new_op  = NULL;
 612         dbg_info *dbgi    = get_irn_dbg_info(node);
 613         ir_graph *irg     = current_ir_graph;
 614         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 615         ir_node  *nomem   = new_NoMem();
 616         ir_node  *expr_op;
 617         ir_node  *imm_op;
 618         tarval   *tv;
 619
 620         assert(! mode_is_float(get_irn_mode(node))
 621                  && "Shift/Rotate with float not supported");
 622
 623         /* Check if immediate optimization is on and */
 624         /* if it's an operation with immediate.      */
 625         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
 626         expr_op = get_expr_op(new_op1, new_op2);
 627
 628         assert((expr_op || imm_op) && "invalid operands");
 629
 630         if (!expr_op) {
 631                 /* We have two consts here: not yet supported */
 632                 imm_op = NULL;
 633         }
 634
 635         /* Limit imm_op within range imm8 */
 636         if (imm_op) {
 637                 tv = get_ia32_Immop_tarval(imm_op);
 638
 639                 if (tv) {
 640                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
 641                         set_ia32_Immop_tarval(imm_op, tv);
 642                 }
 643                 else {
 644                         imm_op = NULL;
 645                 }
 646         }
 647
 648         /* integer operations */
 649         if (imm_op) {
 650                 /* This is shift/rot with const */
 651                 DB((dbg, LEVEL_1, "Shift/Rot with immediate ..."));
 652
 653                 new_op = func(dbgi, irg, block, noreg, noreg, expr_op, noreg, nomem);
 654                 copy_ia32_Immop_attr(new_op, imm_op);
 655         } else {
 656                 /* This is a normal shift/rot */
 657                 DB((dbg, LEVEL_1, "Shift/Rot binop ..."));
 658                 new_op = func(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 659         }
 660
 661         /* set AM support */
 662         set_ia32_am_support(new_op, ia32_am_Dest);
 663
 664         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 665
 666         set_ia32_emit_cl(new_op);
 667
 668         return new_op;
 669 }
 670
 671
 672 /**
 673  * Construct a standard unary operation, set AM and immediate if required.
 674  *
 675  * @param op    The operand
 676  * @param func  The node constructor function
 677  * @return The constructed ia32 node.
 678  */
 679 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 680 {
 681         ir_node  *block    = be_transform_node(get_nodes_block(node));
 682         ir_node  *new_op   = be_transform_node(op);
 683         ir_node  *new_node = NULL;
 684         ir_graph *irg      = current_ir_graph;
 685         dbg_info *dbgi     = get_irn_dbg_info(node);
 686         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
 687         ir_node  *nomem    = new_NoMem();
 688
 689         new_node = func(dbgi, irg, block, noreg, noreg, new_op, nomem);
 690         DB((dbg, LEVEL_1, "INT unop ..."));
 691         set_ia32_am_support(new_node, ia32_am_Dest);
 692
 693         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 694
 695         return new_node;
 696 }
 697
 698 /**
 699  * Creates an ia32 Add.
 700  *
 701  * @return the created ia32 Add node
 702  */
 703 static ir_node *gen_Add(ir_node *node) {
 704         ir_node  *block   = be_transform_node(get_nodes_block(node));
 705         ir_node  *op1     = get_Add_left(node);
 706         ir_node  *new_op1 = be_transform_node(op1);
 707         ir_node  *op2     = get_Add_right(node);
 708         ir_node  *new_op2 = be_transform_node(op2);
 709         ir_node  *new_op  = NULL;
 710         ir_graph *irg     = current_ir_graph;
 711         dbg_info *dbgi    = get_irn_dbg_info(node);
 712         ir_mode  *mode    = get_irn_mode(node);
 713         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 714         ir_node  *nomem   = new_NoMem();
 715         ir_node  *expr_op, *imm_op;
 716
 717         /* Check if immediate optimization is on and */
 718         /* if it's an operation with immediate.      */
 719         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_op1, new_op2) : NULL;
 720         expr_op = get_expr_op(new_op1, new_op2);
 721
 722         assert((expr_op || imm_op) && "invalid operands");
 723
 724         if (mode_is_float(mode)) {
 725                 FP_USED(env_cg);
 726                 if (USE_SSE2(env_cg))
 727                         return gen_binop_float(node, op1, op2, new_rd_ia32_xAdd);
 728                 else
 729                         return gen_binop_float(node, op1, op2, new_rd_ia32_vfadd);
 730         }
 731
 732         /* integer ADD */
 733         if (! expr_op) {
 734                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 735                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 736
 737                 /* No expr_op means, that we have two const - one symconst and */
 738                 /* one tarval or another symconst - because this case is not   */
 739                 /* covered by constant folding                                 */
 740                 /* We need to check for:                                       */
 741                 /*  1) symconst + const    -> becomes a LEA                    */
 742                 /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 743                 /*        linker doesn't support two symconsts                 */
 744
 745                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 746                         /* this is the 2nd case */
 747                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 748                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 749                         set_ia32_am_flavour(new_op, ia32_am_B);
 750                         set_ia32_am_support(new_op, ia32_am_Source);
 751                         set_ia32_op_type(new_op, ia32_AddrModeS);
 752
 753                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 754                 } else if (tp1 == ia32_ImmSymConst) {
 755                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 756                         long offs = get_tarval_long(tv);
 757
 758                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 759                         add_irn_dep(new_op, get_irg_frame(irg));
 760                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 761
 762                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 763                         add_ia32_am_offs_int(new_op, offs);
 764                         set_ia32_am_flavour(new_op, ia32_am_OB);
 765                         set_ia32_am_support(new_op, ia32_am_Source);
 766                         set_ia32_op_type(new_op, ia32_AddrModeS);
 767                 } else if (tp2 == ia32_ImmSymConst) {
 768                         tarval *tv = get_ia32_Immop_tarval(new_op1);
 769                         long offs = get_tarval_long(tv);
 770
 771                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 772                         add_irn_dep(new_op, get_irg_frame(irg));
 773                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 774
 775                         add_ia32_am_offs_int(new_op, offs);
 776                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 777                         set_ia32_am_flavour(new_op, ia32_am_OB);
 778                         set_ia32_am_support(new_op, ia32_am_Source);
 779                         set_ia32_op_type(new_op, ia32_AddrModeS);
 780                 } else {
 781                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
 782                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
 783                         tarval *restv = tarval_add(tv1, tv2);
 784
 785                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: add with 2 consts not folded: %+F\n", node));
 786
 787                         new_op = new_rd_ia32_Const(dbgi, irg, block);
 788                         set_ia32_Const_tarval(new_op, restv);
 789                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 790                 }
 791
 792                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 793                 return new_op;
 794         } else if (imm_op) {
 795                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
 796                         tarval_classification_t class_tv, class_negtv;
 797                         tarval *tv = get_ia32_Immop_tarval(imm_op);
 798
 799                         /* optimize tarvals */
 800                         class_tv    = classify_tarval(tv);
 801                         class_negtv = classify_tarval(tarval_neg(tv));
 802
 803                         if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 804                                 DB((dbg, LEVEL_2, "Add(1) to Inc ... "));
 805                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 806                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 807                                 return new_op;
 808                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 809                                 DB((dbg, LEVEL_2, "Add(-1) to Dec ... "));
 810                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 811                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 812                                 return new_op;
 813                         }
 814                 }
 815         }
 816
 817         /* This is a normal add */
 818         new_op = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 819
 820         /* set AM support */
 821         set_ia32_am_support(new_op, ia32_am_Full);
 822         set_ia32_commutative(new_op);
 823
 824         fold_immediate(new_op, 2, 3);
 825
 826         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 827
 828         return new_op;
 829 }
 830
 831 #if 0
 832 static ir_node *create_ia32_Mul(ir_node *node) {
 833         ir_graph *irg = current_ir_graph;
 834         dbg_info *dbgi = get_irn_dbg_info(node);
 835         ir_node *block = be_transform_node(get_nodes_block(node));
 836         ir_node *op1 = get_Mul_left(node);
 837         ir_node *op2 = get_Mul_right(node);
 838         ir_node *new_op1 = be_transform_node(op1);
 839         ir_node *new_op2 = be_transform_node(op2);
 840         ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 841         ir_node *proj_EAX, *proj_EDX, *res;
 842         ir_node *in[1];
 843
 844         res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 845         set_ia32_commutative(res);
 846         set_ia32_am_support(res, ia32_am_Source);
 847
 848         /* imediates are not supported, so no fold_immediate */
 849         proj_EAX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EAX);
 850         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 851
 852         /* keep EAX */
 853         in[0] = proj_EDX;
 854         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 855
 856         return proj_EAX;
 857 }
 858 #endif /* if 0 */
 859
 860
 861 /**
 862  * Creates an ia32 Mul.
 863  *
 864  * @return the created ia32 Mul node
 865  */
 866 static ir_node *gen_Mul(ir_node *node) {
 867         ir_node *op1  = get_Mul_left(node);
 868         ir_node *op2  = get_Mul_right(node);
 869         ir_mode *mode = get_irn_mode(node);
 870
 871         if (mode_is_float(mode)) {
 872                 FP_USED(env_cg);
 873                 if (USE_SSE2(env_cg))
 874                         return gen_binop_float(node, op1, op2, new_rd_ia32_xMul);
 875                 else
 876                         return gen_binop_float(node, op1, op2, new_rd_ia32_vfmul);
 877         }
 878
 879         /*
 880                 for the lower 32bit of the result it doesn't matter whether we use
 881                 signed or unsigned multiplication so we use IMul as it has fewer
 882                 constraints
 883         */
 884         return gen_binop(node, op1, op2, new_rd_ia32_IMul, 1);
 885 }
 886
 887 /**
 888  * Creates an ia32 Mulh.
 889  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 890  * this result while Mul returns the lower 32 bit.
 891  *
 892  * @return the created ia32 Mulh node
 893  */
 894 static ir_node *gen_Mulh(ir_node *node) {
 895         ir_node  *block   = be_transform_node(get_nodes_block(node));
 896         ir_node  *op1     = get_irn_n(node, 0);
 897         ir_node  *new_op1 = be_transform_node(op1);
 898         ir_node  *op2     = get_irn_n(node, 1);
 899         ir_node  *new_op2 = be_transform_node(op2);
 900         ir_graph *irg     = current_ir_graph;
 901         dbg_info *dbgi    = get_irn_dbg_info(node);
 902         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 903         ir_mode  *mode    = get_irn_mode(node);
 904         ir_node  *proj_EAX, *proj_EDX, *res;
 905         ir_node  *in[1];
 906
 907         assert(!mode_is_float(mode) && "Mulh with float not supported");
 908         if (mode_is_signed(mode)) {
 909                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 910         } else {
 911                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 912         }
 913
 914         set_ia32_commutative(res);
 915         set_ia32_am_support(res, ia32_am_Source);
 916
 917         set_ia32_am_support(res, ia32_am_Source);
 918
 919         proj_EAX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EAX);
 920         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 921
 922         /* keep EAX */
 923         in[0] = proj_EAX;
 924         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 925
 926         return proj_EDX;
 927 }
 928
 929
 930
 931 /**
 932  * Creates an ia32 And.
 933  *
 934  * @return The created ia32 And node
 935  */
 936 static ir_node *gen_And(ir_node *node) {
 937         ir_node *op1 = get_And_left(node);
 938         ir_node *op2 = get_And_right(node);
 939
 940         assert (! mode_is_float(get_irn_mode(node)));
 941         return gen_binop(node, op1, op2, new_rd_ia32_And, 1);
 942 }
 943
 944
 945
 946 /**
 947  * Creates an ia32 Or.
 948  *
 949  * @return The created ia32 Or node
 950  */
 951 static ir_node *gen_Or(ir_node *node) {
 952         ir_node *op1 = get_Or_left(node);
 953         ir_node *op2 = get_Or_right(node);
 954
 955         assert (! mode_is_float(get_irn_mode(node)));
 956         return gen_binop(node, op1, op2, new_rd_ia32_Or, 1);
 957 }
 958
 959
 960
 961 /**
 962  * Creates an ia32 Eor.
 963  *
 964  * @return The created ia32 Eor node
 965  */
 966 static ir_node *gen_Eor(ir_node *node) {
 967         ir_node *op1 = get_Eor_left(node);
 968         ir_node *op2 = get_Eor_right(node);
 969
 970         assert(! mode_is_float(get_irn_mode(node)));
 971         return gen_binop(node, op1, op2, new_rd_ia32_Xor, 1);
 972 }
 973
 974
 975
 976 /**
 977  * Creates an ia32 Max.
 978  *
 979  * @return the created ia32 Max node
 980  */
 981 static ir_node *gen_Max(ir_node *node) {
 982         ir_node  *block   = be_transform_node(get_nodes_block(node));
 983         ir_node  *op1     = get_irn_n(node, 0);
 984         ir_node  *new_op1 = be_transform_node(op1);
 985         ir_node  *op2     = get_irn_n(node, 1);
 986         ir_node  *new_op2 = be_transform_node(op2);
 987         ir_graph *irg     = current_ir_graph;
 988         ir_mode  *mode    = get_irn_mode(node);
 989         dbg_info *dbgi    = get_irn_dbg_info(node);
 990         ir_mode  *op_mode = get_irn_mode(op1);
 991         ir_node  *new_op;
 992
 993         assert(get_mode_size_bits(mode) == 32);
 994
 995         if (mode_is_float(mode)) {
 996                 FP_USED(env_cg);
 997                 if (USE_SSE2(env_cg)) {
 998                         new_op = gen_binop_float(node, new_op1, new_op2, new_rd_ia32_xMax);
 999                 } else {
1000                         panic("Can't create Max node");
1001                 }
1002         } else {
1003                 long pnc = pn_Cmp_Gt;
1004                 if (! mode_is_signed(op_mode)) {
1005                         pnc |= ia32_pn_Cmp_Unsigned;
1006                 }
1007                 new_op = new_rd_ia32_CmpCMov(dbgi, irg, block, new_op1, new_op2, new_op1, new_op2);
1008                 set_ia32_pncode(new_op, pnc);
1009                 set_ia32_am_support(new_op, ia32_am_None);
1010         }
1011         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1012
1013         return new_op;
1014 }
1015
1016 /**
1017  * Creates an ia32 Min.
1018  *
1019  * @return the created ia32 Min node
1020  */
1021 static ir_node *gen_Min(ir_node *node) {
1022         ir_node  *block   = be_transform_node(get_nodes_block(node));
1023         ir_node  *op1     = get_irn_n(node, 0);
1024         ir_node  *new_op1 = be_transform_node(op1);
1025         ir_node  *op2     = get_irn_n(node, 1);
1026         ir_node  *new_op2 = be_transform_node(op2);
1027         ir_graph *irg     = current_ir_graph;
1028         ir_mode  *mode    = get_irn_mode(node);
1029         dbg_info *dbgi    = get_irn_dbg_info(node);
1030         ir_mode  *op_mode = get_irn_mode(op1);
1031         ir_node  *new_op;
1032
1033         assert(get_mode_size_bits(mode) == 32);
1034
1035         if (mode_is_float(mode)) {
1036                 FP_USED(env_cg);
1037                 if (USE_SSE2(env_cg)) {
1038                         new_op = gen_binop_float(node, op1, op2, new_rd_ia32_xMin);
1039                 } else {
1040                         panic("can't create Min node");
1041                 }
1042         } else {
1043                 long pnc = pn_Cmp_Lt;
1044                 if (! mode_is_signed(op_mode)) {
1045                         pnc |= ia32_pn_Cmp_Unsigned;
1046                 }
1047                 new_op = new_rd_ia32_CmpCMov(dbgi, irg, block, new_op1, new_op2, new_op1, new_op2);
1048                 set_ia32_pncode(new_op, pnc);
1049                 set_ia32_am_support(new_op, ia32_am_None);
1050         }
1051         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1052
1053         return new_op;
1054 }
1055
1056
1057 /**
1058  * Creates an ia32 Sub.
1059  *
1060  * @return The created ia32 Sub node
1061  */
1062 static ir_node *gen_Sub(ir_node *node) {
1063         ir_node  *block   = be_transform_node(get_nodes_block(node));
1064         ir_node  *op1     = get_Sub_left(node);
1065         ir_node  *new_op1 = be_transform_node(op1);
1066         ir_node  *op2     = get_Sub_right(node);
1067         ir_node  *new_op2 = be_transform_node(op2);
1068         ir_node  *new_op  = NULL;
1069         ir_graph *irg     = current_ir_graph;
1070         dbg_info *dbgi    = get_irn_dbg_info(node);
1071         ir_mode  *mode    = get_irn_mode(node);
1072         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1073         ir_node  *nomem   = new_NoMem();
1074         ir_node  *expr_op, *imm_op;
1075
1076         /* Check if immediate optimization is on and */
1077         /* if it's an operation with immediate.      */
1078         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
1079         expr_op = get_expr_op(new_op1, new_op2);
1080
1081         assert((expr_op || imm_op) && "invalid operands");
1082
1083         if (mode_is_float(mode)) {
1084                 FP_USED(env_cg);
1085                 if (USE_SSE2(env_cg))
1086                         return gen_binop_float(node, op1, op2, new_rd_ia32_xSub);
1087                 else
1088                         return gen_binop_float(node, op1, op2, new_rd_ia32_vfsub);
1089         }
1090
1091         /* integer SUB */
1092         if (! expr_op) {
1093                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
1094                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
1095
1096                 /* No expr_op means, that we have two const - one symconst and */
1097                 /* one tarval or another symconst - because this case is not   */
1098                 /* covered by constant folding                                 */
1099                 /* We need to check for:                                       */
1100                 /*  1) symconst - const    -> becomes a LEA                    */
1101                 /*  2) symconst - symconst -> becomes a const - LEA as the elf */
1102                 /*        linker doesn't support two symconsts                 */
1103                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
1104                         /* this is the 2nd case */
1105                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
1106                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(op2));
1107                         set_ia32_am_sc_sign(new_op);
1108                         set_ia32_am_flavour(new_op, ia32_am_B);
1109
1110                         DBG_OPT_LEA3(op1, op2, node, new_op);
1111                 } else if (tp1 == ia32_ImmSymConst) {
1112                         tarval *tv = get_ia32_Immop_tarval(new_op2);
1113                         long offs = get_tarval_long(tv);
1114
1115                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1116                         add_irn_dep(new_op, get_irg_frame(irg));
1117                         DBG_OPT_LEA3(op1, op2, node, new_op);
1118
1119                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
1120                         add_ia32_am_offs_int(new_op, -offs);
1121                         set_ia32_am_flavour(new_op, ia32_am_OB);
1122                         set_ia32_am_support(new_op, ia32_am_Source);
1123                         set_ia32_op_type(new_op, ia32_AddrModeS);
1124                 } else if (tp2 == ia32_ImmSymConst) {
1125                         tarval *tv = get_ia32_Immop_tarval(new_op1);
1126                         long offs = get_tarval_long(tv);
1127
1128                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1129                         add_irn_dep(new_op, get_irg_frame(irg));
1130                         DBG_OPT_LEA3(op1, op2, node, new_op);
1131
1132                         add_ia32_am_offs_int(new_op, offs);
1133                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
1134                         set_ia32_am_sc_sign(new_op);
1135                         set_ia32_am_flavour(new_op, ia32_am_OB);
1136                         set_ia32_am_support(new_op, ia32_am_Source);
1137                         set_ia32_op_type(new_op, ia32_AddrModeS);
1138                 } else {
1139                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
1140                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
1141                         tarval *restv = tarval_sub(tv1, tv2);
1142
1143                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: sub with 2 consts not folded: %+F\n", node));
1144
1145                         new_op = new_rd_ia32_Const(dbgi, irg, block);
1146                         set_ia32_Const_tarval(new_op, restv);
1147                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
1148                 }
1149
1150                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1151                 return new_op;
1152         } else if (imm_op) {
1153                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
1154                         tarval_classification_t class_tv, class_negtv;
1155                         tarval *tv = get_ia32_Immop_tarval(imm_op);
1156
1157                         /* optimize tarvals */
1158                         class_tv    = classify_tarval(tv);
1159                         class_negtv = classify_tarval(tarval_neg(tv));
1160
1161                         if (class_tv == TV_CLASSIFY_ONE) {
1162                                 DB((dbg, LEVEL_2, "Sub(1) to Dec ... "));
1163                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1164                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1165                                 return new_op;
1166                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) {
1167                                 DB((dbg, LEVEL_2, "Sub(-1) to Inc ... "));
1168                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1169                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1170                                 return new_op;
1171                         }
1172                 }
1173         }
1174
1175         /* This is a normal sub */
1176         new_op = new_rd_ia32_Sub(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1177
1178         /* set AM support */
1179         set_ia32_am_support(new_op, ia32_am_Full);
1180
1181         fold_immediate(new_op, 2, 3);
1182
1183         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1184
1185         return new_op;
1186 }
1187
1188
1189
1190 /**
1191  * Generates an ia32 DivMod with additional infrastructure for the
1192  * register allocator if needed.
1193  *
1194  * @param dividend -no comment- :)
1195  * @param divisor  -no comment- :)
1196  * @param dm_flav  flavour_Div/Mod/DivMod
1197  * @return The created ia32 DivMod node
1198  */
1199 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1200                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1201 {
1202         ir_node  *block        = be_transform_node(get_nodes_block(node));
1203         ir_node  *new_dividend = be_transform_node(dividend);
1204         ir_node  *new_divisor  = be_transform_node(divisor);
1205         ir_graph *irg          = current_ir_graph;
1206         dbg_info *dbgi         = get_irn_dbg_info(node);
1207         ir_mode  *mode         = get_irn_mode(node);
1208         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1209         ir_node  *res, *proj_div, *proj_mod;
1210         ir_node  *edx_node, *cltd;
1211         ir_node  *in_keep[2];
1212         ir_node  *mem, *new_mem;
1213         ir_node  *projs[pn_DivMod_max];
1214         int      i, has_exc;
1215
1216         ia32_collect_Projs(node, projs, pn_DivMod_max);
1217
1218         proj_div = proj_mod = NULL;
1219         has_exc  = 0;
1220         switch (dm_flav) {
1221                 case flavour_Div:
1222                         mem  = get_Div_mem(node);
1223                         mode = get_Div_resmode(node);
1224                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1225                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1226                         break;
1227                 case flavour_Mod:
1228                         mem  = get_Mod_mem(node);
1229                         mode = get_Mod_resmode(node);
1230                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1231                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1232                         break;
1233                 case flavour_DivMod:
1234                         mem  = get_DivMod_mem(node);
1235                         mode = get_DivMod_resmode(node);
1236                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1237                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1238                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1239                         break;
1240                 default:
1241                         panic("invalid divmod flavour!");
1242         }
1243         new_mem = be_transform_node(mem);
1244
1245         if (mode_is_signed(mode)) {
1246                 /* in signed mode, we need to sign extend the dividend */
1247                 cltd         = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend);
1248                 new_dividend = new_rd_Proj(dbgi, irg, block, cltd, mode_Iu, pn_ia32_Cltd_EAX);
1249                 edx_node     = new_rd_Proj(dbgi, irg, block, cltd, mode_Iu, pn_ia32_Cltd_EDX);
1250         } else {
1251                 edx_node = new_rd_ia32_Const(dbgi, irg, block);
1252                 add_irn_dep(edx_node, be_abi_get_start_barrier(env_cg->birg->abi));
1253                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
1254         }
1255
1256         if (mode_is_signed(mode)) {
1257                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_dividend, edx_node, new_divisor, new_mem, dm_flav);
1258         } else {
1259                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_dividend, edx_node, new_divisor, new_mem, dm_flav);
1260         }
1261
1262         set_ia32_exc_label(res, has_exc);
1263
1264         /* Matze: code can't handle this at the moment... */
1265 #if 0
1266         /* set AM support */
1267         set_ia32_am_support(res, ia32_am_Source);
1268 #endif
1269
1270         /* check, which Proj-Keep, we need to add */
1271         i = 0;
1272         if (proj_div == NULL) {
1273                 /* We have only mod result: add div res Proj-Keep */
1274                 in_keep[i] = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_Div_div_res);
1275                 ++i;
1276         }
1277         if (proj_mod == NULL) {
1278                 /* We have only div result: add mod res Proj-Keep */
1279                 in_keep[i] = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_Div_mod_res);
1280                 ++i;
1281         }
1282         if(i > 0)
1283                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, i, in_keep);
1284
1285         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1286
1287         return res;
1288 }
1289
1290
1291 /**
1292  * Wrapper for generate_DivMod. Sets flavour_Mod.
1293  *
1294  */
1295 static ir_node *gen_Mod(ir_node *node) {
1296         return generate_DivMod(node, get_Mod_left(node),
1297                                get_Mod_right(node), flavour_Mod);
1298 }
1299
1300 /**
1301  * Wrapper for generate_DivMod. Sets flavour_Div.
1302  *
1303  */
1304 static ir_node *gen_Div(ir_node *node) {
1305         return generate_DivMod(node, get_Div_left(node),
1306                                get_Div_right(node), flavour_Div);
1307 }
1308
1309 /**
1310  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1311  */
1312 static ir_node *gen_DivMod(ir_node *node) {
1313         return generate_DivMod(node, get_DivMod_left(node),
1314                                get_DivMod_right(node), flavour_DivMod);
1315 }
1316
1317
1318
1319 /**
1320  * Creates an ia32 floating Div.
1321  *
1322  * @return The created ia32 xDiv node
1323  */
1324 static ir_node *gen_Quot(ir_node *node) {
1325         ir_node  *block   = be_transform_node(get_nodes_block(node));
1326         ir_node  *op1     = get_Quot_left(node);
1327         ir_node  *new_op1 = be_transform_node(op1);
1328         ir_node  *op2     = get_Quot_right(node);
1329         ir_node  *new_op2 = be_transform_node(op2);
1330         ir_graph *irg     = current_ir_graph;
1331         dbg_info *dbgi    = get_irn_dbg_info(node);
1332         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1333         ir_node  *nomem   = new_rd_NoMem(current_ir_graph);
1334         ir_node  *new_op;
1335
1336         FP_USED(env_cg);
1337         if (USE_SSE2(env_cg)) {
1338                 ir_mode *mode = get_irn_mode(op1);
1339                 if (is_ia32_xConst(new_op2)) {
1340                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, noreg, nomem);
1341                         set_ia32_am_support(new_op, ia32_am_None);
1342                         copy_ia32_Immop_attr(new_op, new_op2);
1343                 } else {
1344                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1345                         // Matze: disabled for now, spillslot coalescer fails
1346                         //set_ia32_am_support(new_op, ia32_am_Source);
1347                 }
1348                 set_ia32_ls_mode(new_op, mode);
1349         } else {
1350                 new_op = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1351                 // Matze: disabled for now (spillslot coalescer fails)
1352                 //set_ia32_am_support(new_op, ia32_am_Source);
1353         }
1354         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1355         return new_op;
1356 }
1357
1358
1359 /**
1360  * Creates an ia32 Shl.
1361  *
1362  * @return The created ia32 Shl node
1363  */
1364 static ir_node *gen_Shl(ir_node *node) {
1365         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1366                                new_rd_ia32_Shl);
1367 }
1368
1369
1370
1371 /**
1372  * Creates an ia32 Shr.
1373  *
1374  * @return The created ia32 Shr node
1375  */
1376 static ir_node *gen_Shr(ir_node *node) {
1377         return gen_shift_binop(node, get_Shr_left(node),
1378                                get_Shr_right(node), new_rd_ia32_Shr);
1379 }
1380
1381
1382
1383 /**
1384  * Creates an ia32 Sar.
1385  *
1386  * @return The created ia32 Shrs node
1387  */
1388 static ir_node *gen_Shrs(ir_node *node) {
1389         return gen_shift_binop(node, get_Shrs_left(node),
1390                                get_Shrs_right(node), new_rd_ia32_Sar);
1391 }
1392
1393
1394
1395 /**
1396  * Creates an ia32 RotL.
1397  *
1398  * @param op1   The first operator
1399  * @param op2   The second operator
1400  * @return The created ia32 RotL node
1401  */
1402 static ir_node *gen_RotL(ir_node *node,
1403                          ir_node *op1, ir_node *op2) {
1404         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1405 }
1406
1407
1408
1409 /**
1410  * Creates an ia32 RotR.
1411  * NOTE: There is no RotR with immediate because this would always be a RotL
1412  *       "imm-mode_size_bits" which can be pre-calculated.
1413  *
1414  * @param op1   The first operator
1415  * @param op2   The second operator
1416  * @return The created ia32 RotR node
1417  */
1418 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1419                          ir_node *op2) {
1420         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1421 }
1422
1423
1424
1425 /**
1426  * Creates an ia32 RotR or RotL (depending on the found pattern).
1427  *
1428  * @return The created ia32 RotL or RotR node
1429  */
1430 static ir_node *gen_Rot(ir_node *node) {
1431         ir_node *rotate = NULL;
1432         ir_node *op1    = get_Rot_left(node);
1433         ir_node *op2    = get_Rot_right(node);
1434
1435         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1436                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1437                  that means we can create a RotR instead of an Add and a RotL */
1438
1439         if (get_irn_op(op2) == op_Add) {
1440                 ir_node *add = op2;
1441                 ir_node *left = get_Add_left(add);
1442                 ir_node *right = get_Add_right(add);
1443                 if (is_Const(right)) {
1444                         tarval  *tv   = get_Const_tarval(right);
1445                         ir_mode *mode = get_irn_mode(node);
1446                         long     bits = get_mode_size_bits(mode);
1447
1448                         if (get_irn_op(left) == op_Minus &&
1449                                         tarval_is_long(tv)       &&
1450                                         get_tarval_long(tv) == bits)
1451                         {
1452                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1453                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1454                         }
1455                 }
1456         }
1457
1458         if (rotate == NULL) {
1459                 rotate = gen_RotL(node, op1, op2);
1460         }
1461
1462         return rotate;
1463 }
1464
1465
1466
1467 /**
1468  * Transforms a Minus node.
1469  *
1470  * @param op    The Minus operand
1471  * @return The created ia32 Minus node
1472  */
1473 ir_node *gen_Minus_ex(ir_node *node, ir_node *op) {
1474         ir_node   *block = be_transform_node(get_nodes_block(node));
1475         ir_graph  *irg   = current_ir_graph;
1476         dbg_info  *dbgi  = get_irn_dbg_info(node);
1477         ir_mode   *mode  = get_irn_mode(node);
1478         ir_entity *ent;
1479         ir_node   *res;
1480         int       size;
1481
1482         if (mode_is_float(mode)) {
1483                 ir_node *new_op = be_transform_node(op);
1484                 FP_USED(env_cg);
1485                 if (USE_SSE2(env_cg)) {
1486                         ir_node *noreg_gp = ia32_new_NoReg_gp(env_cg);
1487                         ir_node *noreg_fp = ia32_new_NoReg_fp(env_cg);
1488                         ir_node *nomem    = new_rd_NoMem(irg);
1489
1490                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1491
1492                         size = get_mode_size_bits(mode);
1493                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1494
1495                         set_ia32_am_sc(res, ent);
1496                         set_ia32_op_type(res, ia32_AddrModeS);
1497                         set_ia32_ls_mode(res, mode);
1498                 } else {
1499                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1500                 }
1501         } else {
1502                 res = gen_unop(node, op, new_rd_ia32_Neg);
1503         }
1504
1505         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1506
1507         return res;
1508 }
1509
1510 /**
1511  * Transforms a Minus node.
1512  *
1513  * @return The created ia32 Minus node
1514  */
1515 static ir_node *gen_Minus(ir_node *node) {
1516         return gen_Minus_ex(node, get_Minus_op(node));
1517 }
1518
1519
1520 /**
1521  * Transforms a Not node.
1522  *
1523  * @return The created ia32 Not node
1524  */
1525 static ir_node *gen_Not(ir_node *node) {
1526         ir_node *op = get_Not_op(node);
1527
1528         assert (! mode_is_float(get_irn_mode(node)));
1529         return gen_unop(node, op, new_rd_ia32_Not);
1530 }
1531
1532
1533
1534 /**
1535  * Transforms an Abs node.
1536  *
1537  * @return The created ia32 Abs node
1538  */
1539 static ir_node *gen_Abs(ir_node *node) {
1540         ir_node   *block    = be_transform_node(get_nodes_block(node));
1541         ir_node   *op       = get_Abs_op(node);
1542         ir_node   *new_op   = be_transform_node(op);
1543         ir_graph  *irg      = current_ir_graph;
1544         dbg_info  *dbgi     = get_irn_dbg_info(node);
1545         ir_mode   *mode     = get_irn_mode(node);
1546         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1547         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1548         ir_node   *nomem    = new_NoMem();
1549         ir_node   *res, *p_eax, *p_edx;
1550         int       size;
1551         ir_entity *ent;
1552
1553         if (mode_is_float(mode)) {
1554                 FP_USED(env_cg);
1555                 if (USE_SSE2(env_cg)) {
1556                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1557
1558                         size = get_mode_size_bits(mode);
1559                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1560
1561                         set_ia32_am_sc(res, ent);
1562
1563                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1564
1565                         set_ia32_op_type(res, ia32_AddrModeS);
1566                         set_ia32_ls_mode(res, mode);
1567                 }
1568                 else {
1569                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1570                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1571                 }
1572         }
1573         else {
1574                 res   = new_rd_ia32_Cltd(dbgi, irg, block, new_op);
1575                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1576
1577                 p_eax = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EAX);
1578                 p_edx = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
1579
1580                 res   = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem);
1581                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1582
1583                 res   = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem);
1584                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1585         }
1586
1587         return res;
1588 }
1589
1590
1591
1592 /**
1593  * Transforms a Load.
1594  *
1595  * @return the created ia32 Load node
1596  */
1597 static ir_node *gen_Load(ir_node *node) {
1598         ir_node  *block   = be_transform_node(get_nodes_block(node));
1599         ir_node  *ptr     = get_Load_ptr(node);
1600         ir_node  *new_ptr = be_transform_node(ptr);
1601         ir_node  *mem     = get_Load_mem(node);
1602         ir_node  *new_mem = be_transform_node(mem);
1603         ir_graph *irg     = current_ir_graph;
1604         dbg_info *dbgi    = get_irn_dbg_info(node);
1605         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1606         ir_mode  *mode    = get_Load_mode(node);
1607         ir_mode  *res_mode;
1608         ir_node  *lptr    = new_ptr;
1609         int      is_imm   = 0;
1610         ir_node  *new_op;
1611         ir_node  *projs[pn_Load_max];
1612         ia32_am_flavour_t am_flav = ia32_am_B;
1613
1614         ia32_collect_Projs(node, projs, pn_Load_max);
1615
1616         /* address might be a constant (symconst or absolute address) */
1617         if (is_ia32_Const(new_ptr)) {
1618                 lptr   = noreg;
1619                 is_imm = 1;
1620         }
1621
1622         if (mode_is_float(mode)) {
1623                 FP_USED(env_cg);
1624                 if (USE_SSE2(env_cg)) {
1625                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, lptr, noreg, new_mem);
1626                         res_mode = mode_xmm;
1627                 } else {
1628                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, lptr, noreg, new_mem);
1629                         res_mode = mode_vfp;
1630                 }
1631         } else {
1632                 new_op   = new_rd_ia32_Load(dbgi, irg, block, lptr, noreg, new_mem);
1633                 res_mode = mode_Iu;
1634         }
1635
1636         /*
1637                 check for special case: the loaded value might not be used
1638         */
1639         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
1640                 /* add a result proj and a Keep to produce a pseudo use */
1641                 ir_node *proj = new_r_Proj(irg, block, new_op, mode_Iu,
1642                                            pn_ia32_Load_res);
1643                 be_new_Keep(arch_get_irn_reg_class(env_cg->arch_env, proj, -1), irg, block, 1, &proj);
1644         }
1645
1646         /* base is a constant address */
1647         if (is_imm) {
1648                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1649                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1650                         am_flav = ia32_am_N;
1651                 } else {
1652                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1653                         long offs = get_tarval_long(tv);
1654
1655                         add_ia32_am_offs_int(new_op, offs);
1656                         am_flav = ia32_am_O;
1657                 }
1658         }
1659
1660         set_ia32_am_support(new_op, ia32_am_Source);
1661         set_ia32_op_type(new_op, ia32_AddrModeS);
1662         set_ia32_am_flavour(new_op, am_flav);
1663         set_ia32_ls_mode(new_op, mode);
1664
1665         /* make sure we are scheduled behind the initial IncSP/Barrier
1666          * to avoid spills being placed before it
1667          */
1668         if (block == get_irg_start_block(irg)) {
1669                 add_irn_dep(new_op, get_irg_frame(irg));
1670         }
1671
1672         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1673         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1674
1675         return new_op;
1676 }
1677
1678
1679
1680 /**
1681  * Transforms a Store.
1682  *
1683  * @return the created ia32 Store node
1684  */
1685 static ir_node *gen_Store(ir_node *node) {
1686         ir_node  *block   = be_transform_node(get_nodes_block(node));
1687         ir_node  *ptr     = get_Store_ptr(node);
1688         ir_node  *new_ptr = be_transform_node(ptr);
1689         ir_node  *val     = get_Store_value(node);
1690         ir_node  *new_val = be_transform_node(val);
1691         ir_node  *mem     = get_Store_mem(node);
1692         ir_node  *new_mem = be_transform_node(mem);
1693         ir_graph *irg     = current_ir_graph;
1694         dbg_info *dbgi    = get_irn_dbg_info(node);
1695         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1696         ir_node  *sptr    = new_ptr;
1697         ir_mode  *mode    = get_irn_mode(val);
1698         ir_node  *sval    = new_val;
1699         int      is_imm   = 0;
1700         ir_node  *new_op;
1701         ia32_am_flavour_t am_flav = ia32_am_B;
1702
1703         if (is_ia32_Const(new_val)) {
1704                 assert(!mode_is_float(mode));
1705                 sval = noreg;
1706         }
1707
1708         /* address might be a constant (symconst or absolute address) */
1709         if (is_ia32_Const(new_ptr)) {
1710                 sptr   = noreg;
1711                 is_imm = 1;
1712         }
1713
1714         if (mode_is_float(mode)) {
1715                 FP_USED(env_cg);
1716                 if (USE_SSE2(env_cg)) {
1717                         new_op = new_rd_ia32_xStore(dbgi, irg, block, sptr, noreg, sval, new_mem);
1718                 } else {
1719                         new_op = new_rd_ia32_vfst(dbgi, irg, block, sptr, noreg, sval, new_mem);
1720                 }
1721         } else if (get_mode_size_bits(mode) == 8) {
1722                 new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, sptr, noreg, sval, new_mem);
1723         } else {
1724                 new_op = new_rd_ia32_Store(dbgi, irg, block, sptr, noreg, sval, new_mem);
1725         }
1726
1727         /* stored const is an immediate value */
1728         if (is_ia32_Const(new_val)) {
1729                 assert(!mode_is_float(mode));
1730                 copy_ia32_Immop_attr(new_op, new_val);
1731         }
1732
1733         /* base is an constant address */
1734         if (is_imm) {
1735                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1736                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1737                         am_flav = ia32_am_N;
1738                 } else {
1739                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1740                         long offs = get_tarval_long(tv);
1741
1742                         add_ia32_am_offs_int(new_op, offs);
1743                         am_flav = ia32_am_O;
1744                 }
1745         }
1746
1747         set_ia32_am_support(new_op, ia32_am_Dest);
1748         set_ia32_op_type(new_op, ia32_AddrModeD);
1749         set_ia32_am_flavour(new_op, am_flav);
1750         set_ia32_ls_mode(new_op, mode);
1751
1752         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1753         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1754
1755         return new_op;
1756 }
1757
1758
1759
1760 /**
1761  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1762  *
1763  * @return The transformed node.
1764  */
1765 static ir_node *gen_Cond(ir_node *node) {
1766         ir_node  *block    = be_transform_node(get_nodes_block(node));
1767         ir_graph *irg      = current_ir_graph;
1768         dbg_info *dbgi     = get_irn_dbg_info(node);
1769         ir_node  *sel      = get_Cond_selector(node);
1770         ir_mode  *sel_mode = get_irn_mode(sel);
1771         ir_node  *res      = NULL;
1772         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1773         ir_node  *cnst, *expr;
1774
1775         if (is_Proj(sel) && sel_mode == mode_b) {
1776                 ir_node *pred      = get_Proj_pred(sel);
1777                 ir_node *cmp_a     = get_Cmp_left(pred);
1778                 ir_node *new_cmp_a = be_transform_node(cmp_a);
1779                 ir_node *cmp_b     = get_Cmp_right(pred);
1780                 ir_node *new_cmp_b = be_transform_node(cmp_b);
1781                 ir_mode *cmp_mode  = get_irn_mode(cmp_a);
1782                 ir_node *nomem     = new_NoMem();
1783
1784                 int pnc = get_Proj_proj(sel);
1785                 if(mode_is_float(cmp_mode) || !mode_is_signed(cmp_mode)) {
1786                         pnc |= ia32_pn_Cmp_Unsigned;
1787                 }
1788
1789                 /* check if we can use a CondJmp with immediate */
1790                 cnst = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_cmp_a, new_cmp_b) : NULL;
1791                 expr = get_expr_op(new_cmp_a, new_cmp_b);
1792
1793                 if (cnst != NULL && expr != NULL) {
1794                         /* immop has to be the right operand, we might need to flip pnc */
1795                         if(cnst != new_cmp_b) {
1796                                 pnc = get_inversed_pnc(pnc);
1797                         }
1798
1799                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_needs_gp_reg(get_irn_mode(expr))) {
1800                                 if (get_ia32_immop_type(cnst) == ia32_ImmConst &&
1801                                         classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL)
1802                                 {
1803                                         /* a Cmp A =/!= 0 */
1804                                         ir_node    *op1  = expr;
1805                                         ir_node    *op2  = expr;
1806                                         int is_and = 0;
1807
1808                                         /* check, if expr is an only once used And operation */
1809                                         if (is_ia32_And(expr) && get_irn_n_edges(expr)) {
1810                                                 op1 = get_irn_n(expr, 2);
1811                                                 op2 = get_irn_n(expr, 3);
1812
1813                                                 is_and = (is_ia32_ImmConst(expr) || is_ia32_ImmSymConst(expr));
1814                                         }
1815                                         res = new_rd_ia32_TestJmp(dbgi, irg, block, op1, op2);
1816                                         set_ia32_pncode(res, pnc);
1817
1818                                         if (is_and) {
1819                                                 copy_ia32_Immop_attr(res, expr);
1820                                         }
1821
1822                                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1823                                         return res;
1824                                 }
1825                         }
1826
1827                         if (mode_is_float(cmp_mode)) {
1828                                 FP_USED(env_cg);
1829                                 if (USE_SSE2(env_cg)) {
1830                                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, expr, noreg, nomem);
1831                                         set_ia32_ls_mode(res, cmp_mode);
1832                                 } else {
1833                                         assert(0);
1834                                 }
1835                         }
1836                         else {
1837                                 assert(get_mode_size_bits(cmp_mode) == 32);
1838                                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg, expr, noreg, nomem);
1839                         }
1840                         copy_ia32_Immop_attr(res, cnst);
1841                 }
1842                 else {
1843                         ir_mode *cmp_mode = get_irn_mode(cmp_a);
1844
1845                         if (mode_is_float(cmp_mode)) {
1846                                 FP_USED(env_cg);
1847                                 if (USE_SSE2(env_cg)) {
1848                                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1849                                         set_ia32_ls_mode(res, cmp_mode);
1850                                 } else {
1851                                         ir_node *proj_eax;
1852                                         res = new_rd_ia32_vfCondJmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1853                                         proj_eax = new_r_Proj(irg, block, res, mode_Iu, pn_ia32_vfCondJmp_temp_reg_eax);
1854                                         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, &proj_eax);
1855                                 }
1856                         }
1857                         else {
1858                                 assert(get_mode_size_bits(cmp_mode) == 32);
1859                                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1860                                 set_ia32_commutative(res);
1861                         }
1862                 }
1863
1864                 set_ia32_pncode(res, pnc);
1865                 // Matze: disabled for now, because the default collect_spills_walker
1866                 // is not able to detect the mode of the spilled value
1867                 // moreover, the lea optimize phase freely exchanges left/right
1868                 // without updating the pnc
1869                 //set_ia32_am_support(res, ia32_am_Source);
1870         }
1871         else {
1872                 /* determine the smallest switch case value */
1873                 ir_node *new_sel = be_transform_node(sel);
1874                 int switch_min = INT_MAX;
1875                 const ir_edge_t *edge;
1876
1877                 foreach_out_edge(node, edge) {
1878                         int pn = get_Proj_proj(get_edge_src_irn(edge));
1879                         switch_min = pn < switch_min ? pn : switch_min;
1880                 }
1881
1882                 if (switch_min) {
1883                         /* if smallest switch case is not 0 we need an additional sub */
1884                         res = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
1885                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1886                         add_ia32_am_offs_int(res, -switch_min);
1887                         set_ia32_am_flavour(res, ia32_am_OB);
1888                         set_ia32_am_support(res, ia32_am_Source);
1889                         set_ia32_op_type(res, ia32_AddrModeS);
1890                 }
1891
1892                 res = new_rd_ia32_SwitchJmp(dbgi, irg, block, switch_min ? res : new_sel, mode_T);
1893                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1894         }
1895
1896         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1897         return res;
1898 }
1899
1900
1901
1902 /**
1903  * Transforms a CopyB node.
1904  *
1905  * @return The transformed node.
1906  */
1907 static ir_node *gen_CopyB(ir_node *node) {
1908         ir_node  *block    = be_transform_node(get_nodes_block(node));
1909         ir_node  *src      = get_CopyB_src(node);
1910         ir_node  *new_src  = be_transform_node(src);
1911         ir_node  *dst      = get_CopyB_dst(node);
1912         ir_node  *new_dst  = be_transform_node(dst);
1913         ir_node  *mem      = get_CopyB_mem(node);
1914         ir_node  *new_mem  = be_transform_node(mem);
1915         ir_node  *res      = NULL;
1916         ir_graph *irg      = current_ir_graph;
1917         dbg_info *dbgi     = get_irn_dbg_info(node);
1918         int      size      = get_type_size_bytes(get_CopyB_type(node));
1919         ir_mode  *dst_mode = get_irn_mode(dst);
1920         ir_mode  *src_mode = get_irn_mode(src);
1921         int      rem;
1922         ir_node  *in[3];
1923
1924         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
1925         /* then we need the size explicitly in ECX.                    */
1926         if (size >= 32 * 4) {
1927                 rem = size & 0x3; /* size % 4 */
1928                 size >>= 2;
1929
1930                 res = new_rd_ia32_Const(dbgi, irg, block);
1931                 add_irn_dep(res, be_abi_get_start_barrier(env_cg->birg->abi));
1932                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1933
1934                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
1935                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1936
1937                 /* ok: now attach Proj's because rep movsd will destroy esi, edi and ecx */
1938                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_DST);
1939                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_SRC);
1940                 in[2] = new_r_Proj(irg, block, res, mode_Iu, pn_ia32_CopyB_CNT);
1941                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 3, in);
1942         }
1943         else {
1944                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
1945                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1946
1947                 /* ok: now attach Proj's because movsd will destroy esi and edi */
1948                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_i_DST);
1949                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_i_SRC);
1950                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
1951         }
1952
1953         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1954
1955         return res;
1956 }
1957
1958 static
1959 ir_node *gen_be_Copy(ir_node *node)
1960 {
1961         ir_node *result = be_duplicate_node(node);
1962         ir_mode *mode   = get_irn_mode(result);
1963
1964         if (mode_needs_gp_reg(mode)) {
1965                 set_irn_mode(result, mode_Iu);
1966         }
1967
1968         return result;
1969 }
1970
1971
1972 #if 0
1973 /**
1974  * Transforms a Mux node into CMov.
1975  *
1976  * @return The transformed node.
1977  */
1978 static ir_node *gen_Mux(ir_node *node) {
1979         ir_node *new_op = new_rd_ia32_CMov(env.dbgi, current_ir_graph, env.block, \
1980                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env.mode);
1981
1982         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1983
1984         return new_op;
1985 }
1986 #endif
1987
1988 typedef ir_node *cmov_func_t(dbg_info *db, ir_graph *irg, ir_node *block,
1989                              ir_node *cmp_a, ir_node *cmp_b, ir_node *psi_true,
1990                              ir_node *psi_default);
1991
1992 /**
1993  * Transforms a Psi node into CMov.
1994  *
1995  * @return The transformed node.
1996  */
1997 static ir_node *gen_Psi(ir_node *node) {
1998         ir_node  *block           = be_transform_node(get_nodes_block(node));
1999         ir_node  *psi_true        = get_Psi_val(node, 0);
2000         ir_node  *new_psi_true    = be_transform_node(psi_true);
2001         ir_node  *psi_default     = get_Psi_default(node);
2002         ir_node  *new_psi_default = be_transform_node(psi_default);
2003         ia32_code_gen_t *cg       = env_cg;
2004         ir_graph *irg             = current_ir_graph;
2005         dbg_info *dbgi            = get_irn_dbg_info(node);
2006         ir_mode  *mode            = get_irn_mode(node);
2007         ir_node  *cmp_proj        = get_Mux_sel(node);
2008         ir_node  *noreg           = ia32_new_NoReg_gp(cg);
2009         ir_node  *nomem           = new_rd_NoMem(irg);
2010         ir_node  *cmp, *cmp_a, *cmp_b, *and1, *and2, *new_op = NULL;
2011         ir_node  *new_cmp_a, *new_cmp_b;
2012         ir_mode  *cmp_mode;
2013         int      pnc;
2014
2015         assert(get_irn_mode(cmp_proj) == mode_b && "Condition for Psi must have mode_b");
2016
2017         cmp       = get_Proj_pred(cmp_proj);
2018         cmp_a     = get_Cmp_left(cmp);
2019         cmp_b     = get_Cmp_right(cmp);
2020         cmp_mode  = get_irn_mode(cmp_a);
2021         new_cmp_a = be_transform_node(cmp_a);
2022         new_cmp_b = be_transform_node(cmp_b);
2023
2024         pnc   = get_Proj_proj(cmp_proj);
2025         if (mode_is_float(cmp_mode) || !mode_is_signed(cmp_mode)) {
2026                 pnc |= ia32_pn_Cmp_Unsigned;
2027         }
2028
2029         if (mode_is_float(mode)) {
2030                 /* floating point psi */
2031                 FP_USED(cg);
2032
2033                 /* 1st case: compare operands are float too */
2034                 if (USE_SSE2(cg)) {
2035                         /* psi(cmp(a, b), t, f) can be done as: */
2036                         /* tmp = cmp a, b                       */
2037                         /* tmp2 = t and tmp                     */
2038                         /* tmp3 = f and not tmp                 */
2039                         /* res  = tmp2 or tmp3                  */
2040
2041                         /* in case the compare operands are int, we move them into xmm register */
2042                         if (! mode_is_float(get_irn_mode(cmp_a))) {
2043                                 new_cmp_a = gen_sse_conv_int2float(cg, dbgi, irg, block, new_cmp_a, node, mode_xmm);
2044                                 new_cmp_b = gen_sse_conv_int2float(cg, dbgi, irg, block, new_cmp_b, node, mode_xmm);
2045
2046                                 pnc |= 8;  /* transform integer compare to fp compare */
2047                         }
2048
2049                         new_op = new_rd_ia32_xCmp(dbgi, irg, block, noreg, noreg, new_cmp_a, new_cmp_b, nomem);
2050                         set_ia32_pncode(new_op, pnc);
2051                         set_ia32_am_support(new_op, ia32_am_Source);
2052                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2053
2054                         and1 = new_rd_ia32_xAnd(dbgi, irg, block, noreg, noreg, new_psi_true, new_op, nomem);
2055                         set_ia32_am_support(and1, ia32_am_None);
2056                         set_ia32_commutative(and1);
2057                         SET_IA32_ORIG_NODE(and1, ia32_get_old_node_name(cg, node));
2058
2059                         and2 = new_rd_ia32_xAndNot(dbgi, irg, block, noreg, noreg, new_op, new_psi_default, nomem);
2060                         set_ia32_am_support(and2, ia32_am_None);
2061                         set_ia32_commutative(and2);
2062                         SET_IA32_ORIG_NODE(and2, ia32_get_old_node_name(cg, node));
2063
2064                         new_op = new_rd_ia32_xOr(dbgi, irg, block, noreg, noreg, and1, and2, nomem);
2065                         set_ia32_am_support(new_op, ia32_am_None);
2066                         set_ia32_commutative(new_op);
2067                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2068                 }
2069                 else {
2070                         /* x87 FPU */
2071                         new_op = new_rd_ia32_vfCMov(dbgi, irg, block, new_cmp_a, new_cmp_b, new_psi_true, new_psi_default);
2072                         set_ia32_pncode(new_op, pnc);
2073                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2074                 }
2075         }
2076         else {
2077                 /* integer psi */
2078                 construct_binop_func *set_func  = NULL;
2079                 cmov_func_t          *cmov_func = NULL;
2080
2081                 if (mode_is_float(get_irn_mode(cmp_a))) {
2082                         /* 1st case: compare operands are floats */
2083                         FP_USED(cg);
2084
2085                         if (USE_SSE2(cg)) {
2086                                 /* SSE FPU */
2087                                 set_func  = new_rd_ia32_xCmpSet;
2088                                 cmov_func = new_rd_ia32_xCmpCMov;
2089                         }
2090                         else {
2091                                 /* x87 FPU */
2092                                 set_func  = new_rd_ia32_vfCmpSet;
2093                                 cmov_func = new_rd_ia32_vfCmpCMov;
2094                         }
2095
2096                         pnc &= ~0x8; /* fp compare -> int compare */
2097                 }
2098                 else {
2099                         /* 2nd case: compare operand are integer too */
2100                         set_func  = new_rd_ia32_CmpSet;
2101                         cmov_func = new_rd_ia32_CmpCMov;
2102                 }
2103
2104                 /* check for special case first: And/Or -- Cmp with 0 -- Psi */
2105                 if (is_ia32_Const_0(new_cmp_b) && is_Proj(new_cmp_a) && (is_ia32_And(get_Proj_pred(new_cmp_a)) || is_ia32_Or(get_Proj_pred(new_cmp_a)))) {
2106                         if (is_ia32_Const_1(psi_true) && is_ia32_Const_0(psi_default)) {
2107                                 /* first case for SETcc: default is 0, set to 1 iff condition is true */
2108                                 new_op = new_rd_ia32_PsiCondSet(dbgi, irg, block, new_cmp_a);
2109                                 set_ia32_pncode(new_op, pnc);
2110                         }
2111                         else if (is_ia32_Const_0(psi_true) && is_ia32_Const_1(psi_default)) {
2112                                 /* second case for SETcc: default is 1, set to 0 iff condition is true: */
2113                                 /*                        we invert condition and set default to 0      */
2114                                 new_op = new_rd_ia32_PsiCondSet(dbgi, irg, block, new_cmp_a);
2115                                 set_ia32_pncode(new_op, get_inversed_pnc(pnc));
2116                         }
2117                         else {
2118                                 /* otherwise: use CMOVcc */
2119                                 new_op = new_rd_ia32_PsiCondCMov(dbgi, irg, block, new_cmp_a, new_psi_true, new_psi_default);
2120                                 set_ia32_pncode(new_op, pnc);
2121                         }
2122
2123                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2124                 }
2125                 else {
2126                         if (is_ia32_Const_1(psi_true) && is_ia32_Const_0(psi_default)) {
2127                                 /* first case for SETcc: default is 0, set to 1 iff condition is true */
2128                                 new_op = gen_binop(node, cmp_a, cmp_b, set_func, 0);
2129                                 set_ia32_pncode(new_op, pnc);
2130                                 set_ia32_am_support(new_op, ia32_am_Source);
2131                         }
2132                         else if (is_ia32_Const_0(psi_true) && is_ia32_Const_1(psi_default)) {
2133                                 /* second case for SETcc: default is 1, set to 0 iff condition is true: */
2134                                 /*                        we invert condition and set default to 0      */
2135                                 new_op = gen_binop(node, cmp_a, cmp_b, set_func, 0);
2136                                 set_ia32_pncode(new_op, get_inversed_pnc(pnc));
2137                                 set_ia32_am_support(new_op, ia32_am_Source);
2138                         }
2139                         else {
2140                                 /* otherwise: use CMOVcc */
2141                                 new_op = cmov_func(dbgi, irg, block, new_cmp_a, new_cmp_b, new_psi_true, new_psi_default);
2142                                 set_ia32_pncode(new_op, pnc);
2143                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2144                         }
2145                 }
2146         }
2147
2148         return new_op;
2149 }
2150
2151
2152 /**
2153  * Following conversion rules apply:
2154  *
2155  *  INT -> INT
2156  * ============
2157  *  1) n bit -> m bit   n > m (downscale)
2158  *     always ignored
2159  *  2) n bit -> m bit   n == m   (sign change)
2160  *     always ignored
2161  *  3) n bit -> m bit   n < m (upscale)
2162  *     a) source is signed:    movsx
2163  *     b) source is unsigned:  and with lower bits sets
2164  *
2165  *  INT -> FLOAT
2166  * ==============
2167  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
2168  *
2169  *  FLOAT -> INT
2170  * ==============
2171  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
2172  *
2173  *  FLOAT -> FLOAT
2174  * ================
2175  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
2176  *  x87 is mode_E internally, conversions happen only at load and store
2177  *  in non-strict semantic
2178  */
2179
2180 /**
2181  * Create a conversion from x87 state register to general purpose.
2182  */
2183 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2184         ir_node         *block      = be_transform_node(get_nodes_block(node));
2185         ir_node         *op         = get_Conv_op(node);
2186         ir_node         *new_op     = be_transform_node(op);
2187         ia32_code_gen_t *cg         = env_cg;
2188         ir_graph        *irg        = current_ir_graph;
2189         dbg_info        *dbgi       = get_irn_dbg_info(node);
2190         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2191         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2192         ir_node         *fist, *load;
2193
2194         /* do a fist */
2195         fist = new_rd_ia32_vfist(dbgi, irg, block,
2196                         get_irg_frame(irg), noreg, new_op, trunc_mode, new_NoMem());
2197
2198         set_ia32_use_frame(fist);
2199         set_ia32_am_support(fist, ia32_am_Dest);
2200         set_ia32_op_type(fist, ia32_AddrModeD);
2201         set_ia32_am_flavour(fist, ia32_am_B);
2202         set_ia32_ls_mode(fist, mode_Iu);
2203         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2204
2205         /* do a Load */
2206         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2207
2208         set_ia32_use_frame(load);
2209         set_ia32_am_support(load, ia32_am_Source);
2210         set_ia32_op_type(load, ia32_AddrModeS);
2211         set_ia32_am_flavour(load, ia32_am_B);
2212         set_ia32_ls_mode(load, mode_Iu);
2213         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2214
2215         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2216 }
2217
2218 /**
2219  * Create a conversion from general purpose to x87 register
2220  */
2221 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2222         ir_node   *block  = be_transform_node(get_nodes_block(node));
2223         ir_node   *op     = get_Conv_op(node);
2224         ir_node   *new_op = be_transform_node(op);
2225         ir_graph  *irg    = current_ir_graph;
2226         dbg_info  *dbgi   = get_irn_dbg_info(node);
2227         ir_node   *noreg  = ia32_new_NoReg_gp(env_cg);
2228         ir_node   *nomem  = new_NoMem();
2229         ir_node   *fild, *store;
2230         int       src_bits;
2231
2232         /* first convert to 32 bit if necessary */
2233         src_bits = get_mode_size_bits(src_mode);
2234         if (src_bits == 8) {
2235                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2236                 set_ia32_am_support(new_op, ia32_am_Source);
2237                 set_ia32_ls_mode(new_op, src_mode);
2238                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2239         } else if (src_bits < 32) {
2240                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2241                 set_ia32_am_support(new_op, ia32_am_Source);
2242                 set_ia32_ls_mode(new_op, src_mode);
2243                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2244         }
2245
2246         /* do a store */
2247         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, new_op, nomem);
2248
2249         set_ia32_use_frame(store);
2250         set_ia32_am_support(store, ia32_am_Dest);
2251         set_ia32_op_type(store, ia32_AddrModeD);
2252         set_ia32_am_flavour(store, ia32_am_OB);
2253         set_ia32_ls_mode(store, mode_Iu);
2254
2255         /* do a fild */
2256         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2257
2258         set_ia32_use_frame(fild);
2259         set_ia32_am_support(fild, ia32_am_Source);
2260         set_ia32_op_type(fild, ia32_AddrModeS);
2261         set_ia32_am_flavour(fild, ia32_am_OB);
2262         set_ia32_ls_mode(fild, mode_Iu);
2263
2264         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2265 }
2266
2267 /**
2268  * Transforms a Conv node.
2269  *
2270  * @param env   The transformation environment
2271  * @return The created ia32 Conv node
2272  */
2273 static ir_node *gen_Conv(ir_node *node) {
2274         ir_node  *block    = be_transform_node(get_nodes_block(node));
2275         ir_node  *op       = get_Conv_op(node);
2276         ir_node  *new_op   = be_transform_node(op);
2277         ir_graph *irg      = current_ir_graph;
2278         dbg_info *dbgi     = get_irn_dbg_info(node);
2279         ir_mode  *src_mode = get_irn_mode(op);
2280         ir_mode  *tgt_mode = get_irn_mode(node);
2281         int      src_bits  = get_mode_size_bits(src_mode);
2282         int      tgt_bits  = get_mode_size_bits(tgt_mode);
2283         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2284         ir_node  *nomem    = new_rd_NoMem(irg);
2285         ir_node  *res;
2286
2287         if (src_mode == tgt_mode) {
2288                 if (get_Conv_strict(node)) {
2289                         if (USE_SSE2(env_cg)) {
2290                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2291                                 return new_op;
2292                         }
2293                 } else {
2294                         /* this should be optimized already, but who knows... */
2295                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2296                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2297                         return new_op;
2298                 }
2299         }
2300
2301         if (mode_is_float(src_mode)) {
2302                 /* we convert from float ... */
2303                 if (mode_is_float(tgt_mode)) {
2304                         if(src_mode == mode_E && tgt_mode == mode_D
2305                                         && !get_Conv_strict(node)) {
2306                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2307                                 return new_op;
2308                         }
2309
2310                         /* ... to float */
2311                         if (USE_SSE2(env_cg)) {
2312                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2313                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2314                                 set_ia32_ls_mode(res, tgt_mode);
2315                         } else {
2316                                 // Matze: TODO what about strict convs?
2317                                 DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: strict conv %+F ignored yet\n", node));
2318                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2319                                 return new_op;
2320                         }
2321                 } else {
2322                         /* ... to int */
2323                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2324                         if (USE_SSE2(env_cg)) {
2325                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2326                                 set_ia32_ls_mode(res, src_mode);
2327                         } else {
2328                                 return gen_x87_fp_to_gp(node);
2329                         }
2330                 }
2331         } else {
2332                 /* we convert from int ... */
2333                 if (mode_is_float(tgt_mode)) {
2334                         FP_USED(env_cg);
2335                         /* ... to float */
2336                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2337                         if (USE_SSE2(env_cg)) {
2338                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2339                                 set_ia32_ls_mode(res, tgt_mode);
2340                                 if(src_bits == 32) {
2341                                         set_ia32_am_support(res, ia32_am_Source);
2342                                 }
2343                         } else {
2344                                 return gen_x87_gp_to_fp(node, src_mode);
2345                         }
2346                 } else {
2347                         /* to int */
2348                         ir_mode *smaller_mode;
2349                         int     smaller_bits;
2350
2351                         if (src_bits == tgt_bits) {
2352                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...", src_mode, tgt_mode));
2353                                 return new_op;
2354                         }
2355
2356                         if (src_bits < tgt_bits) {
2357                                 smaller_mode = src_mode;
2358                                 smaller_bits = src_bits;
2359                         } else {
2360                                 smaller_mode = tgt_mode;
2361                                 smaller_bits = tgt_bits;
2362                         }
2363
2364                         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2365                         if (smaller_bits == 8) {
2366                                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2367                                 set_ia32_ls_mode(res, smaller_mode);
2368                         } else {
2369                                 res = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2370                                 set_ia32_ls_mode(res, smaller_mode);
2371                         }
2372                         set_ia32_am_support(res, ia32_am_Source);
2373                 }
2374         }
2375
2376         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2377
2378         return res;
2379 }
2380
2381 static
2382 int check_immediate_constraint(tarval *tv, char immediate_constraint_type)
2383 {
2384         long val;
2385
2386         assert(tarval_is_long(tv));
2387         val = get_tarval_long(tv);
2388
2389         switch (immediate_constraint_type) {
2390         case 0:
2391                 return 1;
2392         case 'I':
2393                 return val >= 0 && val <= 32;
2394         case 'J':
2395                 return val >= 0 && val <= 63;
2396         case 'K':
2397                 return val >= -128 && val <= 127;
2398         case 'L':
2399                 return val == 0xff || val == 0xffff;
2400         case 'M':
2401                 return val >= 0 && val <= 3;
2402         case 'N':
2403                 return val >= 0 && val <= 255;
2404         case 'O':
2405                 return val >= 0 && val <= 127;
2406         default:
2407                 break;
2408         }
2409         panic("Invalid immediate constraint found");
2410         return 0;
2411 }
2412
2413 static
2414 ir_node *try_create_Immediate(ir_node *node, char immediate_constraint_type)
2415 {
2416         int          minus         = 0;
2417         tarval      *offset        = NULL;
2418         int          offset_sign   = 0;
2419         ir_entity   *symconst_ent  = NULL;
2420         int          symconst_sign = 0;
2421         ir_mode     *mode;
2422         ir_node     *cnst          = NULL;
2423         ir_node     *symconst      = NULL;
2424         ir_node     *res;
2425         ir_graph    *irg;
2426         dbg_info    *dbgi;
2427         ir_node     *block;
2428         ia32_attr_t *attr;
2429
2430         mode = get_irn_mode(node);
2431         if(!mode_is_int(mode) && !mode_is_character(mode) &&
2432                         !mode_is_reference(mode)) {
2433                 return NULL;
2434         }
2435
2436         if(is_Minus(node)) {
2437                 minus = 1;
2438                 node  = get_Minus_op(node);
2439         }
2440
2441         if(is_Const(node)) {
2442                 cnst        = node;
2443                 symconst    = NULL;
2444                 offset_sign = minus;
2445         } else if(is_SymConst(node)) {
2446                 cnst          = NULL;
2447                 symconst      = node;
2448                 symconst_sign = minus;
2449         } else if(is_Add(node)) {
2450                 ir_node *left  = get_Add_left(node);
2451                 ir_node *right = get_Add_right(node);
2452                 if(is_Const(left) && is_SymConst(right)) {
2453                         cnst          = left;
2454                         symconst      = right;
2455                         symconst_sign = minus;
2456                         offset_sign   = minus;
2457                 } else if(is_SymConst(left) && is_Const(right)) {
2458                         cnst          = right;
2459                         symconst      = left;
2460                         symconst_sign = minus;
2461                         offset_sign   = minus;
2462                 }
2463         } else if(is_Sub(node)) {
2464                 ir_node *left  = get_Sub_left(node);
2465                 ir_node *right = get_Sub_right(node);
2466                 if(is_Const(left) && is_SymConst(right)) {
2467                         cnst          = left;
2468                         symconst      = right;
2469                         symconst_sign = !minus;
2470                         offset_sign   = minus;
2471                 } else if(is_SymConst(left) && is_Const(right)) {
2472                         cnst          = right;
2473                         symconst      = left;
2474                         symconst_sign = minus;
2475                         offset_sign   = !minus;
2476                 }
2477         } else {
2478                 return NULL;
2479         }
2480
2481         if(cnst != NULL) {
2482                 offset = get_Const_tarval(cnst);
2483                 if(!tarval_is_long(offset)) {
2484                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2485                                    "long?\n", cnst);
2486                         return NULL;
2487                 }
2488
2489                 if(!check_immediate_constraint(offset, immediate_constraint_type))
2490                         return NULL;
2491         }
2492         if(symconst != NULL) {
2493                 if(immediate_constraint_type != 0) {
2494                         /* we need full 32bits for symconsts */
2495                         return NULL;
2496                 }
2497
2498                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2499                         return NULL;
2500                 symconst_ent = get_SymConst_entity(symconst);
2501         }
2502         if(cnst == NULL && symconst == NULL)
2503                 return NULL;
2504
2505         irg   = current_ir_graph;
2506         dbgi  = get_irn_dbg_info(node);
2507         block = get_irg_start_block(irg);
2508         res   = new_rd_ia32_Immediate(dbgi, irg, block);
2509         arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
2510
2511         /* make sure we don't schedule stuff before the barrier */
2512         add_irn_dep(res, get_irg_frame(irg));
2513
2514         /* misuse some fields for now... */
2515         attr                  = get_ia32_attr(res);
2516         attr->am_sc           = symconst_ent;
2517         attr->data.am_sc_sign = symconst_sign;
2518         if(offset_sign && offset != NULL) {
2519                 offset = tarval_neg(offset);
2520         }
2521         attr->cnst_val.tv = offset;
2522         attr->data.imm_tp = ia32_ImmConst;
2523
2524         return res;
2525 }
2526
2527 typedef struct constraint_t constraint_t;
2528 struct constraint_t {
2529         int                         is_in;
2530         int                         n_outs;
2531         const arch_register_req_t **out_reqs;
2532
2533         const arch_register_req_t  *req;
2534         unsigned                    immediate_possible;
2535         char                        immediate_type;
2536 };
2537
2538 void parse_asm_constraint(ir_node *node, int pos, constraint_t *constraint,
2539                           const char *c)
2540 {
2541         int                          immediate_possible = 0;
2542         char                         immediate_type     = 0;
2543         unsigned                     limited            = 0;
2544         const arch_register_class_t *cls                = NULL;
2545         ir_graph                    *irg;
2546         struct obstack              *obst;
2547         arch_register_req_t         *req;
2548         unsigned                    *limited_ptr;
2549         int                          p;
2550         int                          same_as = -1;
2551
2552         /* TODO: replace all the asserts with nice error messages */
2553
2554         printf("Constraint: %s\n", c);
2555
2556         while(*c != 0) {
2557                 switch(*c) {
2558                 case ' ':
2559                 case '\t':
2560                 case '\n':
2561                         break;
2562
2563                 case 'a':
2564                         assert(cls == NULL ||
2565                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2566                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2567                         limited |= 1 << REG_EAX;
2568                         break;
2569                 case 'b':
2570                         assert(cls == NULL ||
2571                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2572                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2573                         limited |= 1 << REG_EBX;
2574                         break;
2575                 case 'c':
2576                         assert(cls == NULL ||
2577                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2578                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2579                         limited |= 1 << REG_ECX;
2580                         break;
2581                 case 'd':
2582                         assert(cls == NULL ||
2583                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2584                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2585                         limited |= 1 << REG_EDX;
2586                         break;
2587                 case 'D':
2588                         assert(cls == NULL ||
2589                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2590                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2591                         limited |= 1 << REG_EDI;
2592                         break;
2593                 case 'S':
2594                         assert(cls == NULL ||
2595                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2596                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2597                         limited |= 1 << REG_ESI;
2598                         break;
2599                 case 'Q':
2600                 case 'q': /* q means lower part of the regs only, this makes no
2601                                    * difference to Q for us (we only assigne whole registers) */
2602                         assert(cls == NULL ||
2603                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2604                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2605                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2606                                    1 << REG_EDX;
2607                         break;
2608                 case 'A':
2609                         assert(cls == NULL ||
2610                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2611                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2612                         limited |= 1 << REG_EAX | 1 << REG_EDX;
2613                         break;
2614                 case 'l':
2615                         assert(cls == NULL ||
2616                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2617                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2618                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2619                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
2620                                    1 << REG_EBP;
2621                         break;
2622
2623                 case 'R':
2624                 case 'r':
2625                 case 'p':
2626                         assert(cls == NULL);
2627                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2628                         break;
2629
2630                 case 'f':
2631                 case 't':
2632                 case 'u':
2633                         /* TODO: mark values so the x87 simulator knows about t and u */
2634                         assert(cls == NULL);
2635                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
2636                         break;
2637
2638                 case 'Y':
2639                 case 'x':
2640                         assert(cls == NULL);
2641                         /* TODO: check that sse2 is supported */
2642                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
2643                         break;
2644
2645                 case 'I':
2646                 case 'J':
2647                 case 'K':
2648                 case 'L':
2649                 case 'M':
2650                 case 'N':
2651                 case 'O':
2652                         assert(!immediate_possible);
2653                         immediate_possible = 1;
2654                         immediate_type     = *c;
2655                         break;
2656                 case 'n':
2657                 case 'i':
2658                         assert(!immediate_possible);
2659                         immediate_possible = 1;
2660                         break;
2661
2662                 case 'g':
2663                         assert(!immediate_possible && cls == NULL);
2664                         immediate_possible = 1;
2665                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
2666                         break;
2667
2668                 case '0':
2669                 case '1':
2670                 case '2':
2671                 case '3':
2672                 case '4':
2673                 case '5':
2674                 case '6':
2675                 case '7':
2676                 case '8':
2677                 case '9':
2678                         assert(constraint->is_in && "can only specify same constraint "
2679                                "on input");
2680
2681                         sscanf(c, "%d%n", &same_as, &p);
2682                         if(same_as >= 0) {
2683                                 c += p;
2684                                 continue;
2685                         }
2686                         break;
2687
2688                 case 'E': /* no float consts yet */
2689                 case 'F': /* no float consts yet */
2690                 case 's': /* makes no sense on x86 */
2691                 case 'X': /* we can't support that in firm */
2692                 case 'm':
2693                 case 'o':
2694                 case 'V':
2695                 case '<': /* no autodecrement on x86 */
2696                 case '>': /* no autoincrement on x86 */
2697                 case 'C': /* sse constant not supported yet */
2698                 case 'G': /* 80387 constant not supported yet */
2699                 case 'y': /* we don't support mmx registers yet */
2700                 case 'Z': /* not available in 32 bit mode */
2701                 case 'e': /* not available in 32 bit mode */
2702                         assert(0 && "asm constraint not supported");
2703                         break;
2704                 default:
2705                         assert(0 && "unknown asm constraint found");
2706                         break;
2707                 }
2708                 ++c;
2709         }
2710
2711         if(same_as >= 0) {
2712                 const arch_register_req_t *other_constr;
2713
2714                 assert(cls == NULL && "same as and register constraint not supported");
2715                 assert(!immediate_possible && "same as and immediate constraint not "
2716                        "supported");
2717                 assert(same_as < constraint->n_outs && "wrong constraint number in "
2718                        "same_as constraint");
2719
2720                 other_constr         = constraint->out_reqs[same_as];
2721
2722                 req                  = obstack_alloc(obst, sizeof(req[0]));
2723                 req->cls             = other_constr->cls;
2724                 req->type            = arch_register_req_type_should_be_same;
2725                 req->limited         = NULL;
2726                 req->other_same      = pos;
2727                 req->other_different = -1;
2728
2729                 /* switch constraints. This is because in firm we have same_as
2730                  * constraints on the output constraints while in the gcc asm syntax
2731                  * they are specified on the input constraints */
2732                 constraint->req               = other_constr;
2733                 constraint->out_reqs[same_as] = req;
2734                 constraint->immediate_possible = 0;
2735                 return;
2736         }
2737
2738         if(immediate_possible && cls == NULL) {
2739                 cls = &ia32_reg_classes[CLASS_ia32_gp];
2740         }
2741         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
2742         assert(cls != NULL);
2743
2744         if(immediate_possible) {
2745                 assert(constraint->is_in
2746                        && "imeediates make no sense for output constraints");
2747         }
2748         /* todo: check types (no float input on 'r' constrainted in and such... */
2749
2750         irg  = current_ir_graph;
2751         obst = get_irg_obstack(irg);
2752
2753         if(limited != 0) {
2754                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
2755                 limited_ptr  = (unsigned*) (req+1);
2756         } else {
2757                 req = obstack_alloc(obst, sizeof(req[0]));
2758         }
2759         memset(req, 0, sizeof(req[0]));
2760
2761         if(limited != 0) {
2762                 req->type    = arch_register_req_type_limited;
2763                 *limited_ptr = limited;
2764                 req->limited = limited_ptr;
2765         } else {
2766                 req->type    = arch_register_req_type_normal;
2767         }
2768         req->cls = cls;
2769
2770         constraint->req                = req;
2771         constraint->immediate_possible = immediate_possible;
2772         constraint->immediate_type     = immediate_type;
2773 }
2774
2775 static
2776 void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
2777                    const char *c)
2778 {
2779         panic("Clobbers not supported yet");
2780 }
2781
2782 ir_node *gen_ASM(ir_node *node)
2783 {
2784         int                   i, arity;
2785         ir_graph             *irg   = current_ir_graph;
2786         ir_node              *block = be_transform_node(get_nodes_block(node));
2787         dbg_info             *dbgi  = get_irn_dbg_info(node);
2788         ir_node             **in;
2789         ir_node              *res;
2790         int                   out_arity;
2791         int                   n_outs;
2792         int                   n_clobbers;
2793         void                 *generic_attr;
2794         ia32_asm_attr_t      *attr;
2795         const arch_register_req_t **out_reqs;
2796         const arch_register_req_t **in_reqs;
2797         struct obstack       *obst;
2798         constraint_t          parsed_constraint;
2799
2800         /* assembler could contain float statements */
2801         FP_USED(env_cg);
2802
2803         /* transform inputs */
2804         arity = get_irn_arity(node);
2805         in    = alloca(arity * sizeof(in[0]));
2806         memset(in, 0, arity * sizeof(in[0]));
2807
2808         n_outs     = get_ASM_n_output_constraints(node);
2809         n_clobbers = get_ASM_n_clobbers(node);
2810         out_arity  = n_outs + n_clobbers;
2811
2812         /* construct register constraints */
2813         obst     = get_irg_obstack(irg);
2814         out_reqs = obstack_alloc(obst, out_arity * sizeof(out_reqs[0]));
2815         parsed_constraint.out_reqs = out_reqs;
2816         parsed_constraint.n_outs   = n_outs;
2817         parsed_constraint.is_in    = 0;
2818         for(i = 0; i < out_arity; ++i) {
2819                 const char   *c;
2820
2821                 if(i < n_outs) {
2822                         const ir_asm_constraint *constraint;
2823                         constraint = & get_ASM_output_constraints(node) [i];
2824                         c = get_id_str(constraint->constraint);
2825                         parse_asm_constraint(node, i, &parsed_constraint, c);
2826                 } else {
2827                         ident *glob_id = get_ASM_clobbers(node) [i - n_outs];
2828                         c = get_id_str(glob_id);
2829                         parse_clobber(node, i, &parsed_constraint, c);
2830                 }
2831                 out_reqs[i] = parsed_constraint.req;
2832         }
2833
2834         in_reqs = obstack_alloc(obst, arity * sizeof(in_reqs[0]));
2835         parsed_constraint.is_in = 1;
2836         for(i = 0; i < arity; ++i) {
2837                 const ir_asm_constraint   *constraint;
2838                 ident                     *constr_id;
2839                 const char                *c;
2840
2841                 constraint = & get_ASM_input_constraints(node) [i];
2842                 constr_id  = constraint->constraint;
2843                 c          = get_id_str(constr_id);
2844                 parse_asm_constraint(node, i, &parsed_constraint, c);
2845                 in_reqs[i] = parsed_constraint.req;
2846
2847                 if(parsed_constraint.immediate_possible) {
2848                         ir_node *pred      = get_irn_n(node, i);
2849                         char     imm_type  = parsed_constraint.immediate_type;
2850                         ir_node *immediate = try_create_Immediate(pred, imm_type);
2851
2852                         if(immediate != NULL) {
2853                                 in[i] = immediate;
2854                         }
2855                 }
2856         }
2857
2858         /* transform inputs */
2859         for(i = 0; i < arity; ++i) {
2860                 ir_node *pred;
2861                 ir_node *transformed;
2862
2863                 if(in[i] != NULL)
2864                         continue;
2865
2866                 pred        = get_irn_n(node, i);
2867                 transformed = be_transform_node(pred);
2868                 in[i]       = transformed;
2869         }
2870
2871         res = new_rd_ia32_Asm(dbgi, irg, block, arity, in, out_arity);
2872
2873         generic_attr   = get_irn_generic_attr(res);
2874         attr           = CAST_IA32_ATTR(ia32_asm_attr_t, generic_attr);
2875         attr->asm_text = get_ASM_text(node);
2876         set_ia32_out_req_all(res, out_reqs);
2877         set_ia32_in_req_all(res, in_reqs);
2878
2879         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2880
2881         return res;
2882 }
2883
2884 /********************************************
2885  *  _                          _
2886  * | |                        | |
2887  * | |__   ___ _ __   ___   __| | ___  ___
2888  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2889  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2890  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2891  *
2892  ********************************************/
2893
2894 static ir_node *gen_be_StackParam(ir_node *node) {
2895         ir_node  *block      = be_transform_node(get_nodes_block(node));
2896         ir_node   *ptr       = get_irn_n(node, be_pos_StackParam_ptr);
2897         ir_node   *new_ptr   = be_transform_node(ptr);
2898         ir_node   *new_op    = NULL;
2899         ir_graph  *irg       = current_ir_graph;
2900         dbg_info  *dbgi      = get_irn_dbg_info(node);
2901         ir_node   *nomem     = new_rd_NoMem(current_ir_graph);
2902         ir_entity *ent       = arch_get_frame_entity(env_cg->arch_env, node);
2903         ir_mode   *load_mode = get_irn_mode(node);
2904         ir_node   *noreg     = ia32_new_NoReg_gp(env_cg);
2905         ir_mode   *proj_mode;
2906         long      pn_res;
2907
2908         if (mode_is_float(load_mode)) {
2909                 FP_USED(env_cg);
2910                 if (USE_SSE2(env_cg)) {
2911                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, nomem);
2912                         pn_res    = pn_ia32_xLoad_res;
2913                         proj_mode = mode_xmm;
2914                 } else {
2915                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, nomem);
2916                         pn_res    = pn_ia32_vfld_res;
2917                         proj_mode = mode_vfp;
2918                 }
2919         } else {
2920                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, nomem);
2921                 proj_mode = mode_Iu;
2922                 pn_res = pn_ia32_Load_res;
2923         }
2924
2925         set_ia32_frame_ent(new_op, ent);
2926         set_ia32_use_frame(new_op);
2927
2928         set_ia32_am_support(new_op, ia32_am_Source);
2929         set_ia32_op_type(new_op, ia32_AddrModeS);
2930         set_ia32_am_flavour(new_op, ia32_am_B);
2931         set_ia32_ls_mode(new_op, load_mode);
2932         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
2933
2934         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2935
2936         return new_rd_Proj(dbgi, irg, block, new_op, proj_mode, pn_res);
2937 }
2938
2939 /**
2940  * Transforms a FrameAddr into an ia32 Add.
2941  */
2942 static ir_node *gen_be_FrameAddr(ir_node *node) {
2943         ir_node  *block  = be_transform_node(get_nodes_block(node));
2944         ir_node  *op     = get_irn_n(node, be_pos_FrameAddr_ptr);
2945         ir_node  *new_op = be_transform_node(op);
2946         ir_graph *irg    = current_ir_graph;
2947         dbg_info *dbgi   = get_irn_dbg_info(node);
2948         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
2949         ir_node  *res;
2950
2951         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
2952         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
2953         set_ia32_am_support(res, ia32_am_Full);
2954         set_ia32_use_frame(res);
2955         set_ia32_am_flavour(res, ia32_am_OB);
2956
2957         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2958
2959         return res;
2960 }
2961
2962 /**
2963  * Transforms a FrameLoad into an ia32 Load.
2964  */
2965 static ir_node *gen_be_FrameLoad(ir_node *node) {
2966         ir_node   *block   = be_transform_node(get_nodes_block(node));
2967         ir_node   *mem     = get_irn_n(node, be_pos_FrameLoad_mem);
2968         ir_node   *new_mem = be_transform_node(mem);
2969         ir_node   *ptr     = get_irn_n(node, be_pos_FrameLoad_ptr);
2970         ir_node   *new_ptr = be_transform_node(ptr);
2971         ir_node   *new_op  = NULL;
2972         ir_graph  *irg     = current_ir_graph;
2973         dbg_info  *dbgi    = get_irn_dbg_info(node);
2974         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
2975         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
2976         ir_mode   *mode    = get_type_mode(get_entity_type(ent));
2977         ir_node   *projs[pn_Load_max];
2978
2979         ia32_collect_Projs(node, projs, pn_Load_max);
2980
2981         if (mode_is_float(mode)) {
2982                 FP_USED(env_cg);
2983                 if (USE_SSE2(env_cg)) {
2984                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, new_mem);
2985                 }
2986                 else {
2987                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem);
2988                 }
2989         }
2990         else {
2991                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, new_mem);
2992         }
2993
2994         set_ia32_frame_ent(new_op, ent);
2995         set_ia32_use_frame(new_op);
2996
2997         set_ia32_am_support(new_op, ia32_am_Source);
2998         set_ia32_op_type(new_op, ia32_AddrModeS);
2999         set_ia32_am_flavour(new_op, ia32_am_B);
3000         set_ia32_ls_mode(new_op, mode);
3001
3002         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3003
3004         return new_op;
3005 }
3006
3007
3008 /**
3009  * Transforms a FrameStore into an ia32 Store.
3010  */
3011 static ir_node *gen_be_FrameStore(ir_node *node) {
3012         ir_node   *block   = be_transform_node(get_nodes_block(node));
3013         ir_node   *mem     = get_irn_n(node, be_pos_FrameStore_mem);
3014         ir_node   *new_mem = be_transform_node(mem);
3015         ir_node   *ptr     = get_irn_n(node, be_pos_FrameStore_ptr);
3016         ir_node   *new_ptr = be_transform_node(ptr);
3017         ir_node   *val     = get_irn_n(node, be_pos_FrameStore_val);
3018         ir_node   *new_val = be_transform_node(val);
3019         ir_node   *new_op  = NULL;
3020         ir_graph  *irg     = current_ir_graph;
3021         dbg_info  *dbgi    = get_irn_dbg_info(node);
3022         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
3023         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
3024         ir_mode   *mode    = get_irn_mode(val);
3025
3026         if (mode_is_float(mode)) {
3027                 FP_USED(env_cg);
3028                 if (USE_SSE2(env_cg)) {
3029                         new_op = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3030                 } else {
3031                         new_op = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3032                 }
3033         } else if (get_mode_size_bits(mode) == 8) {
3034                 new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3035         } else {
3036                 new_op = new_rd_ia32_Store(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3037         }
3038
3039         set_ia32_frame_ent(new_op, ent);
3040         set_ia32_use_frame(new_op);
3041
3042         set_ia32_am_support(new_op, ia32_am_Dest);
3043         set_ia32_op_type(new_op, ia32_AddrModeD);
3044         set_ia32_am_flavour(new_op, ia32_am_B);
3045         set_ia32_ls_mode(new_op, mode);
3046
3047         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3048
3049         return new_op;
3050 }
3051
3052 /**
3053  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3054  */
3055 static ir_node *gen_be_Return(ir_node *node) {
3056         ir_graph  *irg     = current_ir_graph;
3057         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3058         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3059         ir_entity *ent     = get_irg_entity(irg);
3060         ir_type   *tp      = get_entity_type(ent);
3061         dbg_info  *dbgi;
3062         ir_node   *block;
3063         ir_type   *res_type;
3064         ir_mode   *mode;
3065         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3066         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3067         ir_node   *noreg;
3068         ir_node   **in;
3069         int       pn_ret_val, pn_ret_mem, arity, i;
3070
3071         assert(ret_val != NULL);
3072         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
3073                 return be_duplicate_node(node);
3074         }
3075
3076         res_type = get_method_res_type(tp, 0);
3077
3078         if (! is_Primitive_type(res_type)) {
3079                 return be_duplicate_node(node);
3080         }
3081
3082         mode = get_type_mode(res_type);
3083         if (! mode_is_float(mode)) {
3084                 return be_duplicate_node(node);
3085         }
3086
3087         assert(get_method_n_ress(tp) == 1);
3088
3089         pn_ret_val = get_Proj_proj(ret_val);
3090         pn_ret_mem = get_Proj_proj(ret_mem);
3091
3092         /* get the Barrier */
3093         barrier = get_Proj_pred(ret_val);
3094
3095         /* get result input of the Barrier */
3096         ret_val     = get_irn_n(barrier, pn_ret_val);
3097         new_ret_val = be_transform_node(ret_val);
3098
3099         /* get memory input of the Barrier */
3100         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3101         new_ret_mem = be_transform_node(ret_mem);
3102
3103         frame = get_irg_frame(irg);
3104
3105         dbgi  = get_irn_dbg_info(barrier);
3106         block = be_transform_node(get_nodes_block(barrier));
3107
3108         noreg = ia32_new_NoReg_gp(env_cg);
3109
3110         /* store xmm0 onto stack */
3111         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg, new_ret_val, new_ret_mem);
3112         set_ia32_ls_mode(sse_store, mode);
3113         set_ia32_op_type(sse_store, ia32_AddrModeD);
3114         set_ia32_use_frame(sse_store);
3115         set_ia32_am_flavour(sse_store, ia32_am_B);
3116         set_ia32_am_support(sse_store, ia32_am_Dest);
3117
3118         /* load into st0 */
3119         fld = new_rd_ia32_SetST0(dbgi, irg, block, frame, noreg, sse_store);
3120         set_ia32_ls_mode(fld, mode);
3121         set_ia32_op_type(fld, ia32_AddrModeS);
3122         set_ia32_use_frame(fld);
3123         set_ia32_am_flavour(fld, ia32_am_B);
3124         set_ia32_am_support(fld, ia32_am_Source);
3125
3126         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_SetST0_M);
3127         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_SetST0_res);
3128         arch_set_irn_register(env_cg->arch_env, fld, &ia32_vfp_regs[REG_VF0]);
3129
3130         /* create a new barrier */
3131         arity = get_irn_arity(barrier);
3132         in = alloca(arity * sizeof(in[0]));
3133         for (i = 0; i < arity; ++i) {
3134                 ir_node *new_in;
3135
3136                 if (i == pn_ret_val) {
3137                         new_in = fld;
3138                 } else if (i == pn_ret_mem) {
3139                         new_in = mproj;
3140                 } else {
3141                         ir_node *in = get_irn_n(barrier, i);
3142                         new_in = be_transform_node(in);
3143                 }
3144                 in[i] = new_in;
3145         }
3146
3147         new_barrier = new_ir_node(dbgi, irg, block,
3148                                   get_irn_op(barrier), get_irn_mode(barrier),
3149                                   arity, in);
3150         copy_node_attr(barrier, new_barrier);
3151         be_duplicate_deps(barrier, new_barrier);
3152         be_set_transformed_node(barrier, new_barrier);
3153         mark_irn_visited(barrier);
3154
3155         /* transform normally */
3156         return be_duplicate_node(node);
3157 }
3158
3159 /**
3160  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
3161  */
3162 static ir_node *gen_be_AddSP(ir_node *node) {
3163         ir_node  *block  = be_transform_node(get_nodes_block(node));
3164         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
3165         ir_node  *new_sz = be_transform_node(sz);
3166         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
3167         ir_node  *new_sp = be_transform_node(sp);
3168         ir_graph *irg    = current_ir_graph;
3169         dbg_info *dbgi   = get_irn_dbg_info(node);
3170         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3171         ir_node  *nomem  = new_NoMem();
3172         ir_node  *new_op;
3173
3174         /* ia32 stack grows in reverse direction, make a SubSP */
3175         new_op = new_rd_ia32_SubSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3176         set_ia32_am_support(new_op, ia32_am_Source);
3177         fold_immediate(new_op, 2, 3);
3178
3179         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3180
3181         return new_op;
3182 }
3183
3184 /**
3185  * Transform a be_SubSP into an ia32_SubSP. Eat up const sizes.
3186  */
3187 static ir_node *gen_be_SubSP(ir_node *node) {
3188         ir_node  *block  = be_transform_node(get_nodes_block(node));
3189         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
3190         ir_node  *new_sz = be_transform_node(sz);
3191         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
3192         ir_node  *new_sp = be_transform_node(sp);
3193         ir_graph *irg    = current_ir_graph;
3194         dbg_info *dbgi   = get_irn_dbg_info(node);
3195         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3196         ir_node  *nomem  = new_NoMem();
3197         ir_node  *new_op;
3198
3199         /* ia32 stack grows in reverse direction, make an AddSP */
3200         new_op = new_rd_ia32_AddSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3201         set_ia32_am_support(new_op, ia32_am_Source);
3202         fold_immediate(new_op, 2, 3);
3203
3204         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3205
3206         return new_op;
3207 }
3208
3209 /**
3210  * This function just sets the register for the Unknown node
3211  * as this is not done during register allocation because Unknown
3212  * is an "ignore" node.
3213  */
3214 static ir_node *gen_Unknown(ir_node *node) {
3215         ir_mode *mode = get_irn_mode(node);
3216
3217         if (mode_is_float(mode)) {
3218                 if (USE_SSE2(env_cg))
3219                         return ia32_new_Unknown_xmm(env_cg);
3220                 else
3221                         return ia32_new_Unknown_vfp(env_cg);
3222         } else if (mode_needs_gp_reg(mode)) {
3223                 return ia32_new_Unknown_gp(env_cg);
3224         } else {
3225                 assert(0 && "unsupported Unknown-Mode");
3226         }
3227
3228         return NULL;
3229 }
3230
3231 /**
3232  * Change some phi modes
3233  */
3234 static ir_node *gen_Phi(ir_node *node) {
3235         ir_node  *block = be_transform_node(get_nodes_block(node));
3236         ir_graph *irg   = current_ir_graph;
3237         dbg_info *dbgi  = get_irn_dbg_info(node);
3238         ir_mode  *mode  = get_irn_mode(node);
3239         ir_node  *phi;
3240
3241         if(mode_needs_gp_reg(mode)) {
3242                 /* we shouldn't have any 64bit stuff around anymore */
3243                 assert(get_mode_size_bits(mode) <= 32);
3244                 /* all integer operations are on 32bit registers now */
3245                 mode = mode_Iu;
3246         } else if(mode_is_float(mode)) {
3247                 assert(mode == mode_D || mode == mode_F);
3248                 if (USE_SSE2(env_cg)) {
3249                         mode = mode_xmm;
3250                 } else {
3251                         mode = mode_vfp;
3252                 }
3253         }
3254
3255         /* phi nodes allow loops, so we use the old arguments for now
3256          * and fix this later */
3257         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node), get_irn_in(node) + 1);
3258         copy_node_attr(node, phi);
3259         be_duplicate_deps(node, phi);
3260
3261         be_set_transformed_node(node, phi);
3262         be_enqueue_preds(node);
3263
3264         return phi;
3265 }
3266
3267 /**********************************************************************
3268  *  _                                _                   _
3269  * | |                              | |                 | |
3270  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3271  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3272  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3273  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3274  *
3275  **********************************************************************/
3276
3277 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3278
3279 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3280                                      ir_node *mem);
3281
3282 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3283                                       ir_node *val, ir_node *mem);
3284
3285 /**
3286  * Transforms a lowered Load into a "real" one.
3287  */
3288 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func, char fp_unit) {
3289         ir_node  *block   = be_transform_node(get_nodes_block(node));
3290         ir_node  *ptr     = get_irn_n(node, 0);
3291         ir_node  *new_ptr = be_transform_node(ptr);
3292         ir_node  *mem     = get_irn_n(node, 1);
3293         ir_node  *new_mem = be_transform_node(mem);
3294         ir_graph *irg     = current_ir_graph;
3295         dbg_info *dbgi    = get_irn_dbg_info(node);
3296         ir_mode  *mode    = get_ia32_ls_mode(node);
3297         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3298         ir_node  *new_op;
3299
3300         /*
3301                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
3302                 lowering we have x87 nodes, so we need to enforce simulation.
3303         */
3304         if (mode_is_float(mode)) {
3305                 FP_USED(env_cg);
3306                 if (fp_unit == fp_x87)
3307                         FORCE_x87(env_cg);
3308         }
3309
3310         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3311
3312         set_ia32_am_support(new_op, ia32_am_Source);
3313         set_ia32_op_type(new_op, ia32_AddrModeS);
3314         set_ia32_am_flavour(new_op, ia32_am_OB);
3315         set_ia32_am_offs_int(new_op, 0);
3316         set_ia32_am_scale(new_op, 1);
3317         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3318         if (is_ia32_am_sc_sign(node))
3319                 set_ia32_am_sc_sign(new_op);
3320         set_ia32_ls_mode(new_op, get_ia32_ls_mode(node));
3321         if (is_ia32_use_frame(node)) {
3322                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3323                 set_ia32_use_frame(new_op);
3324         }
3325
3326         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3327
3328         return new_op;
3329 }
3330
3331 /**
3332 * Transforms a lowered Store into a "real" one.
3333 */
3334 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func, char fp_unit) {
3335         ir_node  *block   = be_transform_node(get_nodes_block(node));
3336         ir_node  *ptr     = get_irn_n(node, 0);
3337         ir_node  *new_ptr = be_transform_node(ptr);
3338         ir_node  *val     = get_irn_n(node, 1);
3339         ir_node  *new_val = be_transform_node(val);
3340         ir_node  *mem     = get_irn_n(node, 2);
3341         ir_node  *new_mem = be_transform_node(mem);
3342         ir_graph *irg     = current_ir_graph;
3343         dbg_info *dbgi    = get_irn_dbg_info(node);
3344         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3345         ir_mode  *mode    = get_ia32_ls_mode(node);
3346         ir_node  *new_op;
3347         long     am_offs;
3348         ia32_am_flavour_t am_flav = ia32_B;
3349
3350         /*
3351                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
3352                 lowering we have x87 nodes, so we need to enforce simulation.
3353         */
3354         if (mode_is_float(mode)) {
3355                 FP_USED(env_cg);
3356                 if (fp_unit == fp_x87)
3357                         FORCE_x87(env_cg);
3358         }
3359
3360         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3361
3362         if ((am_offs = get_ia32_am_offs_int(node)) != 0) {
3363                 am_flav |= ia32_O;
3364                 add_ia32_am_offs_int(new_op, am_offs);
3365         }
3366
3367         set_ia32_am_support(new_op, ia32_am_Dest);
3368         set_ia32_op_type(new_op, ia32_AddrModeD);
3369         set_ia32_am_flavour(new_op, am_flav);
3370         set_ia32_ls_mode(new_op, mode);
3371         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3372         set_ia32_use_frame(new_op);
3373
3374         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3375
3376         return new_op;
3377 }
3378
3379
3380 /**
3381  * Transforms an ia32_l_XXX into a "real" XXX node
3382  *
3383  * @param env   The transformation environment
3384  * @return the created ia32 XXX node
3385  */
3386 #define GEN_LOWERED_OP(op)                                                \
3387         static ir_node *gen_ia32_l_##op(ir_node *node) {                      \
3388                 ir_mode *mode = get_irn_mode(node);                               \
3389                 if (mode_is_float(mode))                                          \
3390                         FP_USED(env_cg);                                              \
3391                 return gen_binop(node, get_binop_left(node),                      \
3392                                  get_binop_right(node), new_rd_ia32_##op,0);      \
3393         }
3394
3395 #define GEN_LOWERED_x87_OP(op)                                                 \
3396         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3397                 ir_node *new_op;                                                       \
3398                 FORCE_x87(env_cg);                                                    \
3399                 new_op = gen_binop_float(node, get_binop_left(node),              \
3400                                          get_binop_right(node), new_rd_ia32_##op);     \
3401                 return new_op;                                                         \
3402         }
3403
3404 #define GEN_LOWERED_UNOP(op)                                                   \
3405         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3406                 return gen_unop(node, get_unop_op(node), new_rd_ia32_##op);       \
3407         }
3408
3409 #define GEN_LOWERED_SHIFT_OP(op)                                               \
3410         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3411                 return gen_shift_binop(node, get_binop_left(node),                \
3412                                        get_binop_right(node), new_rd_ia32_##op);       \
3413         }
3414
3415 #define GEN_LOWERED_LOAD(op, fp_unit)                                          \
3416         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3417                 return gen_lowered_Load(node, new_rd_ia32_##op, fp_unit);         \
3418         }
3419
3420 #define GEN_LOWERED_STORE(op, fp_unit)                                         \
3421         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3422                 return gen_lowered_Store(node, new_rd_ia32_##op, fp_unit);        \
3423         }
3424
3425 GEN_LOWERED_OP(Adc)
3426 GEN_LOWERED_OP(Add)
3427 GEN_LOWERED_OP(Sbb)
3428 GEN_LOWERED_OP(Sub)
3429 GEN_LOWERED_OP(IMul)
3430 GEN_LOWERED_OP(Xor)
3431 GEN_LOWERED_x87_OP(vfprem)
3432 GEN_LOWERED_x87_OP(vfmul)
3433 GEN_LOWERED_x87_OP(vfsub)
3434
3435 GEN_LOWERED_UNOP(Neg)
3436
3437 GEN_LOWERED_LOAD(vfild, fp_x87)
3438 GEN_LOWERED_LOAD(Load, fp_none)
3439 /*GEN_LOWERED_STORE(vfist, fp_x87)
3440  *TODO
3441  */
3442 GEN_LOWERED_STORE(Store, fp_none)
3443
3444 static ir_node *gen_ia32_l_vfdiv(ir_node *node) {
3445         ir_node  *block     = be_transform_node(get_nodes_block(node));
3446         ir_node  *left      = get_binop_left(node);
3447         ir_node  *new_left  = be_transform_node(left);
3448         ir_node  *right     = get_binop_right(node);
3449         ir_node  *new_right = be_transform_node(right);
3450         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3451         ir_graph *irg       = current_ir_graph;
3452         dbg_info *dbgi      = get_irn_dbg_info(node);
3453         ir_node  *vfdiv;
3454
3455         vfdiv = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_left, new_right, new_NoMem());
3456         clear_ia32_commutative(vfdiv);
3457         set_ia32_am_support(vfdiv, ia32_am_Source);
3458         fold_immediate(vfdiv, 2, 3);
3459
3460         SET_IA32_ORIG_NODE(vfdiv, ia32_get_old_node_name(env_cg, node));
3461
3462         FORCE_x87(env_cg);
3463
3464         return vfdiv;
3465 }
3466
3467 /**
3468  * Transforms a l_MulS into a "real" MulS node.
3469  *
3470  * @param env   The transformation environment
3471  * @return the created ia32 Mul node
3472  */
3473 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3474         ir_node  *block     = be_transform_node(get_nodes_block(node));
3475         ir_node  *left      = get_binop_left(node);
3476         ir_node  *new_left  = be_transform_node(left);
3477         ir_node  *right     = get_binop_right(node);
3478         ir_node  *new_right = be_transform_node(right);
3479         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3480         ir_graph *irg       = current_ir_graph;
3481         dbg_info *dbgi      = get_irn_dbg_info(node);
3482         ir_node  *in[2];
3483
3484         /* l_Mul is already a mode_T node, so we create the Mul in the normal way   */
3485         /* and then skip the result Proj, because all needed Projs are already there. */
3486         ir_node *muls = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_left, new_right, new_NoMem());
3487         clear_ia32_commutative(muls);
3488         set_ia32_am_support(muls, ia32_am_Source);
3489         fold_immediate(muls, 2, 3);
3490
3491         /* check if EAX and EDX proj exist, add missing one */
3492         in[0] = new_rd_Proj(dbgi, irg, block, muls, mode_Iu, pn_EAX);
3493         in[1] = new_rd_Proj(dbgi, irg, block, muls, mode_Iu, pn_EDX);
3494         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
3495
3496         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3497
3498         return muls;
3499 }
3500
3501 GEN_LOWERED_SHIFT_OP(Shl)
3502 GEN_LOWERED_SHIFT_OP(Shr)
3503 GEN_LOWERED_SHIFT_OP(Sar)
3504
3505 /**
3506  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3507  * op1 - target to be shifted
3508  * op2 - contains bits to be shifted into target
3509  * op3 - shift count
3510  * Only op3 can be an immediate.
3511  */
3512 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3513                                          ir_node *op2, ir_node *count)
3514 {
3515         ir_node  *block     = be_transform_node(get_nodes_block(node));
3516         ir_node  *new_op1   = be_transform_node(op1);
3517         ir_node  *new_op2   = be_transform_node(op2);
3518         ir_node  *new_count = be_transform_node(count);
3519         ir_node  *new_op    = NULL;
3520         ir_graph *irg       = current_ir_graph;
3521         dbg_info *dbgi      = get_irn_dbg_info(node);
3522         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3523         ir_node  *nomem     = new_NoMem();
3524         ir_node  *imm_op;
3525         tarval   *tv;
3526
3527         assert(! mode_is_float(get_irn_mode(node)) && "Shift/Rotate with float not supported");
3528
3529         /* Check if immediate optimization is on and */
3530         /* if it's an operation with immediate.      */
3531         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_count) : NULL;
3532
3533         /* Limit imm_op within range imm8 */
3534         if (imm_op) {
3535                 tv = get_ia32_Immop_tarval(imm_op);
3536
3537                 if (tv) {
3538                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
3539                         set_ia32_Immop_tarval(imm_op, tv);
3540                 }
3541                 else {
3542                         imm_op = NULL;
3543                 }
3544         }
3545
3546         /* integer operations */
3547         if (imm_op) {
3548                 /* This is ShiftD with const */
3549                 DB((dbg, LEVEL_1, "ShiftD with immediate ..."));
3550
3551                 if (is_ia32_l_ShlD(node))
3552                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3553                                                   new_op1, new_op2, noreg, nomem);
3554                 else
3555                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3556                                                   new_op1, new_op2, noreg, nomem);
3557                 copy_ia32_Immop_attr(new_op, imm_op);
3558         }
3559         else {
3560                 /* This is a normal ShiftD */
3561                 DB((dbg, LEVEL_1, "ShiftD binop ..."));
3562                 if (is_ia32_l_ShlD(node))
3563                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3564                                                   new_op1, new_op2, new_count, nomem);
3565                 else
3566                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3567                                                   new_op1, new_op2, new_count, nomem);
3568         }
3569
3570         /* set AM support */
3571         // Matze: node has unsupported format (6inputs)
3572         //set_ia32_am_support(new_op, ia32_am_Dest);
3573
3574         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3575
3576         set_ia32_emit_cl(new_op);
3577
3578         return new_op;
3579 }
3580
3581 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3582         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3583                                         get_irn_n(node, 1), get_irn_n(node, 2));
3584 }
3585
3586 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3587         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3588                                         get_irn_n(node, 1), get_irn_n(node, 2));
3589 }
3590
3591 /**
3592  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3593  */
3594 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3595         ir_node         *block   = be_transform_node(get_nodes_block(node));
3596         ir_node         *val     = get_irn_n(node, 1);
3597         ir_node         *new_val = be_transform_node(val);
3598         ia32_code_gen_t *cg      = env_cg;
3599         ir_node         *res     = NULL;
3600         ir_graph        *irg     = current_ir_graph;
3601         dbg_info        *dbgi;
3602         ir_node         *noreg, *new_ptr, *new_mem;
3603         ir_node         *ptr, *mem;
3604
3605         if (USE_SSE2(cg)) {
3606                 return new_val;
3607         }
3608
3609         mem     = get_irn_n(node, 2);
3610         new_mem = be_transform_node(mem);
3611         ptr     = get_irn_n(node, 0);
3612         new_ptr = be_transform_node(ptr);
3613         noreg   = ia32_new_NoReg_gp(cg);
3614         dbgi    = get_irn_dbg_info(node);
3615
3616         /* Store x87 -> MEM */
3617         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3618         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3619         set_ia32_use_frame(res);
3620         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3621         set_ia32_am_support(res, ia32_am_Dest);
3622         set_ia32_am_flavour(res, ia32_B);
3623         set_ia32_op_type(res, ia32_AddrModeD);
3624
3625         /* Load MEM -> SSE */
3626         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res);
3627         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3628         set_ia32_use_frame(res);
3629         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3630         set_ia32_am_support(res, ia32_am_Source);
3631         set_ia32_am_flavour(res, ia32_B);
3632         set_ia32_op_type(res, ia32_AddrModeS);
3633         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3634
3635         return res;
3636 }
3637
3638 /**
3639  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3640  */
3641 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3642         ir_node         *block   = be_transform_node(get_nodes_block(node));
3643         ir_node         *val     = get_irn_n(node, 1);
3644         ir_node         *new_val = be_transform_node(val);
3645         ia32_code_gen_t *cg      = env_cg;
3646         ir_graph        *irg     = current_ir_graph;
3647         ir_node         *res     = NULL;
3648         ir_entity       *fent    = get_ia32_frame_ent(node);
3649         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3650         int             offs     = 0;
3651         ir_node         *noreg, *new_ptr, *new_mem;
3652         ir_node         *ptr, *mem;
3653         dbg_info        *dbgi;
3654
3655         if (! USE_SSE2(cg)) {
3656                 /* SSE unit is not used -> skip this node. */
3657                 return new_val;
3658         }
3659
3660         ptr     = get_irn_n(node, 0);
3661         new_ptr = be_transform_node(ptr);
3662         mem     = get_irn_n(node, 2);
3663         new_mem = be_transform_node(mem);
3664         noreg   = ia32_new_NoReg_gp(cg);
3665         dbgi    = get_irn_dbg_info(node);
3666
3667         /* Store SSE -> MEM */
3668         if (is_ia32_xLoad(skip_Proj(new_val))) {
3669                 ir_node *ld = skip_Proj(new_val);
3670
3671                 /* we can vfld the value directly into the fpu */
3672                 fent = get_ia32_frame_ent(ld);
3673                 ptr  = get_irn_n(ld, 0);
3674                 offs = get_ia32_am_offs_int(ld);
3675         } else {
3676                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3677                 set_ia32_frame_ent(res, fent);
3678                 set_ia32_use_frame(res);
3679                 set_ia32_ls_mode(res, lsmode);
3680                 set_ia32_am_support(res, ia32_am_Dest);
3681                 set_ia32_am_flavour(res, ia32_B);
3682                 set_ia32_op_type(res, ia32_AddrModeD);
3683                 mem = res;
3684         }
3685
3686         /* Load MEM -> x87 */
3687         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem);
3688         set_ia32_frame_ent(res, fent);
3689         set_ia32_use_frame(res);
3690         set_ia32_ls_mode(res, lsmode);
3691         add_ia32_am_offs_int(res, offs);
3692         set_ia32_am_support(res, ia32_am_Source);
3693         set_ia32_am_flavour(res, ia32_B);
3694         set_ia32_op_type(res, ia32_AddrModeS);
3695         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
3696
3697         return res;
3698 }
3699
3700 /*********************************************************
3701  *                  _             _      _
3702  *                 (_)           | |    (_)
3703  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
3704  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
3705  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
3706  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
3707  *
3708  *********************************************************/
3709
3710 /**
3711  * the BAD transformer.
3712  */
3713 static ir_node *bad_transform(ir_node *node) {
3714         panic("No transform function for %+F available.\n", node);
3715         return NULL;
3716 }
3717
3718 static ir_node *gen_End(ir_node *node) {
3719         /* end has to be duplicated manually because we need a dynamic in array */
3720         ir_graph *irg   = current_ir_graph;
3721         dbg_info *dbgi  = get_irn_dbg_info(node);
3722         ir_node  *block = be_transform_node(get_nodes_block(node));
3723         int      i, arity;
3724         ir_node  *new_end;
3725
3726         new_end = new_ir_node(dbgi, irg, block, op_End, mode_X, -1, NULL);
3727         copy_node_attr(node, new_end);
3728         be_duplicate_deps(node, new_end);
3729
3730         set_irg_end(irg, new_end);
3731         be_set_transformed_node(new_end, new_end);
3732
3733         /* transform preds */
3734         arity = get_irn_arity(node);
3735         for (i = 0; i < arity; ++i) {
3736                 ir_node *in     = get_irn_n(node, i);
3737                 ir_node *new_in = be_transform_node(in);
3738
3739                 add_End_keepalive(new_end, new_in);
3740         }
3741
3742         return new_end;
3743 }
3744
3745 static ir_node *gen_Block(ir_node *node) {
3746         ir_graph *irg         = current_ir_graph;
3747         dbg_info *dbgi        = get_irn_dbg_info(node);
3748         ir_node  *start_block = be_get_old_anchor(anchor_start_block);
3749         ir_node  *block;
3750
3751         /*
3752          * We replace the ProjX from the start node with a jump,
3753          * so the startblock has no preds anymore now
3754          */
3755         if (node == start_block) {
3756                 return new_rd_Block(dbgi, irg, 0, NULL);
3757         }
3758
3759         /* we use the old blocks for now, because jumps allow cycles in the graph
3760          * we have to fix this later */
3761         block = new_ir_node(dbgi, irg, NULL, get_irn_op(node), get_irn_mode(node),
3762                             get_irn_arity(node), get_irn_in(node) + 1);
3763         copy_node_attr(node, block);
3764
3765 #ifdef DEBUG_libfirm
3766         block->node_nr = node->node_nr;
3767 #endif
3768         be_set_transformed_node(node, block);
3769
3770         /* put the preds in the worklist */
3771         be_enqueue_preds(node);
3772
3773         return block;
3774 }
3775
3776 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3777         ir_node  *block    = be_transform_node(get_nodes_block(node));
3778         ir_node  *pred     = get_Proj_pred(node);
3779         ir_node  *new_pred = be_transform_node(pred);
3780         ir_graph *irg      = current_ir_graph;
3781         dbg_info *dbgi     = get_irn_dbg_info(node);
3782         long     proj      = get_Proj_proj(node);
3783
3784         if (proj == pn_be_AddSP_res) {
3785                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_AddSP_stack);
3786                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3787                 return res;
3788         } else if (proj == pn_be_AddSP_M) {
3789                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3790         }
3791
3792         assert(0);
3793         return new_rd_Unknown(irg, get_irn_mode(node));
3794 }
3795
3796 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3797         ir_node  *block    = be_transform_node(get_nodes_block(node));
3798         ir_node  *pred     = get_Proj_pred(node);
3799         ir_node  *new_pred = be_transform_node(pred);
3800         ir_graph *irg      = current_ir_graph;
3801         dbg_info *dbgi     = get_irn_dbg_info(node);
3802         long     proj      = get_Proj_proj(node);
3803
3804         if (proj == pn_be_SubSP_res) {
3805                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_AddSP_stack);
3806                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3807                 return res;
3808         } else if (proj == pn_be_SubSP_M) {
3809                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3810         }
3811
3812         assert(0);
3813         return new_rd_Unknown(irg, get_irn_mode(node));
3814 }
3815
3816 static ir_node *gen_Proj_Load(ir_node *node) {
3817         ir_node  *block    = be_transform_node(get_nodes_block(node));
3818         ir_node  *pred     = get_Proj_pred(node);
3819         ir_node  *new_pred = be_transform_node(pred);
3820         ir_graph *irg      = current_ir_graph;
3821         dbg_info *dbgi     = get_irn_dbg_info(node);
3822         long     proj      = get_Proj_proj(node);
3823
3824         /* renumber the proj */
3825         if (is_ia32_Load(new_pred)) {
3826                 if (proj == pn_Load_res) {
3827                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3828                 } else if (proj == pn_Load_M) {
3829                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3830                 }
3831         } else if (is_ia32_xLoad(new_pred)) {
3832                 if (proj == pn_Load_res) {
3833                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
3834                 } else if (proj == pn_Load_M) {
3835                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
3836                 }
3837         } else if (is_ia32_vfld(new_pred)) {
3838                 if (proj == pn_Load_res) {
3839                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
3840                 } else if (proj == pn_Load_M) {
3841                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
3842                 }
3843         }
3844
3845         assert(0);
3846         return new_rd_Unknown(irg, get_irn_mode(node));
3847 }
3848
3849 static ir_node *gen_Proj_DivMod(ir_node *node) {
3850         ir_node  *block    = be_transform_node(get_nodes_block(node));
3851         ir_node  *pred     = get_Proj_pred(node);
3852         ir_node  *new_pred = be_transform_node(pred);
3853         ir_graph *irg      = current_ir_graph;
3854         dbg_info *dbgi     = get_irn_dbg_info(node);
3855         ir_mode  *mode     = get_irn_mode(node);
3856         long     proj      = get_Proj_proj(node);
3857
3858         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
3859
3860         switch (get_irn_opcode(pred)) {
3861         case iro_Div:
3862                 switch (proj) {
3863                 case pn_Div_M:
3864                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3865                 case pn_Div_res:
3866                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3867                 default:
3868                         break;
3869                 }
3870                 break;
3871         case iro_Mod:
3872                 switch (proj) {
3873                 case pn_Mod_M:
3874                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3875                 case pn_Mod_res:
3876                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3877                 default:
3878                         break;
3879                 }
3880                 break;
3881         case iro_DivMod:
3882                 switch (proj) {
3883                 case pn_DivMod_M:
3884                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3885                 case pn_DivMod_res_div:
3886                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3887                 case pn_DivMod_res_mod:
3888                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3889                 default:
3890                         break;
3891                 }
3892                 break;
3893         default:
3894                 break;
3895         }
3896
3897         assert(0);
3898         return new_rd_Unknown(irg, mode);
3899 }
3900
3901 static ir_node *gen_Proj_CopyB(ir_node *node) {
3902         ir_node  *block    = be_transform_node(get_nodes_block(node));
3903         ir_node  *pred     = get_Proj_pred(node);
3904         ir_node  *new_pred = be_transform_node(pred);
3905         ir_graph *irg      = current_ir_graph;
3906         dbg_info *dbgi     = get_irn_dbg_info(node);
3907         ir_mode  *mode     = get_irn_mode(node);
3908         long     proj      = get_Proj_proj(node);
3909
3910         switch(proj) {
3911         case pn_CopyB_M_regular:
3912                 if (is_ia32_CopyB_i(new_pred)) {
3913                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
3914                 } else if (is_ia32_CopyB(new_pred)) {
3915                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
3916                 }
3917                 break;
3918         default:
3919                 break;
3920         }
3921
3922         assert(0);
3923         return new_rd_Unknown(irg, mode);
3924 }
3925
3926 static ir_node *gen_Proj_l_vfdiv(ir_node *node) {
3927         ir_node  *block    = be_transform_node(get_nodes_block(node));
3928         ir_node  *pred     = get_Proj_pred(node);
3929         ir_node  *new_pred = be_transform_node(pred);
3930         ir_graph *irg      = current_ir_graph;
3931         dbg_info *dbgi     = get_irn_dbg_info(node);
3932         ir_mode  *mode     = get_irn_mode(node);
3933         long     proj      = get_Proj_proj(node);
3934
3935         switch (proj) {
3936         case pn_ia32_l_vfdiv_M:
3937                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3938         case pn_ia32_l_vfdiv_res:
3939                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3940         default:
3941                 assert(0);
3942         }
3943
3944         return new_rd_Unknown(irg, mode);
3945 }
3946
3947 static ir_node *gen_Proj_Quot(ir_node *node) {
3948         ir_node  *block    = be_transform_node(get_nodes_block(node));
3949         ir_node  *pred     = get_Proj_pred(node);
3950         ir_node  *new_pred = be_transform_node(pred);
3951         ir_graph *irg      = current_ir_graph;
3952         dbg_info *dbgi     = get_irn_dbg_info(node);
3953         ir_mode  *mode     = get_irn_mode(node);
3954         long     proj      = get_Proj_proj(node);
3955
3956         switch(proj) {
3957         case pn_Quot_M:
3958                 if (is_ia32_xDiv(new_pred)) {
3959                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
3960                 } else if (is_ia32_vfdiv(new_pred)) {
3961                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3962                 }
3963                 break;
3964         case pn_Quot_res:
3965                 if (is_ia32_xDiv(new_pred)) {
3966                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
3967                 } else if (is_ia32_vfdiv(new_pred)) {
3968                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3969                 }
3970                 break;
3971         default:
3972                 break;
3973         }
3974
3975         assert(0);
3976         return new_rd_Unknown(irg, mode);
3977 }
3978
3979 static ir_node *gen_Proj_tls(ir_node *node) {
3980         ir_node  *block = be_transform_node(get_nodes_block(node));
3981         ir_graph *irg   = current_ir_graph;
3982         dbg_info *dbgi  = NULL;
3983         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
3984
3985         return res;
3986 }
3987
3988 static ir_node *gen_Proj_be_Call(ir_node *node) {
3989         ir_node  *block    = be_transform_node(get_nodes_block(node));
3990         ir_node  *call     = get_Proj_pred(node);
3991         ir_node  *new_call = be_transform_node(call);
3992         ir_graph *irg      = current_ir_graph;
3993         dbg_info *dbgi     = get_irn_dbg_info(node);
3994         long     proj      = get_Proj_proj(node);
3995         ir_mode  *mode     = get_irn_mode(node);
3996         ir_node  *sse_load;
3997         const arch_register_class_t *cls;
3998
3999         /* The following is kinda tricky: If we're using SSE, then we have to
4000          * move the result value of the call in floating point registers to an
4001          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4002          * after the call, we have to make sure to correctly make the
4003          * MemProj and the result Proj use these 2 nodes
4004          */
4005         if (proj == pn_be_Call_M_regular) {
4006                 // get new node for result, are we doing the sse load/store hack?
4007                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4008                 ir_node *call_res_new;
4009                 ir_node *call_res_pred = NULL;
4010
4011                 if (call_res != NULL) {
4012                         call_res_new  = be_transform_node(call_res);
4013                         call_res_pred = get_Proj_pred(call_res_new);
4014                 }
4015
4016                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4017                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
4018                 } else {
4019                         assert(is_ia32_xLoad(call_res_pred));
4020                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M, pn_ia32_xLoad_M);
4021                 }
4022         }
4023         if (proj == pn_be_Call_first_res && mode_is_float(mode) && USE_SSE2(env_cg)) {
4024                 ir_node *fstp;
4025                 ir_node *frame = get_irg_frame(irg);
4026                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4027                 ir_node *p;
4028                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4029                 ir_node *keepin[1];
4030                 const arch_register_class_t *cls;
4031
4032                 /* in case there is no memory output: create one to serialize the copy FPU -> SSE */
4033                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
4034
4035                 /* store st(0) onto stack */
4036                 fstp = new_rd_ia32_GetST0(dbgi, irg, block, frame, noreg, call_mem);
4037
4038                 set_ia32_ls_mode(fstp, mode);
4039                 set_ia32_op_type(fstp, ia32_AddrModeD);
4040                 set_ia32_use_frame(fstp);
4041                 set_ia32_am_flavour(fstp, ia32_am_B);
4042                 set_ia32_am_support(fstp, ia32_am_Dest);
4043
4044                 /* load into SSE register */
4045                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp);
4046                 set_ia32_ls_mode(sse_load, mode);
4047                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4048                 set_ia32_use_frame(sse_load);
4049                 set_ia32_am_flavour(sse_load, ia32_am_B);
4050                 set_ia32_am_support(sse_load, ia32_am_Source);
4051
4052                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm, pn_ia32_xLoad_res);
4053
4054                 /* now: create new Keep whith all former ins and one additional in - the result Proj */
4055
4056                 /* get a Proj representing a caller save register */
4057                 p = be_get_Proj_for_pn(call, pn_be_Call_first_res + 1);
4058                 assert(is_Proj(p) && "Proj expected.");
4059
4060                 /* user of the the proj is the Keep */
4061                 p = get_edge_src_irn(get_irn_out_edge_first(p));
4062                 assert(be_is_Keep(p) && "Keep expected.");
4063
4064                 /* keep the result */
4065                 cls = arch_get_irn_reg_class(env_cg->arch_env, sse_load, -1);
4066                 keepin[0] = sse_load;
4067                 be_new_Keep(cls, irg, block, 1, keepin);
4068
4069                 return sse_load;
4070         }
4071
4072         /* transform call modes */
4073         if (mode_is_data(mode)) {
4074                 cls = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4075                 mode = cls->mode;
4076         }
4077
4078         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4079 }
4080
4081 static ir_node *gen_Proj(ir_node *node) {
4082         ir_graph *irg  = current_ir_graph;
4083         dbg_info *dbgi = get_irn_dbg_info(node);
4084         ir_node  *pred = get_Proj_pred(node);
4085         long     proj  = get_Proj_proj(node);
4086
4087         if (is_Store(pred) || be_is_FrameStore(pred)) {
4088                 if (proj == pn_Store_M) {
4089                         return be_transform_node(pred);
4090                 } else {
4091                         assert(0);
4092                         return new_r_Bad(irg);
4093                 }
4094         } else if (is_Load(pred) || be_is_FrameLoad(pred)) {
4095                 return gen_Proj_Load(node);
4096         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4097                 return gen_Proj_DivMod(node);
4098         } else if (is_CopyB(pred)) {
4099                 return gen_Proj_CopyB(node);
4100         } else if (is_Quot(pred)) {
4101                 return gen_Proj_Quot(node);
4102         } else if (is_ia32_l_vfdiv(pred)) {
4103                 return gen_Proj_l_vfdiv(node);
4104         } else if (be_is_SubSP(pred)) {
4105                 return gen_Proj_be_SubSP(node);
4106         } else if (be_is_AddSP(pred)) {
4107                 return gen_Proj_be_AddSP(node);
4108         } else if (be_is_Call(pred)) {
4109                 return gen_Proj_be_Call(node);
4110         } else if (get_irn_op(pred) == op_Start) {
4111                 if (proj == pn_Start_X_initial_exec) {
4112                         ir_node *block = get_nodes_block(pred);
4113                         ir_node *jump;
4114
4115                         /* we exchange the ProjX with a jump */
4116                         block = be_transform_node(block);
4117                         jump  = new_rd_Jmp(dbgi, irg, block);
4118                         ir_fprintf(stderr, "created jump: %+F\n", jump);
4119                         return jump;
4120                 }
4121                 if (node == be_get_old_anchor(anchor_tls)) {
4122                         return gen_Proj_tls(node);
4123                 }
4124         } else {
4125                 ir_node *new_pred = be_transform_node(pred);
4126                 ir_node *block    = be_transform_node(get_nodes_block(node));
4127                 ir_mode *mode     = get_irn_mode(node);
4128                 if (mode_needs_gp_reg(mode)) {
4129                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4130                                                        get_Proj_proj(node));
4131 #ifdef DEBUG_libfirm
4132                         new_proj->node_nr = node->node_nr;
4133 #endif
4134                         return new_proj;
4135                 }
4136         }
4137
4138         return be_duplicate_node(node);
4139 }
4140
4141 /**
4142  * Enters all transform functions into the generic pointer
4143  */
4144 static void register_transformers(void) {
4145         ir_op *op_Max, *op_Min, *op_Mulh;
4146
4147         /* first clear the generic function pointer for all ops */
4148         clear_irp_opcodes_generic_func();
4149
4150 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4151 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4152
4153         GEN(Add);
4154         GEN(Sub);
4155         GEN(Mul);
4156         GEN(And);
4157         GEN(Or);
4158         GEN(Eor);
4159
4160         GEN(Shl);
4161         GEN(Shr);
4162         GEN(Shrs);
4163         GEN(Rot);
4164
4165         GEN(Quot);
4166
4167         GEN(Div);
4168         GEN(Mod);
4169         GEN(DivMod);
4170
4171         GEN(Minus);
4172         GEN(Conv);
4173         GEN(Abs);
4174         GEN(Not);
4175
4176         GEN(Load);
4177         GEN(Store);
4178         GEN(Cond);
4179
4180         GEN(ASM);
4181         GEN(CopyB);
4182         //GEN(Mux);
4183         BAD(Mux);
4184         GEN(Psi);
4185         GEN(Proj);
4186         GEN(Phi);
4187
4188         GEN(Block);
4189         GEN(End);
4190
4191         /* transform ops from intrinsic lowering */
4192         GEN(ia32_l_Add);
4193         GEN(ia32_l_Adc);
4194         GEN(ia32_l_Sub);
4195         GEN(ia32_l_Sbb);
4196         GEN(ia32_l_Neg);
4197         GEN(ia32_l_Mul);
4198         GEN(ia32_l_Xor);
4199         GEN(ia32_l_IMul);
4200         GEN(ia32_l_Shl);
4201         GEN(ia32_l_Shr);
4202         GEN(ia32_l_Sar);
4203         GEN(ia32_l_ShlD);
4204         GEN(ia32_l_ShrD);
4205         GEN(ia32_l_vfdiv);
4206         GEN(ia32_l_vfprem);
4207         GEN(ia32_l_vfmul);
4208         GEN(ia32_l_vfsub);
4209         GEN(ia32_l_vfild);
4210         GEN(ia32_l_Load);
4211         /* GEN(ia32_l_vfist); TODO */
4212         GEN(ia32_l_Store);
4213         GEN(ia32_l_X87toSSE);
4214         GEN(ia32_l_SSEtoX87);
4215
4216         GEN(Const);
4217         GEN(SymConst);
4218
4219         /* we should never see these nodes */
4220         BAD(Raise);
4221         BAD(Sel);
4222         BAD(InstOf);
4223         BAD(Cast);
4224         BAD(Free);
4225         BAD(Tuple);
4226         BAD(Id);
4227         //BAD(Bad);
4228         BAD(Confirm);
4229         BAD(Filter);
4230         BAD(CallBegin);
4231         BAD(EndReg);
4232         BAD(EndExcept);
4233
4234         /* handle generic backend nodes */
4235         GEN(be_FrameAddr);
4236         //GEN(be_Call);
4237         GEN(be_Return);
4238         GEN(be_FrameLoad);
4239         GEN(be_FrameStore);
4240         GEN(be_StackParam);
4241         GEN(be_AddSP);
4242         GEN(be_SubSP);
4243         GEN(be_Copy);
4244
4245         /* set the register for all Unknown nodes */
4246         GEN(Unknown);
4247
4248         op_Max = get_op_Max();
4249         if (op_Max)
4250                 GEN(Max);
4251         op_Min = get_op_Min();
4252         if (op_Min)
4253                 GEN(Min);
4254         op_Mulh = get_op_Mulh();
4255         if (op_Mulh)
4256                 GEN(Mulh);
4257
4258 #undef GEN
4259 #undef BAD
4260 }
4261
4262 /**
4263  * Pre-transform all unknown and noreg nodes.
4264  */
4265 static void ia32_pretransform_node(void *arch_cg) {
4266         ia32_code_gen_t *cg = arch_cg;
4267
4268         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4269         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4270         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4271         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4272         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4273         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4274 }
4275
4276 /* do the transformation */
4277 void ia32_transform_graph(ia32_code_gen_t *cg) {
4278         register_transformers();
4279         env_cg = cg;
4280         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4281 }
4282
4283 /**
4284  * Transforms a psi condition.
4285  */
4286 static void transform_psi_cond(ir_node *cond, ir_mode *mode, ia32_code_gen_t *cg) {
4287         int i;
4288
4289         /* if the mode is target mode, we have already seen this part of the tree */
4290         if (get_irn_mode(cond) == mode)
4291                 return;
4292
4293         assert(get_irn_mode(cond) == mode_b && "logical operator for condition must be mode_b");
4294
4295         set_irn_mode(cond, mode);
4296
4297         for (i = get_irn_arity(cond) - 1; i >= 0; i--) {
4298                 ir_node *in = get_irn_n(cond, i);
4299
4300                 /* if in is a compare: transform into Set/xCmp */
4301                 if (is_Proj(in)) {
4302                         ir_node  *new_op = NULL;
4303                         ir_node  *cmp    = get_Proj_pred(in);
4304                         ir_node  *cmp_a  = get_Cmp_left(cmp);
4305                         ir_node  *cmp_b  = get_Cmp_right(cmp);
4306                         dbg_info *dbgi   = get_irn_dbg_info(cmp);
4307                         ir_graph *irg    = get_irn_irg(cmp);
4308                         ir_node  *block  = get_nodes_block(cmp);
4309                         ir_node  *noreg  = ia32_new_NoReg_gp(cg);
4310                         ir_node  *nomem  = new_rd_NoMem(irg);
4311                         int      pnc     = get_Proj_proj(in);
4312
4313                         /* this is a compare */
4314                         if (mode_is_float(mode)) {
4315                                 /* Psi is float, we need a floating point compare */
4316
4317                                 if (USE_SSE2(cg)) {
4318                                         ir_mode *m = get_irn_mode(cmp_a);
4319                                         /* SSE FPU */
4320                                         if (! mode_is_float(m)) {
4321                                                 cmp_a = gen_sse_conv_int2float(cg, dbgi, irg, block, cmp_a, cmp_a, mode);
4322                                                 cmp_b = gen_sse_conv_int2float(cg, dbgi, irg, block, cmp_b, cmp_b, mode);
4323                                         } else if (m == mode_F) {
4324                                                 /* we convert cmp values always to double, to get correct bitmask with cmpsd */
4325                                                 cmp_a = gen_sse_conv_f2d(cg, dbgi, irg, block, cmp_a, cmp_a);
4326                                                 cmp_b = gen_sse_conv_f2d(cg, dbgi, irg, block, cmp_b, cmp_b);
4327                                         }
4328
4329                                         new_op = new_rd_ia32_xCmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
4330                                         set_ia32_pncode(new_op, pnc);
4331                                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, cmp));
4332                                 } else {
4333                                         /* x87 FPU */
4334                                         assert(0);
4335                                 }
4336                         } else {
4337                                 /* integer Psi */
4338                                 construct_binop_func *set_func  = NULL;
4339
4340                                 if (mode_is_float(get_irn_mode(cmp_a))) {
4341                                         /* 1st case: compare operands are floats */
4342                                         FP_USED(cg);
4343
4344                                         if (USE_SSE2(cg)) {
4345                                                 /* SSE FPU */
4346                                                 set_func  = new_rd_ia32_xCmpSet;
4347                                         } else {
4348                                                 /* x87 FPU */
4349                                                 set_func  = new_rd_ia32_vfCmpSet;
4350                                         }
4351
4352                                         pnc &= 7; /* fp compare -> int compare */
4353                                 } else {
4354                                         /* 2nd case: compare operand are integer too */
4355                                         set_func  = new_rd_ia32_CmpSet;
4356                                 }
4357
4358                                 new_op = set_func(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
4359                                 if (! mode_is_signed(mode))
4360                                         pnc |= ia32_pn_Cmp_Unsigned;
4361
4362                                 set_ia32_pncode(new_op, pnc);
4363                                 set_ia32_am_support(new_op, ia32_am_Source);
4364                         }
4365
4366                         /* the the new compare as in */
4367                         set_irn_n(cond, i, new_op);
4368                 } else {
4369                         /* another complex condition */
4370                         transform_psi_cond(in, mode, cg);
4371                 }
4372         }
4373 }
4374
4375 /**
4376  * The Psi selector can be a tree of compares combined with "And"s and "Or"s.
4377  * We create a Set node, respectively a xCmp in case the Psi is a float, for
4378  * each compare, which causes the compare result to be stored in a register. The
4379  * "And"s and "Or"s are transformed later, we just have to set their mode right.
4380  */
4381 void ia32_transform_psi_cond_tree(ir_node *node, void *env) {
4382         ia32_code_gen_t *cg = env;
4383         ir_node         *psi_sel, *new_cmp, *block;
4384         ir_graph        *irg;
4385         ir_mode         *mode;
4386
4387         /* check for Psi */
4388         if (get_irn_opcode(node) != iro_Psi)
4389                 return;
4390
4391         psi_sel = get_Psi_cond(node, 0);
4392
4393         /* if psi_cond is a cmp: do nothing, this case is covered by gen_Psi */
4394         if (is_Proj(psi_sel)) {
4395                 assert(is_Cmp(get_Proj_pred(psi_sel)));
4396                 return;
4397         }
4398
4399         //mode = get_irn_mode(node);
4400         // TODO probably wrong...
4401         mode = mode_Iu;
4402
4403         transform_psi_cond(psi_sel, mode, cg);
4404
4405         irg   = get_irn_irg(node);
4406         block = get_nodes_block(node);
4407
4408         /* we need to compare the evaluated condition tree with 0 */
4409         mode = get_irn_mode(node);
4410         if (mode_is_float(mode)) {
4411                 /* BEWARE: new_r_Const_long works for floating point as well */
4412                 ir_node *zero = new_r_Const_long(irg, block, mode, 0);
4413
4414                 psi_sel = gen_sse_conv_int2float(cg, NULL, irg, block, psi_sel, NULL, mode);
4415                 new_cmp = new_r_Cmp(irg, block, psi_sel, zero);
4416                 new_cmp = new_r_Proj(irg, block, new_cmp, mode_b, pn_Cmp_Ne);
4417         } else {
4418                 ir_node *zero = new_r_Const_long(irg, block, mode_Iu, 0);
4419                 new_cmp = new_r_Cmp(irg, block, psi_sel, zero);
4420                 new_cmp = new_r_Proj(irg, block, new_cmp, mode_b, pn_Cmp_Gt | pn_Cmp_Lt);
4421         }
4422
4423         set_Psi_cond(node, 0, new_cmp);
4424 }
4425
4426 void ia32_init_transform(void)
4427 {
4428         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4429 }