nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /**
   2  * This file implements the IR transformation from firm into ia32-Firm.
   3  * @author Christian Wuerdig
   4  * $Id$
   5  */
   6
   7 #ifdef HAVE_CONFIG_H
   8 #include "config.h"
   9 #endif
  10
  11 #include <limits.h>
  12
  13 #include "irargs_t.h"
  14 #include "irnode_t.h"
  15 #include "irgraph_t.h"
  16 #include "irmode_t.h"
  17 #include "iropt_t.h"
  18 #include "irop_t.h"
  19 #include "irprog_t.h"
  20 #include "iredges_t.h"
  21 #include "irgmod.h"
  22 #include "irvrfy.h"
  23 #include "ircons.h"
  24 #include "dbginfo.h"
  25 #include "irprintf.h"
  26 #include "debug.h"
  27 #include "irdom.h"
  28 #include "type.h"
  29 #include "entity.h"
  30 #include "archop.h"     /* we need this for Min and Max nodes */
  31
  32 #include "../benode_t.h"
  33 #include "../besched.h"
  34 #include "../beabi.h"
  35
  36 #include "bearch_ia32_t.h"
  37 #include "ia32_nodes_attr.h"
  38 #include "ia32_transform.h"
  39 #include "ia32_new_nodes.h"
  40 #include "ia32_map_regs.h"
  41 #include "ia32_dbg_stat.h"
  42 #include "ia32_optimize.h"
  43 #include "ia32_util.h"
  44
  45 #include "gen_ia32_regalloc_if.h"
  46
  47 #define SFP_SIGN "0x80000000"
  48 #define DFP_SIGN "0x8000000000000000"
  49 #define SFP_ABS  "0x7FFFFFFF"
  50 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  51
  52 #define TP_SFP_SIGN "ia32_sfp_sign"
  53 #define TP_DFP_SIGN "ia32_dfp_sign"
  54 #define TP_SFP_ABS  "ia32_sfp_abs"
  55 #define TP_DFP_ABS  "ia32_dfp_abs"
  56
  57 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  58 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  59 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  60 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  61
  62 extern ir_op *get_op_Mulh(void);
  63
  64 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  65                                                                           ir_node *op1, ir_node *op2, ir_node *mem);
  66
  67 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  68                                                                          ir_node *op, ir_node *mem);
  69
  70 typedef enum {
  71         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS, ia32_known_const_max
  72 } ia32_known_const_t;
  73
  74 /****************************************************************************************************
  75  *                  _        _                        __                           _   _
  76  *                 | |      | |                      / _|                         | | (_)
  77  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  78  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  79  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  80  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  81  *
  82  ****************************************************************************************************/
  83
  84 /**
  85  * Returns 1 if irn is a Const representing 0, 0 otherwise
  86  */
  87 static INLINE int is_ia32_Const_0(ir_node *irn) {
  88         return (is_ia32_irn(irn) && get_ia32_op_type(irn) == ia32_Const) ?
  89                 classify_tarval(get_ia32_Immop_tarval(irn)) == TV_CLASSIFY_NULL : 0;
  90 }
  91
  92 /**
  93  * Returns 1 if irn is a Const representing 1, 0 otherwise
  94  */
  95 static INLINE int is_ia32_Const_1(ir_node *irn) {
  96         return (is_ia32_irn(irn) && get_ia32_op_type(irn) == ia32_Const) ?
  97                 classify_tarval(get_ia32_Immop_tarval(irn)) == TV_CLASSIFY_ONE : 0;
  98 }
  99
 100 /**
 101  * Returns the Proj representing the UNKNOWN register for given mode.
 102  */
 103 static ir_node *be_get_unknown_for_mode(ia32_code_gen_t *cg, ir_mode *mode) {
 104         be_abi_irg_t          *babi       = cg->birg->abi;
 105         const arch_register_t *unknwn_reg = NULL;
 106
 107         if (mode_is_float(mode)) {
 108                 unknwn_reg = USE_SSE2(cg) ? &ia32_xmm_regs[REG_XMM_UKNWN] : &ia32_vfp_regs[REG_VFP_UKNWN];
 109         }
 110         else {
 111                 unknwn_reg = &ia32_gp_regs[REG_GP_UKNWN];
 112         }
 113
 114         return be_abi_get_callee_save_irn(babi, unknwn_reg);
 115 }
 116
 117 /**
 118  * Gets the Proj with number pn from irn.
 119  */
 120 static ir_node *get_proj_for_pn(const ir_node *irn, long pn) {
 121         const ir_edge_t *edge;
 122         ir_node   *proj;
 123         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 124
 125         foreach_out_edge(irn, edge) {
 126                 proj = get_edge_src_irn(edge);
 127
 128                 if (get_Proj_proj(proj) == pn)
 129                         return proj;
 130         }
 131
 132         return NULL;
 133 }
 134
 135 /**
 136  * SSE convert of an integer node into a floating point node.
 137  */
 138 static ir_node *gen_sse_conv_int2float(ia32_code_gen_t *cg, dbg_info *dbg, ir_graph *irg, ir_node *block,
 139                                        ir_node *in, ir_node *old_node, ir_mode *tgt_mode)
 140 {
 141         ir_node *noreg = ia32_new_NoReg_gp(cg);
 142         ir_node *nomem = new_rd_NoMem(irg);
 143
 144         ir_node *conv = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, in, nomem);
 145         set_ia32_src_mode(conv, get_irn_mode(in));
 146         set_ia32_tgt_mode(conv, tgt_mode);
 147         set_ia32_am_support(conv, ia32_am_Source);
 148         SET_IA32_ORIG_NODE(conv, ia32_get_old_node_name(cg, old_node));
 149
 150         return new_rd_Proj(dbg, irg, block, conv, tgt_mode, pn_ia32_Conv_I2FP_res);
 151 }
 152
 153 /**
 154 * SSE convert of an float node into a double node.
 155 */
 156 static ir_node *gen_sse_conv_f2d(ia32_code_gen_t *cg, dbg_info *dbg, ir_graph *irg, ir_node *block,
 157                                                                            ir_node *in, ir_node *old_node)
 158 {
 159         ir_node *noreg = ia32_new_NoReg_gp(cg);
 160         ir_node *nomem = new_rd_NoMem(irg);
 161
 162         ir_node *conv = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, in, nomem);
 163         set_ia32_src_mode(conv, mode_F);
 164         set_ia32_tgt_mode(conv, mode_D);
 165         set_ia32_am_support(conv, ia32_am_Source);
 166         SET_IA32_ORIG_NODE(conv, ia32_get_old_node_name(cg, old_node));
 167
 168         return new_rd_Proj(dbg, irg, block, conv, mode_D, pn_ia32_Conv_FP2FP_res);
 169 }
 170
 171 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 172 static ident *gen_fp_known_const(ir_mode *mode, ia32_known_const_t kct) {
 173         static const struct {
 174                 const char *tp_name;
 175                 const char *ent_name;
 176                 const char *cnst_str;
 177         } names [ia32_known_const_max] = {
 178                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 179                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 180                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 181                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 182         };
 183         static struct entity *ent_cache[ia32_known_const_max];
 184
 185         const char    *tp_name, *ent_name, *cnst_str;
 186         ir_type       *tp;
 187         ir_node       *cnst;
 188         ir_graph      *rem;
 189         entity        *ent;
 190         tarval        *tv;
 191
 192         ent_name = names[kct].ent_name;
 193         if (! ent_cache[kct]) {
 194                 tp_name  = names[kct].tp_name;
 195                 cnst_str = names[kct].cnst_str;
 196
 197                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 198                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 199                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 200
 201                 set_entity_ld_ident(ent, get_entity_ident(ent));
 202                 set_entity_visibility(ent, visibility_local);
 203                 set_entity_variability(ent, variability_constant);
 204                 set_entity_allocation(ent, allocation_static);
 205
 206                 /* we create a new entity here: It's initialization must resist on the
 207                     const code irg */
 208                 rem = current_ir_graph;
 209                 current_ir_graph = get_const_code_irg();
 210                 cnst = new_Const(mode, tv);
 211                 current_ir_graph = rem;
 212
 213                 set_atomic_ent_value(ent, cnst);
 214
 215                 /* cache the entry */
 216                 ent_cache[kct] = ent;
 217         }
 218
 219         return get_entity_ident(ent_cache[kct]);
 220 }
 221
 222 #ifndef NDEBUG
 223 /**
 224  * Prints the old node name on cg obst and returns a pointer to it.
 225  */
 226 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 227         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 228
 229         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 230         obstack_1grow(isa->name_obst, 0);
 231         isa->name_obst_size += obstack_object_size(isa->name_obst);
 232         return obstack_finish(isa->name_obst);
 233 }
 234 #endif /* NDEBUG */
 235
 236 /* determine if one operator is an Imm */
 237 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 238         if (op1)
 239                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 240         else return is_ia32_Cnst(op2) ? op2 : NULL;
 241 }
 242
 243 /* determine if one operator is not an Imm */
 244 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 245         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 246 }
 247
 248
 249 /**
 250  * Construct a standard binary operation, set AM and immediate if required.
 251  *
 252  * @param env   The transformation environment
 253  * @param op1   The first operand
 254  * @param op2   The second operand
 255  * @param func  The node constructor function
 256  * @return The constructed ia32 node.
 257  */
 258 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 259         ir_node  *new_op   = NULL;
 260         ir_mode  *mode     = env->mode;
 261         dbg_info *dbg      = env->dbg;
 262         ir_graph *irg      = env->irg;
 263         ir_node  *block    = env->block;
 264         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
 265         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
 266         ir_node  *nomem    = new_NoMem();
 267         int      is_mul    = 0;
 268         ir_node  *expr_op, *imm_op;
 269         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 270
 271         /* Check if immediate optimization is on and */
 272         /* if it's an operation with immediate.      */
 273         /* Mul/MulS/Mulh don't support immediates    */
 274         if (! (env->cg->opt & IA32_OPT_IMMOPS) ||
 275                 func == new_rd_ia32_Mul            ||
 276                 func == new_rd_ia32_Mulh           ||
 277                 func == new_rd_ia32_MulS)
 278         {
 279                 expr_op = op1;
 280                 imm_op  = NULL;
 281                 /* immediate operations are requested, but we are here: it a mul */
 282                 if (env->cg->opt & IA32_OPT_IMMOPS)
 283                         is_mul = 1;
 284         }
 285         else if (is_op_commutative(get_irn_op(env->irn))) {
 286                 imm_op  = get_immediate_op(op1, op2);
 287                 expr_op = get_expr_op(op1, op2);
 288         }
 289         else {
 290                 imm_op  = get_immediate_op(NULL, op2);
 291                 expr_op = get_expr_op(op1, op2);
 292         }
 293
 294         assert((expr_op || imm_op) && "invalid operands");
 295
 296         if (!expr_op) {
 297                 /* We have two consts here: not yet supported */
 298                 imm_op = NULL;
 299         }
 300
 301         if (mode_is_float(mode)) {
 302                 /* floating point operations */
 303                 if (imm_op) {
 304                         DB((mod, LEVEL_1, "FP with immediate ..."));
 305                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem);
 306                         set_ia32_Immop_attr(new_op, imm_op);
 307                         set_ia32_am_support(new_op, ia32_am_None);
 308                 }
 309                 else {
 310                         DB((mod, LEVEL_1, "FP binop ..."));
 311                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem);
 312                         set_ia32_am_support(new_op, ia32_am_Source);
 313                 }
 314                 set_ia32_ls_mode(new_op, mode);
 315         }
 316         else {
 317                 /* integer operations */
 318                 if (imm_op) {
 319                         /* This is expr + const */
 320                         DB((mod, LEVEL_1, "INT with immediate ..."));
 321                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem);
 322                         set_ia32_Immop_attr(new_op, imm_op);
 323
 324                         /* set AM support */
 325                         set_ia32_am_support(new_op, ia32_am_Dest);
 326                 }
 327                 else {
 328                         DB((mod, LEVEL_1, "INT binop ..."));
 329                         /* This is a normal operation */
 330                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem);
 331
 332                         /* set AM support */
 333                         set_ia32_am_support(new_op, ia32_am_Full);
 334                 }
 335
 336                 /* Muls can only have AM source */
 337                 if (is_mul)
 338                         set_ia32_am_support(new_op, ia32_am_Source);
 339         }
 340
 341         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 342
 343         set_ia32_res_mode(new_op, mode);
 344
 345         if (is_op_commutative(get_irn_op(env->irn))) {
 346                 set_ia32_commutative(new_op);
 347         }
 348
 349         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 350 }
 351
 352
 353
 354 /**
 355  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 356  *
 357  * @param env   The transformation environment
 358  * @param op1   The first operand
 359  * @param op2   The second operand
 360  * @param func  The node constructor function
 361  * @return The constructed ia32 node.
 362  */
 363 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 364         ir_node           *new_op = NULL;
 365         ir_mode           *mode   = env->mode;
 366         dbg_info          *dbg    = env->dbg;
 367         ir_graph          *irg    = env->irg;
 368         ir_node           *block  = env->block;
 369         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 370         ir_node           *nomem  = new_NoMem();
 371         ir_node           *expr_op, *imm_op;
 372         tarval            *tv;
 373         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 374
 375         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
 376
 377         /* Check if immediate optimization is on and */
 378         /* if it's an operation with immediate.      */
 379         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
 380         expr_op = get_expr_op(op1, op2);
 381
 382         assert((expr_op || imm_op) && "invalid operands");
 383
 384         if (!expr_op) {
 385                 /* We have two consts here: not yet supported */
 386                 imm_op = NULL;
 387         }
 388
 389         /* Limit imm_op within range imm8 */
 390         if (imm_op) {
 391                 tv = get_ia32_Immop_tarval(imm_op);
 392
 393                 if (tv) {
 394                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
 395                         set_ia32_Immop_tarval(imm_op, tv);
 396                 }
 397                 else {
 398                         imm_op = NULL;
 399                 }
 400         }
 401
 402         /* integer operations */
 403         if (imm_op) {
 404                 /* This is shift/rot with const */
 405                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
 406
 407                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 408                 set_ia32_Immop_attr(new_op, imm_op);
 409         }
 410         else {
 411                 /* This is a normal shift/rot */
 412                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
 413                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 414         }
 415
 416         /* set AM support */
 417         set_ia32_am_support(new_op, ia32_am_Dest);
 418
 419         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 420
 421         set_ia32_res_mode(new_op, mode);
 422         set_ia32_emit_cl(new_op);
 423
 424         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 425 }
 426
 427
 428 /**
 429  * Construct a standard unary operation, set AM and immediate if required.
 430  *
 431  * @param env   The transformation environment
 432  * @param op    The operand
 433  * @param func  The node constructor function
 434  * @return The constructed ia32 node.
 435  */
 436 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
 437         ir_node           *new_op = NULL;
 438         ir_mode           *mode   = env->mode;
 439         dbg_info          *dbg    = env->dbg;
 440         ir_graph          *irg    = env->irg;
 441         ir_node           *block  = env->block;
 442         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 443         ir_node           *nomem  = new_NoMem();
 444         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 445
 446         new_op = func(dbg, irg, block, noreg, noreg, op, nomem);
 447
 448         if (mode_is_float(mode)) {
 449                 DB((mod, LEVEL_1, "FP unop ..."));
 450                 /* floating point operations don't support implicit store */
 451                 set_ia32_am_support(new_op, ia32_am_None);
 452         }
 453         else {
 454                 DB((mod, LEVEL_1, "INT unop ..."));
 455                 set_ia32_am_support(new_op, ia32_am_Dest);
 456         }
 457
 458         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 459
 460         set_ia32_res_mode(new_op, mode);
 461
 462         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 463 }
 464
 465
 466
 467 /**
 468  * Creates an ia32 Add with immediate.
 469  *
 470  * @param env       The transformation environment
 471  * @param expr_op   The expression operator
 472  * @param const_op  The constant
 473  * @return the created ia32 Add node
 474  */
 475 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 476         ir_node                *new_op     = NULL;
 477         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 478         dbg_info               *dbg        = env->dbg;
 479         ir_graph               *irg        = env->irg;
 480         ir_node                *block      = env->block;
 481         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 482         ir_node                *nomem      = new_NoMem();
 483         int                     normal_add = 1;
 484         tarval_classification_t class_tv, class_negtv;
 485         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 486
 487         /* try to optimize to inc/dec  */
 488         if ((env->cg->opt & IA32_OPT_INCDEC) && (get_ia32_op_type(const_op) == ia32_Const)) {
 489                 /* optimize tarvals */
 490                 class_tv    = classify_tarval(tv);
 491                 class_negtv = classify_tarval(tarval_neg(tv));
 492
 493                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 494                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
 495                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem);
 496                         normal_add = 0;
 497                 }
 498                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 499                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
 500                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem);
 501                         normal_add = 0;
 502                 }
 503         }
 504
 505         if (normal_add) {
 506                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 507                 set_ia32_Immop_attr(new_op, const_op);
 508                 set_ia32_commutative(new_op);
 509         }
 510
 511         return new_op;
 512 }
 513
 514 /**
 515  * Creates an ia32 Add.
 516  *
 517  * @param env   The transformation environment
 518  * @return the created ia32 Add node
 519  */
 520 static ir_node *gen_Add(ia32_transform_env_t *env) {
 521         ir_node  *new_op = NULL;
 522         dbg_info *dbg    = env->dbg;
 523         ir_mode  *mode   = env->mode;
 524         ir_graph *irg    = env->irg;
 525         ir_node  *block  = env->block;
 526         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 527         ir_node  *nomem  = new_NoMem();
 528         ir_node  *expr_op, *imm_op;
 529         ir_node  *op1    = get_Add_left(env->irn);
 530         ir_node  *op2    = get_Add_right(env->irn);
 531
 532         /* Check if immediate optimization is on and */
 533         /* if it's an operation with immediate.      */
 534         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(op1, op2) : NULL;
 535         expr_op = get_expr_op(op1, op2);
 536
 537         assert((expr_op || imm_op) && "invalid operands");
 538
 539         if (mode_is_float(mode)) {
 540                 FP_USED(env->cg);
 541                 if (USE_SSE2(env->cg))
 542                         return gen_binop(env, op1, op2, new_rd_ia32_xAdd);
 543                 else
 544                         return gen_binop(env, op1, op2, new_rd_ia32_vfadd);
 545         }
 546         else {
 547                 /* integer ADD */
 548                 if (!expr_op) {
 549                         /* No expr_op means, that we have two const - one symconst and */
 550                         /* one tarval or another symconst - because this case is not   */
 551                         /* covered by constant folding                                 */
 552                         /* We need to check for:                                       */
 553                         /*  1) symconst + const    -> becomes a LEA                    */
 554                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 555                         /*        linker doesn't support two symconsts                 */
 556
 557                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 558                                 /* this is the 2nd case */
 559                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 560                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 561                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 562
 563                                 DBG_OPT_LEA3(op1, op2, env->irn, new_op);
 564                         }
 565                         else {
 566                                 /* this is the 1st case */
 567                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 568
 569                                 DBG_OPT_LEA3(op1, op2, env->irn, new_op);
 570
 571                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 572                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 573                                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
 574                                 }
 575                                 else {
 576                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 577                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 578                                 }
 579                                 set_ia32_am_flavour(new_op, ia32_am_O);
 580                         }
 581
 582                         /* set AM support */
 583                         set_ia32_am_support(new_op, ia32_am_Source);
 584                         set_ia32_op_type(new_op, ia32_AddrModeS);
 585
 586                         /* Lea doesn't need a Proj */
 587                         return new_op;
 588                 }
 589                 else if (imm_op) {
 590                         /* This is expr + const */
 591                         new_op = gen_imm_Add(env, expr_op, imm_op);
 592
 593                         /* set AM support */
 594                         set_ia32_am_support(new_op, ia32_am_Dest);
 595                 }
 596                 else {
 597                         /* This is a normal add */
 598                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 599
 600                         /* set AM support */
 601                         set_ia32_am_support(new_op, ia32_am_Full);
 602                         set_ia32_commutative(new_op);
 603                 }
 604         }
 605
 606         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 607
 608         set_ia32_res_mode(new_op, mode);
 609
 610         return new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Add_res);
 611 }
 612
 613
 614
 615 /**
 616  * Creates an ia32 Mul.
 617  *
 618  * @param env   The transformation environment
 619  * @return the created ia32 Mul node
 620  */
 621 static ir_node *gen_Mul(ia32_transform_env_t *env) {
 622         ir_node *op1 = get_Mul_left(env->irn);
 623         ir_node *op2 = get_Mul_right(env->irn);
 624         ir_node *new_op;
 625
 626         if (mode_is_float(env->mode)) {
 627                 FP_USED(env->cg);
 628                 if (USE_SSE2(env->cg))
 629                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMul);
 630                 else
 631                         new_op = gen_binop(env, op1, op2, new_rd_ia32_vfmul);
 632         }
 633         else {
 634                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
 635         }
 636
 637         return new_op;
 638 }
 639
 640
 641
 642 /**
 643  * Creates an ia32 Mulh.
 644  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 645  * this result while Mul returns the lower 32 bit.
 646  *
 647  * @param env   The transformation environment
 648  * @return the created ia32 Mulh node
 649  */
 650 static ir_node *gen_Mulh(ia32_transform_env_t *env) {
 651         ir_node *op1 = get_irn_n(env->irn, 0);
 652         ir_node *op2 = get_irn_n(env->irn, 1);
 653         ir_node *proj_EAX, *proj_EDX, *mulh;
 654         ir_node *in[1];
 655
 656         assert(!mode_is_float(env->mode) && "Mulh with float not supported");
 657         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
 658         mulh     = get_Proj_pred(proj_EAX);
 659         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
 660
 661         /* to be on the save side */
 662         set_Proj_proj(proj_EAX, pn_EAX);
 663
 664         if (is_ia32_ImmConst(mulh) || is_ia32_ImmSymConst(mulh)) {
 665                 /* Mulh with const cannot have AM */
 666                 set_ia32_am_support(mulh, ia32_am_None);
 667         }
 668         else {
 669                 /* Mulh cannot have AM for destination */
 670                 set_ia32_am_support(mulh, ia32_am_Source);
 671         }
 672
 673         in[0] = proj_EAX;
 674
 675         /* keep EAX */
 676         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
 677
 678         return proj_EDX;
 679 }
 680
 681
 682
 683 /**
 684  * Creates an ia32 And.
 685  *
 686  * @param env   The transformation environment
 687  * @return The created ia32 And node
 688  */
 689 static ir_node *gen_And(ia32_transform_env_t *env) {
 690         ir_node *op1 = get_And_left(env->irn);
 691         ir_node *op2 = get_And_right(env->irn);
 692
 693         assert (! mode_is_float(env->mode));
 694         return gen_binop(env, op1, op2, new_rd_ia32_And);
 695 }
 696
 697
 698
 699 /**
 700  * Creates an ia32 Or.
 701  *
 702  * @param env   The transformation environment
 703  * @return The created ia32 Or node
 704  */
 705 static ir_node *gen_Or(ia32_transform_env_t *env) {
 706         ir_node *op1 = get_Or_left(env->irn);
 707         ir_node *op2 = get_Or_right(env->irn);
 708
 709         assert (! mode_is_float(env->mode));
 710         return gen_binop(env, op1, op2, new_rd_ia32_Or);
 711 }
 712
 713
 714
 715 /**
 716  * Creates an ia32 Eor.
 717  *
 718  * @param env   The transformation environment
 719  * @return The created ia32 Eor node
 720  */
 721 static ir_node *gen_Eor(ia32_transform_env_t *env) {
 722         ir_node *op1 = get_Eor_left(env->irn);
 723         ir_node *op2 = get_Eor_right(env->irn);
 724
 725         assert(! mode_is_float(env->mode));
 726         return gen_binop(env, op1, op2, new_rd_ia32_Eor);
 727 }
 728
 729
 730
 731 /**
 732  * Creates an ia32 Max.
 733  *
 734  * @param env      The transformation environment
 735  * @return the created ia32 Max node
 736  */
 737 static ir_node *gen_Max(ia32_transform_env_t *env) {
 738         ir_node *op1 = get_irn_n(env->irn, 0);
 739         ir_node *op2 = get_irn_n(env->irn, 1);
 740         ir_node *new_op;
 741
 742         if (mode_is_float(env->mode)) {
 743                 FP_USED(env->cg);
 744                 if (USE_SSE2(env->cg))
 745                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMax);
 746                 else {
 747                         assert(0);
 748                 }
 749         }
 750         else {
 751                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
 752                 set_ia32_am_support(new_op, ia32_am_None);
 753                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 754         }
 755
 756         return new_op;
 757 }
 758
 759
 760
 761 /**
 762  * Creates an ia32 Min.
 763  *
 764  * @param env      The transformation environment
 765  * @return the created ia32 Min node
 766  */
 767 static ir_node *gen_Min(ia32_transform_env_t *env) {
 768         ir_node *op1 = get_irn_n(env->irn, 0);
 769         ir_node *op2 = get_irn_n(env->irn, 1);
 770         ir_node *new_op;
 771
 772         if (mode_is_float(env->mode)) {
 773                 FP_USED(env->cg);
 774                 if (USE_SSE2(env->cg))
 775                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMin);
 776                 else {
 777                         assert(0);
 778                 }
 779         }
 780         else {
 781                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
 782                 set_ia32_am_support(new_op, ia32_am_None);
 783                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 784         }
 785
 786         return new_op;
 787 }
 788
 789
 790
 791 /**
 792  * Creates an ia32 Sub with immediate.
 793  *
 794  * @param env        The transformation environment
 795  * @param expr_op    The first operator
 796  * @param const_op   The constant operator
 797  * @return The created ia32 Sub node
 798  */
 799 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 800         ir_node                *new_op     = NULL;
 801         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 802         dbg_info               *dbg        = env->dbg;
 803         ir_graph               *irg        = env->irg;
 804         ir_node                *block      = env->block;
 805         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 806         ir_node                *nomem      = new_NoMem();
 807         int                     normal_sub = 1;
 808         tarval_classification_t class_tv, class_negtv;
 809         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 810
 811         /* try to optimize to inc/dec  */
 812         if ((env->cg->opt & IA32_OPT_INCDEC) && tv) {
 813                 /* optimize tarvals */
 814                 class_tv    = classify_tarval(tv);
 815                 class_negtv = classify_tarval(tarval_neg(tv));
 816
 817                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
 818                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
 819                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem);
 820                         normal_sub = 0;
 821                 }
 822                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
 823                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
 824                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem);
 825                         normal_sub = 0;
 826                 }
 827         }
 828
 829         if (normal_sub) {
 830                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 831                 set_ia32_Immop_attr(new_op, const_op);
 832         }
 833
 834         return new_op;
 835 }
 836
 837 /**
 838  * Creates an ia32 Sub.
 839  *
 840  * @param env   The transformation environment
 841  * @return The created ia32 Sub node
 842  */
 843 static ir_node *gen_Sub(ia32_transform_env_t *env) {
 844         ir_node  *new_op = NULL;
 845         dbg_info *dbg    = env->dbg;
 846         ir_mode  *mode   = env->mode;
 847         ir_graph *irg    = env->irg;
 848         ir_node  *block  = env->block;
 849         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 850         ir_node  *nomem  = new_NoMem();
 851         ir_node  *op1    = get_Sub_left(env->irn);
 852         ir_node  *op2    = get_Sub_right(env->irn);
 853         ir_node  *expr_op, *imm_op;
 854
 855         /* Check if immediate optimization is on and */
 856         /* if it's an operation with immediate.      */
 857         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
 858         expr_op = get_expr_op(op1, op2);
 859
 860         assert((expr_op || imm_op) && "invalid operands");
 861
 862         if (mode_is_float(mode)) {
 863                 FP_USED(env->cg);
 864                 if (USE_SSE2(env->cg))
 865                         return gen_binop(env, op1, op2, new_rd_ia32_xSub);
 866                 else
 867                         return gen_binop(env, op1, op2, new_rd_ia32_vfsub);
 868         }
 869         else {
 870                 /* integer SUB */
 871                 if (! expr_op) {
 872                         /* No expr_op means, that we have two const - one symconst and */
 873                         /* one tarval or another symconst - because this case is not   */
 874                         /* covered by constant folding                                 */
 875                         /* We need to check for:                                       */
 876                         /*  1) symconst - const    -> becomes a LEA                    */
 877                         /*  2) symconst - symconst -> becomes a const - LEA as the elf */
 878                         /*        linker doesn't support two symconsts                 */
 879
 880                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 881                                 /* this is the 2nd case */
 882                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 883                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 884                                 set_ia32_am_sc_sign(new_op);
 885                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 886
 887                                 DBG_OPT_LEA3(op1, op2, env->irn, new_op);
 888                         }
 889                         else {
 890                                 /* this is the 1st case */
 891                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 892
 893                                 DBG_OPT_LEA3(op1, op2, env->irn, new_op);
 894
 895                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 896                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 897                                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
 898                                 }
 899                                 else {
 900                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 901                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 902                                         set_ia32_am_sc_sign(new_op);
 903                                 }
 904                                 set_ia32_am_flavour(new_op, ia32_am_O);
 905                         }
 906
 907                         /* set AM support */
 908                         set_ia32_am_support(new_op, ia32_am_Source);
 909                         set_ia32_op_type(new_op, ia32_AddrModeS);
 910
 911                         /* Lea doesn't need a Proj */
 912                         return new_op;
 913                 }
 914                 else if (imm_op) {
 915                         /* This is expr - const */
 916                         new_op = gen_imm_Sub(env, expr_op, imm_op);
 917
 918                         /* set AM support */
 919                         set_ia32_am_support(new_op, ia32_am_Dest);
 920                 }
 921                 else {
 922                         /* This is a normal sub */
 923                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 924
 925                         /* set AM support */
 926                         set_ia32_am_support(new_op, ia32_am_Full);
 927                 }
 928         }
 929
 930         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 931
 932         set_ia32_res_mode(new_op, mode);
 933
 934         return new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Sub_res);
 935 }
 936
 937
 938
 939 /**
 940  * Generates an ia32 DivMod with additional infrastructure for the
 941  * register allocator if needed.
 942  *
 943  * @param env      The transformation environment
 944  * @param dividend -no comment- :)
 945  * @param divisor  -no comment- :)
 946  * @param dm_flav  flavour_Div/Mod/DivMod
 947  * @return The created ia32 DivMod node
 948  */
 949 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
 950         ir_node  *res, *proj;
 951         ir_node  *edx_node, *cltd;
 952         ir_node  *in_keep[1];
 953         dbg_info *dbg   = env->dbg;
 954         ir_graph *irg   = env->irg;
 955         ir_node  *block = env->block;
 956         ir_mode  *mode  = env->mode;
 957         ir_node  *irn   = env->irn;
 958         ir_node  *mem;
 959         int      n;
 960
 961         switch (dm_flav) {
 962                 case flavour_Div:
 963                         mem  = get_Div_mem(irn);
 964                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Div_res));
 965                         break;
 966                 case flavour_Mod:
 967                         mem  = get_Mod_mem(irn);
 968                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Mod_res));
 969                         break;
 970                 case flavour_DivMod:
 971                         mem  = get_DivMod_mem(irn);
 972                         mode = get_irn_mode(get_proj_for_pn(irn, pn_DivMod_res_div));
 973                         break;
 974                 default:
 975                         assert(0);
 976         }
 977
 978         if (mode_is_signed(mode)) {
 979                 /* in signed mode, we need to sign extend the dividend */
 980                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend);
 981                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_ia32_Cdq_EAX);
 982                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_ia32_Cdq_EDX);
 983         }
 984         else {
 985                 edx_node = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode_Iu);
 986                 set_ia32_Const_type(edx_node, ia32_Const);
 987                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
 988         }
 989
 990         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, dm_flav);
 991
 992         set_ia32_n_res(res, 2);
 993
 994         /* Only one proj is used -> We must add a second proj and */
 995         /* connect this one to a Keep node to eat up the second   */
 996         /* destroyed register.                                    */
 997         n    = get_irn_n_edges(irn);
 998         proj = NULL;
 999         if (n == 2)
1000                 proj = ia32_get_proj_for_mode(irn, mode_M);
1001
1002         /* in case of two projs, one must be the memory proj */
1003         if (n == 1 || (n == 2 && proj)) {
1004                 proj = ia32_get_res_proj(irn);
1005                 assert(proj && "Result proj expected");
1006
1007                 if (get_irn_op(irn) == op_Div) {
1008                         set_Proj_proj(proj, pn_DivMod_res_div);
1009                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode, pn_DivMod_res_mod);
1010                 }
1011                 else {
1012                         set_Proj_proj(proj, pn_DivMod_res_mod);
1013                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode, pn_DivMod_res_div);
1014                 }
1015
1016                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
1017         }
1018
1019         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1020
1021         set_ia32_res_mode(res, mode);
1022
1023         return res;
1024 }
1025
1026
1027 /**
1028  * Wrapper for generate_DivMod. Sets flavour_Mod.
1029  *
1030  * @param env      The transformation environment
1031  */
1032 static ir_node *gen_Mod(ia32_transform_env_t *env) {
1033         return generate_DivMod(env, get_Mod_left(env->irn), get_Mod_right(env->irn), flavour_Mod);
1034 }
1035
1036 /**
1037  * Wrapper for generate_DivMod. Sets flavour_Div.
1038  *
1039  * @param env      The transformation environment
1040  */
1041 static ir_node *gen_Div(ia32_transform_env_t *env) {
1042         return generate_DivMod(env, get_Div_left(env->irn), get_Div_right(env->irn), flavour_Div);
1043 }
1044
1045 /**
1046  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1047  */
1048 static ir_node *gen_DivMod(ia32_transform_env_t *env) {
1049         return generate_DivMod(env, get_DivMod_left(env->irn), get_DivMod_right(env->irn), flavour_DivMod);
1050 }
1051
1052
1053
1054 /**
1055  * Creates an ia32 floating Div.
1056  *
1057  * @param env   The transformation environment
1058  * @return The created ia32 xDiv node
1059  */
1060 static ir_node *gen_Quot(ia32_transform_env_t *env) {
1061         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1062         ir_node *new_op;
1063         ir_node *nomem = new_rd_NoMem(env->irg);
1064         ir_node *op1   = get_Quot_left(env->irn);
1065         ir_node *op2   = get_Quot_right(env->irn);
1066
1067         FP_USED(env->cg);
1068         if (USE_SSE2(env->cg)) {
1069                 if (is_ia32_xConst(op2)) {
1070                         new_op = new_rd_ia32_xDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, noreg, nomem);
1071                         set_ia32_am_support(new_op, ia32_am_None);
1072                         set_ia32_Immop_attr(new_op, op2);
1073                 }
1074                 else {
1075                         new_op = new_rd_ia32_xDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem);
1076                         set_ia32_am_support(new_op, ia32_am_Source);
1077                 }
1078         }
1079         else {
1080                 new_op = new_rd_ia32_vfdiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem);
1081                 set_ia32_am_support(new_op, ia32_am_Source);
1082         }
1083         set_ia32_res_mode(new_op, get_irn_mode(get_proj_for_pn(env->irn, pn_Quot_res)));
1084         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1085
1086         return new_op;
1087 }
1088
1089
1090
1091 /**
1092  * Creates an ia32 Shl.
1093  *
1094  * @param env   The transformation environment
1095  * @return The created ia32 Shl node
1096  */
1097 static ir_node *gen_Shl(ia32_transform_env_t *env) {
1098         return gen_shift_binop(env, get_Shl_left(env->irn), get_Shl_right(env->irn), new_rd_ia32_Shl);
1099 }
1100
1101
1102
1103 /**
1104  * Creates an ia32 Shr.
1105  *
1106  * @param env   The transformation environment
1107  * @return The created ia32 Shr node
1108  */
1109 static ir_node *gen_Shr(ia32_transform_env_t *env) {
1110         return gen_shift_binop(env, get_Shr_left(env->irn), get_Shr_right(env->irn), new_rd_ia32_Shr);
1111 }
1112
1113
1114
1115 /**
1116  * Creates an ia32 Shrs.
1117  *
1118  * @param env   The transformation environment
1119  * @return The created ia32 Shrs node
1120  */
1121 static ir_node *gen_Shrs(ia32_transform_env_t *env) {
1122         return gen_shift_binop(env, get_Shrs_left(env->irn), get_Shrs_right(env->irn), new_rd_ia32_Shrs);
1123 }
1124
1125
1126
1127 /**
1128  * Creates an ia32 RotL.
1129  *
1130  * @param env   The transformation environment
1131  * @param op1   The first operator
1132  * @param op2   The second operator
1133  * @return The created ia32 RotL node
1134  */
1135 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1136         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
1137 }
1138
1139
1140
1141 /**
1142  * Creates an ia32 RotR.
1143  * NOTE: There is no RotR with immediate because this would always be a RotL
1144  *       "imm-mode_size_bits" which can be pre-calculated.
1145  *
1146  * @param env   The transformation environment
1147  * @param op1   The first operator
1148  * @param op2   The second operator
1149  * @return The created ia32 RotR node
1150  */
1151 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1152         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
1153 }
1154
1155
1156
1157 /**
1158  * Creates an ia32 RotR or RotL (depending on the found pattern).
1159  *
1160  * @param env   The transformation environment
1161  * @return The created ia32 RotL or RotR node
1162  */
1163 static ir_node *gen_Rot(ia32_transform_env_t *env) {
1164         ir_node *rotate = NULL;
1165         ir_node *op1    = get_Rot_left(env->irn);
1166         ir_node *op2    = get_Rot_right(env->irn);
1167
1168         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1169                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1170                  that means we can create a RotR instead of an Add and a RotL */
1171
1172         if (is_Proj(op2)) {
1173                 ir_node *pred = get_Proj_pred(op2);
1174
1175                 if (is_ia32_Add(pred)) {
1176                         ir_node *pred_pred = get_irn_n(pred, 2);
1177                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1178                         long     bits      = get_mode_size_bits(env->mode);
1179
1180                         if (is_Proj(pred_pred)) {
1181                                 pred_pred = get_Proj_pred(pred_pred);
1182                         }
1183
1184                         if (is_ia32_Minus(pred_pred) &&
1185                                 tarval_is_long(tv)       &&
1186                                 get_tarval_long(tv) == bits)
1187                         {
1188                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1189                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1190                         }
1191
1192                 }
1193         }
1194
1195         if (!rotate) {
1196                 rotate = gen_RotL(env, op1, op2);
1197         }
1198
1199         return rotate;
1200 }
1201
1202
1203
1204 /**
1205  * Transforms a Minus node.
1206  *
1207  * @param env   The transformation environment
1208  * @param op    The Minus operand
1209  * @return The created ia32 Minus node
1210  */
1211 ir_node *gen_Minus_ex(ia32_transform_env_t *env, ir_node *op) {
1212         ident   *name;
1213         ir_node *new_op;
1214         int      size;
1215
1216         if (mode_is_float(env->mode)) {
1217                 FP_USED(env->cg);
1218                 if (USE_SSE2(env->cg)) {
1219                         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1220                         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1221                         ir_node *nomem    = new_rd_NoMem(env->irg);
1222
1223                         new_op = new_rd_ia32_xEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem);
1224
1225                         size   = get_mode_size_bits(env->mode);
1226                         name   = gen_fp_known_const(env->mode, size == 32 ? ia32_SSIGN : ia32_DSIGN);
1227
1228                         set_ia32_am_sc(new_op, name);
1229
1230                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1231
1232                         set_ia32_res_mode(new_op, env->mode);
1233                         set_ia32_op_type(new_op, ia32_AddrModeS);
1234                         set_ia32_ls_mode(new_op, env->mode);
1235
1236                         new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, pn_ia32_xEor_res);
1237                 }
1238                 else {
1239                         new_op = new_rd_ia32_vfchs(env->dbg, env->irg, env->block, op, env->mode);
1240                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1241                 }
1242         }
1243         else {
1244                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1245         }
1246
1247         return new_op;
1248 }
1249
1250 /**
1251  * Transforms a Minus node.
1252  *
1253  * @param env   The transformation environment
1254  * @return The created ia32 Minus node
1255  */
1256 static ir_node *gen_Minus(ia32_transform_env_t *env) {
1257         return gen_Minus_ex(env, get_Minus_op(env->irn));
1258 }
1259
1260
1261 /**
1262  * Transforms a Not node.
1263  *
1264  * @param env   The transformation environment
1265  * @return The created ia32 Not node
1266  */
1267 static ir_node *gen_Not(ia32_transform_env_t *env) {
1268         assert (! mode_is_float(env->mode));
1269         return gen_unop(env, get_Not_op(env->irn), new_rd_ia32_Not);
1270 }
1271
1272
1273
1274 /**
1275  * Transforms an Abs node.
1276  *
1277  * @param env   The transformation environment
1278  * @return The created ia32 Abs node
1279  */
1280 static ir_node *gen_Abs(ia32_transform_env_t *env) {
1281         ir_node  *res, *p_eax, *p_edx;
1282         dbg_info *dbg      = env->dbg;
1283         ir_mode  *mode     = env->mode;
1284         ir_graph *irg      = env->irg;
1285         ir_node  *block    = env->block;
1286         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1287         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1288         ir_node  *nomem    = new_NoMem();
1289         ir_node  *op       = get_Abs_op(env->irn);
1290         int       size;
1291         ident    *name;
1292
1293         if (mode_is_float(mode)) {
1294                 FP_USED(env->cg);
1295                 if (USE_SSE2(env->cg)) {
1296                         res = new_rd_ia32_xAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem);
1297
1298                         size   = get_mode_size_bits(mode);
1299                         name   = gen_fp_known_const(mode, size == 32 ? ia32_SABS : ia32_DABS);
1300
1301                         set_ia32_am_sc(res, name);
1302
1303                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1304
1305                         set_ia32_res_mode(res, mode);
1306                         set_ia32_op_type(res, ia32_AddrModeS);
1307                         set_ia32_ls_mode(res, env->mode);
1308
1309                         res = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_xAnd_res);
1310                 }
1311                 else {
1312                         res = new_rd_ia32_vfabs(dbg, irg, block, op, mode);
1313                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1314                 }
1315         }
1316         else {
1317                 res   = new_rd_ia32_Cdq(dbg, irg, block, op);
1318                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1319                 set_ia32_res_mode(res, mode);
1320
1321                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Cdq_EAX);
1322                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Cdq_EDX);
1323
1324                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem);
1325                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1326                 set_ia32_res_mode(res, mode);
1327
1328                 res   = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Eor_res);
1329
1330                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem);
1331                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1332                 set_ia32_res_mode(res, mode);
1333
1334                 res   = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Sub_res);
1335         }
1336
1337         return res;
1338 }
1339
1340
1341
1342 /**
1343  * Transforms a Load.
1344  *
1345  * @param env   The transformation environment
1346  * @return the created ia32 Load node
1347  */
1348 static ir_node *gen_Load(ia32_transform_env_t *env) {
1349         ir_node *node  = env->irn;
1350         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1351         ir_node *ptr   = get_Load_ptr(node);
1352         ir_node *lptr  = ptr;
1353         ir_mode *mode  = get_Load_mode(node);
1354         int     is_imm = 0;
1355         ir_node *new_op;
1356         ia32_am_flavour_t am_flav = ia32_am_B;
1357
1358         /* address might be a constant (symconst or absolute address) */
1359         if (is_ia32_Const(ptr)) {
1360                 lptr   = noreg;
1361                 is_imm = 1;
1362         }
1363
1364         if (mode_is_float(mode)) {
1365                 FP_USED(env->cg);
1366                 if (USE_SSE2(env->cg))
1367                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1368                 else
1369                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1370         }
1371         else {
1372                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1373         }
1374
1375         /* base is an constant address */
1376         if (is_imm) {
1377                 if (get_ia32_op_type(ptr) == ia32_SymConst) {
1378                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1379                         am_flav = ia32_am_N;
1380                 }
1381                 else {
1382                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1383                         am_flav = ia32_am_O;
1384                 }
1385         }
1386
1387         set_ia32_am_support(new_op, ia32_am_Source);
1388         set_ia32_op_type(new_op, ia32_AddrModeS);
1389         set_ia32_am_flavour(new_op, am_flav);
1390         set_ia32_ls_mode(new_op, mode);
1391
1392         /*
1393                 check for special case: the loaded value might not be used (optimized, volatile, ...)
1394                 we add a Proj + Keep for volatile loads and ignore all other cases
1395         */
1396         if (! get_proj_for_pn(node, pn_Load_res) && get_Load_volatility(node) == volatility_is_volatile) {
1397                 /* add a result proj and a Keep to produce a pseudo use */
1398                 ir_node *proj = new_r_Proj(env->irg, env->block, new_op, mode, pn_ia32_Load_res);
1399                 be_new_Keep(arch_get_irn_reg_class(env->cg->arch_env, proj, -1), env->irg, env->block, 1, &proj);
1400         }
1401
1402         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1403
1404         return new_op;
1405 }
1406
1407
1408
1409 /**
1410  * Transforms a Store.
1411  *
1412  * @param env   The transformation environment
1413  * @return the created ia32 Store node
1414  */
1415 static ir_node *gen_Store(ia32_transform_env_t *env) {
1416         ir_node *node    = env->irn;
1417         ir_node *noreg   = ia32_new_NoReg_gp(env->cg);
1418         ir_node *val     = get_Store_value(node);
1419         ir_node *ptr     = get_Store_ptr(node);
1420         ir_node *sptr    = ptr;
1421         ir_node *mem     = get_Store_mem(node);
1422         ir_mode *mode    = get_irn_mode(val);
1423         ir_node *sval    = val;
1424         int      is_imm  = 0;
1425         ir_node *new_op;
1426         ia32_am_flavour_t am_flav = ia32_am_B;
1427         ia32_immop_type_t immop   = ia32_ImmNone;
1428
1429         if (! mode_is_float(mode)) {
1430                 /* in case of storing a const (but not a symconst) -> make it an attribute */
1431                 if (is_ia32_Cnst(val)) {
1432                         switch (get_ia32_op_type(val)) {
1433                         case ia32_Const:
1434                                 immop = ia32_ImmConst;
1435                                 break;
1436                         case ia32_SymConst:
1437                                 immop = ia32_ImmSymConst;
1438                                 break;
1439                         default:
1440                                 assert(0 && "unsupported Const type");
1441                         }
1442                         sval = noreg;
1443                 }
1444         }
1445
1446         /* address might be a constant (symconst or absolute address) */
1447         if (is_ia32_Const(ptr)) {
1448                 sptr   = noreg;
1449                 is_imm = 1;
1450         }
1451
1452         if (mode_is_float(mode)) {
1453                 FP_USED(env->cg);
1454                 if (USE_SSE2(env->cg))
1455                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1456                 else
1457                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1458         }
1459         else if (get_mode_size_bits(mode) == 8) {
1460                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1461         }
1462         else {
1463                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1464         }
1465
1466         /* stored const is an attribute (saves a register) */
1467         if (! mode_is_float(mode) && is_ia32_Cnst(val)) {
1468                 set_ia32_Immop_attr(new_op, val);
1469         }
1470
1471         /* base is an constant address */
1472         if (is_imm) {
1473                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1474                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1475                         am_flav = ia32_am_N;
1476                 }
1477                 else {
1478                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1479                         am_flav = ia32_am_O;
1480                 }
1481         }
1482
1483         set_ia32_am_support(new_op, ia32_am_Dest);
1484         set_ia32_op_type(new_op, ia32_AddrModeD);
1485         set_ia32_am_flavour(new_op, am_flav);
1486         set_ia32_ls_mode(new_op, mode);
1487         set_ia32_immop_type(new_op, immop);
1488
1489         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1490
1491         return new_op;
1492 }
1493
1494
1495
1496 /**
1497  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1498  *
1499  * @param env   The transformation environment
1500  * @return The transformed node.
1501  */
1502 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1503         dbg_info *dbg      = env->dbg;
1504         ir_graph *irg      = env->irg;
1505         ir_node  *block    = env->block;
1506         ir_node  *node     = env->irn;
1507         ir_node  *sel      = get_Cond_selector(node);
1508         ir_mode  *sel_mode = get_irn_mode(sel);
1509         ir_node  *res      = NULL;
1510         ir_node  *pred     = NULL;
1511         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1512         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1513
1514         if (is_Proj(sel) && sel_mode == mode_b) {
1515                 ir_node  *nomem = new_NoMem();
1516
1517                 pred  = get_Proj_pred(sel);
1518
1519                 /* get both compare operators */
1520                 cmp_a = get_Cmp_left(pred);
1521                 cmp_b = get_Cmp_right(pred);
1522
1523                 /* check if we can use a CondJmp with immediate */
1524                 cnst = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(cmp_a, cmp_b) : NULL;
1525                 expr = get_expr_op(cmp_a, cmp_b);
1526
1527                 if (cnst && expr) {
1528                         pn_Cmp pnc = get_Proj_proj(sel);
1529
1530                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_is_int(get_irn_mode(expr))) {
1531                                 if (get_ia32_op_type(cnst) == ia32_Const &&
1532                                         classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL)
1533                                 {
1534                                         /* a Cmp A =/!= 0 */
1535                                         ir_node    *op1  = expr;
1536                                         ir_node    *op2  = expr;
1537                                         ir_node    *and  = skip_Proj(expr);
1538                                         const char *cnst = NULL;
1539
1540                                         /* check, if expr is an only once used And operation */
1541                                         if (get_irn_n_edges(expr) == 1 && is_ia32_And(and)) {
1542                                                 op1 = get_irn_n(and, 2);
1543                                                 op2 = get_irn_n(and, 3);
1544
1545                                                 cnst = (is_ia32_ImmConst(and) || is_ia32_ImmSymConst(and)) ? get_ia32_cnst(and) : NULL;
1546                                         }
1547                                         res = new_rd_ia32_TestJmp(dbg, irg, block, op1, op2);
1548                                         set_ia32_pncode(res, get_Proj_proj(sel));
1549                                         set_ia32_res_mode(res, get_irn_mode(op1));
1550
1551                                         if (cnst) {
1552                                                 copy_ia32_Immop_attr(res, and);
1553                                         }
1554
1555                                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1556                                         return res;
1557                                 }
1558                         }
1559
1560                         if (mode_is_float(get_irn_mode(expr))) {
1561                                 FP_USED(env->cg);
1562                                 if (USE_SSE2(env->cg))
1563                                         res = new_rd_ia32_xCondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem);
1564                                 else {
1565                                         assert(0);
1566                                 }
1567                         }
1568                         else {
1569                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem);
1570                         }
1571                         set_ia32_Immop_attr(res, cnst);
1572                         set_ia32_res_mode(res, get_irn_mode(expr));
1573                 }
1574                 else {
1575                         if (mode_is_float(get_irn_mode(cmp_a))) {
1576                                 FP_USED(env->cg);
1577                                 if (USE_SSE2(env->cg))
1578                                         res = new_rd_ia32_xCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1579                                 else {
1580                                         ir_node *proj_eax;
1581                                         res = new_rd_ia32_vfCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1582                                         proj_eax = new_r_Proj(irg, block, res, mode_Is, pn_ia32_vfCondJmp_temp_reg_eax);
1583                                         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, &proj_eax);
1584                                 }
1585                         }
1586                         else {
1587                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1588                                 set_ia32_commutative(res);
1589                         }
1590                         set_ia32_res_mode(res, get_irn_mode(cmp_a));
1591                 }
1592
1593                 set_ia32_pncode(res, get_Proj_proj(sel));
1594                 //set_ia32_am_support(res, ia32_am_Source);
1595         }
1596         else {
1597                 /* determine the smallest switch case value */
1598                 int switch_min = INT_MAX;
1599                 const ir_edge_t *edge;
1600                 char buf[64];
1601
1602                 foreach_out_edge(node, edge) {
1603                         int pn = get_Proj_proj(get_edge_src_irn(edge));
1604                         switch_min = pn < switch_min ? pn : switch_min;
1605                 }
1606
1607                 if (switch_min) {
1608                         /* if smallest switch case is not 0 we need an additional sub */
1609                         snprintf(buf, sizeof(buf), "%d", switch_min);
1610                         res = new_rd_ia32_Lea(dbg, irg, block, sel, noreg, mode_Is);
1611                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1612                         sub_ia32_am_offs(res, buf);
1613                         set_ia32_am_flavour(res, ia32_am_OB);
1614                         set_ia32_am_support(res, ia32_am_Source);
1615                         set_ia32_op_type(res, ia32_AddrModeS);
1616                 }
1617
1618                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, switch_min ? res : sel, mode_T);
1619                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1620                 set_ia32_res_mode(res, get_irn_mode(sel));
1621         }
1622
1623         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1624         return res;
1625 }
1626
1627
1628
1629 /**
1630  * Transforms a CopyB node.
1631  *
1632  * @param env   The transformation environment
1633  * @return The transformed node.
1634  */
1635 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1636         ir_node  *res      = NULL;
1637         dbg_info *dbg      = env->dbg;
1638         ir_graph *irg      = env->irg;
1639         ir_node  *block    = env->block;
1640         ir_node  *node     = env->irn;
1641         ir_node  *src      = get_CopyB_src(node);
1642         ir_node  *dst      = get_CopyB_dst(node);
1643         ir_node  *mem      = get_CopyB_mem(node);
1644         int      size      = get_type_size_bytes(get_CopyB_type(node));
1645         ir_mode  *dst_mode = get_irn_mode(dst);
1646         ir_mode  *src_mode = get_irn_mode(src);
1647         int      rem;
1648         ir_node  *in[3], *tmp;
1649
1650         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
1651         /* then we need the size explicitly in ECX.                    */
1652         if (size >= 32 * 4) {
1653                 rem = size & 0x3; /* size % 4 */
1654                 size >>= 2;
1655
1656                 res = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode_Is);
1657                 set_ia32_op_type(res, ia32_Const);
1658                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1659
1660                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem);
1661                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1662
1663                 /* ok: now attach Proj's because rep movsd will destroy esi, edi and ecx */
1664                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_DST);
1665                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_SRC);
1666                 in[2] = new_r_Proj(irg, block, res, mode_Is, pn_ia32_CopyB_CNT);
1667                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 3, in);
1668
1669                 tmp = ia32_get_proj_for_mode(node, mode_M);
1670                 set_Proj_proj(tmp, pn_ia32_CopyB_M);
1671         }
1672         else {
1673                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem);
1674                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1675                 set_ia32_immop_type(res, ia32_ImmConst);
1676
1677                 /* ok: now attach Proj's because movsd will destroy esi and edi */
1678                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_i_DST);
1679                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_i_SRC);
1680                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
1681
1682                 tmp = ia32_get_proj_for_mode(node, mode_M);
1683                 set_Proj_proj(tmp, pn_ia32_CopyB_i_M);
1684         }
1685
1686         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1687
1688         return res;
1689 }
1690
1691
1692
1693 /**
1694  * Transforms a Mux node into CMov.
1695  *
1696  * @param env   The transformation environment
1697  * @return The transformed node.
1698  */
1699 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1700 #if 0
1701         ir_node *node   = env->irn;
1702         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1703                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1704
1705         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1706
1707         return new_op;
1708 #endif
1709         return NULL;
1710 }
1711
1712 typedef ir_node *cmov_func_t(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *cmp_a, ir_node *cmp_b, \
1713                              ir_node *psi_true, ir_node *psi_default, ir_mode *mode);
1714
1715 /**
1716  * Transforms a Psi node into CMov.
1717  *
1718  * @param env   The transformation environment
1719  * @return The transformed node.
1720  */
1721 static ir_node *gen_Psi(ia32_transform_env_t *env) {
1722         ia32_code_gen_t *cg   = env->cg;
1723         dbg_info *dbg         = env->dbg;
1724         ir_graph *irg         = env->irg;
1725         ir_mode  *mode        = env->mode;
1726         ir_node  *block       = env->block;
1727         ir_node  *node        = env->irn;
1728         ir_node  *cmp_proj    = get_Mux_sel(node);
1729         ir_node  *psi_true    = get_Psi_val(node, 0);
1730         ir_node  *psi_default = get_Psi_default(node);
1731         ir_node  *noreg       = ia32_new_NoReg_gp(cg);
1732         ir_node  *nomem       = new_rd_NoMem(irg);
1733         ir_node  *cmp, *cmp_a, *cmp_b, *and1, *and2, *new_op = NULL;
1734         int      pnc;
1735
1736         assert(get_irn_mode(cmp_proj) == mode_b && "Condition for Psi must have mode_b");
1737
1738         cmp   = get_Proj_pred(cmp_proj);
1739         cmp_a = get_Cmp_left(cmp);
1740         cmp_b = get_Cmp_right(cmp);
1741         pnc   = get_Proj_proj(cmp_proj);
1742
1743         if (mode_is_float(mode)) {
1744                 /* floating point psi */
1745                 FP_USED(cg);
1746
1747                 /* 1st case: compare operands are float too */
1748                 if (USE_SSE2(cg)) {
1749                         /* psi(cmp(a, b), t, f) can be done as: */
1750                         /* tmp = cmp a, b                       */
1751                         /* tmp2 = t and tmp                     */
1752                         /* tmp3 = f and not tmp                 */
1753                         /* res  = tmp2 or tmp3                  */
1754
1755                         /* in case the compare operands are int, we move them into xmm register */
1756                         if (! mode_is_float(get_irn_mode(cmp_a))) {
1757                                 cmp_a = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_a, node, mode_D);
1758                                 cmp_b = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_b, node, mode_D);
1759
1760                                 pnc |= 8;  /* transform integer compare to fp compare */
1761                         }
1762
1763                         new_op = new_rd_ia32_xCmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1764                         set_ia32_pncode(new_op, pnc);
1765                         set_ia32_am_support(new_op, ia32_am_Source);
1766                         set_ia32_res_mode(new_op, mode);
1767                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1768                         new_op = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_xCmp_res);
1769
1770                         and1 = new_rd_ia32_xAnd(dbg, irg, block, noreg, noreg, psi_true, new_op, nomem);
1771                         set_ia32_am_support(and1, ia32_am_None);
1772                         set_ia32_res_mode(and1, mode);
1773                         SET_IA32_ORIG_NODE(and1, ia32_get_old_node_name(cg, node));
1774                         and1 = new_rd_Proj(dbg, irg, block, and1, mode, pn_ia32_xAnd_res);
1775
1776                         and2 = new_rd_ia32_xAndNot(dbg, irg, block, noreg, noreg, new_op, psi_default, nomem);
1777                         set_ia32_am_support(and2, ia32_am_None);
1778                         set_ia32_res_mode(and2, mode);
1779                         SET_IA32_ORIG_NODE(and2, ia32_get_old_node_name(cg, node));
1780                         and2 = new_rd_Proj(dbg, irg, block, and2, mode, pn_ia32_xAndNot_res);
1781
1782                         new_op = new_rd_ia32_xOr(dbg, irg, block, noreg, noreg, and1, and2, nomem);
1783                         set_ia32_am_support(new_op, ia32_am_None);
1784                         set_ia32_res_mode(new_op, mode);
1785                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1786                         new_op = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_xOr_res);
1787                 }
1788                 else {
1789                         /* x87 FPU */
1790                         new_op = new_rd_ia32_vfCMov(dbg, irg, block, cmp_a, cmp_b, psi_true, psi_default, mode);
1791                         set_ia32_pncode(new_op, pnc);
1792                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, node));
1793                 }
1794         }
1795         else {
1796                 /* integer psi */
1797                 construct_binop_func *set_func  = NULL;
1798                 cmov_func_t          *cmov_func = NULL;
1799
1800                 if (mode_is_float(get_irn_mode(cmp_a))) {
1801                         /* 1st case: compare operands are floats */
1802                         FP_USED(cg);
1803
1804                         if (USE_SSE2(cg)) {
1805                                 /* SSE FPU */
1806                                 set_func  = new_rd_ia32_xCmpSet;
1807                                 cmov_func = new_rd_ia32_xCmpCMov;
1808                         }
1809                         else {
1810                                 /* x87 FPU */
1811                                 set_func  = new_rd_ia32_vfCmpSet;
1812                                 cmov_func = new_rd_ia32_vfCmpCMov;
1813                         }
1814
1815                         pnc &= 7; /* fp compare -> int compare */
1816                 }
1817                 else {
1818                         /* 2nd case: compare operand are integer too */
1819                         set_func  = new_rd_ia32_CmpSet;
1820                         cmov_func = new_rd_ia32_CmpCMov;
1821                 }
1822
1823                 /* create the nodes */
1824
1825                 /* check for special case first: And/Or -- Cmp with 0 -- Psi */
1826                 if (is_ia32_Const_0(cmp_b) && is_Proj(cmp_a) && (is_ia32_And(get_Proj_pred(cmp_a)) || is_ia32_Or(get_Proj_pred(cmp_a)))) {
1827                         if (is_ia32_Const_1(psi_true) && is_ia32_Const_0(psi_default)) {
1828                                 /* first case for SETcc: default is 0, set to 1 iff condition is true */
1829                                 new_op = new_rd_ia32_PsiCondSet(dbg, irg, block, cmp_a, mode);
1830                                 set_ia32_pncode(new_op, pnc);
1831                         }
1832                         else if (is_ia32_Const_0(psi_true) && is_ia32_Const_1(psi_default)) {
1833                                 /* second case for SETcc: default is 1, set to 0 iff condition is true: */
1834                                 /*                        we invert condition and set default to 0      */
1835                                 new_op = new_rd_ia32_PsiCondSet(dbg, irg, block, cmp_a, mode);
1836                                 set_ia32_pncode(new_op, get_inversed_pnc(pnc));
1837                         }
1838                         else {
1839                                 /* otherwise: use CMOVcc */
1840                                 new_op = new_rd_ia32_PsiCondCMov(dbg, irg, block, cmp_a, psi_true, psi_default, mode);
1841                                 set_ia32_pncode(new_op, pnc);
1842                         }
1843
1844                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1845                 }
1846                 else {
1847                         env->irn = cmp;
1848                         if (is_ia32_Const_1(psi_true) && is_ia32_Const_0(psi_default)) {
1849                                 /* first case for SETcc: default is 0, set to 1 iff condition is true */
1850                                 new_op = gen_binop(env, cmp_a, cmp_b, set_func);
1851                                 set_ia32_pncode(get_Proj_pred(new_op), pnc);
1852                                 set_ia32_am_support(get_Proj_pred(new_op), ia32_am_Source);
1853                         }
1854                         else if (is_ia32_Const_0(psi_true) && is_ia32_Const_1(psi_default)) {
1855                                 /* second case for SETcc: default is 1, set to 0 iff condition is true: */
1856                                 /*                        we invert condition and set default to 0      */
1857                                 new_op = gen_binop(env, cmp_a, cmp_b, set_func);
1858                                 set_ia32_pncode(get_Proj_pred(new_op), get_inversed_pnc(pnc));
1859                                 set_ia32_am_support(get_Proj_pred(new_op), ia32_am_Source);
1860                         }
1861                         else {
1862                                 /* otherwise: use CMOVcc */
1863                                 new_op = cmov_func(dbg, irg, block, cmp_a, cmp_b, psi_true, psi_default, mode);
1864                                 set_ia32_pncode(new_op, pnc);
1865                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1866                         }
1867                 }
1868         }
1869
1870         return new_op;
1871 }
1872
1873
1874 /**
1875  * Following conversion rules apply:
1876  *
1877  *  INT -> INT
1878  * ============
1879  *  1) n bit -> m bit   n > m (downscale)
1880  *     a) target is signed:    movsx
1881  *     b) target is unsigned:  and with lower bits sets
1882  *  2) n bit -> m bit   n == m   (sign change)
1883  *     always ignored
1884  *  3) n bit -> m bit   n < m (upscale)
1885  *     a) source is signed:    movsx
1886  *     b) source is unsigned:  and with lower bits sets
1887  *
1888  *  INT -> FLOAT
1889  * ==============
1890  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1891  *
1892  *  FLOAT -> INT
1893  * ==============
1894  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1895  *  if target mode < 32bit: additional INT -> INT conversion (see above)
1896  *
1897  *  FLOAT -> FLOAT
1898  * ================
1899  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1900  *  x87 is mode_E internally, conversions happen only at load and store
1901  *  in non-strict semantic
1902  */
1903
1904 /**
1905  * Create a conversion from x87 state register to general purpose.
1906  */
1907 static ir_node *gen_x87_fp_to_gp(ia32_transform_env_t *env, ir_mode *tgt_mode) {
1908         ia32_code_gen_t *cg = env->cg;
1909         entity   *ent = cg->fp_to_gp;
1910         ir_graph *irg = env->irg;
1911         ir_node  *block = env->block;
1912         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1913         ir_node  *op = get_Conv_op(env->irn);
1914         ir_node  *fist, *mem, *load;
1915
1916         if (! ent) {
1917                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_vfp].mode);
1918                 ent = cg->fp_to_gp =
1919                         frame_alloc_area(get_irg_frame_type(env->irg), size, 16, 0);
1920         }
1921
1922         /* do a fist */
1923         fist = new_rd_ia32_vfist(env->dbg, irg, block, get_irg_frame(irg), noreg, op, get_irg_no_mem(irg));
1924
1925         set_ia32_frame_ent(fist, ent);
1926         set_ia32_use_frame(fist);
1927         set_ia32_am_support(fist, ia32_am_Dest);
1928         set_ia32_op_type(fist, ia32_AddrModeD);
1929         set_ia32_am_flavour(fist, ia32_B);
1930         set_ia32_ls_mode(fist, mode_F);
1931
1932         mem  = new_r_Proj(irg, block, fist, mode_M, pn_ia32_vfist_M);
1933
1934         /* do a Load */
1935         load = new_rd_ia32_Load(env->dbg, irg, block, get_irg_frame(irg), noreg, mem);
1936
1937         set_ia32_frame_ent(load, ent);
1938         set_ia32_use_frame(load);
1939         set_ia32_am_support(load, ia32_am_Source);
1940         set_ia32_op_type(load, ia32_AddrModeS);
1941         set_ia32_am_flavour(load, ia32_B);
1942         set_ia32_ls_mode(load, tgt_mode);
1943
1944         return new_r_Proj(irg, block, load, tgt_mode, pn_ia32_Load_res);
1945 }
1946
1947 /**
1948  * Create a conversion from x87 state register to general purpose.
1949  */
1950 static ir_node *gen_x87_gp_to_fp(ia32_transform_env_t *env, ir_mode *src_mode) {
1951         ia32_code_gen_t *cg = env->cg;
1952         entity   *ent = cg->gp_to_fp;
1953         ir_graph *irg = env->irg;
1954         ir_node  *block = env->block;
1955         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1956         ir_node  *nomem = get_irg_no_mem(irg);
1957         ir_node  *op = get_Conv_op(env->irn);
1958         ir_node  *fild, *store, *mem;
1959         int src_bits;
1960
1961         if (! ent) {
1962                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_gp].mode);
1963                 ent = cg->gp_to_fp =
1964                         frame_alloc_area(get_irg_frame_type(env->irg), size, size, 0);
1965         }
1966
1967         /* first convert to 32 bit */
1968         src_bits = get_mode_size_bits(src_mode);
1969         if (src_bits == 8) {
1970                 op = new_rd_ia32_Conv_I2I8Bit(env->dbg, irg, block, noreg, noreg, op, nomem);
1971                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1972         }
1973         else if (src_bits < 32) {
1974                 op = new_rd_ia32_Conv_I2I(env->dbg, irg, block, noreg, noreg, op, nomem);
1975                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1976         }
1977
1978         /* do a store */
1979         store = new_rd_ia32_Store(env->dbg, irg, block, get_irg_frame(irg), noreg, op, nomem);
1980
1981         set_ia32_frame_ent(store, ent);
1982         set_ia32_use_frame(store);
1983
1984         set_ia32_am_support(store, ia32_am_Dest);
1985         set_ia32_op_type(store, ia32_AddrModeD);
1986         set_ia32_am_flavour(store, ia32_B);
1987         set_ia32_ls_mode(store, mode_Is);
1988
1989         mem = new_r_Proj(irg, block, store, mode_M, 0);
1990
1991         /* do a fild */
1992         fild = new_rd_ia32_vfild(env->dbg, irg, block, get_irg_frame(irg), noreg, mem);
1993
1994         set_ia32_frame_ent(fild, ent);
1995         set_ia32_use_frame(fild);
1996         set_ia32_am_support(fild, ia32_am_Source);
1997         set_ia32_op_type(fild, ia32_AddrModeS);
1998         set_ia32_am_flavour(fild, ia32_B);
1999         set_ia32_ls_mode(fild, mode_F);
2000
2001         return new_r_Proj(irg, block, fild, mode_F, 0);
2002 }
2003
2004 /**
2005  * Transforms a Conv node.
2006  *
2007  * @param env   The transformation environment
2008  * @return The created ia32 Conv node
2009  */
2010 static ir_node *gen_Conv(ia32_transform_env_t *env) {
2011         dbg_info *dbg      = env->dbg;
2012         ir_graph *irg      = env->irg;
2013         ir_node  *op       = get_Conv_op(env->irn);
2014         ir_mode  *src_mode = get_irn_mode(op);
2015         ir_mode  *tgt_mode = env->mode;
2016         int      src_bits  = get_mode_size_bits(src_mode);
2017         int      tgt_bits  = get_mode_size_bits(tgt_mode);
2018         int      pn        = -1;
2019         int      kill      = 0;
2020         ir_node  *block    = env->block;
2021         ir_node  *new_op   = NULL;
2022         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
2023         ir_node  *nomem    = new_rd_NoMem(irg);
2024         ir_node  *proj;
2025         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
2026
2027         if (src_mode == tgt_mode) {
2028                 /* this can happen when changing mode_P to mode_Is */
2029                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
2030                 edges_reroute(env->irn, op, irg);
2031         }
2032         else if (mode_is_float(src_mode)) {
2033                 /* we convert from float ... */
2034                 if (mode_is_float(tgt_mode)) {
2035                         /* ... to float */
2036                         if (USE_SSE2(env->cg)) {
2037                                 DB((mod, LEVEL_1, "create Conv(float, float) ..."));
2038                                 new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem);
2039                                 pn     = pn_ia32_Conv_FP2FP_res;
2040                         }
2041                         else {
2042                                 DB((mod, LEVEL_1, "killed Conv(float, float) ..."));
2043                                 /*
2044                                         remark: we create a intermediate conv here, so modes will be spread correctly
2045                                         these convs will be killed later
2046                                 */
2047                                 new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem);
2048                                 pn     = pn_ia32_Conv_FP2FP_res;
2049                                 kill   = 1;
2050                         }
2051                 }
2052                 else {
2053                         /* ... to int */
2054                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
2055                         if (USE_SSE2(env->cg)) {
2056                                 new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem);
2057                                 pn     = pn_ia32_Conv_FP2I_res;
2058                         }
2059                         else
2060                                 return gen_x87_fp_to_gp(env, tgt_mode);
2061
2062                         /* if target mode is not int: add an additional downscale convert */
2063                         if (tgt_bits < 32) {
2064                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2065                                 set_ia32_am_support(new_op, ia32_am_Source);
2066                                 set_ia32_tgt_mode(new_op, tgt_mode);
2067                                 set_ia32_src_mode(new_op, src_mode);
2068
2069                                 proj = new_rd_Proj(dbg, irg, block, new_op, mode_Is, pn_ia32_Conv_FP2I_res);
2070
2071                                 if (tgt_bits == 8 || src_bits == 8) {
2072                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, proj, nomem);
2073                                         pn     = pn_ia32_Conv_I2I8Bit_res;
2074                                 }
2075                                 else {
2076                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, proj, nomem);
2077                                         pn     = pn_ia32_Conv_I2I_res;
2078                                 }
2079                         }
2080                 }
2081         }
2082         else {
2083                 /* we convert from int ... */
2084                 if (mode_is_float(tgt_mode)) {
2085                         FP_USED(env->cg);
2086                         /* ... to float */
2087                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
2088                         if (USE_SSE2(env->cg)) {
2089                                 new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem);
2090                                 pn     = pn_ia32_Conv_I2FP_res;
2091                         }
2092                         else
2093                                 return gen_x87_gp_to_fp(env, src_mode);
2094                 }
2095                 else {
2096                         /* ... to int */
2097                         if (get_mode_size_bits(src_mode) == tgt_bits) {
2098                                 DB((mod, LEVEL_1, "omitting equal size Conv(%+F, %+F) ...", src_mode, tgt_mode));
2099                                 /*
2100                                         remark: we create a intermediate conv here, so modes will be spread correctly
2101                                         these convs will be killed later
2102                                 */
2103                                 new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, op, nomem);
2104                                 pn     = pn_ia32_Conv_I2I_res;
2105                                 kill   = 1;
2106                         }
2107                         else {
2108                                 DB((mod, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2109                                 if (tgt_bits == 8 || src_bits == 8) {
2110                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, op, nomem);
2111                                         pn     = pn_ia32_Conv_I2I8Bit_res;
2112                                 }
2113                                 else {
2114                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, op, nomem);
2115                                         pn     = pn_ia32_Conv_I2I_res;
2116                                 }
2117                         }
2118                 }
2119         }
2120
2121         if (new_op) {
2122                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2123                 set_ia32_tgt_mode(new_op, tgt_mode);
2124                 set_ia32_src_mode(new_op, src_mode);
2125
2126                 set_ia32_am_support(new_op, ia32_am_Source);
2127
2128                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, pn);
2129
2130                 if (kill)
2131                         nodeset_insert(env->cg->kill_conv, new_op);
2132         }
2133
2134         return new_op;
2135 }
2136
2137
2138
2139 /********************************************
2140  *  _                          _
2141  * | |                        | |
2142  * | |__   ___ _ __   ___   __| | ___  ___
2143  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2144  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2145  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2146  *
2147  ********************************************/
2148
2149  /**
2150   * Decides in which block the transformed StackParam should be placed.
2151   * If the StackParam has more than one user, the dominator block of
2152   * the users will be returned. In case of only one user, this is either
2153   * the user block or, in case of a Phi, the predecessor block of the Phi.
2154   */
2155  static ir_node *get_block_transformed_stack_param(ir_node *irn) {
2156          ir_node *dom_bl = NULL;
2157
2158          if (get_irn_n_edges(irn) == 1) {
2159                  ir_node *src = get_edge_src_irn(get_irn_out_edge_first(irn));
2160
2161                  if (! is_Phi(src)) {
2162                          dom_bl = get_nodes_block(src);
2163                  }
2164                  else {
2165                          /* Determine on which in position of the Phi the irn is */
2166                          /* and get the corresponding cfg predecessor block.     */
2167
2168                          int i  = get_irn_pred_pos(src, irn);
2169                          assert(i >= 0 && "kaputt");
2170                          dom_bl = get_Block_cfgpred_block(get_nodes_block(src), i);
2171                  }
2172          }
2173          else {
2174                  dom_bl = node_users_smallest_common_dominator(irn, 1);
2175          }
2176
2177          assert(dom_bl && "dominator block not found");
2178
2179          return dom_bl;
2180  }
2181
2182 static ir_node *gen_be_StackParam(ia32_transform_env_t *env) {
2183         ir_node *new_op = NULL;
2184         ir_node *node   = env->irn;
2185         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2186         ir_node *mem    = new_rd_NoMem(env->irg);
2187         ir_node *ptr    = get_irn_n(node, 0);
2188         entity  *ent    = arch_get_frame_entity(env->cg->arch_env, node);
2189         ir_mode *mode   = env->mode;
2190
2191         /* choose the block where to place the load */
2192         env->block = get_block_transformed_stack_param(node);
2193
2194         if (mode_is_float(mode)) {
2195                 FP_USED(env->cg);
2196                 if (USE_SSE2(env->cg))
2197                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
2198                 else
2199                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
2200         }
2201         else {
2202                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
2203         }
2204
2205         set_ia32_frame_ent(new_op, ent);
2206         set_ia32_use_frame(new_op);
2207
2208         set_ia32_am_support(new_op, ia32_am_Source);
2209         set_ia32_op_type(new_op, ia32_AddrModeS);
2210         set_ia32_am_flavour(new_op, ia32_B);
2211         set_ia32_ls_mode(new_op, mode);
2212         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
2213
2214         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2215
2216         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_ia32_Load_res);
2217 }
2218
2219 /**
2220  * Transforms a FrameAddr into an ia32 Add.
2221  */
2222 static ir_node *gen_be_FrameAddr(ia32_transform_env_t *env) {
2223         ir_node *new_op = NULL;
2224         ir_node *node   = env->irn;
2225         ir_node *op     = get_irn_n(node, 0);
2226         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2227         ir_node *nomem  = new_rd_NoMem(env->irg);
2228
2229         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem);
2230         set_ia32_frame_ent(new_op, arch_get_frame_entity(env->cg->arch_env, node));
2231         set_ia32_am_support(new_op, ia32_am_Full);
2232         set_ia32_use_frame(new_op);
2233         set_ia32_immop_type(new_op, ia32_ImmConst);
2234         set_ia32_commutative(new_op);
2235
2236         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2237
2238         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, pn_ia32_Add_res);
2239 }
2240
2241 /**
2242  * Transforms a FrameLoad into an ia32 Load.
2243  */
2244 static ir_node *gen_be_FrameLoad(ia32_transform_env_t *env) {
2245         ir_node *new_op = NULL;
2246         ir_node *node   = env->irn;
2247         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2248         ir_node *mem    = get_irn_n(node, 0);
2249         ir_node *ptr    = get_irn_n(node, 1);
2250         entity  *ent    = arch_get_frame_entity(env->cg->arch_env, node);
2251         ir_mode *mode   = get_type_mode(get_entity_type(ent));
2252
2253         if (mode_is_float(mode)) {
2254                 FP_USED(env->cg);
2255                 if (USE_SSE2(env->cg))
2256                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
2257                 else
2258                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
2259         }
2260         else
2261                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
2262
2263         set_ia32_frame_ent(new_op, ent);
2264         set_ia32_use_frame(new_op);
2265
2266         set_ia32_am_support(new_op, ia32_am_Source);
2267         set_ia32_op_type(new_op, ia32_AddrModeS);
2268         set_ia32_am_flavour(new_op, ia32_B);
2269         set_ia32_ls_mode(new_op, mode);
2270
2271         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2272
2273         return new_op;
2274 }
2275
2276
2277 /**
2278  * Transforms a FrameStore into an ia32 Store.
2279  */
2280 static ir_node *gen_be_FrameStore(ia32_transform_env_t *env) {
2281         ir_node *new_op = NULL;
2282         ir_node *node   = env->irn;
2283         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2284         ir_node *mem    = get_irn_n(node, 0);
2285         ir_node *ptr    = get_irn_n(node, 1);
2286         ir_node *val    = get_irn_n(node, 2);
2287         entity  *ent    = arch_get_frame_entity(env->cg->arch_env, node);
2288         ir_mode *mode   = get_irn_mode(val);
2289
2290         if (mode_is_float(mode)) {
2291                 FP_USED(env->cg);
2292                 if (USE_SSE2(env->cg))
2293                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2294                 else
2295                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2296         }
2297         else if (get_mode_size_bits(mode) == 8) {
2298                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2299         }
2300         else {
2301                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2302         }
2303
2304         set_ia32_frame_ent(new_op, ent);
2305         set_ia32_use_frame(new_op);
2306
2307         set_ia32_am_support(new_op, ia32_am_Dest);
2308         set_ia32_op_type(new_op, ia32_AddrModeD);
2309         set_ia32_am_flavour(new_op, ia32_B);
2310         set_ia32_ls_mode(new_op, mode);
2311
2312         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2313
2314         return new_op;
2315 }
2316
2317 /**
2318  * In case SSE is used we need to copy the result from FPU TOS.
2319  */
2320 static ir_node *gen_be_Call(ia32_transform_env_t *env) {
2321         ir_node *call_res = get_proj_for_pn(env->irn, pn_be_Call_first_res);
2322         ir_node *call_mem = get_proj_for_pn(env->irn, pn_be_Call_M_regular);
2323         ir_mode *mode;
2324
2325         if (! call_res || ! USE_SSE2(env->cg))
2326                 return NULL;
2327
2328         mode = get_irn_mode(call_res);
2329
2330         /* in case there is no memory output: create one to serialize the copy FPU -> SSE */
2331         if (! call_mem)
2332                 call_mem = new_r_Proj(env->irg, env->block, env->irn, mode_M, pn_be_Call_M_regular);
2333
2334         if (mode_is_float(mode)) {
2335                 /* store st(0) onto stack */
2336                 ir_node *frame = get_irg_frame(env->irg);
2337                 ir_node *fstp  = new_rd_ia32_GetST0(env->dbg, env->irg, env->block, frame, call_mem);
2338                 ir_node *mproj = new_r_Proj(env->irg, env->block, fstp, mode_M, pn_ia32_GetST0_M);
2339                 entity  *ent   = frame_alloc_area(get_irg_frame_type(env->irg), get_mode_size_bytes(mode), 16, 0);
2340                 ir_node *sse_load;
2341
2342                 set_ia32_ls_mode(fstp, mode);
2343                 set_ia32_op_type(fstp, ia32_AddrModeD);
2344                 set_ia32_use_frame(fstp);
2345                 set_ia32_frame_ent(fstp, ent);
2346                 set_ia32_am_flavour(fstp, ia32_B);
2347                 set_ia32_am_support(fstp, ia32_am_Dest);
2348
2349                 /* load into SSE register */
2350                 sse_load = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, frame, ia32_new_NoReg_gp(env->cg), mproj);
2351                 set_ia32_ls_mode(sse_load, mode);
2352                 set_ia32_op_type(sse_load, ia32_AddrModeS);
2353                 set_ia32_use_frame(sse_load);
2354                 set_ia32_frame_ent(sse_load, ent);
2355                 set_ia32_am_flavour(sse_load, ia32_B);
2356                 set_ia32_am_support(sse_load, ia32_am_Source);
2357                 sse_load = new_r_Proj(env->irg, env->block, sse_load, mode, pn_ia32_xLoad_res);
2358
2359                 /* reroute all users of the result proj to the sse load */
2360                 edges_reroute(call_res, sse_load, env->irg);
2361         }
2362
2363         return NULL;
2364 }
2365
2366 /**
2367  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
2368  */
2369 static ir_node *gen_be_Return(ia32_transform_env_t *env) {
2370         ir_node *ret_val = get_irn_n(env->irn, be_pos_Return_val);
2371         ir_node *ret_mem = get_irn_n(env->irn, be_pos_Return_mem);
2372         entity *ent      = get_irg_entity(get_irn_irg(ret_val));
2373         ir_type *tp      = get_entity_type(ent);
2374
2375         if (be_Return_get_n_rets(env->irn) < 1 || ! ret_val || ! USE_SSE2(env->cg))
2376                 return NULL;
2377
2378
2379         if (get_method_n_ress(tp) == 1) {
2380                 ir_type *res_type = get_method_res_type(tp, 0);
2381                 ir_mode *mode;
2382
2383                 if(is_Primitive_type(res_type)) {
2384                         mode = get_type_mode(res_type);
2385                         if(mode_is_float(mode)) {
2386                                 ir_node *frame = get_irg_frame(env->irg);
2387                                 entity  *ent   = frame_alloc_area(get_irg_frame_type(env->irg), get_mode_size_bytes(mode), 16, 0);
2388                                 ir_node *sse_store, *fld, *mproj;
2389
2390                                 /* store xmm0 onto stack */
2391                                 sse_store = new_rd_ia32_xStoreSimple(env->dbg, env->irg, env->block, frame, ret_val, ret_mem);
2392                                 set_ia32_ls_mode(sse_store, mode);
2393                                 set_ia32_op_type(sse_store, ia32_AddrModeD);
2394                                 set_ia32_use_frame(sse_store);
2395                                 set_ia32_frame_ent(sse_store, ent);
2396                                 set_ia32_am_flavour(sse_store, ia32_B);
2397                                 set_ia32_am_support(sse_store, ia32_am_Dest);
2398                                 sse_store = new_r_Proj(env->irg, env->block, sse_store, mode_M, pn_ia32_xStore_M);
2399
2400                                 /* load into st0 */
2401                                 fld = new_rd_ia32_SetST0(env->dbg, env->irg, env->block, frame, sse_store);
2402                                 set_ia32_ls_mode(fld, mode);
2403                                 set_ia32_op_type(fld, ia32_AddrModeS);
2404                                 set_ia32_use_frame(fld);
2405                                 set_ia32_frame_ent(fld, ent);
2406                                 set_ia32_am_flavour(fld, ia32_B);
2407                                 set_ia32_am_support(fld, ia32_am_Source);
2408                                 mproj = new_r_Proj(env->irg, env->block, fld, mode_M, pn_ia32_SetST0_M);
2409                                 fld   = new_r_Proj(env->irg, env->block, fld, mode, pn_ia32_SetST0_res);
2410
2411                                 /* set new return value */
2412                                 set_irn_n(env->irn, be_pos_Return_val, fld);
2413                                 set_irn_n(env->irn, be_pos_Return_mem, mproj);
2414                         }
2415                 }
2416         }
2417
2418         return NULL;
2419 }
2420
2421 /**
2422  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
2423  */
2424 static ir_node *gen_be_AddSP(ia32_transform_env_t *env) {
2425         ir_node *new_op;
2426         const ir_edge_t *edge;
2427         ir_node *sz = get_irn_n(env->irn, be_pos_AddSP_size);
2428         ir_node *sp = get_irn_n(env->irn, be_pos_AddSP_old_sp);
2429
2430         new_op = new_rd_ia32_AddSP(env->dbg, env->irg, env->block, sp, sz);
2431
2432         if (is_ia32_Const(sz)) {
2433                 set_ia32_Immop_attr(new_op, sz);
2434                 set_irn_n(new_op, 1, ia32_new_NoReg_gp(env->cg));
2435         }
2436         else if (is_ia32_Load(sz) && get_ia32_am_flavour(sz) == ia32_O) {
2437                 set_ia32_immop_type(new_op, ia32_ImmSymConst);
2438                 set_ia32_op_type(new_op, ia32_AddrModeS);
2439                 set_ia32_am_sc(new_op, get_ia32_am_sc(sz));
2440                 add_ia32_am_offs(new_op, get_ia32_am_offs(sz));
2441                 set_irn_n(new_op, 1, ia32_new_NoReg_gp(env->cg));
2442         }
2443
2444         /* fix proj nums */
2445         foreach_out_edge(env->irn, edge) {
2446                 ir_node *proj = get_edge_src_irn(edge);
2447
2448                 assert(is_Proj(proj));
2449
2450                 if (get_Proj_proj(proj) == pn_be_AddSP_res) {
2451                         /* the node is not yet exchanged: we need to set the register manually */
2452                         ia32_attr_t *attr = get_ia32_attr(new_op);
2453                         attr->slots[pn_ia32_AddSP_stack] = &ia32_gp_regs[REG_ESP];
2454                         set_Proj_proj(proj, pn_ia32_AddSP_stack);
2455                 }
2456                 else if (get_Proj_proj(proj) == pn_be_AddSP_M) {
2457                         set_Proj_proj(proj, pn_ia32_AddSP_M);
2458                 }
2459                 else {
2460                         assert(0);
2461                 }
2462         }
2463
2464         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2465
2466         return new_op;
2467 }
2468
2469 /**
2470  * This function just sets the register for the Unknown node
2471  * as this is not done during register allocation because Unknown
2472  * is an "ignore" node.
2473  */
2474 static ir_node *gen_Unknown(ia32_transform_env_t *env) {
2475         ir_mode *mode = env->mode;
2476         ir_node *irn  = env->irn;
2477
2478         if (mode_is_float(mode)) {
2479                 if (USE_SSE2(env->cg))
2480                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_xmm_regs[REG_XMM_UKNWN]);
2481                 else
2482                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_vfp_regs[REG_VFP_UKNWN]);
2483         }
2484         else if (mode_is_int(mode) || mode_is_reference(mode)) {
2485                 arch_set_irn_register(env->cg->arch_env, irn, &ia32_gp_regs[REG_GP_UKNWN]);
2486         }
2487         else {
2488                 assert(0 && "unsupported Unknown-Mode");
2489         }
2490
2491         return NULL;
2492 }
2493
2494 /**********************************************************************
2495  *  _                                _                   _
2496  * | |                              | |                 | |
2497  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
2498  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
2499  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
2500  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
2501  *
2502  **********************************************************************/
2503
2504 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
2505
2506 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
2507                                      ir_node *mem);
2508
2509 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
2510                                       ir_node *val, ir_node *mem);
2511
2512 /**
2513  * Transforms a lowered Load into a "real" one.
2514  */
2515 static ir_node *gen_lowered_Load(ia32_transform_env_t *env, construct_load_func func, char fp_unit) {
2516         ir_node *node  = env->irn;
2517         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
2518         ir_mode *mode  = get_ia32_ls_mode(node);
2519         ir_node *new_op;
2520         char    *am_offs;
2521         ia32_am_flavour_t am_flav = ia32_B;
2522
2523         /*
2524                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
2525                 lowering we have x87 nodes, so we need to enforce simulation.
2526         */
2527         if (mode_is_float(mode)) {
2528                 FP_USED(env->cg);
2529                 if (fp_unit == fp_x87)
2530                         FORCE_x87(env->cg);
2531         }
2532
2533         new_op  = func(env->dbg, env->irg, env->block, get_irn_n(node, 0), noreg, get_irn_n(node, 1));
2534         am_offs = get_ia32_am_offs(node);
2535
2536         if (am_offs) {
2537                 am_flav |= ia32_O;
2538                 add_ia32_am_offs(new_op, am_offs);
2539         }
2540
2541         set_ia32_am_support(new_op, ia32_am_Source);
2542         set_ia32_op_type(new_op, ia32_AddrModeS);
2543         set_ia32_am_flavour(new_op, am_flav);
2544         set_ia32_ls_mode(new_op, mode);
2545         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
2546         set_ia32_use_frame(new_op);
2547
2548         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, node));
2549
2550         return new_op;
2551 }
2552
2553 /**
2554 * Transforms a lowered Store into a "real" one.
2555 */
2556 static ir_node *gen_lowered_Store(ia32_transform_env_t *env, construct_store_func func, char fp_unit) {
2557         ir_node *node  = env->irn;
2558         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
2559         ir_mode *mode  = get_ia32_ls_mode(node);
2560         ir_node *new_op;
2561         char    *am_offs;
2562         ia32_am_flavour_t am_flav = ia32_B;
2563
2564         /*
2565                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
2566                 lowering we have x87 nodes, so we need to enforce simulation.
2567         */
2568         if (mode_is_float(mode)) {
2569                 FP_USED(env->cg);
2570                 if (fp_unit == fp_x87)
2571                         FORCE_x87(env->cg);
2572         }
2573
2574         new_op = func(env->dbg, env->irg, env->block, get_irn_n(node, 0), noreg, get_irn_n(node, 1), get_irn_n(node, 2));
2575
2576         if ((am_offs = get_ia32_am_offs(node)) != NULL) {
2577                 am_flav |= ia32_O;
2578                 add_ia32_am_offs(new_op, am_offs);
2579         }
2580
2581         set_ia32_am_support(new_op, ia32_am_Dest);
2582         set_ia32_op_type(new_op, ia32_AddrModeD);
2583         set_ia32_am_flavour(new_op, am_flav);
2584         set_ia32_ls_mode(new_op, mode);
2585         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
2586         set_ia32_use_frame(new_op);
2587
2588         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, node));
2589
2590         return new_op;
2591 }
2592
2593
2594 /**
2595  * Transforms an ia32_l_XXX into a "real" XXX node
2596  *
2597  * @param env   The transformation environment
2598  * @return the created ia32 XXX node
2599  */
2600 #define GEN_LOWERED_OP(op)                                                                            \
2601         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) {                                      \
2602                 if (mode_is_float(env->mode))                                                                 \
2603                         FP_USED(env->cg);                                                                         \
2604                 return gen_binop(env, get_binop_left(env->irn), get_binop_right(env->irn), new_rd_ia32_##op); \
2605         }
2606
2607 #define GEN_LOWERED_x87_OP(op)                                                                          \
2608         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) {                                        \
2609                 ir_node *new_op;                                                                                \
2610                 FORCE_x87(env->cg);                                                                             \
2611                 new_op = gen_binop(env, get_binop_left(env->irn), get_binop_right(env->irn), new_rd_ia32_##op); \
2612                 set_ia32_am_support(get_Proj_pred(new_op), ia32_am_None);                                       \
2613                 return new_op;                                                                                  \
2614         }
2615
2616 #define GEN_LOWERED_UNOP(op)                                           \
2617         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) {       \
2618                 return gen_unop(env, get_unop_op(env->irn), new_rd_ia32_##op); \
2619         }
2620
2621 #define GEN_LOWERED_SHIFT_OP(op)                                                                            \
2622         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) {                                            \
2623                 return gen_shift_binop(env, get_binop_left(env->irn), get_binop_right(env->irn), new_rd_ia32_##op); \
2624         }
2625
2626 #define GEN_LOWERED_LOAD(op, fp_unit)                            \
2627         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) { \
2628                 return gen_lowered_Load(env, new_rd_ia32_##op, fp_unit); \
2629         }
2630
2631 #define GEN_LOWERED_STORE(op, fp_unit)                           \
2632         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) { \
2633         return gen_lowered_Store(env, new_rd_ia32_##op, fp_unit);    \
2634 }
2635
2636 GEN_LOWERED_OP(AddC)
2637 GEN_LOWERED_OP(Add)
2638 GEN_LOWERED_OP(SubC)
2639 GEN_LOWERED_OP(Sub)
2640 GEN_LOWERED_OP(Mul)
2641 GEN_LOWERED_OP(Eor)
2642 GEN_LOWERED_x87_OP(vfdiv)
2643 GEN_LOWERED_x87_OP(vfmul)
2644 GEN_LOWERED_x87_OP(vfsub)
2645
2646 GEN_LOWERED_UNOP(Minus)
2647
2648 GEN_LOWERED_LOAD(vfild, fp_x87)
2649 GEN_LOWERED_LOAD(Load, fp_none)
2650 GEN_LOWERED_STORE(vfist, fp_x87)
2651 GEN_LOWERED_STORE(Store, fp_none)
2652
2653 /**
2654  * Transforms a l_MulS into a "real" MulS node.
2655  *
2656  * @param env   The transformation environment
2657  * @return the created ia32 MulS node
2658  */
2659 static ir_node *gen_ia32_l_MulS(ia32_transform_env_t *env) {
2660
2661         /* l_MulS is already a mode_T node, so we create the MulS in the normal way   */
2662         /* and then skip the result Proj, because all needed Projs are already there. */
2663
2664         ir_node *new_op = gen_binop(env, get_binop_left(env->irn), get_binop_right(env->irn), new_rd_ia32_MulS);
2665         ir_node *muls   = get_Proj_pred(new_op);
2666
2667         /* MulS cannot have AM for destination */
2668         if (get_ia32_am_support(muls) != ia32_am_None)
2669                 set_ia32_am_support(muls, ia32_am_Source);
2670
2671         return muls;
2672 }
2673
2674 GEN_LOWERED_SHIFT_OP(Shl)
2675 GEN_LOWERED_SHIFT_OP(Shr)
2676 GEN_LOWERED_SHIFT_OP(Shrs)
2677
2678 /**
2679  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
2680  * op1 - target to be shifted
2681  * op2 - contains bits to be shifted into target
2682  * op3 - shift count
2683  * Only op3 can be an immediate.
2684  */
2685 static ir_node *gen_lowered_64bit_shifts(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, ir_node *count) {
2686         ir_node           *new_op = NULL;
2687         ir_mode           *mode   = env->mode;
2688         dbg_info          *dbg    = env->dbg;
2689         ir_graph          *irg    = env->irg;
2690         ir_node           *block  = env->block;
2691         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
2692         ir_node           *nomem  = new_NoMem();
2693         ir_node           *imm_op;
2694         tarval            *tv;
2695         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
2696
2697         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
2698
2699         /* Check if immediate optimization is on and */
2700         /* if it's an operation with immediate.      */
2701         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, count) : NULL;
2702
2703         /* Limit imm_op within range imm8 */
2704         if (imm_op) {
2705                 tv = get_ia32_Immop_tarval(imm_op);
2706
2707                 if (tv) {
2708                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
2709                         set_ia32_Immop_tarval(imm_op, tv);
2710                 }
2711                 else {
2712                         imm_op = NULL;
2713                 }
2714         }
2715
2716         /* integer operations */
2717         if (imm_op) {
2718                 /* This is ShiftD with const */
2719                 DB((mod, LEVEL_1, "ShiftD with immediate ..."));
2720
2721                 if (is_ia32_l_ShlD(env->irn))
2722                         new_op = new_rd_ia32_ShlD(dbg, irg, block, noreg, noreg, op1, op2, noreg, nomem);
2723                 else
2724                         new_op = new_rd_ia32_ShrD(dbg, irg, block, noreg, noreg, op1, op2, noreg, nomem);
2725                 set_ia32_Immop_attr(new_op, imm_op);
2726         }
2727         else {
2728                 /* This is a normal ShiftD */
2729                 DB((mod, LEVEL_1, "ShiftD binop ..."));
2730                 if (is_ia32_l_ShlD(env->irn))
2731                         new_op = new_rd_ia32_ShlD(dbg, irg, block, noreg, noreg, op1, op2, count, nomem);
2732                 else
2733                         new_op = new_rd_ia32_ShrD(dbg, irg, block, noreg, noreg, op1, op2, count, nomem);
2734         }
2735
2736         /* set AM support */
2737         set_ia32_am_support(new_op, ia32_am_Dest);
2738
2739         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2740
2741         set_ia32_res_mode(new_op, mode);
2742         set_ia32_emit_cl(new_op);
2743
2744         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
2745 }
2746
2747 static ir_node *gen_ia32_l_ShlD(ia32_transform_env_t *env) {
2748         return gen_lowered_64bit_shifts(env, get_irn_n(env->irn, 0), get_irn_n(env->irn, 1), get_irn_n(env->irn, 2));
2749 }
2750
2751 static ir_node *gen_ia32_l_ShrD(ia32_transform_env_t *env) {
2752         return gen_lowered_64bit_shifts(env, get_irn_n(env->irn, 0), get_irn_n(env->irn, 1), get_irn_n(env->irn, 2));
2753 }
2754
2755 /**
2756  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
2757  */
2758 static ir_node *gen_ia32_l_X87toSSE(ia32_transform_env_t *env) {
2759         ia32_code_gen_t *cg  = env->cg;
2760         ir_node         *res = NULL;
2761         ir_node         *ptr = get_irn_n(env->irn, 0);
2762         ir_node         *val = get_irn_n(env->irn, 1);
2763         ir_node         *mem = get_irn_n(env->irn, 2);
2764
2765         if (USE_SSE2(cg)) {
2766                 ir_node *noreg = ia32_new_NoReg_gp(cg);
2767
2768                 /* Store x87 -> MEM */
2769                 res = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2770                 set_ia32_frame_ent(res, get_ia32_frame_ent(env->irn));
2771                 set_ia32_use_frame(res);
2772                 set_ia32_ls_mode(res, get_ia32_ls_mode(env->irn));
2773                 set_ia32_am_support(res, ia32_am_Dest);
2774                 set_ia32_am_flavour(res, ia32_B);
2775                 res = new_rd_Proj(env->dbg, env->irg, env->block, res, mode_M, pn_ia32_vfst_M);
2776
2777                 /* Load MEM -> SSE */
2778                 res = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, res);
2779                 set_ia32_frame_ent(res, get_ia32_frame_ent(env->irn));
2780                 set_ia32_use_frame(res);
2781                 set_ia32_ls_mode(res, get_ia32_ls_mode(env->irn));
2782                 set_ia32_am_support(res, ia32_am_Source);
2783                 set_ia32_am_flavour(res, ia32_B);
2784                 res = new_rd_Proj(env->dbg, env->irg, env->block, res, get_ia32_ls_mode(env->irn), pn_ia32_xLoad_res);
2785         }
2786         else {
2787                 /* SSE unit is not used -> skip this node. */
2788                 int i;
2789
2790                 edges_reroute(env->irn, val, env->irg);
2791                 for (i = get_irn_arity(env->irn) - 1; i >= 0; i--)
2792                         set_irn_n(env->irn, i, get_irg_bad(env->irg));
2793         }
2794
2795         return res;
2796 }
2797
2798 /**
2799  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
2800  */
2801 static ir_node *gen_ia32_l_SSEtoX87(ia32_transform_env_t *env) {
2802         ia32_code_gen_t *cg  = env->cg;
2803         ir_node         *res = NULL;
2804         ir_node         *ptr = get_irn_n(env->irn, 0);
2805         ir_node         *val = get_irn_n(env->irn, 1);
2806         ir_node         *mem = get_irn_n(env->irn, 2);
2807
2808         if (USE_SSE2(cg)) {
2809                 ir_node *noreg = ia32_new_NoReg_gp(cg);
2810
2811                 /* Store SSE -> MEM */
2812                 res = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2813                 set_ia32_frame_ent(res, get_ia32_frame_ent(env->irn));
2814                 set_ia32_use_frame(res);
2815                 set_ia32_ls_mode(res, get_ia32_ls_mode(env->irn));
2816                 set_ia32_am_support(res, ia32_am_Dest);
2817                 set_ia32_am_flavour(res, ia32_B);
2818                 res = new_rd_Proj(env->dbg, env->irg, env->block, res, mode_M, pn_ia32_xStore_M);
2819
2820                 /* Load MEM -> x87 */
2821                 res = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
2822                 set_ia32_frame_ent(res, get_ia32_frame_ent(env->irn));
2823                 set_ia32_use_frame(res);
2824                 set_ia32_ls_mode(res, get_ia32_ls_mode(env->irn));
2825                 set_ia32_am_support(res, ia32_am_Source);
2826                 set_ia32_am_flavour(res, ia32_B);
2827                 res = new_rd_Proj(env->dbg, env->irg, env->block, res, get_ia32_ls_mode(env->irn), pn_ia32_vfld_res);
2828         }
2829         else {
2830                 /* SSE unit is not used -> skip this node. */
2831                 int i;
2832
2833                 edges_reroute(env->irn, val, env->irg);
2834                 for (i = get_irn_arity(env->irn) - 1; i >= 0; i--)
2835                         set_irn_n(env->irn, i, get_irg_bad(env->irg));
2836         }
2837
2838         return res;
2839 }
2840
2841 /*********************************************************
2842  *                  _             _      _
2843  *                 (_)           | |    (_)
2844  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
2845  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
2846  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
2847  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
2848  *
2849  *********************************************************/
2850
2851 /**
2852  * the BAD transformer.
2853  */
2854 static ir_node *bad_transform(ia32_transform_env_t *env) {
2855         ir_fprintf(stderr, "Not implemented: %+F\n", env->irn);
2856         assert(0);
2857         return NULL;
2858 }
2859
2860 /**
2861  * Enters all transform functions into the generic pointer
2862  */
2863 void ia32_register_transformers(void) {
2864         ir_op *op_Max, *op_Min, *op_Mulh;
2865
2866         /* first clear the generic function pointer for all ops */
2867         clear_irp_opcodes_generic_func();
2868
2869 #define GEN(a)   op_##a->ops.generic = (op_func)gen_##a
2870 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
2871 #define IGN(a)
2872
2873         GEN(Add);
2874         GEN(Sub);
2875         GEN(Mul);
2876         GEN(And);
2877         GEN(Or);
2878         GEN(Eor);
2879
2880         GEN(Shl);
2881         GEN(Shr);
2882         GEN(Shrs);
2883         GEN(Rot);
2884
2885         GEN(Quot);
2886
2887         GEN(Div);
2888         GEN(Mod);
2889         GEN(DivMod);
2890
2891         GEN(Minus);
2892         GEN(Conv);
2893         GEN(Abs);
2894         GEN(Not);
2895
2896         GEN(Load);
2897         GEN(Store);
2898         GEN(Cond);
2899
2900         GEN(CopyB);
2901         GEN(Mux);
2902         GEN(Psi);
2903
2904         /* transform ops from intrinsic lowering */
2905         GEN(ia32_l_Add);
2906         GEN(ia32_l_AddC);
2907         GEN(ia32_l_Sub);
2908         GEN(ia32_l_SubC);
2909         GEN(ia32_l_Minus);
2910         GEN(ia32_l_Mul);
2911         GEN(ia32_l_Eor);
2912         GEN(ia32_l_MulS);
2913         GEN(ia32_l_Shl);
2914         GEN(ia32_l_Shr);
2915         GEN(ia32_l_Shrs);
2916         GEN(ia32_l_ShlD);
2917         GEN(ia32_l_ShrD);
2918         GEN(ia32_l_vfdiv);
2919         GEN(ia32_l_vfmul);
2920         GEN(ia32_l_vfsub);
2921         GEN(ia32_l_vfild);
2922         GEN(ia32_l_Load);
2923         GEN(ia32_l_vfist);
2924         GEN(ia32_l_Store);
2925         GEN(ia32_l_X87toSSE);
2926         GEN(ia32_l_SSEtoX87);
2927
2928         IGN(Call);
2929         IGN(Alloc);
2930
2931         IGN(Proj);
2932         IGN(Block);
2933         IGN(Start);
2934         IGN(End);
2935         IGN(NoMem);
2936         IGN(Phi);
2937         IGN(IJmp);
2938         IGN(Break);
2939         IGN(Cmp);
2940
2941         /* constant transformation happens earlier */
2942         IGN(Const);
2943         IGN(SymConst);
2944         IGN(Sync);
2945
2946         /* we should never see these nodes */
2947         BAD(Raise);
2948         BAD(Sel);
2949         BAD(InstOf);
2950         BAD(Cast);
2951         BAD(Free);
2952         BAD(Tuple);
2953         BAD(Id);
2954         BAD(Bad);
2955         BAD(Confirm);
2956         BAD(Filter);
2957         BAD(CallBegin);
2958         BAD(EndReg);
2959         BAD(EndExcept);
2960
2961         /* handle generic backend nodes */
2962         GEN(be_FrameAddr);
2963         GEN(be_Call);
2964         GEN(be_Return);
2965         GEN(be_FrameLoad);
2966         GEN(be_FrameStore);
2967         GEN(be_StackParam);
2968         GEN(be_AddSP);
2969
2970         /* set the register for all Unknown nodes */
2971         GEN(Unknown);
2972
2973         op_Max = get_op_Max();
2974         if (op_Max)
2975                 GEN(Max);
2976         op_Min = get_op_Min();
2977         if (op_Min)
2978                 GEN(Min);
2979         op_Mulh = get_op_Mulh();
2980         if (op_Mulh)
2981                 GEN(Mulh);
2982
2983 #undef GEN
2984 #undef BAD
2985 #undef IGN
2986 }
2987
2988 typedef ir_node *(transform_func)(ia32_transform_env_t *env);
2989
2990 /**
2991  * Transforms the given firm node (and maybe some other related nodes)
2992  * into one or more assembler nodes.
2993  *
2994  * @param node    the firm node
2995  * @param env     the debug module
2996  */
2997 void ia32_transform_node(ir_node *node, void *env) {
2998         ia32_code_gen_t *cg = (ia32_code_gen_t *)env;
2999         ir_op *op           = get_irn_op(node);
3000         ir_node *asm_node   = NULL;
3001         int i;
3002
3003         if (is_Block(node))
3004                 return;
3005
3006         /* link arguments pointing to Unknown to the UNKNOWN Proj */
3007         for (i = get_irn_arity(node) - 1; i >= 0; i--) {
3008                 if (is_Unknown(get_irn_n(node, i)))
3009                         set_irn_n(node, i, be_get_unknown_for_mode(cg, get_irn_mode(get_irn_n(node, i))));
3010         }
3011
3012         DBG((cg->mod, LEVEL_1, "check %+F ... ", node));
3013         if (op->ops.generic) {
3014                 ia32_transform_env_t  tenv;
3015                 transform_func *transform = (transform_func *)op->ops.generic;
3016
3017                 tenv.block = get_nodes_block(node);
3018                 tenv.dbg   = get_irn_dbg_info(node);
3019                 tenv.irg   = current_ir_graph;
3020                 tenv.irn   = node;
3021                 tenv.mode  = get_irn_mode(node);
3022                 tenv.cg    = cg;
3023                 DEBUG_ONLY(tenv.mod = cg->mod;)
3024
3025                 asm_node = (*transform)(&tenv);
3026         }
3027
3028         /* exchange nodes if a new one was generated */
3029         if (asm_node) {
3030                 exchange(node, asm_node);
3031                 DB((cg->mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
3032         }
3033         else {
3034                 DB((cg->mod, LEVEL_1, "ignored\n"));
3035         }
3036 }
3037
3038 /**
3039  * Transforms a psi condition.
3040  */
3041 static void transform_psi_cond(ir_node *cond, ir_mode *mode, ia32_code_gen_t *cg) {
3042         int i;
3043
3044         /* if the mode is target mode, we have already seen this part of the tree */
3045         if (get_irn_mode(cond) == mode)
3046                 return;
3047
3048         assert(get_irn_mode(cond) == mode_b && "logical operator for condition must be mode_b");
3049
3050         set_irn_mode(cond, mode);
3051
3052         for (i = get_irn_arity(cond) - 1; i >= 0; i--) {
3053                 ir_node *in = get_irn_n(cond, i);
3054
3055                 /* if in is a compare: transform into Set/xCmp */
3056                 if (is_Proj(in)) {
3057                         ir_node  *new_op = NULL;
3058                         ir_node  *cmp    = get_Proj_pred(in);
3059                         ir_node  *cmp_a  = get_Cmp_left(cmp);
3060                         ir_node  *cmp_b  = get_Cmp_right(cmp);
3061                         dbg_info *dbg    = get_irn_dbg_info(cmp);
3062                         ir_graph *irg    = get_irn_irg(cmp);
3063                         ir_node  *block  = get_nodes_block(cmp);
3064                         ir_node  *noreg  = ia32_new_NoReg_gp(cg);
3065                         ir_node  *nomem  = new_rd_NoMem(irg);
3066                         int      pnc     = get_Proj_proj(in);
3067
3068                         /* this is a compare */
3069                         if (mode_is_float(mode)) {
3070                                 /* Psi is float, we need a floating point compare */
3071
3072                                 if (USE_SSE2(cg)) {
3073                                         ir_mode *m = get_irn_mode(cmp_a);
3074                                         /* SSE FPU */
3075                                         if (! mode_is_float(m)) {
3076                                                 cmp_a = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_a, cmp_a, mode);
3077                                                 cmp_b = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_b, cmp_b, mode);
3078                                         }
3079                                         else if (m == mode_F) {
3080                                                 /* we convert cmp values always to double, to get correct bitmask with cmpsd */
3081                                                 cmp_a = gen_sse_conv_f2d(cg, dbg, irg, block, cmp_a, cmp_a);
3082                                                 cmp_b = gen_sse_conv_f2d(cg, dbg, irg, block, cmp_b, cmp_b);
3083                                         }
3084
3085                                         new_op = new_rd_ia32_xCmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
3086                                         set_ia32_pncode(new_op, pnc);
3087                                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, cmp));
3088                                 }
3089                                 else {
3090                                         /* x87 FPU */
3091                                         assert(0);
3092                                 }
3093                         }
3094                         else {
3095                                 /* integer Psi */
3096                                 ia32_transform_env_t tenv;
3097                                 construct_binop_func *set_func  = NULL;
3098
3099                                 if (mode_is_float(get_irn_mode(cmp_a))) {
3100                                         /* 1st case: compare operands are floats */
3101                                         FP_USED(cg);
3102
3103                                         if (USE_SSE2(cg)) {
3104                                                 /* SSE FPU */
3105                                                 set_func  = new_rd_ia32_xCmpSet;
3106                                         }
3107                                         else {
3108                                                 /* x87 FPU */
3109                                                 set_func  = new_rd_ia32_vfCmpSet;
3110                                         }
3111
3112                                         pnc &= 7; /* fp compare -> int compare */
3113                                 }
3114                                 else {
3115                                         /* 2nd case: compare operand are integer too */
3116                                         set_func  = new_rd_ia32_CmpSet;
3117                                 }
3118
3119                                 tenv.block = block;
3120                                 tenv.cg    = cg;
3121                                 tenv.dbg   = dbg;
3122                                 tenv.irg   = irg;
3123                                 tenv.irn   = cmp;
3124                                 tenv.mode  = mode;
3125                                 tenv.mod   = cg->mod;
3126
3127                                 new_op = gen_binop(&tenv, cmp_a, cmp_b, set_func);
3128                                 set_ia32_pncode(get_Proj_pred(new_op), pnc);
3129                                 set_ia32_am_support(get_Proj_pred(new_op), ia32_am_Source);
3130                         }
3131
3132                         /* the the new compare as in */
3133                         set_irn_n(cond, i, new_op);
3134                 }
3135                 else {
3136                         /* another complex condition */
3137                         transform_psi_cond(in, mode, cg);
3138                 }
3139         }
3140 }
3141
3142 /**
3143  * The Psi selector can be a tree of compares combined with "And"s and "Or"s.
3144  * We create a Set node, respectively a xCmp in case the Psi is a float, for each
3145  * compare, which causes the compare result to be stores in a register.  The
3146  * "And"s and "Or"s are transformed later, we just have to set their mode right.
3147  */
3148 void ia32_transform_psi_cond_tree(ir_node *node, void *env) {
3149         ia32_code_gen_t *cg = env;
3150         ir_node         *psi_sel, *new_cmp, *block;
3151         ir_graph        *irg;
3152         ir_mode         *mode;
3153
3154         /* check for Psi */
3155         if (get_irn_opcode(node) != iro_Psi)
3156                 return;
3157
3158         psi_sel = get_Psi_cond(node, 0);
3159
3160         /* if psi_cond is a cmp: do nothing, this case is covered by gen_Psi */
3161         if (is_Proj(psi_sel))
3162                 return;
3163
3164         mode = get_irn_mode(node);
3165
3166         transform_psi_cond(psi_sel, mode, cg);
3167
3168         irg   = get_irn_irg(node);
3169         block = get_nodes_block(node);
3170
3171         /* we need to compare the evaluated condition tree with 0 */
3172
3173         /* BEWARE: new_r_Const_long works for floating point as well */
3174         new_cmp = new_r_Cmp(irg, block, psi_sel, new_r_Const_long(irg, block, mode, 0));
3175         new_cmp = new_r_Proj(irg, block, new_cmp, mode_b, pn_Cmp_Ne + (mode_is_float(mode) ? pn_Cmp_Uo : 0));
3176
3177         set_Psi_cond(node, 0, new_cmp);
3178 }