nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /**
   2  * This file implements the IR transformation from firm into
   3  * ia32-Firm.
   4  *
   5  * $Id$
   6  */
   7
   8 #ifdef HAVE_CONFIG_H
   9 #include "config.h"
  10 #endif
  11
  12 #include "irargs_t.h"
  13 #include "irnode_t.h"
  14 #include "irgraph_t.h"
  15 #include "irmode_t.h"
  16 #include "iropt_t.h"
  17 #include "irop_t.h"
  18 #include "irprog_t.h"
  19 #include "iredges_t.h"
  20 #include "irgmod.h"
  21 #include "irvrfy.h"
  22 #include "ircons.h"
  23 #include "dbginfo.h"
  24 #include "debug.h"
  25
  26 #include "../benode_t.h"
  27 #include "../besched.h"
  28
  29 #include "bearch_ia32_t.h"
  30
  31 #include "ia32_nodes_attr.h"
  32 #include "../arch/archop.h"     /* we need this for Min and Max nodes */
  33 #include "ia32_transform.h"
  34 #include "ia32_new_nodes.h"
  35 #include "ia32_map_regs.h"
  36
  37 #include "gen_ia32_regalloc_if.h"
  38
  39 #define SFP_SIGN "0x80000000"
  40 #define DFP_SIGN "0x8000000000000000"
  41 #define SFP_ABS  "0x7FFFFFFF"
  42 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  43
  44 #define TP_SFP_SIGN "ia32_sfp_sign"
  45 #define TP_DFP_SIGN "ia32_dfp_sign"
  46 #define TP_SFP_ABS  "ia32_sfp_abs"
  47 #define TP_DFP_ABS  "ia32_dfp_abs"
  48
  49 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  50 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  51 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  52 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  53
  54 extern ir_op *get_op_Mulh(void);
  55
  56 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  57                                                                           ir_node *op1, ir_node *op2, ir_node *mem, ir_mode *mode);
  58
  59 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  60                                                                          ir_node *op, ir_node *mem, ir_mode *mode);
  61
  62 typedef enum {
  63         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS, ia32_known_const_max
  64 } ia32_known_const_t;
  65
  66 /****************************************************************************************************
  67  *                  _        _                        __                           _   _
  68  *                 | |      | |                      / _|                         | | (_)
  69  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  70  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  71  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  72  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  73  *
  74  ****************************************************************************************************/
  75
  76 /**
  77  * Gets the Proj with number pn from irn.
  78  */
  79 static ir_node *get_proj_for_pn(const ir_node *irn, long pn) {
  80         const ir_edge_t *edge;
  81         ir_node   *proj;
  82         assert(get_irn_mode(irn) == mode_T && "need mode_T");
  83
  84         foreach_out_edge(irn, edge) {
  85                 proj = get_edge_src_irn(edge);
  86
  87                 if (get_Proj_proj(proj) == pn)
  88                         return proj;
  89         }
  90
  91         return NULL;
  92 }
  93
  94 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
  95 static ident *gen_fp_known_const(ir_mode *mode, ia32_known_const_t kct) {
  96         static const struct {
  97                 const char *tp_name;
  98                 const char *ent_name;
  99                 const char *cnst_str;
 100         } names [ia32_known_const_max] = {
 101                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 102                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 103                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 104                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 105         };
 106         static struct entity *ent_cache[ia32_known_const_max];
 107
 108         const char    *tp_name, *ent_name, *cnst_str;
 109         ir_type       *tp;
 110         ir_node       *cnst;
 111         ir_graph      *rem;
 112         entity        *ent;
 113         tarval        *tv;
 114
 115         ent_name = names[kct].ent_name;
 116         if (! ent_cache[kct]) {
 117                 tp_name  = names[kct].tp_name;
 118                 cnst_str = names[kct].cnst_str;
 119
 120                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 121                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 122                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 123
 124                 set_entity_ld_ident(ent, get_entity_ident(ent));
 125                 set_entity_visibility(ent, visibility_local);
 126                 set_entity_variability(ent, variability_constant);
 127                 set_entity_allocation(ent, allocation_static);
 128
 129                 /* we create a new entity here: It's initialization must resist on the
 130                     const code irg */
 131                 rem = current_ir_graph;
 132                 current_ir_graph = get_const_code_irg();
 133                 cnst = new_Const(mode, tv);
 134                 current_ir_graph = rem;
 135
 136                 set_atomic_ent_value(ent, cnst);
 137
 138                 /* cache the entry */
 139                 ent_cache[kct] = ent;
 140         }
 141
 142         return get_entity_ident(ent_cache[kct]);
 143 }
 144
 145 #ifndef NDEBUG
 146 /**
 147  * Prints the old node name on cg obst and returns a pointer to it.
 148  */
 149 const char *ia32_get_old_node_name(ia32_transform_env_t *env) {
 150         ia32_isa_t *isa = (ia32_isa_t *)env->cg->arch_env->isa;
 151
 152         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", env->irn);
 153         obstack_1grow(isa->name_obst, 0);
 154         isa->name_obst_size += obstack_object_size(isa->name_obst);
 155         return obstack_finish(isa->name_obst);
 156 }
 157 #endif /* NDEBUG */
 158
 159 /* determine if one operator is an Imm */
 160 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 161         if (op1)
 162                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 163         else return is_ia32_Cnst(op2) ? op2 : NULL;
 164 }
 165
 166 /* determine if one operator is not an Imm */
 167 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 168         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 169 }
 170
 171
 172 /**
 173  * Construct a standard binary operation, set AM and immediate if required.
 174  *
 175  * @param env   The transformation environment
 176  * @param op1   The first operand
 177  * @param op2   The second operand
 178  * @param func  The node constructor function
 179  * @return The constructed ia32 node.
 180  */
 181 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 182         ir_node           *new_op   = NULL;
 183         ir_mode           *mode     = env->mode;
 184         dbg_info          *dbg      = env->dbg;
 185         ir_graph          *irg      = env->irg;
 186         ir_node           *block    = env->block;
 187         firm_dbg_module_t *mod      = env->mod;
 188         ir_node           *noreg_gp = ia32_new_NoReg_gp(env->cg);
 189         ir_node           *noreg_fp = ia32_new_NoReg_fp(env->cg);
 190         ir_node           *nomem    = new_NoMem();
 191         ir_node           *expr_op, *imm_op;
 192
 193         /* Check if immediate optimization is on and */
 194         /* if it's an operation with immediate.      */
 195         if (! env->cg->opt.immops) {
 196                 expr_op = op1;
 197                 imm_op  = NULL;
 198         }
 199         else if (is_op_commutative(get_irn_op(env->irn))) {
 200                 imm_op  = get_immediate_op(op1, op2);
 201                 expr_op = get_expr_op(op1, op2);
 202         }
 203         else {
 204                 imm_op  = get_immediate_op(NULL, op2);
 205                 expr_op = get_expr_op(op1, op2);
 206         }
 207
 208         assert((expr_op || imm_op) && "invalid operands");
 209
 210         if (!expr_op) {
 211                 /* We have two consts here: not yet supported */
 212                 imm_op = NULL;
 213         }
 214
 215         if (mode_is_float(mode)) {
 216                 /* floating point operations */
 217                 if (imm_op) {
 218                         DB((mod, LEVEL_1, "FP with immediate ..."));
 219                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem, mode_T);
 220                         set_ia32_Immop_attr(new_op, imm_op);
 221                         set_ia32_am_support(new_op, ia32_am_None);
 222                 }
 223                 else {
 224                         DB((mod, LEVEL_1, "FP binop ..."));
 225                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
 226                         set_ia32_am_support(new_op, ia32_am_Source);
 227                 }
 228         }
 229         else {
 230                 /* integer operations */
 231                 if (imm_op) {
 232                         /* This is expr + const */
 233                         DB((mod, LEVEL_1, "INT with immediate ..."));
 234                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem, mode_T);
 235                         set_ia32_Immop_attr(new_op, imm_op);
 236
 237                         /* set AM support */
 238                         set_ia32_am_support(new_op, ia32_am_Dest);
 239                 }
 240                 else {
 241                         DB((mod, LEVEL_1, "INT binop ..."));
 242                         /* This is a normal operation */
 243                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
 244
 245                         /* set AM support */
 246                         set_ia32_am_support(new_op, ia32_am_Full);
 247                 }
 248         }
 249
 250         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
 251
 252         set_ia32_res_mode(new_op, mode);
 253
 254         if (is_op_commutative(get_irn_op(env->irn))) {
 255                 set_ia32_commutative(new_op);
 256         }
 257
 258         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 259 }
 260
 261
 262
 263 /**
 264  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 265  *
 266  * @param env   The transformation environment
 267  * @param op1   The first operand
 268  * @param op2   The second operand
 269  * @param func  The node constructor function
 270  * @return The constructed ia32 node.
 271  */
 272 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 273         ir_node           *new_op = NULL;
 274         ir_mode           *mode   = env->mode;
 275         dbg_info          *dbg    = env->dbg;
 276         ir_graph          *irg    = env->irg;
 277         ir_node           *block  = env->block;
 278         firm_dbg_module_t *mod    = env->mod;
 279         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 280         ir_node           *nomem  = new_NoMem();
 281         ir_node           *expr_op, *imm_op;
 282         tarval            *tv;
 283
 284         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
 285
 286         /* Check if immediate optimization is on and */
 287         /* if it's an operation with immediate.      */
 288         imm_op  = env->cg->opt.immops ? get_immediate_op(NULL, op2) : NULL;
 289         expr_op = get_expr_op(op1, op2);
 290
 291         assert((expr_op || imm_op) && "invalid operands");
 292
 293         if (!expr_op) {
 294                 /* We have two consts here: not yet supported */
 295                 imm_op = NULL;
 296         }
 297
 298         /* Limit imm_op within range imm8 */
 299         if (imm_op) {
 300                 tv = get_ia32_Immop_tarval(imm_op);
 301
 302                 if (tv) {
 303                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
 304                 }
 305                 else {
 306                         imm_op = NULL;
 307                 }
 308         }
 309
 310         /* integer operations */
 311         if (imm_op) {
 312                 /* This is shift/rot with const */
 313                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
 314
 315                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 316                 set_ia32_Immop_attr(new_op, imm_op);
 317         }
 318         else {
 319                 /* This is a normal shift/rot */
 320                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
 321                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 322         }
 323
 324         /* set AM support */
 325         set_ia32_am_support(new_op, ia32_am_Dest);
 326
 327         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
 328
 329         set_ia32_res_mode(new_op, mode);
 330         set_ia32_emit_cl(new_op);
 331
 332         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 333 }
 334
 335
 336 /**
 337  * Construct a standard unary operation, set AM and immediate if required.
 338  *
 339  * @param env   The transformation environment
 340  * @param op    The operand
 341  * @param func  The node constructor function
 342  * @return The constructed ia32 node.
 343  */
 344 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
 345         ir_node           *new_op = NULL;
 346         ir_mode           *mode   = env->mode;
 347         dbg_info          *dbg    = env->dbg;
 348         firm_dbg_module_t *mod    = env->mod;
 349         ir_graph          *irg    = env->irg;
 350         ir_node           *block  = env->block;
 351         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 352         ir_node           *nomem  = new_NoMem();
 353
 354         new_op = func(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
 355
 356         if (mode_is_float(mode)) {
 357                 DB((mod, LEVEL_1, "FP unop ..."));
 358                 /* floating point operations don't support implicit store */
 359                 set_ia32_am_support(new_op, ia32_am_None);
 360         }
 361         else {
 362                 DB((mod, LEVEL_1, "INT unop ..."));
 363                 set_ia32_am_support(new_op, ia32_am_Dest);
 364         }
 365
 366         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
 367
 368         set_ia32_res_mode(new_op, mode);
 369
 370         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 371 }
 372
 373
 374
 375 /**
 376  * Creates an ia32 Add with immediate.
 377  *
 378  * @param env       The transformation environment
 379  * @param expr_op   The expression operator
 380  * @param const_op  The constant
 381  * @return the created ia32 Add node
 382  */
 383 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 384         ir_node                *new_op     = NULL;
 385         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 386         firm_dbg_module_t      *mod        = env->mod;
 387         dbg_info               *dbg        = env->dbg;
 388         ir_graph               *irg        = env->irg;
 389         ir_node                *block      = env->block;
 390         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 391         ir_node                *nomem      = new_NoMem();
 392         int                     normal_add = 1;
 393         tarval_classification_t class_tv, class_negtv;
 394
 395         /* try to optimize to inc/dec  */
 396         if (env->cg->opt.incdec && tv) {
 397                 /* optimize tarvals */
 398                 class_tv    = classify_tarval(tv);
 399                 class_negtv = classify_tarval(tarval_neg(tv));
 400
 401                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 402                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
 403                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 404                         normal_add = 0;
 405                 }
 406                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 407                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
 408                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 409                         normal_add = 0;
 410                 }
 411         }
 412
 413         if (normal_add) {
 414                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 415                 set_ia32_Immop_attr(new_op, const_op);
 416         }
 417
 418         return new_op;
 419 }
 420
 421 /**
 422  * Creates an ia32 Add.
 423  *
 424  * @param dbg       firm node dbg
 425  * @param block     the block the new node should belong to
 426  * @param op1       first operator
 427  * @param op2       second operator
 428  * @param mode      node mode
 429  * @return the created ia32 Add node
 430  */
 431 static ir_node *gen_Add(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 432         ir_node  *new_op = NULL;
 433         dbg_info *dbg    = env->dbg;
 434         ir_mode  *mode   = env->mode;
 435         ir_graph *irg    = env->irg;
 436         ir_node  *block  = env->block;
 437         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 438         ir_node  *nomem  = new_NoMem();
 439         ir_node  *expr_op, *imm_op;
 440
 441         /* Check if immediate optimization is on and */
 442         /* if it's an operation with immediate.      */
 443         imm_op  = env->cg->opt.immops ? get_immediate_op(op1, op2) : NULL;
 444         expr_op = get_expr_op(op1, op2);
 445
 446         assert((expr_op || imm_op) && "invalid operands");
 447
 448         if (mode_is_float(mode)) {
 449                 if (USE_SSE2(env->cg))
 450                         return gen_binop(env, op1, op2, new_rd_ia32_fAdd);
 451                 else {
 452                         env->cg->used_x87 = 1;
 453                         return gen_binop(env, op1, op2, new_rd_ia32_vfadd);
 454                 }
 455         }
 456         else {
 457                 /* integer ADD */
 458                 if (!expr_op) {
 459                         /* No expr_op means, that we have two const - one symconst and */
 460                         /* one tarval or another symconst - because this case is not   */
 461                         /* covered by constant folding                                 */
 462                         /* We need to check for:                                       */
 463                         /*  1) symconst + const    -> becomes a LEA                    */
 464                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 465                         /*        linker doesn't support two symconsts                 */
 466
 467                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 468                                 /* this is the 2nd case */
 469                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 470                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 471                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 472                         }
 473                         else {
 474                                 /* this is the 1st case */
 475                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 476
 477                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 478                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 479                                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
 480                                 }
 481                                 else {
 482                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 483                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 484                                 }
 485                                 set_ia32_am_flavour(new_op, ia32_am_O);
 486                         }
 487
 488                         /* set AM support */
 489                         set_ia32_am_support(new_op, ia32_am_Source);
 490                         set_ia32_op_type(new_op, ia32_AddrModeS);
 491
 492                         /* Lea doesn't need a Proj */
 493                         return new_op;
 494                 }
 495                 else if (imm_op) {
 496                         /* This is expr + const */
 497                         new_op = gen_imm_Add(env, expr_op, imm_op);
 498
 499                         /* set AM support */
 500                         set_ia32_am_support(new_op, ia32_am_Dest);
 501                 }
 502                 else {
 503                         /* This is a normal add */
 504                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 505
 506                         /* set AM support */
 507                         set_ia32_am_support(new_op, ia32_am_Full);
 508                 }
 509         }
 510
 511         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
 512
 513         set_ia32_res_mode(new_op, mode);
 514
 515         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 516 }
 517
 518
 519
 520 /**
 521  * Creates an ia32 Mul.
 522  *
 523  * @param dbg       firm node dbg
 524  * @param block     the block the new node should belong to
 525  * @param op1       first operator
 526  * @param op2       second operator
 527  * @param mode      node mode
 528  * @return the created ia32 Mul node
 529  */
 530 static ir_node *gen_Mul(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 531         ir_node *new_op;
 532
 533         if (mode_is_float(env->mode)) {
 534                 if (USE_SSE2(env->cg))
 535                         new_op = gen_binop(env, op1, op2, new_rd_ia32_fMul);
 536                 else {
 537                         env->cg->used_x87 = 1;
 538                         new_op = gen_binop(env, op1, op2, new_rd_ia32_vfmul);
 539                 }
 540         }
 541         else {
 542                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
 543         }
 544
 545         return new_op;
 546 }
 547
 548
 549
 550 /**
 551  * Creates an ia32 Mulh.
 552  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 553  * this result while Mul returns the lower 32 bit.
 554  *
 555  * @param env   The transformation environment
 556  * @param op1   The first operator
 557  * @param op2   The second operator
 558  * @return the created ia32 Mulh node
 559  */
 560 static ir_node *gen_Mulh(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 561         ir_node *proj_EAX, *proj_EDX, *mulh;
 562         ir_node *in[1];
 563
 564         assert(!mode_is_float(env->mode) && "Mulh with float not supported");
 565         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
 566         mulh     = get_Proj_pred(proj_EAX);
 567         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
 568
 569         /* to be on the save side */
 570         set_Proj_proj(proj_EAX, pn_EAX);
 571
 572         if (is_ia32_ImmConst(mulh) || is_ia32_ImmSymConst(mulh)) {
 573                 /* Mulh with const cannot have AM */
 574                 set_ia32_am_support(mulh, ia32_am_None);
 575         }
 576         else {
 577                 /* Mulh cannot have AM for destination */
 578                 set_ia32_am_support(mulh, ia32_am_Source);
 579         }
 580
 581         in[0] = proj_EAX;
 582
 583         /* keep EAX */
 584         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
 585
 586         return proj_EDX;
 587 }
 588
 589
 590
 591 /**
 592  * Creates an ia32 And.
 593  *
 594  * @param env   The transformation environment
 595  * @param op1   The first operator
 596  * @param op2   The second operator
 597  * @return The created ia32 And node
 598  */
 599 static ir_node *gen_And(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 600         assert (! mode_is_float(env->mode));
 601         return gen_binop(env, op1, op2, new_rd_ia32_And);
 602 }
 603
 604
 605
 606 /**
 607  * Creates an ia32 Or.
 608  *
 609  * @param env   The transformation environment
 610  * @param op1   The first operator
 611  * @param op2   The second operator
 612  * @return The created ia32 Or node
 613  */
 614 static ir_node *gen_Or(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 615         assert (! mode_is_float(env->mode));
 616         return gen_binop(env, op1, op2, new_rd_ia32_Or);
 617 }
 618
 619
 620
 621 /**
 622  * Creates an ia32 Eor.
 623  *
 624  * @param env   The transformation environment
 625  * @param op1   The first operator
 626  * @param op2   The second operator
 627  * @return The created ia32 Eor node
 628  */
 629 static ir_node *gen_Eor(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 630         assert(! mode_is_float(env->mode));
 631         return gen_binop(env, op1, op2, new_rd_ia32_Eor);
 632 }
 633
 634
 635
 636 /**
 637  * Creates an ia32 Max.
 638  *
 639  * @param env      The transformation environment
 640  * @param op1      The first operator
 641  * @param op2      The second operator
 642  * @return the created ia32 Max node
 643  */
 644 static ir_node *gen_Max(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 645         ir_node *new_op;
 646
 647         if (mode_is_float(env->mode)) {
 648                 if (USE_SSE2(env->cg))
 649                         new_op = gen_binop(env, op1, op2, new_rd_ia32_fMax);
 650                 else {
 651                         env->cg->used_x87 = 1;
 652                         assert(0);
 653                 }
 654         }
 655         else {
 656                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
 657                 set_ia32_am_support(new_op, ia32_am_None);
 658                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
 659         }
 660
 661         return new_op;
 662 }
 663
 664
 665
 666 /**
 667  * Creates an ia32 Min.
 668  *
 669  * @param env      The transformation environment
 670  * @param op1      The first operator
 671  * @param op2      The second operator
 672  * @return the created ia32 Min node
 673  */
 674 static ir_node *gen_Min(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 675         ir_node *new_op;
 676
 677         if (mode_is_float(env->mode)) {
 678                 if (USE_SSE2(env->cg))
 679                         new_op = gen_binop(env, op1, op2, new_rd_ia32_fMin);
 680                 else {
 681                         env->cg->used_x87 = 1;
 682                         assert(0);
 683                 }
 684         }
 685         else {
 686                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
 687                 set_ia32_am_support(new_op, ia32_am_None);
 688                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
 689         }
 690
 691         return new_op;
 692 }
 693
 694
 695
 696 /**
 697  * Creates an ia32 Sub with immediate.
 698  *
 699  * @param env   The transformation environment
 700  * @param op1   The first operator
 701  * @param op2   The second operator
 702  * @return The created ia32 Sub node
 703  */
 704 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 705         ir_node                *new_op     = NULL;
 706         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 707         firm_dbg_module_t      *mod        = env->mod;
 708         dbg_info               *dbg        = env->dbg;
 709         ir_graph               *irg        = env->irg;
 710         ir_node                *block      = env->block;
 711         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 712         ir_node                *nomem      = new_NoMem();
 713         int                     normal_sub = 1;
 714         tarval_classification_t class_tv, class_negtv;
 715
 716         /* try to optimize to inc/dec  */
 717         if (env->cg->opt.incdec && tv) {
 718                 /* optimize tarvals */
 719                 class_tv    = classify_tarval(tv);
 720                 class_negtv = classify_tarval(tarval_neg(tv));
 721
 722                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
 723                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
 724                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 725                         normal_sub = 0;
 726                 }
 727                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
 728                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
 729                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 730                         normal_sub = 0;
 731                 }
 732         }
 733
 734         if (normal_sub) {
 735                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 736                 set_ia32_Immop_attr(new_op, const_op);
 737         }
 738
 739         return new_op;
 740 }
 741
 742 /**
 743  * Creates an ia32 Sub.
 744  *
 745  * @param env   The transformation environment
 746  * @param op1   The first operator
 747  * @param op2   The second operator
 748  * @return The created ia32 Sub node
 749  */
 750 static ir_node *gen_Sub(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 751         ir_node  *new_op = NULL;
 752         dbg_info *dbg    = env->dbg;
 753         ir_mode  *mode   = env->mode;
 754         ir_graph *irg    = env->irg;
 755         ir_node  *block  = env->block;
 756         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 757         ir_node  *nomem  = new_NoMem();
 758         ir_node  *expr_op, *imm_op;
 759
 760         /* Check if immediate optimization is on and */
 761         /* if it's an operation with immediate.      */
 762         imm_op  = env->cg->opt.immops ? get_immediate_op(NULL, op2) : NULL;
 763         expr_op = get_expr_op(op1, op2);
 764
 765         assert((expr_op || imm_op) && "invalid operands");
 766
 767         if (mode_is_float(mode)) {
 768                 if (USE_SSE2(env->cg))
 769                         return gen_binop(env, op1, op2, new_rd_ia32_fSub);
 770                 else {
 771                         env->cg->used_x87 = 1;
 772                         return gen_binop(env, op1, op2, new_rd_ia32_vfsub);
 773                 }
 774         }
 775         else {
 776                 /* integer SUB */
 777                 if (!expr_op) {
 778                         /* No expr_op means, that we have two const - one symconst and */
 779                         /* one tarval or another symconst - because this case is not   */
 780                         /* covered by constant folding                                 */
 781                         /* We need to check for:                                       */
 782                         /*  1) symconst + const    -> becomes a LEA                    */
 783                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 784                         /*        linker doesn't support two symconsts                 */
 785
 786                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 787                                 /* this is the 2nd case */
 788                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 789                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 790                                 set_ia32_am_sc_sign(new_op);
 791                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 792                         }
 793                         else {
 794                                 /* this is the 1st case */
 795                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 796
 797                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 798                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 799                                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
 800                                 }
 801                                 else {
 802                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 803                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 804                                         set_ia32_am_sc_sign(new_op);
 805                                 }
 806                                 set_ia32_am_flavour(new_op, ia32_am_O);
 807                         }
 808
 809                         /* set AM support */
 810                         set_ia32_am_support(new_op, ia32_am_Source);
 811                         set_ia32_op_type(new_op, ia32_AddrModeS);
 812
 813                         /* Lea doesn't need a Proj */
 814                         return new_op;
 815                 }
 816                 else if (imm_op) {
 817                         /* This is expr - const */
 818                         new_op = gen_imm_Sub(env, expr_op, imm_op);
 819
 820                         /* set AM support */
 821                         set_ia32_am_support(new_op, ia32_am_Dest);
 822                 }
 823                 else {
 824                         /* This is a normal sub */
 825                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 826
 827                         /* set AM support */
 828                         set_ia32_am_support(new_op, ia32_am_Full);
 829                 }
 830         }
 831
 832         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
 833
 834         set_ia32_res_mode(new_op, mode);
 835
 836         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 837 }
 838
 839
 840
 841 /**
 842  * Generates an ia32 DivMod with additional infrastructure for the
 843  * register allocator if needed.
 844  *
 845  * @param env      The transformation environment
 846  * @param dividend -no comment- :)
 847  * @param divisor  -no comment- :)
 848  * @param dm_flav  flavour_Div/Mod/DivMod
 849  * @return The created ia32 DivMod node
 850  */
 851 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
 852         ir_node  *res, *proj;
 853         ir_node  *edx_node, *cltd;
 854         ir_node  *in_keep[1];
 855         dbg_info *dbg   = env->dbg;
 856         ir_graph *irg   = env->irg;
 857         ir_node  *block = env->block;
 858         ir_mode  *mode  = env->mode;
 859         ir_node  *irn   = env->irn;
 860         ir_node  *mem;
 861
 862         switch (dm_flav) {
 863                 case flavour_Div:
 864                         mem  = get_Div_mem(irn);
 865                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Div_res));
 866                         break;
 867                 case flavour_Mod:
 868                         mem  = get_Mod_mem(irn);
 869                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Mod_res));
 870                         break;
 871                 case flavour_DivMod:
 872                         mem  = get_DivMod_mem(irn);
 873                         mode = get_irn_mode(get_proj_for_pn(irn, pn_DivMod_res_div));
 874                         break;
 875                 default:
 876                         assert(0);
 877         }
 878
 879         if (mode_is_signed(mode)) {
 880                 /* in signed mode, we need to sign extend the dividend */
 881                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend, mode_T);
 882                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EAX);
 883                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EDX);
 884         }
 885         else {
 886                 edx_node = new_rd_ia32_Const(dbg, irg, block, mode_Iu);
 887                 set_ia32_Const_type(edx_node, ia32_Const);
 888                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
 889         }
 890
 891         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, mode_T);
 892
 893         set_ia32_flavour(res, dm_flav);
 894         set_ia32_n_res(res, 2);
 895
 896         /* Only one proj is used -> We must add a second proj and */
 897         /* connect this one to a Keep node to eat up the second   */
 898         /* destroyed register.                                    */
 899         if (get_irn_n_edges(irn) == 1) {
 900                 proj = get_edge_src_irn(get_irn_out_edge_first(irn));
 901                 assert(is_Proj(proj) && "non-Proj to Div/Mod node");
 902
 903                 if (get_Proj_proj(proj) == pn_DivMod_res_div) {
 904                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_mod);
 905                 }
 906                 else {
 907                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_div);
 908                 }
 909
 910                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
 911         }
 912
 913         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env));
 914
 915         set_ia32_res_mode(res, mode_Is);
 916
 917         return res;
 918 }
 919
 920
 921 /**
 922  * Wrapper for generate_DivMod. Sets flavour_Mod.
 923  */
 924 static ir_node *gen_Mod(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 925         return generate_DivMod(env, op1, op2, flavour_Mod);
 926 }
 927
 928
 929
 930 /**
 931  * Wrapper for generate_DivMod. Sets flavour_Div.
 932  */
 933 static ir_node *gen_Div(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 934         return generate_DivMod(env, op1, op2, flavour_Div);
 935 }
 936
 937
 938
 939 /**
 940  * Wrapper for generate_DivMod. Sets flavour_DivMod.
 941  */
 942 static ir_node *gen_DivMod(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 943         return generate_DivMod(env, op1, op2, flavour_DivMod);
 944 }
 945
 946
 947
 948 /**
 949  * Creates an ia32 floating Div.
 950  *
 951  * @param env   The transformation environment
 952  * @param op1   The first operator
 953  * @param op2   The second operator
 954  * @return The created ia32 fDiv node
 955  */
 956 static ir_node *gen_Quot(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 957         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 958         ir_node *new_op;
 959         ir_node *nomem = new_rd_NoMem(env->irg);
 960
 961         if (USE_SSE2(env->cg)) {
 962
 963                 if (is_ia32_fConst(op2)) {
 964                         new_op = new_rd_ia32_fDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, noreg, nomem, mode_T);
 965                         set_ia32_am_support(new_op, ia32_am_None);
 966                         set_ia32_Immop_attr(new_op, op2);
 967                 }
 968                 else {
 969                         new_op = new_rd_ia32_fDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem, mode_T);
 970                         set_ia32_am_support(new_op, ia32_am_Source);
 971                 }
 972         }
 973         else {
 974                         new_op = new_rd_ia32_vfdiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem, mode_T);
 975                         set_ia32_am_support(new_op, ia32_am_Source);
 976         }
 977         set_ia32_res_mode(new_op, get_irn_mode(get_proj_for_pn(env->irn, pn_Quot_res)));
 978         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
 979
 980         return new_op;
 981 }
 982
 983
 984
 985 /**
 986  * Creates an ia32 Shl.
 987  *
 988  * @param env   The transformation environment
 989  * @param op1   The first operator
 990  * @param op2   The second operator
 991  * @return The created ia32 Shl node
 992  */
 993 static ir_node *gen_Shl(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 994         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shl);
 995 }
 996
 997
 998
 999 /**
1000  * Creates an ia32 Shr.
1001  *
1002  * @param env   The transformation environment
1003  * @param op1   The first operator
1004  * @param op2   The second operator
1005  * @return The created ia32 Shr node
1006  */
1007 static ir_node *gen_Shr(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1008         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shr);
1009 }
1010
1011
1012
1013 /**
1014  * Creates an ia32 Shrs.
1015  *
1016  * @param env   The transformation environment
1017  * @param op1   The first operator
1018  * @param op2   The second operator
1019  * @return The created ia32 Shrs node
1020  */
1021 static ir_node *gen_Shrs(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1022         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shrs);
1023 }
1024
1025
1026
1027 /**
1028  * Creates an ia32 RotL.
1029  *
1030  * @param env   The transformation environment
1031  * @param op1   The first operator
1032  * @param op2   The second operator
1033  * @return The created ia32 RotL node
1034  */
1035 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1036         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
1037 }
1038
1039
1040
1041 /**
1042  * Creates an ia32 RotR.
1043  * NOTE: There is no RotR with immediate because this would always be a RotL
1044  *       "imm-mode_size_bits" which can be pre-calculated.
1045  *
1046  * @param env   The transformation environment
1047  * @param op1   The first operator
1048  * @param op2   The second operator
1049  * @return The created ia32 RotR node
1050  */
1051 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1052         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
1053 }
1054
1055
1056
1057 /**
1058  * Creates an ia32 RotR or RotL (depending on the found pattern).
1059  *
1060  * @param env   The transformation environment
1061  * @param op1   The first operator
1062  * @param op2   The second operator
1063  * @return The created ia32 RotL or RotR node
1064  */
1065 static ir_node *gen_Rot(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1066         ir_node *rotate = NULL;
1067
1068         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1069                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1070                  that means we can create a RotR instead of an Add and a RotL */
1071
1072         if (is_Proj(op2)) {
1073                 ir_node *pred = get_Proj_pred(op2);
1074
1075                 if (is_ia32_Add(pred)) {
1076                         ir_node *pred_pred = get_irn_n(pred, 2);
1077                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1078                         long     bits      = get_mode_size_bits(env->mode);
1079
1080                         if (is_Proj(pred_pred)) {
1081                                 pred_pred = get_Proj_pred(pred_pred);
1082                         }
1083
1084                         if (is_ia32_Minus(pred_pred) &&
1085                                 tarval_is_long(tv)       &&
1086                                 get_tarval_long(tv) == bits)
1087                         {
1088                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1089                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1090                         }
1091
1092                 }
1093         }
1094
1095         if (!rotate) {
1096                 rotate = gen_RotL(env, op1, op2);
1097         }
1098
1099         return rotate;
1100 }
1101
1102
1103
1104 /**
1105  * Transforms a Minus node.
1106  *
1107  * @param env   The transformation environment
1108  * @param op    The operator
1109  * @return The created ia32 Minus node
1110  */
1111 static ir_node *gen_Minus(ia32_transform_env_t *env, ir_node *op) {
1112         ident   *name;
1113         ir_node *new_op;
1114         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1115         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1116         ir_node *nomem    = new_rd_NoMem(env->irg);
1117         int      size;
1118
1119         if (mode_is_float(env->mode)) {
1120                 if (USE_SSE2(env->cg)) {
1121                         new_op = new_rd_ia32_fEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1122
1123                         size   = get_mode_size_bits(env->mode);
1124                         name   = gen_fp_known_const(env->mode, size == 32 ? ia32_SSIGN : ia32_DSIGN);
1125
1126                         set_ia32_sc(new_op, name);
1127
1128                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
1129
1130                         set_ia32_res_mode(new_op, env->mode);
1131                         set_ia32_immop_type(new_op, ia32_ImmSymConst);
1132
1133                         new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1134                 }
1135                 else {
1136                         env->cg->used_x87 = 1;
1137                         new_op = new_rd_ia32_vfchs(env->dbg, env->irg, env->block, op, env->mode);
1138                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
1139                 }
1140         }
1141         else {
1142                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1143         }
1144
1145         return new_op;
1146 }
1147
1148
1149
1150 /**
1151  * Transforms a Not node.
1152  *
1153  * @param env   The transformation environment
1154  * @param op    The operator
1155  * @return The created ia32 Not node
1156  */
1157 static ir_node *gen_Not(ia32_transform_env_t *env, ir_node *op) {
1158         assert (! mode_is_float(env->mode));
1159         return gen_unop(env, op, new_rd_ia32_Not);
1160 }
1161
1162
1163
1164 /**
1165  * Transforms an Abs node.
1166  *
1167  * @param env   The transformation environment
1168  * @param op    The operator
1169  * @return The created ia32 Abs node
1170  */
1171 static ir_node *gen_Abs(ia32_transform_env_t *env, ir_node *op) {
1172         ir_node  *res, *p_eax, *p_edx;
1173         dbg_info *dbg      = env->dbg;
1174         ir_mode  *mode     = env->mode;
1175         ir_graph *irg      = env->irg;
1176         ir_node  *block    = env->block;
1177         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1178         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1179         ir_node  *nomem    = new_NoMem();
1180         int       size;
1181         ident    *name;
1182
1183         if (mode_is_float(mode)) {
1184                 if (USE_SSE2(env->cg)) {
1185                         res = new_rd_ia32_fAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1186
1187                         size   = get_mode_size_bits(mode);
1188                         name   = gen_fp_known_const(mode, size == 32 ? ia32_SABS : ia32_DABS);
1189
1190                         set_ia32_sc(res, name);
1191
1192                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env));
1193
1194                         set_ia32_res_mode(res, mode);
1195                         set_ia32_immop_type(res, ia32_ImmSymConst);
1196
1197                         res = new_rd_Proj(dbg, irg, block, res, mode, 0);
1198                 }
1199                 else {
1200                         env->cg->used_x87 = 1;
1201                         res = new_rd_ia32_vfabs(dbg, irg, block, op, mode);
1202                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env));
1203                 }
1204         }
1205         else {
1206                 res   = new_rd_ia32_Cdq(dbg, irg, block, op, mode_T);
1207                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env));
1208                 set_ia32_res_mode(res, mode);
1209
1210                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_EAX);
1211                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_EDX);
1212
1213                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem, mode_T);
1214                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env));
1215                 set_ia32_res_mode(res, mode);
1216
1217                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1218
1219                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem, mode_T);
1220                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env));
1221                 set_ia32_res_mode(res, mode);
1222
1223                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1224         }
1225
1226         return res;
1227 }
1228
1229
1230
1231 /**
1232  * Transforms a Load.
1233  *
1234  * @param mod     the debug module
1235  * @param block   the block the new node should belong to
1236  * @param node    the ir Load node
1237  * @param mode    node mode
1238  * @return the created ia32 Load node
1239  */
1240 static ir_node *gen_Load(ia32_transform_env_t *env) {
1241         ir_node    *node  = env->irn;
1242         ir_node    *noreg = ia32_new_NoReg_gp(env->cg);
1243         ir_node    *ptr   = get_Load_ptr(node);
1244         ir_mode    *mode  = get_Load_mode(node);
1245         const char *offs  = NULL;
1246         ir_node *new_op;
1247         ia32_am_flavour_t am_flav = ia32_B;
1248
1249         /* address might be a constant (symconst or absolute address) */
1250         if (is_ia32_Const(ptr)) {
1251                 offs = get_ia32_cnst(ptr);
1252                 ptr  = noreg;
1253         }
1254
1255         if (mode_is_float(mode)) {
1256                 if (USE_SSE2(env->cg))
1257                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, get_Load_mem(node), env->mode);
1258                 else {
1259                         env->cg->used_x87 = 1;
1260                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, get_Load_mem(node), env->mode);
1261                 }
1262         }
1263         else {
1264                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, get_Load_mem(node), env->mode);
1265         }
1266
1267         /* base is an constant address */
1268         if (offs) {
1269                 add_ia32_am_offs(new_op, offs);
1270                 am_flav = ia32_O;
1271         }
1272
1273         set_ia32_am_support(new_op, ia32_am_Source);
1274         set_ia32_op_type(new_op, ia32_AddrModeS);
1275         set_ia32_am_flavour(new_op, am_flav);
1276         set_ia32_ls_mode(new_op, mode);
1277
1278         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
1279
1280         return new_op;
1281 }
1282
1283
1284
1285 /**
1286  * Transforms a Store.
1287  *
1288  * @param mod     the debug module
1289  * @param block   the block the new node should belong to
1290  * @param node    the ir Store node
1291  * @param mode    node mode
1292  * @return the created ia32 Store node
1293  */
1294 static ir_node *gen_Store(ia32_transform_env_t *env) {
1295         ir_node *node    = env->irn;
1296         ir_node *noreg   = ia32_new_NoReg_gp(env->cg);
1297         ir_node *val     = get_Store_value(node);
1298         ir_node *ptr     = get_Store_ptr(node);
1299         ir_node *mem     = get_Store_mem(node);
1300         ir_mode *mode    = get_irn_mode(val);
1301         ir_node *sval    = val;
1302         const char *offs = NULL;
1303         ir_node *new_op;
1304         ia32_am_flavour_t am_flav = ia32_B;
1305   ia32_immop_type_t immop   = ia32_ImmNone;
1306
1307         /* in case of storing a const (but not a symconst) -> make it an attribute */
1308         if (is_ia32_Cnst(val)) {
1309                 switch (get_ia32_op_type(val)) {
1310                 case ia32_Const:
1311                         immop = ia32_ImmConst;
1312                         break;
1313                 case ia32_SymConst:
1314                         immop = ia32_ImmSymConst;
1315                         break;
1316                 default:
1317                         assert(0 && "unsupported Const type");
1318                 }
1319                 sval = noreg;
1320         }
1321
1322         /* address might be a constant (symconst or absolute address) */
1323         if (is_ia32_Const(ptr)) {
1324                 offs = get_ia32_cnst(ptr);
1325                 ptr  = noreg;
1326         }
1327
1328         if (mode_is_float(mode)) {
1329                 if (USE_SSE2(env->cg))
1330                         new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1331                 else {
1332                         env->cg->used_x87 = 1;
1333                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1334                 }
1335         }
1336         else if (get_mode_size_bits(mode) == 8) {
1337                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1338         }
1339         else {
1340                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1341         }
1342
1343         /* stored const is an attribute (saves a register) */
1344         if (is_ia32_Cnst(val)) {
1345                 set_ia32_Immop_attr(new_op, val);
1346         }
1347
1348         /* base is an constant address */
1349         if (offs) {
1350                 add_ia32_am_offs(new_op, offs);
1351                 am_flav = ia32_O;
1352         }
1353
1354         set_ia32_am_support(new_op, ia32_am_Dest);
1355         set_ia32_op_type(new_op, ia32_AddrModeD);
1356         set_ia32_am_flavour(new_op, am_flav);
1357         set_ia32_ls_mode(new_op, get_irn_mode(val));
1358         set_ia32_immop_type(new_op, immop);
1359
1360         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
1361
1362         return new_op;
1363 }
1364
1365
1366
1367 /**
1368  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1369  *
1370  * @param env   The transformation environment
1371  * @return The transformed node.
1372  */
1373 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1374         dbg_info *dbg      = env->dbg;
1375         ir_graph *irg      = env->irg;
1376         ir_node  *block    = env->block;
1377         ir_node  *node     = env->irn;
1378         ir_node  *sel      = get_Cond_selector(node);
1379         ir_mode  *sel_mode = get_irn_mode(sel);
1380         ir_node  *res      = NULL;
1381         ir_node  *pred     = NULL;
1382         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1383         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1384
1385         if (is_Proj(sel) && sel_mode == mode_b) {
1386                 ir_node  *nomem = new_NoMem();
1387
1388                 pred  = get_Proj_pred(sel);
1389
1390                 /* get both compare operators */
1391                 cmp_a = get_Cmp_left(pred);
1392                 cmp_b = get_Cmp_right(pred);
1393
1394                 /* check if we can use a CondJmp with immediate */
1395                 cnst = env->cg->opt.immops ? get_immediate_op(cmp_a, cmp_b) : NULL;
1396                 expr = get_expr_op(cmp_a, cmp_b);
1397
1398                 if (cnst && expr) {
1399                         pn_Cmp pnc = get_Proj_proj(sel);
1400
1401                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_is_int(get_irn_mode(expr))) {
1402                                 if (classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL) {
1403                                         /* a Cmp A =/!= 0 */
1404                                         ir_node    *op1  = expr;
1405                                         ir_node    *op2  = expr;
1406                                         ir_node    *and  = skip_Proj(expr);
1407                                         const char *cnst = NULL;
1408
1409                                         /* check, if expr is an only once used And operation */
1410                                         if (get_irn_n_edges(expr) == 1 && is_ia32_And(and)) {
1411                                                 op1 = get_irn_n(and, 2);
1412                                                 op2 = get_irn_n(and, 3);
1413
1414                                                 cnst = (is_ia32_ImmConst(and) || is_ia32_ImmSymConst(and)) ? get_ia32_cnst(and) : NULL;
1415                                         }
1416                                         res = new_rd_ia32_TestJmp(dbg, irg, block, op1, op2, mode_T);
1417                                         set_ia32_pncode(res, get_Proj_proj(sel));
1418                                         set_ia32_res_mode(res, get_irn_mode(op1));
1419
1420                                         if (cnst) {
1421                                                 copy_ia32_Immop_attr(res, and);
1422                                         }
1423
1424                                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env));
1425                                         return res;
1426                                 }
1427                         }
1428
1429                         if (mode_is_float(get_irn_mode(expr))) {
1430                                 if (USE_SSE2(env->cg))
1431                                         res = new_rd_ia32_fCondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem, mode_T);
1432                                 else {
1433                                         env->cg->used_x87 = 1;
1434                                         assert(0);
1435                                 }
1436                         }
1437                         else {
1438                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem, mode_T);
1439                         }
1440                         set_ia32_Immop_attr(res, cnst);
1441                         set_ia32_res_mode(res, get_irn_mode(expr));
1442                 }
1443                 else {
1444                         if (mode_is_float(get_irn_mode(cmp_a))) {
1445                                 if (USE_SSE2(env->cg))
1446                                         res = new_rd_ia32_fCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem, mode_T);
1447                                 else {
1448                                         env->cg->used_x87 = 1;
1449                                         assert(0);
1450                                 }
1451                         }
1452                         else {
1453                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem, mode_T);
1454                         }
1455                         set_ia32_res_mode(res, get_irn_mode(cmp_a));
1456                 }
1457
1458                 set_ia32_pncode(res, get_Proj_proj(sel));
1459                 set_ia32_am_support(res, ia32_am_Source);
1460         }
1461         else {
1462                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, sel, mode_T);
1463                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1464                 set_ia32_res_mode(res, get_irn_mode(sel));
1465         }
1466
1467         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env));
1468         return res;
1469 }
1470
1471
1472
1473 /**
1474  * Transforms a CopyB node.
1475  *
1476  * @param env   The transformation environment
1477  * @return The transformed node.
1478  */
1479 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1480         ir_node  *res   = NULL;
1481         dbg_info *dbg   = env->dbg;
1482         ir_graph *irg   = env->irg;
1483         ir_mode  *mode  = env->mode;
1484         ir_node  *block = env->block;
1485         ir_node  *node  = env->irn;
1486         ir_node  *src   = get_CopyB_src(node);
1487         ir_node  *dst   = get_CopyB_dst(node);
1488         ir_node  *mem   = get_CopyB_mem(node);
1489         int       size  = get_type_size_bytes(get_CopyB_type(node));
1490         int       rem;
1491
1492         /* If we have to copy more than 16 bytes, we use REP MOVSx and */
1493         /* then we need the size explicitly in ECX.                    */
1494         if (size >= 16 * 4) {
1495                 rem = size & 0x3; /* size % 4 */
1496                 size >>= 2;
1497
1498                 res = new_rd_ia32_Const(dbg, irg, block, mode_Is);
1499                 set_ia32_op_type(res, ia32_Const);
1500                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1501
1502                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem, mode);
1503                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1504         }
1505         else {
1506                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem, mode);
1507                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1508                 set_ia32_immop_type(res, ia32_ImmConst);
1509         }
1510
1511         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env));
1512
1513         return res;
1514 }
1515
1516
1517
1518 /**
1519  * Transforms a Mux node into CMov.
1520  *
1521  * @param env   The transformation environment
1522  * @return The transformed node.
1523  */
1524 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1525         ir_node *node   = env->irn;
1526         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1527                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1528
1529         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
1530
1531         return new_op;
1532 }
1533
1534
1535 /**
1536  * Following conversion rules apply:
1537  *
1538  *  INT -> INT
1539  * ============
1540  *  1) n bit -> m bit   n > m (downscale)
1541  *     a) target is signed:    movsx
1542  *     b) target is unsigned:  and with lower bits sets
1543  *  2) n bit -> m bit   n == m   (sign change)
1544  *     always ignored
1545  *  3) n bit -> m bit   n < m (upscale)
1546  *     a) source is signed:    movsx
1547  *     b) source is unsigned:  and with lower bits sets
1548  *
1549  *  INT -> FLOAT
1550  * ==============
1551  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1552  *
1553  *  FLOAT -> INT
1554  * ==============
1555  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1556  *  if target mode < 32bit: additional INT -> INT conversion (see above)
1557  *
1558  *  FLOAT -> FLOAT
1559  * ================
1560  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1561  *  x87 is mode_E internally, conversions happen only at load and store
1562  *  in non-strict semantic
1563  */
1564
1565 //static ir_node *gen_int_downscale_conv(ia32_transform_env_t *env, ir_node *op,
1566 //                                                                         ir_mode *src_mode, ir_mode *tgt_mode)
1567 //{
1568 //      int       n     = get_mode_size_bits(src_mode);
1569 //      int       m     = get_mode_size_bits(tgt_mode);
1570 //      dbg_info *dbg   = env->dbg;
1571 //      ir_graph *irg   = env->irg;
1572 //      ir_node  *block = env->block;
1573 //      ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1574 //      ir_node  *nomem = new_rd_NoMem(irg);
1575 //      ir_node  *new_op, *proj;
1576 //      assert(n > m && "downscale expected");
1577 //      if (mode_is_signed(src_mode) && mode_is_signed(tgt_mode)) {
1578 //              /* ASHL Sn, n - m */
1579 //              new_op = new_rd_ia32_Shl(dbg, irg, block, noreg, noreg, op, noreg, nomem, mode_T);
1580 //              proj   = new_rd_Proj(dbg, irg, block, new_op, src_mode, 0);
1581 //              set_ia32_Immop_tarval(new_op, new_tarval_from_long(n - m, mode_Is));
1582 //              set_ia32_am_support(new_op, ia32_am_Source);
1583 //              SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
1584 //              /* ASHR Sn, n - m */
1585 //              new_op = new_rd_ia32_Shrs(dbg, irg, block, noreg, noreg, proj, noreg, nomem, mode_T);
1586 //              set_ia32_Immop_tarval(new_op, new_tarval_from_long(n - m, mode_Is));
1587 //      }
1588 //      else {
1589 //              new_op = new_rd_ia32_And(dbg, irg, block, noreg, noreg, op, noreg, nomem, mode_T);
1590 //              set_ia32_Immop_tarval(new_op, new_tarval_from_long((1 << m) - 1, mode_Is));
1591 //      }
1592 //      return new_op;
1593 //}
1594
1595 /**
1596  * Transforms a Conv node.
1597  *
1598  * @param env   The transformation environment
1599  * @param op    The operator
1600  * @return The created ia32 Conv node
1601  */
1602 static ir_node *gen_Conv(ia32_transform_env_t *env, ir_node *op) {
1603         dbg_info          *dbg      = env->dbg;
1604         ir_graph          *irg      = env->irg;
1605         ir_mode           *src_mode = get_irn_mode(op);
1606         ir_mode           *tgt_mode = env->mode;
1607         int                src_bits = get_mode_size_bits(src_mode);
1608         int                tgt_bits = get_mode_size_bits(tgt_mode);
1609         ir_node           *block    = env->block;
1610         ir_node           *new_op   = NULL;
1611         ir_node           *noreg    = ia32_new_NoReg_gp(env->cg);
1612         ir_node           *nomem    = new_rd_NoMem(irg);
1613         firm_dbg_module_t *mod      = env->mod;
1614         ir_node           *proj;
1615
1616         if (src_mode == tgt_mode) {
1617                 /* this can happen when changing mode_P to mode_Is */
1618                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
1619                 edges_reroute(env->irn, op, irg);
1620         }
1621         else if (mode_is_float(src_mode)) {
1622                 /* we convert from float ... */
1623                 if (mode_is_float(tgt_mode)) {
1624                         /* ... to float */
1625                         if (USE_SSE2(env->cg)) {
1626                                 DB((mod, LEVEL_1, "create Conv(float, float) ..."));
1627                                 new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1628                         }
1629                         else {
1630                                 DB((mod, LEVEL_1, "killed Conv(float, float) ..."));
1631                                 edges_reroute(env->irn, op, irg);
1632                         }
1633                 }
1634                 else {
1635                         /* ... to int */
1636                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
1637                         new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1638                         /* if target mode is not int: add an additional downscale convert */
1639                         if (tgt_bits < 32) {
1640                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
1641                                 set_ia32_res_mode(new_op, tgt_mode);
1642                                 set_ia32_am_support(new_op, ia32_am_Source);
1643
1644                                 proj   = new_rd_Proj(dbg, irg, block, new_op, mode_Is, 0);
1645
1646                                 if (tgt_bits == 8 || src_bits == 8) {
1647                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, proj, nomem, mode_T);
1648                                 }
1649                                 else {
1650                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, proj, nomem, mode_T);
1651                                 }
1652                         }
1653                 }
1654         }
1655         else {
1656                 /* we convert from int ... */
1657                 if (mode_is_float(tgt_mode)) {
1658                         /* ... to float */
1659                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
1660                         new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1661                 }
1662                 else {
1663                         /* ... to int */
1664                         if (get_mode_size_bits(src_mode) == tgt_bits) {
1665                                 DB((mod, LEVEL_1, "omitting equal size Conv(%+F, %+F) ...", src_mode, tgt_mode));
1666                                 edges_reroute(env->irn, op, irg);
1667                         }
1668                         else {
1669                                 DB((mod, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
1670                                 if (tgt_bits == 8 || src_bits == 8) {
1671                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1672                                 }
1673                                 else {
1674                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1675                                 }
1676                         }
1677                 }
1678         }
1679
1680         if (new_op) {
1681                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
1682                 set_ia32_res_mode(new_op, tgt_mode);
1683
1684                 set_ia32_am_support(new_op, ia32_am_Source);
1685
1686                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, 0);
1687         }
1688
1689         return new_op;
1690 }
1691
1692
1693
1694 /********************************************
1695  *  _                          _
1696  * | |                        | |
1697  * | |__   ___ _ __   ___   __| | ___  ___
1698  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
1699  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
1700  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
1701  *
1702  ********************************************/
1703
1704 static ir_node *gen_StackParam(ia32_transform_env_t *env) {
1705         ir_node *new_op = NULL;
1706         ir_node *node   = env->irn;
1707         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1708         ir_node *mem    = new_rd_NoMem(env->irg);
1709         ir_node *ptr    = get_irn_n(node, 0);
1710         entity  *ent    = be_get_frame_entity(node);
1711         ir_mode *mode   = env->mode;
1712
1713 //      /* If the StackParam has only one user ->     */
1714 //      /* put it in the Block where the user resides */
1715 //      if (get_irn_n_edges(node) == 1) {
1716 //              env->block = get_nodes_block(get_edge_src_irn(get_irn_out_edge_first(node)));
1717 //      }
1718
1719         if (mode_is_float(mode)) {
1720                 if (USE_SSE2(env->cg))
1721                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1722                 else {
1723                         env->cg->used_x87 = 1;
1724                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1725                 }
1726         }
1727         else {
1728                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1729         }
1730
1731         set_ia32_frame_ent(new_op, ent);
1732         set_ia32_use_frame(new_op);
1733
1734         set_ia32_am_support(new_op, ia32_am_Source);
1735         set_ia32_op_type(new_op, ia32_AddrModeS);
1736         set_ia32_am_flavour(new_op, ia32_B);
1737         set_ia32_ls_mode(new_op, mode);
1738
1739         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
1740
1741         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, 0);
1742 }
1743
1744 /**
1745  * Transforms a FrameAddr into an ia32 Add.
1746  */
1747 static ir_node *gen_FrameAddr(ia32_transform_env_t *env) {
1748         ir_node *new_op = NULL;
1749         ir_node *node   = env->irn;
1750         ir_node *op     = get_irn_n(node, 0);
1751         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1752         ir_node *nomem  = new_rd_NoMem(env->irg);
1753
1754         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem, mode_T);
1755         set_ia32_frame_ent(new_op, be_get_frame_entity(node));
1756         set_ia32_am_support(new_op, ia32_am_Full);
1757         set_ia32_use_frame(new_op);
1758         set_ia32_immop_type(new_op, ia32_ImmConst);
1759
1760         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
1761
1762         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1763 }
1764
1765 /**
1766  * Transforms a FrameLoad into an ia32 Load.
1767  */
1768 static ir_node *gen_FrameLoad(ia32_transform_env_t *env) {
1769         ir_node *new_op = NULL;
1770         ir_node *node   = env->irn;
1771         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1772         ir_node *mem    = get_irn_n(node, 0);
1773         ir_node *ptr    = get_irn_n(node, 1);
1774         entity  *ent    = be_get_frame_entity(node);
1775         ir_mode *mode   = get_type_mode(get_entity_type(ent));
1776
1777         if (mode_is_float(mode)) {
1778                 if (USE_SSE2(env->cg))
1779                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1780                 else {
1781                         env->cg->used_x87 = 1;
1782                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1783                 }
1784         }
1785         else {
1786                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1787         }
1788
1789         set_ia32_frame_ent(new_op, ent);
1790         set_ia32_use_frame(new_op);
1791
1792         set_ia32_am_support(new_op, ia32_am_Source);
1793         set_ia32_op_type(new_op, ia32_AddrModeS);
1794         set_ia32_am_flavour(new_op, ia32_B);
1795         set_ia32_ls_mode(new_op, mode);
1796
1797         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
1798
1799         return new_op;
1800 }
1801
1802
1803 /**
1804  * Transforms a FrameStore into an ia32 Store.
1805  */
1806 static ir_node *gen_FrameStore(ia32_transform_env_t *env) {
1807         ir_node *new_op = NULL;
1808         ir_node *node   = env->irn;
1809         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1810         ir_node *mem    = get_irn_n(node, 0);
1811         ir_node *ptr    = get_irn_n(node, 1);
1812         ir_node *val    = get_irn_n(node, 2);
1813         entity  *ent    = be_get_frame_entity(node);
1814         ir_mode *mode   = get_irn_mode(val);
1815
1816         if (mode_is_float(mode)) {
1817                 if (USE_SSE2(env->cg))
1818                         new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1819                 else {
1820                         env->cg->used_x87 = 1;
1821                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1822                 }
1823         }
1824         else if (get_mode_size_bits(mode) == 8) {
1825                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1826         }
1827         else {
1828                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1829         }
1830
1831         set_ia32_frame_ent(new_op, ent);
1832         set_ia32_use_frame(new_op);
1833
1834         set_ia32_am_support(new_op, ia32_am_Dest);
1835         set_ia32_op_type(new_op, ia32_AddrModeD);
1836         set_ia32_am_flavour(new_op, ia32_B);
1837         set_ia32_ls_mode(new_op, mode);
1838
1839         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env));
1840
1841         return new_op;
1842 }
1843
1844
1845
1846 /*********************************************************
1847  *                  _             _      _
1848  *                 (_)           | |    (_)
1849  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
1850  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
1851  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
1852  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
1853  *
1854  *********************************************************/
1855
1856 /**
1857  * Transforms a Sub or fSub into Neg--Add iff OUT_REG == SRC2_REG.
1858  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
1859  */
1860 void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
1861         ia32_transform_env_t tenv;
1862         ir_node *in1, *in2, *noreg, *nomem, *res;
1863         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
1864
1865         /* Return if AM node or not a Sub or fSub */
1866         if (get_ia32_op_type(irn) != ia32_Normal || !(is_ia32_Sub(irn) || is_ia32_fSub(irn)))
1867                 return;
1868
1869         noreg   = ia32_new_NoReg_gp(cg);
1870         nomem   = new_rd_NoMem(cg->irg);
1871         in1     = get_irn_n(irn, 2);
1872         in2     = get_irn_n(irn, 3);
1873         in1_reg = arch_get_irn_register(cg->arch_env, in1);
1874         in2_reg = arch_get_irn_register(cg->arch_env, in2);
1875         out_reg = get_ia32_out_reg(irn, 0);
1876
1877         tenv.block    = get_nodes_block(irn);
1878         tenv.dbg      = get_irn_dbg_info(irn);
1879         tenv.irg      = cg->irg;
1880         tenv.irn      = irn;
1881         tenv.mod      = cg->mod;
1882         tenv.mode     = get_ia32_res_mode(irn);
1883         tenv.cg       = cg;
1884
1885         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
1886         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
1887                 /* generate the neg src2 */
1888                 res = gen_Minus(&tenv, in2);
1889                 arch_set_irn_register(cg->arch_env, res, in2_reg);
1890
1891                 /* add to schedule */
1892                 sched_add_before(irn, res);
1893
1894                 /* generate the add */
1895                 if (mode_is_float(tenv.mode)) {
1896                         res = new_rd_ia32_fAdd(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
1897                         set_ia32_am_support(res, ia32_am_Source);
1898                 }
1899                 else {
1900                         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
1901                         set_ia32_am_support(res, ia32_am_Full);
1902                 }
1903
1904                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(&tenv));
1905                 /* copy register */
1906                 slots    = get_ia32_slots(res);
1907                 slots[0] = in2_reg;
1908
1909                 /* add to schedule */
1910                 sched_add_before(irn, res);
1911
1912                 /* remove the old sub */
1913                 sched_remove(irn);
1914
1915                 /* exchange the add and the sub */
1916                 exchange(irn, res);
1917         }
1918 }
1919
1920 /**
1921  * Transforms a LEA into an Add if possible
1922  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
1923  */
1924 void ia32_transform_lea_to_add(ir_node *irn, ia32_code_gen_t *cg) {
1925         ia32_am_flavour_t am_flav;
1926         int               imm = 0;
1927         ir_node          *res = NULL;
1928         ir_node          *nomem, *noreg, *base, *index, *op1, *op2;
1929         char             *offs;
1930         ia32_transform_env_t tenv;
1931         const arch_register_t *out_reg, *base_reg, *index_reg;
1932
1933         /* must be a LEA */
1934         if (! is_ia32_Lea(irn))
1935                 return;
1936
1937         am_flav = get_ia32_am_flavour(irn);
1938
1939         /* only some LEAs can be transformed to an Add */
1940         if (am_flav != ia32_am_B && am_flav != ia32_am_OB && am_flav != ia32_am_OI && am_flav != ia32_am_BI)
1941                 return;
1942
1943         noreg = ia32_new_NoReg_gp(cg);
1944         nomem = new_rd_NoMem(cg->irg);
1945         op1   = noreg;
1946         op2   = noreg;
1947         base  = get_irn_n(irn, 0);
1948         index = get_irn_n(irn,1);
1949
1950         offs  = get_ia32_am_offs(irn);
1951
1952         /* offset has a explicit sign -> we need to skip + */
1953         if (offs && offs[0] == '+')
1954                 offs++;
1955
1956         out_reg   = arch_get_irn_register(cg->arch_env, irn);
1957         base_reg  = arch_get_irn_register(cg->arch_env, base);
1958         index_reg = arch_get_irn_register(cg->arch_env, index);
1959
1960         tenv.block = get_nodes_block(irn);
1961         tenv.dbg   = get_irn_dbg_info(irn);
1962         tenv.irg   = cg->irg;
1963         tenv.irn   = irn;
1964         tenv.mod   = cg->mod;
1965         tenv.mode  = get_irn_mode(irn);
1966         tenv.cg    = cg;
1967
1968         switch(get_ia32_am_flavour(irn)) {
1969                 case ia32_am_B:
1970                         /* out register must be same as base register */
1971                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
1972                                 return;
1973
1974                         op1 = base;
1975                         break;
1976                 case ia32_am_OB:
1977                         /* out register must be same as base register */
1978                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
1979                                 return;
1980
1981                         op1 = base;
1982                         imm = 1;
1983                         break;
1984                 case ia32_am_OI:
1985                         /* out register must be same as index register */
1986                         if (! REGS_ARE_EQUAL(out_reg, index_reg))
1987                                 return;
1988
1989                         op1 = index;
1990                         imm = 1;
1991                         break;
1992                 case ia32_am_BI:
1993                         /* out register must be same as one in register */
1994                         if (REGS_ARE_EQUAL(out_reg, base_reg)) {
1995                                 op1 = base;
1996                                 op2 = index;
1997                         }
1998                         else if (REGS_ARE_EQUAL(out_reg, index_reg)) {
1999                                 op1 = index;
2000                                 op2 = base;
2001                         }
2002                         else {
2003                                 /* in registers a different from out -> no Add possible */
2004                                 return;
2005                         }
2006                 default:
2007                         break;
2008         }
2009
2010         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, op1, op2, nomem, mode_T);
2011         arch_set_irn_register(cg->arch_env, res, out_reg);
2012         set_ia32_op_type(res, ia32_Normal);
2013
2014         if (imm) {
2015                 set_ia32_cnst(res, offs);
2016                 set_ia32_immop_type(res, ia32_ImmConst);
2017         }
2018
2019         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(&tenv));
2020
2021         /* add Add to schedule */
2022         sched_add_before(irn, res);
2023
2024         res = new_rd_Proj(tenv.dbg, tenv.irg, tenv.block, res, tenv.mode, 0);
2025
2026         /* add result Proj to schedule */
2027         sched_add_before(irn, res);
2028
2029         /* remove the old LEA */
2030         sched_remove(irn);
2031
2032         /* exchange the Add and the LEA */
2033         exchange(irn, res);
2034 }
2035
2036 /**
2037  * Transforms the given firm node (and maybe some other related nodes)
2038  * into one or more assembler nodes.
2039  *
2040  * @param node    the firm node
2041  * @param env     the debug module
2042  */
2043 void ia32_transform_node(ir_node *node, void *env) {
2044         ia32_code_gen_t *cgenv = (ia32_code_gen_t *)env;
2045         opcode  code;
2046         ir_node *asm_node      = NULL;
2047         ia32_transform_env_t  tenv;
2048
2049         if (is_Block(node))
2050                 return;
2051
2052         tenv.block    = get_nodes_block(node);
2053         tenv.dbg      = get_irn_dbg_info(node);
2054         tenv.irg      = current_ir_graph;
2055         tenv.irn      = node;
2056         tenv.mod      = cgenv->mod;
2057         tenv.mode     = get_irn_mode(node);
2058         tenv.cg       = cgenv;
2059
2060 #define UNOP(a)  case iro_##a: asm_node = gen_##a(&tenv, get_##a##_op(node)); break
2061 #define BINOP(a) case iro_##a: asm_node = gen_##a(&tenv, get_##a##_left(node), get_##a##_right(node)); break
2062 #define GEN(a)   case iro_##a: asm_node = gen_##a(&tenv); break
2063 #define IGN(a)   case iro_##a: break
2064 #define BAD(a)   case iro_##a: goto bad
2065 #define OTHER_BIN(a)                                                       \
2066         if (get_irn_op(node) == get_op_##a()) {                                \
2067                 asm_node = gen_##a(&tenv, get_irn_n(node, 0), get_irn_n(node, 1)); \
2068                 break;                                                             \
2069         }
2070 #define BE_GEN(a)                  \
2071         if (be_is_##a(node)) {         \
2072                 asm_node = gen_##a(&tenv); \
2073                 break;                     \
2074         }
2075
2076         DBG((tenv.mod, LEVEL_1, "check %+F ... ", node));
2077
2078         code = get_irn_opcode(node);
2079         switch (code) {
2080                 BINOP(Add);
2081                 BINOP(Sub);
2082                 BINOP(Mul);
2083                 BINOP(And);
2084                 BINOP(Or);
2085                 BINOP(Eor);
2086
2087                 BINOP(Shl);
2088                 BINOP(Shr);
2089                 BINOP(Shrs);
2090                 BINOP(Rot);
2091
2092                 BINOP(Quot);
2093
2094                 BINOP(Div);
2095                 BINOP(Mod);
2096                 BINOP(DivMod);
2097
2098                 UNOP(Minus);
2099                 UNOP(Conv);
2100                 UNOP(Abs);
2101                 UNOP(Not);
2102
2103                 GEN(Load);
2104                 GEN(Store);
2105                 GEN(Cond);
2106
2107                 GEN(CopyB);
2108                 GEN(Mux);
2109
2110                 IGN(Call);
2111                 IGN(Alloc);
2112
2113                 IGN(Proj);
2114                 IGN(Block);
2115                 IGN(Start);
2116                 IGN(End);
2117                 IGN(NoMem);
2118                 IGN(Phi);
2119                 IGN(IJmp);
2120                 IGN(Break);
2121                 IGN(Cmp);
2122                 IGN(Unknown);
2123
2124                 /* constant transformation happens earlier */
2125                 IGN(Const);
2126                 IGN(SymConst);
2127                 IGN(Sync);
2128
2129                 BAD(Raise);
2130                 BAD(Sel);
2131                 BAD(InstOf);
2132                 BAD(Cast);
2133                 BAD(Free);
2134                 BAD(Tuple);
2135                 BAD(Id);
2136                 BAD(Bad);
2137                 BAD(Confirm);
2138                 BAD(Filter);
2139                 BAD(CallBegin);
2140                 BAD(EndReg);
2141                 BAD(EndExcept);
2142
2143                 default:
2144                         OTHER_BIN(Max);
2145                         OTHER_BIN(Min);
2146                         OTHER_BIN(Mulh);
2147
2148                         BE_GEN(FrameAddr);
2149                         BE_GEN(FrameLoad);
2150                         BE_GEN(FrameStore);
2151                         BE_GEN(StackParam);
2152                         break;
2153 bad:
2154                 fprintf(stderr, "Not implemented: %s\n", get_irn_opname(node));
2155                 assert(0);
2156         }
2157
2158         /* exchange nodes if a new one was generated */
2159         if (asm_node) {
2160                 exchange(node, asm_node);
2161                 DB((tenv.mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
2162         }
2163         else {
2164                 DB((tenv.mod, LEVEL_1, "ignored\n"));
2165         }
2166
2167 #undef UNOP
2168 #undef BINOP
2169 #undef GEN
2170 #undef IGN
2171 #undef BAD
2172 #undef OTHER_BIN
2173 #undef BE_GEN
2174 }