nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /**
   2  * This file implements the IR transformation from firm into
   3  * ia32-Firm.
   4  *
   5  * $Id$
   6  */
   7
   8 #ifdef HAVE_CONFIG_H
   9 #include "config.h"
  10 #endif
  11
  12 #include "irargs_t.h"
  13 #include "irnode_t.h"
  14 #include "irgraph_t.h"
  15 #include "irmode_t.h"
  16 #include "iropt_t.h"
  17 #include "irop_t.h"
  18 #include "irprog_t.h"
  19 #include "iredges_t.h"
  20 #include "irgmod.h"
  21 #include "irvrfy.h"
  22 #include "ircons.h"
  23 #include "dbginfo.h"
  24 #include "debug.h"
  25
  26 #include "../benode_t.h"
  27 #include "../besched.h"
  28
  29 #include "bearch_ia32_t.h"
  30
  31 #include "ia32_nodes_attr.h"
  32 #include "../arch/archop.h"     /* we need this for Min and Max nodes */
  33 #include "ia32_transform.h"
  34 #include "ia32_new_nodes.h"
  35 #include "ia32_map_regs.h"
  36
  37 #include "gen_ia32_regalloc_if.h"
  38
  39 #ifdef NDEBUG
  40 #define SET_IA32_ORIG_NODE(n, o)
  41 #else
  42 #define SET_IA32_ORIG_NODE(n, o) set_ia32_orig_node(n, o);
  43 #endif /* NDEBUG */
  44
  45
  46 #define SFP_SIGN "0x80000000"
  47 #define DFP_SIGN "0x8000000000000000"
  48 #define SFP_ABS  "0x7FFFFFFF"
  49 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  50
  51 #define TP_SFP_SIGN "ia32_sfp_sign"
  52 #define TP_DFP_SIGN "ia32_dfp_sign"
  53 #define TP_SFP_ABS  "ia32_sfp_abs"
  54 #define TP_DFP_ABS  "ia32_dfp_abs"
  55
  56 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  57 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  58 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  59 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  60
  61 extern ir_op *get_op_Mulh(void);
  62
  63 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  64                                                                           ir_node *op1, ir_node *op2, ir_node *mem, ir_mode *mode);
  65
  66 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  67                                                                          ir_node *op, ir_node *mem, ir_mode *mode);
  68
  69 typedef enum {
  70         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS, ia32_known_const_max
  71 } ia32_known_const_t;
  72
  73 /****************************************************************************************************
  74  *                  _        _                        __                           _   _
  75  *                 | |      | |                      / _|                         | | (_)
  76  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  77  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  78  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  79  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  80  *
  81  ****************************************************************************************************/
  82
  83 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
  84 static const char *gen_fp_known_const(ir_mode *mode, ia32_known_const_t kct) {
  85         static const struct {
  86                 const char *tp_name;
  87                 const char *ent_name;
  88                 const char *cnst_str;
  89         } names [ia32_known_const_max] = {
  90                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
  91                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
  92                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
  93                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
  94         };
  95         static struct entity *ent_cache[ia32_known_const_max];
  96
  97         const char    *tp_name, *ent_name, *cnst_str;
  98         ir_type       *tp;
  99         ir_node       *cnst;
 100         ir_graph      *rem;
 101         entity        *ent;
 102         tarval        *tv;
 103
 104   ent_name = names[kct].ent_name;
 105         if (! ent_cache[kct]) {
 106                 tp_name  = names[kct].tp_name;
 107                 cnst_str = names[kct].cnst_str;
 108
 109                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 110                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 111                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 112
 113                 set_entity_ld_ident(ent, get_entity_ident(ent));
 114                 set_entity_visibility(ent, visibility_local);
 115                 set_entity_variability(ent, variability_constant);
 116                 set_entity_allocation(ent, allocation_static);
 117
 118                 /* we create a new entity here: It's initialization must resist on the
 119                     const code irg */
 120                 rem = current_ir_graph;
 121                 current_ir_graph = get_const_code_irg();
 122                 cnst = new_Const(mode, tv);
 123                 current_ir_graph = rem;
 124
 125                 set_atomic_ent_value(ent, cnst);
 126
 127                 /* cache the entry */
 128                 ent_cache[kct] = ent;
 129         }
 130         return ent_name;
 131 }
 132
 133 #ifndef NDEBUG
 134 /**
 135  * Prints the old node name on cg obst and returns a pointer to it.
 136  */
 137 const char *get_old_node_name(ia32_transform_env_t *env) {
 138         ia32_isa_t *isa = (ia32_isa_t *)env->cg->arch_env->isa;
 139
 140         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", env->irn);
 141         obstack_1grow(isa->name_obst, 0);
 142         isa->name_obst_size += obstack_object_size(isa->name_obst);
 143         return obstack_finish(isa->name_obst);
 144 }
 145 #endif /* NDEBUG */
 146
 147 /* determine if one operator is an Imm */
 148 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 149         if (op1)
 150                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 151         else return is_ia32_Cnst(op2) ? op2 : NULL;
 152 }
 153
 154 /* determine if one operator is not an Imm */
 155 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 156         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 157 }
 158
 159
 160 /**
 161  * Construct a standard binary operation, set AM and immediate if required.
 162  *
 163  * @param env   The transformation environment
 164  * @param op1   The first operand
 165  * @param op2   The second operand
 166  * @param func  The node constructor function
 167  * @return The constructed ia32 node.
 168  */
 169 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 170         ir_node           *new_op   = NULL;
 171         ir_mode           *mode     = env->mode;
 172         dbg_info          *dbg      = env->dbg;
 173         ir_graph          *irg      = env->irg;
 174         ir_node           *block    = env->block;
 175         firm_dbg_module_t *mod      = env->mod;
 176         ir_node           *noreg_gp = ia32_new_NoReg_gp(env->cg);
 177         ir_node           *noreg_fp = ia32_new_NoReg_fp(env->cg);
 178         ir_node           *nomem    = new_NoMem();
 179         ir_node           *expr_op, *imm_op;
 180
 181         /* Check if immediate optimization is on and */
 182         /* if it's an operation with immediate.      */
 183         if (! env->cg->opt.immops) {
 184                 expr_op = op1;
 185                 imm_op  = NULL;
 186         }
 187         else if (is_op_commutative(get_irn_op(env->irn))) {
 188                 imm_op  = get_immediate_op(op1, op2);
 189                 expr_op = get_expr_op(op1, op2);
 190         }
 191         else {
 192                 imm_op  = get_immediate_op(NULL, op2);
 193                 expr_op = get_expr_op(op1, op2);
 194         }
 195
 196         assert((expr_op || imm_op) && "invalid operands");
 197
 198         if (!expr_op) {
 199                 /* We have two consts here: not yet supported */
 200                 imm_op = NULL;
 201         }
 202
 203         if (mode_is_float(mode)) {
 204                 /* floating point operations */
 205                 if (imm_op) {
 206                         DB((mod, LEVEL_1, "FP with immediate ..."));
 207                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem, mode_T);
 208                         set_ia32_Immop_attr(new_op, imm_op);
 209                         set_ia32_am_support(new_op, ia32_am_None);
 210                 }
 211                 else {
 212                         DB((mod, LEVEL_1, "FP binop ..."));
 213                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
 214                         set_ia32_am_support(new_op, ia32_am_Source);
 215                 }
 216         }
 217         else {
 218                 /* integer operations */
 219                 if (imm_op) {
 220                         /* This is expr + const */
 221                         DB((mod, LEVEL_1, "INT with immediate ..."));
 222                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem, mode_T);
 223                         set_ia32_Immop_attr(new_op, imm_op);
 224
 225                         /* set AM support */
 226                         set_ia32_am_support(new_op, ia32_am_Dest);
 227                 }
 228                 else {
 229                         DB((mod, LEVEL_1, "INT binop ..."));
 230                         /* This is a normal operation */
 231                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
 232
 233                         /* set AM support */
 234                         set_ia32_am_support(new_op, ia32_am_Full);
 235                 }
 236         }
 237
 238   SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 239
 240         set_ia32_res_mode(new_op, mode);
 241
 242         if (is_op_commutative(get_irn_op(env->irn))) {
 243                 set_ia32_commutative(new_op);
 244         }
 245
 246         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 247 }
 248
 249
 250
 251 /**
 252  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 253  *
 254  * @param env   The transformation environment
 255  * @param op1   The first operand
 256  * @param op2   The second operand
 257  * @param func  The node constructor function
 258  * @return The constructed ia32 node.
 259  */
 260 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 261         ir_node           *new_op = NULL;
 262         ir_mode           *mode   = env->mode;
 263         dbg_info          *dbg    = env->dbg;
 264         ir_graph          *irg    = env->irg;
 265         ir_node           *block  = env->block;
 266         firm_dbg_module_t *mod    = env->mod;
 267         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 268         ir_node           *nomem  = new_NoMem();
 269         ir_node           *expr_op, *imm_op;
 270         tarval            *tv;
 271
 272         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
 273
 274         /* Check if immediate optimization is on and */
 275         /* if it's an operation with immediate.      */
 276         imm_op  = env->cg->opt.immops ? get_immediate_op(NULL, op2) : NULL;
 277         expr_op = get_expr_op(op1, op2);
 278
 279         assert((expr_op || imm_op) && "invalid operands");
 280
 281         if (!expr_op) {
 282                 /* We have two consts here: not yet supported */
 283                 imm_op = NULL;
 284         }
 285
 286         /* Limit imm_op within range imm8 */
 287         if (imm_op) {
 288                 tv = get_ia32_Immop_tarval(imm_op);
 289
 290                 if (tv) {
 291                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
 292                 }
 293                 else {
 294                         imm_op = NULL;
 295                 }
 296         }
 297
 298         /* integer operations */
 299         if (imm_op) {
 300                 /* This is shift/rot with const */
 301                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
 302
 303                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 304                 set_ia32_Immop_attr(new_op, imm_op);
 305         }
 306         else {
 307                 /* This is a normal shift/rot */
 308                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
 309                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 310         }
 311
 312         /* set AM support */
 313         set_ia32_am_support(new_op, ia32_am_Dest);
 314
 315         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 316
 317         set_ia32_res_mode(new_op, mode);
 318
 319         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 320 }
 321
 322
 323 /**
 324  * Construct a standard unary operation, set AM and immediate if required.
 325  *
 326  * @param env   The transformation environment
 327  * @param op    The operand
 328  * @param func  The node constructor function
 329  * @return The constructed ia32 node.
 330  */
 331 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
 332         ir_node           *new_op = NULL;
 333         ir_mode           *mode   = env->mode;
 334         dbg_info          *dbg    = env->dbg;
 335         firm_dbg_module_t *mod    = env->mod;
 336         ir_graph          *irg    = env->irg;
 337         ir_node           *block  = env->block;
 338         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 339         ir_node           *nomem  = new_NoMem();
 340
 341         new_op = func(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
 342
 343         if (mode_is_float(mode)) {
 344                 DB((mod, LEVEL_1, "FP unop ..."));
 345                 /* floating point operations don't support implicit store */
 346                 set_ia32_am_support(new_op, ia32_am_None);
 347         }
 348         else {
 349                 DB((mod, LEVEL_1, "INT unop ..."));
 350                 set_ia32_am_support(new_op, ia32_am_Dest);
 351         }
 352
 353         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 354
 355         set_ia32_res_mode(new_op, mode);
 356
 357         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 358 }
 359
 360
 361
 362 /**
 363  * Creates an ia32 Add with immediate.
 364  *
 365  * @param env       The transformation environment
 366  * @param expr_op   The expression operator
 367  * @param const_op  The constant
 368  * @return the created ia32 Add node
 369  */
 370 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 371         ir_node                *new_op     = NULL;
 372         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 373         firm_dbg_module_t      *mod        = env->mod;
 374         dbg_info               *dbg        = env->dbg;
 375         ir_graph               *irg        = env->irg;
 376         ir_node                *block      = env->block;
 377         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 378         ir_node                *nomem      = new_NoMem();
 379         int                     normal_add = 1;
 380         tarval_classification_t class_tv, class_negtv;
 381
 382         /* try to optimize to inc/dec  */
 383         if (env->cg->opt.incdec && tv) {
 384                 /* optimize tarvals */
 385                 class_tv    = classify_tarval(tv);
 386                 class_negtv = classify_tarval(tarval_neg(tv));
 387
 388                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 389                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
 390                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 391                         normal_add = 0;
 392                 }
 393                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 394                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
 395                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 396                         normal_add = 0;
 397                 }
 398         }
 399
 400         if (normal_add) {
 401                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 402                 set_ia32_Immop_attr(new_op, const_op);
 403         }
 404
 405         return new_op;
 406 }
 407
 408 /**
 409  * Creates an ia32 Add.
 410  *
 411  * @param dbg       firm node dbg
 412  * @param block     the block the new node should belong to
 413  * @param op1       first operator
 414  * @param op2       second operator
 415  * @param mode      node mode
 416  * @return the created ia32 Add node
 417  */
 418 static ir_node *gen_Add(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 419         ir_node  *new_op = NULL;
 420         dbg_info *dbg    = env->dbg;
 421         ir_mode  *mode   = env->mode;
 422         ir_graph *irg    = env->irg;
 423         ir_node  *block  = env->block;
 424         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 425         ir_node  *nomem  = new_NoMem();
 426         ir_node  *expr_op, *imm_op;
 427
 428         /* Check if immediate optimization is on and */
 429         /* if it's an operation with immediate.      */
 430         imm_op  = env->cg->opt.immops ? get_immediate_op(op1, op2) : NULL;
 431         expr_op = get_expr_op(op1, op2);
 432
 433         assert((expr_op || imm_op) && "invalid operands");
 434
 435         if (mode_is_float(mode)) {
 436                 return gen_binop(env, op1, op2, new_rd_ia32_fAdd);
 437         }
 438         else {
 439                 /* integer ADD */
 440                 if (!expr_op) {
 441                         /* No expr_op means, that we have two const - one symconst and */
 442                         /* one tarval or another symconst - because this case is not   */
 443                         /* covered by constant folding                                 */
 444
 445                         new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 446                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 447                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
 448
 449                         /* set AM support */
 450                         set_ia32_am_support(new_op, ia32_am_Source);
 451                         set_ia32_op_type(new_op, ia32_AddrModeS);
 452                         set_ia32_am_flavour(new_op, ia32_am_O);
 453
 454                         /* Lea doesn't need a Proj */
 455                         return new_op;
 456                 }
 457                 else if (imm_op) {
 458                         /* This is expr + const */
 459                         new_op = gen_imm_Add(env, expr_op, imm_op);
 460
 461                         /* set AM support */
 462                         set_ia32_am_support(new_op, ia32_am_Dest);
 463                 }
 464                 else {
 465                         /* This is a normal add */
 466                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 467
 468                         /* set AM support */
 469                         set_ia32_am_support(new_op, ia32_am_Full);
 470                 }
 471         }
 472
 473         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 474
 475         set_ia32_res_mode(new_op, mode);
 476
 477         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 478 }
 479
 480
 481
 482 /**
 483  * Creates an ia32 Mul.
 484  *
 485  * @param dbg       firm node dbg
 486  * @param block     the block the new node should belong to
 487  * @param op1       first operator
 488  * @param op2       second operator
 489  * @param mode      node mode
 490  * @return the created ia32 Mul node
 491  */
 492 static ir_node *gen_Mul(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 493         ir_node *new_op;
 494
 495         if (mode_is_float(env->mode)) {
 496                 new_op = gen_binop(env, op1, op2, new_rd_ia32_fMul);
 497         }
 498         else {
 499                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
 500         }
 501
 502         return new_op;
 503 }
 504
 505
 506
 507 /**
 508  * Creates an ia32 Mulh.
 509  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 510  * this result while Mul returns the lower 32 bit.
 511  *
 512  * @param env   The transformation environment
 513  * @param op1   The first operator
 514  * @param op2   The second operator
 515  * @return the created ia32 Mulh node
 516  */
 517 static ir_node *gen_Mulh(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 518         ir_node *proj_EAX, *proj_EDX, *mulh;
 519         ir_node *in[1];
 520
 521         assert(!mode_is_float(env->mode) && "Mulh with float not supported");
 522         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
 523         mulh     = get_Proj_pred(proj_EAX);
 524         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
 525
 526         /* to be on the save side */
 527         set_Proj_proj(proj_EAX, pn_EAX);
 528
 529         if (get_ia32_cnst(mulh)) {
 530                 /* Mulh with const cannot have AM */
 531                 set_ia32_am_support(mulh, ia32_am_None);
 532         }
 533         else {
 534                 /* Mulh cannot have AM for destination */
 535                 set_ia32_am_support(mulh, ia32_am_Source);
 536         }
 537
 538         in[0] = proj_EAX;
 539
 540         /* keep EAX */
 541         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
 542
 543         return proj_EDX;
 544 }
 545
 546
 547
 548 /**
 549  * Creates an ia32 And.
 550  *
 551  * @param env   The transformation environment
 552  * @param op1   The first operator
 553  * @param op2   The second operator
 554  * @return The created ia32 And node
 555  */
 556 static ir_node *gen_And(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 557         if (mode_is_float(env->mode)) {
 558                 return gen_binop(env, op1, op2, new_rd_ia32_fAnd);
 559         }
 560         else {
 561                 return gen_binop(env, op1, op2, new_rd_ia32_And);
 562         }
 563 }
 564
 565
 566
 567 /**
 568  * Creates an ia32 Or.
 569  *
 570  * @param env   The transformation environment
 571  * @param op1   The first operator
 572  * @param op2   The second operator
 573  * @return The created ia32 Or node
 574  */
 575 static ir_node *gen_Or(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 576         if (mode_is_float(env->mode)) {
 577                 return gen_binop(env, op1, op2, new_rd_ia32_fOr);
 578         }
 579         else {
 580                 return gen_binop(env, op1, op2, new_rd_ia32_Or);
 581         }
 582 }
 583
 584
 585
 586 /**
 587  * Creates an ia32 Eor.
 588  *
 589  * @param env   The transformation environment
 590  * @param op1   The first operator
 591  * @param op2   The second operator
 592  * @return The created ia32 Eor node
 593  */
 594 static ir_node *gen_Eor(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 595         if (mode_is_float(env->mode)) {
 596                 return gen_binop(env, op1, op2, new_rd_ia32_fEor);
 597         }
 598         else {
 599                 return gen_binop(env, op1, op2, new_rd_ia32_Eor);
 600         }
 601 }
 602
 603
 604
 605 /**
 606  * Creates an ia32 Max.
 607  *
 608  * @param env      The transformation environment
 609  * @param op1      The first operator
 610  * @param op2      The second operator
 611  * @return the created ia32 Max node
 612  */
 613 static ir_node *gen_Max(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 614         ir_node *new_op;
 615
 616         if (mode_is_float(env->mode)) {
 617                 new_op = gen_binop(env, op1, op2, new_rd_ia32_fMax);
 618         }
 619         else {
 620                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
 621                 set_ia32_am_support(new_op, ia32_am_None);
 622                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 623         }
 624
 625         return new_op;
 626 }
 627
 628
 629
 630 /**
 631  * Creates an ia32 Min.
 632  *
 633  * @param env      The transformation environment
 634  * @param op1      The first operator
 635  * @param op2      The second operator
 636  * @return the created ia32 Min node
 637  */
 638 static ir_node *gen_Min(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 639         ir_node *new_op;
 640
 641         if (mode_is_float(env->mode)) {
 642                 new_op = gen_binop(env, op1, op2, new_rd_ia32_fMin);
 643         }
 644         else {
 645                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
 646                 set_ia32_am_support(new_op, ia32_am_None);
 647                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 648         }
 649
 650         return new_op;
 651 }
 652
 653
 654
 655 /**
 656  * Creates an ia32 Sub with immediate.
 657  *
 658  * @param env   The transformation environment
 659  * @param op1   The first operator
 660  * @param op2   The second operator
 661  * @return The created ia32 Sub node
 662  */
 663 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 664         ir_node                *new_op     = NULL;
 665         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 666         firm_dbg_module_t      *mod        = env->mod;
 667         dbg_info               *dbg        = env->dbg;
 668         ir_graph               *irg        = env->irg;
 669         ir_node                *block      = env->block;
 670         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 671         ir_node                *nomem      = new_NoMem();
 672         int                     normal_sub = 1;
 673         tarval_classification_t class_tv, class_negtv;
 674
 675         /* try to optimize to inc/dec  */
 676         if (env->cg->opt.incdec && tv) {
 677                 /* optimize tarvals */
 678                 class_tv    = classify_tarval(tv);
 679                 class_negtv = classify_tarval(tarval_neg(tv));
 680
 681                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
 682                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
 683                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 684                         normal_sub = 0;
 685                 }
 686                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
 687                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
 688                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 689                         normal_sub = 0;
 690                 }
 691         }
 692
 693         if (normal_sub) {
 694                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 695                 set_ia32_Immop_attr(new_op, const_op);
 696         }
 697
 698         return new_op;
 699 }
 700
 701 /**
 702  * Creates an ia32 Sub.
 703  *
 704  * @param env   The transformation environment
 705  * @param op1   The first operator
 706  * @param op2   The second operator
 707  * @return The created ia32 Sub node
 708  */
 709 static ir_node *gen_Sub(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 710         ir_node  *new_op = NULL;
 711         dbg_info *dbg    = env->dbg;
 712         ir_mode  *mode   = env->mode;
 713         ir_graph *irg    = env->irg;
 714         ir_node  *block  = env->block;
 715         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 716         ir_node  *nomem  = new_NoMem();
 717         ir_node  *expr_op, *imm_op;
 718
 719         /* Check if immediate optimization is on and */
 720         /* if it's an operation with immediate.      */
 721         imm_op  = env->cg->opt.immops ? get_immediate_op(NULL, op2) : NULL;
 722         expr_op = get_expr_op(op1, op2);
 723
 724         assert((expr_op || imm_op) && "invalid operands");
 725
 726         if (mode_is_float(mode)) {
 727                 return gen_binop(env, op1, op2, new_rd_ia32_fSub);
 728         }
 729         else {
 730                 /* integer SUB */
 731                 if (!expr_op) {
 732                         /* No expr_op means, that we have two const - one symconst and */
 733                         /* one tarval or another symconst - because this case is not   */
 734                         /* covered by constant folding                                 */
 735
 736                         new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 737                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 738                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
 739
 740                         /* set AM support */
 741                         set_ia32_am_support(new_op, ia32_am_Source);
 742                         set_ia32_op_type(new_op, ia32_AddrModeS);
 743                         set_ia32_am_flavour(new_op, ia32_am_O);
 744
 745                         /* Lea doesn't need a Proj */
 746                         return new_op;
 747                 }
 748                 else if (imm_op) {
 749                         /* This is expr - const */
 750                         new_op = gen_imm_Sub(env, expr_op, imm_op);
 751
 752                         /* set AM support */
 753                         set_ia32_am_support(new_op, ia32_am_Dest);
 754                 }
 755                 else {
 756                         /* This is a normal sub */
 757                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 758
 759                         /* set AM support */
 760                         set_ia32_am_support(new_op, ia32_am_Full);
 761                 }
 762         }
 763
 764         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 765
 766         set_ia32_res_mode(new_op, mode);
 767
 768         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 769 }
 770
 771 static ir_node *get_proj_for_pn(const ir_node *irn, long pn) {
 772         const ir_edge_t *edge;
 773         ir_node   *proj;
 774         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 775
 776         foreach_out_edge(irn, edge) {
 777                 proj = get_edge_src_irn(edge);
 778
 779                 if (get_Proj_proj(proj) == pn)
 780                         return proj;
 781         }
 782
 783         return NULL;
 784 }
 785
 786 /**
 787  * Generates an ia32 DivMod with additional infrastructure for the
 788  * register allocator if needed.
 789  *
 790  * @param env      The transformation environment
 791  * @param dividend -no comment- :)
 792  * @param divisor  -no comment- :)
 793  * @param dm_flav  flavour_Div/Mod/DivMod
 794  * @return The created ia32 DivMod node
 795  */
 796 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
 797         ir_node  *res, *proj;
 798         ir_node  *edx_node, *cltd;
 799         ir_node  *in_keep[1];
 800         dbg_info *dbg   = env->dbg;
 801         ir_graph *irg   = env->irg;
 802         ir_node  *block = env->block;
 803         ir_mode  *mode  = env->mode;
 804         ir_node  *irn   = env->irn;
 805         ir_node  *mem;
 806
 807         switch (dm_flav) {
 808                 case flavour_Div:
 809                         mem  = get_Div_mem(irn);
 810                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Div_res));
 811                         break;
 812                 case flavour_Mod:
 813                         mem  = get_Mod_mem(irn);
 814                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Mod_res));
 815                         break;
 816                 case flavour_DivMod:
 817                         mem  = get_DivMod_mem(irn);
 818                         mode = get_irn_mode(get_proj_for_pn(irn, pn_DivMod_res_div));
 819                         break;
 820                 default:
 821                         assert(0);
 822         }
 823
 824         if (mode_is_signed(mode)) {
 825                 /* in signed mode, we need to sign extend the dividend */
 826                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend, mode_T);
 827                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EAX);
 828                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EDX);
 829         }
 830         else {
 831                 edx_node = new_rd_ia32_Const(dbg, irg, block, mode_Iu);
 832                 set_ia32_Const_type(edx_node, ia32_Const);
 833                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
 834         }
 835
 836         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, mode_T);
 837
 838         set_ia32_flavour(res, dm_flav);
 839         set_ia32_n_res(res, 2);
 840
 841         /* Only one proj is used -> We must add a second proj and */
 842         /* connect this one to a Keep node to eat up the second   */
 843         /* destroyed register.                                    */
 844         if (get_irn_n_edges(irn) == 1) {
 845                 proj = get_edge_src_irn(get_irn_out_edge_first(irn));
 846                 assert(is_Proj(proj) && "non-Proj to Div/Mod node");
 847
 848                 if (get_Proj_proj(proj) == pn_DivMod_res_div) {
 849                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_mod);
 850                 }
 851                 else {
 852                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_div);
 853                 }
 854
 855                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
 856         }
 857
 858         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
 859
 860         set_ia32_res_mode(res, mode_Is);
 861
 862         return res;
 863 }
 864
 865
 866 /**
 867  * Wrapper for generate_DivMod. Sets flavour_Mod.
 868  */
 869 static ir_node *gen_Mod(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 870         return generate_DivMod(env, op1, op2, flavour_Mod);
 871 }
 872
 873
 874
 875 /**
 876  * Wrapper for generate_DivMod. Sets flavour_Div.
 877  */
 878 static ir_node *gen_Div(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 879         return generate_DivMod(env, op1, op2, flavour_Div);
 880 }
 881
 882
 883
 884 /**
 885  * Wrapper for generate_DivMod. Sets flavour_DivMod.
 886  */
 887 static ir_node *gen_DivMod(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 888         return generate_DivMod(env, op1, op2, flavour_DivMod);
 889 }
 890
 891
 892
 893 /**
 894  * Creates an ia32 floating Div.
 895  *
 896  * @param env   The transformation environment
 897  * @param op1   The first operator
 898  * @param op2   The second operator
 899  * @return The created ia32 fDiv node
 900  */
 901 static ir_node *gen_Quot(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 902         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 903         ir_node *nomem = new_rd_NoMem(env->irg);
 904         ir_node *new_op;
 905
 906         new_op = new_rd_ia32_fDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem, env->mode);
 907         set_ia32_am_support(new_op, ia32_am_Source);
 908
 909         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 910
 911         return new_op;
 912 }
 913
 914
 915
 916 /**
 917  * Creates an ia32 Shl.
 918  *
 919  * @param env   The transformation environment
 920  * @param op1   The first operator
 921  * @param op2   The second operator
 922  * @return The created ia32 Shl node
 923  */
 924 static ir_node *gen_Shl(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 925         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shl);
 926 }
 927
 928
 929
 930 /**
 931  * Creates an ia32 Shr.
 932  *
 933  * @param env   The transformation environment
 934  * @param op1   The first operator
 935  * @param op2   The second operator
 936  * @return The created ia32 Shr node
 937  */
 938 static ir_node *gen_Shr(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 939         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shr);
 940 }
 941
 942
 943
 944 /**
 945  * Creates an ia32 Shrs.
 946  *
 947  * @param env   The transformation environment
 948  * @param op1   The first operator
 949  * @param op2   The second operator
 950  * @return The created ia32 Shrs node
 951  */
 952 static ir_node *gen_Shrs(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 953         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shrs);
 954 }
 955
 956
 957
 958 /**
 959  * Creates an ia32 RotL.
 960  *
 961  * @param env   The transformation environment
 962  * @param op1   The first operator
 963  * @param op2   The second operator
 964  * @return The created ia32 RotL node
 965  */
 966 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 967         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
 968 }
 969
 970
 971
 972 /**
 973  * Creates an ia32 RotR.
 974  * NOTE: There is no RotR with immediate because this would always be a RotL
 975  *       "imm-mode_size_bits" which can be pre-calculated.
 976  *
 977  * @param env   The transformation environment
 978  * @param op1   The first operator
 979  * @param op2   The second operator
 980  * @return The created ia32 RotR node
 981  */
 982 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 983         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
 984 }
 985
 986
 987
 988 /**
 989  * Creates an ia32 RotR or RotL (depending on the found pattern).
 990  *
 991  * @param env   The transformation environment
 992  * @param op1   The first operator
 993  * @param op2   The second operator
 994  * @return The created ia32 RotL or RotR node
 995  */
 996 static ir_node *gen_Rot(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 997         ir_node *rotate = NULL;
 998
 999         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1000                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1001                  that means we can create a RotR instead of an Add and a RotL */
1002
1003         if (is_Proj(op2)) {
1004                 ir_node *pred = get_Proj_pred(op2);
1005
1006                 if (is_ia32_Add(pred)) {
1007                         ir_node *pred_pred = get_irn_n(pred, 2);
1008                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1009                         long     bits      = get_mode_size_bits(env->mode);
1010
1011                         if (is_Proj(pred_pred)) {
1012                                 pred_pred = get_Proj_pred(pred_pred);
1013                         }
1014
1015                         if (is_ia32_Minus(pred_pred) &&
1016                                 tarval_is_long(tv)       &&
1017                                 get_tarval_long(tv) == bits)
1018                         {
1019                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1020                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1021                         }
1022
1023                 }
1024         }
1025
1026         if (!rotate) {
1027                 rotate = gen_RotL(env, op1, op2);
1028         }
1029
1030         return rotate;
1031 }
1032
1033
1034
1035 /**
1036  * Transforms a Minus node.
1037  *
1038  * @param env   The transformation environment
1039  * @param op    The operator
1040  * @return The created ia32 Minus node
1041  */
1042 static ir_node *gen_Minus(ia32_transform_env_t *env, ir_node *op) {
1043         const char *name;
1044         ir_node *new_op;
1045         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1046         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1047         ir_node *nomem    = new_rd_NoMem(env->irg);
1048         int      size;
1049
1050         if (mode_is_float(env->mode)) {
1051                 new_op = new_rd_ia32_fEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1052
1053                 size   = get_mode_size_bits(env->mode);
1054                 name   = gen_fp_known_const(env->mode, size == 32 ? ia32_SSIGN : ia32_DSIGN);
1055
1056                 set_ia32_sc(new_op, name);
1057
1058                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1059
1060                 set_ia32_res_mode(new_op, env->mode);
1061
1062                 new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1063         }
1064         else {
1065                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1066         }
1067
1068         return new_op;
1069 }
1070
1071
1072
1073 /**
1074  * Transforms a Not node.
1075  *
1076  * @param env   The transformation environment
1077  * @param op    The operator
1078  * @return The created ia32 Not node
1079  */
1080 static ir_node *gen_Not(ia32_transform_env_t *env, ir_node *op) {
1081         ir_node *new_op;
1082
1083         if (mode_is_float(env->mode)) {
1084                 assert(0);
1085         }
1086         else {
1087                 new_op = gen_unop(env, op, new_rd_ia32_Not);
1088         }
1089
1090         return new_op;
1091 }
1092
1093
1094
1095 /**
1096  * Transforms an Abs node.
1097  *
1098  * @param env   The transformation environment
1099  * @param op    The operator
1100  * @return The created ia32 Abs node
1101  */
1102 static ir_node *gen_Abs(ia32_transform_env_t *env, ir_node *op) {
1103         ir_node  *res, *p_eax, *p_edx;
1104         dbg_info *dbg      = env->dbg;
1105         ir_mode  *mode     = env->mode;
1106         ir_graph *irg      = env->irg;
1107         ir_node  *block    = env->block;
1108         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1109         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1110         ir_node  *nomem    = new_NoMem();
1111         int       size;
1112         const char *name;
1113
1114         if (mode_is_float(mode)) {
1115                 res = new_rd_ia32_fAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1116
1117                 size   = get_mode_size_bits(mode);
1118                 name   = gen_fp_known_const(mode, size == 32 ? ia32_SABS : ia32_DABS);
1119
1120                 set_ia32_sc(res, name);
1121
1122                 SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1123
1124                 set_ia32_res_mode(res, mode);
1125
1126                 res = new_rd_Proj(dbg, irg, block, res, mode, 0);
1127         }
1128         else {
1129                 res   = new_rd_ia32_Cdq(dbg, irg, block, op, mode_T);
1130                 SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1131                 set_ia32_res_mode(res, mode);
1132
1133                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_EAX);
1134                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_EDX);
1135
1136                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem, mode_T);
1137                 SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1138                 set_ia32_res_mode(res, mode);
1139
1140                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1141
1142                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem, mode_T);
1143                 SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1144                 set_ia32_res_mode(res, mode);
1145
1146                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1147         }
1148
1149         return res;
1150 }
1151
1152
1153
1154 /**
1155  * Transforms a Load.
1156  *
1157  * @param mod     the debug module
1158  * @param block   the block the new node should belong to
1159  * @param node    the ir Load node
1160  * @param mode    node mode
1161  * @return the created ia32 Load node
1162  */
1163 static ir_node *gen_Load(ia32_transform_env_t *env) {
1164         ir_node *node  = env->irn;
1165         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1166         ir_node *new_op;
1167
1168         if (mode_is_float(env->mode)) {
1169                 new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, get_Load_ptr(node), noreg, get_Load_mem(node), env->mode);
1170         }
1171         else {
1172                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, get_Load_ptr(node), noreg, get_Load_mem(node), env->mode);
1173         }
1174
1175         set_ia32_am_support(new_op, ia32_am_Source);
1176         set_ia32_op_type(new_op, ia32_AddrModeS);
1177         set_ia32_am_flavour(new_op, ia32_B);
1178         set_ia32_ls_mode(new_op, get_Load_mode(node));
1179
1180         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1181
1182         return new_op;
1183 }
1184
1185
1186
1187 /**
1188  * Transforms a Store.
1189  *
1190  * @param mod     the debug module
1191  * @param block   the block the new node should belong to
1192  * @param node    the ir Store node
1193  * @param mode    node mode
1194  * @return the created ia32 Store node
1195  */
1196 static ir_node *gen_Store(ia32_transform_env_t *env) {
1197         ir_node *node  = env->irn;
1198         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1199         ir_node *val   = get_Store_value(node);
1200         ir_node *ptr   = get_Store_ptr(node);
1201         ir_node *mem   = get_Store_mem(node);
1202         ir_mode *mode  = get_irn_mode(val);
1203         ir_node *sval  = val;
1204         ir_node *new_op;
1205
1206         /* in case of storing a const (but not a symconst) -> make it an attribute */
1207         if (is_ia32_Const(val)) {
1208                 sval = noreg;
1209         }
1210
1211         if (mode_is_float(mode)) {
1212                 new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1213         }
1214         else if (get_mode_size_bits(mode) == 8) {
1215                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1216         }
1217         else {
1218                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1219         }
1220
1221         /* stored const is an attribute (saves a register) */
1222         if (is_ia32_Const(val)) {
1223                 set_ia32_Immop_attr(new_op, val);
1224         }
1225
1226         set_ia32_am_support(new_op, ia32_am_Dest);
1227         set_ia32_op_type(new_op, ia32_AddrModeD);
1228         set_ia32_am_flavour(new_op, ia32_B);
1229         set_ia32_ls_mode(new_op, get_irn_mode(val));
1230
1231         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1232
1233         return new_op;
1234 }
1235
1236
1237
1238 /**
1239  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1240  *
1241  * @param env   The transformation environment
1242  * @return The transformed node.
1243  */
1244 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1245         dbg_info *dbg      = env->dbg;
1246         ir_graph *irg      = env->irg;
1247         ir_node  *block    = env->block;
1248         ir_node  *node     = env->irn;
1249         ir_node  *sel      = get_Cond_selector(node);
1250         ir_mode  *sel_mode = get_irn_mode(sel);
1251         ir_node  *res      = NULL;
1252         ir_node  *pred     = NULL;
1253         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1254         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1255
1256         if (is_Proj(sel) && sel_mode == mode_b) {
1257                 ir_node  *nomem = new_NoMem();
1258
1259                 pred  = get_Proj_pred(sel);
1260
1261                 /* get both compare operators */
1262                 cmp_a = get_Cmp_left(pred);
1263                 cmp_b = get_Cmp_right(pred);
1264
1265                 /* check if we can use a CondJmp with immediate */
1266                 cnst = env->cg->opt.immops ? get_immediate_op(cmp_a, cmp_b) : NULL;
1267                 expr = get_expr_op(cmp_a, cmp_b);
1268
1269                 if (cnst && expr) {
1270                         if (mode_is_int(get_irn_mode(expr))) {
1271                                 if (classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL) {
1272                                         /* a Cmp A, 0 */
1273                                         ir_node *op1 = expr;
1274                                         ir_node *op2 = expr;
1275                                         ir_node *and = skip_Proj(expr);
1276                                         char *cnst = NULL;
1277
1278                                         /* check, if expr is an only once used And operation */
1279                                         if (get_irn_n_edges(expr) == 1 && is_ia32_And(and)) {
1280                                                 op1 = get_irn_n(and, 2);
1281                                                 op2 = get_irn_n(and, 3);
1282
1283                                                 cnst = get_ia32_cnst(and);
1284                                         }
1285                                         res = new_rd_ia32_TestJmp(dbg, irg, block, op1, op2, mode_T);
1286                                         set_ia32_pncode(res, get_Proj_proj(sel));
1287
1288                                         if (cnst) {
1289                                                 copy_ia32_Immop_attr(res, and);
1290                                         }
1291
1292                                         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1293                                         return res;
1294                                 }
1295                         }
1296                         res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem, mode_T);
1297                         set_ia32_Immop_attr(res, cnst);
1298                 }
1299                 else {
1300                         res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem, mode_T);
1301                 }
1302
1303                 set_ia32_pncode(res, get_Proj_proj(sel));
1304                 set_ia32_am_support(res, ia32_am_Source);
1305         }
1306         else {
1307                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, sel, mode_T);
1308                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1309         }
1310
1311         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1312         return res;
1313 }
1314
1315
1316
1317 /**
1318  * Transforms a CopyB node.
1319  *
1320  * @param env   The transformation environment
1321  * @return The transformed node.
1322  */
1323 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1324         ir_node  *res   = NULL;
1325         dbg_info *dbg   = env->dbg;
1326         ir_graph *irg   = env->irg;
1327         ir_mode  *mode  = env->mode;
1328         ir_node  *block = env->block;
1329         ir_node  *node  = env->irn;
1330         ir_node  *src   = get_CopyB_src(node);
1331         ir_node  *dst   = get_CopyB_dst(node);
1332         ir_node  *mem   = get_CopyB_mem(node);
1333         int       size  = get_type_size_bytes(get_CopyB_type(node));
1334         int       rem;
1335
1336         /* If we have to copy more than 16 bytes, we use REP MOVSx and */
1337         /* then we need the size explicitly in ECX.                    */
1338         if (size >= 16 * 4) {
1339                 rem = size & 0x3; /* size % 4 */
1340                 size >>= 2;
1341
1342                 res = new_rd_ia32_Const(dbg, irg, block, mode_Is);
1343                 set_ia32_op_type(res, ia32_Const);
1344                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1345
1346                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem, mode);
1347                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1348         }
1349         else {
1350                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem, mode);
1351                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1352         }
1353
1354         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1355
1356         return res;
1357 }
1358
1359
1360
1361 /**
1362  * Transforms a Mux node into CMov.
1363  *
1364  * @param env   The transformation environment
1365  * @return The transformed node.
1366  */
1367 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1368         ir_node *node   = env->irn;
1369         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1370                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1371
1372         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1373
1374         return new_op;
1375 }
1376
1377
1378 /**
1379  * Following conversion rules apply:
1380  *
1381  *  INT -> INT
1382  * ============
1383  *  1) n bit -> m bit   n < m    (upscale)
1384  *     always ignored
1385  *  2) n bit -> m bit   n == m   (sign change)
1386  *     always ignored
1387  *  3) n bit -> m bit   n > m    (downscale)
1388  *     a) Un -> Um = AND Un, (1 << m) - 1
1389  *     b) Sn -> Um same as a)
1390  *     c) Un -> Sm same as a)
1391  *     d) Sn -> Sm = ASHL Sn, (n - m); ASHR Sn, (n - m)
1392  *
1393  *  INT -> FLOAT
1394  * ==============
1395  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1396  *
1397  *  FLOAT -> INT
1398  * ==============
1399  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1400  *  if target mode < 32bit: additional INT -> INT conversion (see above)
1401  *
1402  *  FLOAT -> FLOAT
1403  * ================
1404  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1405  */
1406
1407 static ir_node *gen_int_downscale_conv(ia32_transform_env_t *env, ir_node *op,
1408                                                                            ir_mode *src_mode, ir_mode *tgt_mode)
1409 {
1410         int       n     = get_mode_size_bits(src_mode);
1411         int       m     = get_mode_size_bits(tgt_mode);
1412         dbg_info *dbg   = env->dbg;
1413         ir_graph *irg   = env->irg;
1414         ir_node  *block = env->block;
1415         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1416         ir_node  *nomem = new_rd_NoMem(irg);
1417         ir_node  *new_op, *proj;
1418
1419         assert(n > m && "downscale expected");
1420
1421         if (mode_is_signed(src_mode) && mode_is_signed(tgt_mode)) {
1422                 /* ASHL Sn, n - m */
1423                 new_op = new_rd_ia32_Shl(dbg, irg, block, noreg, noreg, op, noreg, nomem, mode_T);
1424                 proj   = new_rd_Proj(dbg, irg, block, new_op, src_mode, 0);
1425                 set_ia32_Immop_tarval(new_op, new_tarval_from_long(n - m, mode_Is));
1426                 set_ia32_am_support(new_op, ia32_am_Source);
1427                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1428
1429                 /* ASHR Sn, n - m */
1430                 new_op = new_rd_ia32_Shrs(dbg, irg, block, noreg, noreg, proj, noreg, nomem, mode_T);
1431                 set_ia32_Immop_tarval(new_op, new_tarval_from_long(n - m, mode_Is));
1432         }
1433         else {
1434                 new_op = new_rd_ia32_And(dbg, irg, block, noreg, noreg, op, noreg, nomem, mode_T);
1435                 set_ia32_Immop_tarval(new_op, new_tarval_from_long((1 << m) - 1, mode_Is));
1436         }
1437
1438         return new_op;
1439 }
1440
1441 /**
1442  * Transforms a Conv node.
1443  *
1444  * @param env   The transformation environment
1445  * @param op    The operator
1446  * @return The created ia32 Conv node
1447  */
1448 static ir_node *gen_Conv(ia32_transform_env_t *env, ir_node *op) {
1449         dbg_info          *dbg      = env->dbg;
1450         ir_graph          *irg      = env->irg;
1451         ir_mode           *src_mode = get_irn_mode(op);
1452         ir_mode           *tgt_mode = env->mode;
1453         ir_node           *block    = env->block;
1454         ir_node           *new_op   = NULL;
1455         ir_node           *noreg    = ia32_new_NoReg_gp(env->cg);
1456         ir_node           *nomem    = new_rd_NoMem(irg);
1457         firm_dbg_module_t *mod      = env->mod;
1458         ir_node           *proj;
1459
1460         if (src_mode == tgt_mode) {
1461                 /* this can happen when changing mode_P to mode_Is */
1462                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
1463                 edges_reroute(env->irn, op, irg);
1464         }
1465         else if (mode_is_float(src_mode)) {
1466                 /* we convert from float ... */
1467                 if (mode_is_float(tgt_mode)) {
1468                         /* ... to float */
1469                         DB((mod, LEVEL_1, "create Conv(float, float) ..."));
1470                         new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1471                 }
1472                 else {
1473                         /* ... to int */
1474                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
1475                         new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1476                         /* if target mode is not int: add an additional downscale convert */
1477                         if (get_mode_size_bits(tgt_mode) < 32) {
1478                                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1479                                 set_ia32_res_mode(new_op, tgt_mode);
1480                                 set_ia32_am_support(new_op, ia32_am_Source);
1481
1482                                 proj   = new_rd_Proj(dbg, irg, block, new_op, mode_Is, 0);
1483                                 new_op = gen_int_downscale_conv(env, proj, src_mode, tgt_mode);
1484                         }
1485                 }
1486         }
1487         else {
1488                 /* we convert from int ... */
1489                 if (mode_is_float(tgt_mode)) {
1490                         /* ... to float */
1491                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
1492                         new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1493                 }
1494                 else {
1495                         /* ... to int */
1496                         if (get_mode_size_bits(src_mode) <= get_mode_size_bits(tgt_mode)) {
1497                                 DB((mod, LEVEL_1, "omitting upscale Conv(%+F, %+F) ...", src_mode, tgt_mode));
1498                                 edges_reroute(env->irn, op, irg);
1499                         }
1500                         else {
1501                                 DB((mod, LEVEL_1, "create downscale Conv(%+F, %+F) ...", src_mode, tgt_mode));
1502                                 new_op = gen_int_downscale_conv(env, op, src_mode, tgt_mode);
1503                         }
1504                 }
1505         }
1506
1507         if (new_op) {
1508                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1509                 set_ia32_res_mode(new_op, tgt_mode);
1510
1511                 set_ia32_am_support(new_op, ia32_am_Source);
1512
1513                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, 0);
1514         }
1515
1516         return new_op;
1517 }
1518
1519
1520
1521 /********************************************
1522  *  _                          _
1523  * | |                        | |
1524  * | |__   ___ _ __   ___   __| | ___  ___
1525  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
1526  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
1527  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
1528  *
1529  ********************************************/
1530
1531 static ir_node *gen_StackParam(ia32_transform_env_t *env) {
1532         ir_node *new_op = NULL;
1533         ir_node *node   = env->irn;
1534         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1535         ir_node *mem    = new_rd_NoMem(env->irg);
1536         ir_node *ptr    = get_irn_n(node, 0);
1537         entity  *ent    = be_get_frame_entity(node);
1538         ir_mode *mode   = env->mode;
1539
1540         if (mode_is_float(mode)) {
1541                 new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1542         }
1543         else {
1544                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1545         }
1546
1547         set_ia32_frame_ent(new_op, ent);
1548         set_ia32_use_frame(new_op);
1549
1550         set_ia32_am_support(new_op, ia32_am_Source);
1551         set_ia32_op_type(new_op, ia32_AddrModeS);
1552         set_ia32_am_flavour(new_op, ia32_B);
1553         set_ia32_ls_mode(new_op, mode);
1554
1555         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1556
1557         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, 0);
1558 }
1559
1560 /**
1561  * Transforms a FrameAddr into an ia32 Add.
1562  */
1563 static ir_node *gen_FrameAddr(ia32_transform_env_t *env) {
1564         ir_node *new_op = NULL;
1565         ir_node *node   = env->irn;
1566         ir_node *op     = get_irn_n(node, 0);
1567         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1568         ir_node *nomem  = new_rd_NoMem(env->irg);
1569
1570         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem, mode_T);
1571         set_ia32_frame_ent(new_op, be_get_frame_entity(node));
1572         set_ia32_am_support(new_op, ia32_am_Full);
1573         set_ia32_use_frame(new_op);
1574
1575         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1576
1577         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1578 }
1579
1580 /**
1581  * Transforms a FrameLoad into an ia32 Load.
1582  */
1583 static ir_node *gen_FrameLoad(ia32_transform_env_t *env) {
1584         ir_node *new_op = NULL;
1585         ir_node *node   = env->irn;
1586         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1587         ir_node *mem    = get_irn_n(node, 0);
1588         ir_node *ptr    = get_irn_n(node, 1);
1589         entity  *ent    = be_get_frame_entity(node);
1590         ir_mode *mode   = get_type_mode(get_entity_type(ent));
1591
1592         if (mode_is_float(mode)) {
1593                 new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1594         }
1595         else {
1596                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1597         }
1598
1599         set_ia32_frame_ent(new_op, ent);
1600         set_ia32_use_frame(new_op);
1601
1602         set_ia32_am_support(new_op, ia32_am_Source);
1603         set_ia32_op_type(new_op, ia32_AddrModeS);
1604         set_ia32_am_flavour(new_op, ia32_B);
1605         set_ia32_ls_mode(new_op, mode);
1606
1607         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1608
1609         return new_op;
1610 }
1611
1612
1613 /**
1614  * Transforms a FrameStore into an ia32 Store.
1615  */
1616 static ir_node *gen_FrameStore(ia32_transform_env_t *env) {
1617         ir_node *new_op = NULL;
1618         ir_node *node   = env->irn;
1619         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1620         ir_node *mem    = get_irn_n(node, 0);
1621         ir_node *ptr    = get_irn_n(node, 1);
1622         ir_node *val    = get_irn_n(node, 2);
1623         entity  *ent    = be_get_frame_entity(node);
1624         ir_mode *mode   = get_irn_mode(val);
1625
1626         if (mode_is_float(mode)) {
1627                 new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1628         }
1629         else if (get_mode_size_bits(mode) == 8) {
1630                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1631         }
1632         else {
1633                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1634         }
1635
1636         set_ia32_frame_ent(new_op, ent);
1637         set_ia32_use_frame(new_op);
1638
1639         set_ia32_am_support(new_op, ia32_am_Dest);
1640         set_ia32_op_type(new_op, ia32_AddrModeD);
1641         set_ia32_am_flavour(new_op, ia32_B);
1642         set_ia32_ls_mode(new_op, mode);
1643
1644         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1645
1646         return new_op;
1647 }
1648
1649
1650
1651 /*********************************************************
1652  *                  _             _      _
1653  *                 (_)           | |    (_)
1654  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
1655  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
1656  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
1657  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
1658  *
1659  *********************************************************/
1660
1661 /**
1662  * Transforms a Sub or fSub into Neg--Add iff OUT_REG == SRC2_REG.
1663  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
1664  */
1665 void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
1666         ia32_transform_env_t tenv;
1667         ir_node *in1, *in2, *noreg, *nomem, *res;
1668         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
1669
1670         /* Return if AM node or not a Sub or fSub */
1671         if (get_ia32_op_type(irn) != ia32_Normal || !(is_ia32_Sub(irn) || is_ia32_fSub(irn)))
1672                 return;
1673
1674         noreg   = ia32_new_NoReg_gp(cg);
1675         nomem   = new_rd_NoMem(cg->irg);
1676         in1     = get_irn_n(irn, 2);
1677         in2     = get_irn_n(irn, 3);
1678         in1_reg = arch_get_irn_register(cg->arch_env, in1);
1679         in2_reg = arch_get_irn_register(cg->arch_env, in2);
1680         out_reg = get_ia32_out_reg(irn, 0);
1681
1682         tenv.block    = get_nodes_block(irn);
1683         tenv.dbg      = get_irn_dbg_info(irn);
1684         tenv.irg      = cg->irg;
1685         tenv.irn      = irn;
1686         tenv.mod      = cg->mod;
1687         tenv.mode     = get_ia32_res_mode(irn);
1688         tenv.cg       = cg;
1689
1690         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
1691         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
1692                 /* generate the neg src2 */
1693                 res = gen_Minus(&tenv, in2);
1694                 arch_set_irn_register(cg->arch_env, res, in2_reg);
1695
1696                 /* add to schedule */
1697                 sched_add_before(irn, res);
1698
1699                 /* generate the add */
1700                 if (mode_is_float(tenv.mode)) {
1701                         res = new_rd_ia32_fAdd(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
1702                         set_ia32_am_support(res, ia32_am_Source);
1703                 }
1704                 else {
1705                         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
1706                         set_ia32_am_support(res, ia32_am_Full);
1707                 }
1708
1709                 SET_IA32_ORIG_NODE(res, get_old_node_name(&tenv));
1710                 /* copy register */
1711                 slots    = get_ia32_slots(res);
1712                 slots[0] = in2_reg;
1713
1714                 /* add to schedule */
1715                 sched_add_before(irn, res);
1716
1717                 /* remove the old sub */
1718                 sched_remove(irn);
1719
1720                 /* exchange the add and the sub */
1721                 exchange(irn, res);
1722         }
1723 }
1724
1725 /**
1726  * Transforms a LEA into an Add if possible
1727  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
1728  */
1729 void ia32_transform_lea_to_add(ir_node *irn, ia32_code_gen_t *cg) {
1730         ia32_am_flavour_t am_flav;
1731         int               imm = 0;
1732         ir_node          *res = NULL;
1733         ir_node          *nomem, *noreg, *base, *index, *op1, *op2;
1734         char             *offs;
1735         ia32_transform_env_t tenv;
1736         const arch_register_t *out_reg, *base_reg, *index_reg;
1737
1738         /* must be a LEA */
1739         if (! is_ia32_Lea(irn))
1740                 return;
1741
1742         am_flav = get_ia32_am_flavour(irn);
1743
1744         /* only some LEAs can be transformed to an Add */
1745         if (am_flav != ia32_am_B && am_flav != ia32_am_OB && am_flav != ia32_am_OI && am_flav != ia32_am_BI)
1746                 return;
1747
1748         noreg = ia32_new_NoReg_gp(cg);
1749         nomem = new_rd_NoMem(cg->irg);
1750         op1   = noreg;
1751         op2   = noreg;
1752         base  = get_irn_n(irn, 0);
1753         index = get_irn_n(irn,1);
1754
1755         offs  = get_ia32_am_offs(irn);
1756
1757         /* offset has a explicit sign -> we need to skip + */
1758         if (offs && offs[0] == '+')
1759                 offs++;
1760
1761         out_reg   = arch_get_irn_register(cg->arch_env, irn);
1762         base_reg  = arch_get_irn_register(cg->arch_env, base);
1763         index_reg = arch_get_irn_register(cg->arch_env, index);
1764
1765         tenv.block = get_nodes_block(irn);
1766         tenv.dbg   = get_irn_dbg_info(irn);
1767         tenv.irg   = cg->irg;
1768         tenv.irn   = irn;
1769         tenv.mod   = cg->mod;
1770         tenv.mode  = get_irn_mode(irn);
1771         tenv.cg    = cg;
1772
1773         switch(get_ia32_am_flavour(irn)) {
1774                 case ia32_am_B:
1775                         /* out register must be same as base register */
1776                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
1777                                 return;
1778
1779                         op1 = base;
1780                         break;
1781                 case ia32_am_OB:
1782                         /* out register must be same as base register */
1783                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
1784                                 return;
1785
1786                         op1 = base;
1787                         imm = 1;
1788                         break;
1789                 case ia32_am_OI:
1790                         /* out register must be same as index register */
1791                         if (! REGS_ARE_EQUAL(out_reg, index_reg))
1792                                 return;
1793
1794                         op1 = index;
1795                         imm = 1;
1796                         break;
1797                 case ia32_am_BI:
1798                         /* out register must be same as one in register */
1799                         if (REGS_ARE_EQUAL(out_reg, base_reg)) {
1800                                 op1 = base;
1801                                 op2 = index;
1802                         }
1803                         else if (REGS_ARE_EQUAL(out_reg, index_reg)) {
1804                                 op1 = index;
1805                                 op2 = base;
1806                         }
1807                         else {
1808                                 /* in registers a different from out -> no Add possible */
1809                                 return;
1810                         }
1811                 default:
1812                         break;
1813         }
1814
1815         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, op1, op2, nomem, mode_T);
1816         arch_set_irn_register(cg->arch_env, res, out_reg);
1817         set_ia32_op_type(res, ia32_Normal);
1818
1819         if (imm)
1820                 set_ia32_cnst(res, offs);
1821
1822         SET_IA32_ORIG_NODE(res, get_old_node_name(&tenv));
1823
1824         /* add Add to schedule */
1825         sched_add_before(irn, res);
1826
1827         res = new_rd_Proj(tenv.dbg, tenv.irg, tenv.block, res, tenv.mode, 0);
1828
1829         /* add result Proj to schedule */
1830         sched_add_before(irn, res);
1831
1832         /* remove the old LEA */
1833         sched_remove(irn);
1834
1835         /* exchange the Add and the LEA */
1836         exchange(irn, res);
1837 }
1838
1839 /**
1840  * Transforms the given firm node (and maybe some other related nodes)
1841  * into one or more assembler nodes.
1842  *
1843  * @param node    the firm node
1844  * @param env     the debug module
1845  */
1846 void ia32_transform_node(ir_node *node, void *env) {
1847         ia32_code_gen_t *cgenv = (ia32_code_gen_t *)env;
1848         opcode  code;
1849         ir_node *asm_node      = NULL;
1850         ia32_transform_env_t  tenv;
1851
1852         if (is_Block(node))
1853                 return;
1854
1855         tenv.block    = get_nodes_block(node);
1856         tenv.dbg      = get_irn_dbg_info(node);
1857         tenv.irg      = current_ir_graph;
1858         tenv.irn      = node;
1859         tenv.mod      = cgenv->mod;
1860         tenv.mode     = get_irn_mode(node);
1861         tenv.cg       = cgenv;
1862
1863 #define UNOP(a)  case iro_##a: asm_node = gen_##a(&tenv, get_##a##_op(node)); break
1864 #define BINOP(a) case iro_##a: asm_node = gen_##a(&tenv, get_##a##_left(node), get_##a##_right(node)); break
1865 #define GEN(a)   case iro_##a: asm_node = gen_##a(&tenv); break
1866 #define IGN(a)   case iro_##a: break
1867 #define BAD(a)   case iro_##a: goto bad
1868 #define OTHER_BIN(a)                                                       \
1869         if (get_irn_op(node) == get_op_##a()) {                                \
1870                 asm_node = gen_##a(&tenv, get_irn_n(node, 0), get_irn_n(node, 1)); \
1871                 break;                                                             \
1872         }
1873 #define BE_GEN(a)                  \
1874         if (be_is_##a(node)) {         \
1875                 asm_node = gen_##a(&tenv); \
1876                 break;                     \
1877         }
1878
1879         DBG((tenv.mod, LEVEL_1, "check %+F ... ", node));
1880
1881         code = get_irn_opcode(node);
1882         switch (code) {
1883                 BINOP(Add);
1884                 BINOP(Sub);
1885                 BINOP(Mul);
1886                 BINOP(And);
1887                 BINOP(Or);
1888                 BINOP(Eor);
1889
1890                 BINOP(Shl);
1891                 BINOP(Shr);
1892                 BINOP(Shrs);
1893                 BINOP(Rot);
1894
1895                 BINOP(Quot);
1896
1897                 BINOP(Div);
1898                 BINOP(Mod);
1899                 BINOP(DivMod);
1900
1901                 UNOP(Minus);
1902                 UNOP(Conv);
1903                 UNOP(Abs);
1904                 UNOP(Not);
1905
1906                 GEN(Load);
1907                 GEN(Store);
1908                 GEN(Cond);
1909
1910                 GEN(CopyB);
1911                 GEN(Mux);
1912
1913                 IGN(Call);
1914                 IGN(Alloc);
1915
1916                 IGN(Proj);
1917                 IGN(Block);
1918                 IGN(Start);
1919                 IGN(End);
1920                 IGN(NoMem);
1921                 IGN(Phi);
1922                 IGN(IJmp);
1923                 IGN(Break);
1924                 IGN(Cmp);
1925                 IGN(Unknown);
1926
1927                 /* constant transformation happens earlier */
1928                 IGN(Const);
1929                 IGN(SymConst);
1930                 IGN(Sync);
1931
1932                 BAD(Raise);
1933                 BAD(Sel);
1934                 BAD(InstOf);
1935                 BAD(Cast);
1936                 BAD(Free);
1937                 BAD(Tuple);
1938                 BAD(Id);
1939                 BAD(Bad);
1940                 BAD(Confirm);
1941                 BAD(Filter);
1942                 BAD(CallBegin);
1943                 BAD(EndReg);
1944                 BAD(EndExcept);
1945
1946                 default:
1947                         OTHER_BIN(Max);
1948                         OTHER_BIN(Min);
1949                         OTHER_BIN(Mulh);
1950
1951                         BE_GEN(FrameAddr);
1952                         BE_GEN(FrameLoad);
1953                         BE_GEN(FrameStore);
1954                         BE_GEN(StackParam);
1955                         break;
1956 bad:
1957                 fprintf(stderr, "Not implemented: %s\n", get_irn_opname(node));
1958                 assert(0);
1959         }
1960
1961         /* exchange nodes if a new one was generated */
1962         if (asm_node) {
1963                 exchange(node, asm_node);
1964                 DB((tenv.mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
1965         }
1966         else {
1967                 DB((tenv.mod, LEVEL_1, "ignored\n"));
1968         }
1969
1970 #undef UNOP
1971 #undef BINOP
1972 #undef GEN
1973 #undef IGN
1974 #undef BAD
1975 #undef OTHER_BIN
1976 #undef BE_GEN
1977 }