nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /**
   2  * This file implements the IR transformation from firm into ia32-Firm.
   3  * @author Christian Wuerdig
   4  * $Id$
   5  */
   6
   7 #ifdef HAVE_CONFIG_H
   8 #include "config.h"
   9 #endif
  10
  11 #include <limits.h>
  12
  13 #include "irargs_t.h"
  14 #include "irnode_t.h"
  15 #include "irgraph_t.h"
  16 #include "irmode_t.h"
  17 #include "iropt_t.h"
  18 #include "irop_t.h"
  19 #include "irprog_t.h"
  20 #include "iredges_t.h"
  21 #include "irgmod.h"
  22 #include "irvrfy.h"
  23 #include "ircons.h"
  24 #include "dbginfo.h"
  25 #include "irprintf.h"
  26 #include "debug.h"
  27 #include "irdom.h"
  28 #include "type.h"
  29 #include "entity.h"
  30 #include "archop.h"     /* we need this for Min and Max nodes */
  31
  32 #include "../benode_t.h"
  33 #include "../besched.h"
  34 #include "../beabi.h"
  35
  36 #include "bearch_ia32_t.h"
  37 #include "ia32_nodes_attr.h"
  38 #include "ia32_transform.h"
  39 #include "ia32_new_nodes.h"
  40 #include "ia32_map_regs.h"
  41 #include "ia32_dbg_stat.h"
  42 #include "ia32_optimize.h"
  43 #include "ia32_util.h"
  44
  45 #include "gen_ia32_regalloc_if.h"
  46
  47 #define SFP_SIGN "0x80000000"
  48 #define DFP_SIGN "0x8000000000000000"
  49 #define SFP_ABS  "0x7FFFFFFF"
  50 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  51
  52 #define TP_SFP_SIGN "ia32_sfp_sign"
  53 #define TP_DFP_SIGN "ia32_dfp_sign"
  54 #define TP_SFP_ABS  "ia32_sfp_abs"
  55 #define TP_DFP_ABS  "ia32_dfp_abs"
  56
  57 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  58 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  59 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  60 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  61
  62 extern ir_op *get_op_Mulh(void);
  63
  64 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  65                                                                           ir_node *op1, ir_node *op2, ir_node *mem);
  66
  67 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  68                                                                          ir_node *op, ir_node *mem);
  69
  70 typedef enum {
  71         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS, ia32_known_const_max
  72 } ia32_known_const_t;
  73
  74 /****************************************************************************************************
  75  *                  _        _                        __                           _   _
  76  *                 | |      | |                      / _|                         | | (_)
  77  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  78  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  79  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  80  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  81  *
  82  ****************************************************************************************************/
  83
  84 /**
  85  * Returns 1 if irn is a Const representing 0, 0 otherwise
  86  */
  87 static INLINE int is_ia32_Const_0(ir_node *irn) {
  88         return (is_ia32_irn(irn) && get_ia32_op_type(irn) == ia32_Const) ?
  89                 classify_tarval(get_ia32_Immop_tarval(irn)) == TV_CLASSIFY_NULL : 0;
  90 }
  91
  92 /**
  93  * Returns 1 if irn is a Const representing 1, 0 otherwise
  94  */
  95 static INLINE int is_ia32_Const_1(ir_node *irn) {
  96         return (is_ia32_irn(irn) && get_ia32_op_type(irn) == ia32_Const) ?
  97                 classify_tarval(get_ia32_Immop_tarval(irn)) == TV_CLASSIFY_ONE : 0;
  98 }
  99
 100 /**
 101  * Returns the Proj representing the UNKNOWN register for given mode.
 102  */
 103 static ir_node *be_get_unknown_for_mode(ia32_code_gen_t *cg, ir_mode *mode) {
 104         be_abi_irg_t          *babi       = cg->birg->abi;
 105         const arch_register_t *unknwn_reg = NULL;
 106
 107         if (mode_is_float(mode)) {
 108                 unknwn_reg = USE_SSE2(cg) ? &ia32_xmm_regs[REG_XMM_UKNWN] : &ia32_vfp_regs[REG_VFP_UKNWN];
 109         }
 110         else {
 111                 unknwn_reg = &ia32_gp_regs[REG_GP_UKNWN];
 112         }
 113
 114         return be_abi_get_callee_save_irn(babi, unknwn_reg);
 115 }
 116
 117 /**
 118  * Gets the Proj with number pn from irn.
 119  */
 120 static ir_node *get_proj_for_pn(const ir_node *irn, long pn) {
 121         const ir_edge_t *edge;
 122         ir_node   *proj;
 123         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 124
 125         foreach_out_edge(irn, edge) {
 126                 proj = get_edge_src_irn(edge);
 127
 128                 if (get_Proj_proj(proj) == pn)
 129                         return proj;
 130         }
 131
 132         return NULL;
 133 }
 134
 135 /**
 136  * SSE convert of an integer node into a floating point node.
 137  */
 138 static ir_node *gen_sse_conv_int2float(ia32_code_gen_t *cg, dbg_info *dbg, ir_graph *irg, ir_node *block,
 139                                        ir_node *in, ir_node *old_node, ir_mode *tgt_mode)
 140 {
 141         ir_node *noreg = ia32_new_NoReg_gp(cg);
 142         ir_node *nomem = new_rd_NoMem(irg);
 143
 144         ir_node *conv = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, in, nomem);
 145         set_ia32_src_mode(conv, get_irn_mode(in));
 146         set_ia32_tgt_mode(conv, tgt_mode);
 147         set_ia32_am_support(conv, ia32_am_Source);
 148         SET_IA32_ORIG_NODE(conv, ia32_get_old_node_name(cg, old_node));
 149
 150         return new_rd_Proj(dbg, irg, block, conv, tgt_mode, pn_ia32_Conv_I2FP_res);
 151 }
 152
 153 /**
 154 * SSE convert of an float node into a double node.
 155 */
 156 static ir_node *gen_sse_conv_f2d(ia32_code_gen_t *cg, dbg_info *dbg, ir_graph *irg, ir_node *block,
 157                                                                            ir_node *in, ir_node *old_node)
 158 {
 159         ir_node *noreg = ia32_new_NoReg_gp(cg);
 160         ir_node *nomem = new_rd_NoMem(irg);
 161
 162         ir_node *conv = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, in, nomem);
 163         set_ia32_src_mode(conv, mode_F);
 164         set_ia32_tgt_mode(conv, mode_D);
 165         set_ia32_am_support(conv, ia32_am_Source);
 166         SET_IA32_ORIG_NODE(conv, ia32_get_old_node_name(cg, old_node));
 167
 168         return new_rd_Proj(dbg, irg, block, conv, mode_D, pn_ia32_Conv_FP2FP_res);
 169 }
 170
 171 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 172 static ident *gen_fp_known_const(ia32_known_const_t kct) {
 173         static const struct {
 174                 const char *tp_name;
 175                 const char *ent_name;
 176                 const char *cnst_str;
 177         } names [ia32_known_const_max] = {
 178                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 179                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 180                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 181                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 182         };
 183         static struct entity *ent_cache[ia32_known_const_max];
 184
 185         const char    *tp_name, *ent_name, *cnst_str;
 186         ir_type       *tp;
 187         ir_node       *cnst;
 188         ir_graph      *rem;
 189         entity        *ent;
 190         tarval        *tv;
 191         ir_mode       *mode;
 192
 193         ent_name = names[kct].ent_name;
 194         if (! ent_cache[kct]) {
 195                 tp_name  = names[kct].tp_name;
 196                 cnst_str = names[kct].cnst_str;
 197
 198                 mode = kct == ia32_SSIGN || kct == ia32_SABS ? mode_Iu : mode_Lu;
 199                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 200                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 201                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 202
 203                 set_entity_ld_ident(ent, get_entity_ident(ent));
 204                 set_entity_visibility(ent, visibility_local);
 205                 set_entity_variability(ent, variability_constant);
 206                 set_entity_allocation(ent, allocation_static);
 207
 208                 /* we create a new entity here: It's initialization must resist on the
 209                     const code irg */
 210                 rem = current_ir_graph;
 211                 current_ir_graph = get_const_code_irg();
 212                 cnst = new_Const(mode, tv);
 213                 current_ir_graph = rem;
 214
 215                 set_atomic_ent_value(ent, cnst);
 216
 217                 /* cache the entry */
 218                 ent_cache[kct] = ent;
 219         }
 220
 221         return get_entity_ident(ent_cache[kct]);
 222 }
 223
 224 #ifndef NDEBUG
 225 /**
 226  * Prints the old node name on cg obst and returns a pointer to it.
 227  */
 228 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 229         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 230
 231         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 232         obstack_1grow(isa->name_obst, 0);
 233         isa->name_obst_size += obstack_object_size(isa->name_obst);
 234         return obstack_finish(isa->name_obst);
 235 }
 236 #endif /* NDEBUG */
 237
 238 /* determine if one operator is an Imm */
 239 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 240         if (op1)
 241                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 242         else return is_ia32_Cnst(op2) ? op2 : NULL;
 243 }
 244
 245 /* determine if one operator is not an Imm */
 246 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 247         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 248 }
 249
 250
 251 /**
 252  * Construct a standard binary operation, set AM and immediate if required.
 253  *
 254  * @param env   The transformation environment
 255  * @param op1   The first operand
 256  * @param op2   The second operand
 257  * @param func  The node constructor function
 258  * @return The constructed ia32 node.
 259  */
 260 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 261         ir_node  *new_op   = NULL;
 262         ir_mode  *mode     = env->mode;
 263         dbg_info *dbg      = env->dbg;
 264         ir_graph *irg      = env->irg;
 265         ir_node  *block    = env->block;
 266         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
 267         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
 268         ir_node  *nomem    = new_NoMem();
 269         int      is_mul    = 0;
 270         ir_node  *expr_op, *imm_op;
 271         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 272
 273         /* Check if immediate optimization is on and */
 274         /* if it's an operation with immediate.      */
 275         /* Mul/MulS/Mulh don't support immediates    */
 276         if (! (env->cg->opt & IA32_OPT_IMMOPS) ||
 277                 func == new_rd_ia32_Mul            ||
 278                 func == new_rd_ia32_Mulh           ||
 279                 func == new_rd_ia32_MulS)
 280         {
 281                 expr_op = op1;
 282                 imm_op  = NULL;
 283                 /* immediate operations are requested, but we are here: it a mul */
 284                 if (env->cg->opt & IA32_OPT_IMMOPS)
 285                         is_mul = 1;
 286         }
 287         else if (is_op_commutative(get_irn_op(env->irn))) {
 288                 imm_op  = get_immediate_op(op1, op2);
 289                 expr_op = get_expr_op(op1, op2);
 290         }
 291         else {
 292                 imm_op  = get_immediate_op(NULL, op2);
 293                 expr_op = get_expr_op(op1, op2);
 294         }
 295
 296         assert((expr_op || imm_op) && "invalid operands");
 297
 298         if (!expr_op) {
 299                 /* We have two consts here: not yet supported */
 300                 imm_op = NULL;
 301         }
 302
 303         if (mode_is_float(mode)) {
 304                 /* floating point operations */
 305                 if (imm_op) {
 306                         DB((mod, LEVEL_1, "FP with immediate ..."));
 307                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem);
 308                         set_ia32_Immop_attr(new_op, imm_op);
 309                         set_ia32_am_support(new_op, ia32_am_None);
 310                 }
 311                 else {
 312                         DB((mod, LEVEL_1, "FP binop ..."));
 313                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem);
 314                         set_ia32_am_support(new_op, ia32_am_Source);
 315                 }
 316                 set_ia32_ls_mode(new_op, mode);
 317         }
 318         else {
 319                 /* integer operations */
 320                 if (imm_op) {
 321                         /* This is expr + const */
 322                         DB((mod, LEVEL_1, "INT with immediate ..."));
 323                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem);
 324                         set_ia32_Immop_attr(new_op, imm_op);
 325
 326                         /* set AM support */
 327                         set_ia32_am_support(new_op, ia32_am_Dest);
 328                 }
 329                 else {
 330                         DB((mod, LEVEL_1, "INT binop ..."));
 331                         /* This is a normal operation */
 332                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem);
 333
 334                         /* set AM support */
 335                         set_ia32_am_support(new_op, ia32_am_Full);
 336                 }
 337
 338                 /* Muls can only have AM source */
 339                 if (is_mul)
 340                         set_ia32_am_support(new_op, ia32_am_Source);
 341         }
 342
 343         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 344
 345         set_ia32_res_mode(new_op, mode);
 346
 347         if (is_op_commutative(get_irn_op(env->irn))) {
 348                 set_ia32_commutative(new_op);
 349         }
 350
 351         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 352 }
 353
 354
 355
 356 /**
 357  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 358  *
 359  * @param env   The transformation environment
 360  * @param op1   The first operand
 361  * @param op2   The second operand
 362  * @param func  The node constructor function
 363  * @return The constructed ia32 node.
 364  */
 365 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 366         ir_node           *new_op = NULL;
 367         ir_mode           *mode   = env->mode;
 368         dbg_info          *dbg    = env->dbg;
 369         ir_graph          *irg    = env->irg;
 370         ir_node           *block  = env->block;
 371         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 372         ir_node           *nomem  = new_NoMem();
 373         ir_node           *expr_op, *imm_op;
 374         tarval            *tv;
 375         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 376
 377         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
 378
 379         /* Check if immediate optimization is on and */
 380         /* if it's an operation with immediate.      */
 381         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
 382         expr_op = get_expr_op(op1, op2);
 383
 384         assert((expr_op || imm_op) && "invalid operands");
 385
 386         if (!expr_op) {
 387                 /* We have two consts here: not yet supported */
 388                 imm_op = NULL;
 389         }
 390
 391         /* Limit imm_op within range imm8 */
 392         if (imm_op) {
 393                 tv = get_ia32_Immop_tarval(imm_op);
 394
 395                 if (tv) {
 396                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
 397                         set_ia32_Immop_tarval(imm_op, tv);
 398                 }
 399                 else {
 400                         imm_op = NULL;
 401                 }
 402         }
 403
 404         /* integer operations */
 405         if (imm_op) {
 406                 /* This is shift/rot with const */
 407                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
 408
 409                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 410                 set_ia32_Immop_attr(new_op, imm_op);
 411         }
 412         else {
 413                 /* This is a normal shift/rot */
 414                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
 415                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 416         }
 417
 418         /* set AM support */
 419         set_ia32_am_support(new_op, ia32_am_Dest);
 420
 421         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 422
 423         set_ia32_res_mode(new_op, mode);
 424         set_ia32_emit_cl(new_op);
 425
 426         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 427 }
 428
 429
 430 /**
 431  * Construct a standard unary operation, set AM and immediate if required.
 432  *
 433  * @param env   The transformation environment
 434  * @param op    The operand
 435  * @param func  The node constructor function
 436  * @return The constructed ia32 node.
 437  */
 438 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
 439         ir_node           *new_op = NULL;
 440         ir_mode           *mode   = env->mode;
 441         dbg_info          *dbg    = env->dbg;
 442         ir_graph          *irg    = env->irg;
 443         ir_node           *block  = env->block;
 444         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 445         ir_node           *nomem  = new_NoMem();
 446         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 447
 448         new_op = func(dbg, irg, block, noreg, noreg, op, nomem);
 449
 450         if (mode_is_float(mode)) {
 451                 DB((mod, LEVEL_1, "FP unop ..."));
 452                 /* floating point operations don't support implicit store */
 453                 set_ia32_am_support(new_op, ia32_am_None);
 454         }
 455         else {
 456                 DB((mod, LEVEL_1, "INT unop ..."));
 457                 set_ia32_am_support(new_op, ia32_am_Dest);
 458         }
 459
 460         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 461
 462         set_ia32_res_mode(new_op, mode);
 463
 464         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 465 }
 466
 467
 468
 469 /**
 470  * Creates an ia32 Add with immediate.
 471  *
 472  * @param env       The transformation environment
 473  * @param expr_op   The expression operator
 474  * @param const_op  The constant
 475  * @return the created ia32 Add node
 476  */
 477 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 478         ir_node                *new_op     = NULL;
 479         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 480         dbg_info               *dbg        = env->dbg;
 481         ir_graph               *irg        = env->irg;
 482         ir_node                *block      = env->block;
 483         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 484         ir_node                *nomem      = new_NoMem();
 485         int                     normal_add = 1;
 486         tarval_classification_t class_tv, class_negtv;
 487         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 488
 489         /* try to optimize to inc/dec  */
 490         if ((env->cg->opt & IA32_OPT_INCDEC) && (get_ia32_op_type(const_op) == ia32_Const)) {
 491                 /* optimize tarvals */
 492                 class_tv    = classify_tarval(tv);
 493                 class_negtv = classify_tarval(tarval_neg(tv));
 494
 495                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 496                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
 497                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem);
 498                         normal_add = 0;
 499                 }
 500                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 501                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
 502                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem);
 503                         normal_add = 0;
 504                 }
 505         }
 506
 507         if (normal_add) {
 508                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 509                 set_ia32_Immop_attr(new_op, const_op);
 510                 set_ia32_commutative(new_op);
 511         }
 512
 513         return new_op;
 514 }
 515
 516 /**
 517  * Creates an ia32 Add.
 518  *
 519  * @param env   The transformation environment
 520  * @return the created ia32 Add node
 521  */
 522 static ir_node *gen_Add(ia32_transform_env_t *env) {
 523         ir_node  *new_op = NULL;
 524         dbg_info *dbg    = env->dbg;
 525         ir_mode  *mode   = env->mode;
 526         ir_graph *irg    = env->irg;
 527         ir_node  *block  = env->block;
 528         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 529         ir_node  *nomem  = new_NoMem();
 530         ir_node  *expr_op, *imm_op;
 531         ir_node  *op1    = get_Add_left(env->irn);
 532         ir_node  *op2    = get_Add_right(env->irn);
 533
 534         /* Check if immediate optimization is on and */
 535         /* if it's an operation with immediate.      */
 536         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(op1, op2) : NULL;
 537         expr_op = get_expr_op(op1, op2);
 538
 539         assert((expr_op || imm_op) && "invalid operands");
 540
 541         if (mode_is_float(mode)) {
 542                 FP_USED(env->cg);
 543                 if (USE_SSE2(env->cg))
 544                         return gen_binop(env, op1, op2, new_rd_ia32_xAdd);
 545                 else
 546                         return gen_binop(env, op1, op2, new_rd_ia32_vfadd);
 547         }
 548         else {
 549                 /* integer ADD */
 550                 if (!expr_op) {
 551                         /* No expr_op means, that we have two const - one symconst and */
 552                         /* one tarval or another symconst - because this case is not   */
 553                         /* covered by constant folding                                 */
 554                         /* We need to check for:                                       */
 555                         /*  1) symconst + const    -> becomes a LEA                    */
 556                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 557                         /*        linker doesn't support two symconsts                 */
 558
 559                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 560                                 /* this is the 2nd case */
 561                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 562                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 563                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 564
 565                                 DBG_OPT_LEA3(op1, op2, env->irn, new_op);
 566                         }
 567                         else {
 568                                 /* this is the 1st case */
 569                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 570
 571                                 DBG_OPT_LEA3(op1, op2, env->irn, new_op);
 572
 573                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 574                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 575                                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
 576                                 }
 577                                 else {
 578                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 579                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 580                                 }
 581                                 set_ia32_am_flavour(new_op, ia32_am_O);
 582                         }
 583
 584                         /* set AM support */
 585                         set_ia32_am_support(new_op, ia32_am_Source);
 586                         set_ia32_op_type(new_op, ia32_AddrModeS);
 587
 588                         /* Lea doesn't need a Proj */
 589                         return new_op;
 590                 }
 591                 else if (imm_op) {
 592                         /* This is expr + const */
 593                         new_op = gen_imm_Add(env, expr_op, imm_op);
 594
 595                         /* set AM support */
 596                         set_ia32_am_support(new_op, ia32_am_Dest);
 597                 }
 598                 else {
 599                         /* This is a normal add */
 600                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 601
 602                         /* set AM support */
 603                         set_ia32_am_support(new_op, ia32_am_Full);
 604                         set_ia32_commutative(new_op);
 605                 }
 606         }
 607
 608         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 609
 610         set_ia32_res_mode(new_op, mode);
 611
 612         return new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Add_res);
 613 }
 614
 615
 616
 617 /**
 618  * Creates an ia32 Mul.
 619  *
 620  * @param env   The transformation environment
 621  * @return the created ia32 Mul node
 622  */
 623 static ir_node *gen_Mul(ia32_transform_env_t *env) {
 624         ir_node *op1 = get_Mul_left(env->irn);
 625         ir_node *op2 = get_Mul_right(env->irn);
 626         ir_node *new_op;
 627
 628         if (mode_is_float(env->mode)) {
 629                 FP_USED(env->cg);
 630                 if (USE_SSE2(env->cg))
 631                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMul);
 632                 else
 633                         new_op = gen_binop(env, op1, op2, new_rd_ia32_vfmul);
 634         }
 635         else {
 636                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
 637         }
 638
 639         return new_op;
 640 }
 641
 642
 643
 644 /**
 645  * Creates an ia32 Mulh.
 646  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 647  * this result while Mul returns the lower 32 bit.
 648  *
 649  * @param env   The transformation environment
 650  * @return the created ia32 Mulh node
 651  */
 652 static ir_node *gen_Mulh(ia32_transform_env_t *env) {
 653         ir_node *op1 = get_irn_n(env->irn, 0);
 654         ir_node *op2 = get_irn_n(env->irn, 1);
 655         ir_node *proj_EAX, *proj_EDX, *mulh;
 656         ir_node *in[1];
 657
 658         assert(!mode_is_float(env->mode) && "Mulh with float not supported");
 659         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
 660         mulh     = get_Proj_pred(proj_EAX);
 661         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
 662
 663         /* to be on the save side */
 664         set_Proj_proj(proj_EAX, pn_EAX);
 665
 666         if (is_ia32_ImmConst(mulh) || is_ia32_ImmSymConst(mulh)) {
 667                 /* Mulh with const cannot have AM */
 668                 set_ia32_am_support(mulh, ia32_am_None);
 669         }
 670         else {
 671                 /* Mulh cannot have AM for destination */
 672                 set_ia32_am_support(mulh, ia32_am_Source);
 673         }
 674
 675         in[0] = proj_EAX;
 676
 677         /* keep EAX */
 678         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
 679
 680         return proj_EDX;
 681 }
 682
 683
 684
 685 /**
 686  * Creates an ia32 And.
 687  *
 688  * @param env   The transformation environment
 689  * @return The created ia32 And node
 690  */
 691 static ir_node *gen_And(ia32_transform_env_t *env) {
 692         ir_node *op1 = get_And_left(env->irn);
 693         ir_node *op2 = get_And_right(env->irn);
 694
 695         assert (! mode_is_float(env->mode));
 696         return gen_binop(env, op1, op2, new_rd_ia32_And);
 697 }
 698
 699
 700
 701 /**
 702  * Creates an ia32 Or.
 703  *
 704  * @param env   The transformation environment
 705  * @return The created ia32 Or node
 706  */
 707 static ir_node *gen_Or(ia32_transform_env_t *env) {
 708         ir_node *op1 = get_Or_left(env->irn);
 709         ir_node *op2 = get_Or_right(env->irn);
 710
 711         assert (! mode_is_float(env->mode));
 712         return gen_binop(env, op1, op2, new_rd_ia32_Or);
 713 }
 714
 715
 716
 717 /**
 718  * Creates an ia32 Eor.
 719  *
 720  * @param env   The transformation environment
 721  * @return The created ia32 Eor node
 722  */
 723 static ir_node *gen_Eor(ia32_transform_env_t *env) {
 724         ir_node *op1 = get_Eor_left(env->irn);
 725         ir_node *op2 = get_Eor_right(env->irn);
 726
 727         assert(! mode_is_float(env->mode));
 728         return gen_binop(env, op1, op2, new_rd_ia32_Eor);
 729 }
 730
 731
 732
 733 /**
 734  * Creates an ia32 Max.
 735  *
 736  * @param env      The transformation environment
 737  * @return the created ia32 Max node
 738  */
 739 static ir_node *gen_Max(ia32_transform_env_t *env) {
 740         ir_node *op1 = get_irn_n(env->irn, 0);
 741         ir_node *op2 = get_irn_n(env->irn, 1);
 742         ir_node *new_op;
 743
 744         if (mode_is_float(env->mode)) {
 745                 FP_USED(env->cg);
 746                 if (USE_SSE2(env->cg))
 747                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMax);
 748                 else {
 749                         assert(0);
 750                 }
 751         }
 752         else {
 753                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
 754                 set_ia32_am_support(new_op, ia32_am_None);
 755                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 756         }
 757
 758         return new_op;
 759 }
 760
 761
 762
 763 /**
 764  * Creates an ia32 Min.
 765  *
 766  * @param env      The transformation environment
 767  * @return the created ia32 Min node
 768  */
 769 static ir_node *gen_Min(ia32_transform_env_t *env) {
 770         ir_node *op1 = get_irn_n(env->irn, 0);
 771         ir_node *op2 = get_irn_n(env->irn, 1);
 772         ir_node *new_op;
 773
 774         if (mode_is_float(env->mode)) {
 775                 FP_USED(env->cg);
 776                 if (USE_SSE2(env->cg))
 777                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMin);
 778                 else {
 779                         assert(0);
 780                 }
 781         }
 782         else {
 783                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
 784                 set_ia32_am_support(new_op, ia32_am_None);
 785                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 786         }
 787
 788         return new_op;
 789 }
 790
 791
 792
 793 /**
 794  * Creates an ia32 Sub with immediate.
 795  *
 796  * @param env        The transformation environment
 797  * @param expr_op    The first operator
 798  * @param const_op   The constant operator
 799  * @return The created ia32 Sub node
 800  */
 801 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 802         ir_node                *new_op     = NULL;
 803         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 804         dbg_info               *dbg        = env->dbg;
 805         ir_graph               *irg        = env->irg;
 806         ir_node                *block      = env->block;
 807         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 808         ir_node                *nomem      = new_NoMem();
 809         int                     normal_sub = 1;
 810         tarval_classification_t class_tv, class_negtv;
 811         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 812
 813         /* try to optimize to inc/dec  */
 814         if ((env->cg->opt & IA32_OPT_INCDEC) && tv) {
 815                 /* optimize tarvals */
 816                 class_tv    = classify_tarval(tv);
 817                 class_negtv = classify_tarval(tarval_neg(tv));
 818
 819                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
 820                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
 821                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem);
 822                         normal_sub = 0;
 823                 }
 824                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
 825                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
 826                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem);
 827                         normal_sub = 0;
 828                 }
 829         }
 830
 831         if (normal_sub) {
 832                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 833                 set_ia32_Immop_attr(new_op, const_op);
 834         }
 835
 836         return new_op;
 837 }
 838
 839 /**
 840  * Creates an ia32 Sub.
 841  *
 842  * @param env   The transformation environment
 843  * @return The created ia32 Sub node
 844  */
 845 static ir_node *gen_Sub(ia32_transform_env_t *env) {
 846         ir_node  *new_op = NULL;
 847         dbg_info *dbg    = env->dbg;
 848         ir_mode  *mode   = env->mode;
 849         ir_graph *irg    = env->irg;
 850         ir_node  *block  = env->block;
 851         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 852         ir_node  *nomem  = new_NoMem();
 853         ir_node  *op1    = get_Sub_left(env->irn);
 854         ir_node  *op2    = get_Sub_right(env->irn);
 855         ir_node  *expr_op, *imm_op;
 856
 857         /* Check if immediate optimization is on and */
 858         /* if it's an operation with immediate.      */
 859         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
 860         expr_op = get_expr_op(op1, op2);
 861
 862         assert((expr_op || imm_op) && "invalid operands");
 863
 864         if (mode_is_float(mode)) {
 865                 FP_USED(env->cg);
 866                 if (USE_SSE2(env->cg))
 867                         return gen_binop(env, op1, op2, new_rd_ia32_xSub);
 868                 else
 869                         return gen_binop(env, op1, op2, new_rd_ia32_vfsub);
 870         }
 871         else {
 872                 /* integer SUB */
 873                 if (! expr_op) {
 874                         /* No expr_op means, that we have two const - one symconst and */
 875                         /* one tarval or another symconst - because this case is not   */
 876                         /* covered by constant folding                                 */
 877                         /* We need to check for:                                       */
 878                         /*  1) symconst - const    -> becomes a LEA                    */
 879                         /*  2) symconst - symconst -> becomes a const - LEA as the elf */
 880                         /*        linker doesn't support two symconsts                 */
 881
 882                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 883                                 /* this is the 2nd case */
 884                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 885                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 886                                 set_ia32_am_sc_sign(new_op);
 887                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 888
 889                                 DBG_OPT_LEA3(op1, op2, env->irn, new_op);
 890                         }
 891                         else {
 892                                 /* this is the 1st case */
 893                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 894
 895                                 DBG_OPT_LEA3(op1, op2, env->irn, new_op);
 896
 897                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 898                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 899                                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
 900                                 }
 901                                 else {
 902                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 903                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 904                                         set_ia32_am_sc_sign(new_op);
 905                                 }
 906                                 set_ia32_am_flavour(new_op, ia32_am_O);
 907                         }
 908
 909                         /* set AM support */
 910                         set_ia32_am_support(new_op, ia32_am_Source);
 911                         set_ia32_op_type(new_op, ia32_AddrModeS);
 912
 913                         /* Lea doesn't need a Proj */
 914                         return new_op;
 915                 }
 916                 else if (imm_op) {
 917                         /* This is expr - const */
 918                         new_op = gen_imm_Sub(env, expr_op, imm_op);
 919
 920                         /* set AM support */
 921                         set_ia32_am_support(new_op, ia32_am_Dest);
 922                 }
 923                 else {
 924                         /* This is a normal sub */
 925                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 926
 927                         /* set AM support */
 928                         set_ia32_am_support(new_op, ia32_am_Full);
 929                 }
 930         }
 931
 932         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 933
 934         set_ia32_res_mode(new_op, mode);
 935
 936         return new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Sub_res);
 937 }
 938
 939
 940
 941 /**
 942  * Generates an ia32 DivMod with additional infrastructure for the
 943  * register allocator if needed.
 944  *
 945  * @param env      The transformation environment
 946  * @param dividend -no comment- :)
 947  * @param divisor  -no comment- :)
 948  * @param dm_flav  flavour_Div/Mod/DivMod
 949  * @return The created ia32 DivMod node
 950  */
 951 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
 952         ir_node  *res, *proj;
 953         ir_node  *edx_node, *cltd;
 954         ir_node  *in_keep[1];
 955         dbg_info *dbg   = env->dbg;
 956         ir_graph *irg   = env->irg;
 957         ir_node  *block = env->block;
 958         ir_mode  *mode  = env->mode;
 959         ir_node  *irn   = env->irn;
 960         ir_node  *mem;
 961         int      n;
 962
 963         switch (dm_flav) {
 964                 case flavour_Div:
 965                         mem  = get_Div_mem(irn);
 966                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Div_res));
 967                         break;
 968                 case flavour_Mod:
 969                         mem  = get_Mod_mem(irn);
 970                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Mod_res));
 971                         break;
 972                 case flavour_DivMod:
 973                         mem  = get_DivMod_mem(irn);
 974                         mode = get_irn_mode(get_proj_for_pn(irn, pn_DivMod_res_div));
 975                         break;
 976                 default:
 977                         assert(0);
 978         }
 979
 980         if (mode_is_signed(mode)) {
 981                 /* in signed mode, we need to sign extend the dividend */
 982                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend);
 983                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_ia32_Cdq_EAX);
 984                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_ia32_Cdq_EDX);
 985         }
 986         else {
 987                 edx_node = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode_Iu);
 988                 set_ia32_Const_type(edx_node, ia32_Const);
 989                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
 990         }
 991
 992         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, dm_flav);
 993
 994         set_ia32_n_res(res, 2);
 995
 996         /* Only one proj is used -> We must add a second proj and */
 997         /* connect this one to a Keep node to eat up the second   */
 998         /* destroyed register.                                    */
 999         n    = get_irn_n_edges(irn);
1000         proj = NULL;
1001         if (n == 2)
1002                 proj = ia32_get_proj_for_mode(irn, mode_M);
1003
1004         /* in case of two projs, one must be the memory proj */
1005         if (n == 1 || (n == 2 && proj)) {
1006                 proj = ia32_get_res_proj(irn);
1007                 assert(proj && "Result proj expected");
1008
1009                 if (get_irn_op(irn) == op_Div) {
1010                         set_Proj_proj(proj, pn_DivMod_res_div);
1011                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode, pn_DivMod_res_mod);
1012                 }
1013                 else {
1014                         set_Proj_proj(proj, pn_DivMod_res_mod);
1015                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode, pn_DivMod_res_div);
1016                 }
1017
1018                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
1019         }
1020
1021         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1022
1023         set_ia32_res_mode(res, mode);
1024
1025         return res;
1026 }
1027
1028
1029 /**
1030  * Wrapper for generate_DivMod. Sets flavour_Mod.
1031  *
1032  * @param env      The transformation environment
1033  */
1034 static ir_node *gen_Mod(ia32_transform_env_t *env) {
1035         return generate_DivMod(env, get_Mod_left(env->irn), get_Mod_right(env->irn), flavour_Mod);
1036 }
1037
1038 /**
1039  * Wrapper for generate_DivMod. Sets flavour_Div.
1040  *
1041  * @param env      The transformation environment
1042  */
1043 static ir_node *gen_Div(ia32_transform_env_t *env) {
1044         return generate_DivMod(env, get_Div_left(env->irn), get_Div_right(env->irn), flavour_Div);
1045 }
1046
1047 /**
1048  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1049  */
1050 static ir_node *gen_DivMod(ia32_transform_env_t *env) {
1051         return generate_DivMod(env, get_DivMod_left(env->irn), get_DivMod_right(env->irn), flavour_DivMod);
1052 }
1053
1054
1055
1056 /**
1057  * Creates an ia32 floating Div.
1058  *
1059  * @param env   The transformation environment
1060  * @return The created ia32 xDiv node
1061  */
1062 static ir_node *gen_Quot(ia32_transform_env_t *env) {
1063         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1064         ir_node *new_op;
1065         ir_node *nomem = new_rd_NoMem(env->irg);
1066         ir_node *op1   = get_Quot_left(env->irn);
1067         ir_node *op2   = get_Quot_right(env->irn);
1068
1069         FP_USED(env->cg);
1070         if (USE_SSE2(env->cg)) {
1071                 if (is_ia32_xConst(op2)) {
1072                         new_op = new_rd_ia32_xDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, noreg, nomem);
1073                         set_ia32_am_support(new_op, ia32_am_None);
1074                         set_ia32_Immop_attr(new_op, op2);
1075                 }
1076                 else {
1077                         new_op = new_rd_ia32_xDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem);
1078                         set_ia32_am_support(new_op, ia32_am_Source);
1079                 }
1080         }
1081         else {
1082                 new_op = new_rd_ia32_vfdiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem);
1083                 set_ia32_am_support(new_op, ia32_am_Source);
1084         }
1085         set_ia32_res_mode(new_op, get_irn_mode(get_proj_for_pn(env->irn, pn_Quot_res)));
1086         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1087
1088         return new_op;
1089 }
1090
1091
1092
1093 /**
1094  * Creates an ia32 Shl.
1095  *
1096  * @param env   The transformation environment
1097  * @return The created ia32 Shl node
1098  */
1099 static ir_node *gen_Shl(ia32_transform_env_t *env) {
1100         return gen_shift_binop(env, get_Shl_left(env->irn), get_Shl_right(env->irn), new_rd_ia32_Shl);
1101 }
1102
1103
1104
1105 /**
1106  * Creates an ia32 Shr.
1107  *
1108  * @param env   The transformation environment
1109  * @return The created ia32 Shr node
1110  */
1111 static ir_node *gen_Shr(ia32_transform_env_t *env) {
1112         return gen_shift_binop(env, get_Shr_left(env->irn), get_Shr_right(env->irn), new_rd_ia32_Shr);
1113 }
1114
1115
1116
1117 /**
1118  * Creates an ia32 Shrs.
1119  *
1120  * @param env   The transformation environment
1121  * @return The created ia32 Shrs node
1122  */
1123 static ir_node *gen_Shrs(ia32_transform_env_t *env) {
1124         return gen_shift_binop(env, get_Shrs_left(env->irn), get_Shrs_right(env->irn), new_rd_ia32_Shrs);
1125 }
1126
1127
1128
1129 /**
1130  * Creates an ia32 RotL.
1131  *
1132  * @param env   The transformation environment
1133  * @param op1   The first operator
1134  * @param op2   The second operator
1135  * @return The created ia32 RotL node
1136  */
1137 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1138         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
1139 }
1140
1141
1142
1143 /**
1144  * Creates an ia32 RotR.
1145  * NOTE: There is no RotR with immediate because this would always be a RotL
1146  *       "imm-mode_size_bits" which can be pre-calculated.
1147  *
1148  * @param env   The transformation environment
1149  * @param op1   The first operator
1150  * @param op2   The second operator
1151  * @return The created ia32 RotR node
1152  */
1153 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1154         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
1155 }
1156
1157
1158
1159 /**
1160  * Creates an ia32 RotR or RotL (depending on the found pattern).
1161  *
1162  * @param env   The transformation environment
1163  * @return The created ia32 RotL or RotR node
1164  */
1165 static ir_node *gen_Rot(ia32_transform_env_t *env) {
1166         ir_node *rotate = NULL;
1167         ir_node *op1    = get_Rot_left(env->irn);
1168         ir_node *op2    = get_Rot_right(env->irn);
1169
1170         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1171                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1172                  that means we can create a RotR instead of an Add and a RotL */
1173
1174         if (is_Proj(op2)) {
1175                 ir_node *pred = get_Proj_pred(op2);
1176
1177                 if (is_ia32_Add(pred)) {
1178                         ir_node *pred_pred = get_irn_n(pred, 2);
1179                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1180                         long     bits      = get_mode_size_bits(env->mode);
1181
1182                         if (is_Proj(pred_pred)) {
1183                                 pred_pred = get_Proj_pred(pred_pred);
1184                         }
1185
1186                         if (is_ia32_Minus(pred_pred) &&
1187                                 tarval_is_long(tv)       &&
1188                                 get_tarval_long(tv) == bits)
1189                         {
1190                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1191                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1192                         }
1193
1194                 }
1195         }
1196
1197         if (!rotate) {
1198                 rotate = gen_RotL(env, op1, op2);
1199         }
1200
1201         return rotate;
1202 }
1203
1204
1205
1206 /**
1207  * Transforms a Minus node.
1208  *
1209  * @param env   The transformation environment
1210  * @param op    The Minus operand
1211  * @return The created ia32 Minus node
1212  */
1213 ir_node *gen_Minus_ex(ia32_transform_env_t *env, ir_node *op) {
1214         ident   *name;
1215         ir_node *new_op;
1216         int      size;
1217
1218         if (mode_is_float(env->mode)) {
1219                 FP_USED(env->cg);
1220                 if (USE_SSE2(env->cg)) {
1221                         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1222                         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1223                         ir_node *nomem    = new_rd_NoMem(env->irg);
1224
1225                         new_op = new_rd_ia32_xEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem);
1226
1227                         size   = get_mode_size_bits(env->mode);
1228                         name   = gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1229
1230                         set_ia32_am_sc(new_op, name);
1231
1232                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1233
1234                         set_ia32_res_mode(new_op, env->mode);
1235                         set_ia32_op_type(new_op, ia32_AddrModeS);
1236                         set_ia32_ls_mode(new_op, env->mode);
1237
1238                         new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, pn_ia32_xEor_res);
1239                 }
1240                 else {
1241                         new_op = new_rd_ia32_vfchs(env->dbg, env->irg, env->block, op, env->mode);
1242                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1243                 }
1244         }
1245         else {
1246                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1247         }
1248
1249         return new_op;
1250 }
1251
1252 /**
1253  * Transforms a Minus node.
1254  *
1255  * @param env   The transformation environment
1256  * @return The created ia32 Minus node
1257  */
1258 static ir_node *gen_Minus(ia32_transform_env_t *env) {
1259         return gen_Minus_ex(env, get_Minus_op(env->irn));
1260 }
1261
1262
1263 /**
1264  * Transforms a Not node.
1265  *
1266  * @param env   The transformation environment
1267  * @return The created ia32 Not node
1268  */
1269 static ir_node *gen_Not(ia32_transform_env_t *env) {
1270         assert (! mode_is_float(env->mode));
1271         return gen_unop(env, get_Not_op(env->irn), new_rd_ia32_Not);
1272 }
1273
1274
1275
1276 /**
1277  * Transforms an Abs node.
1278  *
1279  * @param env   The transformation environment
1280  * @return The created ia32 Abs node
1281  */
1282 static ir_node *gen_Abs(ia32_transform_env_t *env) {
1283         ir_node  *res, *p_eax, *p_edx;
1284         dbg_info *dbg      = env->dbg;
1285         ir_mode  *mode     = env->mode;
1286         ir_graph *irg      = env->irg;
1287         ir_node  *block    = env->block;
1288         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1289         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1290         ir_node  *nomem    = new_NoMem();
1291         ir_node  *op       = get_Abs_op(env->irn);
1292         int       size;
1293         ident    *name;
1294
1295         if (mode_is_float(mode)) {
1296                 FP_USED(env->cg);
1297                 if (USE_SSE2(env->cg)) {
1298                         res = new_rd_ia32_xAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem);
1299
1300                         size   = get_mode_size_bits(mode);
1301                         name   = gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1302
1303                         set_ia32_am_sc(res, name);
1304
1305                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1306
1307                         set_ia32_res_mode(res, mode);
1308                         set_ia32_op_type(res, ia32_AddrModeS);
1309                         set_ia32_ls_mode(res, env->mode);
1310
1311                         res = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_xAnd_res);
1312                 }
1313                 else {
1314                         res = new_rd_ia32_vfabs(dbg, irg, block, op, mode);
1315                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1316                 }
1317         }
1318         else {
1319                 res   = new_rd_ia32_Cdq(dbg, irg, block, op);
1320                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1321                 set_ia32_res_mode(res, mode);
1322
1323                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Cdq_EAX);
1324                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Cdq_EDX);
1325
1326                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem);
1327                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1328                 set_ia32_res_mode(res, mode);
1329
1330                 res   = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Eor_res);
1331
1332                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem);
1333                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1334                 set_ia32_res_mode(res, mode);
1335
1336                 res   = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Sub_res);
1337         }
1338
1339         return res;
1340 }
1341
1342
1343
1344 /**
1345  * Transforms a Load.
1346  *
1347  * @param env   The transformation environment
1348  * @return the created ia32 Load node
1349  */
1350 static ir_node *gen_Load(ia32_transform_env_t *env) {
1351         ir_node *node  = env->irn;
1352         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1353         ir_node *ptr   = get_Load_ptr(node);
1354         ir_node *lptr  = ptr;
1355         ir_mode *mode  = get_Load_mode(node);
1356         int     is_imm = 0;
1357         ir_node *new_op;
1358         ia32_am_flavour_t am_flav = ia32_am_B;
1359
1360         /* address might be a constant (symconst or absolute address) */
1361         if (is_ia32_Const(ptr)) {
1362                 lptr   = noreg;
1363                 is_imm = 1;
1364         }
1365
1366         if (mode_is_float(mode)) {
1367                 FP_USED(env->cg);
1368                 if (USE_SSE2(env->cg))
1369                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1370                 else
1371                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1372         }
1373         else {
1374                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1375         }
1376
1377         /* base is an constant address */
1378         if (is_imm) {
1379                 if (get_ia32_op_type(ptr) == ia32_SymConst) {
1380                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1381                         am_flav = ia32_am_N;
1382                 }
1383                 else {
1384                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1385                         am_flav = ia32_am_O;
1386                 }
1387         }
1388
1389         set_ia32_am_support(new_op, ia32_am_Source);
1390         set_ia32_op_type(new_op, ia32_AddrModeS);
1391         set_ia32_am_flavour(new_op, am_flav);
1392         set_ia32_ls_mode(new_op, mode);
1393
1394         /*
1395                 check for special case: the loaded value might not be used (optimized, volatile, ...)
1396                 we add a Proj + Keep for volatile loads and ignore all other cases
1397         */
1398         if (! get_proj_for_pn(node, pn_Load_res) && get_Load_volatility(node) == volatility_is_volatile) {
1399                 /* add a result proj and a Keep to produce a pseudo use */
1400                 ir_node *proj = new_r_Proj(env->irg, env->block, new_op, mode, pn_ia32_Load_res);
1401                 be_new_Keep(arch_get_irn_reg_class(env->cg->arch_env, proj, -1), env->irg, env->block, 1, &proj);
1402         }
1403
1404         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1405
1406         return new_op;
1407 }
1408
1409
1410
1411 /**
1412  * Transforms a Store.
1413  *
1414  * @param env   The transformation environment
1415  * @return the created ia32 Store node
1416  */
1417 static ir_node *gen_Store(ia32_transform_env_t *env) {
1418         ir_node *node    = env->irn;
1419         ir_node *noreg   = ia32_new_NoReg_gp(env->cg);
1420         ir_node *val     = get_Store_value(node);
1421         ir_node *ptr     = get_Store_ptr(node);
1422         ir_node *sptr    = ptr;
1423         ir_node *mem     = get_Store_mem(node);
1424         ir_mode *mode    = get_irn_mode(val);
1425         ir_node *sval    = val;
1426         int      is_imm  = 0;
1427         ir_node *new_op;
1428         ia32_am_flavour_t am_flav = ia32_am_B;
1429         ia32_immop_type_t immop   = ia32_ImmNone;
1430
1431         if (! mode_is_float(mode)) {
1432                 /* in case of storing a const (but not a symconst) -> make it an attribute */
1433                 if (is_ia32_Cnst(val)) {
1434                         switch (get_ia32_op_type(val)) {
1435                         case ia32_Const:
1436                                 immop = ia32_ImmConst;
1437                                 break;
1438                         case ia32_SymConst:
1439                                 immop = ia32_ImmSymConst;
1440                                 break;
1441                         default:
1442                                 assert(0 && "unsupported Const type");
1443                         }
1444                         sval = noreg;
1445                 }
1446         }
1447
1448         /* address might be a constant (symconst or absolute address) */
1449         if (is_ia32_Const(ptr)) {
1450                 sptr   = noreg;
1451                 is_imm = 1;
1452         }
1453
1454         if (mode_is_float(mode)) {
1455                 FP_USED(env->cg);
1456                 if (USE_SSE2(env->cg))
1457                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1458                 else
1459                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1460         }
1461         else if (get_mode_size_bits(mode) == 8) {
1462                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1463         }
1464         else {
1465                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1466         }
1467
1468         /* stored const is an attribute (saves a register) */
1469         if (! mode_is_float(mode) && is_ia32_Cnst(val)) {
1470                 set_ia32_Immop_attr(new_op, val);
1471         }
1472
1473         /* base is an constant address */
1474         if (is_imm) {
1475                 if (get_ia32_op_type(ptr) == ia32_SymConst) {
1476                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1477                         am_flav = ia32_am_N;
1478                 }
1479                 else {
1480                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1481                         am_flav = ia32_am_O;
1482                 }
1483         }
1484
1485         set_ia32_am_support(new_op, ia32_am_Dest);
1486         set_ia32_op_type(new_op, ia32_AddrModeD);
1487         set_ia32_am_flavour(new_op, am_flav);
1488         set_ia32_ls_mode(new_op, mode);
1489         set_ia32_immop_type(new_op, immop);
1490
1491         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1492
1493         return new_op;
1494 }
1495
1496
1497
1498 /**
1499  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1500  *
1501  * @param env   The transformation environment
1502  * @return The transformed node.
1503  */
1504 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1505         dbg_info *dbg      = env->dbg;
1506         ir_graph *irg      = env->irg;
1507         ir_node  *block    = env->block;
1508         ir_node  *node     = env->irn;
1509         ir_node  *sel      = get_Cond_selector(node);
1510         ir_mode  *sel_mode = get_irn_mode(sel);
1511         ir_node  *res      = NULL;
1512         ir_node  *pred     = NULL;
1513         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1514         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1515
1516         if (is_Proj(sel) && sel_mode == mode_b) {
1517                 ir_node  *nomem = new_NoMem();
1518                 pn_Cmp pnc = get_Proj_proj(sel);
1519
1520                 pred  = get_Proj_pred(sel);
1521
1522                 /* get both compare operators */
1523                 cmp_a = get_Cmp_left(pred);
1524                 cmp_b = get_Cmp_right(pred);
1525
1526                 /* check if we can use a CondJmp with immediate */
1527                 cnst = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(cmp_a, cmp_b) : NULL;
1528                 expr = get_expr_op(cmp_a, cmp_b);
1529
1530                 if (cnst && expr) {
1531                         /* immop has to be the right operand, we might need to flip pnc */
1532                         if(cnst != cmp_b) {
1533                                 pnc = get_inversed_pnc(pnc);
1534                         }
1535
1536                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_is_int(get_irn_mode(expr))) {
1537                                 if (get_ia32_op_type(cnst) == ia32_Const &&
1538                                         classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL)
1539                                 {
1540                                         /* a Cmp A =/!= 0 */
1541                                         ir_node    *op1  = expr;
1542                                         ir_node    *op2  = expr;
1543                                         ir_node    *and  = skip_Proj(expr);
1544                                         const char *cnst = NULL;
1545
1546                                         /* check, if expr is an only once used And operation */
1547                                         if (get_irn_n_edges(expr) == 1 && is_ia32_And(and)) {
1548                                                 op1 = get_irn_n(and, 2);
1549                                                 op2 = get_irn_n(and, 3);
1550
1551                                                 cnst = (is_ia32_ImmConst(and) || is_ia32_ImmSymConst(and)) ? get_ia32_cnst(and) : NULL;
1552                                         }
1553                                         res = new_rd_ia32_TestJmp(dbg, irg, block, op1, op2);
1554                                         set_ia32_pncode(res, pnc);
1555                                         set_ia32_res_mode(res, get_irn_mode(op1));
1556
1557                                         if (cnst) {
1558                                                 copy_ia32_Immop_attr(res, and);
1559                                         }
1560
1561                                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1562                                         return res;
1563                                 }
1564                         }
1565
1566                         if (mode_is_float(get_irn_mode(expr))) {
1567                                 FP_USED(env->cg);
1568                                 if (USE_SSE2(env->cg))
1569                                         res = new_rd_ia32_xCondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem);
1570                                 else {
1571                                         assert(0);
1572                                 }
1573                         }
1574                         else {
1575                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem);
1576                         }
1577                         set_ia32_Immop_attr(res, cnst);
1578                         set_ia32_res_mode(res, get_irn_mode(expr));
1579                 }
1580                 else {
1581                         if (mode_is_float(get_irn_mode(cmp_a))) {
1582                                 FP_USED(env->cg);
1583                                 if (USE_SSE2(env->cg))
1584                                         res = new_rd_ia32_xCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1585                                 else {
1586                                         ir_node *proj_eax;
1587                                         res = new_rd_ia32_vfCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1588                                         proj_eax = new_r_Proj(irg, block, res, mode_Is, pn_ia32_vfCondJmp_temp_reg_eax);
1589                                         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, &proj_eax);
1590                                 }
1591                         }
1592                         else {
1593                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1594                                 set_ia32_commutative(res);
1595                         }
1596                         set_ia32_res_mode(res, get_irn_mode(cmp_a));
1597                 }
1598
1599                 set_ia32_pncode(res, pnc);
1600                 //set_ia32_am_support(res, ia32_am_Source);
1601         }
1602         else {
1603                 /* determine the smallest switch case value */
1604                 int switch_min = INT_MAX;
1605                 const ir_edge_t *edge;
1606                 char buf[64];
1607
1608                 foreach_out_edge(node, edge) {
1609                         int pn = get_Proj_proj(get_edge_src_irn(edge));
1610                         switch_min = pn < switch_min ? pn : switch_min;
1611                 }
1612
1613                 if (switch_min) {
1614                         /* if smallest switch case is not 0 we need an additional sub */
1615                         snprintf(buf, sizeof(buf), "%d", switch_min);
1616                         res = new_rd_ia32_Lea(dbg, irg, block, sel, noreg, mode_Is);
1617                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1618                         sub_ia32_am_offs(res, buf);
1619                         set_ia32_am_flavour(res, ia32_am_OB);
1620                         set_ia32_am_support(res, ia32_am_Source);
1621                         set_ia32_op_type(res, ia32_AddrModeS);
1622                 }
1623
1624                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, switch_min ? res : sel, mode_T);
1625                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1626                 set_ia32_res_mode(res, get_irn_mode(sel));
1627         }
1628
1629         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1630         return res;
1631 }
1632
1633
1634
1635 /**
1636  * Transforms a CopyB node.
1637  *
1638  * @param env   The transformation environment
1639  * @return The transformed node.
1640  */
1641 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1642         ir_node  *res      = NULL;
1643         dbg_info *dbg      = env->dbg;
1644         ir_graph *irg      = env->irg;
1645         ir_node  *block    = env->block;
1646         ir_node  *node     = env->irn;
1647         ir_node  *src      = get_CopyB_src(node);
1648         ir_node  *dst      = get_CopyB_dst(node);
1649         ir_node  *mem      = get_CopyB_mem(node);
1650         int      size      = get_type_size_bytes(get_CopyB_type(node));
1651         ir_mode  *dst_mode = get_irn_mode(dst);
1652         ir_mode  *src_mode = get_irn_mode(src);
1653         int      rem;
1654         ir_node  *in[3], *tmp;
1655
1656         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
1657         /* then we need the size explicitly in ECX.                    */
1658         if (size >= 32 * 4) {
1659                 rem = size & 0x3; /* size % 4 */
1660                 size >>= 2;
1661
1662                 res = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode_Is);
1663                 set_ia32_op_type(res, ia32_Const);
1664                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1665
1666                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem);
1667                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1668
1669                 /* ok: now attach Proj's because rep movsd will destroy esi, edi and ecx */
1670                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_DST);
1671                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_SRC);
1672                 in[2] = new_r_Proj(irg, block, res, mode_Is, pn_ia32_CopyB_CNT);
1673                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 3, in);
1674
1675                 tmp = ia32_get_proj_for_mode(node, mode_M);
1676                 set_Proj_proj(tmp, pn_ia32_CopyB_M);
1677         }
1678         else {
1679                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem);
1680                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1681                 set_ia32_immop_type(res, ia32_ImmConst);
1682
1683                 /* ok: now attach Proj's because movsd will destroy esi and edi */
1684                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_i_DST);
1685                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_i_SRC);
1686                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
1687
1688                 tmp = ia32_get_proj_for_mode(node, mode_M);
1689                 set_Proj_proj(tmp, pn_ia32_CopyB_i_M);
1690         }
1691
1692         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1693
1694         return res;
1695 }
1696
1697
1698
1699 /**
1700  * Transforms a Mux node into CMov.
1701  *
1702  * @param env   The transformation environment
1703  * @return The transformed node.
1704  */
1705 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1706 #if 0
1707         ir_node *node   = env->irn;
1708         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1709                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1710
1711         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1712
1713         return new_op;
1714 #endif
1715         return NULL;
1716 }
1717
1718 typedef ir_node *cmov_func_t(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *cmp_a, ir_node *cmp_b, \
1719                              ir_node *psi_true, ir_node *psi_default, ir_mode *mode);
1720
1721 /**
1722  * Transforms a Psi node into CMov.
1723  *
1724  * @param env   The transformation environment
1725  * @return The transformed node.
1726  */
1727 static ir_node *gen_Psi(ia32_transform_env_t *env) {
1728         ia32_code_gen_t *cg   = env->cg;
1729         dbg_info *dbg         = env->dbg;
1730         ir_graph *irg         = env->irg;
1731         ir_mode  *mode        = env->mode;
1732         ir_node  *block       = env->block;
1733         ir_node  *node        = env->irn;
1734         ir_node  *cmp_proj    = get_Mux_sel(node);
1735         ir_node  *psi_true    = get_Psi_val(node, 0);
1736         ir_node  *psi_default = get_Psi_default(node);
1737         ir_node  *noreg       = ia32_new_NoReg_gp(cg);
1738         ir_node  *nomem       = new_rd_NoMem(irg);
1739         ir_node  *cmp, *cmp_a, *cmp_b, *and1, *and2, *new_op = NULL;
1740         int      pnc;
1741
1742         assert(get_irn_mode(cmp_proj) == mode_b && "Condition for Psi must have mode_b");
1743
1744         cmp   = get_Proj_pred(cmp_proj);
1745         cmp_a = get_Cmp_left(cmp);
1746         cmp_b = get_Cmp_right(cmp);
1747         pnc   = get_Proj_proj(cmp_proj);
1748
1749         if (mode_is_float(mode)) {
1750                 /* floating point psi */
1751                 FP_USED(cg);
1752
1753                 /* 1st case: compare operands are float too */
1754                 if (USE_SSE2(cg)) {
1755                         /* psi(cmp(a, b), t, f) can be done as: */
1756                         /* tmp = cmp a, b                       */
1757                         /* tmp2 = t and tmp                     */
1758                         /* tmp3 = f and not tmp                 */
1759                         /* res  = tmp2 or tmp3                  */
1760
1761                         /* in case the compare operands are int, we move them into xmm register */
1762                         if (! mode_is_float(get_irn_mode(cmp_a))) {
1763                                 cmp_a = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_a, node, mode_D);
1764                                 cmp_b = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_b, node, mode_D);
1765
1766                                 pnc |= 8;  /* transform integer compare to fp compare */
1767                         }
1768
1769                         new_op = new_rd_ia32_xCmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1770                         set_ia32_pncode(new_op, pnc);
1771                         set_ia32_am_support(new_op, ia32_am_Source);
1772                         set_ia32_res_mode(new_op, mode);
1773                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1774                         new_op = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_xCmp_res);
1775
1776                         and1 = new_rd_ia32_xAnd(dbg, irg, block, noreg, noreg, psi_true, new_op, nomem);
1777                         set_ia32_am_support(and1, ia32_am_None);
1778                         set_ia32_res_mode(and1, mode);
1779                         set_ia32_commutative(and1);
1780                         SET_IA32_ORIG_NODE(and1, ia32_get_old_node_name(cg, node));
1781                         and1 = new_rd_Proj(dbg, irg, block, and1, mode, pn_ia32_xAnd_res);
1782
1783                         and2 = new_rd_ia32_xAndNot(dbg, irg, block, noreg, noreg, new_op, psi_default, nomem);
1784                         set_ia32_am_support(and2, ia32_am_None);
1785                         set_ia32_res_mode(and2, mode);
1786                         set_ia32_commutative(and2);
1787                         SET_IA32_ORIG_NODE(and2, ia32_get_old_node_name(cg, node));
1788                         and2 = new_rd_Proj(dbg, irg, block, and2, mode, pn_ia32_xAndNot_res);
1789
1790                         new_op = new_rd_ia32_xOr(dbg, irg, block, noreg, noreg, and1, and2, nomem);
1791                         set_ia32_am_support(new_op, ia32_am_None);
1792                         set_ia32_res_mode(new_op, mode);
1793                         set_ia32_commutative(new_op);
1794                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1795                         new_op = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_xOr_res);
1796                 }
1797                 else {
1798                         /* x87 FPU */
1799                         new_op = new_rd_ia32_vfCMov(dbg, irg, block, cmp_a, cmp_b, psi_true, psi_default, mode);
1800                         set_ia32_pncode(new_op, pnc);
1801                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, node));
1802                 }
1803         }
1804         else {
1805                 /* integer psi */
1806                 construct_binop_func *set_func  = NULL;
1807                 cmov_func_t          *cmov_func = NULL;
1808
1809                 if (mode_is_float(get_irn_mode(cmp_a))) {
1810                         /* 1st case: compare operands are floats */
1811                         FP_USED(cg);
1812
1813                         if (USE_SSE2(cg)) {
1814                                 /* SSE FPU */
1815                                 set_func  = new_rd_ia32_xCmpSet;
1816                                 cmov_func = new_rd_ia32_xCmpCMov;
1817                         }
1818                         else {
1819                                 /* x87 FPU */
1820                                 set_func  = new_rd_ia32_vfCmpSet;
1821                                 cmov_func = new_rd_ia32_vfCmpCMov;
1822                         }
1823
1824                         pnc &= 7; /* fp compare -> int compare */
1825                 }
1826                 else {
1827                         /* 2nd case: compare operand are integer too */
1828                         set_func  = new_rd_ia32_CmpSet;
1829                         cmov_func = new_rd_ia32_CmpCMov;
1830                 }
1831
1832                 /* create the nodes */
1833
1834                 /* check for special case first: And/Or -- Cmp with 0 -- Psi */
1835                 if (is_ia32_Const_0(cmp_b) && is_Proj(cmp_a) && (is_ia32_And(get_Proj_pred(cmp_a)) || is_ia32_Or(get_Proj_pred(cmp_a)))) {
1836                         if (is_ia32_Const_1(psi_true) && is_ia32_Const_0(psi_default)) {
1837                                 /* first case for SETcc: default is 0, set to 1 iff condition is true */
1838                                 new_op = new_rd_ia32_PsiCondSet(dbg, irg, block, cmp_a, mode);
1839                                 set_ia32_pncode(new_op, pnc);
1840                         }
1841                         else if (is_ia32_Const_0(psi_true) && is_ia32_Const_1(psi_default)) {
1842                                 /* second case for SETcc: default is 1, set to 0 iff condition is true: */
1843                                 /*                        we invert condition and set default to 0      */
1844                                 new_op = new_rd_ia32_PsiCondSet(dbg, irg, block, cmp_a, mode);
1845                                 set_ia32_pncode(new_op, get_inversed_pnc(pnc));
1846                         }
1847                         else {
1848                                 /* otherwise: use CMOVcc */
1849                                 new_op = new_rd_ia32_PsiCondCMov(dbg, irg, block, cmp_a, psi_true, psi_default, mode);
1850                                 set_ia32_pncode(new_op, pnc);
1851                         }
1852
1853                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1854                 }
1855                 else {
1856                         env->irn = cmp;
1857                         if (is_ia32_Const_1(psi_true) && is_ia32_Const_0(psi_default)) {
1858                                 /* first case for SETcc: default is 0, set to 1 iff condition is true */
1859                                 new_op = gen_binop(env, cmp_a, cmp_b, set_func);
1860                                 set_ia32_pncode(get_Proj_pred(new_op), pnc);
1861                                 set_ia32_am_support(get_Proj_pred(new_op), ia32_am_Source);
1862                         }
1863                         else if (is_ia32_Const_0(psi_true) && is_ia32_Const_1(psi_default)) {
1864                                 /* second case for SETcc: default is 1, set to 0 iff condition is true: */
1865                                 /*                        we invert condition and set default to 0      */
1866                                 new_op = gen_binop(env, cmp_a, cmp_b, set_func);
1867                                 set_ia32_pncode(get_Proj_pred(new_op), get_inversed_pnc(pnc));
1868                                 set_ia32_am_support(get_Proj_pred(new_op), ia32_am_Source);
1869                         }
1870                         else {
1871                                 /* otherwise: use CMOVcc */
1872                                 new_op = cmov_func(dbg, irg, block, cmp_a, cmp_b, psi_true, psi_default, mode);
1873                                 set_ia32_pncode(new_op, pnc);
1874                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1875                         }
1876                 }
1877         }
1878
1879         return new_op;
1880 }
1881
1882
1883 /**
1884  * Following conversion rules apply:
1885  *
1886  *  INT -> INT
1887  * ============
1888  *  1) n bit -> m bit   n > m (downscale)
1889  *     a) target is signed:    movsx
1890  *     b) target is unsigned:  and with lower bits sets
1891  *  2) n bit -> m bit   n == m   (sign change)
1892  *     always ignored
1893  *  3) n bit -> m bit   n < m (upscale)
1894  *     a) source is signed:    movsx
1895  *     b) source is unsigned:  and with lower bits sets
1896  *
1897  *  INT -> FLOAT
1898  * ==============
1899  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1900  *
1901  *  FLOAT -> INT
1902  * ==============
1903  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1904  *  if target mode < 32bit: additional INT -> INT conversion (see above)
1905  *
1906  *  FLOAT -> FLOAT
1907  * ================
1908  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1909  *  x87 is mode_E internally, conversions happen only at load and store
1910  *  in non-strict semantic
1911  */
1912
1913 /**
1914  * Create a conversion from x87 state register to general purpose.
1915  */
1916 static ir_node *gen_x87_fp_to_gp(ia32_transform_env_t *env, ir_mode *tgt_mode) {
1917         ia32_code_gen_t *cg = env->cg;
1918         entity   *ent = cg->fp_to_gp;
1919         ir_graph *irg = env->irg;
1920         ir_node  *block = env->block;
1921         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1922         ir_node  *op = get_Conv_op(env->irn);
1923         ir_node  *fist, *mem, *load;
1924
1925         if (! ent) {
1926                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_vfp].mode);
1927                 ent = cg->fp_to_gp =
1928                         frame_alloc_area(get_irg_frame_type(env->irg), size, 16, 0);
1929         }
1930
1931         /* do a fist */
1932         fist = new_rd_ia32_vfist(env->dbg, irg, block, get_irg_frame(irg), noreg, op, get_irg_no_mem(irg));
1933
1934         set_ia32_frame_ent(fist, ent);
1935         set_ia32_use_frame(fist);
1936         set_ia32_am_support(fist, ia32_am_Dest);
1937         set_ia32_op_type(fist, ia32_AddrModeD);
1938         set_ia32_am_flavour(fist, ia32_B);
1939         set_ia32_ls_mode(fist, mode_F);
1940
1941         mem  = new_r_Proj(irg, block, fist, mode_M, pn_ia32_vfist_M);
1942
1943         /* do a Load */
1944         load = new_rd_ia32_Load(env->dbg, irg, block, get_irg_frame(irg), noreg, mem);
1945
1946         set_ia32_frame_ent(load, ent);
1947         set_ia32_use_frame(load);
1948         set_ia32_am_support(load, ia32_am_Source);
1949         set_ia32_op_type(load, ia32_AddrModeS);
1950         set_ia32_am_flavour(load, ia32_B);
1951         set_ia32_ls_mode(load, tgt_mode);
1952
1953         return new_r_Proj(irg, block, load, tgt_mode, pn_ia32_Load_res);
1954 }
1955
1956 /**
1957  * Create a conversion from x87 state register to general purpose.
1958  */
1959 static ir_node *gen_x87_gp_to_fp(ia32_transform_env_t *env, ir_mode *src_mode) {
1960         ia32_code_gen_t *cg = env->cg;
1961         entity   *ent = cg->gp_to_fp;
1962         ir_graph *irg = env->irg;
1963         ir_node  *block = env->block;
1964         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1965         ir_node  *nomem = get_irg_no_mem(irg);
1966         ir_node  *op = get_Conv_op(env->irn);
1967         ir_node  *fild, *store, *mem;
1968         int src_bits;
1969
1970         if (! ent) {
1971                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_gp].mode);
1972                 ent = cg->gp_to_fp =
1973                         frame_alloc_area(get_irg_frame_type(env->irg), size, size, 0);
1974         }
1975
1976         /* first convert to 32 bit */
1977         src_bits = get_mode_size_bits(src_mode);
1978         if (src_bits == 8) {
1979                 op = new_rd_ia32_Conv_I2I8Bit(env->dbg, irg, block, noreg, noreg, op, nomem);
1980                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1981         }
1982         else if (src_bits < 32) {
1983                 op = new_rd_ia32_Conv_I2I(env->dbg, irg, block, noreg, noreg, op, nomem);
1984                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1985         }
1986
1987         /* do a store */
1988         store = new_rd_ia32_Store(env->dbg, irg, block, get_irg_frame(irg), noreg, op, nomem);
1989
1990         set_ia32_frame_ent(store, ent);
1991         set_ia32_use_frame(store);
1992
1993         set_ia32_am_support(store, ia32_am_Dest);
1994         set_ia32_op_type(store, ia32_AddrModeD);
1995         set_ia32_am_flavour(store, ia32_B);
1996         set_ia32_ls_mode(store, mode_Is);
1997
1998         mem = new_r_Proj(irg, block, store, mode_M, 0);
1999
2000         /* do a fild */
2001         fild = new_rd_ia32_vfild(env->dbg, irg, block, get_irg_frame(irg), noreg, mem);
2002
2003         set_ia32_frame_ent(fild, ent);
2004         set_ia32_use_frame(fild);
2005         set_ia32_am_support(fild, ia32_am_Source);
2006         set_ia32_op_type(fild, ia32_AddrModeS);
2007         set_ia32_am_flavour(fild, ia32_B);
2008         set_ia32_ls_mode(fild, mode_F);
2009
2010         return new_r_Proj(irg, block, fild, mode_F, 0);
2011 }
2012
2013 /**
2014  * Transforms a Conv node.
2015  *
2016  * @param env   The transformation environment
2017  * @return The created ia32 Conv node
2018  */
2019 static ir_node *gen_Conv(ia32_transform_env_t *env) {
2020         dbg_info *dbg      = env->dbg;
2021         ir_graph *irg      = env->irg;
2022         ir_node  *op       = get_Conv_op(env->irn);
2023         ir_mode  *src_mode = get_irn_mode(op);
2024         ir_mode  *tgt_mode = env->mode;
2025         int      src_bits  = get_mode_size_bits(src_mode);
2026         int      tgt_bits  = get_mode_size_bits(tgt_mode);
2027         int      pn        = -1;
2028         int      kill      = 0;
2029         ir_node  *block    = env->block;
2030         ir_node  *new_op   = NULL;
2031         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
2032         ir_node  *nomem    = new_rd_NoMem(irg);
2033         ir_node  *proj;
2034         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
2035
2036         if (src_mode == tgt_mode) {
2037                 /* this can happen when changing mode_P to mode_Is */
2038                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
2039                 edges_reroute(env->irn, op, irg);
2040         }
2041         else if (mode_is_float(src_mode)) {
2042                 /* we convert from float ... */
2043                 if (mode_is_float(tgt_mode)) {
2044                         /* ... to float */
2045                         if (USE_SSE2(env->cg)) {
2046                                 DB((mod, LEVEL_1, "create Conv(float, float) ..."));
2047                                 new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem);
2048                                 pn     = pn_ia32_Conv_FP2FP_res;
2049                         }
2050                         else {
2051                                 DB((mod, LEVEL_1, "killed Conv(float, float) ..."));
2052                                 /*
2053                                         remark: we create a intermediate conv here, so modes will be spread correctly
2054                                         these convs will be killed later
2055                                 */
2056                                 new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem);
2057                                 pn     = pn_ia32_Conv_FP2FP_res;
2058                                 kill   = 1;
2059                         }
2060                 }
2061                 else {
2062                         /* ... to int */
2063                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
2064                         if (USE_SSE2(env->cg)) {
2065                                 new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem);
2066                                 pn     = pn_ia32_Conv_FP2I_res;
2067                         }
2068                         else
2069                                 return gen_x87_fp_to_gp(env, tgt_mode);
2070
2071                         /* if target mode is not int: add an additional downscale convert */
2072                         if (tgt_bits < 32) {
2073                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2074                                 set_ia32_am_support(new_op, ia32_am_Source);
2075                                 set_ia32_tgt_mode(new_op, mode_Is);
2076                                 set_ia32_src_mode(new_op, src_mode);
2077
2078                                 proj = new_rd_Proj(dbg, irg, block, new_op, mode_Is, pn_ia32_Conv_FP2I_res);
2079
2080                                 if (tgt_bits == 8 || src_bits == 8) {
2081                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, proj, nomem);
2082                                         pn     = pn_ia32_Conv_I2I8Bit_res;
2083                                 }
2084                                 else {
2085                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, proj, nomem);
2086                                         pn     = pn_ia32_Conv_I2I_res;
2087                                 }
2088                                 src_mode = mode_Is;
2089                         }
2090                 }
2091         }
2092         else {
2093                 /* we convert from int ... */
2094                 if (mode_is_float(tgt_mode)) {
2095                         FP_USED(env->cg);
2096                         /* ... to float */
2097                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
2098                         if (USE_SSE2(env->cg)) {
2099                                 new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem);
2100                                 pn     = pn_ia32_Conv_I2FP_res;
2101                         }
2102                         else
2103                                 return gen_x87_gp_to_fp(env, src_mode);
2104                 }
2105                 else {
2106                         /* ... to int */
2107                         if (get_mode_size_bits(src_mode) == tgt_bits) {
2108                                 DB((mod, LEVEL_1, "omitting equal size Conv(%+F, %+F) ...", src_mode, tgt_mode));
2109                                 /*
2110                                         remark: we create a intermediate conv here, so modes will be spread correctly
2111                                         these convs will be killed later
2112                                 */
2113                                 new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, op, nomem);
2114                                 pn     = pn_ia32_Conv_I2I_res;
2115                                 kill   = 1;
2116                         }
2117                         else {
2118                                 DB((mod, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2119                                 if (tgt_bits == 8 || src_bits == 8) {
2120                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, op, nomem);
2121                                         pn     = pn_ia32_Conv_I2I8Bit_res;
2122                                 }
2123                                 else {
2124                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, op, nomem);
2125                                         pn     = pn_ia32_Conv_I2I_res;
2126                                 }
2127                         }
2128                 }
2129         }
2130
2131         if (new_op) {
2132                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2133                 set_ia32_tgt_mode(new_op, tgt_mode);
2134                 set_ia32_src_mode(new_op, src_mode);
2135
2136                 set_ia32_am_support(new_op, ia32_am_Source);
2137
2138                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, pn);
2139
2140                 if (kill)
2141                         nodeset_insert(env->cg->kill_conv, new_op);
2142         }
2143
2144         return new_op;
2145 }
2146
2147
2148
2149 /********************************************
2150  *  _                          _
2151  * | |                        | |
2152  * | |__   ___ _ __   ___   __| | ___  ___
2153  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2154  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2155  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2156  *
2157  ********************************************/
2158
2159 static ir_node *gen_be_StackParam(ia32_transform_env_t *env) {
2160         ir_node *new_op = NULL;
2161         ir_node *node   = env->irn;
2162         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2163         ir_node *mem    = new_rd_NoMem(env->irg);
2164         ir_node *ptr    = get_irn_n(node, 0);
2165         entity  *ent    = arch_get_frame_entity(env->cg->arch_env, node);
2166         ir_mode *mode   = env->mode;
2167
2168         if (mode_is_float(mode)) {
2169                 FP_USED(env->cg);
2170                 if (USE_SSE2(env->cg))
2171                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
2172                 else
2173                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
2174         }
2175         else {
2176                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
2177         }
2178
2179         set_ia32_frame_ent(new_op, ent);
2180         set_ia32_use_frame(new_op);
2181
2182         set_ia32_am_support(new_op, ia32_am_Source);
2183         set_ia32_op_type(new_op, ia32_AddrModeS);
2184         set_ia32_am_flavour(new_op, ia32_B);
2185         set_ia32_ls_mode(new_op, mode);
2186         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
2187
2188         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2189
2190         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_ia32_Load_res);
2191 }
2192
2193 /**
2194  * Transforms a FrameAddr into an ia32 Add.
2195  */
2196 static ir_node *gen_be_FrameAddr(ia32_transform_env_t *env) {
2197         ir_node *new_op = NULL;
2198         ir_node *node   = env->irn;
2199         ir_node *op     = get_irn_n(node, 0);
2200         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2201         ir_node *nomem  = new_rd_NoMem(env->irg);
2202
2203         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem);
2204         set_ia32_frame_ent(new_op, arch_get_frame_entity(env->cg->arch_env, node));
2205         set_ia32_am_support(new_op, ia32_am_Full);
2206         set_ia32_use_frame(new_op);
2207         set_ia32_immop_type(new_op, ia32_ImmConst);
2208         set_ia32_commutative(new_op);
2209
2210         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2211
2212         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, pn_ia32_Add_res);
2213 }
2214
2215 /**
2216  * Transforms a FrameLoad into an ia32 Load.
2217  */
2218 static ir_node *gen_be_FrameLoad(ia32_transform_env_t *env) {
2219         ir_node *new_op = NULL;
2220         ir_node *node   = env->irn;
2221         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2222         ir_node *mem    = get_irn_n(node, 0);
2223         ir_node *ptr    = get_irn_n(node, 1);
2224         entity  *ent    = arch_get_frame_entity(env->cg->arch_env, node);
2225         ir_mode *mode   = get_type_mode(get_entity_type(ent));
2226
2227         if (mode_is_float(mode)) {
2228                 FP_USED(env->cg);
2229                 if (USE_SSE2(env->cg))
2230                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
2231                 else
2232                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
2233         }
2234         else
2235                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
2236
2237         set_ia32_frame_ent(new_op, ent);
2238         set_ia32_use_frame(new_op);
2239
2240         set_ia32_am_support(new_op, ia32_am_Source);
2241         set_ia32_op_type(new_op, ia32_AddrModeS);
2242         set_ia32_am_flavour(new_op, ia32_B);
2243         set_ia32_ls_mode(new_op, mode);
2244
2245         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2246
2247         return new_op;
2248 }
2249
2250
2251 /**
2252  * Transforms a FrameStore into an ia32 Store.
2253  */
2254 static ir_node *gen_be_FrameStore(ia32_transform_env_t *env) {
2255         ir_node *new_op = NULL;
2256         ir_node *node   = env->irn;
2257         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2258         ir_node *mem    = get_irn_n(node, 0);
2259         ir_node *ptr    = get_irn_n(node, 1);
2260         ir_node *val    = get_irn_n(node, 2);
2261         entity  *ent    = arch_get_frame_entity(env->cg->arch_env, node);
2262         ir_mode *mode   = get_irn_mode(val);
2263
2264         if (mode_is_float(mode)) {
2265                 FP_USED(env->cg);
2266                 if (USE_SSE2(env->cg))
2267                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2268                 else
2269                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2270         }
2271         else if (get_mode_size_bits(mode) == 8) {
2272                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2273         }
2274         else {
2275                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2276         }
2277
2278         set_ia32_frame_ent(new_op, ent);
2279         set_ia32_use_frame(new_op);
2280
2281         set_ia32_am_support(new_op, ia32_am_Dest);
2282         set_ia32_op_type(new_op, ia32_AddrModeD);
2283         set_ia32_am_flavour(new_op, ia32_B);
2284         set_ia32_ls_mode(new_op, mode);
2285
2286         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2287
2288         return new_op;
2289 }
2290
2291 /**
2292  * In case SSE is used we need to copy the result from FPU TOS.
2293  */
2294 static ir_node *gen_be_Call(ia32_transform_env_t *env) {
2295         ir_node *call_res = get_proj_for_pn(env->irn, pn_be_Call_first_res);
2296         ir_node *call_mem = get_proj_for_pn(env->irn, pn_be_Call_M_regular);
2297         ir_mode *mode;
2298
2299         if (! call_res || ! USE_SSE2(env->cg))
2300                 return NULL;
2301
2302         mode = get_irn_mode(call_res);
2303
2304         /* in case there is no memory output: create one to serialize the copy FPU -> SSE */
2305         if (! call_mem)
2306                 call_mem = new_r_Proj(env->irg, env->block, env->irn, mode_M, pn_be_Call_M_regular);
2307
2308         if (mode_is_float(mode)) {
2309                 /* store st(0) onto stack */
2310                 ir_node *frame = get_irg_frame(env->irg);
2311                 ir_node *fstp  = new_rd_ia32_GetST0(env->dbg, env->irg, env->block, frame, call_mem);
2312                 ir_node *mproj = new_r_Proj(env->irg, env->block, fstp, mode_M, pn_ia32_GetST0_M);
2313                 entity  *ent   = frame_alloc_area(get_irg_frame_type(env->irg), get_mode_size_bytes(mode), 16, 0);
2314                 ir_node *sse_load, *p, *bad, *keep;
2315                 ir_node **in_keep;
2316                 int     keep_arity, i;
2317
2318                 set_ia32_ls_mode(fstp, mode);
2319                 set_ia32_op_type(fstp, ia32_AddrModeD);
2320                 set_ia32_use_frame(fstp);
2321                 set_ia32_frame_ent(fstp, ent);
2322                 set_ia32_am_flavour(fstp, ia32_B);
2323                 set_ia32_am_support(fstp, ia32_am_Dest);
2324
2325                 /* load into SSE register */
2326                 sse_load = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, frame, ia32_new_NoReg_gp(env->cg), mproj);
2327                 set_ia32_ls_mode(sse_load, mode);
2328                 set_ia32_op_type(sse_load, ia32_AddrModeS);
2329                 set_ia32_use_frame(sse_load);
2330                 set_ia32_frame_ent(sse_load, ent);
2331                 set_ia32_am_flavour(sse_load, ia32_B);
2332                 set_ia32_am_support(sse_load, ia32_am_Source);
2333                 sse_load = new_r_Proj(env->irg, env->block, sse_load, mode, pn_ia32_xLoad_res);
2334
2335                 /* reroute all users of the result proj to the sse load */
2336                 edges_reroute(call_res, sse_load, env->irg);
2337
2338                 /* now: create new Keep whith all former ins and one additional in - the result Proj */
2339
2340                 /* get a Proj representing a caller save register */
2341                 p = get_proj_for_pn(env->irn, pn_be_Call_first_res + 1);
2342                 assert(is_Proj(p) && "Proj expected.");
2343
2344                 /* user of the the proj is the Keep */
2345                 p = get_edge_src_irn(get_irn_out_edge_first(p));
2346                 assert(be_is_Keep(p) && "Keep expected.");
2347
2348                 /* copy in array of the old keep and set the result proj as additional in */
2349                 keep_arity = get_irn_arity(p) + 1;
2350                 NEW_ARR_A(ir_node *, in_keep, keep_arity);
2351                 in_keep[keep_arity - 1] = call_res;
2352                 for (i = 0; i < keep_arity - 1; ++i)
2353                         in_keep[i] = get_irn_n(p, i);
2354
2355                 /* create new keep and set the in class requirements properly */
2356                 keep = be_new_Keep(NULL, env->irg, env->block, keep_arity, in_keep);
2357                 for(i = 0; i < keep_arity; ++i) {
2358                         const arch_register_class_t *cls = arch_get_irn_reg_class(env->cg->arch_env, in_keep[i], -1);
2359                         be_node_set_reg_class(keep, i, cls);
2360                 }
2361
2362                 /* kill the old keep */
2363                 bad = get_irg_bad(env->irg);
2364                 for (i = 0; i < keep_arity - 1; i++)
2365                         set_irn_n(p, i, bad);
2366         }
2367
2368         return NULL;
2369 }
2370
2371 /**
2372  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
2373  */
2374 static ir_node *gen_be_Return(ia32_transform_env_t *env) {
2375         ir_node *ret_val = get_irn_n(env->irn, be_pos_Return_val);
2376         ir_node *ret_mem = get_irn_n(env->irn, be_pos_Return_mem);
2377         entity *ent      = get_irg_entity(get_irn_irg(ret_val));
2378         ir_type *tp      = get_entity_type(ent);
2379
2380         if (be_Return_get_n_rets(env->irn) < 1 || ! ret_val || ! USE_SSE2(env->cg))
2381                 return NULL;
2382
2383         if (get_method_n_ress(tp) == 1) {
2384                 ir_type *res_type = get_method_res_type(tp, 0);
2385                 ir_mode *mode;
2386
2387                 if (is_Primitive_type(res_type)) {
2388                         mode = get_type_mode(res_type);
2389                         if (mode_is_float(mode)) {
2390                                 ir_node *frame;
2391                                 entity  *ent;
2392                                 ir_node *sse_store, *fld, *mproj, *barrier;
2393                                 int     pn_ret_val = get_Proj_proj(ret_val);
2394                                 int     pn_ret_mem = get_Proj_proj(ret_mem);
2395
2396                                 /* get the Barrier */
2397                                 barrier = get_Proj_pred(ret_val);
2398
2399                                 /* get result input of the Barrier */
2400                                 ret_val = get_irn_n(barrier, pn_ret_val);
2401
2402                                 /* get memory input of the Barrier */
2403                                 ret_mem = get_irn_n(barrier, pn_ret_mem);
2404
2405                                 frame = get_irg_frame(env->irg);
2406                                 ent   = frame_alloc_area(get_irg_frame_type(env->irg), get_mode_size_bytes(mode), 16, 0);
2407
2408                                 /* store xmm0 onto stack */
2409                                 sse_store = new_rd_ia32_xStoreSimple(env->dbg, env->irg, env->block, frame, ret_val, ret_mem);
2410                                 set_ia32_ls_mode(sse_store, mode);
2411                                 set_ia32_op_type(sse_store, ia32_AddrModeD);
2412                                 set_ia32_use_frame(sse_store);
2413                                 set_ia32_frame_ent(sse_store, ent);
2414                                 set_ia32_am_flavour(sse_store, ia32_B);
2415                                 set_ia32_am_support(sse_store, ia32_am_Dest);
2416                                 sse_store = new_r_Proj(env->irg, env->block, sse_store, mode_M, pn_ia32_xStore_M);
2417
2418                                 /* load into st0 */
2419                                 fld = new_rd_ia32_SetST0(env->dbg, env->irg, env->block, frame, sse_store);
2420                                 set_ia32_ls_mode(fld, mode);
2421                                 set_ia32_op_type(fld, ia32_AddrModeS);
2422                                 set_ia32_use_frame(fld);
2423                                 set_ia32_frame_ent(fld, ent);
2424                                 set_ia32_am_flavour(fld, ia32_B);
2425                                 set_ia32_am_support(fld, ia32_am_Source);
2426                                 mproj = new_r_Proj(env->irg, env->block, fld, mode_M, pn_ia32_SetST0_M);
2427                                 fld   = new_r_Proj(env->irg, env->block, fld, mode, pn_ia32_SetST0_res);
2428                                 arch_set_irn_register(env->cg->arch_env, fld, &ia32_st_regs[REG_ST0]);
2429
2430                                 /* set new return value */
2431                                 set_irn_n(barrier, pn_ret_val, fld);
2432                                 set_irn_n(barrier, pn_ret_mem, mproj);
2433                         }
2434                 }
2435         }
2436
2437         return NULL;
2438 }
2439
2440 /**
2441  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
2442  */
2443 static ir_node *gen_be_AddSP(ia32_transform_env_t *env) {
2444         ir_node *new_op;
2445         const ir_edge_t *edge;
2446         ir_node *sz = get_irn_n(env->irn, be_pos_AddSP_size);
2447         ir_node *sp = get_irn_n(env->irn, be_pos_AddSP_old_sp);
2448
2449         new_op = new_rd_ia32_AddSP(env->dbg, env->irg, env->block, sp, sz);
2450
2451         if (is_ia32_Const(sz)) {
2452                 set_ia32_Immop_attr(new_op, sz);
2453                 set_irn_n(new_op, 1, ia32_new_NoReg_gp(env->cg));
2454         }
2455         else if (is_ia32_Load(sz) && get_ia32_am_flavour(sz) == ia32_O) {
2456                 set_ia32_immop_type(new_op, ia32_ImmSymConst);
2457                 set_ia32_op_type(new_op, ia32_AddrModeS);
2458                 set_ia32_am_sc(new_op, get_ia32_am_sc(sz));
2459                 add_ia32_am_offs(new_op, get_ia32_am_offs(sz));
2460                 set_irn_n(new_op, 1, ia32_new_NoReg_gp(env->cg));
2461         }
2462
2463         /* fix proj nums */
2464         foreach_out_edge(env->irn, edge) {
2465                 ir_node *proj = get_edge_src_irn(edge);
2466
2467                 assert(is_Proj(proj));
2468
2469                 if (get_Proj_proj(proj) == pn_be_AddSP_res) {
2470                         /* the node is not yet exchanged: we need to set the register manually */
2471                         ia32_attr_t *attr = get_ia32_attr(new_op);
2472                         attr->slots[pn_ia32_AddSP_stack] = &ia32_gp_regs[REG_ESP];
2473                         set_Proj_proj(proj, pn_ia32_AddSP_stack);
2474                 }
2475                 else if (get_Proj_proj(proj) == pn_be_AddSP_M) {
2476                         set_Proj_proj(proj, pn_ia32_AddSP_M);
2477                 }
2478                 else {
2479                         assert(0);
2480                 }
2481         }
2482
2483         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2484
2485         return new_op;
2486 }
2487
2488 /**
2489  * Transform a be_SubSP into an ia32_SubSP. Eat up const sizes.
2490  */
2491 static ir_node *gen_be_SubSP(ia32_transform_env_t *env) {
2492         ir_node *new_op;
2493         const ir_edge_t *edge;
2494         ir_node *sz = get_irn_n(env->irn, be_pos_SubSP_size);
2495         ir_node *sp = get_irn_n(env->irn, be_pos_SubSP_old_sp);
2496
2497         new_op = new_rd_ia32_SubSP(env->dbg, env->irg, env->block, sp, sz);
2498
2499         if (is_ia32_Const(sz)) {
2500                 set_ia32_Immop_attr(new_op, sz);
2501                 set_irn_n(new_op, 1, ia32_new_NoReg_gp(env->cg));
2502         }
2503         else if (is_ia32_Load(sz) && get_ia32_am_flavour(sz) == ia32_O) {
2504                 set_ia32_immop_type(new_op, ia32_ImmSymConst);
2505                 set_ia32_op_type(new_op, ia32_AddrModeS);
2506                 set_ia32_am_sc(new_op, get_ia32_am_sc(sz));
2507                 add_ia32_am_offs(new_op, get_ia32_am_offs(sz));
2508                 set_irn_n(new_op, 1, ia32_new_NoReg_gp(env->cg));
2509         }
2510
2511         /* fix proj nums */
2512         foreach_out_edge(env->irn, edge) {
2513                 ir_node *proj = get_edge_src_irn(edge);
2514
2515                 assert(is_Proj(proj));
2516
2517                 if (get_Proj_proj(proj) == pn_be_SubSP_res) {
2518                         /* the node is not yet exchanged: we need to set the register manually */
2519                         ia32_attr_t *attr = get_ia32_attr(new_op);
2520                         attr->slots[pn_ia32_SubSP_stack] = &ia32_gp_regs[REG_ESP];
2521                         set_Proj_proj(proj, pn_ia32_SubSP_stack);
2522                 }
2523                 else if (get_Proj_proj(proj) == pn_be_SubSP_M) {
2524                         set_Proj_proj(proj, pn_ia32_SubSP_M);
2525                 }
2526                 else {
2527                         assert(0);
2528                 }
2529         }
2530
2531         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2532
2533         return new_op;
2534 }
2535
2536 /**
2537  * This function just sets the register for the Unknown node
2538  * as this is not done during register allocation because Unknown
2539  * is an "ignore" node.
2540  */
2541 static ir_node *gen_Unknown(ia32_transform_env_t *env) {
2542         ir_mode *mode = env->mode;
2543         ir_node *irn  = env->irn;
2544
2545         if (mode_is_float(mode)) {
2546                 if (USE_SSE2(env->cg))
2547                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_xmm_regs[REG_XMM_UKNWN]);
2548                 else
2549                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_vfp_regs[REG_VFP_UKNWN]);
2550         }
2551         else if (mode_is_int(mode) || mode_is_reference(mode) || mode_is_character(mode)) {
2552                 arch_set_irn_register(env->cg->arch_env, irn, &ia32_gp_regs[REG_GP_UKNWN]);
2553         }
2554         else {
2555                 assert(0 && "unsupported Unknown-Mode");
2556         }
2557
2558         return NULL;
2559 }
2560
2561 /**********************************************************************
2562  *  _                                _                   _
2563  * | |                              | |                 | |
2564  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
2565  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
2566  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
2567  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
2568  *
2569  **********************************************************************/
2570
2571 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
2572
2573 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
2574                                      ir_node *mem);
2575
2576 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
2577                                       ir_node *val, ir_node *mem);
2578
2579 /**
2580  * Transforms a lowered Load into a "real" one.
2581  */
2582 static ir_node *gen_lowered_Load(ia32_transform_env_t *env, construct_load_func func, char fp_unit) {
2583         ir_node *node  = env->irn;
2584         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
2585         ir_mode *mode  = get_ia32_ls_mode(node);
2586         ir_node *new_op;
2587         char    *am_offs;
2588         ia32_am_flavour_t am_flav = ia32_B;
2589
2590         /*
2591                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
2592                 lowering we have x87 nodes, so we need to enforce simulation.
2593         */
2594         if (mode_is_float(mode)) {
2595                 FP_USED(env->cg);
2596                 if (fp_unit == fp_x87)
2597                         FORCE_x87(env->cg);
2598         }
2599
2600         new_op  = func(env->dbg, env->irg, env->block, get_irn_n(node, 0), noreg, get_irn_n(node, 1));
2601         am_offs = get_ia32_am_offs(node);
2602
2603         if (am_offs) {
2604                 am_flav |= ia32_O;
2605                 add_ia32_am_offs(new_op, am_offs);
2606         }
2607
2608         set_ia32_am_support(new_op, ia32_am_Source);
2609         set_ia32_op_type(new_op, ia32_AddrModeS);
2610         set_ia32_am_flavour(new_op, am_flav);
2611         set_ia32_ls_mode(new_op, mode);
2612         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
2613         set_ia32_use_frame(new_op);
2614
2615         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, node));
2616
2617         return new_op;
2618 }
2619
2620 /**
2621 * Transforms a lowered Store into a "real" one.
2622 */
2623 static ir_node *gen_lowered_Store(ia32_transform_env_t *env, construct_store_func func, char fp_unit) {
2624         ir_node *node  = env->irn;
2625         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
2626         ir_mode *mode  = get_ia32_ls_mode(node);
2627         ir_node *new_op;
2628         char    *am_offs;
2629         ia32_am_flavour_t am_flav = ia32_B;
2630
2631         /*
2632                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
2633                 lowering we have x87 nodes, so we need to enforce simulation.
2634         */
2635         if (mode_is_float(mode)) {
2636                 FP_USED(env->cg);
2637                 if (fp_unit == fp_x87)
2638                         FORCE_x87(env->cg);
2639         }
2640
2641         new_op = func(env->dbg, env->irg, env->block, get_irn_n(node, 0), noreg, get_irn_n(node, 1), get_irn_n(node, 2));
2642
2643         if ((am_offs = get_ia32_am_offs(node)) != NULL) {
2644                 am_flav |= ia32_O;
2645                 add_ia32_am_offs(new_op, am_offs);
2646         }
2647
2648         set_ia32_am_support(new_op, ia32_am_Dest);
2649         set_ia32_op_type(new_op, ia32_AddrModeD);
2650         set_ia32_am_flavour(new_op, am_flav);
2651         set_ia32_ls_mode(new_op, mode);
2652         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
2653         set_ia32_use_frame(new_op);
2654
2655         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, node));
2656
2657         return new_op;
2658 }
2659
2660
2661 /**
2662  * Transforms an ia32_l_XXX into a "real" XXX node
2663  *
2664  * @param env   The transformation environment
2665  * @return the created ia32 XXX node
2666  */
2667 #define GEN_LOWERED_OP(op)                                                                            \
2668         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) {                                      \
2669                 if (mode_is_float(env->mode))                                                                 \
2670                         FP_USED(env->cg);                                                                         \
2671                 return gen_binop(env, get_binop_left(env->irn), get_binop_right(env->irn), new_rd_ia32_##op); \
2672         }
2673
2674 #define GEN_LOWERED_x87_OP(op)                                                                          \
2675         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) {                                        \
2676                 ir_node *new_op;                                                                                \
2677                 FORCE_x87(env->cg);                                                                             \
2678                 new_op = gen_binop(env, get_binop_left(env->irn), get_binop_right(env->irn), new_rd_ia32_##op); \
2679                 set_ia32_am_support(get_Proj_pred(new_op), ia32_am_None);                                       \
2680                 return new_op;                                                                                  \
2681         }
2682
2683 #define GEN_LOWERED_UNOP(op)                                           \
2684         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) {       \
2685                 return gen_unop(env, get_unop_op(env->irn), new_rd_ia32_##op); \
2686         }
2687
2688 #define GEN_LOWERED_SHIFT_OP(op)                                                                            \
2689         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) {                                            \
2690                 return gen_shift_binop(env, get_binop_left(env->irn), get_binop_right(env->irn), new_rd_ia32_##op); \
2691         }
2692
2693 #define GEN_LOWERED_LOAD(op, fp_unit)                            \
2694         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) { \
2695                 return gen_lowered_Load(env, new_rd_ia32_##op, fp_unit); \
2696         }
2697
2698 #define GEN_LOWERED_STORE(op, fp_unit)                           \
2699         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) { \
2700         return gen_lowered_Store(env, new_rd_ia32_##op, fp_unit);    \
2701 }
2702
2703 GEN_LOWERED_OP(AddC)
2704 GEN_LOWERED_OP(Add)
2705 GEN_LOWERED_OP(SubC)
2706 GEN_LOWERED_OP(Sub)
2707 GEN_LOWERED_OP(Mul)
2708 GEN_LOWERED_OP(Eor)
2709 GEN_LOWERED_x87_OP(vfdiv)
2710 GEN_LOWERED_x87_OP(vfmul)
2711 GEN_LOWERED_x87_OP(vfsub)
2712
2713 GEN_LOWERED_UNOP(Minus)
2714
2715 GEN_LOWERED_LOAD(vfild, fp_x87)
2716 GEN_LOWERED_LOAD(Load, fp_none)
2717 GEN_LOWERED_STORE(vfist, fp_x87)
2718 GEN_LOWERED_STORE(Store, fp_none)
2719
2720 /**
2721  * Transforms a l_MulS into a "real" MulS node.
2722  *
2723  * @param env   The transformation environment
2724  * @return the created ia32 MulS node
2725  */
2726 static ir_node *gen_ia32_l_MulS(ia32_transform_env_t *env) {
2727
2728         /* l_MulS is already a mode_T node, so we create the MulS in the normal way   */
2729         /* and then skip the result Proj, because all needed Projs are already there. */
2730
2731         ir_node *new_op = gen_binop(env, get_binop_left(env->irn), get_binop_right(env->irn), new_rd_ia32_MulS);
2732         ir_node *muls   = get_Proj_pred(new_op);
2733
2734         /* MulS cannot have AM for destination */
2735         if (get_ia32_am_support(muls) != ia32_am_None)
2736                 set_ia32_am_support(muls, ia32_am_Source);
2737
2738         return muls;
2739 }
2740
2741 GEN_LOWERED_SHIFT_OP(Shl)
2742 GEN_LOWERED_SHIFT_OP(Shr)
2743 GEN_LOWERED_SHIFT_OP(Shrs)
2744
2745 /**
2746  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
2747  * op1 - target to be shifted
2748  * op2 - contains bits to be shifted into target
2749  * op3 - shift count
2750  * Only op3 can be an immediate.
2751  */
2752 static ir_node *gen_lowered_64bit_shifts(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, ir_node *count) {
2753         ir_node           *new_op = NULL;
2754         ir_mode           *mode   = env->mode;
2755         dbg_info          *dbg    = env->dbg;
2756         ir_graph          *irg    = env->irg;
2757         ir_node           *block  = env->block;
2758         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
2759         ir_node           *nomem  = new_NoMem();
2760         ir_node           *imm_op;
2761         tarval            *tv;
2762         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
2763
2764         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
2765
2766         /* Check if immediate optimization is on and */
2767         /* if it's an operation with immediate.      */
2768         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, count) : NULL;
2769
2770         /* Limit imm_op within range imm8 */
2771         if (imm_op) {
2772                 tv = get_ia32_Immop_tarval(imm_op);
2773
2774                 if (tv) {
2775                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
2776                         set_ia32_Immop_tarval(imm_op, tv);
2777                 }
2778                 else {
2779                         imm_op = NULL;
2780                 }
2781         }
2782
2783         /* integer operations */
2784         if (imm_op) {
2785                 /* This is ShiftD with const */
2786                 DB((mod, LEVEL_1, "ShiftD with immediate ..."));
2787
2788                 if (is_ia32_l_ShlD(env->irn))
2789                         new_op = new_rd_ia32_ShlD(dbg, irg, block, noreg, noreg, op1, op2, noreg, nomem);
2790                 else
2791                         new_op = new_rd_ia32_ShrD(dbg, irg, block, noreg, noreg, op1, op2, noreg, nomem);
2792                 set_ia32_Immop_attr(new_op, imm_op);
2793         }
2794         else {
2795                 /* This is a normal ShiftD */
2796                 DB((mod, LEVEL_1, "ShiftD binop ..."));
2797                 if (is_ia32_l_ShlD(env->irn))
2798                         new_op = new_rd_ia32_ShlD(dbg, irg, block, noreg, noreg, op1, op2, count, nomem);
2799                 else
2800                         new_op = new_rd_ia32_ShrD(dbg, irg, block, noreg, noreg, op1, op2, count, nomem);
2801         }
2802
2803         /* set AM support */
2804         set_ia32_am_support(new_op, ia32_am_Dest);
2805
2806         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2807
2808         set_ia32_res_mode(new_op, mode);
2809         set_ia32_emit_cl(new_op);
2810
2811         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
2812 }
2813
2814 static ir_node *gen_ia32_l_ShlD(ia32_transform_env_t *env) {
2815         return gen_lowered_64bit_shifts(env, get_irn_n(env->irn, 0), get_irn_n(env->irn, 1), get_irn_n(env->irn, 2));
2816 }
2817
2818 static ir_node *gen_ia32_l_ShrD(ia32_transform_env_t *env) {
2819         return gen_lowered_64bit_shifts(env, get_irn_n(env->irn, 0), get_irn_n(env->irn, 1), get_irn_n(env->irn, 2));
2820 }
2821
2822 /**
2823  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
2824  */
2825 static ir_node *gen_ia32_l_X87toSSE(ia32_transform_env_t *env) {
2826         ia32_code_gen_t *cg  = env->cg;
2827         ir_node         *res = NULL;
2828         ir_node         *ptr = get_irn_n(env->irn, 0);
2829         ir_node         *val = get_irn_n(env->irn, 1);
2830         ir_node         *mem = get_irn_n(env->irn, 2);
2831
2832         if (USE_SSE2(cg)) {
2833                 ir_node *noreg = ia32_new_NoReg_gp(cg);
2834
2835                 /* Store x87 -> MEM */
2836                 res = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2837                 set_ia32_frame_ent(res, get_ia32_frame_ent(env->irn));
2838                 set_ia32_use_frame(res);
2839                 set_ia32_ls_mode(res, get_ia32_ls_mode(env->irn));
2840                 set_ia32_am_support(res, ia32_am_Dest);
2841                 set_ia32_am_flavour(res, ia32_B);
2842                 res = new_rd_Proj(env->dbg, env->irg, env->block, res, mode_M, pn_ia32_vfst_M);
2843
2844                 /* Load MEM -> SSE */
2845                 res = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, res);
2846                 set_ia32_frame_ent(res, get_ia32_frame_ent(env->irn));
2847                 set_ia32_use_frame(res);
2848                 set_ia32_ls_mode(res, get_ia32_ls_mode(env->irn));
2849                 set_ia32_am_support(res, ia32_am_Source);
2850                 set_ia32_am_flavour(res, ia32_B);
2851                 res = new_rd_Proj(env->dbg, env->irg, env->block, res, get_ia32_ls_mode(env->irn), pn_ia32_xLoad_res);
2852         }
2853         else {
2854                 /* SSE unit is not used -> skip this node. */
2855                 int i;
2856
2857                 edges_reroute(env->irn, val, env->irg);
2858                 for (i = get_irn_arity(env->irn) - 1; i >= 0; i--)
2859                         set_irn_n(env->irn, i, get_irg_bad(env->irg));
2860         }
2861
2862         return res;
2863 }
2864
2865 /**
2866  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
2867  */
2868 static ir_node *gen_ia32_l_SSEtoX87(ia32_transform_env_t *env) {
2869         ia32_code_gen_t *cg  = env->cg;
2870         ir_node         *res = NULL;
2871         ir_node         *ptr = get_irn_n(env->irn, 0);
2872         ir_node         *val = get_irn_n(env->irn, 1);
2873         ir_node         *mem = get_irn_n(env->irn, 2);
2874
2875         if (USE_SSE2(cg)) {
2876                 ir_node *noreg = ia32_new_NoReg_gp(cg);
2877
2878                 /* Store SSE -> MEM */
2879                 res = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2880                 set_ia32_frame_ent(res, get_ia32_frame_ent(env->irn));
2881                 set_ia32_use_frame(res);
2882                 set_ia32_ls_mode(res, get_ia32_ls_mode(env->irn));
2883                 set_ia32_am_support(res, ia32_am_Dest);
2884                 set_ia32_am_flavour(res, ia32_B);
2885                 res = new_rd_Proj(env->dbg, env->irg, env->block, res, mode_M, pn_ia32_xStore_M);
2886
2887                 /* Load MEM -> x87 */
2888                 res = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
2889                 set_ia32_frame_ent(res, get_ia32_frame_ent(env->irn));
2890                 set_ia32_use_frame(res);
2891                 set_ia32_ls_mode(res, get_ia32_ls_mode(env->irn));
2892                 set_ia32_am_support(res, ia32_am_Source);
2893                 set_ia32_am_flavour(res, ia32_B);
2894                 res = new_rd_Proj(env->dbg, env->irg, env->block, res, get_ia32_ls_mode(env->irn), pn_ia32_vfld_res);
2895         }
2896         else {
2897                 /* SSE unit is not used -> skip this node. */
2898                 int i;
2899
2900                 edges_reroute(env->irn, val, env->irg);
2901                 for (i = get_irn_arity(env->irn) - 1; i >= 0; i--)
2902                         set_irn_n(env->irn, i, get_irg_bad(env->irg));
2903         }
2904
2905         return res;
2906 }
2907
2908 /*********************************************************
2909  *                  _             _      _
2910  *                 (_)           | |    (_)
2911  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
2912  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
2913  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
2914  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
2915  *
2916  *********************************************************/
2917
2918 /**
2919  * the BAD transformer.
2920  */
2921 static ir_node *bad_transform(ia32_transform_env_t *env) {
2922         ir_fprintf(stderr, "Not implemented: %+F\n", env->irn);
2923         assert(0);
2924         return NULL;
2925 }
2926
2927 /**
2928  * Enters all transform functions into the generic pointer
2929  */
2930 void ia32_register_transformers(void) {
2931         ir_op *op_Max, *op_Min, *op_Mulh;
2932
2933         /* first clear the generic function pointer for all ops */
2934         clear_irp_opcodes_generic_func();
2935
2936 #define GEN(a)   op_##a->ops.generic = (op_func)gen_##a
2937 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
2938 #define IGN(a)
2939
2940         GEN(Add);
2941         GEN(Sub);
2942         GEN(Mul);
2943         GEN(And);
2944         GEN(Or);
2945         GEN(Eor);
2946
2947         GEN(Shl);
2948         GEN(Shr);
2949         GEN(Shrs);
2950         GEN(Rot);
2951
2952         GEN(Quot);
2953
2954         GEN(Div);
2955         GEN(Mod);
2956         GEN(DivMod);
2957
2958         GEN(Minus);
2959         GEN(Conv);
2960         GEN(Abs);
2961         GEN(Not);
2962
2963         GEN(Load);
2964         GEN(Store);
2965         GEN(Cond);
2966
2967         GEN(CopyB);
2968         GEN(Mux);
2969         GEN(Psi);
2970
2971         /* transform ops from intrinsic lowering */
2972         GEN(ia32_l_Add);
2973         GEN(ia32_l_AddC);
2974         GEN(ia32_l_Sub);
2975         GEN(ia32_l_SubC);
2976         GEN(ia32_l_Minus);
2977         GEN(ia32_l_Mul);
2978         GEN(ia32_l_Eor);
2979         GEN(ia32_l_MulS);
2980         GEN(ia32_l_Shl);
2981         GEN(ia32_l_Shr);
2982         GEN(ia32_l_Shrs);
2983         GEN(ia32_l_ShlD);
2984         GEN(ia32_l_ShrD);
2985         GEN(ia32_l_vfdiv);
2986         GEN(ia32_l_vfmul);
2987         GEN(ia32_l_vfsub);
2988         GEN(ia32_l_vfild);
2989         GEN(ia32_l_Load);
2990         GEN(ia32_l_vfist);
2991         GEN(ia32_l_Store);
2992         GEN(ia32_l_X87toSSE);
2993         GEN(ia32_l_SSEtoX87);
2994
2995         IGN(Call);
2996         IGN(Alloc);
2997
2998         IGN(Proj);
2999         IGN(Block);
3000         IGN(Start);
3001         IGN(End);
3002         IGN(NoMem);
3003         IGN(Phi);
3004         IGN(IJmp);
3005         IGN(Break);
3006         IGN(Cmp);
3007
3008         /* constant transformation happens earlier */
3009         IGN(Const);
3010         IGN(SymConst);
3011         IGN(Sync);
3012
3013         /* we should never see these nodes */
3014         BAD(Raise);
3015         BAD(Sel);
3016         BAD(InstOf);
3017         BAD(Cast);
3018         BAD(Free);
3019         BAD(Tuple);
3020         BAD(Id);
3021         BAD(Bad);
3022         BAD(Confirm);
3023         BAD(Filter);
3024         BAD(CallBegin);
3025         BAD(EndReg);
3026         BAD(EndExcept);
3027
3028         /* handle generic backend nodes */
3029         GEN(be_FrameAddr);
3030         GEN(be_Call);
3031         GEN(be_Return);
3032         GEN(be_FrameLoad);
3033         GEN(be_FrameStore);
3034         GEN(be_StackParam);
3035         GEN(be_AddSP);
3036         GEN(be_SubSP);
3037
3038         /* set the register for all Unknown nodes */
3039         GEN(Unknown);
3040
3041         op_Max = get_op_Max();
3042         if (op_Max)
3043                 GEN(Max);
3044         op_Min = get_op_Min();
3045         if (op_Min)
3046                 GEN(Min);
3047         op_Mulh = get_op_Mulh();
3048         if (op_Mulh)
3049                 GEN(Mulh);
3050
3051 #undef GEN
3052 #undef BAD
3053 #undef IGN
3054 }
3055
3056 typedef ir_node *(transform_func)(ia32_transform_env_t *env);
3057
3058 /**
3059  * Transforms the given firm node (and maybe some other related nodes)
3060  * into one or more assembler nodes.
3061  *
3062  * @param node    the firm node
3063  * @param env     the debug module
3064  */
3065 void ia32_transform_node(ir_node *node, void *env) {
3066         ia32_code_gen_t *cg = (ia32_code_gen_t *)env;
3067         ir_op *op           = get_irn_op(node);
3068         ir_node *asm_node   = NULL;
3069         int i;
3070
3071         if (is_Block(node))
3072                 return;
3073
3074         /* link arguments pointing to Unknown to the UNKNOWN Proj */
3075         for (i = get_irn_arity(node) - 1; i >= 0; i--) {
3076                 if (is_Unknown(get_irn_n(node, i)))
3077                         set_irn_n(node, i, be_get_unknown_for_mode(cg, get_irn_mode(get_irn_n(node, i))));
3078         }
3079
3080         DBG((cg->mod, LEVEL_1, "check %+F ... ", node));
3081         if (op->ops.generic) {
3082                 ia32_transform_env_t  tenv;
3083                 transform_func *transform = (transform_func *)op->ops.generic;
3084
3085                 tenv.block = get_nodes_block(node);
3086                 tenv.dbg   = get_irn_dbg_info(node);
3087                 tenv.irg   = current_ir_graph;
3088                 tenv.irn   = node;
3089                 tenv.mode  = get_irn_mode(node);
3090                 tenv.cg    = cg;
3091                 DEBUG_ONLY(tenv.mod = cg->mod;)
3092
3093                 asm_node = (*transform)(&tenv);
3094         }
3095
3096         /* exchange nodes if a new one was generated */
3097         if (asm_node) {
3098                 exchange(node, asm_node);
3099                 DB((cg->mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
3100         }
3101         else {
3102                 DB((cg->mod, LEVEL_1, "ignored\n"));
3103         }
3104 }
3105
3106 /**
3107  * Transforms a psi condition.
3108  */
3109 static void transform_psi_cond(ir_node *cond, ir_mode *mode, ia32_code_gen_t *cg) {
3110         int i;
3111
3112         /* if the mode is target mode, we have already seen this part of the tree */
3113         if (get_irn_mode(cond) == mode)
3114                 return;
3115
3116         assert(get_irn_mode(cond) == mode_b && "logical operator for condition must be mode_b");
3117
3118         set_irn_mode(cond, mode);
3119
3120         for (i = get_irn_arity(cond) - 1; i >= 0; i--) {
3121                 ir_node *in = get_irn_n(cond, i);
3122
3123                 /* if in is a compare: transform into Set/xCmp */
3124                 if (is_Proj(in)) {
3125                         ir_node  *new_op = NULL;
3126                         ir_node  *cmp    = get_Proj_pred(in);
3127                         ir_node  *cmp_a  = get_Cmp_left(cmp);
3128                         ir_node  *cmp_b  = get_Cmp_right(cmp);
3129                         dbg_info *dbg    = get_irn_dbg_info(cmp);
3130                         ir_graph *irg    = get_irn_irg(cmp);
3131                         ir_node  *block  = get_nodes_block(cmp);
3132                         ir_node  *noreg  = ia32_new_NoReg_gp(cg);
3133                         ir_node  *nomem  = new_rd_NoMem(irg);
3134                         int      pnc     = get_Proj_proj(in);
3135
3136                         /* this is a compare */
3137                         if (mode_is_float(mode)) {
3138                                 /* Psi is float, we need a floating point compare */
3139
3140                                 if (USE_SSE2(cg)) {
3141                                         ir_mode *m = get_irn_mode(cmp_a);
3142                                         /* SSE FPU */
3143                                         if (! mode_is_float(m)) {
3144                                                 cmp_a = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_a, cmp_a, mode);
3145                                                 cmp_b = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_b, cmp_b, mode);
3146                                         }
3147                                         else if (m == mode_F) {
3148                                                 /* we convert cmp values always to double, to get correct bitmask with cmpsd */
3149                                                 cmp_a = gen_sse_conv_f2d(cg, dbg, irg, block, cmp_a, cmp_a);
3150                                                 cmp_b = gen_sse_conv_f2d(cg, dbg, irg, block, cmp_b, cmp_b);
3151                                         }
3152
3153                                         new_op = new_rd_ia32_xCmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
3154                                         set_ia32_pncode(new_op, pnc);
3155                                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, cmp));
3156                                 }
3157                                 else {
3158                                         /* x87 FPU */
3159                                         assert(0);
3160                                 }
3161                         }
3162                         else {
3163                                 /* integer Psi */
3164                                 ia32_transform_env_t tenv;
3165                                 construct_binop_func *set_func  = NULL;
3166
3167                                 if (mode_is_float(get_irn_mode(cmp_a))) {
3168                                         /* 1st case: compare operands are floats */
3169                                         FP_USED(cg);
3170
3171                                         if (USE_SSE2(cg)) {
3172                                                 /* SSE FPU */
3173                                                 set_func  = new_rd_ia32_xCmpSet;
3174                                         }
3175                                         else {
3176                                                 /* x87 FPU */
3177                                                 set_func  = new_rd_ia32_vfCmpSet;
3178                                         }
3179
3180                                         pnc &= 7; /* fp compare -> int compare */
3181                                 }
3182                                 else {
3183                                         /* 2nd case: compare operand are integer too */
3184                                         set_func  = new_rd_ia32_CmpSet;
3185                                 }
3186
3187                                 tenv.block = block;
3188                                 tenv.cg    = cg;
3189                                 tenv.dbg   = dbg;
3190                                 tenv.irg   = irg;
3191                                 tenv.irn   = cmp;
3192                                 tenv.mode  = mode;
3193                                 tenv.mod   = cg->mod;
3194
3195                                 new_op = gen_binop(&tenv, cmp_a, cmp_b, set_func);
3196                                 set_ia32_pncode(get_Proj_pred(new_op), pnc);
3197                                 set_ia32_am_support(get_Proj_pred(new_op), ia32_am_Source);
3198                         }
3199
3200                         /* the the new compare as in */
3201                         set_irn_n(cond, i, new_op);
3202                 }
3203                 else {
3204                         /* another complex condition */
3205                         transform_psi_cond(in, mode, cg);
3206                 }
3207         }
3208 }
3209
3210 /**
3211  * The Psi selector can be a tree of compares combined with "And"s and "Or"s.
3212  * We create a Set node, respectively a xCmp in case the Psi is a float, for each
3213  * compare, which causes the compare result to be stores in a register.  The
3214  * "And"s and "Or"s are transformed later, we just have to set their mode right.
3215  */
3216 void ia32_transform_psi_cond_tree(ir_node *node, void *env) {
3217         ia32_code_gen_t *cg = env;
3218         ir_node         *psi_sel, *new_cmp, *block;
3219         ir_graph        *irg;
3220         ir_mode         *mode;
3221
3222         /* check for Psi */
3223         if (get_irn_opcode(node) != iro_Psi)
3224                 return;
3225
3226         psi_sel = get_Psi_cond(node, 0);
3227
3228         /* if psi_cond is a cmp: do nothing, this case is covered by gen_Psi */
3229         if (is_Proj(psi_sel))
3230                 return;
3231
3232         mode = get_irn_mode(node);
3233
3234         transform_psi_cond(psi_sel, mode, cg);
3235
3236         irg   = get_irn_irg(node);
3237         block = get_nodes_block(node);
3238
3239         /* we need to compare the evaluated condition tree with 0 */
3240
3241         /* BEWARE: new_r_Const_long works for floating point as well */
3242         new_cmp = new_r_Cmp(irg, block, psi_sel, new_r_Const_long(irg, block, mode, 0));
3243         new_cmp = new_r_Proj(irg, block, new_cmp, mode_b, mode_is_float(mode) ? pn_Cmp_Ne : pn_Cmp_Gt | pn_Cmp_Lt);
3244
3245         set_Psi_cond(node, 0, new_cmp);
3246 }