nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58
  59 #include "bearch_ia32_t.h"
  60 #include "ia32_nodes_attr.h"
  61 #include "ia32_transform.h"
  62 #include "ia32_new_nodes.h"
  63 #include "ia32_map_regs.h"
  64 #include "ia32_dbg_stat.h"
  65 #include "ia32_optimize.h"
  66 #include "ia32_util.h"
  67 #include "ia32_address_mode.h"
  68 #include "ia32_architecture.h"
  69
  70 #include "gen_ia32_regalloc_if.h"
  71
  72 #define SFP_SIGN   "0x80000000"
  73 #define DFP_SIGN   "0x8000000000000000"
  74 #define SFP_ABS    "0x7FFFFFFF"
  75 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  76 #define DFP_INTMAX "9223372036854775807"
  77
  78 #define TP_SFP_SIGN "ia32_sfp_sign"
  79 #define TP_DFP_SIGN "ia32_dfp_sign"
  80 #define TP_SFP_ABS  "ia32_sfp_abs"
  81 #define TP_DFP_ABS  "ia32_dfp_abs"
  82 #define TP_INT_MAX  "ia32_int_max"
  83
  84 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  85 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  86 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  87 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  88 #define ENT_INT_MAX  "IA32_INT_MAX"
  89
  90 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  91 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  92
  93 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  94
  95 /** hold the current code generator during transformation */
  96 static ia32_code_gen_t *env_cg       = NULL;
  97 static ir_node         *initial_fpcw = NULL;
  98 static heights_t       *heights      = NULL;
  99
 100 extern ir_op *get_op_Mulh(void);
 101
 102 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 103         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 104         ir_node *op1, ir_node *op2);
 105
 106 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_graph *irg,
 107         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 108         ir_node *op1, ir_node *op2, ir_node *flags);
 109
 110 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 111         ir_node *block, ir_node *op1, ir_node *op2);
 112
 113 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 114         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 115         ir_node *op);
 116
 117 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 118         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 119
 120 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 121         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 122         ir_node *op1, ir_node *op2, ir_node *fpcw);
 123
 124 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 125         ir_node *block, ir_node *op);
 126
 127 static ir_node *try_create_Immediate(ir_node *node,
 128                                      char immediate_constraint_type);
 129
 130 static ir_node *create_immediate_or_transform(ir_node *node,
 131                                               char immediate_constraint_type);
 132
 133 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 134                                 dbg_info *dbgi, ir_node *block,
 135                                 ir_node *op, ir_node *orig_node);
 136
 137 /**
 138  * Return true if a mode can be stored in the GP register set
 139  */
 140 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 141         if(mode == mode_fpcw)
 142                 return 0;
 143         if(get_mode_size_bits(mode) > 32)
 144                 return 0;
 145         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 146 }
 147
 148 /**
 149  * creates a unique ident by adding a number to a tag
 150  *
 151  * @param tag   the tag string, must contain a %d if a number
 152  *              should be added
 153  */
 154 static ident *unique_id(const char *tag)
 155 {
 156         static unsigned id = 0;
 157         char str[256];
 158
 159         snprintf(str, sizeof(str), tag, ++id);
 160         return new_id_from_str(str);
 161 }
 162
 163 /**
 164  * Get a primitive type for a mode.
 165  */
 166 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 167 {
 168         pmap_entry *e = pmap_find(types, mode);
 169         ir_type *res;
 170
 171         if (! e) {
 172                 char buf[64];
 173                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 174                 res = new_type_primitive(new_id_from_str(buf), mode);
 175                 set_type_alignment_bytes(res, 16);
 176                 pmap_insert(types, mode, res);
 177         }
 178         else
 179                 res = e->value;
 180         return res;
 181 }
 182
 183 /**
 184  * Get an atomic entity that is initialized with a tarval
 185  */
 186 static ir_entity *create_float_const_entity(ir_node *cnst)
 187 {
 188         ia32_isa_t *isa = env_cg->isa;
 189         tarval *tv      = get_Const_tarval(cnst);
 190         pmap_entry *e   = pmap_find(isa->tv_ent, tv);
 191         ir_entity *res;
 192         ir_graph *rem;
 193
 194         if (! e) {
 195                 ir_mode *mode = get_irn_mode(cnst);
 196                 ir_type *tp = get_Const_type(cnst);
 197                 if (tp == firm_unknown_type)
 198                         tp = get_prim_type(isa->types, mode);
 199
 200                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 201
 202                 set_entity_ld_ident(res, get_entity_ident(res));
 203                 set_entity_visibility(res, visibility_local);
 204                 set_entity_variability(res, variability_constant);
 205                 set_entity_allocation(res, allocation_static);
 206
 207                  /* we create a new entity here: It's initialization must resist on the
 208                     const code irg */
 209                 rem = current_ir_graph;
 210                 current_ir_graph = get_const_code_irg();
 211                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 212                 current_ir_graph = rem;
 213
 214                 pmap_insert(isa->tv_ent, tv, res);
 215         } else {
 216                 res = e->value;
 217         }
 218
 219         return res;
 220 }
 221
 222 static int is_Const_0(ir_node *node) {
 223         return is_Const(node) && is_Const_null(node);
 224 }
 225
 226 static int is_Const_1(ir_node *node) {
 227         return is_Const(node) && is_Const_one(node);
 228 }
 229
 230 static int is_Const_Minus_1(ir_node *node) {
 231         return is_Const(node) && is_Const_all_one(node);
 232 }
 233
 234 /**
 235  * returns true if constant can be created with a simple float command
 236  */
 237 static int is_simple_x87_Const(ir_node *node)
 238 {
 239         tarval *tv = get_Const_tarval(node);
 240
 241         if(tarval_is_null(tv) || tarval_is_one(tv))
 242                 return 1;
 243
 244         /* TODO: match all the other float constants */
 245         return 0;
 246 }
 247
 248 /**
 249  * Transforms a Const.
 250  */
 251 static ir_node *gen_Const(ir_node *node) {
 252         ir_graph        *irg   = current_ir_graph;
 253         ir_node         *old_block = get_nodes_block(node);
 254         ir_node         *block = be_transform_node(old_block);
 255         dbg_info        *dbgi  = get_irn_dbg_info(node);
 256         ir_mode         *mode  = get_irn_mode(node);
 257
 258         assert(is_Const(node));
 259
 260         if (mode_is_float(mode)) {
 261                 ir_node   *res   = NULL;
 262                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 263                 ir_node   *nomem = new_NoMem();
 264                 ir_node   *load;
 265                 ir_entity *floatent;
 266
 267                 if (ia32_cg_config.use_sse2) {
 268                         if (is_Const_null(node)) {
 269                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 270                                 set_ia32_ls_mode(load, mode);
 271                                 res  = load;
 272                         } else {
 273                                 floatent = create_float_const_entity(node);
 274
 275                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 276                                                                                          mode);
 277                                 set_ia32_op_type(load, ia32_AddrModeS);
 278                                 set_ia32_am_sc(load, floatent);
 279                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 280                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 281                         }
 282                 } else {
 283                         if (is_Const_null(node)) {
 284                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 285                                 res  = load;
 286                         } else if (is_Const_one(node)) {
 287                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 288                                 res  = load;
 289                         } else {
 290                                 floatent = create_float_const_entity(node);
 291
 292                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 293                                 set_ia32_op_type(load, ia32_AddrModeS);
 294                                 set_ia32_am_sc(load, floatent);
 295                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 296                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 297                         }
 298                         set_ia32_ls_mode(load, mode);
 299                 }
 300
 301                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 302
 303                 /* Const Nodes before the initial IncSP are a bad idea, because
 304                  * they could be spilled and we have no SP ready at that point yet.
 305                  * So add a dependency to the initial frame pointer calculation to
 306                  * avoid that situation.
 307                  */
 308                 if (get_irg_start_block(irg) == block) {
 309                         add_irn_dep(load, get_irg_frame(irg));
 310                 }
 311
 312                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 313                 return res;
 314         } else {
 315                 ir_node *cnst;
 316                 tarval  *tv = get_Const_tarval(node);
 317                 long     val;
 318
 319                 tv = tarval_convert_to(tv, mode_Iu);
 320
 321                 if(tv == get_tarval_bad() || tv == get_tarval_undefined()
 322                                 || tv == NULL) {
 323                         panic("couldn't convert constant tarval (%+F)", node);
 324                 }
 325                 val = get_tarval_long(tv);
 326
 327                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 328                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 329
 330                 /* see above */
 331                 if (get_irg_start_block(irg) == block) {
 332                         add_irn_dep(cnst, get_irg_frame(irg));
 333                 }
 334
 335                 return cnst;
 336         }
 337 }
 338
 339 /**
 340  * Transforms a SymConst.
 341  */
 342 static ir_node *gen_SymConst(ir_node *node) {
 343         ir_graph *irg   = current_ir_graph;
 344         ir_node  *old_block = get_nodes_block(node);
 345         ir_node  *block = be_transform_node(old_block);
 346         dbg_info *dbgi  = get_irn_dbg_info(node);
 347         ir_mode  *mode  = get_irn_mode(node);
 348         ir_node  *cnst;
 349
 350         if (mode_is_float(mode)) {
 351                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 352                 ir_node *nomem = new_NoMem();
 353
 354                 if (ia32_cg_config.use_sse2)
 355                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 356                 else
 357                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 358                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 359                 set_ia32_use_frame(cnst);
 360         } else {
 361                 ir_entity *entity;
 362
 363                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 364                         panic("backend only support symconst_addr_ent (at %+F)", node);
 365                 }
 366                 entity = get_SymConst_entity(node);
 367                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 368         }
 369
 370         /* Const Nodes before the initial IncSP are a bad idea, because
 371          * they could be spilled and we have no SP ready at that point yet
 372          */
 373         if (get_irg_start_block(irg) == block) {
 374                 add_irn_dep(cnst, get_irg_frame(irg));
 375         }
 376
 377         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 378
 379         return cnst;
 380 }
 381
 382 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 383 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 384         static const struct {
 385                 const char *tp_name;
 386                 const char *ent_name;
 387                 const char *cnst_str;
 388                 char mode;
 389                 char align;
 390         } names [ia32_known_const_max] = {
 391                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 392                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 393                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 394                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 395                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 396         };
 397         static ir_entity *ent_cache[ia32_known_const_max];
 398
 399         const char    *tp_name, *ent_name, *cnst_str;
 400         ir_type       *tp;
 401         ir_node       *cnst;
 402         ir_graph      *rem;
 403         ir_entity     *ent;
 404         tarval        *tv;
 405         ir_mode       *mode;
 406
 407         ent_name = names[kct].ent_name;
 408         if (! ent_cache[kct]) {
 409                 tp_name  = names[kct].tp_name;
 410                 cnst_str = names[kct].cnst_str;
 411
 412                 switch (names[kct].mode) {
 413                 case 0:  mode = mode_Iu; break;
 414                 case 1:  mode = mode_Lu; break;
 415                 default: mode = mode_F; break;
 416                 }
 417                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 418                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 419                 /* set the specified alignment */
 420                 set_type_alignment_bytes(tp, names[kct].align);
 421
 422                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 423
 424                 set_entity_ld_ident(ent, get_entity_ident(ent));
 425                 set_entity_visibility(ent, visibility_local);
 426                 set_entity_variability(ent, variability_constant);
 427                 set_entity_allocation(ent, allocation_static);
 428
 429                 /* we create a new entity here: It's initialization must resist on the
 430                     const code irg */
 431                 rem = current_ir_graph;
 432                 current_ir_graph = get_const_code_irg();
 433                 cnst = new_Const(mode, tv);
 434                 current_ir_graph = rem;
 435
 436                 set_atomic_ent_value(ent, cnst);
 437
 438                 /* cache the entry */
 439                 ent_cache[kct] = ent;
 440         }
 441
 442         return ent_cache[kct];
 443 }
 444
 445 #ifndef NDEBUG
 446 /**
 447  * Prints the old node name on cg obst and returns a pointer to it.
 448  */
 449 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 450         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 451
 452         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 453         obstack_1grow(isa->name_obst, 0);
 454         return obstack_finish(isa->name_obst);
 455 }
 456 #endif /* NDEBUG */
 457
 458 /**
 459  * return true if the node is a Proj(Load) and could be used in source address
 460  * mode for another node. Will return only true if the @p other node is not
 461  * dependent on the memory of the Load (for binary operations use the other
 462  * input here, for unary operations use NULL).
 463  */
 464 static int ia32_use_source_address_mode(ir_node *block, ir_node *node,
 465                                         ir_node *other, ir_node *other2)
 466 {
 467         ir_mode *mode = get_irn_mode(node);
 468         ir_node *load;
 469         long     pn;
 470
 471         /* float constants are always available */
 472         if(is_Const(node) && mode_is_float(mode)) {
 473                 if(!is_simple_x87_Const(node))
 474                         return 0;
 475                 if(get_irn_n_edges(node) > 1)
 476                         return 0;
 477                 return 1;
 478         }
 479
 480         if(!is_Proj(node))
 481                 return 0;
 482         load = get_Proj_pred(node);
 483         pn   = get_Proj_proj(node);
 484         if(!is_Load(load) || pn != pn_Load_res)
 485                 return 0;
 486         if(get_nodes_block(load) != block)
 487                 return 0;
 488         /* we only use address mode if we're the only user of the load */
 489         if(get_irn_n_edges(node) > 1)
 490                 return 0;
 491         /* in some edge cases with address mode we might reach the load normally
 492          * and through some AM sequence, if it is already materialized then we
 493          * can't create an AM node from it */
 494         if(be_is_transformed(node))
 495                 return 0;
 496
 497         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 498         if(other != NULL && get_nodes_block(other) == block
 499                         && heights_reachable_in_block(heights, other, load))
 500                 return 0;
 501         if(other2 != NULL && get_nodes_block(other2) == block
 502                         && heights_reachable_in_block(heights, other2, load))
 503                 return 0;
 504
 505         return 1;
 506 }
 507
 508 typedef struct ia32_address_mode_t ia32_address_mode_t;
 509 struct ia32_address_mode_t {
 510         ia32_address_t  addr;
 511         ir_mode        *ls_mode;
 512         ir_node        *mem_proj;
 513         ia32_op_type_t  op_type;
 514         ir_node        *new_op1;
 515         ir_node        *new_op2;
 516         op_pin_state    pinned;
 517         unsigned        commutative  : 1;
 518         unsigned        ins_permuted : 1;
 519 };
 520
 521 static void build_address_ptr(ia32_address_t *addr, ir_node *ptr, ir_node *mem)
 522 {
 523         ir_node *noreg_gp = ia32_new_NoReg_gp(env_cg);
 524
 525         /* construct load address */
 526         memset(addr, 0, sizeof(addr[0]));
 527         ia32_create_address_mode(addr, ptr, /*force=*/0);
 528
 529         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 530         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 531         addr->mem   = be_transform_node(mem);
 532 }
 533
 534 static void build_address(ia32_address_mode_t *am, ir_node *node)
 535 {
 536         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 537         ia32_address_t *addr     = &am->addr;
 538         ir_node        *load;
 539         ir_node        *ptr;
 540         ir_node        *mem;
 541         ir_node        *new_mem;
 542
 543         if(is_Const(node)) {
 544                 ir_entity *entity  = create_float_const_entity(node);
 545                 addr->base         = noreg_gp;
 546                 addr->index        = noreg_gp;
 547                 addr->mem          = new_NoMem();
 548                 addr->symconst_ent = entity;
 549                 addr->use_frame    = 1;
 550                 am->ls_mode        = get_irn_mode(node);
 551                 am->pinned         = op_pin_state_floats;
 552                 return;
 553         }
 554
 555         load         = get_Proj_pred(node);
 556         ptr          = get_Load_ptr(load);
 557         mem          = get_Load_mem(load);
 558         new_mem      = be_transform_node(mem);
 559         am->pinned   = get_irn_pinned(load);
 560         am->ls_mode  = get_Load_mode(load);
 561         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 562
 563         /* construct load address */
 564         ia32_create_address_mode(addr, ptr, /*force=*/0);
 565
 566         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 567         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 568         addr->mem   = new_mem;
 569 }
 570
 571 static void set_address(ir_node *node, const ia32_address_t *addr)
 572 {
 573         set_ia32_am_scale(node, addr->scale);
 574         set_ia32_am_sc(node, addr->symconst_ent);
 575         set_ia32_am_offs_int(node, addr->offset);
 576         if(addr->symconst_sign)
 577                 set_ia32_am_sc_sign(node);
 578         if(addr->use_frame)
 579                 set_ia32_use_frame(node);
 580         set_ia32_frame_ent(node, addr->frame_entity);
 581 }
 582
 583 static void set_am_attributes(ir_node *node, const ia32_address_mode_t *am)
 584 {
 585         set_address(node, &am->addr);
 586
 587         set_ia32_op_type(node, am->op_type);
 588         set_ia32_ls_mode(node, am->ls_mode);
 589         if(am->pinned == op_pin_state_pinned && get_irn_pinned(node) != op_pin_state_pinned) {
 590                 set_irn_pinned(node, am->pinned);
 591         }
 592         if(am->commutative)
 593                 set_ia32_commutative(node);
 594 }
 595
 596 /**
 597  * Check, if a given node is a Down-Conv, ie. a integer Conv
 598  * from a mode with a mode with more bits to a mode with lesser bits.
 599  * Moreover, we return only true if the node has not more than 1 user.
 600  *
 601  * @param node   the node
 602  * @return non-zero if node is a Down-Conv
 603  */
 604 static int is_downconv(const ir_node *node)
 605 {
 606         ir_mode *src_mode;
 607         ir_mode *dest_mode;
 608
 609         if(!is_Conv(node))
 610                 return 0;
 611
 612         /* we only want to skip the conv when we're the only user
 613          * (not optimal but for now...)
 614          */
 615         if(get_irn_n_edges(node) > 1)
 616                 return 0;
 617
 618         src_mode  = get_irn_mode(get_Conv_op(node));
 619         dest_mode = get_irn_mode(node);
 620         return mode_needs_gp_reg(src_mode)
 621                 && mode_needs_gp_reg(dest_mode)
 622                 && get_mode_size_bits(dest_mode) < get_mode_size_bits(src_mode);
 623 }
 624
 625 /* Skip all Down-Conv's on a given node and return the resulting node. */
 626 ir_node *ia32_skip_downconv(ir_node *node) {
 627         while (is_downconv(node))
 628                 node = get_Conv_op(node);
 629
 630         return node;
 631 }
 632
 633 #if 0
 634 static ir_node *create_upconv(ir_node *node, ir_node *orig_node)
 635 {
 636         ir_mode  *mode = get_irn_mode(node);
 637         ir_node  *block;
 638         ir_mode  *tgt_mode;
 639         dbg_info *dbgi;
 640
 641         if(mode_is_signed(mode)) {
 642                 tgt_mode = mode_Is;
 643         } else {
 644                 tgt_mode = mode_Iu;
 645         }
 646         block = get_nodes_block(node);
 647         dbgi  = get_irn_dbg_info(node);
 648
 649         return create_I2I_Conv(mode, tgt_mode, dbgi, block, node, orig_node);
 650 }
 651 #endif
 652
 653 /**
 654  * matches operands of a node into ia32 addressing/operand modes. This covers
 655  * usage of source address mode, immediates, operations with non 32-bit modes,
 656  * ...
 657  * The resulting data is filled into the @p am struct. block is the block
 658  * of the node whose arguments are matched. op1, op2 are the first and second
 659  * input that are matched (op1 may be NULL). other_op is another unrelated
 660  * input that is not matched! but which is needed sometimes to check if AM
 661  * for op1/op2 is legal.
 662  * @p flags describes the supported modes of the operation in detail.
 663  */
 664 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 665                             ir_node *op1, ir_node *op2, ir_node *other_op,
 666                             match_flags_t flags)
 667 {
 668         ia32_address_t *addr     = &am->addr;
 669         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 670         ir_node        *new_op1;
 671         ir_node        *new_op2;
 672         ir_mode        *mode = get_irn_mode(op2);
 673         int             use_am;
 674         unsigned        commutative;
 675         int             use_am_and_immediates;
 676         int             use_immediate;
 677         int             mode_bits = get_mode_size_bits(mode);
 678
 679         memset(am, 0, sizeof(am[0]));
 680
 681         commutative           = (flags & match_commutative) != 0;
 682         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 683         use_am                = (flags & match_am) != 0;
 684         use_immediate         = (flags & match_immediate) != 0;
 685         assert(!use_am_and_immediates || use_immediate);
 686
 687         assert(op2 != NULL);
 688         assert(!commutative || op1 != NULL);
 689         assert(use_am || !(flags & match_8bit_am));
 690         assert(use_am || !(flags & match_16bit_am));
 691
 692         if(mode_bits == 8) {
 693                 if (! (flags & match_8bit_am))
 694                         use_am = 0;
 695                 /* we don't automatically add upconvs yet */
 696                 assert((flags & match_mode_neutral) || (flags & match_8bit));
 697         } else if(mode_bits == 16) {
 698                 if(! (flags & match_16bit_am))
 699                         use_am = 0;
 700                 /* we don't automatically add upconvs yet */
 701                 assert((flags & match_mode_neutral) || (flags & match_16bit));
 702         }
 703
 704         /* we can simply skip downconvs for mode neutral nodes: the upper bits
 705          * can be random for these operations */
 706         if(flags & match_mode_neutral) {
 707                 op2 = ia32_skip_downconv(op2);
 708                 if(op1 != NULL) {
 709                         op1 = ia32_skip_downconv(op1);
 710                 }
 711         }
 712
 713         /* match immediates. firm nodes are normalized: constants are always on the
 714          * op2 input */
 715         new_op2 = NULL;
 716         if(! (flags & match_try_am) && use_immediate) {
 717                 new_op2 = try_create_Immediate(op2, 0);
 718         }
 719
 720         if(new_op2 == NULL
 721            && use_am && ia32_use_source_address_mode(block, op2, op1, other_op)) {
 722                 build_address(am, op2);
 723                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 724                 if(mode_is_float(mode)) {
 725                         new_op2 = ia32_new_NoReg_vfp(env_cg);
 726                 } else {
 727                         new_op2 = noreg_gp;
 728                 }
 729                 am->op_type = ia32_AddrModeS;
 730         } else if(commutative && (new_op2 == NULL || use_am_and_immediates) &&
 731                       use_am
 732                       && ia32_use_source_address_mode(block, op1, op2, other_op)) {
 733                 ir_node *noreg;
 734                 build_address(am, op1);
 735
 736                 if(mode_is_float(mode)) {
 737                         noreg = ia32_new_NoReg_vfp(env_cg);
 738                 } else {
 739                         noreg = noreg_gp;
 740                 }
 741
 742                 if(new_op2 != NULL) {
 743                         new_op1 = noreg;
 744                 } else {
 745                         new_op1 = be_transform_node(op2);
 746                         new_op2 = noreg;
 747                         am->ins_permuted = 1;
 748                 }
 749                 am->op_type = ia32_AddrModeS;
 750         } else {
 751                 if(flags & match_try_am) {
 752                         am->new_op1 = NULL;
 753                         am->new_op2 = NULL;
 754                         am->op_type = ia32_Normal;
 755                         return;
 756                 }
 757
 758                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 759                 if(new_op2 == NULL)
 760                         new_op2 = be_transform_node(op2);
 761                 am->op_type = ia32_Normal;
 762                 am->ls_mode = get_irn_mode(op2);
 763                 if(flags & match_mode_neutral)
 764                         am->ls_mode = mode_Iu;
 765         }
 766         if(addr->base == NULL)
 767                 addr->base = noreg_gp;
 768         if(addr->index == NULL)
 769                 addr->index = noreg_gp;
 770         if(addr->mem == NULL)
 771                 addr->mem = new_NoMem();
 772
 773         am->new_op1     = new_op1;
 774         am->new_op2     = new_op2;
 775         am->commutative = commutative;
 776 }
 777
 778 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 779 {
 780         ir_graph *irg = current_ir_graph;
 781         ir_mode  *mode;
 782         ir_node  *load;
 783
 784         if(am->mem_proj == NULL)
 785                 return node;
 786
 787         /* we have to create a mode_T so the old MemProj can attach to us */
 788         mode = get_irn_mode(node);
 789         load = get_Proj_pred(am->mem_proj);
 790
 791         mark_irn_visited(load);
 792         be_set_transformed_node(load, node);
 793
 794         if(mode != mode_T) {
 795                 set_irn_mode(node, mode_T);
 796                 return new_rd_Proj(NULL, irg, get_nodes_block(node), node, mode, pn_ia32_res);
 797         } else {
 798                 return node;
 799         }
 800 }
 801
 802 /**
 803  * Construct a standard binary operation, set AM and immediate if required.
 804  *
 805  * @param op1   The first operand
 806  * @param op2   The second operand
 807  * @param func  The node constructor function
 808  * @return The constructed ia32 node.
 809  */
 810 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 811                           construct_binop_func *func, match_flags_t flags)
 812 {
 813         ir_node  *block     = get_nodes_block(node);
 814         ir_node  *new_block = be_transform_node(block);
 815         ir_graph *irg       = current_ir_graph;
 816         dbg_info *dbgi      = get_irn_dbg_info(node);
 817         ir_node  *new_node;
 818         ia32_address_mode_t  am;
 819         ia32_address_t      *addr = &am.addr;
 820
 821         match_arguments(&am, block, op1, op2, NULL, flags);
 822
 823         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 824                         am.new_op1, am.new_op2);
 825         set_am_attributes(new_node, &am);
 826         /* we can't use source address mode anymore when using immediates */
 827         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 828                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 829         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 830
 831         new_node = fix_mem_proj(new_node, &am);
 832
 833         return new_node;
 834 }
 835
 836 enum {
 837         n_ia32_l_binop_left,
 838         n_ia32_l_binop_right,
 839         n_ia32_l_binop_eflags
 840 };
 841 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Adc_left,   n_Adc_left)
 842 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Adc_right,  n_Adc_right)
 843 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Adc_eflags, n_Adc_eflags)
 844 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Sbb_left,   n_Sbb_left)
 845 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Sbb_right,  n_Sbb_right)
 846 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Sbb_eflags, n_Sbb_eflags)
 847
 848 /**
 849  * Construct a binary operation which also consumes the eflags.
 850  *
 851  * @param node  The node to transform
 852  * @param func  The node constructor function
 853  * @param flags The match flags
 854  * @return      The constructor ia32 node
 855  */
 856 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
 857                                 match_flags_t flags)
 858 {
 859         ir_node             *src_block  = get_nodes_block(node);
 860         ir_node             *block      = be_transform_node(src_block);
 861         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
 862         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
 863         ir_node             *eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
 864         ir_node             *new_eflags = be_transform_node(eflags);
 865         ir_graph            *irg        = current_ir_graph;
 866         dbg_info            *dbgi       = get_irn_dbg_info(node);
 867         ir_node             *new_node;
 868         ia32_address_mode_t  am;
 869         ia32_address_t      *addr       = &am.addr;
 870
 871         match_arguments(&am, src_block, op1, op2, NULL, flags);
 872
 873         new_node = func(dbgi, irg, block, addr->base, addr->index,
 874                                    addr->mem, am.new_op1, am.new_op2, new_eflags);
 875         set_am_attributes(new_node, &am);
 876         /* we can't use source address mode anymore when using immediates */
 877         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 878                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 879         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 880
 881         new_node = fix_mem_proj(new_node, &am);
 882
 883         return new_node;
 884 }
 885
 886 static ir_node *get_fpcw(void)
 887 {
 888         ir_node *fpcw;
 889         if(initial_fpcw != NULL)
 890                 return initial_fpcw;
 891
 892         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 893                                              &ia32_fp_cw_regs[REG_FPCW]);
 894         initial_fpcw = be_transform_node(fpcw);
 895
 896         return initial_fpcw;
 897 }
 898
 899 /**
 900  * Construct a standard binary operation, set AM and immediate if required.
 901  *
 902  * @param op1   The first operand
 903  * @param op2   The second operand
 904  * @param func  The node constructor function
 905  * @return The constructed ia32 node.
 906  */
 907 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 908                                     construct_binop_float_func *func,
 909                                     match_flags_t flags)
 910 {
 911         ir_graph *irg       = current_ir_graph;
 912         dbg_info *dbgi      = get_irn_dbg_info(node);
 913         ir_node  *block     = get_nodes_block(node);
 914         ir_node  *new_block = be_transform_node(block);
 915         ir_mode  *mode      = get_irn_mode(node);
 916         ir_node  *new_node;
 917         ia32_address_mode_t  am;
 918         ia32_address_t      *addr = &am.addr;
 919
 920         /* cannot use addresmode with long double on x87 */
 921         if (get_mode_size_bits(mode) > 64)
 922                 flags &= ~match_am;
 923
 924         match_arguments(&am, block, op1, op2, NULL, flags);
 925
 926         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 927                         am.new_op1, am.new_op2, get_fpcw());
 928         set_am_attributes(new_node, &am);
 929
 930         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 931
 932         new_node = fix_mem_proj(new_node, &am);
 933
 934         return new_node;
 935 }
 936
 937 /**
 938  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 939  *
 940  * @param op1   The first operand
 941  * @param op2   The second operand
 942  * @param func  The node constructor function
 943  * @return The constructed ia32 node.
 944  */
 945 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 946                                 construct_shift_func *func,
 947                                 match_flags_t flags)
 948 {
 949         dbg_info *dbgi      = get_irn_dbg_info(node);
 950         ir_graph *irg       = current_ir_graph;
 951         ir_node  *block     = get_nodes_block(node);
 952         ir_node  *new_block = be_transform_node(block);
 953         ir_node  *new_op1;
 954         ir_node  *new_op2;
 955         ir_node  *new_node;
 956
 957         assert(! mode_is_float(get_irn_mode(node)));
 958         assert(flags & match_immediate);
 959         assert((flags & ~(match_mode_neutral | match_immediate)) == 0);
 960
 961         if(flags & match_mode_neutral) {
 962                 op1 = ia32_skip_downconv(op1);
 963         }
 964         new_op1 = be_transform_node(op1);
 965
 966         /* the shift amount can be any mode that is bigger than 5 bits, since all
 967          * other bits are ignored anyway */
 968         while (is_Conv(op2) && get_irn_n_edges(op2) == 1) {
 969                 op2 = get_Conv_op(op2);
 970                 assert(get_mode_size_bits(get_irn_mode(op2)) >= 5);
 971         }
 972         new_op2 = create_immediate_or_transform(op2, 0);
 973
 974         new_node = func(dbgi, irg, new_block, new_op1, new_op2);
 975         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 976
 977         /* lowered shift instruction may have a dependency operand, handle it here */
 978         if (get_irn_arity(node) == 3) {
 979                 /* we have a dependency */
 980                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
 981                 add_irn_dep(new_node, new_dep);
 982         }
 983
 984         return new_node;
 985 }
 986
 987
 988 /**
 989  * Construct a standard unary operation, set AM and immediate if required.
 990  *
 991  * @param op    The operand
 992  * @param func  The node constructor function
 993  * @return The constructed ia32 node.
 994  */
 995 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func,
 996                          match_flags_t flags)
 997 {
 998         ir_graph *irg       = current_ir_graph;
 999         dbg_info *dbgi      = get_irn_dbg_info(node);
1000         ir_node  *block     = get_nodes_block(node);
1001         ir_node  *new_block = be_transform_node(block);
1002         ir_node  *new_op;
1003         ir_node  *new_node;
1004
1005         assert(flags == 0 || flags == match_mode_neutral);
1006         if(flags & match_mode_neutral) {
1007                 op = ia32_skip_downconv(op);
1008         }
1009
1010         new_op   = be_transform_node(op);
1011         new_node = func(dbgi, irg, new_block, new_op);
1012
1013         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1014
1015         return new_node;
1016 }
1017
1018 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
1019                                         ia32_address_t *addr)
1020 {
1021         ir_graph *irg   = current_ir_graph;
1022         ir_node  *base  = addr->base;
1023         ir_node  *index = addr->index;
1024         ir_node  *res;
1025
1026         if(base == NULL) {
1027                 base = ia32_new_NoReg_gp(env_cg);
1028         } else {
1029                 base = be_transform_node(base);
1030         }
1031
1032         if(index == NULL) {
1033                 index = ia32_new_NoReg_gp(env_cg);
1034         } else {
1035                 index = be_transform_node(index);
1036         }
1037
1038         res = new_rd_ia32_Lea(dbgi, irg, block, base, index);
1039         set_address(res, addr);
1040
1041         return res;
1042 }
1043
1044 static int am_has_immediates(const ia32_address_t *addr)
1045 {
1046         return addr->offset != 0 || addr->symconst_ent != NULL
1047                 || addr->frame_entity || addr->use_frame;
1048 }
1049
1050 /**
1051  * Creates an ia32 Add.
1052  *
1053  * @return the created ia32 Add node
1054  */
1055 static ir_node *gen_Add(ir_node *node) {
1056         ir_graph *irg       = current_ir_graph;
1057         dbg_info *dbgi      = get_irn_dbg_info(node);
1058         ir_node  *block     = get_nodes_block(node);
1059         ir_node  *new_block = be_transform_node(block);
1060         ir_node  *op1       = get_Add_left(node);
1061         ir_node  *op2       = get_Add_right(node);
1062         ir_mode  *mode      = get_irn_mode(node);
1063         ir_node  *new_node;
1064         ir_node  *add_immediate_op;
1065         ia32_address_t       addr;
1066         ia32_address_mode_t  am;
1067
1068         if (mode_is_float(mode)) {
1069                 if (ia32_cg_config.use_sse2)
1070                         return gen_binop(node, op1, op2, new_rd_ia32_xAdd,
1071                                          match_commutative | match_am);
1072                 else
1073                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd,
1074                                                    match_commutative | match_am);
1075         }
1076
1077         ia32_mark_non_am(node);
1078
1079         op2 = ia32_skip_downconv(op2);
1080         op1 = ia32_skip_downconv(op1);
1081
1082         /**
1083          * Rules for an Add:
1084          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
1085          *   1. Add with immediate -> Lea
1086          *   2. Add with possible source address mode -> Add
1087          *   3. Otherwise -> Lea
1088          */
1089         memset(&addr, 0, sizeof(addr));
1090         ia32_create_address_mode(&addr, node, /*force=*/1);
1091         add_immediate_op = NULL;
1092         /* a constant? */
1093         if(addr.base == NULL && addr.index == NULL) {
1094                 new_node = new_rd_ia32_Const(dbgi, irg, new_block, addr.symconst_ent,
1095                                              addr.symconst_sign, addr.offset);
1096                 add_irn_dep(new_node, get_irg_frame(irg));
1097                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1098                 return new_node;
1099         }
1100         /* add with immediate? */
1101         if(addr.index == NULL) {
1102                 add_immediate_op = addr.base;
1103         } else if(addr.base == NULL && addr.scale == 0) {
1104                 add_immediate_op = addr.index;
1105         }
1106
1107         if(add_immediate_op != NULL) {
1108                 if(!am_has_immediates(&addr)) {
1109 #ifdef DEBUG_libfirm
1110                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1111                                            node);
1112 #endif
1113                         return be_transform_node(add_immediate_op);
1114                 }
1115
1116                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1117                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1118                 return new_node;
1119         }
1120
1121         /* test if we can use source address mode */
1122         match_arguments(&am, block, op1, op2, NULL, match_commutative
1123                         | match_mode_neutral | match_am | match_immediate | match_try_am);
1124
1125         /* construct an Add with source address mode */
1126         if (am.op_type == ia32_AddrModeS) {
1127                 ia32_address_t *am_addr = &am.addr;
1128                 new_node = new_rd_ia32_Add(dbgi, irg, new_block, am_addr->base,
1129                                          am_addr->index, am_addr->mem, am.new_op1,
1130                                          am.new_op2);
1131                 set_am_attributes(new_node, &am);
1132                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1133
1134                 new_node = fix_mem_proj(new_node, &am);
1135
1136                 return new_node;
1137         }
1138
1139         /* otherwise construct a lea */
1140         new_node = create_lea_from_address(dbgi, new_block, &addr);
1141         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1142         return new_node;
1143 }
1144
1145 /**
1146  * Creates an ia32 Mul.
1147  *
1148  * @return the created ia32 Mul node
1149  */
1150 static ir_node *gen_Mul(ir_node *node) {
1151         ir_node *op1  = get_Mul_left(node);
1152         ir_node *op2  = get_Mul_right(node);
1153         ir_mode *mode = get_irn_mode(node);
1154
1155         if (mode_is_float(mode)) {
1156                 if (ia32_cg_config.use_sse2)
1157                         return gen_binop(node, op1, op2, new_rd_ia32_xMul,
1158                                          match_commutative | match_am);
1159                 else
1160                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul,
1161                                                    match_commutative | match_am);
1162         }
1163
1164         /* for the lower 32bit of the result it doesn't matter whether we use
1165          * signed or unsigned multiplication so we use IMul as it has fewer
1166          * constraints */
1167         return gen_binop(node, op1, op2, new_rd_ia32_IMul,
1168                          match_commutative | match_am | match_mode_neutral |
1169                          match_immediate | match_am_and_immediates);
1170 }
1171
1172 /**
1173  * Creates an ia32 Mulh.
1174  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1175  * this result while Mul returns the lower 32 bit.
1176  *
1177  * @return the created ia32 Mulh node
1178  */
1179 static ir_node *gen_Mulh(ir_node *node)
1180 {
1181         ir_node  *block     = get_nodes_block(node);
1182         ir_node  *new_block = be_transform_node(block);
1183         ir_graph *irg       = current_ir_graph;
1184         dbg_info *dbgi      = get_irn_dbg_info(node);
1185         ir_mode  *mode      = get_irn_mode(node);
1186         ir_node  *op1       = get_Mulh_left(node);
1187         ir_node  *op2       = get_Mulh_right(node);
1188         ir_node  *proj_res_high;
1189         ir_node  *new_node;
1190         ia32_address_mode_t  am;
1191         ia32_address_t      *addr = &am.addr;
1192
1193         assert(!mode_is_float(mode) && "Mulh with float not supported");
1194         assert(get_mode_size_bits(mode) == 32);
1195
1196         match_arguments(&am, block, op1, op2, NULL, match_commutative | match_am);
1197
1198         if (mode_is_signed(mode)) {
1199                 new_node = new_rd_ia32_IMul1OP(dbgi, irg, new_block, addr->base,
1200                                                addr->index, addr->mem, am.new_op1,
1201                                                am.new_op2);
1202         } else {
1203                 new_node = new_rd_ia32_Mul(dbgi, irg, new_block, addr->base,
1204                                            addr->index, addr->mem, am.new_op1,
1205                                            am.new_op2);
1206         }
1207
1208         set_am_attributes(new_node, &am);
1209         /* we can't use source address mode anymore when using immediates */
1210         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
1211                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
1212         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1213
1214         assert(get_irn_mode(new_node) == mode_T);
1215
1216         fix_mem_proj(new_node, &am);
1217
1218         assert(pn_ia32_IMul1OP_res_high == pn_ia32_Mul_res_high);
1219         proj_res_high = new_rd_Proj(dbgi, irg, block, new_node,
1220                                mode_Iu, pn_ia32_IMul1OP_res_high);
1221
1222         return proj_res_high;
1223 }
1224
1225
1226
1227 /**
1228  * Creates an ia32 And.
1229  *
1230  * @return The created ia32 And node
1231  */
1232 static ir_node *gen_And(ir_node *node) {
1233         ir_node *op1 = get_And_left(node);
1234         ir_node *op2 = get_And_right(node);
1235         assert(! mode_is_float(get_irn_mode(node)));
1236
1237         /* is it a zero extension? */
1238         if (is_Const(op2)) {
1239                 tarval   *tv    = get_Const_tarval(op2);
1240                 long      v     = get_tarval_long(tv);
1241
1242                 if (v == 0xFF || v == 0xFFFF) {
1243                         dbg_info *dbgi   = get_irn_dbg_info(node);
1244                         ir_node  *block  = get_nodes_block(node);
1245                         ir_mode  *src_mode;
1246                         ir_node  *res;
1247
1248                         if(v == 0xFF) {
1249                                 src_mode = mode_Bu;
1250                         } else {
1251                                 assert(v == 0xFFFF);
1252                                 src_mode = mode_Hu;
1253                         }
1254                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1255
1256                         return res;
1257                 }
1258         }
1259
1260         return gen_binop(node, op1, op2, new_rd_ia32_And,
1261                          match_commutative | match_mode_neutral | match_am
1262                                          | match_immediate);
1263 }
1264
1265
1266
1267 /**
1268  * Creates an ia32 Or.
1269  *
1270  * @return The created ia32 Or node
1271  */
1272 static ir_node *gen_Or(ir_node *node) {
1273         ir_node *op1 = get_Or_left(node);
1274         ir_node *op2 = get_Or_right(node);
1275
1276         assert (! mode_is_float(get_irn_mode(node)));
1277         return gen_binop(node, op1, op2, new_rd_ia32_Or, match_commutative
1278                         | match_mode_neutral | match_am | match_immediate);
1279 }
1280
1281
1282
1283 /**
1284  * Creates an ia32 Eor.
1285  *
1286  * @return The created ia32 Eor node
1287  */
1288 static ir_node *gen_Eor(ir_node *node) {
1289         ir_node *op1 = get_Eor_left(node);
1290         ir_node *op2 = get_Eor_right(node);
1291
1292         assert(! mode_is_float(get_irn_mode(node)));
1293         return gen_binop(node, op1, op2, new_rd_ia32_Xor, match_commutative
1294                         | match_mode_neutral | match_am | match_immediate);
1295 }
1296
1297
1298 /**
1299  * Creates an ia32 Sub.
1300  *
1301  * @return The created ia32 Sub node
1302  */
1303 static ir_node *gen_Sub(ir_node *node) {
1304         ir_node  *op1  = get_Sub_left(node);
1305         ir_node  *op2  = get_Sub_right(node);
1306         ir_mode  *mode = get_irn_mode(node);
1307
1308         if (mode_is_float(mode)) {
1309                 if (ia32_cg_config.use_sse2)
1310                         return gen_binop(node, op1, op2, new_rd_ia32_xSub, match_am);
1311                 else
1312                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub,
1313                                                    match_am);
1314         }
1315
1316         if(is_Const(op2)) {
1317                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1318                            node);
1319         }
1320
1321         return gen_binop(node, op1, op2, new_rd_ia32_Sub, match_mode_neutral
1322                         | match_am | match_immediate);
1323 }
1324
1325 /**
1326  * Generates an ia32 DivMod with additional infrastructure for the
1327  * register allocator if needed.
1328  */
1329 static ir_node *create_Div(ir_node *node)
1330 {
1331         ir_graph *irg       = current_ir_graph;
1332         dbg_info *dbgi      = get_irn_dbg_info(node);
1333         ir_node  *block     = get_nodes_block(node);
1334         ir_node  *new_block = be_transform_node(block);
1335         ir_node  *mem;
1336         ir_node  *new_mem;
1337         ir_node  *op1;
1338         ir_node  *op2;
1339         ir_node  *new_node;
1340         ir_mode  *mode;
1341         ir_node  *sign_extension;
1342         int       has_exc;
1343         ia32_address_mode_t  am;
1344         ia32_address_t      *addr = &am.addr;
1345
1346         /* the upper bits have random contents for smaller modes */
1347         has_exc = 0;
1348         switch (get_irn_opcode(node)) {
1349         case iro_Div:
1350                 op1     = get_Div_left(node);
1351                 op2     = get_Div_right(node);
1352                 mem     = get_Div_mem(node);
1353                 mode    = get_Div_resmode(node);
1354                 has_exc = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1355                 break;
1356         case iro_Mod:
1357                 op1     = get_Mod_left(node);
1358                 op2     = get_Mod_right(node);
1359                 mem     = get_Mod_mem(node);
1360                 mode    = get_Mod_resmode(node);
1361                 has_exc = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1362                 break;
1363         case iro_DivMod:
1364                 op1     = get_DivMod_left(node);
1365                 op2     = get_DivMod_right(node);
1366                 mem     = get_DivMod_mem(node);
1367                 mode    = get_DivMod_resmode(node);
1368                 has_exc = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1369                 break;
1370         default:
1371                 panic("invalid divmod node %+F", node);
1372         }
1373
1374         match_arguments(&am, block, op1, op2, NULL, match_am);
1375
1376         if(!is_NoMem(mem)) {
1377                 new_mem = be_transform_node(mem);
1378                 if(!is_NoMem(addr->mem)) {
1379                         ir_node *in[2];
1380                         in[0] = new_mem;
1381                         in[1] = addr->mem;
1382                         new_mem = new_rd_Sync(dbgi, irg, new_block, 2, in);
1383                 }
1384         } else {
1385                 new_mem = addr->mem;
1386         }
1387
1388         if (mode_is_signed(mode)) {
1389                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1390                 add_irn_dep(produceval, get_irg_frame(irg));
1391                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block, am.new_op1,
1392                                                   produceval);
1393
1394                 new_node = new_rd_ia32_IDiv(dbgi, irg, new_block, addr->base,
1395                                             addr->index, new_mem, am.new_op1,
1396                                             sign_extension, am.new_op2);
1397         } else {
1398                 sign_extension = new_rd_ia32_Const(dbgi, irg, new_block, NULL, 0, 0);
1399                 add_irn_dep(sign_extension, get_irg_frame(irg));
1400
1401                 new_node = new_rd_ia32_Div(dbgi, irg, new_block, addr->base,
1402                                            addr->index, new_mem, am.new_op1,
1403                                            sign_extension, am.new_op2);
1404         }
1405
1406         set_ia32_exc_label(new_node, has_exc);
1407         set_irn_pinned(new_node, get_irn_pinned(node));
1408
1409         set_am_attributes(new_node, &am);
1410         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1411
1412         new_node = fix_mem_proj(new_node, &am);
1413
1414         return new_node;
1415 }
1416
1417
1418 static ir_node *gen_Mod(ir_node *node) {
1419         return create_Div(node);
1420 }
1421
1422 static ir_node *gen_Div(ir_node *node) {
1423         return create_Div(node);
1424 }
1425
1426 static ir_node *gen_DivMod(ir_node *node) {
1427         return create_Div(node);
1428 }
1429
1430
1431
1432 /**
1433  * Creates an ia32 floating Div.
1434  *
1435  * @return The created ia32 xDiv node
1436  */
1437 static ir_node *gen_Quot(ir_node *node)
1438 {
1439         ir_node  *op1     = get_Quot_left(node);
1440         ir_node  *op2     = get_Quot_right(node);
1441
1442         if (ia32_cg_config.use_sse2) {
1443                 return gen_binop(node, op1, op2, new_rd_ia32_xDiv, match_am);
1444         } else {
1445                 return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfdiv, match_am);
1446         }
1447 }
1448
1449
1450 /**
1451  * Creates an ia32 Shl.
1452  *
1453  * @return The created ia32 Shl node
1454  */
1455 static ir_node *gen_Shl(ir_node *node) {
1456         ir_node *left  = get_Shl_left(node);
1457         ir_node *right = get_Shl_right(node);
1458
1459         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
1460                                match_mode_neutral | match_immediate);
1461 }
1462
1463 /**
1464  * Creates an ia32 Shr.
1465  *
1466  * @return The created ia32 Shr node
1467  */
1468 static ir_node *gen_Shr(ir_node *node) {
1469         ir_node *left  = get_Shr_left(node);
1470         ir_node *right = get_Shr_right(node);
1471
1472         return gen_shift_binop(node, left, right, new_rd_ia32_Shr, match_immediate);
1473 }
1474
1475
1476
1477 /**
1478  * Creates an ia32 Sar.
1479  *
1480  * @return The created ia32 Shrs node
1481  */
1482 static ir_node *gen_Shrs(ir_node *node) {
1483         ir_node *left  = get_Shrs_left(node);
1484         ir_node *right = get_Shrs_right(node);
1485         ir_mode *mode  = get_irn_mode(node);
1486
1487         if(is_Const(right) && mode == mode_Is) {
1488                 tarval *tv = get_Const_tarval(right);
1489                 long val = get_tarval_long(tv);
1490                 if(val == 31) {
1491                         /* this is a sign extension */
1492                         ir_graph *irg    = current_ir_graph;
1493                         dbg_info *dbgi   = get_irn_dbg_info(node);
1494                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1495                         ir_node  *op     = left;
1496                         ir_node  *new_op = be_transform_node(op);
1497                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1498                         add_irn_dep(pval, get_irg_frame(irg));
1499
1500                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1501                 }
1502         }
1503
1504         /* 8 or 16 bit sign extension? */
1505         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1506                 ir_node *shl_left  = get_Shl_left(left);
1507                 ir_node *shl_right = get_Shl_right(left);
1508                 if(is_Const(shl_right)) {
1509                         tarval *tv1 = get_Const_tarval(right);
1510                         tarval *tv2 = get_Const_tarval(shl_right);
1511                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1512                                 long val = get_tarval_long(tv1);
1513                                 if(val == 16 || val == 24) {
1514                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1515                                         ir_node  *block  = get_nodes_block(node);
1516                                         ir_mode  *src_mode;
1517                                         ir_node  *res;
1518
1519                                         if(val == 24) {
1520                                                 src_mode = mode_Bs;
1521                                         } else {
1522                                                 assert(val == 16);
1523                                                 src_mode = mode_Hs;
1524                                         }
1525                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1526                                                               shl_left, node);
1527
1528                                         return res;
1529                                 }
1530                         }
1531                 }
1532         }
1533
1534         return gen_shift_binop(node, left, right, new_rd_ia32_Sar, match_immediate);
1535 }
1536
1537
1538
1539 /**
1540  * Creates an ia32 RotL.
1541  *
1542  * @param op1   The first operator
1543  * @param op2   The second operator
1544  * @return The created ia32 RotL node
1545  */
1546 static ir_node *gen_RotL(ir_node *node, ir_node *op1, ir_node *op2) {
1547         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol, match_immediate);
1548 }
1549
1550
1551
1552 /**
1553  * Creates an ia32 RotR.
1554  * NOTE: There is no RotR with immediate because this would always be a RotL
1555  *       "imm-mode_size_bits" which can be pre-calculated.
1556  *
1557  * @param op1   The first operator
1558  * @param op2   The second operator
1559  * @return The created ia32 RotR node
1560  */
1561 static ir_node *gen_RotR(ir_node *node, ir_node *op1, ir_node *op2) {
1562         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror, match_immediate);
1563 }
1564
1565
1566
1567 /**
1568  * Creates an ia32 RotR or RotL (depending on the found pattern).
1569  *
1570  * @return The created ia32 RotL or RotR node
1571  */
1572 static ir_node *gen_Rot(ir_node *node) {
1573         ir_node *rotate = NULL;
1574         ir_node *op1    = get_Rot_left(node);
1575         ir_node *op2    = get_Rot_right(node);
1576
1577         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1578                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1579                  that means we can create a RotR instead of an Add and a RotL */
1580
1581         if (get_irn_op(op2) == op_Add) {
1582                 ir_node *add = op2;
1583                 ir_node *left = get_Add_left(add);
1584                 ir_node *right = get_Add_right(add);
1585                 if (is_Const(right)) {
1586                         tarval  *tv   = get_Const_tarval(right);
1587                         ir_mode *mode = get_irn_mode(node);
1588                         long     bits = get_mode_size_bits(mode);
1589
1590                         if (get_irn_op(left) == op_Minus &&
1591                                         tarval_is_long(tv)       &&
1592                                         get_tarval_long(tv) == bits &&
1593                                         bits                == 32)
1594                         {
1595                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1596                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1597                         }
1598                 }
1599         }
1600
1601         if (rotate == NULL) {
1602                 rotate = gen_RotL(node, op1, op2);
1603         }
1604
1605         return rotate;
1606 }
1607
1608
1609
1610 /**
1611  * Transforms a Minus node.
1612  *
1613  * @return The created ia32 Minus node
1614  */
1615 static ir_node *gen_Minus(ir_node *node)
1616 {
1617         ir_node   *op    = get_Minus_op(node);
1618         ir_node   *block = be_transform_node(get_nodes_block(node));
1619         ir_graph  *irg   = current_ir_graph;
1620         dbg_info  *dbgi  = get_irn_dbg_info(node);
1621         ir_mode   *mode  = get_irn_mode(node);
1622         ir_entity *ent;
1623         ir_node   *new_node;
1624         int        size;
1625
1626         if (mode_is_float(mode)) {
1627                 ir_node *new_op = be_transform_node(op);
1628                 if (ia32_cg_config.use_sse2) {
1629                         /* TODO: non-optimal... if we have many xXors, then we should
1630                          * rather create a load for the const and use that instead of
1631                          * several AM nodes... */
1632                         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1633                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(env_cg);
1634                         ir_node *nomem     = new_rd_NoMem(irg);
1635
1636                         new_node = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp,
1637                                                     nomem, new_op, noreg_xmm);
1638
1639                         size = get_mode_size_bits(mode);
1640                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1641
1642                         set_ia32_am_sc(new_node, ent);
1643                         set_ia32_op_type(new_node, ia32_AddrModeS);
1644                         set_ia32_ls_mode(new_node, mode);
1645                 } else {
1646                         new_node = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1647                 }
1648         } else {
1649                 new_node = gen_unop(node, op, new_rd_ia32_Neg, match_mode_neutral);
1650         }
1651
1652         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1653
1654         return new_node;
1655 }
1656
1657 /**
1658  * Transforms a Not node.
1659  *
1660  * @return The created ia32 Not node
1661  */
1662 static ir_node *gen_Not(ir_node *node) {
1663         ir_node *op   = get_Not_op(node);
1664
1665         assert(get_irn_mode(node) != mode_b); /* should be lowered already */
1666         assert (! mode_is_float(get_irn_mode(node)));
1667
1668         return gen_unop(node, op, new_rd_ia32_Not, match_mode_neutral);
1669 }
1670
1671
1672
1673 /**
1674  * Transforms an Abs node.
1675  *
1676  * @return The created ia32 Abs node
1677  */
1678 static ir_node *gen_Abs(ir_node *node)
1679 {
1680         ir_node   *block     = get_nodes_block(node);
1681         ir_node   *new_block = be_transform_node(block);
1682         ir_node   *op        = get_Abs_op(node);
1683         ir_graph  *irg       = current_ir_graph;
1684         dbg_info  *dbgi      = get_irn_dbg_info(node);
1685         ir_mode   *mode      = get_irn_mode(node);
1686         ir_node   *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1687         ir_node   *nomem     = new_NoMem();
1688         ir_node   *new_op;
1689         ir_node   *new_node;
1690         int        size;
1691         ir_entity *ent;
1692
1693         if (mode_is_float(mode)) {
1694                 new_op = be_transform_node(op);
1695
1696                 if (ia32_cg_config.use_sse2) {
1697                         ir_node *noreg_fp = ia32_new_NoReg_xmm(env_cg);
1698                         new_node = new_rd_ia32_xAnd(dbgi,irg, new_block, noreg_gp, noreg_gp,
1699                                                     nomem, new_op, noreg_fp);
1700
1701                         size = get_mode_size_bits(mode);
1702                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1703
1704                         set_ia32_am_sc(new_node, ent);
1705
1706                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1707
1708                         set_ia32_op_type(new_node, ia32_AddrModeS);
1709                         set_ia32_ls_mode(new_node, mode);
1710                 } else {
1711                         new_node = new_rd_ia32_vfabs(dbgi, irg, new_block, new_op);
1712                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1713                 }
1714         } else {
1715                 ir_node *xor, *pval, *sign_extension;
1716
1717                 if (get_mode_size_bits(mode) == 32) {
1718                         new_op = be_transform_node(op);
1719                 } else {
1720                         new_op = create_I2I_Conv(mode, mode_Is, dbgi, block, op, node);
1721                 }
1722
1723                 pval           = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1724                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block,
1725                                                            new_op, pval);
1726
1727                 add_irn_dep(pval, get_irg_frame(irg));
1728                 SET_IA32_ORIG_NODE(sign_extension,ia32_get_old_node_name(env_cg, node));
1729
1730                 xor = new_rd_ia32_Xor(dbgi, irg, new_block, noreg_gp, noreg_gp,
1731                                       nomem, new_op, sign_extension);
1732                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1733
1734                 new_node = new_rd_ia32_Sub(dbgi, irg, new_block, noreg_gp, noreg_gp,
1735                                            nomem, xor, sign_extension);
1736                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1737         }
1738
1739         return new_node;
1740 }
1741
1742 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
1743 {
1744         ir_graph *irg = current_ir_graph;
1745         ir_node  *flags;
1746         ir_node  *new_op;
1747         ir_node  *noreg;
1748         ir_node  *nomem;
1749         ir_node  *new_block;
1750         dbg_info *dbgi;
1751
1752         /* we have a Cmp as input */
1753         if(is_Proj(node)) {
1754                 ir_node *pred = get_Proj_pred(node);
1755                 if(is_Cmp(pred)) {
1756                         flags    = be_transform_node(pred);
1757                         *pnc_out = get_Proj_proj(node);
1758                         return flags;
1759                 }
1760         }
1761
1762         /* a mode_b value, we have to compare it against 0 */
1763         dbgi      = get_irn_dbg_info(node);
1764         new_block = be_transform_node(get_nodes_block(node));
1765         new_op    = be_transform_node(node);
1766         noreg     = ia32_new_NoReg_gp(env_cg);
1767         nomem     = new_NoMem();
1768         flags     = new_rd_ia32_Test(dbgi, irg, new_block, noreg, noreg, nomem,
1769                                      new_op, new_op, 0, 0);
1770         *pnc_out  = pn_Cmp_Lg;
1771         return flags;
1772 }
1773
1774 /**
1775  * Transforms a Load.
1776  *
1777  * @return the created ia32 Load node
1778  */
1779 static ir_node *gen_Load(ir_node *node) {
1780         ir_node  *old_block = get_nodes_block(node);
1781         ir_node  *block   = be_transform_node(old_block);
1782         ir_node  *ptr     = get_Load_ptr(node);
1783         ir_node  *mem     = get_Load_mem(node);
1784         ir_node  *new_mem = be_transform_node(mem);
1785         ir_node  *base;
1786         ir_node  *index;
1787         ir_graph *irg     = current_ir_graph;
1788         dbg_info *dbgi    = get_irn_dbg_info(node);
1789         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1790         ir_mode  *mode    = get_Load_mode(node);
1791         ir_mode  *res_mode;
1792         ir_node  *new_node;
1793         ia32_address_t addr;
1794
1795         /* construct load address */
1796         memset(&addr, 0, sizeof(addr));
1797         ia32_create_address_mode(&addr, ptr, /*force=*/0);
1798         base  = addr.base;
1799         index = addr.index;
1800
1801         if(base == NULL) {
1802                 base = noreg;
1803         } else {
1804                 base = be_transform_node(base);
1805         }
1806
1807         if(index == NULL) {
1808                 index = noreg;
1809         } else {
1810                 index = be_transform_node(index);
1811         }
1812
1813         if (mode_is_float(mode)) {
1814                 if (ia32_cg_config.use_sse2) {
1815                         new_node = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1816                                                      mode);
1817                         res_mode = mode_xmm;
1818                 } else {
1819                         new_node = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
1820                                                     mode);
1821                         res_mode = mode_vfp;
1822                 }
1823         } else {
1824                 assert(mode != mode_b);
1825
1826                 /* create a conv node with address mode for smaller modes */
1827                 if(get_mode_size_bits(mode) < 32) {
1828                         new_node = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index,
1829                                                         new_mem, noreg, mode);
1830                 } else {
1831                         new_node = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
1832                 }
1833                 res_mode = mode_Iu;
1834         }
1835
1836         set_irn_pinned(new_node, get_irn_pinned(node));
1837         set_ia32_op_type(new_node, ia32_AddrModeS);
1838         set_ia32_ls_mode(new_node, mode);
1839         set_address(new_node, &addr);
1840
1841         if(get_irn_pinned(node) == op_pin_state_floats) {
1842                 add_ia32_flags(new_node, arch_irn_flags_rematerializable);
1843         }
1844
1845         /* make sure we are scheduled behind the initial IncSP/Barrier
1846          * to avoid spills being placed before it
1847          */
1848         if (block == get_irg_start_block(irg)) {
1849                 add_irn_dep(new_node, get_irg_frame(irg));
1850         }
1851
1852         set_ia32_exc_label(new_node,
1853                            be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1854         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1855
1856         return new_node;
1857 }
1858
1859 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
1860                        ir_node *ptr, ir_node *other)
1861 {
1862         ir_node *load;
1863
1864         if(!is_Proj(node))
1865                 return 0;
1866
1867         /* we only use address mode if we're the only user of the load */
1868         if(get_irn_n_edges(node) > 1)
1869                 return 0;
1870
1871         load = get_Proj_pred(node);
1872         if(!is_Load(load))
1873                 return 0;
1874         if(get_nodes_block(load) != block)
1875                 return 0;
1876
1877         /* Store should be attached to the load */
1878         if(!is_Proj(mem) || get_Proj_pred(mem) != load)
1879                 return 0;
1880         /* store should have the same pointer as the load */
1881         if(get_Load_ptr(load) != ptr)
1882                 return 0;
1883
1884         /* don't do AM if other node inputs depend on the load (via mem-proj) */
1885         if(other != NULL && get_nodes_block(other) == block
1886                         && heights_reachable_in_block(heights, other, load))
1887                 return 0;
1888
1889         return 1;
1890 }
1891
1892 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
1893                               ir_node *mem, ir_node *ptr, ir_mode *mode,
1894                               construct_binop_dest_func *func,
1895                               construct_binop_dest_func *func8bit,
1896                                                           match_flags_t flags)
1897 {
1898         ir_node  *src_block = get_nodes_block(node);
1899         ir_node  *block;
1900         ir_node  *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1901         ir_graph *irg      = current_ir_graph;
1902         dbg_info *dbgi;
1903         ir_node  *new_node;
1904         ir_node  *new_op;
1905         int       commutative;
1906         ia32_address_mode_t  am;
1907         ia32_address_t      *addr = &am.addr;
1908         memset(&am, 0, sizeof(am));
1909
1910         assert(flags & match_dest_am);
1911         assert(flags & match_immediate); /* there is no destam node without... */
1912         commutative = (flags & match_commutative) != 0;
1913
1914         if(use_dest_am(src_block, op1, mem, ptr, op2)) {
1915                 build_address(&am, op1);
1916                 new_op = create_immediate_or_transform(op2, 0);
1917         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, op1)) {
1918                 build_address(&am, op2);
1919                 new_op = create_immediate_or_transform(op1, 0);
1920         } else {
1921                 return NULL;
1922         }
1923
1924         if(addr->base == NULL)
1925                 addr->base = noreg_gp;
1926         if(addr->index == NULL)
1927                 addr->index = noreg_gp;
1928         if(addr->mem == NULL)
1929                 addr->mem = new_NoMem();
1930
1931         dbgi  = get_irn_dbg_info(node);
1932         block = be_transform_node(src_block);
1933         if(get_mode_size_bits(mode) == 8) {
1934                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
1935                                     addr->mem, new_op);
1936         } else {
1937                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
1938                                 new_op);
1939         }
1940         set_address(new_node, addr);
1941         set_ia32_op_type(new_node, ia32_AddrModeD);
1942         set_ia32_ls_mode(new_node, mode);
1943         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1944
1945         return new_node;
1946 }
1947
1948 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
1949                              ir_node *ptr, ir_mode *mode,
1950                              construct_unop_dest_func *func)
1951 {
1952         ir_graph *irg      = current_ir_graph;
1953         ir_node *src_block = get_nodes_block(node);
1954         ir_node *block;
1955         dbg_info *dbgi;
1956         ir_node *new_node;
1957         ia32_address_mode_t  am;
1958         ia32_address_t *addr = &am.addr;
1959         memset(&am, 0, sizeof(am));
1960
1961         if(!use_dest_am(src_block, op, mem, ptr, NULL))
1962                 return NULL;
1963
1964         build_address(&am, op);
1965
1966         dbgi     = get_irn_dbg_info(node);
1967         block    = be_transform_node(src_block);
1968         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
1969         set_address(new_node, addr);
1970         set_ia32_op_type(new_node, ia32_AddrModeD);
1971         set_ia32_ls_mode(new_node, mode);
1972         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1973
1974         return new_node;
1975 }
1976
1977 static ir_node *try_create_SetMem(ir_node *node, ir_node *ptr, ir_node *mem) {
1978         ir_mode  *mode        = get_irn_mode(node);
1979         ir_node  *psi_true    = get_Psi_val(node, 0);
1980         ir_node  *psi_default = get_Psi_default(node);
1981         ir_graph *irg;
1982         ir_node  *cond;
1983         ir_node  *new_mem;
1984         dbg_info *dbgi;
1985         ir_node  *block;
1986         ir_node  *new_block;
1987         ir_node  *flags;
1988         ir_node  *new_node;
1989         int       negated;
1990         pn_Cmp    pnc;
1991         ia32_address_t addr;
1992
1993         if(get_mode_size_bits(mode) != 8)
1994                 return NULL;
1995
1996         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
1997                 negated = 0;
1998         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
1999                 negated = 1;
2000         } else {
2001                 return NULL;
2002         }
2003
2004         build_address_ptr(&addr, ptr, mem);
2005
2006         irg       = current_ir_graph;
2007         dbgi      = get_irn_dbg_info(node);
2008         block     = get_nodes_block(node);
2009         new_block = be_transform_node(block);
2010         cond      = get_Psi_cond(node, 0);
2011         flags     = get_flags_node(cond, &pnc);
2012         new_mem   = be_transform_node(mem);
2013         new_node  = new_rd_ia32_SetMem(dbgi, irg, new_block, addr.base,
2014                                        addr.index, addr.mem, flags, pnc, negated);
2015         set_address(new_node, &addr);
2016         set_ia32_op_type(new_node, ia32_AddrModeD);
2017         set_ia32_ls_mode(new_node, mode);
2018         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2019
2020         return new_node;
2021 }
2022
2023 static ir_node *try_create_dest_am(ir_node *node) {
2024         ir_node  *val  = get_Store_value(node);
2025         ir_node  *mem  = get_Store_mem(node);
2026         ir_node  *ptr  = get_Store_ptr(node);
2027         ir_mode  *mode = get_irn_mode(val);
2028         int       bits = get_mode_size_bits(mode);
2029         ir_node  *op1;
2030         ir_node  *op2;
2031         ir_node  *new_node;
2032
2033         /* handle only GP modes for now... */
2034         if(!mode_needs_gp_reg(mode))
2035                 return NULL;
2036
2037         while(1) {
2038                 /* store must be the only user of the val node */
2039                 if(get_irn_n_edges(val) > 1)
2040                         return NULL;
2041                 /* skip pointless convs */
2042                 if(is_Conv(val)) {
2043                         ir_node *conv_op   = get_Conv_op(val);
2044                         ir_mode *pred_mode = get_irn_mode(conv_op);
2045                         if(pred_mode == mode_b || bits <= get_mode_size_bits(pred_mode)) {
2046                                 val = conv_op;
2047                                 continue;
2048                         }
2049                 }
2050                 break;
2051         }
2052
2053         /* value must be in the same block */
2054         if(get_nodes_block(node) != get_nodes_block(val))
2055                 return NULL;
2056
2057         switch(get_irn_opcode(val)) {
2058         case iro_Add:
2059                 op1      = get_Add_left(val);
2060                 op2      = get_Add_right(val);
2061                 if(is_Const_1(op2)) {
2062                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2063                                                 new_rd_ia32_IncMem);
2064                         break;
2065                 } else if(is_Const_Minus_1(op2)) {
2066                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2067                                                 new_rd_ia32_DecMem);
2068                         break;
2069                 }
2070                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2071                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit,
2072                                          match_dest_am | match_commutative |
2073                                          match_immediate);
2074                 break;
2075         case iro_Sub:
2076                 op1      = get_Sub_left(val);
2077                 op2      = get_Sub_right(val);
2078                 if(is_Const(op2)) {
2079                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
2080                                    "found\n");
2081                 }
2082                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2083                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit,
2084                                          match_dest_am | match_immediate |
2085                                          match_immediate);
2086                 break;
2087         case iro_And:
2088                 op1      = get_And_left(val);
2089                 op2      = get_And_right(val);
2090                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2091                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit,
2092                                          match_dest_am | match_commutative |
2093                                          match_immediate);
2094                 break;
2095         case iro_Or:
2096                 op1      = get_Or_left(val);
2097                 op2      = get_Or_right(val);
2098                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2099                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit,
2100                                          match_dest_am | match_commutative |
2101                                          match_immediate);
2102                 break;
2103         case iro_Eor:
2104                 op1      = get_Eor_left(val);
2105                 op2      = get_Eor_right(val);
2106                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2107                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit,
2108                                          match_dest_am | match_commutative |
2109                                          match_immediate);
2110                 break;
2111         case iro_Shl:
2112                 op1      = get_Shl_left(val);
2113                 op2      = get_Shl_right(val);
2114                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2115                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem,
2116                                          match_dest_am | match_immediate);
2117                 break;
2118         case iro_Shr:
2119                 op1      = get_Shr_left(val);
2120                 op2      = get_Shr_right(val);
2121                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2122                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem,
2123                                          match_dest_am | match_immediate);
2124                 break;
2125         case iro_Shrs:
2126                 op1      = get_Shrs_left(val);
2127                 op2      = get_Shrs_right(val);
2128                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2129                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem,
2130                                          match_dest_am | match_immediate);
2131                 break;
2132         case iro_Rot:
2133                 op1      = get_Rot_left(val);
2134                 op2      = get_Rot_right(val);
2135                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2136                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem,
2137                                          match_dest_am | match_immediate);
2138                 break;
2139         /* TODO: match ROR patterns... */
2140         case iro_Psi:
2141                 new_node = try_create_SetMem(val, ptr, mem);
2142                 break;
2143         case iro_Minus:
2144                 op1      = get_Minus_op(val);
2145                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
2146                 break;
2147         case iro_Not:
2148                 /* should be lowered already */
2149                 assert(mode != mode_b);
2150                 op1      = get_Not_op(val);
2151                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
2152                 break;
2153         default:
2154                 return NULL;
2155         }
2156
2157         if(new_node != NULL) {
2158                 if(get_irn_pinned(new_node) != op_pin_state_pinned &&
2159                                 get_irn_pinned(node) == op_pin_state_pinned) {
2160                         set_irn_pinned(new_node, op_pin_state_pinned);
2161                 }
2162         }
2163
2164         return new_node;
2165 }
2166
2167 static int is_float_to_int32_conv(const ir_node *node)
2168 {
2169         ir_mode  *mode = get_irn_mode(node);
2170         ir_node  *conv_op;
2171         ir_mode  *conv_mode;
2172
2173         if(get_mode_size_bits(mode) != 32 || !mode_needs_gp_reg(mode))
2174                 return 0;
2175
2176         if(!is_Conv(node))
2177                 return 0;
2178         conv_op   = get_Conv_op(node);
2179         conv_mode = get_irn_mode(conv_op);
2180
2181         if(!mode_is_float(conv_mode))
2182                 return 0;
2183
2184         return 1;
2185 }
2186
2187 /**
2188  * Transforms a Store.
2189  *
2190  * @return the created ia32 Store node
2191  */
2192 static ir_node *gen_Store(ir_node *node)
2193 {
2194         ir_node  *block     = get_nodes_block(node);
2195         ir_node  *new_block = be_transform_node(block);
2196         ir_node  *ptr       = get_Store_ptr(node);
2197         ir_node  *val       = get_Store_value(node);
2198         ir_node  *mem       = get_Store_mem(node);
2199         ir_graph *irg       = current_ir_graph;
2200         dbg_info *dbgi      = get_irn_dbg_info(node);
2201         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2202         ir_mode  *mode      = get_irn_mode(val);
2203         ir_node  *new_val;
2204         ir_node  *new_node;
2205         ia32_address_t addr;
2206
2207         /* check for destination address mode */
2208         new_node = try_create_dest_am(node);
2209         if(new_node != NULL)
2210                 return new_node;
2211
2212         /* construct store address */
2213         memset(&addr, 0, sizeof(addr));
2214         ia32_create_address_mode(&addr, ptr, /*force=*/0);
2215
2216         if(addr.base == NULL) {
2217                 addr.base = noreg;
2218         } else {
2219                 addr.base = be_transform_node(addr.base);
2220         }
2221
2222         if(addr.index == NULL) {
2223                 addr.index = noreg;
2224         } else {
2225                 addr.index = be_transform_node(addr.index);
2226         }
2227         addr.mem = be_transform_node(mem);
2228
2229         if (mode_is_float(mode)) {
2230                 /* convs (and strict-convs) before stores are unnecessary if the mode
2231                    is the same */
2232                 while(is_Conv(val) && mode == get_irn_mode(get_Conv_op(val))) {
2233                         val = get_Conv_op(val);
2234                 }
2235                 new_val = be_transform_node(val);
2236                 if (ia32_cg_config.use_sse2) {
2237                         new_node = new_rd_ia32_xStore(dbgi, irg, new_block, addr.base,
2238                                                       addr.index, addr.mem, new_val);
2239                 } else {
2240                         new_node = new_rd_ia32_vfst(dbgi, irg, new_block, addr.base,
2241                                                     addr.index, addr.mem, new_val, mode);
2242                 }
2243         } else if(is_float_to_int32_conv(val)) {
2244                 ir_node *trunc_mode = ia32_new_Fpu_truncate(env_cg);
2245                 val = get_Conv_op(val);
2246
2247                 /* convs (and strict-convs) before stores are unnecessary if the mode
2248                    is the same */
2249                 while(is_Conv(val) && mode == get_irn_mode(get_Conv_op(val))) {
2250                         val = get_Conv_op(val);
2251                 }
2252                 new_val = be_transform_node(val);
2253
2254                 new_node = new_rd_ia32_vfist(dbgi, irg, new_block, addr.base,
2255                                              addr.index, addr.mem, new_val, trunc_mode);
2256         } else {
2257                 new_val = create_immediate_or_transform(val, 0);
2258                 assert(mode != mode_b);
2259
2260                 if (get_mode_size_bits(mode) == 8) {
2261                         new_node = new_rd_ia32_Store8Bit(dbgi, irg, new_block, addr.base,
2262                                                          addr.index, addr.mem, new_val);
2263                 } else {
2264                         new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2265                                                      addr.index, addr.mem, new_val);
2266                 }
2267         }
2268
2269         set_irn_pinned(new_node, get_irn_pinned(node));
2270         set_ia32_op_type(new_node, ia32_AddrModeD);
2271         set_ia32_ls_mode(new_node, mode);
2272
2273         set_ia32_exc_label(new_node,
2274                            be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
2275         set_address(new_node, &addr);
2276         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2277
2278         return new_node;
2279 }
2280
2281 static ir_node *create_Switch(ir_node *node)
2282 {
2283         ir_graph *irg       = current_ir_graph;
2284         dbg_info *dbgi      = get_irn_dbg_info(node);
2285         ir_node  *block     = be_transform_node(get_nodes_block(node));
2286         ir_node  *sel       = get_Cond_selector(node);
2287         ir_node  *new_sel   = be_transform_node(sel);
2288         int       switch_min = INT_MAX;
2289         ir_node  *new_node;
2290         const ir_edge_t *edge;
2291
2292         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
2293
2294         /* determine the smallest switch case value */
2295         foreach_out_edge(node, edge) {
2296                 ir_node *proj = get_edge_src_irn(edge);
2297                 int      pn   = get_Proj_proj(proj);
2298                 if(pn < switch_min)
2299                         switch_min = pn;
2300         }
2301
2302         if (switch_min != 0) {
2303                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
2304
2305                 /* if smallest switch case is not 0 we need an additional sub */
2306                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
2307                 add_ia32_am_offs_int(new_sel, -switch_min);
2308                 set_ia32_op_type(new_sel, ia32_AddrModeS);
2309
2310                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
2311         }
2312
2313         new_node = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel,
2314                                          get_Cond_defaultProj(node));
2315         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2316
2317         return new_node;
2318 }
2319
2320 static ir_node *gen_Cond(ir_node *node) {
2321         ir_node  *block     = get_nodes_block(node);
2322         ir_node  *new_block = be_transform_node(block);
2323         ir_graph *irg       = current_ir_graph;
2324         dbg_info *dbgi      = get_irn_dbg_info(node);
2325         ir_node  *sel       = get_Cond_selector(node);
2326         ir_mode  *sel_mode  = get_irn_mode(sel);
2327         ir_node  *flags     = NULL;
2328         ir_node  *new_node;
2329         pn_Cmp    pnc;
2330
2331         if (sel_mode != mode_b) {
2332                 return create_Switch(node);
2333         }
2334
2335         /* we get flags from a cmp */
2336         flags = get_flags_node(sel, &pnc);
2337
2338         new_node = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2339         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2340
2341         return new_node;
2342 }
2343
2344
2345
2346 /**
2347  * Transforms a CopyB node.
2348  *
2349  * @return The transformed node.
2350  */
2351 static ir_node *gen_CopyB(ir_node *node) {
2352         ir_node  *block    = be_transform_node(get_nodes_block(node));
2353         ir_node  *src      = get_CopyB_src(node);
2354         ir_node  *new_src  = be_transform_node(src);
2355         ir_node  *dst      = get_CopyB_dst(node);
2356         ir_node  *new_dst  = be_transform_node(dst);
2357         ir_node  *mem      = get_CopyB_mem(node);
2358         ir_node  *new_mem  = be_transform_node(mem);
2359         ir_node  *res      = NULL;
2360         ir_graph *irg      = current_ir_graph;
2361         dbg_info *dbgi     = get_irn_dbg_info(node);
2362         int      size      = get_type_size_bytes(get_CopyB_type(node));
2363         int      rem;
2364
2365         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
2366         /* then we need the size explicitly in ECX.                    */
2367         if (size >= 32 * 4) {
2368                 rem = size & 0x3; /* size % 4 */
2369                 size >>= 2;
2370
2371                 res = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, size);
2372                 add_irn_dep(res, get_irg_frame(irg));
2373
2374                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem, rem);
2375         } else {
2376                 if(size == 0) {
2377                         ir_fprintf(stderr, "Optimisation warning copyb %+F with size <4\n",
2378                                    node);
2379                 }
2380                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem, size);
2381         }
2382
2383         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2384
2385         return res;
2386 }
2387
2388 static ir_node *gen_be_Copy(ir_node *node)
2389 {
2390         ir_node *new_node = be_duplicate_node(node);
2391         ir_mode *mode     = get_irn_mode(new_node);
2392
2393         if (mode_needs_gp_reg(mode)) {
2394                 set_irn_mode(new_node, mode_Iu);
2395         }
2396
2397         return new_node;
2398 }
2399
2400 static ir_node *create_Fucom(ir_node *node)
2401 {
2402         ir_graph *irg       = current_ir_graph;
2403         dbg_info *dbgi      = get_irn_dbg_info(node);
2404         ir_node  *block     = get_nodes_block(node);
2405         ir_node  *new_block = be_transform_node(block);
2406         ir_node  *left      = get_Cmp_left(node);
2407         ir_node  *new_left  = be_transform_node(left);
2408         ir_node  *right     = get_Cmp_right(node);
2409         ir_node  *new_right;
2410         ir_node  *new_node;
2411
2412         if(ia32_cg_config.use_fucomi) {
2413                 new_right = be_transform_node(right);
2414                 new_node  = new_rd_ia32_vFucomi(dbgi, irg, new_block, new_left,
2415                                                 new_right, 0);
2416                 set_ia32_commutative(new_node);
2417                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2418         } else {
2419                 if(ia32_cg_config.use_ftst && is_Const_0(right)) {
2420                         new_node = new_rd_ia32_vFtstFnstsw(dbgi, irg, new_block, new_left,
2421                                                            0);
2422                 } else {
2423                         new_right = be_transform_node(right);
2424                         new_node  = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left,
2425                                                                                                  new_right, 0);
2426                 }
2427
2428                 set_ia32_commutative(new_node);
2429
2430                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2431
2432                 new_node = new_rd_ia32_Sahf(dbgi, irg, new_block, new_node);
2433                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2434         }
2435
2436         return new_node;
2437 }
2438
2439 static ir_node *create_Ucomi(ir_node *node)
2440 {
2441         ir_graph *irg       = current_ir_graph;
2442         dbg_info *dbgi      = get_irn_dbg_info(node);
2443         ir_node  *src_block = get_nodes_block(node);
2444         ir_node  *new_block = be_transform_node(src_block);
2445         ir_node  *left      = get_Cmp_left(node);
2446         ir_node  *right     = get_Cmp_right(node);
2447         ir_node  *new_node;
2448         ia32_address_mode_t  am;
2449         ia32_address_t      *addr = &am.addr;
2450
2451         match_arguments(&am, src_block, left, right, NULL,
2452                         match_commutative | match_am);
2453
2454         new_node = new_rd_ia32_Ucomi(dbgi, irg, new_block, addr->base, addr->index,
2455                                      addr->mem, am.new_op1, am.new_op2,
2456                                      am.ins_permuted);
2457         set_am_attributes(new_node, &am);
2458
2459         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2460
2461         new_node = fix_mem_proj(new_node, &am);
2462
2463         return new_node;
2464 }
2465
2466 /**
2467  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2468  * to fold an and into a test node
2469  */
2470 static int can_fold_test_and(ir_node *node)
2471 {
2472         const ir_edge_t *edge;
2473
2474         /** we can only have eq and lg projs */
2475         foreach_out_edge(node, edge) {
2476                 ir_node *proj = get_edge_src_irn(edge);
2477                 pn_Cmp   pnc  = get_Proj_proj(proj);
2478                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2479                         return 0;
2480         }
2481
2482         return 1;
2483 }
2484
2485 static ir_node *gen_Cmp(ir_node *node)
2486 {
2487         ir_graph *irg       = current_ir_graph;
2488         dbg_info *dbgi      = get_irn_dbg_info(node);
2489         ir_node  *block     = get_nodes_block(node);
2490         ir_node  *new_block = be_transform_node(block);
2491         ir_node  *left      = get_Cmp_left(node);
2492         ir_node  *right     = get_Cmp_right(node);
2493         ir_mode  *cmp_mode  = get_irn_mode(left);
2494         ir_node  *new_node;
2495         ia32_address_mode_t  am;
2496         ia32_address_t      *addr = &am.addr;
2497         int                  cmp_unsigned;
2498
2499         if(mode_is_float(cmp_mode)) {
2500                 if (ia32_cg_config.use_sse2) {
2501                         return create_Ucomi(node);
2502                 } else {
2503                         return create_Fucom(node);
2504                 }
2505         }
2506
2507         assert(mode_needs_gp_reg(cmp_mode));
2508
2509         /* we prefer the Test instruction where possible except cases where
2510          * we can use SourceAM */
2511         cmp_unsigned = !mode_is_signed(cmp_mode);
2512         if (is_Const_0(right)) {
2513                 if (is_And(left) &&
2514                                 get_irn_n_edges(left) == 1 &&
2515                                 can_fold_test_and(node)) {
2516                         /* Test(and_left, and_right) */
2517                         ir_node *and_left  = get_And_left(left);
2518                         ir_node *and_right = get_And_right(left);
2519                         ir_mode *mode      = get_irn_mode(and_left);
2520
2521                         match_arguments(&am, block, and_left, and_right, NULL,
2522                                         match_commutative |
2523                                         match_am | match_8bit_am | match_16bit_am |
2524                                         match_am_and_immediates | match_immediate |
2525                                         match_8bit | match_16bit);
2526                         if (get_mode_size_bits(mode) == 8) {
2527                                 new_node = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2528                                                                 addr->index, addr->mem, am.new_op1,
2529                                                                 am.new_op2, am.ins_permuted,
2530                                                                 cmp_unsigned);
2531                         } else {
2532                                 new_node = new_rd_ia32_Test(dbgi, irg, new_block, addr->base,
2533                                                             addr->index, addr->mem, am.new_op1,
2534                                                             am.new_op2, am.ins_permuted, cmp_unsigned);
2535                         }
2536                 } else {
2537                         match_arguments(&am, block, NULL, left, NULL,
2538                                         match_am | match_8bit_am | match_16bit_am |
2539                                         match_8bit | match_16bit);
2540                         if (am.op_type == ia32_AddrModeS) {
2541                                 /* Cmp(AM, 0) */
2542                                 ir_node *imm_zero = try_create_Immediate(right, 0);
2543                                 if (get_mode_size_bits(cmp_mode) == 8) {
2544                                         new_node = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base,
2545                                                                        addr->index, addr->mem, am.new_op2,
2546                                                                        imm_zero, am.ins_permuted,
2547                                                                        cmp_unsigned);
2548                                 } else {
2549                                         new_node = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base,
2550                                                                    addr->index, addr->mem, am.new_op2,
2551                                                                    imm_zero, am.ins_permuted, cmp_unsigned);
2552                                 }
2553                         } else {
2554                                 /* Test(left, left) */
2555                                 if (get_mode_size_bits(cmp_mode) == 8) {
2556                                         new_node = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2557                                                                         addr->index, addr->mem, am.new_op2,
2558                                                                         am.new_op2, am.ins_permuted,
2559                                                                         cmp_unsigned);
2560                                 } else {
2561                                         new_node = new_rd_ia32_Test(dbgi, irg, new_block, addr->base,
2562                                                                     addr->index, addr->mem, am.new_op2,
2563                                                                     am.new_op2, am.ins_permuted,
2564                                                                     cmp_unsigned);
2565                                 }
2566                         }
2567                 }
2568         } else {
2569                 /* Cmp(left, right) */
2570                 match_arguments(&am, block, left, right, NULL,
2571                                 match_commutative | match_am | match_8bit_am |
2572                                 match_16bit_am | match_am_and_immediates |
2573                                 match_immediate | match_8bit | match_16bit);
2574                 if (get_mode_size_bits(cmp_mode) == 8) {
2575                         new_node = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base,
2576                                                        addr->index, addr->mem, am.new_op1,
2577                                                        am.new_op2, am.ins_permuted,
2578                                                        cmp_unsigned);
2579                 } else {
2580                         new_node = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base,
2581                                                    addr->index, addr->mem, am.new_op1,
2582                                                    am.new_op2, am.ins_permuted, cmp_unsigned);
2583                 }
2584         }
2585         set_am_attributes(new_node, &am);
2586         assert(cmp_mode != NULL);
2587         set_ia32_ls_mode(new_node, cmp_mode);
2588
2589         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2590
2591         new_node = fix_mem_proj(new_node, &am);
2592
2593         return new_node;
2594 }
2595
2596 static ir_node *create_CMov(ir_node *node, ir_node *flags, ir_node *new_flags,
2597                             pn_Cmp pnc)
2598 {
2599         ir_graph            *irg           = current_ir_graph;
2600         dbg_info            *dbgi          = get_irn_dbg_info(node);
2601         ir_node             *block         = get_nodes_block(node);
2602         ir_node             *new_block     = be_transform_node(block);
2603         ir_node             *val_true      = get_Psi_val(node, 0);
2604         ir_node             *val_false     = get_Psi_default(node);
2605         ir_node             *new_node;
2606         match_flags_t        match_flags;
2607         ia32_address_mode_t  am;
2608         ia32_address_t      *addr;
2609
2610         assert(ia32_cg_config.use_cmov);
2611         assert(mode_needs_gp_reg(get_irn_mode(val_true)));
2612
2613         addr = &am.addr;
2614
2615         match_flags = match_commutative | match_am | match_16bit_am |
2616                       match_mode_neutral;
2617
2618         match_arguments(&am, block, val_false, val_true, flags, match_flags);
2619
2620         new_node = new_rd_ia32_CMov(dbgi, irg, new_block, addr->base, addr->index,
2621                                     addr->mem, am.new_op1, am.new_op2, new_flags,
2622                                     am.ins_permuted, pnc);
2623         set_am_attributes(new_node, &am);
2624
2625         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2626
2627         new_node = fix_mem_proj(new_node, &am);
2628
2629         return new_node;
2630 }
2631
2632
2633
2634 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2635                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node,
2636                                  int ins_permuted)
2637 {
2638         ir_graph *irg   = current_ir_graph;
2639         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2640         ir_node  *nomem = new_NoMem();
2641         ir_mode  *mode  = get_irn_mode(orig_node);
2642         ir_node  *new_node;
2643
2644         new_node = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc, ins_permuted);
2645         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2646
2647         /* we might need to conv the result up */
2648         if(get_mode_size_bits(mode) > 8) {
2649                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2650                                                     nomem, new_node, mode_Bu);
2651                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2652         }
2653
2654         return new_node;
2655 }
2656
2657 /**
2658  * Transforms a Psi node into CMov.
2659  *
2660  * @return The transformed node.
2661  */
2662 static ir_node *gen_Psi(ir_node *node)
2663 {
2664         dbg_info *dbgi        = get_irn_dbg_info(node);
2665         ir_node  *block       = get_nodes_block(node);
2666         ir_node  *new_block   = be_transform_node(block);
2667         ir_node  *psi_true    = get_Psi_val(node, 0);
2668         ir_node  *psi_default = get_Psi_default(node);
2669         ir_node  *cond        = get_Psi_cond(node, 0);
2670         ir_node  *flags       = NULL;
2671         ir_node  *new_node;
2672         pn_Cmp    pnc;
2673
2674         assert(get_Psi_n_conds(node) == 1);
2675         assert(get_irn_mode(cond) == mode_b);
2676         assert(mode_needs_gp_reg(get_irn_mode(node)));
2677
2678         flags = get_flags_node(cond, &pnc);
2679
2680         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2681                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, 0);
2682         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2683                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, 1);
2684         } else {
2685                 new_node = create_CMov(node, cond, flags, pnc);
2686         }
2687         return new_node;
2688 }
2689
2690
2691 /**
2692  * Create a conversion from x87 state register to general purpose.
2693  */
2694 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2695         ir_node         *block      = be_transform_node(get_nodes_block(node));
2696         ir_node         *op         = get_Conv_op(node);
2697         ir_node         *new_op     = be_transform_node(op);
2698         ia32_code_gen_t *cg         = env_cg;
2699         ir_graph        *irg        = current_ir_graph;
2700         dbg_info        *dbgi       = get_irn_dbg_info(node);
2701         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2702         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2703         ir_mode         *mode       = get_irn_mode(node);
2704         ir_node         *fist, *load;
2705
2706         /* do a fist */
2707         fist = new_rd_ia32_vfist(dbgi, irg, block, get_irg_frame(irg), noreg,
2708                                  new_NoMem(), new_op, trunc_mode);
2709
2710         set_irn_pinned(fist, op_pin_state_floats);
2711         set_ia32_use_frame(fist);
2712         set_ia32_op_type(fist, ia32_AddrModeD);
2713
2714         assert(get_mode_size_bits(mode) <= 32);
2715         /* exception we can only store signed 32 bit integers, so for unsigned
2716            we store a 64bit (signed) integer and load the lower bits */
2717         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
2718                 set_ia32_ls_mode(fist, mode_Ls);
2719         } else {
2720                 set_ia32_ls_mode(fist, mode_Is);
2721         }
2722         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2723
2724         /* do a Load */
2725         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2726
2727         set_irn_pinned(load, op_pin_state_floats);
2728         set_ia32_use_frame(load);
2729         set_ia32_op_type(load, ia32_AddrModeS);
2730         set_ia32_ls_mode(load, mode_Is);
2731         if(get_ia32_ls_mode(fist) == mode_Ls) {
2732                 ia32_attr_t *attr = get_ia32_attr(load);
2733                 attr->data.need_64bit_stackent = 1;
2734         } else {
2735                 ia32_attr_t *attr = get_ia32_attr(load);
2736                 attr->data.need_32bit_stackent = 1;
2737         }
2738         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2739
2740         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2741 }
2742
2743 /**
2744  * Creates a x87 strict Conv by placing a Sore and a Load
2745  */
2746 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
2747 {
2748         ir_node  *block    = get_nodes_block(node);
2749         ir_graph *irg      = current_ir_graph;
2750         dbg_info *dbgi     = get_irn_dbg_info(node);
2751         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2752         ir_node  *nomem    = new_NoMem();
2753         ir_node  *frame    = get_irg_frame(irg);
2754         ir_node  *store, *load;
2755         ir_node  *new_node;
2756
2757         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
2758                                  tgt_mode);
2759         set_ia32_use_frame(store);
2760         set_ia32_op_type(store, ia32_AddrModeD);
2761         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2762
2763         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2764                                 tgt_mode);
2765         set_ia32_use_frame(load);
2766         set_ia32_op_type(load, ia32_AddrModeS);
2767         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
2768
2769         new_node = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2770         return new_node;
2771 }
2772
2773 static ir_node *create_Immediate(ir_entity *symconst, int symconst_sign, long val)
2774 {
2775         ir_graph *irg         = current_ir_graph;
2776         ir_node  *start_block = get_irg_start_block(irg);
2777         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block,
2778                                                       symconst, symconst_sign, val);
2779         arch_set_irn_register(env_cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
2780
2781         return immediate;
2782 }
2783
2784 /**
2785  * Create a conversion from general purpose to x87 register
2786  */
2787 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2788         ir_node  *src_block = get_nodes_block(node);
2789         ir_node  *block     = be_transform_node(src_block);
2790         ir_graph *irg       = current_ir_graph;
2791         dbg_info *dbgi      = get_irn_dbg_info(node);
2792         ir_node  *op        = get_Conv_op(node);
2793         ir_node  *new_op    = NULL;
2794         ir_node  *noreg;
2795         ir_node  *nomem;
2796         ir_mode  *mode;
2797         ir_mode  *store_mode;
2798         ir_node  *fild;
2799         ir_node  *store;
2800         ir_node  *new_node;
2801         int       src_bits;
2802
2803         /* fild can use source AM if the operand is a signed 32bit integer */
2804         if (src_mode == mode_Is) {
2805                 ia32_address_mode_t am;
2806
2807                 match_arguments(&am, src_block, NULL, op, NULL,
2808                                 match_am | match_try_am);
2809                 if (am.op_type == ia32_AddrModeS) {
2810                         ia32_address_t *addr = &am.addr;
2811
2812                         fild     = new_rd_ia32_vfild(dbgi, irg, block, addr->base,
2813                                                      addr->index, addr->mem);
2814                         new_node = new_r_Proj(irg, block, fild, mode_vfp,
2815                                               pn_ia32_vfild_res);
2816
2817                         set_am_attributes(fild, &am);
2818                         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
2819
2820                         fix_mem_proj(fild, &am);
2821
2822                         return new_node;
2823                 }
2824         }
2825         if(new_op == NULL) {
2826                 new_op = be_transform_node(op);
2827         }
2828
2829         noreg  = ia32_new_NoReg_gp(env_cg);
2830         nomem  = new_NoMem();
2831         mode   = get_irn_mode(op);
2832
2833         /* first convert to 32 bit signed if necessary */
2834         src_bits = get_mode_size_bits(src_mode);
2835         if (src_bits == 8) {
2836                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
2837                                                   new_op, src_mode);
2838                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2839                 mode = mode_Is;
2840         } else if (src_bits < 32) {
2841                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
2842                                               new_op, src_mode);
2843                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2844                 mode = mode_Is;
2845         }
2846
2847         assert(get_mode_size_bits(mode) == 32);
2848
2849         /* do a store */
2850         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
2851                                   new_op);
2852
2853         set_ia32_use_frame(store);
2854         set_ia32_op_type(store, ia32_AddrModeD);
2855         set_ia32_ls_mode(store, mode_Iu);
2856
2857         /* exception for 32bit unsigned, do a 64bit spill+load */
2858         if(!mode_is_signed(mode)) {
2859                 ir_node *in[2];
2860                 /* store a zero */
2861                 ir_node *zero_const = create_Immediate(NULL, 0, 0);
2862
2863                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
2864                                                         get_irg_frame(irg), noreg, nomem,
2865                                                         zero_const);
2866
2867                 set_ia32_use_frame(zero_store);
2868                 set_ia32_op_type(zero_store, ia32_AddrModeD);
2869                 add_ia32_am_offs_int(zero_store, 4);
2870                 set_ia32_ls_mode(zero_store, mode_Iu);
2871
2872                 in[0] = zero_store;
2873                 in[1] = store;
2874
2875                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
2876                 store_mode = mode_Ls;
2877         } else {
2878                 store_mode = mode_Is;
2879         }
2880
2881         /* do a fild */
2882         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2883
2884         set_ia32_use_frame(fild);
2885         set_ia32_op_type(fild, ia32_AddrModeS);
2886         set_ia32_ls_mode(fild, store_mode);
2887
2888         new_node = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2889
2890         return new_node;
2891 }
2892
2893 /**
2894  * Create a conversion from one integer mode into another one
2895  */
2896 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
2897                                 dbg_info *dbgi, ir_node *block, ir_node *op,
2898                                 ir_node *node)
2899 {
2900         ir_graph *irg       = current_ir_graph;
2901         int       src_bits  = get_mode_size_bits(src_mode);
2902         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2903         ir_node  *new_block = be_transform_node(block);
2904         ir_node  *new_node;
2905         ir_mode  *smaller_mode;
2906         int       smaller_bits;
2907         ia32_address_mode_t  am;
2908         ia32_address_t      *addr = &am.addr;
2909
2910         (void) node;
2911         if (src_bits < tgt_bits) {
2912                 smaller_mode = src_mode;
2913                 smaller_bits = src_bits;
2914         } else {
2915                 smaller_mode = tgt_mode;
2916                 smaller_bits = tgt_bits;
2917         }
2918
2919 #ifdef DEBUG_libfirm
2920         if(is_Const(op)) {
2921                 ir_fprintf(stderr, "Optimisation warning: conv after constant %+F\n",
2922                            op);
2923         }
2924 #endif
2925
2926         match_arguments(&am, block, NULL, op, NULL,
2927                         match_8bit | match_16bit |
2928                         match_am | match_8bit_am | match_16bit_am);
2929         if (smaller_bits == 8) {
2930                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
2931                                                     addr->index, addr->mem, am.new_op2,
2932                                                     smaller_mode);
2933         } else {
2934                 new_node = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
2935                                                 addr->index, addr->mem, am.new_op2,
2936                                                 smaller_mode);
2937         }
2938         set_am_attributes(new_node, &am);
2939         /* match_arguments assume that out-mode = in-mode, this isn't true here
2940          * so fix it */
2941         set_ia32_ls_mode(new_node, smaller_mode);
2942         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2943         new_node = fix_mem_proj(new_node, &am);
2944         return new_node;
2945 }
2946
2947 /**
2948  * Transforms a Conv node.
2949  *
2950  * @return The created ia32 Conv node
2951  */
2952 static ir_node *gen_Conv(ir_node *node) {
2953         ir_node  *block     = get_nodes_block(node);
2954         ir_node  *new_block = be_transform_node(block);
2955         ir_node  *op        = get_Conv_op(node);
2956         ir_node  *new_op    = NULL;
2957         ir_graph *irg       = current_ir_graph;
2958         dbg_info *dbgi      = get_irn_dbg_info(node);
2959         ir_mode  *src_mode  = get_irn_mode(op);
2960         ir_mode  *tgt_mode  = get_irn_mode(node);
2961         int       src_bits  = get_mode_size_bits(src_mode);
2962         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2963         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2964         ir_node  *nomem     = new_rd_NoMem(irg);
2965         ir_node  *res       = NULL;
2966
2967         if (src_mode == mode_b) {
2968                 assert(mode_is_int(tgt_mode));
2969                 /* nothing to do, we already model bools as 0/1 ints */
2970                 return be_transform_node(op);
2971         }
2972
2973         if (src_mode == tgt_mode) {
2974                 if (get_Conv_strict(node)) {
2975                         if (ia32_cg_config.use_sse2) {
2976                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2977                                 return be_transform_node(op);
2978                         }
2979                 } else {
2980                         /* this should be optimized already, but who knows... */
2981                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2982                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2983                         return be_transform_node(op);
2984                 }
2985         }
2986
2987         if (mode_is_float(src_mode)) {
2988                 new_op = be_transform_node(op);
2989                 /* we convert from float ... */
2990                 if (mode_is_float(tgt_mode)) {
2991                         if(src_mode == mode_E && tgt_mode == mode_D
2992                                         && !get_Conv_strict(node)) {
2993                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2994                                 return new_op;
2995                         }
2996
2997                         /* ... to float */
2998                         if (ia32_cg_config.use_sse2) {
2999                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
3000                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
3001                                                              nomem, new_op);
3002                                 set_ia32_ls_mode(res, tgt_mode);
3003                         } else {
3004                                 if(get_Conv_strict(node)) {
3005                                         res = gen_x87_strict_conv(tgt_mode, new_op);
3006                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
3007                                         return res;
3008                                 }
3009                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
3010                                 return new_op;
3011                         }
3012                 } else {
3013                         /* ... to int */
3014                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
3015                         if (ia32_cg_config.use_sse2) {
3016                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
3017                                                             nomem, new_op);
3018                                 set_ia32_ls_mode(res, src_mode);
3019                         } else {
3020                                 return gen_x87_fp_to_gp(node);
3021                         }
3022                 }
3023         } else {
3024                 /* we convert from int ... */
3025                 if (mode_is_float(tgt_mode)) {
3026                         /* ... to float */
3027                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
3028                         if (ia32_cg_config.use_sse2) {
3029                                 new_op = be_transform_node(op);
3030                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
3031                                                             nomem, new_op);
3032                                 set_ia32_ls_mode(res, tgt_mode);
3033                         } else {
3034                                 res = gen_x87_gp_to_fp(node, src_mode);
3035                                 if(get_Conv_strict(node)) {
3036                                         res = gen_x87_strict_conv(tgt_mode, res);
3037                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
3038                                                            ia32_get_old_node_name(env_cg, node));
3039                                 }
3040                                 return res;
3041                         }
3042                 } else if(tgt_mode == mode_b) {
3043                         /* mode_b lowering already took care that we only have 0/1 values */
3044                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3045                             src_mode, tgt_mode));
3046                         return be_transform_node(op);
3047                 } else {
3048                         /* to int */
3049                         if (src_bits == tgt_bits) {
3050                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3051                                     src_mode, tgt_mode));
3052                                 return be_transform_node(op);
3053                         }
3054
3055                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
3056                         return res;
3057                 }
3058         }
3059
3060         return res;
3061 }
3062
3063 static int check_immediate_constraint(long val, char immediate_constraint_type)
3064 {
3065         switch (immediate_constraint_type) {
3066         case 0:
3067                 return 1;
3068         case 'I':
3069                 return val >= 0 && val <= 32;
3070         case 'J':
3071                 return val >= 0 && val <= 63;
3072         case 'K':
3073                 return val >= -128 && val <= 127;
3074         case 'L':
3075                 return val == 0xff || val == 0xffff;
3076         case 'M':
3077                 return val >= 0 && val <= 3;
3078         case 'N':
3079                 return val >= 0 && val <= 255;
3080         case 'O':
3081                 return val >= 0 && val <= 127;
3082         default:
3083                 break;
3084         }
3085         panic("Invalid immediate constraint found");
3086         return 0;
3087 }
3088
3089 static ir_node *try_create_Immediate(ir_node *node,
3090                                      char immediate_constraint_type)
3091 {
3092         int          minus         = 0;
3093         tarval      *offset        = NULL;
3094         int          offset_sign   = 0;
3095         long         val = 0;
3096         ir_entity   *symconst_ent  = NULL;
3097         int          symconst_sign = 0;
3098         ir_mode     *mode;
3099         ir_node     *cnst          = NULL;
3100         ir_node     *symconst      = NULL;
3101         ir_node     *new_node;
3102
3103         mode = get_irn_mode(node);
3104         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
3105                 return NULL;
3106         }
3107
3108         if(is_Minus(node)) {
3109                 minus = 1;
3110                 node  = get_Minus_op(node);
3111         }
3112
3113         if(is_Const(node)) {
3114                 cnst        = node;
3115                 symconst    = NULL;
3116                 offset_sign = minus;
3117         } else if(is_SymConst(node)) {
3118                 cnst          = NULL;
3119                 symconst      = node;
3120                 symconst_sign = minus;
3121         } else if(is_Add(node)) {
3122                 ir_node *left  = get_Add_left(node);
3123                 ir_node *right = get_Add_right(node);
3124                 if(is_Const(left) && is_SymConst(right)) {
3125                         cnst          = left;
3126                         symconst      = right;
3127                         symconst_sign = minus;
3128                         offset_sign   = minus;
3129                 } else if(is_SymConst(left) && is_Const(right)) {
3130                         cnst          = right;
3131                         symconst      = left;
3132                         symconst_sign = minus;
3133                         offset_sign   = minus;
3134                 }
3135         } else if(is_Sub(node)) {
3136                 ir_node *left  = get_Sub_left(node);
3137                 ir_node *right = get_Sub_right(node);
3138                 if(is_Const(left) && is_SymConst(right)) {
3139                         cnst          = left;
3140                         symconst      = right;
3141                         symconst_sign = !minus;
3142                         offset_sign   = minus;
3143                 } else if(is_SymConst(left) && is_Const(right)) {
3144                         cnst          = right;
3145                         symconst      = left;
3146                         symconst_sign = minus;
3147                         offset_sign   = !minus;
3148                 }
3149         } else {
3150                 return NULL;
3151         }
3152
3153         if(cnst != NULL) {
3154                 offset = get_Const_tarval(cnst);
3155                 if(tarval_is_long(offset)) {
3156                         val = get_tarval_long(offset);
3157                 } else {
3158                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
3159                                    "long?\n", cnst);
3160                         return NULL;
3161                 }
3162
3163                 if(!check_immediate_constraint(val, immediate_constraint_type))
3164                         return NULL;
3165         }
3166         if(symconst != NULL) {
3167                 if(immediate_constraint_type != 0) {
3168                         /* we need full 32bits for symconsts */
3169                         return NULL;
3170                 }
3171
3172                 /* unfortunately the assembler/linker doesn't support -symconst */
3173                 if(symconst_sign)
3174                         return NULL;
3175
3176                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
3177                         return NULL;
3178                 symconst_ent = get_SymConst_entity(symconst);
3179         }
3180         if(cnst == NULL && symconst == NULL)
3181                 return NULL;
3182
3183         if(offset_sign && offset != NULL) {
3184                 offset = tarval_neg(offset);
3185         }
3186
3187         new_node = create_Immediate(symconst_ent, symconst_sign, val);
3188
3189         return new_node;
3190 }
3191
3192 static ir_node *create_immediate_or_transform(ir_node *node,
3193                                               char immediate_constraint_type)
3194 {
3195         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
3196         if (new_node == NULL) {
3197                 new_node = be_transform_node(node);
3198         }
3199         return new_node;
3200 }
3201
3202 static const arch_register_req_t no_register_req = {
3203         arch_register_req_type_none,
3204         NULL,                         /* regclass */
3205         NULL,                         /* limit bitset */
3206         0,                            /* same pos */
3207         0                             /* different pos */
3208 };
3209
3210 /**
3211  * An assembler constraint.
3212  */
3213 typedef struct constraint_t constraint_t;
3214 struct constraint_t {
3215         int                         is_in;
3216         int                         n_outs;
3217         const arch_register_req_t **out_reqs;
3218
3219         const arch_register_req_t  *req;
3220         unsigned                    immediate_possible;
3221         char                        immediate_type;
3222 };
3223
3224 static void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
3225 {
3226         int                          immediate_possible = 0;
3227         char                         immediate_type     = 0;
3228         unsigned                     limited            = 0;
3229         const arch_register_class_t *cls                = NULL;
3230         ir_graph                    *irg = current_ir_graph;
3231         struct obstack              *obst = get_irg_obstack(irg);
3232         arch_register_req_t         *req;
3233         unsigned                    *limited_ptr = NULL;
3234         int                          p;
3235         int                          same_as = -1;
3236
3237         /* TODO: replace all the asserts with nice error messages */
3238
3239         if(*c == 0) {
3240                 /* a memory constraint: no need to do anything in backend about it
3241                  * (the dependencies are already respected by the memory edge of
3242                  * the node) */
3243                 constraint->req    = &no_register_req;
3244                 return;
3245         }
3246
3247         while(*c != 0) {
3248                 switch(*c) {
3249                 case ' ':
3250                 case '\t':
3251                 case '\n':
3252                         break;
3253
3254                 case 'a':
3255                         assert(cls == NULL ||
3256                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3257                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3258                         limited |= 1 << REG_EAX;
3259                         break;
3260                 case 'b':
3261                         assert(cls == NULL ||
3262                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3263                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3264                         limited |= 1 << REG_EBX;
3265                         break;
3266                 case 'c':
3267                         assert(cls == NULL ||
3268                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3269                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3270                         limited |= 1 << REG_ECX;
3271                         break;
3272                 case 'd':
3273                         assert(cls == NULL ||
3274                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3275                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3276                         limited |= 1 << REG_EDX;
3277                         break;
3278                 case 'D':
3279                         assert(cls == NULL ||
3280                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3281                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3282                         limited |= 1 << REG_EDI;
3283                         break;
3284                 case 'S':
3285                         assert(cls == NULL ||
3286                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3287                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3288                         limited |= 1 << REG_ESI;
3289                         break;
3290                 case 'Q':
3291                 case 'q': /* q means lower part of the regs only, this makes no
3292                                    * difference to Q for us (we only assigne whole registers) */
3293                         assert(cls == NULL ||
3294                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3295                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3296                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3297                                    1 << REG_EDX;
3298                         break;
3299                 case 'A':
3300                         assert(cls == NULL ||
3301                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3302                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3303                         limited |= 1 << REG_EAX | 1 << REG_EDX;
3304                         break;
3305                 case 'l':
3306                         assert(cls == NULL ||
3307                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3308                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3309                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3310                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
3311                                    1 << REG_EBP;
3312                         break;
3313
3314                 case 'R':
3315                 case 'r':
3316                 case 'p':
3317                         assert(cls == NULL);
3318                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3319                         break;
3320
3321                 case 'f':
3322                 case 't':
3323                 case 'u':
3324                         /* TODO: mark values so the x87 simulator knows about t and u */
3325                         assert(cls == NULL);
3326                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
3327                         break;
3328
3329                 case 'Y':
3330                 case 'x':
3331                         assert(cls == NULL);
3332                         /* TODO: check that sse2 is supported */
3333                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
3334                         break;
3335
3336                 case 'I':
3337                 case 'J':
3338                 case 'K':
3339                 case 'L':
3340                 case 'M':
3341                 case 'N':
3342                 case 'O':
3343                         assert(!immediate_possible);
3344                         immediate_possible = 1;
3345                         immediate_type     = *c;
3346                         break;
3347                 case 'n':
3348                 case 'i':
3349                         assert(!immediate_possible);
3350                         immediate_possible = 1;
3351                         break;
3352
3353                 case 'g':
3354                         assert(!immediate_possible && cls == NULL);
3355                         immediate_possible = 1;
3356                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
3357                         break;
3358
3359                 case '0':
3360                 case '1':
3361                 case '2':
3362                 case '3':
3363                 case '4':
3364                 case '5':
3365                 case '6':
3366                 case '7':
3367                 case '8':
3368                 case '9':
3369                         assert(constraint->is_in && "can only specify same constraint "
3370                                "on input");
3371
3372                         sscanf(c, "%d%n", &same_as, &p);
3373                         if(same_as >= 0) {
3374                                 c += p;
3375                                 continue;
3376                         }
3377                         break;
3378
3379                 case 'm':
3380                         /* memory constraint no need to do anything in backend about it
3381                          * (the dependencies are already respected by the memory edge of
3382                          * the node) */
3383                         constraint->req    = &no_register_req;
3384                         return;
3385
3386                 case 'E': /* no float consts yet */
3387                 case 'F': /* no float consts yet */
3388                 case 's': /* makes no sense on x86 */
3389                 case 'X': /* we can't support that in firm */
3390                 case 'o':
3391                 case 'V':
3392                 case '<': /* no autodecrement on x86 */
3393                 case '>': /* no autoincrement on x86 */
3394                 case 'C': /* sse constant not supported yet */
3395                 case 'G': /* 80387 constant not supported yet */
3396                 case 'y': /* we don't support mmx registers yet */
3397                 case 'Z': /* not available in 32 bit mode */
3398                 case 'e': /* not available in 32 bit mode */
3399                         panic("unsupported asm constraint '%c' found in (%+F)",
3400                               *c, current_ir_graph);
3401                         break;
3402                 default:
3403                         panic("unknown asm constraint '%c' found in (%+F)", *c,
3404                               current_ir_graph);
3405                         break;
3406                 }
3407                 ++c;
3408         }
3409
3410         if(same_as >= 0) {
3411                 const arch_register_req_t *other_constr;
3412
3413                 assert(cls == NULL && "same as and register constraint not supported");
3414                 assert(!immediate_possible && "same as and immediate constraint not "
3415                        "supported");
3416                 assert(same_as < constraint->n_outs && "wrong constraint number in "
3417                        "same_as constraint");
3418
3419                 other_constr         = constraint->out_reqs[same_as];
3420
3421                 req                  = obstack_alloc(obst, sizeof(req[0]));
3422                 req->cls             = other_constr->cls;
3423                 req->type            = arch_register_req_type_should_be_same;
3424                 req->limited         = NULL;
3425                 req->other_same      = 1U << pos;
3426                 req->other_different = 0;
3427
3428                 /* switch constraints. This is because in firm we have same_as
3429                  * constraints on the output constraints while in the gcc asm syntax
3430                  * they are specified on the input constraints */
3431                 constraint->req               = other_constr;
3432                 constraint->out_reqs[same_as] = req;
3433                 constraint->immediate_possible = 0;
3434                 return;
3435         }
3436
3437         if(immediate_possible && cls == NULL) {
3438                 cls = &ia32_reg_classes[CLASS_ia32_gp];
3439         }
3440         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
3441         assert(cls != NULL);
3442
3443         if(immediate_possible) {
3444                 assert(constraint->is_in
3445                        && "immediate make no sense for output constraints");
3446         }
3447         /* todo: check types (no float input on 'r' constrained in and such... */
3448
3449         if(limited != 0) {
3450                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
3451                 limited_ptr  = (unsigned*) (req+1);
3452         } else {
3453                 req = obstack_alloc(obst, sizeof(req[0]));
3454         }
3455         memset(req, 0, sizeof(req[0]));
3456
3457         if(limited != 0) {
3458                 req->type    = arch_register_req_type_limited;
3459                 *limited_ptr = limited;
3460                 req->limited = limited_ptr;
3461         } else {
3462                 req->type    = arch_register_req_type_normal;
3463         }
3464         req->cls = cls;
3465
3466         constraint->req                = req;
3467         constraint->immediate_possible = immediate_possible;
3468         constraint->immediate_type     = immediate_type;
3469 }
3470
3471 static void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
3472                           const char *c)
3473 {
3474         (void) node;
3475         (void) pos;
3476         (void) constraint;
3477         (void) c;
3478         panic("Clobbers not supported yet");
3479 }
3480
3481 static int is_memory_op(const ir_asm_constraint *constraint)
3482 {
3483         ident      *id  = constraint->constraint;
3484         const char *str = get_id_str(id);
3485         const char *c;
3486
3487         for(c = str; *c != '\0'; ++c) {
3488                 if(*c == 'm')
3489                         return 1;
3490         }
3491
3492         return 0;
3493 }
3494
3495 /**
3496  * generates code for a ASM node
3497  */
3498 static ir_node *gen_ASM(ir_node *node)
3499 {
3500         int                         i, arity;
3501         ir_graph                   *irg       = current_ir_graph;
3502         ir_node                    *block     = get_nodes_block(node);
3503         ir_node                    *new_block = be_transform_node(block);
3504         dbg_info                   *dbgi      = get_irn_dbg_info(node);
3505         ir_node                   **in;
3506         ir_node                    *new_node;
3507         int                         out_arity;
3508         int                         n_out_constraints;
3509         int                         n_clobbers;
3510         const arch_register_req_t **out_reg_reqs;
3511         const arch_register_req_t **in_reg_reqs;
3512         ia32_asm_reg_t             *register_map;
3513         unsigned                    reg_map_size = 0;
3514         struct obstack             *obst;
3515         const ir_asm_constraint    *in_constraints;
3516         const ir_asm_constraint    *out_constraints;
3517         ident                     **clobbers;
3518         constraint_t                parsed_constraint;
3519
3520         arity = get_irn_arity(node);
3521         in    = alloca(arity * sizeof(in[0]));
3522         memset(in, 0, arity * sizeof(in[0]));
3523
3524         n_out_constraints = get_ASM_n_output_constraints(node);
3525         n_clobbers        = get_ASM_n_clobbers(node);
3526         out_arity         = n_out_constraints + n_clobbers;
3527
3528         in_constraints  = get_ASM_input_constraints(node);
3529         out_constraints = get_ASM_output_constraints(node);
3530         clobbers        = get_ASM_clobbers(node);
3531
3532         /* construct output constraints */
3533         obst         = get_irg_obstack(irg);
3534         out_reg_reqs = obstack_alloc(obst, out_arity * sizeof(out_reg_reqs[0]));
3535         parsed_constraint.out_reqs = out_reg_reqs;
3536         parsed_constraint.n_outs   = n_out_constraints;
3537         parsed_constraint.is_in    = 0;
3538
3539         for(i = 0; i < out_arity; ++i) {
3540                 const char   *c;
3541
3542                 if(i < n_out_constraints) {
3543                         const ir_asm_constraint *constraint = &out_constraints[i];
3544                         c = get_id_str(constraint->constraint);
3545                         parse_asm_constraint(i, &parsed_constraint, c);
3546
3547                         if(constraint->pos > reg_map_size)
3548                                 reg_map_size = constraint->pos;
3549                 } else {
3550                         ident *glob_id = clobbers [i - n_out_constraints];
3551                         c = get_id_str(glob_id);
3552                         parse_clobber(node, i, &parsed_constraint, c);
3553                 }
3554
3555                 out_reg_reqs[i] = parsed_constraint.req;
3556         }
3557
3558         /* construct input constraints */
3559         in_reg_reqs = obstack_alloc(obst, arity * sizeof(in_reg_reqs[0]));
3560         parsed_constraint.is_in = 1;
3561         for(i = 0; i < arity; ++i) {
3562                 const ir_asm_constraint   *constraint = &in_constraints[i];
3563                 ident                     *constr_id  = constraint->constraint;
3564                 const char                *c          = get_id_str(constr_id);
3565
3566                 parse_asm_constraint(i, &parsed_constraint, c);
3567                 in_reg_reqs[i] = parsed_constraint.req;
3568
3569                 if(constraint->pos > reg_map_size)
3570                         reg_map_size = constraint->pos;
3571
3572                 if(parsed_constraint.immediate_possible) {
3573                         ir_node *pred      = get_irn_n(node, i);
3574                         char     imm_type  = parsed_constraint.immediate_type;
3575                         ir_node *immediate = try_create_Immediate(pred, imm_type);
3576
3577                         if(immediate != NULL) {
3578                                 in[i] = immediate;
3579                         }
3580                 }
3581         }
3582         reg_map_size++;
3583
3584         register_map = NEW_ARR_D(ia32_asm_reg_t, obst, reg_map_size);
3585         memset(register_map, 0, reg_map_size * sizeof(register_map[0]));
3586
3587         for(i = 0; i < n_out_constraints; ++i) {
3588                 const ir_asm_constraint *constraint = &out_constraints[i];
3589                 unsigned                 pos        = constraint->pos;
3590
3591                 assert(pos < reg_map_size);
3592                 register_map[pos].use_input = 0;
3593                 register_map[pos].valid     = 1;
3594                 register_map[pos].memory    = is_memory_op(constraint);
3595                 register_map[pos].inout_pos = i;
3596                 register_map[pos].mode      = constraint->mode;
3597         }
3598
3599         /* transform inputs */
3600         for(i = 0; i < arity; ++i) {
3601                 const ir_asm_constraint *constraint = &in_constraints[i];
3602                 unsigned                 pos        = constraint->pos;
3603                 ir_node                 *pred       = get_irn_n(node, i);
3604                 ir_node                 *transformed;
3605
3606                 assert(pos < reg_map_size);
3607                 register_map[pos].use_input = 1;
3608                 register_map[pos].valid     = 1;
3609                 register_map[pos].memory    = is_memory_op(constraint);
3610                 register_map[pos].inout_pos = i;
3611                 register_map[pos].mode      = constraint->mode;
3612
3613                 if(in[i] != NULL)
3614                         continue;
3615
3616                 transformed = be_transform_node(pred);
3617                 in[i]       = transformed;
3618         }
3619
3620         new_node = new_rd_ia32_Asm(dbgi, irg, new_block, arity, in, out_arity,
3621                                    get_ASM_text(node), register_map);
3622
3623         set_ia32_out_req_all(new_node, out_reg_reqs);
3624         set_ia32_in_req_all(new_node, in_reg_reqs);
3625
3626         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3627
3628         return new_node;
3629 }
3630
3631 /**
3632  * Transforms a FrameAddr into an ia32 Add.
3633  */
3634 static ir_node *gen_be_FrameAddr(ir_node *node) {
3635         ir_node  *block  = be_transform_node(get_nodes_block(node));
3636         ir_node  *op     = be_get_FrameAddr_frame(node);
3637         ir_node  *new_op = be_transform_node(op);
3638         ir_graph *irg    = current_ir_graph;
3639         dbg_info *dbgi   = get_irn_dbg_info(node);
3640         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3641         ir_node  *new_node;
3642
3643         new_node = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3644         set_ia32_frame_ent(new_node, arch_get_frame_entity(env_cg->arch_env, node));
3645         set_ia32_use_frame(new_node);
3646
3647         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3648
3649         return new_node;
3650 }
3651
3652 /**
3653  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3654  */
3655 static ir_node *gen_be_Return(ir_node *node) {
3656         ir_graph  *irg     = current_ir_graph;
3657         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3658         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3659         ir_entity *ent     = get_irg_entity(irg);
3660         ir_type   *tp      = get_entity_type(ent);
3661         dbg_info  *dbgi;
3662         ir_node   *block;
3663         ir_type   *res_type;
3664         ir_mode   *mode;
3665         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3666         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3667         ir_node   *noreg;
3668         ir_node   **in;
3669         int       pn_ret_val, pn_ret_mem, arity, i;
3670
3671         assert(ret_val != NULL);
3672         if (be_Return_get_n_rets(node) < 1 || ! ia32_cg_config.use_sse2) {
3673                 return be_duplicate_node(node);
3674         }
3675
3676         res_type = get_method_res_type(tp, 0);
3677
3678         if (! is_Primitive_type(res_type)) {
3679                 return be_duplicate_node(node);
3680         }
3681
3682         mode = get_type_mode(res_type);
3683         if (! mode_is_float(mode)) {
3684                 return be_duplicate_node(node);
3685         }
3686
3687         assert(get_method_n_ress(tp) == 1);
3688
3689         pn_ret_val = get_Proj_proj(ret_val);
3690         pn_ret_mem = get_Proj_proj(ret_mem);
3691
3692         /* get the Barrier */
3693         barrier = get_Proj_pred(ret_val);
3694
3695         /* get result input of the Barrier */
3696         ret_val     = get_irn_n(barrier, pn_ret_val);
3697         new_ret_val = be_transform_node(ret_val);
3698
3699         /* get memory input of the Barrier */
3700         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3701         new_ret_mem = be_transform_node(ret_mem);
3702
3703         frame = get_irg_frame(irg);
3704
3705         dbgi  = get_irn_dbg_info(barrier);
3706         block = be_transform_node(get_nodes_block(barrier));
3707
3708         noreg = ia32_new_NoReg_gp(env_cg);
3709
3710         /* store xmm0 onto stack */
3711         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3712                                              new_ret_mem, new_ret_val);
3713         set_ia32_ls_mode(sse_store, mode);
3714         set_ia32_op_type(sse_store, ia32_AddrModeD);
3715         set_ia32_use_frame(sse_store);
3716
3717         /* load into x87 register */
3718         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3719         set_ia32_op_type(fld, ia32_AddrModeS);
3720         set_ia32_use_frame(fld);
3721
3722         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3723         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3724
3725         /* create a new barrier */
3726         arity = get_irn_arity(barrier);
3727         in = alloca(arity * sizeof(in[0]));
3728         for (i = 0; i < arity; ++i) {
3729                 ir_node *new_in;
3730
3731                 if (i == pn_ret_val) {
3732                         new_in = fld;
3733                 } else if (i == pn_ret_mem) {
3734                         new_in = mproj;
3735                 } else {
3736                         ir_node *in = get_irn_n(barrier, i);
3737                         new_in = be_transform_node(in);
3738                 }
3739                 in[i] = new_in;
3740         }
3741
3742         new_barrier = new_ir_node(dbgi, irg, block,
3743                                   get_irn_op(barrier), get_irn_mode(barrier),
3744                                   arity, in);
3745         copy_node_attr(barrier, new_barrier);
3746         be_duplicate_deps(barrier, new_barrier);
3747         be_set_transformed_node(barrier, new_barrier);
3748         mark_irn_visited(barrier);
3749
3750         /* transform normally */
3751         return be_duplicate_node(node);
3752 }
3753
3754 /**
3755  * Transform a be_AddSP into an ia32_SubSP.
3756  */
3757 static ir_node *gen_be_AddSP(ir_node *node)
3758 {
3759         ir_node  *sz = get_irn_n(node, be_pos_AddSP_size);
3760         ir_node  *sp = get_irn_n(node, be_pos_AddSP_old_sp);
3761
3762         return gen_binop(node, sp, sz, new_rd_ia32_SubSP, match_am);
3763 }
3764
3765 /**
3766  * Transform a be_SubSP into an ia32_AddSP
3767  */
3768 static ir_node *gen_be_SubSP(ir_node *node)
3769 {
3770         ir_node  *sz = get_irn_n(node, be_pos_SubSP_size);
3771         ir_node  *sp = get_irn_n(node, be_pos_SubSP_old_sp);
3772
3773         return gen_binop(node, sp, sz, new_rd_ia32_AddSP, match_am);
3774 }
3775
3776 /**
3777  * This function just sets the register for the Unknown node
3778  * as this is not done during register allocation because Unknown
3779  * is an "ignore" node.
3780  */
3781 static ir_node *gen_Unknown(ir_node *node) {
3782         ir_mode *mode = get_irn_mode(node);
3783
3784         if (mode_is_float(mode)) {
3785                 if (ia32_cg_config.use_sse2) {
3786                         return ia32_new_Unknown_xmm(env_cg);
3787                 } else {
3788                         /* Unknown nodes are buggy in x87 sim, use zero for now... */
3789                         ir_graph *irg   = current_ir_graph;
3790                         dbg_info *dbgi  = get_irn_dbg_info(node);
3791                         ir_node  *block = get_irg_start_block(irg);
3792                         return new_rd_ia32_vfldz(dbgi, irg, block);
3793                 }
3794         } else if (mode_needs_gp_reg(mode)) {
3795                 return ia32_new_Unknown_gp(env_cg);
3796         } else {
3797                 panic("unsupported Unknown-Mode");
3798         }
3799         return NULL;
3800 }
3801
3802 /**
3803  * Change some phi modes
3804  */
3805 static ir_node *gen_Phi(ir_node *node) {
3806         ir_node  *block = be_transform_node(get_nodes_block(node));
3807         ir_graph *irg   = current_ir_graph;
3808         dbg_info *dbgi  = get_irn_dbg_info(node);
3809         ir_mode  *mode  = get_irn_mode(node);
3810         ir_node  *phi;
3811
3812         if(mode_needs_gp_reg(mode)) {
3813                 /* we shouldn't have any 64bit stuff around anymore */
3814                 assert(get_mode_size_bits(mode) <= 32);
3815                 /* all integer operations are on 32bit registers now */
3816                 mode = mode_Iu;
3817         } else if(mode_is_float(mode)) {
3818                 if (ia32_cg_config.use_sse2) {
3819                         mode = mode_xmm;
3820                 } else {
3821                         mode = mode_vfp;
3822                 }
3823         }
3824
3825         /* phi nodes allow loops, so we use the old arguments for now
3826          * and fix this later */
3827         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
3828                           get_irn_in(node) + 1);
3829         copy_node_attr(node, phi);
3830         be_duplicate_deps(node, phi);
3831
3832         be_set_transformed_node(node, phi);
3833         be_enqueue_preds(node);
3834
3835         return phi;
3836 }
3837
3838 /**
3839  * Transform IJmp
3840  */
3841 static ir_node *gen_IJmp(ir_node *node)
3842 {
3843         ir_node  *block     = get_nodes_block(node);
3844         ir_node  *new_block = be_transform_node(block);
3845         ir_graph *irg       = current_ir_graph;
3846         dbg_info *dbgi      = get_irn_dbg_info(node);
3847         ir_node  *op        = get_IJmp_target(node);
3848         ir_node  *new_node;
3849         ia32_address_mode_t  am;
3850         ia32_address_t      *addr = &am.addr;
3851
3852         assert(get_irn_mode(op) == mode_P);
3853
3854         match_arguments(&am, block, NULL, op, NULL,
3855                         match_am | match_8bit_am | match_16bit_am |
3856                         match_immediate | match_8bit | match_16bit);
3857
3858         new_node = new_rd_ia32_IJmp(dbgi, irg, new_block, addr->base, addr->index,
3859                                     addr->mem, am.new_op2);
3860         set_am_attributes(new_node, &am);
3861         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3862
3863         new_node = fix_mem_proj(new_node, &am);
3864
3865         return new_node;
3866 }
3867
3868 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3869                                      ir_node *mem);
3870
3871 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3872                                       ir_node *val, ir_node *mem);
3873
3874 /**
3875  * Transforms a lowered Load into a "real" one.
3876  */
3877 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
3878 {
3879         ir_node  *block   = be_transform_node(get_nodes_block(node));
3880         ir_node  *ptr     = get_irn_n(node, 0);
3881         ir_node  *new_ptr = be_transform_node(ptr);
3882         ir_node  *mem     = get_irn_n(node, 1);
3883         ir_node  *new_mem = be_transform_node(mem);
3884         ir_graph *irg     = current_ir_graph;
3885         dbg_info *dbgi    = get_irn_dbg_info(node);
3886         ir_mode  *mode    = get_ia32_ls_mode(node);
3887         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3888         ir_node  *new_op;
3889
3890         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3891
3892         set_ia32_op_type(new_op, ia32_AddrModeS);
3893         set_ia32_am_offs_int(new_op, get_ia32_am_offs_int(node));
3894         set_ia32_am_scale(new_op, get_ia32_am_scale(node));
3895         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3896         if (is_ia32_am_sc_sign(node))
3897                 set_ia32_am_sc_sign(new_op);
3898         set_ia32_ls_mode(new_op, mode);
3899         if (is_ia32_use_frame(node)) {
3900                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3901                 set_ia32_use_frame(new_op);
3902         }
3903
3904         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3905
3906         return new_op;
3907 }
3908
3909 /**
3910  * Transforms a lowered Store into a "real" one.
3911  */
3912 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
3913 {
3914         ir_node  *block   = be_transform_node(get_nodes_block(node));
3915         ir_node  *ptr     = get_irn_n(node, 0);
3916         ir_node  *new_ptr = be_transform_node(ptr);
3917         ir_node  *val     = get_irn_n(node, 1);
3918         ir_node  *new_val = be_transform_node(val);
3919         ir_node  *mem     = get_irn_n(node, 2);
3920         ir_node  *new_mem = be_transform_node(mem);
3921         ir_graph *irg     = current_ir_graph;
3922         dbg_info *dbgi    = get_irn_dbg_info(node);
3923         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3924         ir_mode  *mode    = get_ia32_ls_mode(node);
3925         ir_node  *new_op;
3926         long     am_offs;
3927
3928         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3929
3930         am_offs = get_ia32_am_offs_int(node);
3931         add_ia32_am_offs_int(new_op, am_offs);
3932
3933         set_ia32_op_type(new_op, ia32_AddrModeD);
3934         set_ia32_ls_mode(new_op, mode);
3935         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3936         set_ia32_use_frame(new_op);
3937
3938         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3939
3940         return new_op;
3941 }
3942
3943 static ir_node *gen_ia32_l_ShlDep(ir_node *node)
3944 {
3945         ir_node *left  = get_irn_n(node, n_ia32_l_ShlDep_val);
3946         ir_node *right = get_irn_n(node, n_ia32_l_ShlDep_count);
3947
3948         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
3949                                match_immediate | match_mode_neutral);
3950 }
3951
3952 static ir_node *gen_ia32_l_ShrDep(ir_node *node)
3953 {
3954         ir_node *left  = get_irn_n(node, n_ia32_l_ShrDep_val);
3955         ir_node *right = get_irn_n(node, n_ia32_l_ShrDep_count);
3956         return gen_shift_binop(node, left, right, new_rd_ia32_Shr,
3957                                match_immediate);
3958 }
3959
3960 static ir_node *gen_ia32_l_SarDep(ir_node *node)
3961 {
3962         ir_node *left  = get_irn_n(node, n_ia32_l_SarDep_val);
3963         ir_node *right = get_irn_n(node, n_ia32_l_SarDep_count);
3964         return gen_shift_binop(node, left, right, new_rd_ia32_Sar,
3965                                match_immediate);
3966 }
3967
3968 static ir_node *gen_ia32_l_Add(ir_node *node) {
3969         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
3970         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
3971         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add,
3972                         match_commutative | match_am | match_immediate |
3973                         match_mode_neutral);
3974
3975         if(is_Proj(lowered)) {
3976                 lowered = get_Proj_pred(lowered);
3977         } else {
3978                 assert(is_ia32_Add(lowered));
3979                 set_irn_mode(lowered, mode_T);
3980         }
3981
3982         return lowered;
3983 }
3984
3985 static ir_node *gen_ia32_l_Adc(ir_node *node)
3986 {
3987         return gen_binop_flags(node, new_rd_ia32_Adc,
3988                         match_commutative | match_am | match_immediate |
3989                         match_mode_neutral);
3990 }
3991
3992 /**
3993  * Transforms an ia32_l_vfild into a "real" ia32_vfild node
3994  *
3995  * @param node   The node to transform
3996  * @return the created ia32 vfild node
3997  */
3998 static ir_node *gen_ia32_l_vfild(ir_node *node) {
3999         return gen_lowered_Load(node, new_rd_ia32_vfild);
4000 }
4001
4002 /**
4003  * Transforms an ia32_l_Load into a "real" ia32_Load node
4004  *
4005  * @param node   The node to transform
4006  * @return the created ia32 Load node
4007  */
4008 static ir_node *gen_ia32_l_Load(ir_node *node) {
4009         return gen_lowered_Load(node, new_rd_ia32_Load);
4010 }
4011
4012 /**
4013  * Transforms an ia32_l_Store into a "real" ia32_Store node
4014  *
4015  * @param node   The node to transform
4016  * @return the created ia32 Store node
4017  */
4018 static ir_node *gen_ia32_l_Store(ir_node *node) {
4019         return gen_lowered_Store(node, new_rd_ia32_Store);
4020 }
4021
4022 /**
4023  * Transforms a l_vfist into a "real" vfist node.
4024  *
4025  * @param node   The node to transform
4026  * @return the created ia32 vfist node
4027  */
4028 static ir_node *gen_ia32_l_vfist(ir_node *node) {
4029         ir_node  *block      = be_transform_node(get_nodes_block(node));
4030         ir_node  *ptr        = get_irn_n(node, 0);
4031         ir_node  *new_ptr    = be_transform_node(ptr);
4032         ir_node  *val        = get_irn_n(node, 1);
4033         ir_node  *new_val    = be_transform_node(val);
4034         ir_node  *mem        = get_irn_n(node, 2);
4035         ir_node  *new_mem    = be_transform_node(mem);
4036         ir_graph *irg        = current_ir_graph;
4037         dbg_info *dbgi       = get_irn_dbg_info(node);
4038         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
4039         ir_mode  *mode       = get_ia32_ls_mode(node);
4040         ir_node  *trunc_mode = ia32_new_Fpu_truncate(env_cg);
4041         ir_node  *new_op;
4042         long     am_offs;
4043
4044         new_op = new_rd_ia32_vfist(dbgi, irg, block, new_ptr, noreg, new_mem,
4045                                    new_val, trunc_mode);
4046
4047         am_offs = get_ia32_am_offs_int(node);
4048         add_ia32_am_offs_int(new_op, am_offs);
4049
4050         set_ia32_op_type(new_op, ia32_AddrModeD);
4051         set_ia32_ls_mode(new_op, mode);
4052         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
4053         set_ia32_use_frame(new_op);
4054
4055         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
4056
4057         return new_op;
4058 }
4059
4060 /**
4061  * Transforms a l_MulS into a "real" MulS node.
4062  *
4063  * @return the created ia32 Mul node
4064  */
4065 static ir_node *gen_ia32_l_Mul(ir_node *node) {
4066         ir_node *left  = get_binop_left(node);
4067         ir_node *right = get_binop_right(node);
4068
4069         return gen_binop(node, left, right, new_rd_ia32_Mul,
4070                          match_commutative | match_am | match_mode_neutral);
4071 }
4072
4073 /**
4074  * Transforms a l_IMulS into a "real" IMul1OPS node.
4075  *
4076  * @return the created ia32 IMul1OP node
4077  */
4078 static ir_node *gen_ia32_l_IMul(ir_node *node) {
4079         ir_node  *left      = get_binop_left(node);
4080         ir_node  *right     = get_binop_right(node);
4081
4082         return gen_binop(node, left, right, new_rd_ia32_IMul1OP,
4083                          match_commutative | match_am | match_mode_neutral);
4084 }
4085
4086 static ir_node *gen_ia32_l_Sub(ir_node *node) {
4087         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_left);
4088         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_right);
4089         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Sub,
4090                         match_am | match_immediate | match_mode_neutral);
4091
4092         if(is_Proj(lowered)) {
4093                 lowered = get_Proj_pred(lowered);
4094         } else {
4095                 assert(is_ia32_Sub(lowered));
4096                 set_irn_mode(lowered, mode_T);
4097         }
4098
4099         return lowered;
4100 }
4101
4102 static ir_node *gen_ia32_l_Sbb(ir_node *node) {
4103         return gen_binop_flags(node, new_rd_ia32_Sbb,
4104                         match_am | match_immediate | match_mode_neutral);
4105 }
4106
4107 /**
4108  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
4109  * op1 - target to be shifted
4110  * op2 - contains bits to be shifted into target
4111  * op3 - shift count
4112  * Only op3 can be an immediate.
4113  */
4114 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *high,
4115                                          ir_node *low, ir_node *count)
4116 {
4117         ir_node  *block     = get_nodes_block(node);
4118         ir_node  *new_block = be_transform_node(block);
4119         ir_graph *irg       = current_ir_graph;
4120         dbg_info *dbgi      = get_irn_dbg_info(node);
4121         ir_node  *new_high  = be_transform_node(high);
4122         ir_node  *new_low   = be_transform_node(low);
4123         ir_node  *new_count;
4124         ir_node  *new_node;
4125
4126         /* the shift amount can be any mode that is bigger than 5 bits, since all
4127          * other bits are ignored anyway */
4128         while (is_Conv(count) && get_irn_n_edges(count) == 1) {
4129                 assert(get_mode_size_bits(get_irn_mode(count)) >= 5);
4130                 count = get_Conv_op(count);
4131         }
4132         new_count = create_immediate_or_transform(count, 0);
4133
4134         if (is_ia32_l_ShlD(node)) {
4135                 new_node = new_rd_ia32_ShlD(dbgi, irg, new_block, new_high, new_low,
4136                                             new_count);
4137         } else {
4138                 new_node = new_rd_ia32_ShrD(dbgi, irg, new_block, new_high, new_low,
4139                                             new_count);
4140         }
4141         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
4142
4143         return new_node;
4144 }
4145
4146 static ir_node *gen_ia32_l_ShlD(ir_node *node)
4147 {
4148         ir_node *high  = get_irn_n(node, n_ia32_l_ShlD_val_high);
4149         ir_node *low   = get_irn_n(node, n_ia32_l_ShlD_val_low);
4150         ir_node *count = get_irn_n(node, n_ia32_l_ShlD_count);
4151         return gen_lowered_64bit_shifts(node, high, low, count);
4152 }
4153
4154 static ir_node *gen_ia32_l_ShrD(ir_node *node)
4155 {
4156         ir_node *high  = get_irn_n(node, n_ia32_l_ShrD_val_high);
4157         ir_node *low   = get_irn_n(node, n_ia32_l_ShrD_val_low);
4158         ir_node *count = get_irn_n(node, n_ia32_l_ShrD_count);
4159         return gen_lowered_64bit_shifts(node, high, low, count);
4160 }
4161
4162 /**
4163  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
4164  */
4165 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
4166         ir_node         *block   = be_transform_node(get_nodes_block(node));
4167         ir_node         *val     = get_irn_n(node, 1);
4168         ir_node         *new_val = be_transform_node(val);
4169         ir_node         *res     = NULL;
4170         ir_graph        *irg     = current_ir_graph;
4171         dbg_info        *dbgi;
4172         ir_node         *noreg, *new_ptr, *new_mem;
4173         ir_node         *ptr, *mem;
4174
4175         if (ia32_cg_config.use_sse2) {
4176                 return new_val;
4177         }
4178
4179         mem     = get_irn_n(node, 2);
4180         new_mem = be_transform_node(mem);
4181         ptr     = get_irn_n(node, 0);
4182         new_ptr = be_transform_node(ptr);
4183         noreg   = ia32_new_NoReg_gp(env_cg);
4184         dbgi    = get_irn_dbg_info(node);
4185
4186         /* Store x87 -> MEM */
4187         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_mem, new_val,
4188                                get_ia32_ls_mode(node));
4189         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
4190         set_ia32_use_frame(res);
4191         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
4192         set_ia32_op_type(res, ia32_AddrModeD);
4193
4194         /* Load MEM -> SSE */
4195         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res,
4196                                 get_ia32_ls_mode(node));
4197         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
4198         set_ia32_use_frame(res);
4199         set_ia32_op_type(res, ia32_AddrModeS);
4200         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
4201
4202         return res;
4203 }
4204
4205 /**
4206  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
4207  */
4208 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
4209         ir_node         *block   = be_transform_node(get_nodes_block(node));
4210         ir_node         *val     = get_irn_n(node, 1);
4211         ir_node         *new_val = be_transform_node(val);
4212         ir_graph        *irg     = current_ir_graph;
4213         ir_node         *res     = NULL;
4214         ir_entity       *fent    = get_ia32_frame_ent(node);
4215         ir_mode         *lsmode  = get_ia32_ls_mode(node);
4216         int             offs     = 0;
4217         ir_node         *noreg, *new_ptr, *new_mem;
4218         ir_node         *ptr, *mem;
4219         dbg_info        *dbgi;
4220
4221         if (! ia32_cg_config.use_sse2) {
4222                 /* SSE unit is not used -> skip this node. */
4223                 return new_val;
4224         }
4225
4226         ptr     = get_irn_n(node, 0);
4227         new_ptr = be_transform_node(ptr);
4228         mem     = get_irn_n(node, 2);
4229         new_mem = be_transform_node(mem);
4230         noreg   = ia32_new_NoReg_gp(env_cg);
4231         dbgi    = get_irn_dbg_info(node);
4232
4233         /* Store SSE -> MEM */
4234         if (is_ia32_xLoad(skip_Proj(new_val))) {
4235                 ir_node *ld = skip_Proj(new_val);
4236
4237                 /* we can vfld the value directly into the fpu */
4238                 fent = get_ia32_frame_ent(ld);
4239                 ptr  = get_irn_n(ld, 0);
4240                 offs = get_ia32_am_offs_int(ld);
4241         } else {
4242                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_mem,
4243                                          new_val);
4244                 set_ia32_frame_ent(res, fent);
4245                 set_ia32_use_frame(res);
4246                 set_ia32_ls_mode(res, lsmode);
4247                 set_ia32_op_type(res, ia32_AddrModeD);
4248                 mem = res;
4249         }
4250
4251         /* Load MEM -> x87 */
4252         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
4253         set_ia32_frame_ent(res, fent);
4254         set_ia32_use_frame(res);
4255         add_ia32_am_offs_int(res, offs);
4256         set_ia32_op_type(res, ia32_AddrModeS);
4257         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
4258
4259         return res;
4260 }
4261
4262 /**
4263  * the BAD transformer.
4264  */
4265 static ir_node *bad_transform(ir_node *node) {
4266         panic("No transform function for %+F available.\n", node);
4267         return NULL;
4268 }
4269
4270 /**
4271  * Transform the Projs of an AddSP.
4272  */
4273 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
4274         ir_node  *block    = be_transform_node(get_nodes_block(node));
4275         ir_node  *pred     = get_Proj_pred(node);
4276         ir_node  *new_pred = be_transform_node(pred);
4277         ir_graph *irg      = current_ir_graph;
4278         dbg_info *dbgi     = get_irn_dbg_info(node);
4279         long     proj      = get_Proj_proj(node);
4280
4281         if (proj == pn_be_AddSP_sp) {
4282                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4283                                            pn_ia32_SubSP_stack);
4284                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4285                 return res;
4286         } else if(proj == pn_be_AddSP_res) {
4287                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4288                                    pn_ia32_SubSP_addr);
4289         } else if (proj == pn_be_AddSP_M) {
4290                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
4291         }
4292
4293         assert(0);
4294         return new_rd_Unknown(irg, get_irn_mode(node));
4295 }
4296
4297 /**
4298  * Transform the Projs of a SubSP.
4299  */
4300 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
4301         ir_node  *block    = be_transform_node(get_nodes_block(node));
4302         ir_node  *pred     = get_Proj_pred(node);
4303         ir_node  *new_pred = be_transform_node(pred);
4304         ir_graph *irg      = current_ir_graph;
4305         dbg_info *dbgi     = get_irn_dbg_info(node);
4306         long     proj      = get_Proj_proj(node);
4307
4308         if (proj == pn_be_SubSP_sp) {
4309                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4310                                            pn_ia32_AddSP_stack);
4311                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4312                 return res;
4313         } else if (proj == pn_be_SubSP_M) {
4314                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
4315         }
4316
4317         assert(0);
4318         return new_rd_Unknown(irg, get_irn_mode(node));
4319 }
4320
4321 /**
4322  * Transform and renumber the Projs from a Load.
4323  */
4324 static ir_node *gen_Proj_Load(ir_node *node) {
4325         ir_node  *new_pred;
4326         ir_node  *block    = be_transform_node(get_nodes_block(node));
4327         ir_node  *pred     = get_Proj_pred(node);
4328         ir_graph *irg      = current_ir_graph;
4329         dbg_info *dbgi     = get_irn_dbg_info(node);
4330         long     proj      = get_Proj_proj(node);
4331
4332
4333         /* loads might be part of source address mode matches, so we don't
4334            transform the ProjMs yet (with the exception of loads whose result is
4335            not used)
4336          */
4337         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4338                 ir_node *res;
4339
4340                 assert(pn_ia32_Load_M == 1); /* convention: mem-result of Source-AM
4341                                                                                 nodes is 1 */
4342                 /* this is needed, because sometimes we have loops that are only
4343                    reachable through the ProjM */
4344                 be_enqueue_preds(node);
4345                 /* do it in 2 steps, to silence firm verifier */
4346                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
4347                 set_Proj_proj(res, pn_ia32_Load_M);
4348                 return res;
4349         }
4350
4351         /* renumber the proj */
4352         new_pred = be_transform_node(pred);
4353         if (is_ia32_Load(new_pred)) {
4354                 if (proj == pn_Load_res) {
4355                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4356                                            pn_ia32_Load_res);
4357                 } else if (proj == pn_Load_M) {
4358                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4359                                            pn_ia32_Load_M);
4360                 }
4361         } else if(is_ia32_Conv_I2I(new_pred)
4362                         || is_ia32_Conv_I2I8Bit(new_pred)) {
4363                 set_irn_mode(new_pred, mode_T);
4364                 if (proj == pn_Load_res) {
4365                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
4366                 } else if (proj == pn_Load_M) {
4367                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
4368                 }
4369         } else if (is_ia32_xLoad(new_pred)) {
4370                 if (proj == pn_Load_res) {
4371                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm,
4372                                            pn_ia32_xLoad_res);
4373                 } else if (proj == pn_Load_M) {
4374                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4375                                            pn_ia32_xLoad_M);
4376                 }
4377         } else if (is_ia32_vfld(new_pred)) {
4378                 if (proj == pn_Load_res) {
4379                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp,
4380                                            pn_ia32_vfld_res);
4381                 } else if (proj == pn_Load_M) {
4382                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4383                                            pn_ia32_vfld_M);
4384                 }
4385         } else {
4386                 /* can happen for ProJMs when source address mode happened for the
4387                    node */
4388
4389                 /* however it should not be the result proj, as that would mean the
4390                    load had multiple users and should not have been used for
4391                    SourceAM */
4392                 if(proj != pn_Load_M) {
4393                         panic("internal error: transformed node not a Load");
4394                 }
4395                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4396         }
4397
4398         assert(0);
4399         return new_rd_Unknown(irg, get_irn_mode(node));
4400 }
4401
4402 /**
4403  * Transform and renumber the Projs from a DivMod like instruction.
4404  */
4405 static ir_node *gen_Proj_DivMod(ir_node *node) {
4406         ir_node  *block    = be_transform_node(get_nodes_block(node));
4407         ir_node  *pred     = get_Proj_pred(node);
4408         ir_node  *new_pred = be_transform_node(pred);
4409         ir_graph *irg      = current_ir_graph;
4410         dbg_info *dbgi     = get_irn_dbg_info(node);
4411         ir_mode  *mode     = get_irn_mode(node);
4412         long     proj      = get_Proj_proj(node);
4413
4414         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4415
4416         switch (get_irn_opcode(pred)) {
4417         case iro_Div:
4418                 switch (proj) {
4419                 case pn_Div_M:
4420                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4421                 case pn_Div_res:
4422                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4423                 default:
4424                         break;
4425                 }
4426                 break;
4427         case iro_Mod:
4428                 switch (proj) {
4429                 case pn_Mod_M:
4430                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4431                 case pn_Mod_res:
4432                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4433                 default:
4434                         break;
4435                 }
4436                 break;
4437         case iro_DivMod:
4438                 switch (proj) {
4439                 case pn_DivMod_M:
4440                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4441                 case pn_DivMod_res_div:
4442                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4443                 case pn_DivMod_res_mod:
4444                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4445                 default:
4446                         break;
4447                 }
4448                 break;
4449         default:
4450                 break;
4451         }
4452
4453         assert(0);
4454         return new_rd_Unknown(irg, mode);
4455 }
4456
4457 /**
4458  * Transform and renumber the Projs from a CopyB.
4459  */
4460 static ir_node *gen_Proj_CopyB(ir_node *node) {
4461         ir_node  *block    = be_transform_node(get_nodes_block(node));
4462         ir_node  *pred     = get_Proj_pred(node);
4463         ir_node  *new_pred = be_transform_node(pred);
4464         ir_graph *irg      = current_ir_graph;
4465         dbg_info *dbgi     = get_irn_dbg_info(node);
4466         ir_mode  *mode     = get_irn_mode(node);
4467         long     proj      = get_Proj_proj(node);
4468
4469         switch(proj) {
4470         case pn_CopyB_M_regular:
4471                 if (is_ia32_CopyB_i(new_pred)) {
4472                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4473                 } else if (is_ia32_CopyB(new_pred)) {
4474                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4475                 }
4476                 break;
4477         default:
4478                 break;
4479         }
4480
4481         assert(0);
4482         return new_rd_Unknown(irg, mode);
4483 }
4484
4485 /**
4486  * Transform and renumber the Projs from a Quot.
4487  */
4488 static ir_node *gen_Proj_Quot(ir_node *node) {
4489         ir_node  *block    = be_transform_node(get_nodes_block(node));
4490         ir_node  *pred     = get_Proj_pred(node);
4491         ir_node  *new_pred = be_transform_node(pred);
4492         ir_graph *irg      = current_ir_graph;
4493         dbg_info *dbgi     = get_irn_dbg_info(node);
4494         ir_mode  *mode     = get_irn_mode(node);
4495         long     proj      = get_Proj_proj(node);
4496
4497         switch(proj) {
4498         case pn_Quot_M:
4499                 if (is_ia32_xDiv(new_pred)) {
4500                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4501                 } else if (is_ia32_vfdiv(new_pred)) {
4502                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4503                 }
4504                 break;
4505         case pn_Quot_res:
4506                 if (is_ia32_xDiv(new_pred)) {
4507                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4508                 } else if (is_ia32_vfdiv(new_pred)) {
4509                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4510                 }
4511                 break;
4512         default:
4513                 break;
4514         }
4515
4516         assert(0);
4517         return new_rd_Unknown(irg, mode);
4518 }
4519
4520 /**
4521  * Transform the Thread Local Storage Proj.
4522  */
4523 static ir_node *gen_Proj_tls(ir_node *node) {
4524         ir_node  *block = be_transform_node(get_nodes_block(node));
4525         ir_graph *irg   = current_ir_graph;
4526         dbg_info *dbgi  = NULL;
4527         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
4528
4529         return res;
4530 }
4531
4532 static ir_node *gen_be_Call(ir_node *node) {
4533         ir_node *res = be_duplicate_node(node);
4534         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4535
4536         return res;
4537 }
4538
4539 static ir_node *gen_be_IncSP(ir_node *node) {
4540         ir_node *res = be_duplicate_node(node);
4541         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4542
4543         return res;
4544 }
4545
4546 /**
4547  * Transform the Projs from a be_Call.
4548  */
4549 static ir_node *gen_Proj_be_Call(ir_node *node) {
4550         ir_node  *block       = be_transform_node(get_nodes_block(node));
4551         ir_node  *call        = get_Proj_pred(node);
4552         ir_node  *new_call    = be_transform_node(call);
4553         ir_graph *irg         = current_ir_graph;
4554         dbg_info *dbgi        = get_irn_dbg_info(node);
4555         ir_type  *method_type = be_Call_get_type(call);
4556         int       n_res       = get_method_n_ress(method_type);
4557         long      proj        = get_Proj_proj(node);
4558         ir_mode  *mode        = get_irn_mode(node);
4559         ir_node  *sse_load;
4560         const arch_register_class_t *cls;
4561
4562         /* The following is kinda tricky: If we're using SSE, then we have to
4563          * move the result value of the call in floating point registers to an
4564          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4565          * after the call, we have to make sure to correctly make the
4566          * MemProj and the result Proj use these 2 nodes
4567          */
4568         if (proj == pn_be_Call_M_regular) {
4569                 // get new node for result, are we doing the sse load/store hack?
4570                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4571                 ir_node *call_res_new;
4572                 ir_node *call_res_pred = NULL;
4573
4574                 if (call_res != NULL) {
4575                         call_res_new  = be_transform_node(call_res);
4576                         call_res_pred = get_Proj_pred(call_res_new);
4577                 }
4578
4579                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4580                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4581                                            pn_be_Call_M_regular);
4582                 } else {
4583                         assert(is_ia32_xLoad(call_res_pred));
4584                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4585                                            pn_ia32_xLoad_M);
4586                 }
4587         }
4588         if (ia32_cg_config.use_sse2 && proj >= pn_be_Call_first_res
4589                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)) {
4590                 ir_node *fstp;
4591                 ir_node *frame = get_irg_frame(irg);
4592                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4593                 //ir_node *p;
4594                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4595                 ir_node *call_res;
4596
4597                 /* in case there is no memory output: create one to serialize the copy
4598                    FPU -> SSE */
4599                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4600                                        pn_be_Call_M_regular);
4601                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4602                                        pn_be_Call_first_res);
4603
4604                 /* store st(0) onto stack */
4605                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
4606                                         call_res, mode);
4607                 set_ia32_op_type(fstp, ia32_AddrModeD);
4608                 set_ia32_use_frame(fstp);
4609
4610                 /* load into SSE register */
4611                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
4612                                              mode);
4613                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4614                 set_ia32_use_frame(sse_load);
4615
4616                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4617                                        pn_ia32_xLoad_res);
4618
4619                 return sse_load;
4620         }
4621
4622         /* transform call modes */
4623         if (mode_is_data(mode)) {
4624                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4625                 mode = cls->mode;
4626         }
4627
4628         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4629 }
4630
4631 /**
4632  * Transform the Projs from a Cmp.
4633  */
4634 static ir_node *gen_Proj_Cmp(ir_node *node)
4635 {
4636         /* this probably means not all mode_b nodes were lowered... */
4637         panic("trying to directly transform Proj_Cmp %+F (mode_b not lowered?)",
4638               node);
4639 }
4640
4641 /**
4642  * Transform and potentially renumber Proj nodes.
4643  */
4644 static ir_node *gen_Proj(ir_node *node) {
4645         ir_graph *irg  = current_ir_graph;
4646         dbg_info *dbgi = get_irn_dbg_info(node);
4647         ir_node  *pred = get_Proj_pred(node);
4648         long     proj  = get_Proj_proj(node);
4649
4650         if (is_Store(pred)) {
4651                 if (proj == pn_Store_M) {
4652                         return be_transform_node(pred);
4653                 } else {
4654                         assert(0);
4655                         return new_r_Bad(irg);
4656                 }
4657         } else if (is_Load(pred)) {
4658                 return gen_Proj_Load(node);
4659         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4660                 return gen_Proj_DivMod(node);
4661         } else if (is_CopyB(pred)) {
4662                 return gen_Proj_CopyB(node);
4663         } else if (is_Quot(pred)) {
4664                 return gen_Proj_Quot(node);
4665         } else if (be_is_SubSP(pred)) {
4666                 return gen_Proj_be_SubSP(node);
4667         } else if (be_is_AddSP(pred)) {
4668                 return gen_Proj_be_AddSP(node);
4669         } else if (be_is_Call(pred)) {
4670                 return gen_Proj_be_Call(node);
4671         } else if (is_Cmp(pred)) {
4672                 return gen_Proj_Cmp(node);
4673         } else if (get_irn_op(pred) == op_Start) {
4674                 if (proj == pn_Start_X_initial_exec) {
4675                         ir_node *block = get_nodes_block(pred);
4676                         ir_node *jump;
4677
4678                         /* we exchange the ProjX with a jump */
4679                         block = be_transform_node(block);
4680                         jump  = new_rd_Jmp(dbgi, irg, block);
4681                         return jump;
4682                 }
4683                 if (node == be_get_old_anchor(anchor_tls)) {
4684                         return gen_Proj_tls(node);
4685                 }
4686 #ifdef FIRM_EXT_GRS
4687         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4688 #else
4689         } else {
4690 #endif
4691                 ir_node *new_pred = be_transform_node(pred);
4692                 ir_node *block    = be_transform_node(get_nodes_block(node));
4693                 ir_mode *mode     = get_irn_mode(node);
4694                 if (mode_needs_gp_reg(mode)) {
4695                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4696                                                        get_Proj_proj(node));
4697 #ifdef DEBUG_libfirm
4698                         new_proj->node_nr = node->node_nr;
4699 #endif
4700                         return new_proj;
4701                 }
4702         }
4703
4704         return be_duplicate_node(node);
4705 }
4706
4707 /**
4708  * Enters all transform functions into the generic pointer
4709  */
4710 static void register_transformers(void)
4711 {
4712         ir_op *op_Mulh;
4713
4714         /* first clear the generic function pointer for all ops */
4715         clear_irp_opcodes_generic_func();
4716
4717 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4718 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4719
4720         GEN(Add);
4721         GEN(Sub);
4722         GEN(Mul);
4723         GEN(And);
4724         GEN(Or);
4725         GEN(Eor);
4726
4727         GEN(Shl);
4728         GEN(Shr);
4729         GEN(Shrs);
4730         GEN(Rot);
4731
4732         GEN(Quot);
4733
4734         GEN(Div);
4735         GEN(Mod);
4736         GEN(DivMod);
4737
4738         GEN(Minus);
4739         GEN(Conv);
4740         GEN(Abs);
4741         GEN(Not);
4742
4743         GEN(Load);
4744         GEN(Store);
4745         GEN(Cond);
4746
4747         GEN(Cmp);
4748         GEN(ASM);
4749         GEN(CopyB);
4750         BAD(Mux);
4751         GEN(Psi);
4752         GEN(Proj);
4753         GEN(Phi);
4754         GEN(IJmp);
4755
4756         /* transform ops from intrinsic lowering */
4757         GEN(ia32_l_Add);
4758         GEN(ia32_l_Adc);
4759         GEN(ia32_l_Mul);
4760         GEN(ia32_l_IMul);
4761         GEN(ia32_l_ShlDep);
4762         GEN(ia32_l_ShrDep);
4763         GEN(ia32_l_SarDep);
4764         GEN(ia32_l_ShlD);
4765         GEN(ia32_l_ShrD);
4766         GEN(ia32_l_Sub);
4767         GEN(ia32_l_Sbb);
4768         GEN(ia32_l_vfild);
4769         GEN(ia32_l_Load);
4770         GEN(ia32_l_vfist);
4771         GEN(ia32_l_Store);
4772         GEN(ia32_l_X87toSSE);
4773         GEN(ia32_l_SSEtoX87);
4774
4775         GEN(Const);
4776         GEN(SymConst);
4777         GEN(Unknown);
4778
4779         /* we should never see these nodes */
4780         BAD(Raise);
4781         BAD(Sel);
4782         BAD(InstOf);
4783         BAD(Cast);
4784         BAD(Free);
4785         BAD(Tuple);
4786         BAD(Id);
4787         //BAD(Bad);
4788         BAD(Confirm);
4789         BAD(Filter);
4790         BAD(CallBegin);
4791         BAD(EndReg);
4792         BAD(EndExcept);
4793
4794         /* handle generic backend nodes */
4795         GEN(be_FrameAddr);
4796         GEN(be_Call);
4797         GEN(be_IncSP);
4798         GEN(be_Return);
4799         GEN(be_AddSP);
4800         GEN(be_SubSP);
4801         GEN(be_Copy);
4802
4803         op_Mulh = get_op_Mulh();
4804         if (op_Mulh)
4805                 GEN(Mulh);
4806
4807 #undef GEN
4808 #undef BAD
4809 }
4810
4811 /**
4812  * Pre-transform all unknown and noreg nodes.
4813  */
4814 static void ia32_pretransform_node(void *arch_cg) {
4815         ia32_code_gen_t *cg = arch_cg;
4816
4817         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4818         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4819         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4820         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4821         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4822         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4823         get_fpcw();
4824 }
4825
4826 /**
4827  * Walker, checks if all ia32 nodes producing more than one result have
4828  * its Projs, other wise creates new projs and keep them using a be_Keep node.
4829  */
4830 static void add_missing_keep_walker(ir_node *node, void *data)
4831 {
4832         int              n_outs, i;
4833         unsigned         found_projs = 0;
4834         const ir_edge_t *edge;
4835         ir_mode         *mode = get_irn_mode(node);
4836         ir_node         *last_keep;
4837         (void) data;
4838         if(mode != mode_T)
4839                 return;
4840         if(!is_ia32_irn(node))
4841                 return;
4842
4843         n_outs = get_ia32_n_res(node);
4844         if(n_outs <= 0)
4845                 return;
4846         if(is_ia32_SwitchJmp(node))
4847                 return;
4848
4849         assert(n_outs < (int) sizeof(unsigned) * 8);
4850         foreach_out_edge(node, edge) {
4851                 ir_node *proj = get_edge_src_irn(edge);
4852                 int      pn   = get_Proj_proj(proj);
4853
4854                 assert(get_irn_mode(proj) == mode_M || pn < n_outs);
4855                 found_projs |= 1 << pn;
4856         }
4857
4858
4859         /* are keeps missing? */
4860         last_keep = NULL;
4861         for(i = 0; i < n_outs; ++i) {
4862                 ir_node                     *block;
4863                 ir_node                     *in[1];
4864                 const arch_register_req_t   *req;
4865                 const arch_register_class_t *class;
4866
4867                 if(found_projs & (1 << i)) {
4868                         continue;
4869                 }
4870
4871                 req   = get_ia32_out_req(node, i);
4872                 class = req->cls;
4873                 if(class == NULL) {
4874                         continue;
4875                 }
4876                 if(class == &ia32_reg_classes[CLASS_ia32_flags]) {
4877                         continue;
4878                 }
4879
4880                 block = get_nodes_block(node);
4881                 in[0] = new_r_Proj(current_ir_graph, block, node,
4882                                    arch_register_class_mode(class), i);
4883                 if(last_keep != NULL) {
4884                         be_Keep_add_node(last_keep, class, in[0]);
4885                 } else {
4886                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
4887                         if(sched_is_scheduled(node)) {
4888                                 sched_add_after(node, last_keep);
4889                         }
4890                 }
4891         }
4892 }
4893
4894 /**
4895  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4896  * and keeps them.
4897  */
4898 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
4899 {
4900         ir_graph *irg = be_get_birg_irg(cg->birg);
4901         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4902 }
4903
4904 /* do the transformation */
4905 void ia32_transform_graph(ia32_code_gen_t *cg) {
4906         int cse_last;
4907         ir_graph *irg = cg->irg;
4908
4909         register_transformers();
4910         env_cg       = cg;
4911         initial_fpcw = NULL;
4912
4913         heights      = heights_new(irg);
4914         ia32_calculate_non_address_mode_nodes(cg->birg);
4915
4916         /* the transform phase is not safe for CSE (yet) because several nodes get
4917          * attributes set after their creation */
4918         cse_last = get_opt_cse();
4919         set_opt_cse(0);
4920
4921         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4922
4923         set_opt_cse(cse_last);
4924
4925         ia32_free_non_address_mode_nodes();
4926         heights_free(heights);
4927         heights = NULL;
4928 }
4929
4930 void ia32_init_transform(void)
4931 {
4932         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4933 }