nsz Git - libfirm/blob - ir/be/ia32/ia32_spec.pl

   1 # Creation: 2005/10/19
   2 # $Id$
   3 # This is the specification for the ia32 assembler Firm-operations
   4
   5 # the cpu architecture (ia32, ia64, mips, sparc, ppc, ...)
   6
   7 $arch = "ia32";
   8
   9 # The node description is done as a perl hash initializer with the
  10 # following structure:
  11 #
  12 # %nodes = (
  13 #
  14 # <op-name> => {
  15 #   "op_flags"  => "N|L|C|X|I|F|Y|H|c|K",
  16 #   "irn_flags" => "R|N|I"
  17 #   "arity"     => "0|1|2|3 ... |variable|dynamic|any",
  18 #   "state"     => "floats|pinned|mem_pinned|exc_pinned",
  19 #   "args"      => [
  20 #                    { "type" => "type 1", "name" => "name 1" },
  21 #                    { "type" => "type 2", "name" => "name 2" },
  22 #                    ...
  23 #                  ],
  24 #   "comment"   => "any comment for constructor",
  25 #   "reg_req"   => { "in" => [ "reg_class|register" ], "out" => [ "reg_class|register|in_rX" ] },
  26 #   "cmp_attr"  => "c source code for comparing node attributes",
  27 #   "emit"      => "emit code with templates",
  28 #   "rd_constructor" => "c source code which constructs an ir_node"
  29 # },
  30 #
  31 # ... # (all nodes you need to describe)
  32 #
  33 # ); # close the %nodes initializer
  34
  35 # op_flags: flags for the operation, OPTIONAL (default is "N")
  36 # the op_flags correspond to the firm irop_flags:
  37 #   N   irop_flag_none
  38 #   L   irop_flag_labeled
  39 #   C   irop_flag_commutative
  40 #   X   irop_flag_cfopcode
  41 #   I   irop_flag_ip_cfopcode
  42 #   F   irop_flag_fragile
  43 #   Y   irop_flag_forking
  44 #   H   irop_flag_highlevel
  45 #   c   irop_flag_constlike
  46 #   K   irop_flag_keep
  47 #
  48 # irn_flags: special node flags, OPTIONAL (default is 0)
  49 # following irn_flags are supported:
  50 #   R   rematerializeable
  51 #   N   not spillable
  52 #   I   ignore for register allocation
  53 #
  54 # state: state of the operation, OPTIONAL (default is "floats")
  55 #
  56 # arity: arity of the operation, MUST NOT BE OMITTED
  57 #
  58 # args:  the OPTIONAL arguments of the node constructor (debug, irg and block
  59 #        are always the first 3 arguments and are always autmatically
  60 #        created)
  61 #        If this key is missing the following arguments will be created:
  62 #        for i = 1 .. arity: ir_node *op_i
  63 #        ir_mode *mode
  64 #
  65 # comment: OPTIONAL comment for the node constructor
  66 #
  67 # rd_constructor: for every operation there will be a
  68 #      new_rd_<arch>_<op-name> function with the arguments from above
  69 #      which creates the ir_node corresponding to the defined operation
  70 #      you can either put the complete source code of this function here
  71 #
  72 #      This key is OPTIONAL. If omitted, the following constructor will
  73 #      be created:
  74 #      if (!op_<arch>_<op-name>) assert(0);
  75 #      for i = 1 to arity
  76 #         set in[i] = op_i
  77 #      done
  78 #      res = new_ir_node(db, irg, block, op_<arch>_<op-name>, mode, arity, in)
  79 #      return res
  80 #
  81 # NOTE: rd_constructor and args are only optional if and only if arity is 0,1,2 or 3
  82
  83 # register types:
  84 #   0 - no special type
  85 #   1 - caller save (register must be saved by the caller of a function)
  86 #   2 - callee save (register must be saved by the called function)
  87 #   4 - ignore (do not assign this register)
  88 # NOTE: Last entry of each class is the largest Firm-Mode a register can hold
  89 %reg_classes = (
  90   "gp" => [
  91             { "name" => "eax", "type" => 1 },
  92             { "name" => "edx", "type" => 1 },
  93             { "name" => "ebx", "type" => 2 },
  94             { "name" => "ecx", "type" => 1 },
  95             { "name" => "esi", "type" => 2 },
  96             { "name" => "edi", "type" => 2 },
  97             { "name" => "ebp", "type" => 2 },
  98             { "name" => "esp", "type" => 4 },
  99             { "name" => "xxx", "type" => 6 },  # we need a dummy register for NoReg and Unknown nodes
 100                         { "mode" => "mode_P" }
 101           ],
 102   "fp" => [
 103             { "name" => "xmm0", "type" => 1 },
 104             { "name" => "xmm1", "type" => 1 },
 105             { "name" => "xmm2", "type" => 1 },
 106             { "name" => "xmm3", "type" => 1 },
 107             { "name" => "xmm4", "type" => 1 },
 108             { "name" => "xmm5", "type" => 1 },
 109             { "name" => "xmm6", "type" => 1 },
 110             { "name" => "xmm7", "type" => 1 },
 111             { "name" => "xxxx", "type" => 6 },  # we need a dummy register for NoReg and Unknown nodes
 112                         { "mode" => "mode_D" }
 113           ]
 114 ); # %reg_classes
 115
 116 #--------------------------------------------------#
 117 #                        _                         #
 118 #                       (_)                        #
 119 #  _ __   _____      __  _ _ __    ___  _ __  ___  #
 120 # | '_ \ / _ \ \ /\ / / | | '__|  / _ \| '_ \/ __| #
 121 # | | | |  __/\ V  V /  | | |    | (_) | |_) \__ \ #
 122 # |_| |_|\___| \_/\_/   |_|_|     \___/| .__/|___/ #
 123 #                                      | |         #
 124 #                                      |_|         #
 125 #--------------------------------------------------#
 126
 127 %nodes = (
 128
 129 #-----------------------------------------------------------------#
 130 #  _       _                                         _            #
 131 # (_)     | |                                       | |           #
 132 #  _ _ __ | |_ ___  __ _  ___ _ __   _ __   ___   __| | ___  ___  #
 133 # | | '_ \| __/ _ \/ _` |/ _ \ '__| | '_ \ / _ \ / _` |/ _ \/ __| #
 134 # | | | | | ||  __/ (_| |  __/ |    | | | | (_) | (_| |  __/\__ \ #
 135 # |_|_| |_|\__\___|\__, |\___|_|    |_| |_|\___/ \__,_|\___||___/ #
 136 #                   __/ |                                         #
 137 #                  |___/                                          #
 138 #-----------------------------------------------------------------#
 139
 140 # commutative operations
 141
 142 # NOTE:
 143 # All nodes supporting Addressmode have 5 INs:
 144 # 1 - base    r1 == NoReg in case of no AM or no base
 145 # 2 - index   r2 == NoReg in case of no AM or no index
 146 # 3 - op1     r3 == always present
 147 # 4 - op2     r4 == NoReg in case of immediate operation
 148 # 5 - mem     NoMem in case of no AM otherwise it takes the mem from the Load
 149
 150 "Add" => {
 151   "irn_flags" => "R",
 152   "comment"   => "construct Add: Add(a, b) = Add(b, a) = a + b",
 153   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 154   "reg_req"   => { "in" => [ "gp", "gp", "gp", "gp", "none" ], "out" => [ "in_r3" ] },
 155   "emit"      => '. add %ia32_emit_binop\t\t\t/* Add(%A1, %A2) -> %D1 */'
 156 },
 157
 158 "Mul" => {
 159   "irn_flags" => "A",
 160   "comment"   => "construct Mul: Mul(a, b) = Mul(b, a) = a * b",
 161   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 162   "reg_req"   => { "in" => [ "gp", "gp", "gp", "gp", "none" ], "out" => [ "in_r3" ] },
 163   "emit"      => '. imul %ia32_emit_binop\t\t\t/* Mul(%A1, %A2) -> %D1 */'
 164 },
 165
 166 # Mulh is an exception from the 4 INs with AM because the target is always EAX:EDX
 167 "Mulh" => {
 168   "comment"   => "construct Mul: Mul(a, b) = Mul(b, a) = a * b",
 169   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 170   "reg_req"   => { "in" => [ "gp", "gp", "gp", "gp", "none" ], "out" => [ "eax in_r3", "edx in_r4" ] },
 171   "emit"      => '. imul %ia32_emit_unop\t\t\t/* Mulh(%A1, %A2) -> %D1 */ '
 172 },
 173
 174 "And" => {
 175   "irn_flags" => "R",
 176   "comment"   => "construct And: And(a, b) = And(b, a) = a AND b",
 177   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 178   "reg_req"   => { "in" => [ "gp", "gp", "gp", "gp", "none" ], "out" => [ "in_r3" ] },
 179   "emit"      => '. and %ia32_emit_binop\t\t\t/* And(%A1, %A2) -> %D1 */'
 180 },
 181
 182 "Or" => {
 183   "irn_flags" => "R",
 184   "comment"   => "construct Or: Or(a, b) = Or(b, a) = a OR b",
 185   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 186   "reg_req"   => { "in" => [ "gp", "gp", "gp", "gp", "none" ], "out" => [ "in_r3" ] },
 187   "emit"      => '. or %ia32_emit_binop\t\t\t/* Or(%A1, %A2) -> %D1 */'
 188 },
 189
 190 "Eor" => {
 191   "irn_flags" => "R",
 192   "comment"   => "construct Eor: Eor(a, b) = Eor(b, a) = a EOR b",
 193   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 194   "reg_req"   => { "in" => [ "gp", "gp", "gp", "gp", "none" ], "out" => [ "in_r3" ] },
 195   "emit"      => '. xor %ia32_emit_binop\t\t\t/* Xor(%A1, %A2) -> %D1 */'
 196 },
 197
 198 "Max" => {
 199   "irn_flags" => "R",
 200   "comment"   => "construct Max: Max(a, b) = Max(b, a) = a > b ? a : b",
 201   "reg_req"   => { "in" => [ "gp", "gp" ], "out" => [ "in_r1" ] },
 202   "emit"      =>
 203 '2. cmp %S1, %S2\t\t\t/* prepare Max (%S1 - %S2), (%A1, %A2) */
 204   if (mode_is_signed(get_irn_mode(n))) {
 205 4.  cmovl %D1, %S2\t\t\t/* %S1 is less %S2 */
 206   }
 207   else {
 208 4.  cmovb %D1, %S2\t\t\t/* %S1 is below %S2 */
 209   }
 210 '
 211 },
 212
 213 "Min" => {
 214   "irn_flags" => "R",
 215   "comment"   => "construct Min: Min(a, b) = Min(b, a) = a < b ? a : b",
 216   "reg_req"   => { "in" => [ "gp", "gp" ], "out" => [ "in_r1" ] },
 217   "emit"      =>
 218 '2. cmp %S1, %S2\t\t\t/* prepare Min (%S1 - %S2), (%A1, %A2) */
 219   if (mode_is_signed(get_irn_mode(n))) {
 220 2.  cmovg %D1, %S2\t\t\t/* %S1 is greater %S2 */
 221   }
 222   else {
 223 2.  cmova %D1, %S2, %D1\t\t\t/* %S1 is above %S2 */
 224   }
 225 '
 226 },
 227
 228 "CMov" => {
 229   "irn_flags" => "R",
 230   "comment"   => "construct Mux: Mux(sel, a, b) == sel ? a : b",
 231   "reg_req"   => { "in" => [ "gp", "gp", "gp" ], "out" => [ "in_r2" ] },
 232   "emit"      =>
 233 '. cmp %S1, 0\t\t\t/* compare Sel for CMov (%A2, %A3) */
 234 . cmovne %D1, %S3\t\t\t/* sel == true -> return %S3 */
 235 '
 236 },
 237
 238 # not commutative operations
 239
 240 "Sub" => {
 241   "irn_flags" => "R",
 242   "comment"   => "construct Sub: Sub(a, b) = a - b",
 243   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 244   "reg_req"   => { "in" => [ "gp", "gp", "gp", "gp", "none" ], "out" => [ "in_r3" ] },
 245   "emit"      => '. sub %ia32_emit_binop\t\t\t/* Sub(%A1, %A2) -> %D1 */'
 246 },
 247
 248 "DivMod" => {
 249   "op_flags" => "F|L",
 250   "state"    => "exc_pinned",
 251   "reg_req"  => { "in" => [ "gp", "gp", "gp", "none" ], "out" => [ "eax in_r1", "edx in_r3" ] },
 252   "emit"     =>
 253 '  if (mode_is_signed(get_irn_mode(n))) {
 254 4.  idiv %S2\t\t\t/* signed DivMod(%S1, %S2) -> %D1, (%A1, %A2, %A3) */
 255   }
 256   else {
 257 4.  div %S2\t\t\t/* unsigned DivMod(%S1, %S2) -> %D1, (%A1, %A2, %A3) */
 258   }
 259 '
 260 },
 261
 262 "Shl" => {
 263   "irn_flags" => "R",
 264   "comment"   => "construct Shl: Shl(a, b) = a << b",
 265   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 266   "reg_req"   => { "in" => [ "gp", "gp", "gp", "ecx", "none" ], "out" => [ "in_r3" ] },
 267   "emit"      => '. shl %ia32_emit_binop\t\t\t/* Shl(%A1, %A2) -> %D1 */'
 268 },
 269
 270 "Shr" => {
 271   "irn_flags" => "R",
 272   "comment"   => "construct Shr: Shr(a, b) = a >> b",
 273   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 274   "reg_req"   => { "in" => [ "gp", "gp", "gp", "ecx", "none" ], "out" => [ "in_r3" ] },
 275   "emit"      => '. shr %ia32_emit_binop\t\t\t/* Shr(%A1, %A2) -> %D1 */'
 276 },
 277
 278 "Shrs" => {
 279   "irn_flags" => "R",
 280   "comment"   => "construct Shrs: Shrs(a, b) = a >> b",
 281   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 282   "reg_req"   => { "in" => [ "gp", "gp", "gp", "ecx", "none" ], "out" => [ "in_r3" ] },
 283   "emit"      => '. sar %ia32_emit_binop\t\t\t/* Shrs(%A1, %A2) -> %D1 */'
 284 },
 285
 286 "RotR" => {
 287   "irn_flags" => "R",
 288   "comment"     => "construct RotR: RotR(a, b) = a ROTR b",
 289   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 290   "reg_req"     => { "in" => [ "gp", "gp", "gp", "ecx", "none" ], "out" => [ "in_r3" ] },
 291   "emit"        => '. ror %ia32_emit_binop\t\t\t/* RotR(%A1, %A2) -> %D1 */'
 292 },
 293
 294 "RotL" => {
 295   "irn_flags" => "R",
 296   "comment"   => "construct RotL: RotL(a, b) = a ROTL b",
 297   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 298   "reg_req"   => { "in" => [ "gp", "gp", "gp", "ecx", "none" ], "out" => [ "in_r3" ] },
 299   "emit"      => '. rol %ia32_emit_binop\t\t\t/* RotL(%A1, %A2) -> %D1 */'
 300 },
 301
 302 # unary operations
 303
 304 "Minus" => {
 305   "irn_flags" => "R",
 306   "comment"   => "construct Minus: Minus(a) = -a",
 307   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 308   "reg_req"   => { "in" => [ "gp", "gp", "gp", "none" ], "out" => [ "in_r3" ] },
 309   "emit"      => '. neg %ia32_emit_unop\t\t\t/* Neg(%A1) -> %D1, (%A1) */'
 310 },
 311
 312 "Inc" => {
 313   "irn_flags" => "R",
 314   "comment"   => "construct Increment: Inc(a) = a++",
 315   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 316   "reg_req"   => { "in" => [ "gp", "gp", "gp", "none" ], "out" => [ "in_r3" ] },
 317   "emit"      => '. inc %ia32_emit_unop\t\t\t/* Inc(%S1) -> %D1, (%A1) */'
 318 },
 319
 320 "Dec" => {
 321   "irn_flags" => "R",
 322   "comment"   => "construct Decrement: Dec(a) = a--",
 323   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 324   "reg_req"   => { "in" => [ "gp", "gp", "gp", "none" ], "out" => [ "in_r3" ] },
 325   "emit"      => '. dec %ia32_emit_unop\t\t\t/* Dec(%S1) -> %D1, (%A1) */'
 326 },
 327
 328 "Not" => {
 329   "irn_flags" => "R",
 330   "comment"   => "construct Not: Not(a) = !a",
 331   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 332   "reg_req"   => { "in" => [ "gp", "gp", "gp", "none" ], "out" => [ "in_r3" ] },
 333   "emit"      => '. not %ia32_emit_unop\t\t\t/* Not(%S1) -> %D1, (%A1) */'
 334 },
 335
 336 # other operations
 337
 338 "Conv" => {
 339   "reg_req"  => { "in" => [ "gp" ], "out" => [ "in_r1" ] },
 340   "comment"  => "construct Conv: Conv(a) = (conv)a"
 341 },
 342
 343 "CondJmp" => {
 344   "op_flags"  => "L|X|Y",
 345   "comment"   => "construct conditional jump: CMP A, B && JMPxx LABEL",
 346   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 347   "reg_req"   => { "in" => [ "gp", "gp", "gp", "gp", "none" ], "out" => [ "none", "none" ] },
 348 },
 349
 350 "SwitchJmp" => {
 351   "op_flags"  => "L|X|Y",
 352   "comment"   => "construct switch",
 353   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 354   "reg_req"   => { "in" => [ "gp", "gp", "gp", "none" ], "out" => [ "none" ] },
 355 },
 356
 357 "Const" => {
 358   "op_flags"  => "c",
 359   "irn_flags" => "R",
 360   "comment"   => "represents an integer constant",
 361   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 362   "reg_req"   => { "out" => [ "gp" ] },
 363   "emit"      => '. mov %D1, %C\t\t\t/* Mov Const into register */',
 364 },
 365
 366 "Cdq" => {
 367   "irn_flags" => "R",
 368   "comment"   => "construct CDQ: sign extend EAX -> EDX:EAX",
 369   "reg_req"   => { "in" => [ "gp" ], "out" => [ "eax in_r1", "edx" ] },
 370   "emit"      => '. cdq\t\t\t/* sign extend EAX -> EDX:EAX, (%A1) */'
 371 },
 372
 373 # Load / Store
 374
 375 "Load" => {
 376   "op_flags"  => "L|F",
 377   "irn_flags" => "R",
 378   "state"     => "exc_pinned",
 379   "comment"   => "construct Load: Load(ptr, mem) = LD ptr -> reg",
 380   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 381   "reg_req"   => { "in" => [ "gp", "gp", "none" ], "out" => [ "gp" ] },
 382   "emit"      => '. mov %D1, %ia32_emit_am\t\t\t/* Load((%A1)) -> %D1 */'
 383 },
 384
 385 "Store" => {
 386   "op_flags"  => "L|F",
 387   "state"     => "exc_pinned",
 388   "comment"   => "construct Store: Store(ptr, val, mem) = ST ptr,val",
 389   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 390   "reg_req"   => { "in" => [ "gp", "gp", "gp", "none" ] },
 391   "emit"      => '. mov %ia32_emit_binop\t\t\t/* Store(%A3) -> (%A1) */'
 392 },
 393
 394 "Lea" => {
 395   "irn_flags" => "R",
 396   "comment"   => "construct Lea: Lea(a,b) = lea [a+b*const+offs] | res = a + b * const + offs with const = 0,1,2,4,8",
 397   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 398   "reg_req"   => { "in" => [ "gp", "gp" ], "out" => [ "gp" ] },
 399   "emit"      => '. lea %D1, %ia32_emit_am\t\t/* %D1 = %S1 + %S2 << scale + %O, (%A1, %A2) */'
 400 },
 401
 402 #--------------------------------------------------------#
 403 #    __ _             _                     _            #
 404 #   / _| |           | |                   | |           #
 405 #  | |_| | ___   __ _| |_   _ __   ___   __| | ___  ___  #
 406 #  |  _| |/ _ \ / _` | __| | '_ \ / _ \ / _` |/ _ \/ __| #
 407 #  | | | | (_) | (_| | |_  | | | | (_) | (_| |  __/\__ \ #
 408 #  |_| |_|\___/ \__,_|\__| |_| |_|\___/ \__,_|\___||___/ #
 409 #--------------------------------------------------------#
 410
 411 # commutative operations
 412
 413 "fAdd" => {
 414   "irn_flags" => "R",
 415   "comment"   => "construct SSE Add: Add(a, b) = Add(b, a) = a + b",
 416   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 417   "reg_req"   => { "in" => [ "gp", "gp", "fp", "fp", "none" ], "out" => [ "in_r3" ] },
 418   "emit"      => '. adds%M %ia32_emit_binop\t\t\t/* SSE Add(%A1, %A2) -> %D1 */'
 419 },
 420
 421 "fMul" => {
 422   "irn_flags" => "R",
 423   "comment"   => "construct SSE Mul: Mul(a, b) = Mul(b, a) = a * b",
 424   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 425   "reg_req"   => { "in" => [ "gp", "gp", "fp", "fp", "none" ], "out" => [ "in_r3" ] },
 426   "emit"      => '. muls%M %ia32_emit_binop\t\t\t/* SSE Mul(%A1, %A2) -> %D1 */'
 427 },
 428
 429 "fMax" => {
 430   "irn_flags" => "R",
 431   "comment"   => "construct SSE Max: Max(a, b) = Max(b, a) = a > b ? a : b",
 432   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 433   "reg_req"   => { "in" => [ "gp", "gp", "fp", "fp", "none" ], "out" => [ "in_r3" ] },
 434   "emit"      => '. maxs%M %ia32_emit_binop\t\t\t/* SSE Max(%A1, %A2) -> %D1 */'
 435 },
 436
 437 "fMin" => {
 438   "irn_flags" => "R",
 439   "comment"   => "construct SSE Min: Min(a, b) = Min(b, a) = a < b ? a : b",
 440   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 441   "reg_req"   => { "in" => [ "gp", "gp", "fp", "fp", "none" ], "out" => [ "in_r3" ] },
 442   "emit"      => '. mins%M %ia32_emit_binop\t\t\t/* SSE Min(%A1, %A2) -> %D1 */'
 443 },
 444
 445 "fAnd" => {
 446   "irn_flags" => "R",
 447   "comment"   => "construct SSE And: And(a, b) = a AND b",
 448   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 449   "reg_req"   => { "in" => [ "gp", "gp", "fp", "fp", "none" ], "out" => [ "in_r3" ] },
 450   "emit"      => '. andp%M %ia32_emit_binop\t\t\t/* SSE And(%A3, %A4) -> %D1 */'
 451 },
 452
 453 "fOr" => {
 454   "irn_flags" => "R",
 455   "comment"   => "construct SSE Or: Or(a, b) = a OR b",
 456   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 457   "reg_req"   => { "in" => [ "gp", "gp", "fp", "fp", "none" ], "out" => [ "in_r3" ] },
 458   "emit"      => '. orp%M %ia32_emit_binop\t\t\t/* SSE Or(%A3, %A4) -> %D1 */'
 459 },
 460
 461 "fEor" => {
 462   "irn_flags" => "R",
 463   "comment"   => "construct SSE Eor: Eor(a, b) = a XOR b",
 464   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 465   "reg_req"   => { "in" => [ "gp", "gp", "fp", "fp", "none" ], "out" => [ "in_r3" ] },
 466   "emit"      => '. xorp%M %ia32_emit_binop\t\t\t/* SSE Xor(%A3, %A4) -> %D1 */'
 467 },
 468
 469 # not commutative operations
 470
 471 "fSub" => {
 472   "irn_flags" => "R",
 473   "comment"   => "construct SSE Sub: Sub(a, b) = a - b",
 474   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 475   "reg_req"   => { "in" => [ "gp", "gp", "fp", "fp", "none" ], "out" => [ "in_r3" ] },
 476   "emit"      => '. subs%M %ia32_emit_binop\t\t\t/* SSE Sub(%A1, %A2) -> %D1 */'
 477 },
 478
 479 "fDiv" => {
 480   "irn_flags" => "R",
 481   "comment"   => "construct SSE Div: Div(a, b) = a / b",
 482   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 483   "reg_req"   => { "in" => [ "gp", "gp", "fp", "fp", "none" ], "out" => [ "in_r3" ] },
 484   "emit"      => '. divs%M %ia32_emit_binop\t\t\t/* SSE Div(%A1, %A2) -> %D1 */'
 485 },
 486
 487 # other operations
 488
 489 "fConv" => {
 490   "reg_req"  => { "in" => [ "fp" ], "out" => [ "gp" ] },
 491   "comment"  => "construct Conv: Conv(a) = (conv)a"
 492 },
 493
 494 "fCondJmp" => {
 495   "op_flags"  => "L|X|Y",
 496   "comment"   => "construct conditional jump: UCOMIS A, B && JMPxx LABEL",
 497   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 498   "reg_req"   => { "in" => [ "gp", "gp", "fp", "fp", "none" ], "out" => [ "none", "none" ] },
 499 },
 500
 501 "fConst" => {
 502   "op_flags"  => "c",
 503   "irn_flags" => "R",
 504   "comment"   => "represents a SSE constant",
 505   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 506   "reg_req"   => { "out" => [ "fp" ] },
 507   "emit"      => '. mov%M %D1, %C\t\t\t/* Load fConst into register */',
 508 },
 509
 510 # Load / Store
 511
 512 "fLoad" => {
 513   "op_flags"  => "L|F",
 514   "irn_flags" => "R",
 515   "state"     => "exc_pinned",
 516   "comment"   => "construct SSE Load: Load(ptr, mem) = LD ptr",
 517   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 518   "reg_req"   => { "in" => [ "gp", "gp", "none" ], "out" => [ "fp" ] },
 519   "emit"      => '. movs%M %D1, %ia32_emit_am\t\t\t/* Load((%A1)) -> %D1 */'
 520 },
 521
 522 "fStore" => {
 523   "op_flags" => "L|F",
 524   "state"    => "exc_pinned",
 525   "comment"  => "construct Store: Store(ptr, val, mem) = ST ptr,val",
 526   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 527   "reg_req"  => { "in" => [ "gp", "gp", "fp", "none" ] },
 528   "emit"     => '. movs%M %ia32_emit_am, %S3\t\t\t/* Store(%S3) -> (%A1) */'
 529 },
 530
 531 # CopyB
 532
 533 "CopyB" => {
 534   "op_flags" => "F|H",
 535   "state"    => "pinned",
 536   "comment"  => "implements a memcopy: CopyB(dst, src, size, mem) == memcpy(dst, src, size)",
 537   "reg_req"  => { "in" => [ "edi", "esi", "ecx", "none" ], "out" => [ "none" ] },
 538 },
 539
 540 "CopyB_i" => {
 541   "op_flags" => "F|H",
 542   "state"    => "pinned",
 543   "comment"  => "implements a memcopy: CopyB(dst, src, mem) == memcpy(dst, src, attr(size))",
 544   "cmp_attr"  => "  return ia32_compare_immop_attr(attr_a, attr_b);\n",
 545   "reg_req"  => { "in" => [ "edi", "esi", "none" ], "out" => [ "none" ] },
 546 },
 547
 548 ); # end of %nodes