nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode.h"
  29 #include "irprog_t.h"
  30 #include "ircons.h"
  31 #include "irtools.h"
  32 #include "firm_types.h"
  33 #include "iredges.h"
  34 #include "tv.h"
  35 #include "irgmod.h"
  36 #include "irgwalk.h"
  37 #include "height.h"
  38 #include "irbitset.h"
  39 #include "irprintf.h"
  40 #include "error.h"
  41
  42 #include "../be_t.h"
  43 #include "../beabi.h"
  44 #include "../benode_t.h"
  45 #include "../besched_t.h"
  46 #include "../bepeephole.h"
  47
  48 #include "ia32_new_nodes.h"
  49 #include "ia32_optimize.h"
  50 #include "bearch_ia32_t.h"
  51 #include "gen_ia32_regalloc_if.h"
  52 #include "ia32_common_transform.h"
  53 #include "ia32_transform.h"
  54 #include "ia32_dbg_stat.h"
  55 #include "ia32_util.h"
  56 #include "ia32_architecture.h"
  57
  58 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  59
  60 static ia32_code_gen_t *cg;
  61
  62 static void copy_mark(const ir_node *old, ir_node *new)
  63 {
  64         if (is_ia32_is_reload(old))
  65                 set_ia32_is_reload(new);
  66         if (is_ia32_is_spill(old))
  67                 set_ia32_is_spill(new);
  68         if (is_ia32_is_remat(old))
  69                 set_ia32_is_remat(new);
  70 }
  71
  72 typedef enum produces_flag_t {
  73         produces_no_flag,
  74         produces_flag_zero,
  75         produces_flag_carry
  76 } produces_flag_t;
  77
  78 /**
  79  * Return which usable flag the given node produces
  80  *
  81  * @param node  the node to check
  82  * @param pn    the projection number of the used result
  83  */
  84 static produces_flag_t produces_test_flag(ir_node *node, int pn)
  85 {
  86         ir_node                     *count;
  87         const ia32_immediate_attr_t *imm_attr;
  88
  89         if (!is_ia32_irn(node))
  90                 return produces_no_flag;
  91
  92         switch (get_ia32_irn_opcode(node)) {
  93                 case iro_ia32_Add:
  94                 case iro_ia32_Adc:
  95                 case iro_ia32_And:
  96                 case iro_ia32_Or:
  97                 case iro_ia32_Xor:
  98                 case iro_ia32_Sub:
  99                 case iro_ia32_Sbb:
 100                 case iro_ia32_Neg:
 101                 case iro_ia32_Inc:
 102                 case iro_ia32_Dec:
 103                         break;
 104
 105                 case iro_ia32_ShlD:
 106                 case iro_ia32_ShrD:
 107                         assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 108                         count = get_irn_n(node, n_ia32_ShlD_count);
 109                         goto check_shift_amount;
 110
 111                 case iro_ia32_Shl:
 112                 case iro_ia32_Shr:
 113                 case iro_ia32_Sar:
 114                         assert(n_ia32_Shl_count == n_ia32_Shr_count
 115                                         && n_ia32_Shl_count == n_ia32_Sar_count);
 116                         count = get_irn_n(node, n_ia32_Shl_count);
 117 check_shift_amount:
 118                         /* when shift count is zero the flags are not affected, so we can only
 119                          * do this for constants != 0 */
 120                         if (!is_ia32_Immediate(count))
 121                                 return produces_no_flag;
 122
 123                         imm_attr = get_ia32_immediate_attr_const(count);
 124                         if (imm_attr->symconst != NULL)
 125                                 return produces_no_flag;
 126                         if ((imm_attr->offset & 0x1f) == 0)
 127                                 return produces_no_flag;
 128                         break;
 129
 130                 case iro_ia32_Mul:
 131                         return pn == pn_ia32_Mul_res_high ?
 132                                 produces_flag_carry : produces_no_flag;
 133
 134                 default:
 135                         return produces_no_flag;
 136         }
 137
 138         return pn == pn_ia32_res ?
 139                 produces_flag_zero : produces_no_flag;
 140 }
 141
 142 /**
 143  * If the given node has not mode_T, creates a mode_T version (with a result Proj).
 144  *
 145  * @param node  the node to change
 146  *
 147  * @return the new mode_T node (if the mode was changed) or node itself
 148  */
 149 static ir_node *turn_into_mode_t(ir_node *node)
 150 {
 151         ir_node               *block;
 152         ir_node               *res_proj;
 153         ir_node               *new_node;
 154         const arch_register_t *reg;
 155
 156         if(get_irn_mode(node) == mode_T)
 157                 return node;
 158
 159         assert(get_irn_mode(node) == mode_Iu);
 160
 161         new_node = exact_copy(node);
 162         set_irn_mode(new_node, mode_T);
 163
 164         block    = get_nodes_block(new_node);
 165         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 166                               pn_ia32_res);
 167
 168         reg = arch_get_irn_register(node);
 169         arch_set_irn_register(res_proj, reg);
 170
 171         sched_add_before(node, new_node);
 172         be_peephole_exchange(node, res_proj);
 173         return new_node;
 174 }
 175
 176 /**
 177  * Replace Cmp(x, 0) by a Test(x, x)
 178  */
 179 static void peephole_ia32_Cmp(ir_node *const node)
 180 {
 181         ir_node                     *right;
 182         ia32_immediate_attr_t const *imm;
 183         dbg_info                    *dbgi;
 184         ir_graph                    *irg;
 185         ir_node                     *block;
 186         ir_node                     *noreg;
 187         ir_node                     *nomem;
 188         ir_node                     *op;
 189         ia32_attr_t           const *attr;
 190         int                          ins_permuted;
 191         int                          cmp_unsigned;
 192         ir_node                     *test;
 193         arch_register_t       const *reg;
 194         ir_edge_t             const *edge;
 195         ir_edge_t             const *tmp;
 196
 197         if (get_ia32_op_type(node) != ia32_Normal)
 198                 return;
 199
 200         right = get_irn_n(node, n_ia32_Cmp_right);
 201         if (!is_ia32_Immediate(right))
 202                 return;
 203
 204         imm = get_ia32_immediate_attr_const(right);
 205         if (imm->symconst != NULL || imm->offset != 0)
 206                 return;
 207
 208         dbgi         = get_irn_dbg_info(node);
 209         irg          = current_ir_graph;
 210         block        = get_nodes_block(node);
 211         noreg        = ia32_new_NoReg_gp(cg);
 212         nomem        = get_irg_no_mem(irg);
 213         op           = get_irn_n(node, n_ia32_Cmp_left);
 214         attr         = get_irn_generic_attr(node);
 215         ins_permuted = attr->data.ins_permuted;
 216         cmp_unsigned = attr->data.cmp_unsigned;
 217
 218         if (is_ia32_Cmp(node)) {
 219                 test = new_rd_ia32_Test(dbgi, irg, block, noreg, noreg, nomem,
 220                                         op, op, ins_permuted, cmp_unsigned);
 221         } else {
 222                 test = new_rd_ia32_Test8Bit(dbgi, irg, block, noreg, noreg, nomem,
 223                                             op, op, ins_permuted, cmp_unsigned);
 224         }
 225         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 226
 227         reg = arch_get_irn_register(node);
 228         arch_set_irn_register(test, reg);
 229
 230         foreach_out_edge_safe(node, edge, tmp) {
 231                 ir_node *const user = get_edge_src_irn(edge);
 232
 233                 if (is_Proj(user))
 234                         exchange(user, test);
 235         }
 236
 237         sched_add_before(node, test);
 238         copy_mark(node, test);
 239         be_peephole_exchange(node, test);
 240 }
 241
 242 /**
 243  * Peephole optimization for Test instructions.
 244  * - Remove the Test, if an appropriate flag was produced which is still live
 245  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 246  */
 247 static void peephole_ia32_Test(ir_node *node)
 248 {
 249         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 250         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 251
 252         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 253                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 254
 255         if (left == right) { /* we need a test for 0 */
 256                 ir_node         *block = get_nodes_block(node);
 257                 int              pn    = pn_ia32_res;
 258                 ir_node         *flags_proj;
 259                 ir_mode         *flags_mode;
 260                 ir_node         *schedpoint;
 261                 const ir_edge_t *edge;
 262
 263                 if (get_nodes_block(left) != block)
 264                         return;
 265
 266                 if (is_Proj(left)) {
 267                         pn   = get_Proj_proj(left);
 268                         left = get_Proj_pred(left);
 269                 }
 270
 271                 /* happens rarely, but if it does code will panic' */
 272                 if (is_ia32_Unknown_GP(left))
 273                         return;
 274
 275                 /* walk schedule up and abort when we find left or some other node destroys
 276                          the flags */
 277                 schedpoint = node;
 278                 for (;;) {
 279                         schedpoint = sched_prev(schedpoint);
 280                         if (schedpoint == left)
 281                                 break;
 282                         if (arch_irn_is(schedpoint, modify_flags))
 283                                 return;
 284                         if (schedpoint == block)
 285                                 panic("couldn't find left");
 286                 }
 287
 288                 /* make sure only Lg/Eq tests are used */
 289                 foreach_out_edge(node, edge) {
 290                         ir_node *user = get_edge_src_irn(edge);
 291                         int      pnc  = get_ia32_condcode(user);
 292
 293                         if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 294                                 return;
 295                         }
 296                 }
 297
 298                 switch (produces_test_flag(left, pn)) {
 299                         case produces_flag_zero:
 300                                 break;
 301
 302                         case produces_flag_carry:
 303                                 foreach_out_edge(node, edge) {
 304                                         ir_node *user = get_edge_src_irn(edge);
 305                                         int      pnc  = get_ia32_condcode(user);
 306
 307                                         switch (pnc) {
 308                                                 case pn_Cmp_Eq: pnc = pn_Cmp_Ge | ia32_pn_Cmp_unsigned; break;
 309                                                 case pn_Cmp_Lg: pnc = pn_Cmp_Lt | ia32_pn_Cmp_unsigned; break;
 310                                                 default: panic("unexpected pn");
 311                                         }
 312                                         set_ia32_condcode(user, pnc);
 313                                 }
 314                                 break;
 315
 316                         default:
 317                                 return;
 318                 }
 319
 320                 left = turn_into_mode_t(left);
 321
 322                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 323                 flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 324                                 pn_ia32_flags);
 325                 arch_set_irn_register(flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 326
 327                 assert(get_irn_mode(node) != mode_T);
 328
 329                 be_peephole_exchange(node, flags_proj);
 330         } else if (is_ia32_Immediate(right)) {
 331                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 332
 333                 /* A test with a symconst is rather strange, but better safe than sorry */
 334                 if (imm->symconst != NULL)
 335                         return;
 336                 if (imm->offset < 0 || 256 <= imm->offset)
 337                         return;
 338
 339                 if (get_ia32_op_type(node) != ia32_AddrModeS) {
 340                         arch_register_t const* const reg = arch_get_irn_register(left);
 341
 342                         if (reg != &ia32_gp_regs[REG_EAX] &&
 343                                         reg != &ia32_gp_regs[REG_EBX] &&
 344                                         reg != &ia32_gp_regs[REG_ECX] &&
 345                                         reg != &ia32_gp_regs[REG_EDX]) {
 346                                 return;
 347                         }
 348                 }
 349
 350                 /* Technically we should build a Test8Bit because of the register
 351                  * constraints, but nobody changes registers at this point anymore. */
 352                 set_ia32_ls_mode(node, mode_Bu);
 353         }
 354 }
 355
 356 /**
 357  * AMD Athlon works faster when RET is not destination of
 358  * conditional jump or directly preceded by other jump instruction.
 359  * Can be avoided by placing a Rep prefix before the return.
 360  */
 361 static void peephole_ia32_Return(ir_node *node) {
 362         ir_node *block, *irn;
 363
 364         if (!ia32_cg_config.use_pad_return)
 365                 return;
 366
 367         block = get_nodes_block(node);
 368
 369         /* check if this return is the first on the block */
 370         sched_foreach_reverse_from(node, irn) {
 371                 switch (get_irn_opcode(irn)) {
 372                 case beo_Return:
 373                         /* the return node itself, ignore */
 374                         continue;
 375                 case iro_Start:
 376                 case beo_RegParams:
 377                 case beo_Barrier:
 378                         /* ignore no code generated */
 379                         continue;
 380                 case beo_IncSP:
 381                         /* arg, IncSP 0 nodes might occur, ignore these */
 382                         if (be_get_IncSP_offset(irn) == 0)
 383                                 continue;
 384                         return;
 385                 case iro_Phi:
 386                         continue;
 387                 default:
 388                         return;
 389                 }
 390         }
 391
 392         /* ensure, that the 3 byte return is generated */
 393         be_Return_set_emit_pop(node, 1);
 394 }
 395
 396 /* only optimize up to 48 stores behind IncSPs */
 397 #define MAXPUSH_OPTIMIZE        48
 398
 399 /**
 400  * Tries to create Push's from IncSP, Store combinations.
 401  * The Stores are replaced by Push's, the IncSP is modified
 402  * (possibly into IncSP 0, but not removed).
 403  */
 404 static void peephole_IncSP_Store_to_push(ir_node *irn)
 405 {
 406         int              i;
 407         int              maxslot;
 408         int              inc_ofs;
 409         ir_node         *node;
 410         ir_node         *stores[MAXPUSH_OPTIMIZE];
 411         ir_node         *block;
 412         ir_graph        *irg;
 413         ir_node         *curr_sp;
 414         ir_mode         *spmode;
 415         ir_node         *first_push = NULL;
 416         ir_edge_t const *edge;
 417         ir_edge_t const *next;
 418
 419         memset(stores, 0, sizeof(stores));
 420
 421         assert(be_is_IncSP(irn));
 422
 423         inc_ofs = be_get_IncSP_offset(irn);
 424         if (inc_ofs < 4)
 425                 return;
 426
 427         /*
 428          * We first walk the schedule after the IncSP node as long as we find
 429          * suitable Stores that could be transformed to a Push.
 430          * We save them into the stores array which is sorted by the frame offset/4
 431          * attached to the node
 432          */
 433         maxslot = -1;
 434         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 435                 ir_node *mem;
 436                 int offset;
 437                 int storeslot;
 438
 439                 /* it has to be a Store */
 440                 if (!is_ia32_Store(node))
 441                         break;
 442
 443                 /* it has to use our sp value */
 444                 if (get_irn_n(node, n_ia32_base) != irn)
 445                         continue;
 446                 /* Store has to be attached to NoMem */
 447                 mem = get_irn_n(node, n_ia32_mem);
 448                 if (!is_NoMem(mem))
 449                         continue;
 450
 451                 /* unfortunately we can't support the full AMs possible for push at the
 452                  * moment. TODO: fix this */
 453                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 454                         break;
 455
 456                 offset = get_ia32_am_offs_int(node);
 457                 /* we should NEVER access uninitialized stack BELOW the current SP */
 458                 assert(offset >= 0);
 459
 460                 /* storing at half-slots is bad */
 461                 if ((offset & 3) != 0)
 462                         break;
 463
 464                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 465                         continue;
 466                 storeslot = offset >> 2;
 467
 468                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 469                 if (stores[storeslot] != NULL)
 470                         break;
 471
 472                 stores[storeslot] = node;
 473                 if (storeslot > maxslot)
 474                         maxslot = storeslot;
 475         }
 476
 477         curr_sp = irn;
 478
 479         for (i = -1; i < maxslot; ++i) {
 480                 if (stores[i + 1] == NULL)
 481                         break;
 482         }
 483
 484         /* walk through the Stores and create Pushs for them */
 485         block  = get_nodes_block(irn);
 486         spmode = get_irn_mode(irn);
 487         irg    = cg->irg;
 488         for (; i >= 0; --i) {
 489                 const arch_register_t *spreg;
 490                 ir_node *push;
 491                 ir_node *val, *mem, *mem_proj;
 492                 ir_node *store = stores[i];
 493                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 494
 495                 val = get_irn_n(store, n_ia32_unary_op);
 496                 mem = get_irn_n(store, n_ia32_mem);
 497                 spreg = arch_get_irn_register(curr_sp);
 498
 499                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, val, curr_sp);
 500                 copy_mark(store, push);
 501
 502                 if (first_push == NULL)
 503                         first_push = push;
 504
 505                 sched_add_after(curr_sp, push);
 506
 507                 /* create stackpointer Proj */
 508                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 509                 arch_set_irn_register(curr_sp, spreg);
 510
 511                 /* create memory Proj */
 512                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 513
 514                 /* use the memproj now */
 515                 be_peephole_exchange(store, mem_proj);
 516
 517                 inc_ofs -= 4;
 518         }
 519
 520         foreach_out_edge_safe(irn, edge, next) {
 521                 ir_node *const src = get_edge_src_irn(edge);
 522                 int      const pos = get_edge_src_pos(edge);
 523
 524                 if (src == first_push)
 525                         continue;
 526
 527                 set_irn_n(src, pos, curr_sp);
 528         }
 529
 530         be_set_IncSP_offset(irn, inc_ofs);
 531 }
 532
 533 #if 0
 534 static void peephole_store_incsp(ir_node *store)
 535 {
 536         dbg_info *dbgi;
 537         ir_node  *node;
 538         ir_node  *block;
 539         ir_node  *noref;
 540         ir_node  *mem;
 541         ir_node  *push;
 542         ir_node  *val;
 543         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 544         if (!be_is_IncSP(am_base)
 545                         || get_nodes_block(am_base) != get_nodes_block(store))
 546                 return;
 547         mem = get_irn_n(store, n_ia32_Store_mem);
 548         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 549                         || !is_NoMem(mem))
 550                 return;
 551
 552         int incsp_offset = be_get_IncSP_offset(am_base);
 553         if (incsp_offset <= 0)
 554                 return;
 555
 556         /* we have to be at offset 0 */
 557         int my_offset = get_ia32_am_offs_int(store);
 558         if (my_offset != 0) {
 559                 /* TODO here: find out wether there is a store with offset 0 before
 560                  * us and wether we can move it down to our place */
 561                 return;
 562         }
 563         ir_mode *ls_mode = get_ia32_ls_mode(store);
 564         int my_store_size = get_mode_size_bytes(ls_mode);
 565
 566         if (my_offset + my_store_size > incsp_offset)
 567                 return;
 568
 569         /* correctness checking:
 570                 - noone else must write to that stackslot
 571                     (because after translation incsp won't allocate it anymore)
 572         */
 573         sched_foreach_reverse_from(store, node) {
 574                 int i, arity;
 575
 576                 if (node == am_base)
 577                         break;
 578
 579                 /* make sure noone else can use the space on the stack */
 580                 arity = get_irn_arity(node);
 581                 for (i = 0; i < arity; ++i) {
 582                         ir_node *pred = get_irn_n(node, i);
 583                         if (pred != am_base)
 584                                 continue;
 585
 586                         if (i == n_ia32_base &&
 587                                         (get_ia32_op_type(node) == ia32_AddrModeS
 588                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 589                                 int      node_offset  = get_ia32_am_offs_int(node);
 590                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 591                                 int      node_size    = get_mode_size_bytes(node);
 592                                 /* overlapping with our position? abort */
 593                                 if (node_offset < my_offset + my_store_size
 594                                                 && node_offset + node_size >= my_offset)
 595                                         return;
 596                                 /* otherwise it's fine */
 597                                 continue;
 598                         }
 599
 600                         /* strange use of esp: abort */
 601                         return;
 602                 }
 603         }
 604
 605         /* all ok, change to push */
 606         dbgi  = get_irn_dbg_info(store);
 607         block = get_nodes_block(store);
 608         noreg = ia32_new_NoReg_gp(cg);
 609         val   = get_ia32_
 610
 611         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, mem,
 612
 613         create_push(dbgi, current_ir_graph, block, am_base, store);
 614 }
 615 #endif
 616
 617 /**
 618  * Return true if a mode can be stored in the GP register set
 619  */
 620 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 621         if (mode == mode_fpcw)
 622                 return 0;
 623         if (get_mode_size_bits(mode) > 32)
 624                 return 0;
 625         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 626 }
 627
 628 /**
 629  * Tries to create Pops from Load, IncSP combinations.
 630  * The Loads are replaced by Pops, the IncSP is modified
 631  * (possibly into IncSP 0, but not removed).
 632  */
 633 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 634 {
 635         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 636         int      i, maxslot, inc_ofs, ofs;
 637         ir_node  *node, *pred_sp, *block;
 638         ir_node  *loads[MAXPUSH_OPTIMIZE];
 639         ir_graph *irg;
 640         unsigned regmask = 0;
 641         unsigned copymask = ~0;
 642
 643         memset(loads, 0, sizeof(loads));
 644         assert(be_is_IncSP(irn));
 645
 646         inc_ofs = -be_get_IncSP_offset(irn);
 647         if (inc_ofs < 4)
 648                 return;
 649
 650         /*
 651          * We first walk the schedule before the IncSP node as long as we find
 652          * suitable Loads that could be transformed to a Pop.
 653          * We save them into the stores array which is sorted by the frame offset/4
 654          * attached to the node
 655          */
 656         maxslot = -1;
 657         pred_sp = be_get_IncSP_pred(irn);
 658         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 659                 int offset;
 660                 int loadslot;
 661                 const arch_register_t *sreg, *dreg;
 662
 663                 /* it has to be a Load */
 664                 if (!is_ia32_Load(node)) {
 665                         if (be_is_Copy(node)) {
 666                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 667                                         /* not a GP copy, ignore */
 668                                         continue;
 669                                 }
 670                                 dreg = arch_get_irn_register(node);
 671                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 672                                 if (regmask & copymask & (1 << sreg->index)) {
 673                                         break;
 674                                 }
 675                                 if (regmask & copymask & (1 << dreg->index)) {
 676                                         break;
 677                                 }
 678                                 /* we CAN skip Copies if neither the destination nor the source
 679                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 680                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 681                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 682                                 continue;
 683                         }
 684                         break;
 685                 }
 686
 687                 /* we can handle only GP loads */
 688                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 689                         continue;
 690
 691                 /* it has to use our predecessor sp value */
 692                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 693                         /* it would be ok if this load does not use a Pop result,
 694                          * but we do not check this */
 695                         break;
 696                 }
 697
 698                 /* should have NO index */
 699                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 700                         break;
 701
 702                 offset = get_ia32_am_offs_int(node);
 703                 /* we should NEVER access uninitialized stack BELOW the current SP */
 704                 assert(offset >= 0);
 705
 706                 /* storing at half-slots is bad */
 707                 if ((offset & 3) != 0)
 708                         break;
 709
 710                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 711                         continue;
 712                 /* ignore those outside the possible windows */
 713                 if (offset > inc_ofs - 4)
 714                         continue;
 715                 loadslot = offset >> 2;
 716
 717                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 718                 if (loads[loadslot] != NULL)
 719                         break;
 720
 721                 dreg = arch_get_irn_register(node);
 722                 if (regmask & (1 << dreg->index)) {
 723                         /* this register is already used */
 724                         break;
 725                 }
 726                 regmask |= 1 << dreg->index;
 727
 728                 loads[loadslot] = node;
 729                 if (loadslot > maxslot)
 730                         maxslot = loadslot;
 731         }
 732
 733         if (maxslot < 0)
 734                 return;
 735
 736         /* find the first slot */
 737         for (i = maxslot; i >= 0; --i) {
 738                 ir_node *load = loads[i];
 739
 740                 if (load == NULL)
 741                         break;
 742         }
 743
 744         ofs = inc_ofs - (maxslot + 1) * 4;
 745         inc_ofs = (i+1) * 4;
 746
 747         /* create a new IncSP if needed */
 748         block = get_nodes_block(irn);
 749         irg   = cg->irg;
 750         if (inc_ofs > 0) {
 751                 pred_sp = be_new_IncSP(esp, irg, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 752                 sched_add_before(irn, pred_sp);
 753         }
 754
 755         /* walk through the Loads and create Pops for them */
 756         for (++i; i <= maxslot; ++i) {
 757                 ir_node *load = loads[i];
 758                 ir_node *mem, *pop;
 759                 const ir_edge_t *edge, *tmp;
 760                 const arch_register_t *reg;
 761
 762                 mem = get_irn_n(load, n_ia32_mem);
 763                 reg = arch_get_irn_register(load);
 764
 765                 pop = new_rd_ia32_Pop(get_irn_dbg_info(load), irg, block, mem, pred_sp);
 766                 arch_set_irn_register(pop, reg);
 767
 768                 copy_mark(load, pop);
 769
 770                 /* create stackpointer Proj */
 771                 pred_sp = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 772                 arch_set_irn_register(pred_sp, esp);
 773
 774                 sched_add_before(irn, pop);
 775
 776                 /* rewire now */
 777                 foreach_out_edge_safe(load, edge, tmp) {
 778                         ir_node *proj = get_edge_src_irn(edge);
 779
 780                         set_Proj_pred(proj, pop);
 781                 }
 782
 783                 /* we can remove the Load now */
 784                 sched_remove(load);
 785                 kill_node(load);
 786         }
 787
 788         be_set_IncSP_offset(irn, -ofs);
 789         be_set_IncSP_pred(irn, pred_sp);
 790 }
 791
 792
 793 /**
 794  * Find a free GP register if possible, else return NULL.
 795  */
 796 static const arch_register_t *get_free_gp_reg(void)
 797 {
 798         int i;
 799
 800         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 801                 const arch_register_t *reg = &ia32_gp_regs[i];
 802                 if(arch_register_type_is(reg, ignore))
 803                         continue;
 804
 805                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 806                         return &ia32_gp_regs[i];
 807         }
 808
 809         return NULL;
 810 }
 811
 812 /**
 813  * Creates a Pop instruction before the given schedule point.
 814  *
 815  * @param dbgi        debug info
 816  * @param irg         the graph
 817  * @param block       the block
 818  * @param stack       the previous stack value
 819  * @param schedpoint  the new node is added before this node
 820  * @param reg         the register to pop
 821  *
 822  * @return the new stack value
 823  */
 824 static ir_node *create_pop(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 825                            ir_node *stack, ir_node *schedpoint,
 826                            const arch_register_t *reg)
 827 {
 828         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 829         ir_node *pop;
 830         ir_node *keep;
 831         ir_node *val;
 832         ir_node *in[1];
 833
 834         pop   = new_rd_ia32_Pop(dbgi, irg, block, new_NoMem(), stack);
 835
 836         stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 837         arch_set_irn_register(stack, esp);
 838         val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 839         arch_set_irn_register(val, reg);
 840
 841         sched_add_before(schedpoint, pop);
 842
 843         in[0] = val;
 844         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 845         sched_add_before(schedpoint, keep);
 846
 847         return stack;
 848 }
 849
 850 /**
 851  * Creates a Push instruction before the given schedule point.
 852  *
 853  * @param dbgi        debug info
 854  * @param irg         the graph
 855  * @param block       the block
 856  * @param stack       the previous stack value
 857  * @param schedpoint  the new node is added before this node
 858  * @param reg         the register to pop
 859  *
 860  * @return the new stack value
 861  */
 862 static ir_node *create_push(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 863                             ir_node *stack, ir_node *schedpoint)
 864 {
 865         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 866
 867         ir_node *val   = ia32_new_Unknown_gp(cg);
 868         ir_node *noreg = ia32_new_NoReg_gp(cg);
 869         ir_node *nomem = get_irg_no_mem(irg);
 870         ir_node *push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, nomem, val, stack);
 871         sched_add_before(schedpoint, push);
 872
 873         stack = new_r_Proj(irg, block, push, mode_Iu, pn_ia32_Push_stack);
 874         arch_set_irn_register(stack, esp);
 875
 876         return stack;
 877 }
 878
 879 /**
 880  * Optimize an IncSp by replacing it with Push/Pop.
 881  */
 882 static void peephole_be_IncSP(ir_node *node)
 883 {
 884         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 885         const arch_register_t *reg;
 886         ir_graph              *irg = current_ir_graph;
 887         dbg_info              *dbgi;
 888         ir_node               *block;
 889         ir_node               *stack;
 890         int                    offset;
 891
 892         /* first optimize incsp->incsp combinations */
 893         node = be_peephole_IncSP_IncSP(node);
 894
 895         /* transform IncSP->Store combinations to Push where possible */
 896         peephole_IncSP_Store_to_push(node);
 897
 898         /* transform Load->IncSP combinations to Pop where possible */
 899         peephole_Load_IncSP_to_pop(node);
 900
 901         if (arch_get_irn_register(node) != esp)
 902                 return;
 903
 904         /* replace IncSP -4 by Pop freereg when possible */
 905         offset = be_get_IncSP_offset(node);
 906         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 907             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 908             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 909             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 910                 return;
 911
 912         if (offset < 0) {
 913                 /* we need a free register for pop */
 914                 reg = get_free_gp_reg();
 915                 if (reg == NULL)
 916                         return;
 917
 918                 dbgi  = get_irn_dbg_info(node);
 919                 block = get_nodes_block(node);
 920                 stack = be_get_IncSP_pred(node);
 921
 922                 stack = create_pop(dbgi, irg, block, stack, node, reg);
 923
 924                 if (offset == -8) {
 925                         stack = create_pop(dbgi, irg, block, stack, node, reg);
 926                 }
 927         } else {
 928                 dbgi  = get_irn_dbg_info(node);
 929                 block = get_nodes_block(node);
 930                 stack = be_get_IncSP_pred(node);
 931                 stack = create_push(dbgi, irg, block, stack, node);
 932
 933                 if (offset == +8) {
 934                         stack = create_push(dbgi, irg, block, stack, node);
 935                 }
 936         }
 937
 938         be_peephole_exchange(node, stack);
 939 }
 940
 941 /**
 942  * Peephole optimisation for ia32_Const's
 943  */
 944 static void peephole_ia32_Const(ir_node *node)
 945 {
 946         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 947         const arch_register_t       *reg;
 948         ir_graph                    *irg = current_ir_graph;
 949         ir_node                     *block;
 950         dbg_info                    *dbgi;
 951         ir_node                     *produceval;
 952         ir_node                     *xor;
 953         ir_node                     *noreg;
 954
 955         /* try to transform a mov 0, reg to xor reg reg */
 956         if (attr->offset != 0 || attr->symconst != NULL)
 957                 return;
 958         if (ia32_cg_config.use_mov_0)
 959                 return;
 960         /* xor destroys the flags, so no-one must be using them */
 961         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 962                 return;
 963
 964         reg = arch_get_irn_register(node);
 965         assert(be_peephole_get_reg_value(reg) == NULL);
 966
 967         /* create xor(produceval, produceval) */
 968         block      = get_nodes_block(node);
 969         dbgi       = get_irn_dbg_info(node);
 970         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 971         arch_set_irn_register(produceval, reg);
 972
 973         noreg = ia32_new_NoReg_gp(cg);
 974         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 975                                 produceval, produceval);
 976         arch_set_irn_register(xor, reg);
 977
 978         sched_add_before(node, produceval);
 979         sched_add_before(node, xor);
 980
 981         copy_mark(node, xor);
 982         be_peephole_exchange(node, xor);
 983 }
 984
 985 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 986 {
 987         return node == cg->noreg_gp;
 988 }
 989
 990 static ir_node *create_immediate_from_int(int val)
 991 {
 992         ir_graph *irg         = current_ir_graph;
 993         ir_node  *start_block = get_irg_start_block(irg);
 994         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 995                                                       0, val);
 996         arch_set_irn_register(immediate, &ia32_gp_regs[REG_GP_NOREG]);
 997
 998         return immediate;
 999 }
1000
1001 static ir_node *create_immediate_from_am(const ir_node *node)
1002 {
1003         ir_graph  *irg     = get_irn_irg(node);
1004         ir_node   *block   = get_nodes_block(node);
1005         int        offset  = get_ia32_am_offs_int(node);
1006         int        sc_sign = is_ia32_am_sc_sign(node);
1007         ir_entity *entity  = get_ia32_am_sc(node);
1008         ir_node   *res;
1009
1010         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
1011         arch_set_irn_register(res, &ia32_gp_regs[REG_GP_NOREG]);
1012         return res;
1013 }
1014
1015 static int is_am_one(const ir_node *node)
1016 {
1017         int        offset  = get_ia32_am_offs_int(node);
1018         ir_entity *entity  = get_ia32_am_sc(node);
1019
1020         return offset == 1 && entity == NULL;
1021 }
1022
1023 static int is_am_minus_one(const ir_node *node)
1024 {
1025         int        offset  = get_ia32_am_offs_int(node);
1026         ir_entity *entity  = get_ia32_am_sc(node);
1027
1028         return offset == -1 && entity == NULL;
1029 }
1030
1031 /**
1032  * Transforms a LEA into an Add or SHL if possible.
1033  */
1034 static void peephole_ia32_Lea(ir_node *node)
1035 {
1036         ir_graph              *irg = current_ir_graph;
1037         ir_node               *base;
1038         ir_node               *index;
1039         const arch_register_t *base_reg;
1040         const arch_register_t *index_reg;
1041         const arch_register_t *out_reg;
1042         int                    scale;
1043         int                    has_immediates;
1044         ir_node               *op1;
1045         ir_node               *op2;
1046         dbg_info              *dbgi;
1047         ir_node               *block;
1048         ir_node               *res;
1049         ir_node               *noreg;
1050         ir_node               *nomem;
1051
1052         assert(is_ia32_Lea(node));
1053
1054         /* we can only do this if are allowed to globber the flags */
1055         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
1056                 return;
1057
1058         base  = get_irn_n(node, n_ia32_Lea_base);
1059         index = get_irn_n(node, n_ia32_Lea_index);
1060
1061         if(is_noreg(cg, base)) {
1062                 base     = NULL;
1063                 base_reg = NULL;
1064         } else {
1065                 base_reg = arch_get_irn_register(base);
1066         }
1067         if(is_noreg(cg, index)) {
1068                 index     = NULL;
1069                 index_reg = NULL;
1070         } else {
1071                 index_reg = arch_get_irn_register(index);
1072         }
1073
1074         if(base == NULL && index == NULL) {
1075                 /* we shouldn't construct these in the first place... */
1076 #ifdef DEBUG_libfirm
1077                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1078 #endif
1079                 return;
1080         }
1081
1082         out_reg = arch_get_irn_register(node);
1083         scale   = get_ia32_am_scale(node);
1084         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1085         /* check if we have immediates values (frame entities should already be
1086          * expressed in the offsets) */
1087         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1088                 has_immediates = 1;
1089         } else {
1090                 has_immediates = 0;
1091         }
1092
1093         /* we can transform leas where the out register is the same as either the
1094          * base or index register back to an Add or Shl */
1095         if(out_reg == base_reg) {
1096                 if(index == NULL) {
1097 #ifdef DEBUG_libfirm
1098                         if(!has_immediates) {
1099                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1100                                            "just a copy\n");
1101                         }
1102 #endif
1103                         op1 = base;
1104                         goto make_add_immediate;
1105                 }
1106                 if(scale == 0 && !has_immediates) {
1107                         op1 = base;
1108                         op2 = index;
1109                         goto make_add;
1110                 }
1111                 /* can't create an add */
1112                 return;
1113         } else if(out_reg == index_reg) {
1114                 if(base == NULL) {
1115                         if(has_immediates && scale == 0) {
1116                                 op1 = index;
1117                                 goto make_add_immediate;
1118                         } else if(!has_immediates && scale > 0) {
1119                                 op1 = index;
1120                                 op2 = create_immediate_from_int(scale);
1121                                 goto make_shl;
1122                         } else if(!has_immediates) {
1123 #ifdef DEBUG_libfirm
1124                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1125                                            "just a copy\n");
1126 #endif
1127                         }
1128                 } else if(scale == 0 && !has_immediates) {
1129                         op1 = index;
1130                         op2 = base;
1131                         goto make_add;
1132                 }
1133                 /* can't create an add */
1134                 return;
1135         } else {
1136                 /* can't create an add */
1137                 return;
1138         }
1139
1140 make_add_immediate:
1141         if(ia32_cg_config.use_incdec) {
1142                 if(is_am_one(node)) {
1143                         dbgi  = get_irn_dbg_info(node);
1144                         block = get_nodes_block(node);
1145                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
1146                         arch_set_irn_register(res, out_reg);
1147                         goto exchange;
1148                 }
1149                 if(is_am_minus_one(node)) {
1150                         dbgi  = get_irn_dbg_info(node);
1151                         block = get_nodes_block(node);
1152                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
1153                         arch_set_irn_register(res, out_reg);
1154                         goto exchange;
1155                 }
1156         }
1157         op2 = create_immediate_from_am(node);
1158
1159 make_add:
1160         dbgi  = get_irn_dbg_info(node);
1161         block = get_nodes_block(node);
1162         noreg = ia32_new_NoReg_gp(cg);
1163         nomem = new_NoMem();
1164         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
1165         arch_set_irn_register(res, out_reg);
1166         set_ia32_commutative(res);
1167         goto exchange;
1168
1169 make_shl:
1170         dbgi  = get_irn_dbg_info(node);
1171         block = get_nodes_block(node);
1172         noreg = ia32_new_NoReg_gp(cg);
1173         nomem = new_NoMem();
1174         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
1175         arch_set_irn_register(res, out_reg);
1176         goto exchange;
1177
1178 exchange:
1179         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
1180
1181         /* add new ADD/SHL to schedule */
1182         DBG_OPT_LEA2ADD(node, res);
1183
1184         /* exchange the Add and the LEA */
1185         sched_add_before(node, res);
1186         copy_mark(node, res);
1187         be_peephole_exchange(node, res);
1188 }
1189
1190 /**
1191  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1192  */
1193 static void peephole_ia32_Imul_split(ir_node *imul)
1194 {
1195         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1196         const arch_register_t *reg;
1197         ir_node               *res;
1198
1199         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1200                 /* no memory, imm form ignore */
1201                 return;
1202         }
1203         /* we need a free register */
1204         reg = get_free_gp_reg();
1205         if (reg == NULL)
1206                 return;
1207
1208         /* fine, we can rebuild it */
1209         res = turn_back_am(imul);
1210         arch_set_irn_register(res, reg);
1211 }
1212
1213 /**
1214  * Replace xorps r,r and xorpd r,r by pxor r,r
1215  */
1216 static void peephole_ia32_xZero(ir_node *xor) {
1217         set_irn_op(xor, op_ia32_xPzero);
1218 }
1219
1220 /**
1221  * Register a peephole optimisation function.
1222  */
1223 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
1224         assert(op->ops.generic == NULL);
1225         op->ops.generic = (op_func)func;
1226 }
1227
1228 /* Perform peephole-optimizations. */
1229 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
1230 {
1231         cg = new_cg;
1232
1233         /* register peephole optimisations */
1234         clear_irp_opcodes_generic_func();
1235         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1236         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1237         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1238         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1239         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1240         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1241         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1242         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1243         if (! ia32_cg_config.use_imul_mem_imm32)
1244                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1245         if (ia32_cg_config.use_pxor)
1246                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1247
1248         be_peephole_opt(cg->birg);
1249 }
1250
1251 /**
1252  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1253  * all it's Projs are removed as well.
1254  * @param irn  The irn to be removed from schedule
1255  */
1256 static INLINE void try_kill(ir_node *node)
1257 {
1258         if(get_irn_mode(node) == mode_T) {
1259                 const ir_edge_t *edge, *next;
1260                 foreach_out_edge_safe(node, edge, next) {
1261                         ir_node *proj = get_edge_src_irn(edge);
1262                         try_kill(proj);
1263                 }
1264         }
1265
1266         if(get_irn_n_edges(node) != 0)
1267                 return;
1268
1269         if (sched_is_scheduled(node)) {
1270                 sched_remove(node);
1271         }
1272
1273         kill_node(node);
1274 }
1275
1276 static void optimize_conv_store(ir_node *node)
1277 {
1278         ir_node *pred;
1279         ir_node *pred_proj;
1280         ir_mode *conv_mode;
1281         ir_mode *store_mode;
1282
1283         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1284                 return;
1285
1286         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1287         pred_proj = get_irn_n(node, n_ia32_Store_val);
1288         if(is_Proj(pred_proj)) {
1289                 pred = get_Proj_pred(pred_proj);
1290         } else {
1291                 pred = pred_proj;
1292         }
1293         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1294                 return;
1295         if(get_ia32_op_type(pred) != ia32_Normal)
1296                 return;
1297
1298         /* the store only stores the lower bits, so we only need the conv
1299          * it it shrinks the mode */
1300         conv_mode  = get_ia32_ls_mode(pred);
1301         store_mode = get_ia32_ls_mode(node);
1302         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1303                 return;
1304
1305         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1306         if(get_irn_n_edges(pred_proj) == 0) {
1307                 kill_node(pred_proj);
1308                 if(pred != pred_proj)
1309                         kill_node(pred);
1310         }
1311 }
1312
1313 static void optimize_load_conv(ir_node *node)
1314 {
1315         ir_node *pred, *predpred;
1316         ir_mode *load_mode;
1317         ir_mode *conv_mode;
1318
1319         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1320                 return;
1321
1322         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1323         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1324         if(!is_Proj(pred))
1325                 return;
1326
1327         predpred = get_Proj_pred(pred);
1328         if(!is_ia32_Load(predpred))
1329                 return;
1330
1331         /* the load is sign extending the upper bits, so we only need the conv
1332          * if it shrinks the mode */
1333         load_mode = get_ia32_ls_mode(predpred);
1334         conv_mode = get_ia32_ls_mode(node);
1335         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1336                 return;
1337
1338         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1339                 /* change the load if it has only 1 user */
1340                 if(get_irn_n_edges(pred) == 1) {
1341                         ir_mode *newmode;
1342                         if(get_mode_sign(conv_mode)) {
1343                                 newmode = find_signed_mode(load_mode);
1344                         } else {
1345                                 newmode = find_unsigned_mode(load_mode);
1346                         }
1347                         assert(newmode != NULL);
1348                         set_ia32_ls_mode(predpred, newmode);
1349                 } else {
1350                         /* otherwise we have to keep the conv */
1351                         return;
1352                 }
1353         }
1354
1355         /* kill the conv */
1356         exchange(node, pred);
1357 }
1358
1359 static void optimize_conv_conv(ir_node *node)
1360 {
1361         ir_node *pred_proj, *pred, *result_conv;
1362         ir_mode *pred_mode, *conv_mode;
1363         int      conv_mode_bits;
1364         int      pred_mode_bits;
1365
1366         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1367                 return;
1368
1369         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1370         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1371         if(is_Proj(pred_proj))
1372                 pred = get_Proj_pred(pred_proj);
1373         else
1374                 pred = pred_proj;
1375
1376         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1377                 return;
1378
1379         /* we know that after a conv, the upper bits are sign extended
1380          * so we only need the 2nd conv if it shrinks the mode */
1381         conv_mode      = get_ia32_ls_mode(node);
1382         conv_mode_bits = get_mode_size_bits(conv_mode);
1383         pred_mode      = get_ia32_ls_mode(pred);
1384         pred_mode_bits = get_mode_size_bits(pred_mode);
1385
1386         if(conv_mode_bits == pred_mode_bits
1387                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1388                 result_conv = pred_proj;
1389         } else if(conv_mode_bits <= pred_mode_bits) {
1390                 /* if 2nd conv is smaller then first conv, then we can always take the
1391                  * 2nd conv */
1392                 if(get_irn_n_edges(pred_proj) == 1) {
1393                         result_conv = pred_proj;
1394                         set_ia32_ls_mode(pred, conv_mode);
1395
1396                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1397                         if (get_mode_size_bits(conv_mode) == 8) {
1398                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1399                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1400                         }
1401                 } else {
1402                         /* we don't want to end up with 2 loads, so we better do nothing */
1403                         if(get_irn_mode(pred) == mode_T) {
1404                                 return;
1405                         }
1406
1407                         result_conv = exact_copy(pred);
1408                         set_ia32_ls_mode(result_conv, conv_mode);
1409
1410                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1411                         if (get_mode_size_bits(conv_mode) == 8) {
1412                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1413                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1414                         }
1415                 }
1416         } else {
1417                 /* if both convs have the same sign, then we can take the smaller one */
1418                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1419                         result_conv = pred_proj;
1420                 } else {
1421                         /* no optimisation possible if smaller conv is sign-extend */
1422                         if(mode_is_signed(pred_mode)) {
1423                                 return;
1424                         }
1425                         /* we can take the smaller conv if it is unsigned */
1426                         result_conv = pred_proj;
1427                 }
1428         }
1429
1430         /* kill the conv */
1431         exchange(node, result_conv);
1432
1433         if(get_irn_n_edges(pred_proj) == 0) {
1434                 kill_node(pred_proj);
1435                 if(pred != pred_proj)
1436                         kill_node(pred);
1437         }
1438         optimize_conv_conv(result_conv);
1439 }
1440
1441 static void optimize_node(ir_node *node, void *env)
1442 {
1443         (void) env;
1444
1445         optimize_load_conv(node);
1446         optimize_conv_store(node);
1447         optimize_conv_conv(node);
1448 }
1449
1450 /**
1451  * Performs conv and address mode optimization.
1452  */
1453 void ia32_optimize_graph(ia32_code_gen_t *cg)
1454 {
1455         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1456
1457         if (cg->dump)
1458                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1459 }
1460
1461 void ia32_init_optimize(void)
1462 {
1463         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1464 }