nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "irprog_t.h"
  32 #include "ircons.h"
  33 #include "firm_types.h"
  34 #include "iredges.h"
  35 #include "tv.h"
  36 #include "irgmod.h"
  37 #include "irgwalk.h"
  38 #include "height.h"
  39 #include "irbitset.h"
  40
  41 #include "../be_t.h"
  42 #include "../beabi.h"
  43 #include "../benode_t.h"
  44 #include "../besched_t.h"
  45
  46 #include "ia32_new_nodes.h"
  47 #include "bearch_ia32_t.h"
  48 #include "gen_ia32_regalloc_if_t.h"
  49 #include "ia32_transform.h"
  50 #include "ia32_dbg_stat.h"
  51 #include "ia32_util.h"
  52
  53 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  54
  55 #define AGGRESSIVE_AM
  56
  57 typedef enum {
  58         IA32_AM_CAND_NONE  = 0,  /**< no addressmode possible with irn inputs */
  59         IA32_AM_CAND_LEFT  = 1,  /**< addressmode possible with left input */
  60         IA32_AM_CAND_RIGHT = 2,  /**< addressmode possible with right input */
  61         IA32_AM_CAND_BOTH  = 3   /**< addressmode possible with both inputs */
  62 } ia32_am_cand_t;
  63
  64 typedef int is_op_func_t(const ir_node *n);
  65 typedef ir_node *load_func_t(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
  66
  67 /**
  68  * checks if a node represents the NOREG value
  69  */
  70 static INLINE int be_is_NoReg(ia32_code_gen_t *cg, const ir_node *irn) {
  71         return irn == cg->noreg_gp || irn == cg->noreg_xmm || irn == cg->noreg_vfp;
  72 }
  73
  74 void ia32_pre_transform_phase(ia32_code_gen_t *cg) {
  75         /*
  76                 We need to transform the consts twice:
  77                 - the psi condition tree transformer needs existing constants to be ia32 constants
  78                 - the psi condition tree transformer inserts new firm constants which need to be transformed
  79         */
  80         //ia32_transform_all_firm_consts(cg);
  81         irg_walk_graph(cg->irg, NULL, ia32_transform_psi_cond_tree, cg);
  82         //ia32_transform_all_firm_consts(cg);
  83 }
  84
  85 /********************************************************************************************************
  86  *  _____                _           _         ____        _   _           _          _   _
  87  * |  __ \              | |         | |       / __ \      | | (_)         (_)        | | (_)
  88  * | |__) |__  ___ _ __ | |__   ___ | | ___  | |  | |_ __ | |_ _ _ __ ___  _ ______ _| |_ _  ___  _ __
  89  * |  ___/ _ \/ _ \ '_ \| '_ \ / _ \| |/ _ \ | |  | | '_ \| __| | '_ ` _ \| |_  / _` | __| |/ _ \| '_ \
  90  * | |  |  __/  __/ |_) | | | | (_) | |  __/ | |__| | |_) | |_| | | | | | | |/ / (_| | |_| | (_) | | | |
  91  * |_|   \___|\___| .__/|_| |_|\___/|_|\___|  \____/| .__/ \__|_|_| |_| |_|_/___\__,_|\__|_|\___/|_| |_|
  92  *                | |                               | |
  93  *                |_|                               |_|
  94  ********************************************************************************************************/
  95
  96 /**
  97  * NOTE: THESE PEEPHOLE OPTIMIZATIONS MUST BE CALLED AFTER SCHEDULING AND REGISTER ALLOCATION.
  98  */
  99
 100 static int ia32_const_equal(const ir_node *n1, const ir_node *n2) {
 101         if(get_ia32_immop_type(n1) != get_ia32_immop_type(n2))
 102                 return 0;
 103
 104         if(get_ia32_immop_type(n1) == ia32_ImmConst) {
 105                 return get_ia32_Immop_tarval(n1) == get_ia32_Immop_tarval(n2);
 106         } else if(get_ia32_immop_type(n1) == ia32_ImmSymConst) {
 107                 return get_ia32_Immop_symconst(n1) == get_ia32_Immop_symconst(n2);
 108         }
 109
 110         assert(get_ia32_immop_type(n1) == ia32_ImmNone);
 111         return 1;
 112 }
 113
 114 /**
 115  * Checks for potential CJmp/CJmpAM optimization candidates.
 116  */
 117 static ir_node *ia32_determine_cjmp_cand(ir_node *irn, is_op_func_t *is_op_func) {
 118         ir_node *cand = NULL;
 119         ir_node *prev = sched_prev(irn);
 120
 121         if (is_Block(prev)) {
 122                 if (get_Block_n_cfgpreds(prev) == 1)
 123                         prev = get_Block_cfgpred(prev, 0);
 124                 else
 125                         prev = NULL;
 126         }
 127
 128         /* The predecessor must be a ProjX. */
 129         if (prev && is_Proj(prev) && get_irn_mode(prev) == mode_X) {
 130                 prev = get_Proj_pred(prev);
 131
 132                 if (is_op_func(prev))
 133                         cand = prev;
 134         }
 135
 136         return cand;
 137 }
 138
 139 static int is_TestJmp_cand(const ir_node *irn) {
 140         return is_ia32_TestJmp(irn) || is_ia32_And(irn);
 141 }
 142
 143 /**
 144  * Checks if two consecutive arguments of cand matches
 145  * the two arguments of irn (TestJmp).
 146  */
 147 static int is_TestJmp_replacement(ir_node *cand, ir_node *irn) {
 148         ir_node *in1       = get_irn_n(irn, 0);
 149         ir_node *in2       = get_irn_n(irn, 1);
 150         int      i, n      = get_irn_arity(cand);
 151         int      same_args = 0;
 152
 153         for (i = 0; i < n - 1; i++) {
 154                 if (get_irn_n(cand, i)     == in1 &&
 155                         get_irn_n(cand, i + 1) == in2)
 156                 {
 157                         same_args = 1;
 158                         break;
 159                 }
 160         }
 161
 162         if (!same_args)
 163                 return 0;
 164
 165         return ia32_const_equal(cand, irn);
 166 }
 167
 168 /**
 169  * Tries to replace a TestJmp by a CJmp or CJmpAM (in case of And)
 170  */
 171 static void ia32_optimize_TestJmp(ir_node *irn, ia32_code_gen_t *cg) {
 172         ir_node *cand    = ia32_determine_cjmp_cand(irn, is_TestJmp_cand);
 173         int      replace = 0;
 174
 175         /* we found a possible candidate */
 176         replace = cand ? is_TestJmp_replacement(cand, irn) : 0;
 177
 178         if (replace) {
 179                 DBG((dbg, LEVEL_1, "replacing %+F by ", irn));
 180
 181                 if (is_ia32_And(cand))
 182                         set_irn_op(irn, op_ia32_CJmpAM);
 183                 else
 184                         set_irn_op(irn, op_ia32_CJmp);
 185
 186                 DB((dbg, LEVEL_1, "%+F\n", irn));
 187         }
 188 }
 189
 190 static int is_CondJmp_cand(const ir_node *irn) {
 191         return is_ia32_CondJmp(irn) || is_ia32_Sub(irn);
 192 }
 193
 194 /**
 195  * Checks if the arguments of cand are the same of irn.
 196  */
 197 static int is_CondJmp_replacement(ir_node *cand, ir_node *irn) {
 198         int i, arity;
 199
 200         arity = get_irn_arity(cand);
 201         for (i = 0; i < arity; i++) {
 202                 if (get_irn_n(cand, i) != get_irn_n(irn, i)) {
 203                         return 0;
 204                 }
 205         }
 206
 207         return ia32_const_equal(cand, irn);
 208 }
 209
 210 /**
 211  * Tries to replace a CondJmp by a CJmpAM
 212  */
 213 static void ia32_optimize_CondJmp(ir_node *irn, ia32_code_gen_t *cg) {
 214         ir_node *cand    = ia32_determine_cjmp_cand(irn, is_CondJmp_cand);
 215         int      replace = 0;
 216
 217         /* we found a possible candidate */
 218         replace = cand ? is_CondJmp_replacement(cand, irn) : 0;
 219
 220         if (replace) {
 221                 DBG((dbg, LEVEL_1, "replacing %+F by ", irn));
 222                 DBG_OPT_CJMP(irn);
 223
 224                 set_irn_op(irn, op_ia32_CJmpAM);
 225
 226                 DB((dbg, LEVEL_1, "%+F\n", irn));
 227         }
 228 }
 229
 230 // only optimize up to 48 stores behind IncSPs
 231 #define MAXPUSH_OPTIMIZE        48
 232
 233 /**
 234  * Tries to create pushs from IncSP,Store combinations
 235  */
 236 static void ia32_create_Pushs(ir_node *irn, ia32_code_gen_t *cg) {
 237         int i;
 238         int offset;
 239         ir_node *node;
 240         ir_node *stores[MAXPUSH_OPTIMIZE];
 241         ir_node *block = get_nodes_block(irn);
 242         ir_graph *irg = cg->irg;
 243         ir_node *curr_sp;
 244         ir_mode *spmode = get_irn_mode(irn);
 245
 246         memset(stores, 0, sizeof(stores));
 247
 248         assert(be_is_IncSP(irn));
 249
 250         offset = be_get_IncSP_offset(irn);
 251         if(offset < 4)
 252                 return;
 253
 254         /*
 255          * We first walk the schedule after the IncSP node as long as we find
 256          * suitable stores that could be transformed to a push.
 257          * We save them into the stores array which is sorted by the frame offset/4
 258          * attached to the node
 259          */
 260         for(node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 261                 ir_node *mem;
 262                 int offset;
 263                 int storeslot;
 264
 265                 // it has to be a store
 266                 if(!is_ia32_Store(node))
 267                         break;
 268
 269                 // it has to use our sp value
 270                 if(get_irn_n(node, 0) != irn)
 271                         continue;
 272                 // store has to be attached to NoMem
 273                 mem = get_irn_n(node, 3);
 274                 if(!is_NoMem(mem)) {
 275                         continue;
 276                 }
 277
 278                 if( (get_ia32_am_flavour(node) & ia32_am_IS) != 0)
 279                         break;
 280
 281                 offset = get_ia32_am_offs_int(node);
 282
 283                 storeslot = offset / 4;
 284                 if(storeslot >= MAXPUSH_OPTIMIZE)
 285                         continue;
 286
 287                 // storing into the same slot twice is bad (and shouldn't happen...)
 288                 if(stores[storeslot] != NULL)
 289                         break;
 290
 291                 // storing at half-slots is bad
 292                 if(offset % 4 != 0)
 293                         break;
 294
 295                 stores[storeslot] = node;
 296         }
 297
 298         curr_sp = get_irn_n(irn, 0);
 299
 300         // walk the stores in inverse order and create pushs for them
 301         i = (offset / 4) - 1;
 302         if(i >= MAXPUSH_OPTIMIZE) {
 303                 i = MAXPUSH_OPTIMIZE - 1;
 304         }
 305
 306         for( ; i >= 0; --i) {
 307                 const arch_register_t *spreg;
 308                 ir_node *push;
 309                 ir_node *val, *mem, *mem_proj;
 310                 ir_node *store = stores[i];
 311                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 312
 313                 if(store == NULL || is_Bad(store))
 314                         break;
 315
 316                 val = get_irn_n(store, 2);
 317                 mem = get_irn_n(store, 3);
 318                 spreg = arch_get_irn_register(cg->arch_env, curr_sp);
 319
 320                 // create a push
 321                 push = new_rd_ia32_Push(NULL, irg, block, noreg, noreg, val, curr_sp, mem);
 322
 323                 set_ia32_am_support(push, ia32_am_Source);
 324                 copy_ia32_Immop_attr(push, store);
 325
 326                 sched_add_before(irn, push);
 327
 328                 // create stackpointer proj
 329                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 330                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
 331                 sched_add_before(irn, curr_sp);
 332
 333                 // create memory proj
 334                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 335                 sched_add_before(irn, mem_proj);
 336
 337                 // use the memproj now
 338                 exchange(store, mem_proj);
 339
 340                 // we can remove the store now
 341                 sched_remove(store);
 342
 343                 offset -= 4;
 344         }
 345
 346         be_set_IncSP_offset(irn, offset);
 347
 348         // can we remove the IncSP now?
 349         if(offset == 0) {
 350                 const ir_edge_t *edge, *next;
 351
 352                 foreach_out_edge_safe(irn, edge, next) {
 353                         ir_node *arg = get_edge_src_irn(edge);
 354                         int pos = get_edge_src_pos(edge);
 355
 356                         set_irn_n(arg, pos, curr_sp);
 357                 }
 358
 359                 set_irn_n(irn, 0, new_Bad());
 360                 sched_remove(irn);
 361         } else {
 362                 set_irn_n(irn, 0, curr_sp);
 363         }
 364 }
 365
 366 #if 0
 367 /**
 368  * Tries to optimize two following IncSP.
 369  */
 370 static void ia32_optimize_IncSP(ir_node *irn, ia32_code_gen_t *cg) {
 371         ir_node *prev = be_get_IncSP_pred(irn);
 372         int real_uses = get_irn_n_edges(prev);
 373
 374         if (be_is_IncSP(prev) && real_uses == 1) {
 375                 /* first IncSP has only one IncSP user, kill the first one */
 376                 int prev_offs = be_get_IncSP_offset(prev);
 377                 int curr_offs = be_get_IncSP_offset(irn);
 378
 379                 be_set_IncSP_offset(prev, prev_offs + curr_offs);
 380
 381                 /* Omit the optimized IncSP */
 382                 be_set_IncSP_pred(irn, be_get_IncSP_pred(prev));
 383
 384                 set_irn_n(prev, 0, new_Bad());
 385                 sched_remove(prev);
 386         }
 387 }
 388 #endif
 389
 390 /**
 391  * Performs Peephole Optimizations.
 392  */
 393 static void ia32_peephole_optimize_node(ir_node *irn, void *env) {
 394         ia32_code_gen_t *cg = env;
 395
 396         /* AMD CPUs want explicit compare before conditional jump  */
 397         if (! ARCH_AMD(cg->opt_arch)) {
 398                 if (is_ia32_TestJmp(irn))
 399                         ia32_optimize_TestJmp(irn, cg);
 400                 else if (is_ia32_CondJmp(irn))
 401                         ia32_optimize_CondJmp(irn, cg);
 402         }
 403
 404         if (be_is_IncSP(irn)) {
 405                 // optimize_IncSP doesn't respect dependency edges yet...
 406                 //ia32_optimize_IncSP(irn, cg);
 407
 408                 if (cg->opt & IA32_OPT_PUSHARGS)
 409                         ia32_create_Pushs(irn, cg);
 410         }
 411 }
 412
 413 void ia32_peephole_optimization(ir_graph *irg, ia32_code_gen_t *cg) {
 414         irg_walk_graph(irg, ia32_peephole_optimize_node, NULL, cg);
 415 }
 416
 417 /******************************************************************
 418  *              _     _                   __  __           _
 419  *     /\      | |   | |                 |  \/  |         | |
 420  *    /  \   __| | __| |_ __ ___  ___ ___| \  / | ___   __| | ___
 421  *   / /\ \ / _` |/ _` | '__/ _ \/ __/ __| |\/| |/ _ \ / _` |/ _ \
 422  *  / ____ \ (_| | (_| | | |  __/\__ \__ \ |  | | (_) | (_| |  __/
 423  * /_/    \_\__,_|\__,_|_|  \___||___/___/_|  |_|\___/ \__,_|\___|
 424  *
 425  ******************************************************************/
 426
 427 typedef struct {
 428         ia32_code_gen_t *cg;
 429         heights_t       *h;
 430 } ia32_am_opt_env_t;
 431
 432 static int node_is_ia32_comm(const ir_node *irn) {
 433         return is_ia32_irn(irn) ? is_ia32_commutative(irn) : 0;
 434 }
 435
 436 static int ia32_get_irn_n_edges(const ir_node *irn) {
 437         const ir_edge_t *edge;
 438         int cnt = 0;
 439
 440         foreach_out_edge(irn, edge) {
 441                 cnt++;
 442         }
 443
 444         return cnt;
 445 }
 446
 447 /**
 448  * Determines if pred is a Proj and if is_op_func returns true for it's predecessor.
 449  *
 450  * @param pred       The node to be checked
 451  * @param is_op_func The check-function
 452  * @return 1 if conditions are fulfilled, 0 otherwise
 453  */
 454 static int pred_is_specific_node(const ir_node *pred, is_op_func_t *is_op_func) {
 455         return is_op_func(pred);
 456 }
 457
 458 /**
 459  * Determines if pred is a Proj and if is_op_func returns true for it's predecessor
 460  * and if the predecessor is in block bl.
 461  *
 462  * @param bl         The block
 463  * @param pred       The node to be checked
 464  * @param is_op_func The check-function
 465  * @return 1 if conditions are fulfilled, 0 otherwise
 466  */
 467 static int pred_is_specific_nodeblock(const ir_node *bl, const ir_node *pred,
 468         int (*is_op_func)(const ir_node *n))
 469 {
 470         if (is_Proj(pred)) {
 471                 pred = get_Proj_pred(pred);
 472                 if ((bl == get_nodes_block(pred)) && is_op_func(pred)) {
 473                         return 1;
 474                 }
 475         }
 476
 477         return 0;
 478 }
 479
 480 /**
 481  * Checks if irn is a candidate for address calculation. We avoid transforming
 482  * adds to leas if they have a load as pred, because then we can use AM mode
 483  * for the add later.
 484  *
 485  * - none of the operand must be a Load  within the same block OR
 486  * - all Loads must have more than one user                    OR
 487  *
 488  * @param block   The block the Loads must/mustnot be in
 489  * @param irn     The irn to check
 490  * return 1 if irn is a candidate, 0 otherwise
 491  */
 492 static int is_addr_candidate(const ir_node *irn) {
 493 #ifndef AGGRESSIVE_AM
 494         const ir_node *block = get_nodes_block(irn);
 495         ir_node *left, *right;
 496         int      n;
 497
 498         left  = get_irn_n(irn, 2);
 499         right = get_irn_n(irn, 3);
 500
 501         if (pred_is_specific_nodeblock(block, left, is_ia32_Ld)) {
 502                 n         = ia32_get_irn_n_edges(left);
 503                 /* load with only one user: don't create LEA */
 504                 if(n == 1)
 505                         return 0;
 506         }
 507
 508         if (pred_is_specific_nodeblock(block, right, is_ia32_Ld)) {
 509                 n         = ia32_get_irn_n_edges(right);
 510                 if(n == 1)
 511                         return 0;
 512         }
 513 #endif
 514
 515         return 1;
 516 }
 517
 518 /**
 519  * Checks if irn is a candidate for address mode.
 520  *
 521  * address mode (AM):
 522  * - at least one operand has to be a Load within the same block AND
 523  * - the load must not have other users than the irn             AND
 524  * - the irn must not have a frame entity set
 525  *
 526  * @param cg          The ia32 code generator
 527  * @param h           The height information of the irg
 528  * @param block       The block the Loads must/mustnot be in
 529  * @param irn         The irn to check
 530  * return 0 if irn is no candidate, 1 if left load can be used, 2 if right one, 3 for both
 531  */
 532 static ia32_am_cand_t is_am_candidate(ia32_code_gen_t *cg, heights_t *h, const ir_node *block, ir_node *irn) {
 533         ir_node *in, *load, *other, *left, *right;
 534         int      is_cand = 0, cand;
 535         int arity;
 536
 537         if (is_ia32_Ld(irn) || is_ia32_St(irn) || is_ia32_Store8Bit(irn) || is_ia32_vfild(irn) || is_ia32_vfist(irn) ||
 538                 is_ia32_GetST0(irn) || is_ia32_SetST0(irn) || is_ia32_xStoreSimple(irn))
 539                 return 0;
 540
 541         if(get_ia32_frame_ent(irn) != NULL)
 542                 return IA32_AM_CAND_NONE;
 543
 544         left  = get_irn_n(irn, 2);
 545         arity = get_irn_arity(irn);
 546         assert(arity == 5 || arity == 4);
 547         if(arity == 5) {
 548                 /* binary op */
 549                 right = get_irn_n(irn, 3);
 550         } else {
 551                 /* unary op */
 552                 right = left;
 553         }
 554
 555         in = left;
 556
 557         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 558 #ifndef AGGRESSIVE_AM
 559                 int n;
 560                 n         = ia32_get_irn_n_edges(in);
 561                 is_cand   = (n == 1) ? 1 : is_cand;  /* load with more than one user: no AM */
 562 #else
 563                 is_cand   = 1;
 564 #endif
 565
 566                 load  = get_Proj_pred(in);
 567                 other = right;
 568
 569                 /* 8bit Loads are not supported (for binary ops),
 570                  * they cannot be used with every register */
 571                 if (get_irn_arity(irn) != 4 && get_mode_size_bits(get_ia32_ls_mode(load)) < 16) {
 572                         assert(get_irn_arity(irn) == 5);
 573                         is_cand = 0;
 574                 }
 575
 576                 /* If there is a data dependency of other irn from load: cannot use AM */
 577                 if (is_cand && get_nodes_block(other) == block) {
 578                         other   = skip_Proj(other);
 579                         is_cand = heights_reachable_in_block(h, other, load) ? 0 : is_cand;
 580                         /* this could happen in loops */
 581                         is_cand = heights_reachable_in_block(h, load, irn) ? 0 : is_cand;
 582                 }
 583         }
 584
 585         cand    = is_cand ? IA32_AM_CAND_LEFT : IA32_AM_CAND_NONE;
 586         in      = right;
 587         is_cand = 0;
 588
 589         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 590 #ifndef AGGRESSIVE_AM
 591                 int n;
 592                 n         = ia32_get_irn_n_edges(in);
 593                 is_cand   = (n == 1) ? 1 : is_cand;  /* load with more than one user: no AM */
 594 #else
 595                 is_cand = 1;
 596 #endif
 597
 598                 load  = get_Proj_pred(in);
 599                 other = left;
 600
 601                 /* 8bit Loads are not supported, they cannot be used with every register */
 602                 if (get_mode_size_bits(get_ia32_ls_mode(load)) < 16)
 603                         is_cand = 0;
 604
 605                 /* If there is a data dependency of other irn from load: cannot use load */
 606                 if (is_cand && get_nodes_block(other) == block) {
 607                         other   = skip_Proj(other);
 608                         is_cand = heights_reachable_in_block(h, other, load) ? 0 : is_cand;
 609                         /* this could happen in loops */
 610                         is_cand = heights_reachable_in_block(h, load, irn) ? 0 : is_cand;
 611                 }
 612         }
 613
 614         cand = is_cand ? (cand | IA32_AM_CAND_RIGHT) : cand;
 615
 616         /* if the irn has a frame entity: we do not use address mode */
 617         return cand;
 618 }
 619
 620 /**
 621  * Compares the base and index addr and the load/store entities
 622  * and returns 1 if they are equal.
 623  */
 624 static int load_store_addr_is_equal(const ir_node *load, const ir_node *store,
 625                                                                         const ir_node *addr_b, const ir_node *addr_i)
 626 {
 627         if(get_irn_n(load, 0) != addr_b)
 628                 return 0;
 629         if(get_irn_n(load, 1) != addr_i)
 630                 return 0;
 631
 632         if(get_ia32_frame_ent(load) != get_ia32_frame_ent(store))
 633                 return 0;
 634
 635         if(get_ia32_am_sc(load) != get_ia32_am_sc(store))
 636                 return 0;
 637         if(is_ia32_am_sc_sign(load) != is_ia32_am_sc_sign(store))
 638                 return 0;
 639         if(get_ia32_am_offs_int(load) != get_ia32_am_offs_int(store))
 640                 return 0;
 641         if(get_ia32_ls_mode(load) != get_ia32_ls_mode(store))
 642                 return 0;
 643
 644         return 1;
 645 }
 646
 647 typedef enum _ia32_take_lea_attr {
 648         IA32_LEA_ATTR_NONE  = 0,
 649         IA32_LEA_ATTR_BASE  = (1 << 0),
 650         IA32_LEA_ATTR_INDEX = (1 << 1),
 651         IA32_LEA_ATTR_OFFS  = (1 << 2),
 652         IA32_LEA_ATTR_SCALE = (1 << 3),
 653         IA32_LEA_ATTR_AMSC  = (1 << 4),
 654         IA32_LEA_ATTR_FENT  = (1 << 5)
 655 } ia32_take_lea_attr;
 656
 657 /**
 658  * Decides if we have to keep the LEA operand or if we can assimilate it.
 659  */
 660 static int do_new_lea(ir_node *irn, ir_node *base, ir_node *index, ir_node *lea,
 661                 int have_am_sc, ia32_code_gen_t *cg)
 662 {
 663         ir_entity *irn_ent  = get_ia32_frame_ent(irn);
 664         ir_entity *lea_ent  = get_ia32_frame_ent(lea);
 665         int        ret_val  = 0;
 666         int        is_noreg_base  = be_is_NoReg(cg, base);
 667         int        is_noreg_index = be_is_NoReg(cg, index);
 668         ia32_am_flavour_t am_flav = get_ia32_am_flavour(lea);
 669
 670         /* If the Add and the LEA both have a different frame entity set: keep */
 671         if (irn_ent && lea_ent && (irn_ent != lea_ent))
 672                 return IA32_LEA_ATTR_NONE;
 673         else if (! irn_ent && lea_ent)
 674                 ret_val |= IA32_LEA_ATTR_FENT;
 675
 676         /* If the Add and the LEA both have already an address mode symconst: keep */
 677         if (have_am_sc && get_ia32_am_sc(lea))
 678                 return IA32_LEA_ATTR_NONE;
 679         else if (get_ia32_am_sc(lea))
 680                 ret_val |= IA32_LEA_ATTR_AMSC;
 681
 682         /* Check the different base-index combinations */
 683
 684         if (! is_noreg_base && ! is_noreg_index) {
 685                 /* Assimilate if base is the lea and the LEA is just a Base + Offset calculation */
 686                 if ((base == lea) && ! (am_flav & ia32_I ? 1 : 0)) {
 687                         if (am_flav & ia32_O)
 688                                 ret_val |= IA32_LEA_ATTR_OFFS;
 689
 690                         ret_val |= IA32_LEA_ATTR_BASE;
 691                 }
 692                 else
 693                         return IA32_LEA_ATTR_NONE;
 694         }
 695         else if (! is_noreg_base && is_noreg_index) {
 696                 /* Base is set but index not */
 697                 if (base == lea) {
 698                         /* Base points to LEA: assimilate everything */
 699                         if (am_flav & ia32_O)
 700                                 ret_val |= IA32_LEA_ATTR_OFFS;
 701                         if (am_flav & ia32_S)
 702                                 ret_val |= IA32_LEA_ATTR_SCALE;
 703                         if (am_flav & ia32_I)
 704                                 ret_val |= IA32_LEA_ATTR_INDEX;
 705
 706                         ret_val |= IA32_LEA_ATTR_BASE;
 707                 }
 708                 else if (am_flav & ia32_B ? 0 : 1) {
 709                         /* Base is not the LEA but the LEA is an index only calculation: assimilate */
 710                         if (am_flav & ia32_O)
 711                                 ret_val |= IA32_LEA_ATTR_OFFS;
 712                         if (am_flav & ia32_S)
 713                                 ret_val |= IA32_LEA_ATTR_SCALE;
 714
 715                         ret_val |= IA32_LEA_ATTR_INDEX;
 716                 }
 717                 else
 718                         return IA32_LEA_ATTR_NONE;
 719         }
 720         else if (is_noreg_base && ! is_noreg_index) {
 721                 /* Index is set but not base */
 722                 if (index == lea) {
 723                         /* Index points to LEA: assimilate everything */
 724                         if (am_flav & ia32_O)
 725                                 ret_val |= IA32_LEA_ATTR_OFFS;
 726                         if (am_flav & ia32_S)
 727                                 ret_val |= IA32_LEA_ATTR_SCALE;
 728                         if (am_flav & ia32_B)
 729                                 ret_val |= IA32_LEA_ATTR_BASE;
 730
 731                         ret_val |= IA32_LEA_ATTR_INDEX;
 732                 }
 733                 else if (am_flav & ia32_I ? 0 : 1) {
 734                         /* Index is not the LEA but the LEA is a base only calculation: assimilate */
 735                         if (am_flav & ia32_O)
 736                                 ret_val |= IA32_LEA_ATTR_OFFS;
 737                         if (am_flav & ia32_S)
 738                                 ret_val |= IA32_LEA_ATTR_SCALE;
 739
 740                         ret_val |= IA32_LEA_ATTR_BASE;
 741                 }
 742                 else
 743                         return IA32_LEA_ATTR_NONE;
 744         }
 745         else {
 746                 assert(0 && "There must have been set base or index");
 747         }
 748
 749         return ret_val;
 750 }
 751
 752 /**
 753  * Adds res before irn into schedule if irn was scheduled.
 754  * @param irn  The schedule point
 755  * @param res  The node to be scheduled
 756  */
 757 static INLINE void try_add_to_sched(ir_node *irn, ir_node *res) {
 758         if (sched_is_scheduled(irn))
 759                 sched_add_before(irn, res);
 760 }
 761
 762 /**
 763  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
 764  * all it's Projs are removed as well.
 765  * @param irn  The irn to be removed from schedule
 766  */
 767 static INLINE void try_remove_from_sched(ir_node *node) {
 768         int i, arity;
 769
 770         if(get_irn_mode(node) == mode_T) {
 771                 const ir_edge_t *edge, *next;
 772                 foreach_out_edge_safe(node, edge, next) {
 773                         ir_node *proj = get_edge_src_irn(edge);
 774                         try_remove_from_sched(proj);
 775                 }
 776         }
 777
 778         if(get_irn_n_edges(node) != 0)
 779                 return;
 780
 781         if (sched_is_scheduled(node)) {
 782                 sched_remove(node);
 783         }
 784
 785         arity = get_irn_arity(node);
 786         for(i = 0; i < arity; ++i) {
 787                 set_irn_n(node, i, new_Bad());
 788         }
 789 }
 790
 791 /**
 792  * Folds Add or Sub to LEA if possible
 793  */
 794 static ir_node *fold_addr(ia32_code_gen_t *cg, ir_node *irn) {
 795         ir_graph   *irg        = get_irn_irg(irn);
 796         dbg_info   *dbg_info   = get_irn_dbg_info(irn);
 797         ir_node    *block      = get_nodes_block(irn);
 798         ir_node    *res        = irn;
 799         ir_node    *shift      = NULL;
 800         ir_node    *lea_o      = NULL;
 801         ir_node    *lea        = NULL;
 802         long        offs       = 0;
 803         long        offs_cnst  = 0;
 804         long        offs_lea   = 0;
 805         int         scale      = 0;
 806         int         isadd      = 0;
 807         int         dolea      = 0;
 808         int         have_am_sc = 0;
 809         int         am_sc_sign = 0;
 810         ir_entity  *am_sc      = NULL;
 811         ir_entity  *lea_ent    = NULL;
 812         ir_node    *noreg      = ia32_new_NoReg_gp(cg);
 813         ir_node    *left, *right, *temp;
 814         ir_node    *base, *index;
 815         int consumed_left_shift;
 816         ia32_am_flavour_t am_flav;
 817
 818         if (is_ia32_Add(irn))
 819                 isadd = 1;
 820
 821         left  = get_irn_n(irn, 2);
 822         right = get_irn_n(irn, 3);
 823
 824         /* "normalize" arguments in case of add with two operands */
 825         if  (isadd && ! be_is_NoReg(cg, right)) {
 826                 /* put LEA == ia32_am_O as right operand */
 827                 if (is_ia32_Lea(left) && get_ia32_am_flavour(left) == ia32_am_O) {
 828                         set_irn_n(irn, 2, right);
 829                         set_irn_n(irn, 3, left);
 830                         temp  = left;
 831                         left  = right;
 832                         right = temp;
 833                 }
 834
 835                 /* put LEA != ia32_am_O as left operand */
 836                 if (is_ia32_Lea(right) && get_ia32_am_flavour(right) != ia32_am_O) {
 837                         set_irn_n(irn, 2, right);
 838                         set_irn_n(irn, 3, left);
 839                         temp  = left;
 840                         left  = right;
 841                         right = temp;
 842                 }
 843
 844                 /* put SHL as left operand iff left is NOT a LEA */
 845                 if (! is_ia32_Lea(left) && pred_is_specific_node(right, is_ia32_Shl)) {
 846                         set_irn_n(irn, 2, right);
 847                         set_irn_n(irn, 3, left);
 848                         temp  = left;
 849                         left  = right;
 850                         right = temp;
 851                 }
 852         }
 853
 854         base    = left;
 855         index   = noreg;
 856         offs    = 0;
 857         scale   = 0;
 858         am_flav = 0;
 859
 860         /* check for operation with immediate */
 861         if (is_ia32_ImmConst(irn)) {
 862                 tarval *tv = get_ia32_Immop_tarval(irn);
 863
 864                 DBG((dbg, LEVEL_1, "\tfound op with imm const"));
 865
 866                 offs_cnst = get_tarval_long(tv);
 867                 dolea     = 1;
 868         }
 869         else if (isadd && is_ia32_ImmSymConst(irn)) {
 870                 DBG((dbg, LEVEL_1, "\tfound op with imm symconst"));
 871
 872                 have_am_sc = 1;
 873                 dolea      = 1;
 874                 am_sc      = get_ia32_Immop_symconst(irn);
 875                 am_sc_sign = is_ia32_am_sc_sign(irn);
 876         }
 877
 878         /* determine the operand which needs to be checked */
 879         temp = be_is_NoReg(cg, right) ? left : right;
 880
 881         /* check if right operand is AMConst (LEA with ia32_am_O)  */
 882         /* but we can only eat it up if there is no other symconst */
 883         /* because the linker won't accept two symconsts           */
 884         if (! have_am_sc && is_ia32_Lea(temp) && get_ia32_am_flavour(temp) == ia32_am_O) {
 885                 DBG((dbg, LEVEL_1, "\tgot op with LEA am_O"));
 886
 887                 offs_lea   = get_ia32_am_offs_int(temp);
 888                 am_sc      = get_ia32_am_sc(temp);
 889                 am_sc_sign = is_ia32_am_sc_sign(temp);
 890                 have_am_sc = 1;
 891                 dolea      = 1;
 892                 lea_o      = temp;
 893
 894                 if (temp == base)
 895                         base = noreg;
 896                 else if (temp == right)
 897                         right = noreg;
 898         }
 899
 900         if (isadd) {
 901                 /* default for add -> make right operand to index */
 902                 index               = right;
 903                 dolea               = 1;
 904                 consumed_left_shift = -1;
 905
 906                 DBG((dbg, LEVEL_1, "\tgot LEA candidate with index %+F\n", index));
 907
 908                 /* determine the operand which needs to be checked */
 909                 temp = left;
 910                 if (is_ia32_Lea(left)) {
 911                         temp = right;
 912                         consumed_left_shift = 0;
 913                 }
 914
 915                 /* check for SHL 1,2,3 */
 916                 if (pred_is_specific_node(temp, is_ia32_Shl)) {
 917
 918                         if (is_ia32_ImmConst(temp)) {
 919                                 long shiftval = get_tarval_long(get_ia32_Immop_tarval(temp));
 920
 921                                 if (shiftval <= 3) {
 922                                         index               = get_irn_n(temp, 2);
 923                                         consumed_left_shift = consumed_left_shift < 0 ? 1 : 0;
 924                                         shift = temp;
 925                                         scale = shiftval;
 926
 927                                         DBG((dbg, LEVEL_1, "\tgot scaled index %+F\n", index));
 928                                 }
 929                         }
 930                 }
 931
 932                 /* fix base */
 933                 if (! be_is_NoReg(cg, index)) {
 934                         /* if we have index, but left == right -> no base */
 935                         if (left == right) {
 936                                 base = noreg;
 937                         }
 938                         else if (consumed_left_shift == 1) {
 939                                 /* -> base is right operand  */
 940                                 base = (right == lea_o) ? noreg : right;
 941                         }
 942                 }
 943         }
 944
 945         /* Try to assimilate a LEA as left operand */
 946         if (is_ia32_Lea(left) && (get_ia32_am_flavour(left) != ia32_am_O)) {
 947                 /* check if we can assimilate the LEA */
 948                 int take_attr = do_new_lea(irn, base, index, left, have_am_sc, cg);
 949
 950                 if (take_attr == IA32_LEA_ATTR_NONE) {
 951                         DBG((dbg, LEVEL_1, "\tleave old LEA, creating new one\n"));
 952                 }
 953                 else {
 954                         DBG((dbg, LEVEL_1, "\tgot LEA as left operand ... assimilating\n"));
 955                         lea = left; /* for statistics */
 956
 957                         if (take_attr & IA32_LEA_ATTR_OFFS)
 958                                 offs = get_ia32_am_offs_int(left);
 959
 960                         if (take_attr & IA32_LEA_ATTR_AMSC) {
 961                                 am_sc      = get_ia32_am_sc(left);
 962                                 have_am_sc = 1;
 963                                 am_sc_sign = is_ia32_am_sc_sign(left);
 964                         }
 965
 966                         if (take_attr & IA32_LEA_ATTR_SCALE)
 967                                 scale = get_ia32_am_scale(left);
 968
 969                         if (take_attr & IA32_LEA_ATTR_BASE)
 970                                 base = get_irn_n(left, 0);
 971
 972                         if (take_attr & IA32_LEA_ATTR_INDEX)
 973                                 index = get_irn_n(left, 1);
 974
 975                         if (take_attr & IA32_LEA_ATTR_FENT)
 976                                 lea_ent = get_ia32_frame_ent(left);
 977                 }
 978         }
 979
 980         /* ok, we can create a new LEA */
 981         if (dolea) {
 982                 res = new_rd_ia32_Lea(dbg_info, irg, block, base, index);
 983
 984                 /* add the old offset of a previous LEA */
 985                 add_ia32_am_offs_int(res, offs);
 986
 987                 /* add the new offset */
 988                 if (isadd) {
 989                         add_ia32_am_offs_int(res, offs_cnst);
 990                         add_ia32_am_offs_int(res, offs_lea);
 991                 } else {
 992                         /* either lea_O-cnst, -cnst or -lea_O  */
 993                         if (offs_cnst != 0) {
 994                                 add_ia32_am_offs_int(res, offs_lea);
 995                                 add_ia32_am_offs_int(res, -offs_cnst);
 996                         } else {
 997                                 add_ia32_am_offs_int(res, offs_lea);
 998                         }
 999                 }
1000
1001                 /* set the address mode symconst */
1002                 if (have_am_sc) {
1003                         set_ia32_am_sc(res, am_sc);
1004                         if (am_sc_sign)
1005                                 set_ia32_am_sc_sign(res);
1006                 }
1007
1008                 /* copy the frame entity (could be set in case of Add */
1009                 /* which was a FrameAddr) */
1010                 if (lea_ent != NULL) {
1011                         set_ia32_frame_ent(res, lea_ent);
1012                         set_ia32_use_frame(res);
1013                 } else {
1014                         set_ia32_frame_ent(res, get_ia32_frame_ent(irn));
1015                         if(is_ia32_use_frame(irn))
1016                                 set_ia32_use_frame(res);
1017                 }
1018
1019                 /* set scale */
1020                 set_ia32_am_scale(res, scale);
1021
1022                 am_flav = ia32_am_N;
1023                 /* determine new am flavour */
1024                 if (offs || offs_cnst || offs_lea || have_am_sc) {
1025                         am_flav |= ia32_O;
1026                 }
1027                 if (! be_is_NoReg(cg, base)) {
1028                         am_flav |= ia32_B;
1029                 }
1030                 if (! be_is_NoReg(cg, index)) {
1031                         am_flav |= ia32_I;
1032                 }
1033                 if (scale > 0) {
1034                         am_flav |= ia32_S;
1035                 }
1036                 set_ia32_am_flavour(res, am_flav);
1037
1038                 set_ia32_op_type(res, ia32_AddrModeS);
1039
1040                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
1041
1042                 DBG((dbg, LEVEL_1, "\tLEA [%+F + %+F * %d + %d]\n", base, index, scale, get_ia32_am_offs_int(res)));
1043
1044                 assert(irn && "Couldn't find result proj");
1045
1046                 /* get the result Proj of the Add/Sub */
1047                 try_add_to_sched(irn, res);
1048
1049                 /* exchange the old op with the new LEA */
1050                 try_remove_from_sched(irn);
1051                 exchange(irn, res);
1052
1053                 /* we will exchange it, report here before the Proj is created */
1054                 if (shift && lea && lea_o) {
1055                         try_remove_from_sched(shift);
1056                         try_remove_from_sched(lea);
1057                         try_remove_from_sched(lea_o);
1058                         DBG_OPT_LEA4(irn, lea_o, lea, shift, res);
1059                 } else if (shift && lea) {
1060                         try_remove_from_sched(shift);
1061                         try_remove_from_sched(lea);
1062                         DBG_OPT_LEA3(irn, lea, shift, res);
1063                 } else if (shift && lea_o) {
1064                         try_remove_from_sched(shift);
1065                         try_remove_from_sched(lea_o);
1066                         DBG_OPT_LEA3(irn, lea_o, shift, res);
1067                 } else if (lea && lea_o) {
1068                         try_remove_from_sched(lea);
1069                         try_remove_from_sched(lea_o);
1070                         DBG_OPT_LEA3(irn, lea_o, lea, res);
1071                 } else if (shift) {
1072                         try_remove_from_sched(shift);
1073                         DBG_OPT_LEA2(irn, shift, res);
1074                 } else if (lea) {
1075                         try_remove_from_sched(lea);
1076                         DBG_OPT_LEA2(irn, lea, res);
1077                 } else if (lea_o) {
1078                         try_remove_from_sched(lea_o);
1079                         DBG_OPT_LEA2(irn, lea_o, res);
1080                 } else {
1081                         DBG_OPT_LEA1(irn, res);
1082                 }
1083         }
1084
1085         return res;
1086 }
1087
1088
1089 /**
1090  * Merges a Load/Store node with a LEA.
1091  * @param irn The Load/Store node
1092  * @param lea The LEA
1093  */
1094 static void merge_loadstore_lea(ir_node *irn, ir_node *lea) {
1095         ir_entity *irn_ent = get_ia32_frame_ent(irn);
1096         ir_entity *lea_ent = get_ia32_frame_ent(lea);
1097
1098         /* If the irn and the LEA both have a different frame entity set: do not merge */
1099         if (irn_ent != NULL && lea_ent != NULL && (irn_ent != lea_ent))
1100                 return;
1101         else if (irn_ent == NULL && lea_ent != NULL) {
1102                 set_ia32_frame_ent(irn, lea_ent);
1103                 set_ia32_use_frame(irn);
1104         }
1105
1106         /* get the AM attributes from the LEA */
1107         add_ia32_am_offs_int(irn, get_ia32_am_offs_int(lea));
1108         set_ia32_am_scale(irn, get_ia32_am_scale(lea));
1109         set_ia32_am_flavour(irn, get_ia32_am_flavour(lea));
1110
1111         set_ia32_am_sc(irn, get_ia32_am_sc(lea));
1112         if (is_ia32_am_sc_sign(lea))
1113                 set_ia32_am_sc_sign(irn);
1114
1115         set_ia32_op_type(irn, is_ia32_Ld(irn) ? ia32_AddrModeS : ia32_AddrModeD);
1116
1117         /* set base and index */
1118         set_irn_n(irn, 0, get_irn_n(lea, 0));
1119         set_irn_n(irn, 1, get_irn_n(lea, 1));
1120
1121         try_remove_from_sched(lea);
1122
1123         /* clear remat flag */
1124         set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1125
1126         if (is_ia32_Ld(irn))
1127                 DBG_OPT_LOAD_LEA(lea, irn);
1128         else
1129                 DBG_OPT_STORE_LEA(lea, irn);
1130
1131 }
1132
1133 /**
1134  * Sets new_right index of irn to right and new_left index to left.
1135  * Also exchange left and right
1136  */
1137 static void exchange_left_right(ir_node *irn, ir_node **left, ir_node **right, int new_left, int new_right) {
1138         ir_node *temp;
1139
1140         set_irn_n(irn, new_right, *right);
1141         set_irn_n(irn, new_left, *left);
1142
1143         temp   = *left;
1144         *left  = *right;
1145         *right = temp;
1146
1147         /* this is only needed for Compares, but currently ALL nodes
1148          * have this attribute :-) */
1149         set_ia32_pncode(irn, get_inversed_pnc(get_ia32_pncode(irn)));
1150 }
1151
1152 /**
1153  * Performs address calculation optimization (create LEAs if possible)
1154  */
1155 static void optimize_lea(ia32_code_gen_t *cg, ir_node *irn) {
1156         if (! is_ia32_irn(irn))
1157                 return;
1158
1159         /* Following cases can occur:                                  */
1160         /* - Sub (l, imm) -> LEA [base - offset]                       */
1161         /* - Sub (l, r == LEA with ia32_am_O)   -> LEA [base - offset] */
1162         /* - Add (l, imm) -> LEA [base + offset]                       */
1163         /* - Add (l, r == LEA with ia32_am_O)  -> LEA [base + offset]  */
1164         /* - Add (l == LEA with ia32_am_O, r)  -> LEA [base + offset]  */
1165         /* - Add (l, r) -> LEA [base + index * scale]                  */
1166         /*              with scale > 1 iff l/r == shl (1,2,3)          */
1167         if (is_ia32_Sub(irn) || is_ia32_Add(irn)) {
1168                 ir_node *res;
1169
1170                 if(!is_addr_candidate(irn))
1171                         return;
1172
1173                 DBG((dbg, LEVEL_1, "\tfound address calculation candidate %+F ... ", irn));
1174                 res = fold_addr(cg, irn);
1175
1176                 if (res != irn)
1177                         DB((dbg, LEVEL_1, "transformed into %+F\n", res));
1178                 else
1179                         DB((dbg, LEVEL_1, "not transformed\n"));
1180         } else if (is_ia32_Ld(irn) || is_ia32_St(irn) || is_ia32_Store8Bit(irn)) {
1181                 /* - Load  -> LEA into Load  } TODO: If the LEA is used by more than one Load/Store */
1182                 /* - Store -> LEA into Store }       it might be better to keep the LEA             */
1183                 ir_node *left = get_irn_n(irn, 0);
1184
1185                 if (is_ia32_Lea(left)) {
1186                         const ir_edge_t *edge, *ne;
1187                         ir_node *src;
1188
1189                         /* merge all Loads/Stores connected to this LEA with the LEA */
1190                         foreach_out_edge_safe(left, edge, ne) {
1191                                 src = get_edge_src_irn(edge);
1192
1193                                 if (src && (get_edge_src_pos(edge) == 0) && (is_ia32_Ld(src) || is_ia32_St(src) || is_ia32_Store8Bit(src))) {
1194                                         DBG((dbg, LEVEL_1, "\nmerging %+F into %+F\n", left, irn));
1195                                         if (! is_ia32_got_lea(src))
1196                                                 merge_loadstore_lea(src, left);
1197                                         set_ia32_got_lea(src);
1198                                 }
1199                         }
1200                 }
1201         }
1202 }
1203
1204 static void optimize_conv_store(ia32_code_gen_t *cg, ir_node *node)
1205 {
1206         ir_node *pred;
1207
1208         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1209                 return;
1210
1211         pred = get_irn_n(node, 2);
1212         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1213                 return;
1214
1215         if(get_ia32_ls_mode(pred) != get_ia32_ls_mode(node))
1216                 return;
1217
1218         /* unnecessary conv, the store already does the conversion */
1219         set_irn_n(node, 2, get_irn_n(pred, 2));
1220         if(get_irn_n_edges(pred) == 0) {
1221                 be_kill_node(pred);
1222         }
1223 }
1224
1225 static void optimize_load_conv(ia32_code_gen_t *cg, ir_node *node)
1226 {
1227         ir_node *pred, *predpred;
1228
1229         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1230                 return;
1231
1232         pred = get_irn_n(node, 2);
1233         if(!is_Proj(pred))
1234                 return;
1235
1236         predpred = get_Proj_pred(pred);
1237         if(!is_ia32_Load(predpred))
1238                 return;
1239
1240         /* unnecessary conv, the load already did the conversion */
1241         exchange(node, pred);
1242 }
1243
1244 static void optimize_node(ir_node *node, void *env)
1245 {
1246         ia32_code_gen_t *cg = env;
1247
1248         optimize_load_conv(cg, node);
1249         optimize_conv_store(cg, node);
1250         optimize_lea(cg, node);
1251 }
1252
1253 /**
1254  * Checks for address mode patterns and performs the
1255  * necessary transformations.
1256  * This function is called by a walker.
1257  */
1258 static void optimize_am(ir_node *irn, void *env) {
1259         ia32_am_opt_env_t *am_opt_env = env;
1260         ia32_code_gen_t   *cg         = am_opt_env->cg;
1261         ir_graph          *irg        = get_irn_irg(irn);
1262         heights_t         *h          = am_opt_env->h;
1263         ir_node           *block, *left, *right;
1264         ir_node           *store, *load, *mem_proj;
1265         ir_node           *addr_b, *addr_i;
1266         int               need_exchange_on_fail = 0;
1267         ia32_am_type_t    am_support;
1268         ia32_am_cand_t cand;
1269         ia32_am_cand_t orig_cand;
1270         int               dest_possible;
1271         int               source_possible;
1272
1273         static const arch_register_req_t dest_out_reg_req_0 = {
1274                 arch_register_req_type_none,
1275                 NULL,        /* regclass */
1276                 NULL,        /* limit bitset */
1277                 -1,          /* same pos */
1278                 -1           /* different pos */
1279         };
1280         static const arch_register_req_t *dest_am_out_reqs[] = {
1281                 &dest_out_reg_req_0
1282         };
1283
1284         if (!is_ia32_irn(irn) || is_ia32_Ld(irn) || is_ia32_St(irn) || is_ia32_Store8Bit(irn))
1285                 return;
1286         if (is_ia32_Lea(irn))
1287                 return;
1288
1289         am_support = get_ia32_am_support(irn);
1290         block = get_nodes_block(irn);
1291
1292         /* fold following patterns:                                                         */
1293         /* - op -> Load into AMop with am_Source                                            */
1294         /*   conditions:                                                                    */
1295         /*     - op is am_Source capable AND                                                */
1296         /*     - the Load is only used by this op AND                                       */
1297         /*     - the Load is in the same block                                              */
1298         /* - Store -> op -> Load  into AMop with am_Dest                                    */
1299         /*   conditions:                                                                    */
1300         /*     - op is am_Dest capable AND                                                  */
1301         /*     - the Store uses the same address as the Load AND                            */
1302         /*     - the Load is only used by this op AND                                       */
1303         /*     - the Load and Store are in the same block AND                               */
1304         /*     - nobody else uses the result of the op                                      */
1305         if (get_ia32_am_support(irn) == ia32_am_None)
1306                 return;
1307
1308         cand = is_am_candidate(cg, h, block, irn);
1309         if (cand == IA32_AM_CAND_NONE)
1310                 return;
1311
1312         orig_cand = cand;
1313         DBG((dbg, LEVEL_1, "\tfound address mode candidate %+F (candleft %d candright %d)... \n", irn,
1314              cand & IA32_AM_CAND_LEFT, cand & IA32_AM_CAND_RIGHT));
1315
1316         left  = get_irn_n(irn, 2);
1317         if (get_irn_arity(irn) == 4) {
1318                 /* it's an "unary" operation */
1319                 right = left;
1320                 assert(cand == IA32_AM_CAND_BOTH);
1321         } else {
1322                 right = get_irn_n(irn, 3);
1323         }
1324
1325         dest_possible = am_support & ia32_am_Dest ? 1 : 0;
1326         source_possible = am_support & ia32_am_Source ? 1 : 0;
1327
1328         DBG((dbg, LEVEL_2, "\tdest_possible %d source_possible %d ... \n", dest_possible, source_possible));
1329
1330         if (dest_possible) {
1331                 addr_b = NULL;
1332                 addr_i = NULL;
1333                 store  = NULL;
1334
1335                 /* we should only have 1 user which is a store */
1336                 if (ia32_get_irn_n_edges(irn) == 1) {
1337                         ir_node *succ = get_edge_src_irn(get_irn_out_edge_first(irn));
1338
1339                         if (is_ia32_xStore(succ) || is_ia32_Store(succ)) {
1340                                 store  = succ;
1341                                 addr_b = get_irn_n(store, 0);
1342                                 addr_i = get_irn_n(store, 1);
1343                         }
1344                 }
1345
1346                 if (store == NULL) {
1347                         DBG((dbg, LEVEL_2, "\tno store found, not using dest_mode\n"));
1348                         dest_possible = 0;
1349                 }
1350         }
1351
1352         if (dest_possible) {
1353                 /* normalize nodes, we need the interesting load on the left side */
1354                 if (cand & IA32_AM_CAND_RIGHT) {
1355                         load = get_Proj_pred(right);
1356                         if (load_store_addr_is_equal(load, store, addr_b, addr_i)
1357                                         && node_is_ia32_comm(irn)) {
1358                                 DBG((dbg, LEVEL_2, "\texchanging left/right\n"));
1359                                 exchange_left_right(irn, &left, &right, 3, 2);
1360                                 need_exchange_on_fail ^= 1;
1361                                 if (cand == IA32_AM_CAND_RIGHT)
1362                                         cand = IA32_AM_CAND_LEFT;
1363                         }
1364                 }
1365         }
1366
1367         if (dest_possible) {
1368                 if(cand & IA32_AM_CAND_LEFT && is_Proj(left)) {
1369                         load = get_Proj_pred(left);
1370
1371 #ifndef AGGRESSIVE_AM
1372                         /* we have to be the only user of the load */
1373                         if (get_irn_n_edges(left) > 1) {
1374                                 DBG((dbg, LEVEL_2, "\tmatching load has too may users, not using dest_mode\n"));
1375                                 dest_possible = 0;
1376                         }
1377 #endif
1378                 } else {
1379                         DBG((dbg, LEVEL_2, "\tno matching load found, not using dest_mode"));
1380                         dest_possible = 0;
1381                 }
1382         }
1383
1384         if (dest_possible) {
1385                 /* the store has to use the loads memory or the same memory
1386                  * as the load */
1387                 ir_node *loadmem = get_irn_n(load, 2);
1388                 ir_node *storemem = get_irn_n(store, 3);
1389                 assert(get_irn_mode(loadmem) == mode_M);
1390                 assert(get_irn_mode(storemem) == mode_M);
1391                 /* TODO there could be a sync between store and load... */
1392                 if(storemem != loadmem && (!is_Proj(storemem) || get_Proj_pred(storemem) != load)) {
1393                         DBG((dbg, LEVEL_2, "\tload/store using different memories, not using dest_mode"));
1394                         dest_possible = 0;
1395                 }
1396         }
1397
1398         if (dest_possible) {
1399                 /* Compare Load and Store address */
1400                 if (!load_store_addr_is_equal(load, store, addr_b, addr_i)) {
1401                         DBG((dbg, LEVEL_2, "\taddresses not equal, not using dest_mode"));
1402                         dest_possible = 0;
1403                 }
1404         }
1405
1406         if (dest_possible) {
1407                 assert(is_ia32_Load(load));
1408                 ir_mode *lsmode = get_ia32_ls_mode(load);
1409                 if(get_mode_size_bits(lsmode) != 32) {
1410                         dest_possible = 0;
1411                 }
1412         }
1413
1414         if (dest_possible) {
1415                 /* all conditions fullfilled, do the transformation */
1416                 assert(cand & IA32_AM_CAND_LEFT);
1417
1418                 /* set new base, index and attributes */
1419                 set_irn_n(irn, 0, addr_b);
1420                 set_irn_n(irn, 1, addr_i);
1421                 add_ia32_am_offs_int(irn, get_ia32_am_offs_int(load));
1422                 set_ia32_am_scale(irn, get_ia32_am_scale(load));
1423                 set_ia32_am_flavour(irn, get_ia32_am_flavour(load));
1424                 set_ia32_op_type(irn, ia32_AddrModeD);
1425                 set_ia32_frame_ent(irn, get_ia32_frame_ent(load));
1426                 set_ia32_ls_mode(irn, get_ia32_ls_mode(load));
1427
1428                 set_ia32_am_sc(irn, get_ia32_am_sc(load));
1429                 if (is_ia32_am_sc_sign(load))
1430                         set_ia32_am_sc_sign(irn);
1431
1432                 /* connect to Load memory and disconnect Load */
1433                 if (get_irn_arity(irn) == 5) {
1434                         /* binary AMop */
1435                         set_irn_n(irn, 4, get_irn_n(load, 2));
1436                         set_irn_n(irn, 2, ia32_get_admissible_noreg(cg, irn, 2));
1437                 } else {
1438                         /* unary AMop */
1439                         set_irn_n(irn, 3, get_irn_n(load, 2));
1440                         set_irn_n(irn, 2, ia32_get_admissible_noreg(cg, irn, 2));
1441                 }
1442
1443                 /* change node mode and out register requirements */
1444                 set_irn_mode(irn, mode_M);
1445                 set_ia32_out_req_all(irn, dest_am_out_reqs);
1446
1447                 /* connect the memory Proj of the Store to the op */
1448                 edges_reroute(store, irn, irg);
1449
1450                 /* clear remat flag */
1451                 set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1452
1453                 try_remove_from_sched(store);
1454                 try_remove_from_sched(load);
1455                 DBG_OPT_AM_D(load, store, irn);
1456
1457                 DB((dbg, LEVEL_1, "merged with %+F and %+F into dest AM\n", load, store));
1458                 need_exchange_on_fail = 0;
1459                 source_possible = 0;
1460         }
1461
1462         if (source_possible) {
1463                 /* normalize ops, we need the load on the right */
1464                 if(cand == IA32_AM_CAND_LEFT) {
1465                         if(node_is_ia32_comm(irn)) {
1466                                 exchange_left_right(irn, &left, &right, 3, 2);
1467                                 need_exchange_on_fail ^= 1;
1468                                 cand = IA32_AM_CAND_RIGHT;
1469                         } else {
1470                                 source_possible = 0;
1471                         }
1472                 }
1473         }
1474
1475         if (source_possible) {
1476                 /* all conditions fullfilled, do transform */
1477                 assert(cand & IA32_AM_CAND_RIGHT);
1478                 load = get_Proj_pred(right);
1479
1480                 if(get_irn_n_edges(load) > 1) {
1481                         source_possible = 0;
1482                 }
1483         }
1484
1485         if (source_possible) {
1486                 assert(is_ia32_Load(load));
1487                 ir_mode *ls_mode = get_ia32_ls_mode(load);
1488                 if(get_mode_size_bits(ls_mode) != 32)
1489                         source_possible = 0;
1490
1491         }
1492
1493         if (source_possible) {
1494                 addr_b = get_irn_n(load, 0);
1495                 addr_i = get_irn_n(load, 1);
1496
1497                 /* set new base, index and attributes */
1498                 set_irn_n(irn, 0, addr_b);
1499                 set_irn_n(irn, 1, addr_i);
1500                 add_ia32_am_offs_int(irn, get_ia32_am_offs_int(load));
1501                 set_ia32_am_scale(irn, get_ia32_am_scale(load));
1502                 set_ia32_am_flavour(irn, get_ia32_am_flavour(load));
1503                 set_ia32_op_type(irn, ia32_AddrModeS);
1504                 set_ia32_frame_ent(irn, get_ia32_frame_ent(load));
1505                 set_ia32_ls_mode(irn, get_ia32_ls_mode(load));
1506
1507                 set_ia32_am_sc(irn, get_ia32_am_sc(load));
1508                 if (is_ia32_am_sc_sign(load))
1509                         set_ia32_am_sc_sign(irn);
1510
1511                 /* clear remat flag */
1512                 set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1513
1514                 if (is_ia32_use_frame(load)) {
1515                         if(get_ia32_frame_ent(load) == NULL) {
1516                                 set_ia32_need_stackent(irn);
1517                         }
1518                         set_ia32_use_frame(irn);
1519                 }
1520
1521                 /* connect to Load memory and disconnect Load */
1522                 if (get_irn_arity(irn) == 5) {
1523                         /* binary AMop */
1524                         set_irn_n(irn, 3, ia32_get_admissible_noreg(cg, irn, 3));
1525                         set_irn_n(irn, 4, get_irn_n(load, 2));
1526                 } else {
1527                         assert(get_irn_arity(irn) == 4);
1528                         /* unary AMop */
1529                         set_irn_n(irn, 2, ia32_get_admissible_noreg(cg, irn, 2));
1530                         set_irn_n(irn, 3, get_irn_n(load, 2));
1531                 }
1532
1533                 DBG_OPT_AM_S(load, irn);
1534
1535                 /* If Load has a memory Proj, connect it to the op */
1536                 mem_proj = ia32_get_proj_for_mode(load, mode_M);
1537                 if (mem_proj != NULL) {
1538                         ir_node *res_proj;
1539                         ir_mode *mode = get_irn_mode(irn);
1540
1541                         res_proj = new_rd_Proj(get_irn_dbg_info(irn), irg,
1542                                                get_nodes_block(irn), new_Unknown(mode_T),
1543                                                                    mode, 0);
1544                         set_irn_mode(irn, mode_T);
1545                         edges_reroute(irn, res_proj, irg);
1546                         set_Proj_pred(res_proj, irn);
1547
1548                         set_Proj_pred(mem_proj, irn);
1549                         set_Proj_proj(mem_proj, 1);
1550
1551                         if(sched_is_scheduled(irn)) {
1552                                 sched_add_after(irn, res_proj);
1553                                 sched_add_after(irn, mem_proj);
1554                         }
1555                 }
1556
1557                 if(get_irn_n_edges(load) == 0) {
1558                         try_remove_from_sched(load);
1559                 }
1560                 need_exchange_on_fail = 0;
1561
1562                 DB((dbg, LEVEL_1, "merged with %+F into source AM\n", load));
1563         }
1564
1565         /* was exchanged but optimize failed: exchange back */
1566         if (need_exchange_on_fail) {
1567                 exchange_left_right(irn, &left, &right, 3, 2);
1568         }
1569 }
1570
1571 /**
1572  * Performs conv and address mode optimization.
1573  */
1574 void ia32_optimize_graph(ia32_code_gen_t *cg) {
1575         /* if we are supposed to do AM or LEA optimization: recalculate edges */
1576         if (! (cg->opt & (IA32_OPT_DOAM | IA32_OPT_LEA))) {
1577                 /* no optimizations at all */
1578                 return;
1579         }
1580
1581         /* beware: we cannot optimize LEA and AM in one run because */
1582         /*         LEA optimization adds new nodes to the irg which */
1583         /*         invalidates the phase data                       */
1584
1585         if (cg->opt & IA32_OPT_LEA) {
1586                 irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1587         }
1588
1589         if (cg->dump)
1590                 be_dump(cg->irg, "-lea", dump_ir_block_graph_sched);
1591
1592         /* hack for now, so these don't get created during optimize, because then
1593          * they will be unknown to the heights module
1594          */
1595         ia32_new_NoReg_gp(cg);
1596         ia32_new_NoReg_fp(cg);
1597         ia32_new_NoReg_vfp(cg);
1598
1599         if (cg->opt & IA32_OPT_DOAM) {
1600                 /* we need height information for am optimization */
1601                 heights_t *h = heights_new(cg->irg);
1602                 ia32_am_opt_env_t env;
1603
1604                 env.cg = cg;
1605                 env.h  = h;
1606
1607                 irg_walk_blkwise_graph(cg->irg, NULL, optimize_am, &env);
1608
1609                 heights_free(h);
1610         }
1611 }
1612
1613 void ia32_init_optimize(void)
1614 {
1615         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1616 }