nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "irprog_t.h"
  32 #include "ircons.h"
  33 #include "irtools.h"
  34 #include "firm_types.h"
  35 #include "iredges.h"
  36 #include "tv.h"
  37 #include "irgmod.h"
  38 #include "irgwalk.h"
  39 #include "height.h"
  40 #include "irbitset.h"
  41 #include "irprintf.h"
  42 #include "error.h"
  43
  44 #include "../be_t.h"
  45 #include "../beabi.h"
  46 #include "../benode_t.h"
  47 #include "../besched_t.h"
  48 #include "../bepeephole.h"
  49
  50 #include "ia32_new_nodes.h"
  51 #include "ia32_optimize.h"
  52 #include "bearch_ia32_t.h"
  53 #include "gen_ia32_regalloc_if.h"
  54 #include "ia32_common_transform.h"
  55 #include "ia32_transform.h"
  56 #include "ia32_dbg_stat.h"
  57 #include "ia32_util.h"
  58 #include "ia32_architecture.h"
  59
  60 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  61
  62 static const arch_env_t *arch_env;
  63 static ia32_code_gen_t  *cg;
  64
  65 static void copy_mark(const ir_node *old, ir_node *new)
  66 {
  67         if (is_ia32_is_reload(old))
  68                 set_ia32_is_reload(new);
  69         if (is_ia32_is_spill(old))
  70                 set_ia32_is_spill(new);
  71         if (is_ia32_is_remat(old))
  72                 set_ia32_is_remat(new);
  73 }
  74
  75 typedef enum produces_flag_t {
  76         produces_no_flag,
  77         produces_flag_zero,
  78         produces_flag_carry
  79 } produces_flag_t;
  80
  81 /**
  82  * Return which usable flag the given node produces
  83  *
  84  * @param node  the node to check
  85  * @param pn    the projection number of the used result
  86  */
  87 static produces_flag_t produces_test_flag(ir_node *node, int pn)
  88 {
  89         ir_node                     *count;
  90         const ia32_immediate_attr_t *imm_attr;
  91
  92         if (!is_ia32_irn(node))
  93                 return produces_no_flag;
  94
  95         switch (get_ia32_irn_opcode(node)) {
  96                 case iro_ia32_Add:
  97                 case iro_ia32_Adc:
  98                 case iro_ia32_And:
  99                 case iro_ia32_Or:
 100                 case iro_ia32_Xor:
 101                 case iro_ia32_Sub:
 102                 case iro_ia32_Sbb:
 103                 case iro_ia32_Neg:
 104                 case iro_ia32_Inc:
 105                 case iro_ia32_Dec:
 106                         break;
 107
 108                 case iro_ia32_ShlD:
 109                 case iro_ia32_ShrD:
 110                         assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 111                         count = get_irn_n(node, n_ia32_ShlD_count);
 112                         goto check_shift_amount;
 113
 114                 case iro_ia32_Shl:
 115                 case iro_ia32_Shr:
 116                 case iro_ia32_Sar:
 117                         assert(n_ia32_Shl_count == n_ia32_Shr_count
 118                                         && n_ia32_Shl_count == n_ia32_Sar_count);
 119                         count = get_irn_n(node, n_ia32_Shl_count);
 120 check_shift_amount:
 121                         /* when shift count is zero the flags are not affected, so we can only
 122                          * do this for constants != 0 */
 123                         if (!is_ia32_Immediate(count))
 124                                 return produces_no_flag;
 125
 126                         imm_attr = get_ia32_immediate_attr_const(count);
 127                         if (imm_attr->symconst != NULL)
 128                                 return produces_no_flag;
 129                         if ((imm_attr->offset & 0x1f) == 0)
 130                                 return produces_no_flag;
 131                         break;
 132
 133                 case iro_ia32_Mul:
 134                         return pn == pn_ia32_Mul_res_high ?
 135                                 produces_flag_carry : produces_no_flag;
 136
 137                 default:
 138                         return produces_no_flag;
 139         }
 140
 141         return pn == pn_ia32_res ?
 142                 produces_flag_zero : produces_no_flag;
 143 }
 144
 145 /**
 146  * If the given node has not mode_T, creates a mode_T version (with a result Proj).
 147  *
 148  * @param node  the node to change
 149  *
 150  * @return the new mode_T node (if the mode was changed) or node itself
 151  */
 152 static ir_node *turn_into_mode_t(ir_node *node)
 153 {
 154         ir_node               *block;
 155         ir_node               *res_proj;
 156         ir_node               *new_node;
 157         const arch_register_t *reg;
 158
 159         if(get_irn_mode(node) == mode_T)
 160                 return node;
 161
 162         assert(get_irn_mode(node) == mode_Iu);
 163
 164         new_node = exact_copy(node);
 165         set_irn_mode(new_node, mode_T);
 166
 167         block    = get_nodes_block(new_node);
 168         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 169                               pn_ia32_res);
 170
 171         reg = arch_get_irn_register(node);
 172         arch_set_irn_register(arch_env, res_proj, reg);
 173
 174         sched_add_before(node, new_node);
 175         be_peephole_exchange(node, res_proj);
 176         return new_node;
 177 }
 178
 179 /**
 180  * Replace Cmp(x, 0) by a Test(x, x)
 181  */
 182 static void peephole_ia32_Cmp(ir_node *const node)
 183 {
 184         ir_node                     *right;
 185         ia32_immediate_attr_t const *imm;
 186         dbg_info                    *dbgi;
 187         ir_graph                    *irg;
 188         ir_node                     *block;
 189         ir_node                     *noreg;
 190         ir_node                     *nomem;
 191         ir_node                     *op;
 192         ia32_attr_t           const *attr;
 193         int                          ins_permuted;
 194         int                          cmp_unsigned;
 195         ir_node                     *test;
 196         arch_register_t       const *reg;
 197         ir_edge_t             const *edge;
 198         ir_edge_t             const *tmp;
 199
 200         if (get_ia32_op_type(node) != ia32_Normal)
 201                 return;
 202
 203         right = get_irn_n(node, n_ia32_Cmp_right);
 204         if (!is_ia32_Immediate(right))
 205                 return;
 206
 207         imm = get_ia32_immediate_attr_const(right);
 208         if (imm->symconst != NULL || imm->offset != 0)
 209                 return;
 210
 211         dbgi         = get_irn_dbg_info(node);
 212         irg          = current_ir_graph;
 213         block        = get_nodes_block(node);
 214         noreg        = ia32_new_NoReg_gp(cg);
 215         nomem        = get_irg_no_mem(irg);
 216         op           = get_irn_n(node, n_ia32_Cmp_left);
 217         attr         = get_irn_generic_attr(node);
 218         ins_permuted = attr->data.ins_permuted;
 219         cmp_unsigned = attr->data.cmp_unsigned;
 220
 221         if (is_ia32_Cmp(node)) {
 222                 test = new_rd_ia32_Test(dbgi, irg, block, noreg, noreg, nomem,
 223                                         op, op, ins_permuted, cmp_unsigned);
 224         } else {
 225                 test = new_rd_ia32_Test8Bit(dbgi, irg, block, noreg, noreg, nomem,
 226                                             op, op, ins_permuted, cmp_unsigned);
 227         }
 228         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 229
 230         reg = arch_get_irn_register(node);
 231         arch_set_irn_register(arch_env, test, reg);
 232
 233         foreach_out_edge_safe(node, edge, tmp) {
 234                 ir_node *const user = get_edge_src_irn(edge);
 235
 236                 if (is_Proj(user))
 237                         exchange(user, test);
 238         }
 239
 240         sched_add_before(node, test);
 241         copy_mark(node, test);
 242         be_peephole_exchange(node, test);
 243 }
 244
 245 /**
 246  * Peephole optimization for Test instructions.
 247  * We can remove the Test, if a zero flags was produced which is still
 248  * live.
 249  */
 250 static void peephole_ia32_Test(ir_node *node)
 251 {
 252         ir_node         *left  = get_irn_n(node, n_ia32_Test_left);
 253         ir_node         *right = get_irn_n(node, n_ia32_Test_right);
 254         ir_node         *flags_proj;
 255         ir_node         *block;
 256         ir_mode         *flags_mode;
 257         int              pn    = pn_ia32_res;
 258         ir_node         *schedpoint;
 259         const ir_edge_t *edge;
 260
 261         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 262                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 263
 264         /* we need a test for 0 */
 265         if(left != right)
 266                 return;
 267
 268         block = get_nodes_block(node);
 269         if(get_nodes_block(left) != block)
 270                 return;
 271
 272         if(is_Proj(left)) {
 273                 pn   = get_Proj_proj(left);
 274                 left = get_Proj_pred(left);
 275         }
 276
 277         /* happens rarely, but if it does code will panic' */
 278         if (is_ia32_Unknown_GP(left))
 279                 return;
 280
 281         /* walk schedule up and abort when we find left or some other node destroys
 282            the flags */
 283         schedpoint = node;
 284         for (;;) {
 285                 schedpoint = sched_prev(schedpoint);
 286                 if (schedpoint == left)
 287                         break;
 288                 if (arch_irn_is(arch_env, schedpoint, modify_flags))
 289                         return;
 290                 if (schedpoint == block)
 291                         panic("couldn't find left");
 292         }
 293
 294         /* make sure only Lg/Eq tests are used */
 295         foreach_out_edge(node, edge) {
 296                 ir_node *user = get_edge_src_irn(edge);
 297                 int      pnc  = get_ia32_condcode(user);
 298
 299                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 300                         return;
 301                 }
 302         }
 303
 304         switch (produces_test_flag(left, pn)) {
 305                 case produces_flag_zero:
 306                         break;
 307
 308                 case produces_flag_carry:
 309                         foreach_out_edge(node, edge) {
 310                                 ir_node *user = get_edge_src_irn(edge);
 311                                 int      pnc  = get_ia32_condcode(user);
 312
 313                                 switch (pnc) {
 314                                         case pn_Cmp_Eq: pnc = pn_Cmp_Ge | ia32_pn_Cmp_unsigned; break;
 315                                         case pn_Cmp_Lg: pnc = pn_Cmp_Lt | ia32_pn_Cmp_unsigned; break;
 316                                         default: panic("unexpected pn");
 317                                 }
 318                                 set_ia32_condcode(user, pnc);
 319                         }
 320                         break;
 321
 322                 default:
 323                         return;
 324         }
 325
 326         left = turn_into_mode_t(left);
 327
 328         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 329         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 330                                 pn_ia32_flags);
 331         arch_set_irn_register(arch_env, flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 332
 333         assert(get_irn_mode(node) != mode_T);
 334
 335         be_peephole_exchange(node, flags_proj);
 336 }
 337
 338 /**
 339  * AMD Athlon works faster when RET is not destination of
 340  * conditional jump or directly preceded by other jump instruction.
 341  * Can be avoided by placing a Rep prefix before the return.
 342  */
 343 static void peephole_ia32_Return(ir_node *node) {
 344         ir_node *block, *irn;
 345
 346         if (!ia32_cg_config.use_pad_return)
 347                 return;
 348
 349         block = get_nodes_block(node);
 350
 351         /* check if this return is the first on the block */
 352         sched_foreach_reverse_from(node, irn) {
 353                 switch (get_irn_opcode(irn)) {
 354                 case beo_Return:
 355                         /* the return node itself, ignore */
 356                         continue;
 357                 case iro_Start:
 358                 case beo_RegParams:
 359                 case beo_Barrier:
 360                         /* ignore no code generated */
 361                         continue;
 362                 case beo_IncSP:
 363                         /* arg, IncSP 0 nodes might occur, ignore these */
 364                         if (be_get_IncSP_offset(irn) == 0)
 365                                 continue;
 366                         return;
 367                 case iro_Phi:
 368                         continue;
 369                 default:
 370                         return;
 371                 }
 372         }
 373
 374         /* ensure, that the 3 byte return is generated */
 375         be_Return_set_emit_pop(node, 1);
 376 }
 377
 378 /* only optimize up to 48 stores behind IncSPs */
 379 #define MAXPUSH_OPTIMIZE        48
 380
 381 /**
 382  * Tries to create Push's from IncSP, Store combinations.
 383  * The Stores are replaced by Push's, the IncSP is modified
 384  * (possibly into IncSP 0, but not removed).
 385  */
 386 static void peephole_IncSP_Store_to_push(ir_node *irn)
 387 {
 388         int              i;
 389         int              maxslot;
 390         int              inc_ofs;
 391         ir_node         *node;
 392         ir_node         *stores[MAXPUSH_OPTIMIZE];
 393         ir_node         *block;
 394         ir_graph        *irg;
 395         ir_node         *curr_sp;
 396         ir_mode         *spmode;
 397         ir_node         *first_push = NULL;
 398         ir_edge_t const *edge;
 399         ir_edge_t const *next;
 400
 401         memset(stores, 0, sizeof(stores));
 402
 403         assert(be_is_IncSP(irn));
 404
 405         inc_ofs = be_get_IncSP_offset(irn);
 406         if (inc_ofs < 4)
 407                 return;
 408
 409         /*
 410          * We first walk the schedule after the IncSP node as long as we find
 411          * suitable Stores that could be transformed to a Push.
 412          * We save them into the stores array which is sorted by the frame offset/4
 413          * attached to the node
 414          */
 415         maxslot = -1;
 416         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 417                 ir_node *mem;
 418                 int offset;
 419                 int storeslot;
 420
 421                 /* it has to be a Store */
 422                 if (!is_ia32_Store(node))
 423                         break;
 424
 425                 /* it has to use our sp value */
 426                 if (get_irn_n(node, n_ia32_base) != irn)
 427                         continue;
 428                 /* Store has to be attached to NoMem */
 429                 mem = get_irn_n(node, n_ia32_mem);
 430                 if (!is_NoMem(mem))
 431                         continue;
 432
 433                 /* unfortunately we can't support the full AMs possible for push at the
 434                  * moment. TODO: fix this */
 435                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 436                         break;
 437
 438                 offset = get_ia32_am_offs_int(node);
 439                 /* we should NEVER access uninitialized stack BELOW the current SP */
 440                 assert(offset >= 0);
 441
 442                 /* storing at half-slots is bad */
 443                 if ((offset & 3) != 0)
 444                         break;
 445
 446                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 447                         continue;
 448                 storeslot = offset >> 2;
 449
 450                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 451                 if (stores[storeslot] != NULL)
 452                         break;
 453
 454                 stores[storeslot] = node;
 455                 if (storeslot > maxslot)
 456                         maxslot = storeslot;
 457         }
 458
 459         curr_sp = irn;
 460
 461         for (i = -1; i < maxslot; ++i) {
 462                 if (stores[i + 1] == NULL)
 463                         break;
 464         }
 465
 466         /* walk through the Stores and create Pushs for them */
 467         block  = get_nodes_block(irn);
 468         spmode = get_irn_mode(irn);
 469         irg    = cg->irg;
 470         for (; i >= 0; --i) {
 471                 const arch_register_t *spreg;
 472                 ir_node *push;
 473                 ir_node *val, *mem, *mem_proj;
 474                 ir_node *store = stores[i];
 475                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 476
 477                 val = get_irn_n(store, n_ia32_unary_op);
 478                 mem = get_irn_n(store, n_ia32_mem);
 479                 spreg = arch_get_irn_register(curr_sp);
 480
 481                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, val, curr_sp);
 482                 copy_mark(store, push);
 483
 484                 if (first_push == NULL)
 485                         first_push = push;
 486
 487                 sched_add_after(curr_sp, push);
 488
 489                 /* create stackpointer Proj */
 490                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 491                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
 492
 493                 /* create memory Proj */
 494                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 495
 496                 /* use the memproj now */
 497                 be_peephole_exchange(store, mem_proj);
 498
 499                 inc_ofs -= 4;
 500         }
 501
 502         foreach_out_edge_safe(irn, edge, next) {
 503                 ir_node *const src = get_edge_src_irn(edge);
 504                 int      const pos = get_edge_src_pos(edge);
 505
 506                 if (src == first_push)
 507                         continue;
 508
 509                 set_irn_n(src, pos, curr_sp);
 510         }
 511
 512         be_set_IncSP_offset(irn, inc_ofs);
 513 }
 514
 515 #if 0
 516 static void peephole_store_incsp(ir_node *store)
 517 {
 518         dbg_info *dbgi;
 519         ir_node  *node;
 520         ir_node  *block;
 521         ir_node  *noref;
 522         ir_node  *mem;
 523         ir_node  *push;
 524         ir_node  *val;
 525         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 526         if (!be_is_IncSP(am_base)
 527                         || get_nodes_block(am_base) != get_nodes_block(store))
 528                 return;
 529         mem = get_irn_n(store, n_ia32_Store_mem);
 530         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 531                         || !is_NoMem(mem))
 532                 return;
 533
 534         int incsp_offset = be_get_IncSP_offset(am_base);
 535         if (incsp_offset <= 0)
 536                 return;
 537
 538         /* we have to be at offset 0 */
 539         int my_offset = get_ia32_am_offs_int(store);
 540         if (my_offset != 0) {
 541                 /* TODO here: find out wether there is a store with offset 0 before
 542                  * us and wether we can move it down to our place */
 543                 return;
 544         }
 545         ir_mode *ls_mode = get_ia32_ls_mode(store);
 546         int my_store_size = get_mode_size_bytes(ls_mode);
 547
 548         if (my_offset + my_store_size > incsp_offset)
 549                 return;
 550
 551         /* correctness checking:
 552                 - noone else must write to that stackslot
 553                     (because after translation incsp won't allocate it anymore)
 554         */
 555         sched_foreach_reverse_from(store, node) {
 556                 int i, arity;
 557
 558                 if (node == am_base)
 559                         break;
 560
 561                 /* make sure noone else can use the space on the stack */
 562                 arity = get_irn_arity(node);
 563                 for (i = 0; i < arity; ++i) {
 564                         ir_node *pred = get_irn_n(node, i);
 565                         if (pred != am_base)
 566                                 continue;
 567
 568                         if (i == n_ia32_base &&
 569                                         (get_ia32_op_type(node) == ia32_AddrModeS
 570                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 571                                 int      node_offset  = get_ia32_am_offs_int(node);
 572                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 573                                 int      node_size    = get_mode_size_bytes(node);
 574                                 /* overlapping with our position? abort */
 575                                 if (node_offset < my_offset + my_store_size
 576                                                 && node_offset + node_size >= my_offset)
 577                                         return;
 578                                 /* otherwise it's fine */
 579                                 continue;
 580                         }
 581
 582                         /* strange use of esp: abort */
 583                         return;
 584                 }
 585         }
 586
 587         /* all ok, change to push */
 588         dbgi  = get_irn_dbg_info(store);
 589         block = get_nodes_block(store);
 590         noreg = ia32_new_NoReg_gp(cg);
 591         val   = get_ia32_
 592
 593         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, mem,
 594
 595         create_push(dbgi, current_ir_graph, block, am_base, store);
 596 }
 597 #endif
 598
 599 /**
 600  * Return true if a mode can be stored in the GP register set
 601  */
 602 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 603         if (mode == mode_fpcw)
 604                 return 0;
 605         if (get_mode_size_bits(mode) > 32)
 606                 return 0;
 607         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 608 }
 609
 610 /**
 611  * Tries to create Pops from Load, IncSP combinations.
 612  * The Loads are replaced by Pops, the IncSP is modified
 613  * (possibly into IncSP 0, but not removed).
 614  */
 615 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 616 {
 617         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 618         int      i, maxslot, inc_ofs, ofs;
 619         ir_node  *node, *pred_sp, *block;
 620         ir_node  *loads[MAXPUSH_OPTIMIZE];
 621         ir_graph *irg;
 622         unsigned regmask = 0;
 623         unsigned copymask = ~0;
 624
 625         memset(loads, 0, sizeof(loads));
 626         assert(be_is_IncSP(irn));
 627
 628         inc_ofs = -be_get_IncSP_offset(irn);
 629         if (inc_ofs < 4)
 630                 return;
 631
 632         /*
 633          * We first walk the schedule before the IncSP node as long as we find
 634          * suitable Loads that could be transformed to a Pop.
 635          * We save them into the stores array which is sorted by the frame offset/4
 636          * attached to the node
 637          */
 638         maxslot = -1;
 639         pred_sp = be_get_IncSP_pred(irn);
 640         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 641                 int offset;
 642                 int loadslot;
 643                 const arch_register_t *sreg, *dreg;
 644
 645                 /* it has to be a Load */
 646                 if (!is_ia32_Load(node)) {
 647                         if (be_is_Copy(node)) {
 648                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 649                                         /* not a GP copy, ignore */
 650                                         continue;
 651                                 }
 652                                 dreg = arch_get_irn_register(node);
 653                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 654                                 if (regmask & copymask & (1 << sreg->index)) {
 655                                         break;
 656                                 }
 657                                 if (regmask & copymask & (1 << dreg->index)) {
 658                                         break;
 659                                 }
 660                                 /* we CAN skip Copies if neither the destination nor the source
 661                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 662                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 663                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 664                                 continue;
 665                         }
 666                         break;
 667                 }
 668
 669                 /* we can handle only GP loads */
 670                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 671                         continue;
 672
 673                 /* it has to use our predecessor sp value */
 674                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 675                         /* it would be ok if this load does not use a Pop result,
 676                          * but we do not check this */
 677                         break;
 678                 }
 679
 680                 /* should have NO index */
 681                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 682                         break;
 683
 684                 offset = get_ia32_am_offs_int(node);
 685                 /* we should NEVER access uninitialized stack BELOW the current SP */
 686                 assert(offset >= 0);
 687
 688                 /* storing at half-slots is bad */
 689                 if ((offset & 3) != 0)
 690                         break;
 691
 692                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 693                         continue;
 694                 /* ignore those outside the possible windows */
 695                 if (offset > inc_ofs - 4)
 696                         continue;
 697                 loadslot = offset >> 2;
 698
 699                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 700                 if (loads[loadslot] != NULL)
 701                         break;
 702
 703                 dreg = arch_get_irn_register(node);
 704                 if (regmask & (1 << dreg->index)) {
 705                         /* this register is already used */
 706                         break;
 707                 }
 708                 regmask |= 1 << dreg->index;
 709
 710                 loads[loadslot] = node;
 711                 if (loadslot > maxslot)
 712                         maxslot = loadslot;
 713         }
 714
 715         if (maxslot < 0)
 716                 return;
 717
 718         /* find the first slot */
 719         for (i = maxslot; i >= 0; --i) {
 720                 ir_node *load = loads[i];
 721
 722                 if (load == NULL)
 723                         break;
 724         }
 725
 726         ofs = inc_ofs - (maxslot + 1) * 4;
 727         inc_ofs = (i+1) * 4;
 728
 729         /* create a new IncSP if needed */
 730         block = get_nodes_block(irn);
 731         irg   = cg->irg;
 732         if (inc_ofs > 0) {
 733                 pred_sp = be_new_IncSP(esp, irg, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 734                 sched_add_before(irn, pred_sp);
 735         }
 736
 737         /* walk through the Loads and create Pops for them */
 738         for (++i; i <= maxslot; ++i) {
 739                 ir_node *load = loads[i];
 740                 ir_node *mem, *pop;
 741                 const ir_edge_t *edge, *tmp;
 742                 const arch_register_t *reg;
 743
 744                 mem = get_irn_n(load, n_ia32_mem);
 745                 reg = arch_get_irn_register(load);
 746
 747                 pop = new_rd_ia32_Pop(get_irn_dbg_info(load), irg, block, mem, pred_sp);
 748                 arch_set_irn_register(arch_env, pop, reg);
 749
 750                 copy_mark(load, pop);
 751
 752                 /* create stackpointer Proj */
 753                 pred_sp = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 754                 arch_set_irn_register(arch_env, pred_sp, esp);
 755
 756                 sched_add_before(irn, pop);
 757
 758                 /* rewire now */
 759                 foreach_out_edge_safe(load, edge, tmp) {
 760                         ir_node *proj = get_edge_src_irn(edge);
 761
 762                         set_Proj_pred(proj, pop);
 763                 }
 764
 765                 /* we can remove the Load now */
 766                 sched_remove(load);
 767                 kill_node(load);
 768         }
 769
 770         be_set_IncSP_offset(irn, -ofs);
 771         be_set_IncSP_pred(irn, pred_sp);
 772 }
 773
 774
 775 /**
 776  * Find a free GP register if possible, else return NULL.
 777  */
 778 static const arch_register_t *get_free_gp_reg(void)
 779 {
 780         int i;
 781
 782         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 783                 const arch_register_t *reg = &ia32_gp_regs[i];
 784                 if(arch_register_type_is(reg, ignore))
 785                         continue;
 786
 787                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 788                         return &ia32_gp_regs[i];
 789         }
 790
 791         return NULL;
 792 }
 793
 794 /**
 795  * Creates a Pop instruction before the given schedule point.
 796  *
 797  * @param dbgi        debug info
 798  * @param irg         the graph
 799  * @param block       the block
 800  * @param stack       the previous stack value
 801  * @param schedpoint  the new node is added before this node
 802  * @param reg         the register to pop
 803  *
 804  * @return the new stack value
 805  */
 806 static ir_node *create_pop(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 807                            ir_node *stack, ir_node *schedpoint,
 808                            const arch_register_t *reg)
 809 {
 810         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 811         ir_node *pop;
 812         ir_node *keep;
 813         ir_node *val;
 814         ir_node *in[1];
 815
 816         pop   = new_rd_ia32_Pop(dbgi, irg, block, new_NoMem(), stack);
 817
 818         stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 819         arch_set_irn_register(arch_env, stack, esp);
 820         val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 821         arch_set_irn_register(arch_env, val, reg);
 822
 823         sched_add_before(schedpoint, pop);
 824
 825         in[0] = val;
 826         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 827         sched_add_before(schedpoint, keep);
 828
 829         return stack;
 830 }
 831
 832 /**
 833  * Creates a Push instruction before the given schedule point.
 834  *
 835  * @param dbgi        debug info
 836  * @param irg         the graph
 837  * @param block       the block
 838  * @param stack       the previous stack value
 839  * @param schedpoint  the new node is added before this node
 840  * @param reg         the register to pop
 841  *
 842  * @return the new stack value
 843  */
 844 static ir_node *create_push(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 845                             ir_node *stack, ir_node *schedpoint)
 846 {
 847         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 848
 849         ir_node *val   = ia32_new_Unknown_gp(cg);
 850         ir_node *noreg = ia32_new_NoReg_gp(cg);
 851         ir_node *nomem = get_irg_no_mem(irg);
 852         ir_node *push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, nomem, val, stack);
 853         sched_add_before(schedpoint, push);
 854
 855         stack = new_r_Proj(irg, block, push, mode_Iu, pn_ia32_Push_stack);
 856         arch_set_irn_register(arch_env, stack, esp);
 857
 858         return stack;
 859 }
 860
 861 /**
 862  * Optimize an IncSp by replacing it with Push/Pop.
 863  */
 864 static void peephole_be_IncSP(ir_node *node)
 865 {
 866         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 867         const arch_register_t *reg;
 868         ir_graph              *irg = current_ir_graph;
 869         dbg_info              *dbgi;
 870         ir_node               *block;
 871         ir_node               *stack;
 872         int                    offset;
 873
 874         /* first optimize incsp->incsp combinations */
 875         node = be_peephole_IncSP_IncSP(node);
 876
 877         /* transform IncSP->Store combinations to Push where possible */
 878         peephole_IncSP_Store_to_push(node);
 879
 880         /* transform Load->IncSP combinations to Pop where possible */
 881         peephole_Load_IncSP_to_pop(node);
 882
 883         if (arch_get_irn_register(node) != esp)
 884                 return;
 885
 886         /* replace IncSP -4 by Pop freereg when possible */
 887         offset = be_get_IncSP_offset(node);
 888         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 889             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 890             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 891             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 892                 return;
 893
 894         if (offset < 0) {
 895                 /* we need a free register for pop */
 896                 reg = get_free_gp_reg();
 897                 if (reg == NULL)
 898                         return;
 899
 900                 dbgi  = get_irn_dbg_info(node);
 901                 block = get_nodes_block(node);
 902                 stack = be_get_IncSP_pred(node);
 903
 904                 stack = create_pop(dbgi, irg, block, stack, node, reg);
 905
 906                 if (offset == -8) {
 907                         stack = create_pop(dbgi, irg, block, stack, node, reg);
 908                 }
 909         } else {
 910                 dbgi  = get_irn_dbg_info(node);
 911                 block = get_nodes_block(node);
 912                 stack = be_get_IncSP_pred(node);
 913                 stack = create_push(dbgi, irg, block, stack, node);
 914
 915                 if (offset == +8) {
 916                         stack = create_push(dbgi, irg, block, stack, node);
 917                 }
 918         }
 919
 920         be_peephole_exchange(node, stack);
 921 }
 922
 923 /**
 924  * Peephole optimisation for ia32_Const's
 925  */
 926 static void peephole_ia32_Const(ir_node *node)
 927 {
 928         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 929         const arch_register_t       *reg;
 930         ir_graph                    *irg = current_ir_graph;
 931         ir_node                     *block;
 932         dbg_info                    *dbgi;
 933         ir_node                     *produceval;
 934         ir_node                     *xor;
 935         ir_node                     *noreg;
 936
 937         /* try to transform a mov 0, reg to xor reg reg */
 938         if (attr->offset != 0 || attr->symconst != NULL)
 939                 return;
 940         if (ia32_cg_config.use_mov_0)
 941                 return;
 942         /* xor destroys the flags, so no-one must be using them */
 943         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 944                 return;
 945
 946         reg = arch_get_irn_register(node);
 947         assert(be_peephole_get_reg_value(reg) == NULL);
 948
 949         /* create xor(produceval, produceval) */
 950         block      = get_nodes_block(node);
 951         dbgi       = get_irn_dbg_info(node);
 952         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 953         arch_set_irn_register(arch_env, produceval, reg);
 954
 955         noreg = ia32_new_NoReg_gp(cg);
 956         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 957                                 produceval, produceval);
 958         arch_set_irn_register(arch_env, xor, reg);
 959
 960         sched_add_before(node, produceval);
 961         sched_add_before(node, xor);
 962
 963         copy_mark(node, xor);
 964         be_peephole_exchange(node, xor);
 965 }
 966
 967 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 968 {
 969         return node == cg->noreg_gp;
 970 }
 971
 972 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
 973 {
 974         ir_graph *irg         = current_ir_graph;
 975         ir_node  *start_block = get_irg_start_block(irg);
 976         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 977                                                       0, val);
 978         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 979
 980         return immediate;
 981 }
 982
 983 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
 984                                          const ir_node *node)
 985 {
 986         ir_graph  *irg     = get_irn_irg(node);
 987         ir_node   *block   = get_nodes_block(node);
 988         int        offset  = get_ia32_am_offs_int(node);
 989         int        sc_sign = is_ia32_am_sc_sign(node);
 990         ir_entity *entity  = get_ia32_am_sc(node);
 991         ir_node   *res;
 992
 993         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 994         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
 995         return res;
 996 }
 997
 998 static int is_am_one(const ir_node *node)
 999 {
1000         int        offset  = get_ia32_am_offs_int(node);
1001         ir_entity *entity  = get_ia32_am_sc(node);
1002
1003         return offset == 1 && entity == NULL;
1004 }
1005
1006 static int is_am_minus_one(const ir_node *node)
1007 {
1008         int        offset  = get_ia32_am_offs_int(node);
1009         ir_entity *entity  = get_ia32_am_sc(node);
1010
1011         return offset == -1 && entity == NULL;
1012 }
1013
1014 /**
1015  * Transforms a LEA into an Add or SHL if possible.
1016  */
1017 static void peephole_ia32_Lea(ir_node *node)
1018 {
1019         const arch_env_t      *arch_env = cg->arch_env;
1020         ir_graph              *irg      = current_ir_graph;
1021         ir_node               *base;
1022         ir_node               *index;
1023         const arch_register_t *base_reg;
1024         const arch_register_t *index_reg;
1025         const arch_register_t *out_reg;
1026         int                    scale;
1027         int                    has_immediates;
1028         ir_node               *op1;
1029         ir_node               *op2;
1030         dbg_info              *dbgi;
1031         ir_node               *block;
1032         ir_node               *res;
1033         ir_node               *noreg;
1034         ir_node               *nomem;
1035
1036         assert(is_ia32_Lea(node));
1037
1038         /* we can only do this if are allowed to globber the flags */
1039         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
1040                 return;
1041
1042         base  = get_irn_n(node, n_ia32_Lea_base);
1043         index = get_irn_n(node, n_ia32_Lea_index);
1044
1045         if(is_noreg(cg, base)) {
1046                 base     = NULL;
1047                 base_reg = NULL;
1048         } else {
1049                 base_reg = arch_get_irn_register(base);
1050         }
1051         if(is_noreg(cg, index)) {
1052                 index     = NULL;
1053                 index_reg = NULL;
1054         } else {
1055                 index_reg = arch_get_irn_register(index);
1056         }
1057
1058         if(base == NULL && index == NULL) {
1059                 /* we shouldn't construct these in the first place... */
1060 #ifdef DEBUG_libfirm
1061                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1062 #endif
1063                 return;
1064         }
1065
1066         out_reg = arch_get_irn_register(node);
1067         scale   = get_ia32_am_scale(node);
1068         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1069         /* check if we have immediates values (frame entities should already be
1070          * expressed in the offsets) */
1071         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1072                 has_immediates = 1;
1073         } else {
1074                 has_immediates = 0;
1075         }
1076
1077         /* we can transform leas where the out register is the same as either the
1078          * base or index register back to an Add or Shl */
1079         if(out_reg == base_reg) {
1080                 if(index == NULL) {
1081 #ifdef DEBUG_libfirm
1082                         if(!has_immediates) {
1083                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1084                                            "just a copy\n");
1085                         }
1086 #endif
1087                         op1 = base;
1088                         goto make_add_immediate;
1089                 }
1090                 if(scale == 0 && !has_immediates) {
1091                         op1 = base;
1092                         op2 = index;
1093                         goto make_add;
1094                 }
1095                 /* can't create an add */
1096                 return;
1097         } else if(out_reg == index_reg) {
1098                 if(base == NULL) {
1099                         if(has_immediates && scale == 0) {
1100                                 op1 = index;
1101                                 goto make_add_immediate;
1102                         } else if(!has_immediates && scale > 0) {
1103                                 op1 = index;
1104                                 op2 = create_immediate_from_int(cg, scale);
1105                                 goto make_shl;
1106                         } else if(!has_immediates) {
1107 #ifdef DEBUG_libfirm
1108                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1109                                            "just a copy\n");
1110 #endif
1111                         }
1112                 } else if(scale == 0 && !has_immediates) {
1113                         op1 = index;
1114                         op2 = base;
1115                         goto make_add;
1116                 }
1117                 /* can't create an add */
1118                 return;
1119         } else {
1120                 /* can't create an add */
1121                 return;
1122         }
1123
1124 make_add_immediate:
1125         if(ia32_cg_config.use_incdec) {
1126                 if(is_am_one(node)) {
1127                         dbgi  = get_irn_dbg_info(node);
1128                         block = get_nodes_block(node);
1129                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
1130                         arch_set_irn_register(arch_env, res, out_reg);
1131                         goto exchange;
1132                 }
1133                 if(is_am_minus_one(node)) {
1134                         dbgi  = get_irn_dbg_info(node);
1135                         block = get_nodes_block(node);
1136                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
1137                         arch_set_irn_register(arch_env, res, out_reg);
1138                         goto exchange;
1139                 }
1140         }
1141         op2 = create_immediate_from_am(cg, node);
1142
1143 make_add:
1144         dbgi  = get_irn_dbg_info(node);
1145         block = get_nodes_block(node);
1146         noreg = ia32_new_NoReg_gp(cg);
1147         nomem = new_NoMem();
1148         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
1149         arch_set_irn_register(arch_env, res, out_reg);
1150         set_ia32_commutative(res);
1151         goto exchange;
1152
1153 make_shl:
1154         dbgi  = get_irn_dbg_info(node);
1155         block = get_nodes_block(node);
1156         noreg = ia32_new_NoReg_gp(cg);
1157         nomem = new_NoMem();
1158         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
1159         arch_set_irn_register(arch_env, res, out_reg);
1160         goto exchange;
1161
1162 exchange:
1163         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
1164
1165         /* add new ADD/SHL to schedule */
1166         DBG_OPT_LEA2ADD(node, res);
1167
1168         /* exchange the Add and the LEA */
1169         sched_add_before(node, res);
1170         copy_mark(node, res);
1171         be_peephole_exchange(node, res);
1172 }
1173
1174 /**
1175  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1176  */
1177 static void peephole_ia32_Imul_split(ir_node *imul)
1178 {
1179         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1180         const arch_register_t *reg;
1181         ir_node               *res;
1182
1183         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1184                 /* no memory, imm form ignore */
1185                 return;
1186         }
1187         /* we need a free register */
1188         reg = get_free_gp_reg();
1189         if (reg == NULL)
1190                 return;
1191
1192         /* fine, we can rebuild it */
1193         res = turn_back_am(imul);
1194         arch_set_irn_register(arch_env, res, reg);
1195 }
1196
1197 /**
1198  * Replace xorps r,r and xorpd r,r by pxor r,r
1199  */
1200 static void peephole_ia32_xZero(ir_node *xor) {
1201         set_irn_op(xor, op_ia32_xPzero);
1202 }
1203
1204 /**
1205  * Register a peephole optimisation function.
1206  */
1207 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
1208         assert(op->ops.generic == NULL);
1209         op->ops.generic = (op_func)func;
1210 }
1211
1212 /* Perform peephole-optimizations. */
1213 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
1214 {
1215         cg       = new_cg;
1216         arch_env = cg->arch_env;
1217
1218         /* register peephole optimisations */
1219         clear_irp_opcodes_generic_func();
1220         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1221         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1222         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1223         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1224         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1225         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1226         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1227         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1228         if (! ia32_cg_config.use_imul_mem_imm32)
1229                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1230         if (ia32_cg_config.use_pxor)
1231                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1232
1233         be_peephole_opt(cg->birg);
1234 }
1235
1236 /**
1237  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1238  * all it's Projs are removed as well.
1239  * @param irn  The irn to be removed from schedule
1240  */
1241 static INLINE void try_kill(ir_node *node)
1242 {
1243         if(get_irn_mode(node) == mode_T) {
1244                 const ir_edge_t *edge, *next;
1245                 foreach_out_edge_safe(node, edge, next) {
1246                         ir_node *proj = get_edge_src_irn(edge);
1247                         try_kill(proj);
1248                 }
1249         }
1250
1251         if(get_irn_n_edges(node) != 0)
1252                 return;
1253
1254         if (sched_is_scheduled(node)) {
1255                 sched_remove(node);
1256         }
1257
1258         kill_node(node);
1259 }
1260
1261 static void optimize_conv_store(ir_node *node)
1262 {
1263         ir_node *pred;
1264         ir_node *pred_proj;
1265         ir_mode *conv_mode;
1266         ir_mode *store_mode;
1267
1268         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1269                 return;
1270
1271         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1272         pred_proj = get_irn_n(node, n_ia32_Store_val);
1273         if(is_Proj(pred_proj)) {
1274                 pred = get_Proj_pred(pred_proj);
1275         } else {
1276                 pred = pred_proj;
1277         }
1278         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1279                 return;
1280         if(get_ia32_op_type(pred) != ia32_Normal)
1281                 return;
1282
1283         /* the store only stores the lower bits, so we only need the conv
1284          * it it shrinks the mode */
1285         conv_mode  = get_ia32_ls_mode(pred);
1286         store_mode = get_ia32_ls_mode(node);
1287         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1288                 return;
1289
1290         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1291         if(get_irn_n_edges(pred_proj) == 0) {
1292                 kill_node(pred_proj);
1293                 if(pred != pred_proj)
1294                         kill_node(pred);
1295         }
1296 }
1297
1298 static void optimize_load_conv(ir_node *node)
1299 {
1300         ir_node *pred, *predpred;
1301         ir_mode *load_mode;
1302         ir_mode *conv_mode;
1303
1304         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1305                 return;
1306
1307         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1308         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1309         if(!is_Proj(pred))
1310                 return;
1311
1312         predpred = get_Proj_pred(pred);
1313         if(!is_ia32_Load(predpred))
1314                 return;
1315
1316         /* the load is sign extending the upper bits, so we only need the conv
1317          * if it shrinks the mode */
1318         load_mode = get_ia32_ls_mode(predpred);
1319         conv_mode = get_ia32_ls_mode(node);
1320         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1321                 return;
1322
1323         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1324                 /* change the load if it has only 1 user */
1325                 if(get_irn_n_edges(pred) == 1) {
1326                         ir_mode *newmode;
1327                         if(get_mode_sign(conv_mode)) {
1328                                 newmode = find_signed_mode(load_mode);
1329                         } else {
1330                                 newmode = find_unsigned_mode(load_mode);
1331                         }
1332                         assert(newmode != NULL);
1333                         set_ia32_ls_mode(predpred, newmode);
1334                 } else {
1335                         /* otherwise we have to keep the conv */
1336                         return;
1337                 }
1338         }
1339
1340         /* kill the conv */
1341         exchange(node, pred);
1342 }
1343
1344 static void optimize_conv_conv(ir_node *node)
1345 {
1346         ir_node *pred_proj, *pred, *result_conv;
1347         ir_mode *pred_mode, *conv_mode;
1348         int      conv_mode_bits;
1349         int      pred_mode_bits;
1350
1351         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1352                 return;
1353
1354         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1355         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1356         if(is_Proj(pred_proj))
1357                 pred = get_Proj_pred(pred_proj);
1358         else
1359                 pred = pred_proj;
1360
1361         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1362                 return;
1363
1364         /* we know that after a conv, the upper bits are sign extended
1365          * so we only need the 2nd conv if it shrinks the mode */
1366         conv_mode      = get_ia32_ls_mode(node);
1367         conv_mode_bits = get_mode_size_bits(conv_mode);
1368         pred_mode      = get_ia32_ls_mode(pred);
1369         pred_mode_bits = get_mode_size_bits(pred_mode);
1370
1371         if(conv_mode_bits == pred_mode_bits
1372                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1373                 result_conv = pred_proj;
1374         } else if(conv_mode_bits <= pred_mode_bits) {
1375                 /* if 2nd conv is smaller then first conv, then we can always take the
1376                  * 2nd conv */
1377                 if(get_irn_n_edges(pred_proj) == 1) {
1378                         result_conv = pred_proj;
1379                         set_ia32_ls_mode(pred, conv_mode);
1380
1381                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1382                         if (get_mode_size_bits(conv_mode) == 8) {
1383                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1384                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1385                         }
1386                 } else {
1387                         /* we don't want to end up with 2 loads, so we better do nothing */
1388                         if(get_irn_mode(pred) == mode_T) {
1389                                 return;
1390                         }
1391
1392                         result_conv = exact_copy(pred);
1393                         set_ia32_ls_mode(result_conv, conv_mode);
1394
1395                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1396                         if (get_mode_size_bits(conv_mode) == 8) {
1397                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1398                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1399                         }
1400                 }
1401         } else {
1402                 /* if both convs have the same sign, then we can take the smaller one */
1403                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1404                         result_conv = pred_proj;
1405                 } else {
1406                         /* no optimisation possible if smaller conv is sign-extend */
1407                         if(mode_is_signed(pred_mode)) {
1408                                 return;
1409                         }
1410                         /* we can take the smaller conv if it is unsigned */
1411                         result_conv = pred_proj;
1412                 }
1413         }
1414
1415         /* kill the conv */
1416         exchange(node, result_conv);
1417
1418         if(get_irn_n_edges(pred_proj) == 0) {
1419                 kill_node(pred_proj);
1420                 if(pred != pred_proj)
1421                         kill_node(pred);
1422         }
1423         optimize_conv_conv(result_conv);
1424 }
1425
1426 static void optimize_node(ir_node *node, void *env)
1427 {
1428         (void) env;
1429
1430         optimize_load_conv(node);
1431         optimize_conv_store(node);
1432         optimize_conv_conv(node);
1433 }
1434
1435 /**
1436  * Performs conv and address mode optimization.
1437  */
1438 void ia32_optimize_graph(ia32_code_gen_t *cg)
1439 {
1440         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1441
1442         if (cg->dump)
1443                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1444 }
1445
1446 void ia32_init_optimize(void)
1447 {
1448         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1449 }