nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "irprog_t.h"
  32 #include "ircons.h"
  33 #include "irtools.h"
  34 #include "firm_types.h"
  35 #include "iredges.h"
  36 #include "tv.h"
  37 #include "irgmod.h"
  38 #include "irgwalk.h"
  39 #include "height.h"
  40 #include "irbitset.h"
  41 #include "irprintf.h"
  42 #include "error.h"
  43
  44 #include "../be_t.h"
  45 #include "../beabi.h"
  46 #include "../benode_t.h"
  47 #include "../besched_t.h"
  48 #include "../bepeephole.h"
  49
  50 #include "ia32_new_nodes.h"
  51 #include "ia32_optimize.h"
  52 #include "bearch_ia32_t.h"
  53 #include "gen_ia32_regalloc_if.h"
  54 #include "ia32_common_transform.h"
  55 #include "ia32_transform.h"
  56 #include "ia32_dbg_stat.h"
  57 #include "ia32_util.h"
  58 #include "ia32_architecture.h"
  59
  60 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  61
  62 static const arch_env_t *arch_env;
  63 static ia32_code_gen_t  *cg;
  64
  65 /**
  66  * Returns non-zero if the given node produces
  67  * a zero flag.
  68  *
  69  * @param node  the node to check
  70  * @param pn    if >= 0, the projection number of the used result
  71  */
  72 static int produces_zero_flag(ir_node *node, int pn)
  73 {
  74         ir_node                     *count;
  75         const ia32_immediate_attr_t *imm_attr;
  76
  77         if (!is_ia32_irn(node))
  78                 return 0;
  79
  80         if (pn >= 0) {
  81                 if (pn != pn_ia32_res)
  82                         return 0;
  83         }
  84
  85         switch (get_ia32_irn_opcode(node)) {
  86         case iro_ia32_Add:
  87         case iro_ia32_Adc:
  88         case iro_ia32_And:
  89         case iro_ia32_Or:
  90         case iro_ia32_Xor:
  91         case iro_ia32_Sub:
  92         case iro_ia32_Sbb:
  93         case iro_ia32_Neg:
  94         case iro_ia32_Inc:
  95         case iro_ia32_Dec:
  96                 return 1;
  97
  98         case iro_ia32_ShlD:
  99         case iro_ia32_ShrD:
 100         case iro_ia32_Shl:
 101         case iro_ia32_Shr:
 102         case iro_ia32_Sar:
 103                 assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 104                 assert(n_ia32_Shl_count == n_ia32_Shr_count
 105                                 && n_ia32_Shl_count == n_ia32_Sar_count);
 106                 if (is_ia32_ShlD(node) || is_ia32_ShrD(node)) {
 107                         count = get_irn_n(node, n_ia32_ShlD_count);
 108                 } else {
 109                         count = get_irn_n(node, n_ia32_Shl_count);
 110                 }
 111                 /* when shift count is zero the flags are not affected, so we can only
 112                  * do this for constants != 0 */
 113                 if (!is_ia32_Immediate(count))
 114                         return 0;
 115
 116                 imm_attr = get_ia32_immediate_attr_const(count);
 117                 if (imm_attr->symconst != NULL)
 118                         return 0;
 119                 if ((imm_attr->offset & 0x1f) == 0)
 120                         return 0;
 121                 return 1;
 122
 123         default:
 124                 break;
 125         }
 126         return 0;
 127 }
 128
 129 /**
 130  * If the given node has not mode_T, creates a mode_T version (with a result Proj).
 131  *
 132  * @param node  the node to change
 133  *
 134  * @return the new mode_T node (if the mode was changed) or node itself
 135  */
 136 static ir_node *turn_into_mode_t(ir_node *node)
 137 {
 138         ir_node               *block;
 139         ir_node               *res_proj;
 140         ir_node               *new_node;
 141         const arch_register_t *reg;
 142
 143         if(get_irn_mode(node) == mode_T)
 144                 return node;
 145
 146         assert(get_irn_mode(node) == mode_Iu);
 147
 148         new_node = exact_copy(node);
 149         set_irn_mode(new_node, mode_T);
 150
 151         block    = get_nodes_block(new_node);
 152         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 153                               pn_ia32_res);
 154
 155         reg = arch_get_irn_register(arch_env, node);
 156         arch_set_irn_register(arch_env, res_proj, reg);
 157
 158         sched_add_before(node, new_node);
 159         be_peephole_exchange(node, res_proj);
 160         return new_node;
 161 }
 162
 163 /**
 164  * Replace Cmp(x, 0) by a Test(x, x)
 165  */
 166 static void peephole_ia32_Cmp(ir_node *const node)
 167 {
 168         ir_node                     *right;
 169         ia32_immediate_attr_t const *imm;
 170         dbg_info                    *dbgi;
 171         ir_graph                    *irg;
 172         ir_node                     *block;
 173         ir_node                     *noreg;
 174         ir_node                     *nomem;
 175         ir_node                     *op;
 176         ia32_attr_t           const *attr;
 177         int                          ins_permuted;
 178         int                          cmp_unsigned;
 179         ir_node                     *test;
 180         arch_register_t       const *reg;
 181         ir_edge_t             const *edge;
 182         ir_edge_t             const *tmp;
 183
 184         if (get_ia32_op_type(node) != ia32_Normal)
 185                 return;
 186
 187         right = get_irn_n(node, n_ia32_Cmp_right);
 188         if (!is_ia32_Immediate(right))
 189                 return;
 190
 191         imm = get_ia32_immediate_attr_const(right);
 192         if (imm->symconst != NULL || imm->offset != 0)
 193                 return;
 194
 195         dbgi         = get_irn_dbg_info(node);
 196         irg          = current_ir_graph;
 197         block        = get_nodes_block(node);
 198         noreg        = ia32_new_NoReg_gp(cg);
 199         nomem        = get_irg_no_mem(irg);
 200         op           = get_irn_n(node, n_ia32_Cmp_left);
 201         attr         = get_irn_generic_attr(node);
 202         ins_permuted = attr->data.ins_permuted;
 203         cmp_unsigned = attr->data.cmp_unsigned;
 204
 205         if (is_ia32_Cmp(node)) {
 206                 test = new_rd_ia32_Test(dbgi, irg, block, noreg, noreg, nomem,
 207                                         op, op, ins_permuted, cmp_unsigned);
 208         } else {
 209                 test = new_rd_ia32_Test8Bit(dbgi, irg, block, noreg, noreg, nomem,
 210                                             op, op, ins_permuted, cmp_unsigned);
 211         }
 212         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 213
 214         reg = arch_get_irn_register(arch_env, node);
 215         arch_set_irn_register(arch_env, test, reg);
 216
 217         foreach_out_edge_safe(node, edge, tmp) {
 218                 ir_node *const user = get_edge_src_irn(edge);
 219
 220                 if (is_Proj(user))
 221                         exchange(user, test);
 222         }
 223
 224         sched_add_before(node, test);
 225         be_peephole_exchange(node, test);
 226 }
 227
 228 /**
 229  * Peephole optimization for Test instructions.
 230  * We can remove the Test, if a zero flags was produced which is still
 231  * live.
 232  */
 233 static void peephole_ia32_Test(ir_node *node)
 234 {
 235         ir_node         *left  = get_irn_n(node, n_ia32_Test_left);
 236         ir_node         *right = get_irn_n(node, n_ia32_Test_right);
 237         ir_node         *flags_proj;
 238         ir_node         *block;
 239         ir_mode         *flags_mode;
 240         int              pn    = -1;
 241         ir_node         *schedpoint;
 242         const ir_edge_t *edge;
 243
 244         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 245                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 246
 247         /* we need a test for 0 */
 248         if(left != right)
 249                 return;
 250
 251         block = get_nodes_block(node);
 252         if(get_nodes_block(left) != block)
 253                 return;
 254
 255         if(is_Proj(left)) {
 256                 pn   = get_Proj_proj(left);
 257                 left = get_Proj_pred(left);
 258         }
 259
 260         /* happens rarely, but if it does code will panic' */
 261         if (is_ia32_Unknown_GP(left))
 262                 return;
 263
 264         /* walk schedule up and abort when we find left or some other node destroys
 265            the flags */
 266         schedpoint = sched_prev(node);
 267         while(schedpoint != left) {
 268                 schedpoint = sched_prev(schedpoint);
 269                 if(arch_irn_is(arch_env, schedpoint, modify_flags))
 270                         return;
 271                 if(schedpoint == block)
 272                         panic("couldn't find left");
 273         }
 274
 275         /* make sure only Lg/Eq tests are used */
 276         foreach_out_edge(node, edge) {
 277                 ir_node *user = get_edge_src_irn(edge);
 278                 int      pnc  = get_ia32_condcode(user);
 279
 280                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 281                         return;
 282                 }
 283         }
 284
 285         if(!produces_zero_flag(left, pn))
 286                 return;
 287
 288         left = turn_into_mode_t(left);
 289
 290         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 291         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 292                                 pn_ia32_flags);
 293         arch_set_irn_register(arch_env, flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 294
 295         assert(get_irn_mode(node) != mode_T);
 296
 297         be_peephole_exchange(node, flags_proj);
 298 }
 299
 300 /**
 301  * AMD Athlon works faster when RET is not destination of
 302  * conditional jump or directly preceded by other jump instruction.
 303  * Can be avoided by placing a Rep prefix before the return.
 304  */
 305 static void peephole_ia32_Return(ir_node *node) {
 306         ir_node *block, *irn;
 307
 308         if (!ia32_cg_config.use_pad_return)
 309                 return;
 310
 311         block = get_nodes_block(node);
 312
 313         /* check if this return is the first on the block */
 314         sched_foreach_reverse_from(node, irn) {
 315                 switch (get_irn_opcode(irn)) {
 316                 case beo_Return:
 317                         /* the return node itself, ignore */
 318                         continue;
 319                 case beo_Barrier:
 320                         /* ignore the barrier, no code generated */
 321                         continue;
 322                 case beo_IncSP:
 323                         /* arg, IncSP 0 nodes might occur, ignore these */
 324                         if (be_get_IncSP_offset(irn) == 0)
 325                                 continue;
 326                         return;
 327                 case iro_Phi:
 328                         continue;
 329                 default:
 330                         return;
 331                 }
 332         }
 333
 334         /* ensure, that the 3 byte return is generated
 335          * actually the emitter tests again if the block beginning has a label and
 336          * isn't just a fallthrough */
 337         be_Return_set_emit_pop(node, 1);
 338 }
 339
 340 /* only optimize up to 48 stores behind IncSPs */
 341 #define MAXPUSH_OPTIMIZE        48
 342
 343 /**
 344  * Tries to create Push's from IncSP, Store combinations.
 345  * The Stores are replaced by Push's, the IncSP is modified
 346  * (possibly into IncSP 0, but not removed).
 347  */
 348 static void peephole_IncSP_Store_to_push(ir_node *irn)
 349 {
 350         int              i;
 351         int              maxslot;
 352         int              inc_ofs;
 353         ir_node         *node;
 354         ir_node         *stores[MAXPUSH_OPTIMIZE];
 355         ir_node         *block;
 356         ir_graph        *irg;
 357         ir_node         *curr_sp;
 358         ir_mode         *spmode;
 359         ir_node         *first_push = NULL;
 360         ir_edge_t const *edge;
 361         ir_edge_t const *next;
 362
 363         memset(stores, 0, sizeof(stores));
 364
 365         assert(be_is_IncSP(irn));
 366
 367         inc_ofs = be_get_IncSP_offset(irn);
 368         if (inc_ofs < 4)
 369                 return;
 370
 371         /*
 372          * We first walk the schedule after the IncSP node as long as we find
 373          * suitable Stores that could be transformed to a Push.
 374          * We save them into the stores array which is sorted by the frame offset/4
 375          * attached to the node
 376          */
 377         maxslot = -1;
 378         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 379                 ir_node *mem;
 380                 int offset;
 381                 int storeslot;
 382
 383                 /* it has to be a Store */
 384                 if (!is_ia32_Store(node))
 385                         break;
 386
 387                 /* it has to use our sp value */
 388                 if (get_irn_n(node, n_ia32_base) != irn)
 389                         continue;
 390                 /* Store has to be attached to NoMem */
 391                 mem = get_irn_n(node, n_ia32_mem);
 392                 if (!is_NoMem(mem))
 393                         continue;
 394
 395                 /* unfortunately we can't support the full AMs possible for push at the
 396                  * moment. TODO: fix this */
 397                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 398                         break;
 399
 400                 offset = get_ia32_am_offs_int(node);
 401                 /* we should NEVER access uninitialized stack BELOW the current SP */
 402                 assert(offset >= 0);
 403
 404                 /* storing at half-slots is bad */
 405                 if ((offset & 3) != 0)
 406                         break;
 407
 408                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 409                         continue;
 410                 storeslot = offset >> 2;
 411
 412                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 413                 if (stores[storeslot] != NULL)
 414                         break;
 415
 416                 stores[storeslot] = node;
 417                 if (storeslot > maxslot)
 418                         maxslot = storeslot;
 419         }
 420
 421         curr_sp = irn;
 422
 423         for (i = -1; i < maxslot; ++i) {
 424                 if (stores[i + 1] == NULL)
 425                         break;
 426         }
 427
 428         /* walk through the Stores and create Pushs for them */
 429         block  = get_nodes_block(irn);
 430         spmode = get_irn_mode(irn);
 431         irg    = cg->irg;
 432         for (; i >= 0; --i) {
 433                 const arch_register_t *spreg;
 434                 ir_node *push;
 435                 ir_node *val, *mem, *mem_proj;
 436                 ir_node *store = stores[i];
 437                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 438
 439                 val = get_irn_n(store, n_ia32_unary_op);
 440                 mem = get_irn_n(store, n_ia32_mem);
 441                 spreg = arch_get_irn_register(cg->arch_env, curr_sp);
 442
 443                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, val, curr_sp);
 444
 445                 if (first_push == NULL)
 446                         first_push = push;
 447
 448                 sched_add_after(curr_sp, push);
 449
 450                 /* create stackpointer Proj */
 451                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 452                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
 453
 454                 /* create memory Proj */
 455                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 456
 457                 /* use the memproj now */
 458                 be_peephole_exchange(store, mem_proj);
 459
 460                 inc_ofs -= 4;
 461         }
 462
 463         foreach_out_edge_safe(irn, edge, next) {
 464                 ir_node *const src = get_edge_src_irn(edge);
 465                 int      const pos = get_edge_src_pos(edge);
 466
 467                 if (src == first_push)
 468                         continue;
 469
 470                 set_irn_n(src, pos, curr_sp);
 471         }
 472
 473         be_set_IncSP_offset(irn, inc_ofs);
 474 }
 475
 476 /**
 477  * Return true if a mode can be stored in the GP register set
 478  */
 479 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 480         if (mode == mode_fpcw)
 481                 return 0;
 482         if (get_mode_size_bits(mode) > 32)
 483                 return 0;
 484         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 485 }
 486
 487 /**
 488  * Tries to create Pops from Load, IncSP combinations.
 489  * The Loads are replaced by Pops, the IncSP is modified
 490  * (possibly into IncSP 0, but not removed).
 491  */
 492 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 493 {
 494         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 495         int      i, maxslot, inc_ofs, ofs;
 496         ir_node  *node, *pred_sp, *block;
 497         ir_node  *loads[MAXPUSH_OPTIMIZE];
 498         ir_graph *irg;
 499         unsigned regmask = 0;
 500         unsigned copymask = ~0;
 501
 502         memset(loads, 0, sizeof(loads));
 503         assert(be_is_IncSP(irn));
 504
 505         inc_ofs = -be_get_IncSP_offset(irn);
 506         if (inc_ofs < 4)
 507                 return;
 508
 509         /*
 510          * We first walk the schedule before the IncSP node as long as we find
 511          * suitable Loads that could be transformed to a Pop.
 512          * We save them into the stores array which is sorted by the frame offset/4
 513          * attached to the node
 514          */
 515         maxslot = -1;
 516         pred_sp = be_get_IncSP_pred(irn);
 517         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 518                 int offset;
 519                 int loadslot;
 520                 const arch_register_t *sreg, *dreg;
 521
 522                 /* it has to be a Load */
 523                 if (!is_ia32_Load(node)) {
 524                         if (be_is_Copy(node)) {
 525                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 526                                         /* not a GP copy, ignore */
 527                                         continue;
 528                                 }
 529                                 dreg = arch_get_irn_register(arch_env, node);
 530                                 sreg = arch_get_irn_register(arch_env, be_get_Copy_op(node));
 531                                 if (regmask & copymask & (1 << sreg->index)) {
 532                                         break;
 533                                 }
 534                                 if (regmask & copymask & (1 << dreg->index)) {
 535                                         break;
 536                                 }
 537                                 /* we CAN skip Copies if neither the destination nor the source
 538                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 539                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 540                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 541                                 continue;
 542                         }
 543                         break;
 544                 }
 545
 546                 /* we can handle only GP loads */
 547                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 548                         continue;
 549
 550                 /* it has to use our predecessor sp value */
 551                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 552                         /* it would be ok if this load does not use a Pop result,
 553                          * but we do not check this */
 554                         break;
 555                 }
 556
 557                 /* should have NO index */
 558                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 559                         break;
 560
 561                 offset = get_ia32_am_offs_int(node);
 562                 /* we should NEVER access uninitialized stack BELOW the current SP */
 563                 assert(offset >= 0);
 564
 565                 /* storing at half-slots is bad */
 566                 if ((offset & 3) != 0)
 567                         break;
 568
 569                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 570                         continue;
 571                 /* ignore those outside the possible windows */
 572                 if (offset > inc_ofs - 4)
 573                         continue;
 574                 loadslot = offset >> 2;
 575
 576                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 577                 if (loads[loadslot] != NULL)
 578                         break;
 579
 580                 dreg = arch_get_irn_register(arch_env, node);
 581                 if (regmask & (1 << dreg->index)) {
 582                         /* this register is already used */
 583                         break;
 584                 }
 585                 regmask |= 1 << dreg->index;
 586
 587                 loads[loadslot] = node;
 588                 if (loadslot > maxslot)
 589                         maxslot = loadslot;
 590         }
 591
 592         if (maxslot < 0)
 593                 return;
 594
 595         /* find the first slot */
 596         for (i = maxslot; i >= 0; --i) {
 597                 ir_node *load = loads[i];
 598
 599                 if (load == NULL)
 600                         break;
 601         }
 602
 603         ofs = inc_ofs - (maxslot + 1) * 4;
 604         inc_ofs = (i+1) * 4;
 605
 606         /* create a new IncSP if needed */
 607         block = get_nodes_block(irn);
 608         irg   = cg->irg;
 609         if (inc_ofs > 0) {
 610                 pred_sp = be_new_IncSP(esp, irg, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 611                 sched_add_before(irn, pred_sp);
 612         }
 613
 614         /* walk through the Loads and create Pops for them */
 615         for (++i; i <= maxslot; ++i) {
 616                 ir_node *load = loads[i];
 617                 ir_node *mem, *pop;
 618                 const ir_edge_t *edge, *tmp;
 619                 const arch_register_t *reg;
 620
 621                 mem = get_irn_n(load, n_ia32_mem);
 622                 reg = arch_get_irn_register(arch_env, load);
 623
 624                 pop = new_rd_ia32_Pop(get_irn_dbg_info(load), irg, block, mem, pred_sp);
 625                 arch_set_irn_register(arch_env, pop, reg);
 626
 627                 /* create stackpointer Proj */
 628                 pred_sp = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 629                 arch_set_irn_register(arch_env, pred_sp, esp);
 630
 631                 sched_add_before(irn, pop);
 632
 633                 /* rewire now */
 634                 foreach_out_edge_safe(load, edge, tmp) {
 635                         ir_node *proj = get_edge_src_irn(edge);
 636
 637                         set_Proj_pred(proj, pop);
 638                 }
 639
 640                 /* we can remove the Load now */
 641                 sched_remove(load);
 642                 kill_node(load);
 643         }
 644
 645         be_set_IncSP_offset(irn, -ofs);
 646         be_set_IncSP_pred(irn, pred_sp);
 647 }
 648
 649
 650 /**
 651  * Find a free GP register if possible, else return NULL.
 652  */
 653 static const arch_register_t *get_free_gp_reg(void)
 654 {
 655         int i;
 656
 657         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 658                 const arch_register_t *reg = &ia32_gp_regs[i];
 659                 if(arch_register_type_is(reg, ignore))
 660                         continue;
 661
 662                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 663                         return &ia32_gp_regs[i];
 664         }
 665
 666         return NULL;
 667 }
 668
 669 /**
 670  * Creates a Pop instruction before the given schedule point.
 671  *
 672  * @param dbgi        debug info
 673  * @param irg         the graph
 674  * @param block       the block
 675  * @param stack       the previous stack value
 676  * @param schedpoint  the new node is added before this node
 677  * @param reg         the register to pop
 678  *
 679  * @return the new stack value
 680  */
 681 static ir_node *create_pop(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 682                            ir_node *stack, ir_node *schedpoint,
 683                            const arch_register_t *reg)
 684 {
 685         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 686         ir_node *pop;
 687         ir_node *keep;
 688         ir_node *val;
 689         ir_node *in[1];
 690
 691         pop   = new_rd_ia32_Pop(dbgi, irg, block, new_NoMem(), stack);
 692
 693         stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 694         arch_set_irn_register(arch_env, stack, esp);
 695         val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 696         arch_set_irn_register(arch_env, val, reg);
 697
 698         sched_add_before(schedpoint, pop);
 699
 700         in[0] = val;
 701         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 702         sched_add_before(schedpoint, keep);
 703
 704         return stack;
 705 }
 706
 707 /**
 708  * Creates a Push instruction before the given schedule point.
 709  *
 710  * @param dbgi        debug info
 711  * @param irg         the graph
 712  * @param block       the block
 713  * @param stack       the previous stack value
 714  * @param schedpoint  the new node is added before this node
 715  * @param reg         the register to pop
 716  *
 717  * @return the new stack value
 718  */
 719 static ir_node *create_push(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 720                             ir_node *stack, ir_node *schedpoint)
 721 {
 722         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 723
 724         ir_node *val   = ia32_new_Unknown_gp(cg);
 725         ir_node *noreg = ia32_new_NoReg_gp(cg);
 726         ir_node *nomem = get_irg_no_mem(irg);
 727         ir_node *push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, nomem, val, stack);
 728         sched_add_before(schedpoint, push);
 729
 730         stack = new_r_Proj(irg, block, push, mode_Iu, pn_ia32_Push_stack);
 731         arch_set_irn_register(arch_env, stack, esp);
 732
 733         return stack;
 734 }
 735
 736 /**
 737  * Optimize an IncSp by replacing it with Push/Pop.
 738  */
 739 static void peephole_be_IncSP(ir_node *node)
 740 {
 741         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 742         const arch_register_t *reg;
 743         ir_graph              *irg = current_ir_graph;
 744         dbg_info              *dbgi;
 745         ir_node               *block;
 746         ir_node               *stack;
 747         int                    offset;
 748
 749         /* first optimize incsp->incsp combinations */
 750         node = be_peephole_IncSP_IncSP(node);
 751
 752         /* transform IncSP->Store combinations to Push where possible */
 753         peephole_IncSP_Store_to_push(node);
 754
 755         /* transform Load->IncSP combinations to Pop where possible */
 756         peephole_Load_IncSP_to_pop(node);
 757
 758         if (arch_get_irn_register(arch_env, node) != esp)
 759                 return;
 760
 761         /* replace IncSP -4 by Pop freereg when possible */
 762         offset = be_get_IncSP_offset(node);
 763         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 764             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 765             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 766             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 767                 return;
 768
 769         if (offset < 0) {
 770                 /* we need a free register for pop */
 771                 reg = get_free_gp_reg();
 772                 if (reg == NULL)
 773                         return;
 774
 775                 dbgi  = get_irn_dbg_info(node);
 776                 block = get_nodes_block(node);
 777                 stack = be_get_IncSP_pred(node);
 778
 779                 stack = create_pop(dbgi, irg, block, stack, node, reg);
 780
 781                 if (offset == -8) {
 782                         stack = create_pop(dbgi, irg, block, stack, node, reg);
 783                 }
 784         } else {
 785                 dbgi  = get_irn_dbg_info(node);
 786                 block = get_nodes_block(node);
 787                 stack = be_get_IncSP_pred(node);
 788                 stack = create_push(dbgi, irg, block, stack, node);
 789
 790                 if (offset == +8) {
 791                         stack = create_push(dbgi, irg, block, stack, node);
 792                 }
 793         }
 794
 795         be_peephole_exchange(node, stack);
 796 }
 797
 798 /**
 799  * Peephole optimisation for ia32_Const's
 800  */
 801 static void peephole_ia32_Const(ir_node *node)
 802 {
 803         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 804         const arch_register_t       *reg;
 805         ir_graph                    *irg = current_ir_graph;
 806         ir_node                     *block;
 807         dbg_info                    *dbgi;
 808         ir_node                     *produceval;
 809         ir_node                     *xor;
 810         ir_node                     *noreg;
 811
 812         /* try to transform a mov 0, reg to xor reg reg */
 813         if (attr->offset != 0 || attr->symconst != NULL)
 814                 return;
 815         if (ia32_cg_config.use_mov_0)
 816                 return;
 817         /* xor destroys the flags, so no-one must be using them */
 818         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 819                 return;
 820
 821         reg = arch_get_irn_register(arch_env, node);
 822         assert(be_peephole_get_reg_value(reg) == NULL);
 823
 824         /* create xor(produceval, produceval) */
 825         block      = get_nodes_block(node);
 826         dbgi       = get_irn_dbg_info(node);
 827         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 828         arch_set_irn_register(arch_env, produceval, reg);
 829
 830         noreg = ia32_new_NoReg_gp(cg);
 831         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 832                                 produceval, produceval);
 833         arch_set_irn_register(arch_env, xor, reg);
 834
 835         sched_add_before(node, produceval);
 836         sched_add_before(node, xor);
 837
 838         be_peephole_exchange(node, xor);
 839 }
 840
 841 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 842 {
 843         return node == cg->noreg_gp;
 844 }
 845
 846 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
 847 {
 848         ir_graph *irg         = current_ir_graph;
 849         ir_node  *start_block = get_irg_start_block(irg);
 850         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 851                                                       0, val);
 852         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 853
 854         return immediate;
 855 }
 856
 857 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
 858                                          const ir_node *node)
 859 {
 860         ir_graph  *irg     = get_irn_irg(node);
 861         ir_node   *block   = get_nodes_block(node);
 862         int        offset  = get_ia32_am_offs_int(node);
 863         int        sc_sign = is_ia32_am_sc_sign(node);
 864         ir_entity *entity  = get_ia32_am_sc(node);
 865         ir_node   *res;
 866
 867         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 868         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
 869         return res;
 870 }
 871
 872 static int is_am_one(const ir_node *node)
 873 {
 874         int        offset  = get_ia32_am_offs_int(node);
 875         ir_entity *entity  = get_ia32_am_sc(node);
 876
 877         return offset == 1 && entity == NULL;
 878 }
 879
 880 static int is_am_minus_one(const ir_node *node)
 881 {
 882         int        offset  = get_ia32_am_offs_int(node);
 883         ir_entity *entity  = get_ia32_am_sc(node);
 884
 885         return offset == -1 && entity == NULL;
 886 }
 887
 888 /**
 889  * Transforms a LEA into an Add or SHL if possible.
 890  */
 891 static void peephole_ia32_Lea(ir_node *node)
 892 {
 893         const arch_env_t      *arch_env = cg->arch_env;
 894         ir_graph              *irg      = current_ir_graph;
 895         ir_node               *base;
 896         ir_node               *index;
 897         const arch_register_t *base_reg;
 898         const arch_register_t *index_reg;
 899         const arch_register_t *out_reg;
 900         int                    scale;
 901         int                    has_immediates;
 902         ir_node               *op1;
 903         ir_node               *op2;
 904         dbg_info              *dbgi;
 905         ir_node               *block;
 906         ir_node               *res;
 907         ir_node               *noreg;
 908         ir_node               *nomem;
 909
 910         assert(is_ia32_Lea(node));
 911
 912         /* we can only do this if are allowed to globber the flags */
 913         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 914                 return;
 915
 916         base  = get_irn_n(node, n_ia32_Lea_base);
 917         index = get_irn_n(node, n_ia32_Lea_index);
 918
 919         if(is_noreg(cg, base)) {
 920                 base     = NULL;
 921                 base_reg = NULL;
 922         } else {
 923                 base_reg = arch_get_irn_register(arch_env, base);
 924         }
 925         if(is_noreg(cg, index)) {
 926                 index     = NULL;
 927                 index_reg = NULL;
 928         } else {
 929                 index_reg = arch_get_irn_register(arch_env, index);
 930         }
 931
 932         if(base == NULL && index == NULL) {
 933                 /* we shouldn't construct these in the first place... */
 934 #ifdef DEBUG_libfirm
 935                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 936 #endif
 937                 return;
 938         }
 939
 940         out_reg = arch_get_irn_register(arch_env, node);
 941         scale   = get_ia32_am_scale(node);
 942         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 943         /* check if we have immediates values (frame entities should already be
 944          * expressed in the offsets) */
 945         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 946                 has_immediates = 1;
 947         } else {
 948                 has_immediates = 0;
 949         }
 950
 951         /* we can transform leas where the out register is the same as either the
 952          * base or index register back to an Add or Shl */
 953         if(out_reg == base_reg) {
 954                 if(index == NULL) {
 955 #ifdef DEBUG_libfirm
 956                         if(!has_immediates) {
 957                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 958                                            "just a copy\n");
 959                         }
 960 #endif
 961                         op1 = base;
 962                         goto make_add_immediate;
 963                 }
 964                 if(scale == 0 && !has_immediates) {
 965                         op1 = base;
 966                         op2 = index;
 967                         goto make_add;
 968                 }
 969                 /* can't create an add */
 970                 return;
 971         } else if(out_reg == index_reg) {
 972                 if(base == NULL) {
 973                         if(has_immediates && scale == 0) {
 974                                 op1 = index;
 975                                 goto make_add_immediate;
 976                         } else if(!has_immediates && scale > 0) {
 977                                 op1 = index;
 978                                 op2 = create_immediate_from_int(cg, scale);
 979                                 goto make_shl;
 980                         } else if(!has_immediates) {
 981 #ifdef DEBUG_libfirm
 982                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 983                                            "just a copy\n");
 984 #endif
 985                         }
 986                 } else if(scale == 0 && !has_immediates) {
 987                         op1 = index;
 988                         op2 = base;
 989                         goto make_add;
 990                 }
 991                 /* can't create an add */
 992                 return;
 993         } else {
 994                 /* can't create an add */
 995                 return;
 996         }
 997
 998 make_add_immediate:
 999         if(ia32_cg_config.use_incdec) {
1000                 if(is_am_one(node)) {
1001                         dbgi  = get_irn_dbg_info(node);
1002                         block = get_nodes_block(node);
1003                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
1004                         arch_set_irn_register(arch_env, res, out_reg);
1005                         goto exchange;
1006                 }
1007                 if(is_am_minus_one(node)) {
1008                         dbgi  = get_irn_dbg_info(node);
1009                         block = get_nodes_block(node);
1010                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
1011                         arch_set_irn_register(arch_env, res, out_reg);
1012                         goto exchange;
1013                 }
1014         }
1015         op2 = create_immediate_from_am(cg, node);
1016
1017 make_add:
1018         dbgi  = get_irn_dbg_info(node);
1019         block = get_nodes_block(node);
1020         noreg = ia32_new_NoReg_gp(cg);
1021         nomem = new_NoMem();
1022         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
1023         arch_set_irn_register(arch_env, res, out_reg);
1024         set_ia32_commutative(res);
1025         goto exchange;
1026
1027 make_shl:
1028         dbgi  = get_irn_dbg_info(node);
1029         block = get_nodes_block(node);
1030         noreg = ia32_new_NoReg_gp(cg);
1031         nomem = new_NoMem();
1032         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
1033         arch_set_irn_register(arch_env, res, out_reg);
1034         goto exchange;
1035
1036 exchange:
1037         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
1038
1039         /* add new ADD/SHL to schedule */
1040         DBG_OPT_LEA2ADD(node, res);
1041
1042         /* exchange the Add and the LEA */
1043         sched_add_before(node, res);
1044         be_peephole_exchange(node, res);
1045 }
1046
1047 /**
1048  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1049  */
1050 static void peephole_ia32_Imul_split(ir_node *imul) {
1051         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1052         const arch_register_t *reg;
1053         ir_node               *load, *block, *base, *index, *mem, *res, *noreg;
1054         dbg_info              *dbgi;
1055         ir_graph              *irg;
1056
1057         if (! is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1058                 /* no memory, imm form ignore */
1059                 return;
1060         }
1061         /* we need a free register */
1062         reg = get_free_gp_reg();
1063         if (reg == NULL)
1064                 return;
1065
1066         /* fine, we can rebuild it */
1067         dbgi  = get_irn_dbg_info(imul);
1068         block = get_nodes_block(imul);
1069         irg   = current_ir_graph;
1070         base  = get_irn_n(imul, n_ia32_IMul_base);
1071         index = get_irn_n(imul, n_ia32_IMul_index);
1072         mem   = get_irn_n(imul, n_ia32_IMul_mem);
1073         load = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1074
1075         /* copy all attributes */
1076         set_irn_pinned(load, get_irn_pinned(imul));
1077         set_ia32_op_type(load, ia32_AddrModeS);
1078         set_ia32_ls_mode(load, get_ia32_ls_mode(imul));
1079
1080         set_ia32_am_scale(load, get_ia32_am_scale(imul));
1081         set_ia32_am_sc(load, get_ia32_am_sc(imul));
1082         set_ia32_am_offs_int(load, get_ia32_am_offs_int(imul));
1083         if (is_ia32_am_sc_sign(imul))
1084                 set_ia32_am_sc_sign(load);
1085         if (is_ia32_use_frame(imul))
1086                 set_ia32_use_frame(load);
1087         set_ia32_frame_ent(load, get_ia32_frame_ent(imul));
1088
1089         sched_add_before(imul, load);
1090
1091         mem = new_rd_Proj(dbgi, irg, block, load, mode_M, pn_ia32_Load_M);
1092         res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1093
1094         arch_set_irn_register(arch_env, res, reg);
1095         be_peephole_new_node(res);
1096
1097         set_irn_n(imul, n_ia32_IMul_mem, mem);
1098         noreg = get_irn_n(imul, n_ia32_IMul_left);
1099         set_irn_n(imul, n_ia32_IMul_left, res);
1100         set_ia32_op_type(imul, ia32_Normal);
1101 }
1102
1103 /**
1104  * Replace xorps r,r and xorpd r,r by pxor r,r
1105  */
1106 static void peephole_ia32_xZero(ir_node *xor) {
1107         set_irn_op(xor, op_ia32_xPzero);
1108 }
1109
1110 /**
1111  * Register a peephole optimisation function.
1112  */
1113 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
1114         assert(op->ops.generic == NULL);
1115         op->ops.generic = (op_func)func;
1116 }
1117
1118 /* Perform peephole-optimizations. */
1119 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
1120 {
1121         cg       = new_cg;
1122         arch_env = cg->arch_env;
1123
1124         /* register peephole optimisations */
1125         clear_irp_opcodes_generic_func();
1126         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1127         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1128         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1129         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1130         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1131         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1132         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1133         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1134         if (! ia32_cg_config.use_imul_mem_imm32)
1135                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1136         if (ia32_cg_config.use_pxor)
1137                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1138
1139         be_peephole_opt(cg->birg);
1140 }
1141
1142 /**
1143  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1144  * all it's Projs are removed as well.
1145  * @param irn  The irn to be removed from schedule
1146  */
1147 static INLINE void try_kill(ir_node *node)
1148 {
1149         if(get_irn_mode(node) == mode_T) {
1150                 const ir_edge_t *edge, *next;
1151                 foreach_out_edge_safe(node, edge, next) {
1152                         ir_node *proj = get_edge_src_irn(edge);
1153                         try_kill(proj);
1154                 }
1155         }
1156
1157         if(get_irn_n_edges(node) != 0)
1158                 return;
1159
1160         if (sched_is_scheduled(node)) {
1161                 sched_remove(node);
1162         }
1163
1164         kill_node(node);
1165 }
1166
1167 static void optimize_conv_store(ir_node *node)
1168 {
1169         ir_node *pred;
1170         ir_node *pred_proj;
1171         ir_mode *conv_mode;
1172         ir_mode *store_mode;
1173
1174         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1175                 return;
1176
1177         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1178         pred_proj = get_irn_n(node, n_ia32_Store_val);
1179         if(is_Proj(pred_proj)) {
1180                 pred = get_Proj_pred(pred_proj);
1181         } else {
1182                 pred = pred_proj;
1183         }
1184         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1185                 return;
1186         if(get_ia32_op_type(pred) != ia32_Normal)
1187                 return;
1188
1189         /* the store only stores the lower bits, so we only need the conv
1190          * it it shrinks the mode */
1191         conv_mode  = get_ia32_ls_mode(pred);
1192         store_mode = get_ia32_ls_mode(node);
1193         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1194                 return;
1195
1196         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1197         if(get_irn_n_edges(pred_proj) == 0) {
1198                 kill_node(pred_proj);
1199                 if(pred != pred_proj)
1200                         kill_node(pred);
1201         }
1202 }
1203
1204 static void optimize_load_conv(ir_node *node)
1205 {
1206         ir_node *pred, *predpred;
1207         ir_mode *load_mode;
1208         ir_mode *conv_mode;
1209
1210         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1211                 return;
1212
1213         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1214         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1215         if(!is_Proj(pred))
1216                 return;
1217
1218         predpred = get_Proj_pred(pred);
1219         if(!is_ia32_Load(predpred))
1220                 return;
1221
1222         /* the load is sign extending the upper bits, so we only need the conv
1223          * if it shrinks the mode */
1224         load_mode = get_ia32_ls_mode(predpred);
1225         conv_mode = get_ia32_ls_mode(node);
1226         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1227                 return;
1228
1229         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1230                 /* change the load if it has only 1 user */
1231                 if(get_irn_n_edges(pred) == 1) {
1232                         ir_mode *newmode;
1233                         if(get_mode_sign(conv_mode)) {
1234                                 newmode = find_signed_mode(load_mode);
1235                         } else {
1236                                 newmode = find_unsigned_mode(load_mode);
1237                         }
1238                         assert(newmode != NULL);
1239                         set_ia32_ls_mode(predpred, newmode);
1240                 } else {
1241                         /* otherwise we have to keep the conv */
1242                         return;
1243                 }
1244         }
1245
1246         /* kill the conv */
1247         exchange(node, pred);
1248 }
1249
1250 static void optimize_conv_conv(ir_node *node)
1251 {
1252         ir_node *pred_proj, *pred, *result_conv;
1253         ir_mode *pred_mode, *conv_mode;
1254         int      conv_mode_bits;
1255         int      pred_mode_bits;
1256
1257         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1258                 return;
1259
1260         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1261         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1262         if(is_Proj(pred_proj))
1263                 pred = get_Proj_pred(pred_proj);
1264         else
1265                 pred = pred_proj;
1266
1267         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1268                 return;
1269
1270         /* we know that after a conv, the upper bits are sign extended
1271          * so we only need the 2nd conv if it shrinks the mode */
1272         conv_mode      = get_ia32_ls_mode(node);
1273         conv_mode_bits = get_mode_size_bits(conv_mode);
1274         pred_mode      = get_ia32_ls_mode(pred);
1275         pred_mode_bits = get_mode_size_bits(pred_mode);
1276
1277         if(conv_mode_bits == pred_mode_bits
1278                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1279                 result_conv = pred_proj;
1280         } else if(conv_mode_bits <= pred_mode_bits) {
1281                 /* if 2nd conv is smaller then first conv, then we can always take the
1282                  * 2nd conv */
1283                 if(get_irn_n_edges(pred_proj) == 1) {
1284                         result_conv = pred_proj;
1285                         set_ia32_ls_mode(pred, conv_mode);
1286
1287                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1288                         if (get_mode_size_bits(conv_mode) == 8) {
1289                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1290                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1291                         }
1292                 } else {
1293                         /* we don't want to end up with 2 loads, so we better do nothing */
1294                         if(get_irn_mode(pred) == mode_T) {
1295                                 return;
1296                         }
1297
1298                         result_conv = exact_copy(pred);
1299                         set_ia32_ls_mode(result_conv, conv_mode);
1300
1301                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1302                         if (get_mode_size_bits(conv_mode) == 8) {
1303                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1304                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1305                         }
1306                 }
1307         } else {
1308                 /* if both convs have the same sign, then we can take the smaller one */
1309                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1310                         result_conv = pred_proj;
1311                 } else {
1312                         /* no optimisation possible if smaller conv is sign-extend */
1313                         if(mode_is_signed(pred_mode)) {
1314                                 return;
1315                         }
1316                         /* we can take the smaller conv if it is unsigned */
1317                         result_conv = pred_proj;
1318                 }
1319         }
1320
1321         /* kill the conv */
1322         exchange(node, result_conv);
1323
1324         if(get_irn_n_edges(pred_proj) == 0) {
1325                 kill_node(pred_proj);
1326                 if(pred != pred_proj)
1327                         kill_node(pred);
1328         }
1329         optimize_conv_conv(result_conv);
1330 }
1331
1332 static void optimize_node(ir_node *node, void *env)
1333 {
1334         (void) env;
1335
1336         optimize_load_conv(node);
1337         optimize_conv_store(node);
1338         optimize_conv_conv(node);
1339 }
1340
1341 /**
1342  * Performs conv and address mode optimization.
1343  */
1344 void ia32_optimize_graph(ia32_code_gen_t *cg)
1345 {
1346         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1347
1348         if (cg->dump)
1349                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1350 }
1351
1352 void ia32_init_optimize(void)
1353 {
1354         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1355 }