- moved the imul mem,imm32 splitting into peephole optimizations
[libfirm] / ir / be / ia32 / ia32_optimize.c
1 /*
2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
3  *
4  * This file is part of libFirm.
5  *
6  * This file may be distributed and/or modified under the terms of the
7  * GNU General Public License version 2 as published by the Free Software
8  * Foundation and appearing in the file LICENSE.GPL included in the
9  * packaging of this file.
10  *
11  * Licensees holding valid libFirm Professional Edition licenses may use
12  * this file in accordance with the libFirm Commercial License.
13  * Agreement provided with the Software.
14  *
15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
17  * PURPOSE.
18  */
19
20 /**
21  * @file
22  * @brief       Implements several optimizations for IA32.
23  * @author      Matthias Braun, Christian Wuerdig
24  * @version     $Id$
25  */
26 #ifdef HAVE_CONFIG_H
27 #include "config.h"
28 #endif
29
30 #include "irnode.h"
31 #include "irprog_t.h"
32 #include "ircons.h"
33 #include "irtools.h"
34 #include "firm_types.h"
35 #include "iredges.h"
36 #include "tv.h"
37 #include "irgmod.h"
38 #include "irgwalk.h"
39 #include "height.h"
40 #include "irbitset.h"
41 #include "irprintf.h"
42 #include "error.h"
43
44 #include "../be_t.h"
45 #include "../beabi.h"
46 #include "../benode_t.h"
47 #include "../besched_t.h"
48 #include "../bepeephole.h"
49
50 #include "ia32_new_nodes.h"
51 #include "ia32_optimize.h"
52 #include "bearch_ia32_t.h"
53 #include "gen_ia32_regalloc_if.h"
54 #include "ia32_transform.h"
55 #include "ia32_dbg_stat.h"
56 #include "ia32_util.h"
57 #include "ia32_architecture.h"
58
59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
60
61 static const arch_env_t *arch_env;
62 static ia32_code_gen_t  *cg;
63
64 static void peephole_IncSP_IncSP(ir_node *node);
65
66 #if 0
67 static void peephole_ia32_Store_IncSP_to_push(ir_node *node)
68 {
69         ir_node  *base  = get_irn_n(node, n_ia32_Store_base);
70         ir_node  *index = get_irn_n(node, n_ia32_Store_index);
71         ir_node  *mem   = get_irn_n(node, n_ia32_Store_mem);
72         ir_node  *incsp = base;
73         ir_node  *val;
74         ir_node  *noreg;
75         ir_graph *irg;
76         ir_node  *block;
77         dbg_info *dbgi;
78         ir_mode  *mode;
79         ir_node  *push;
80         ir_node  *proj;
81         int       offset;
82         int       node_offset;
83
84         /* nomem inidicates the store doesn't alias with anything else */
85         if(!is_NoMem(mem))
86                 return;
87
88         /* find an IncSP in front of us, we might have to skip barriers for this */
89         while(is_Proj(incsp)) {
90                 ir_node *proj_pred = get_Proj_pred(incsp);
91                 if(!be_is_Barrier(proj_pred))
92                         return;
93                 incsp = get_irn_n(proj_pred, get_Proj_proj(incsp));
94         }
95         if(!be_is_IncSP(incsp))
96                 return;
97
98         peephole_IncSP_IncSP(incsp);
99
100         /* must be in the same block */
101         if(get_nodes_block(incsp) != get_nodes_block(node))
102                 return;
103
104         if(!is_ia32_NoReg_GP(index) || get_ia32_am_sc(node) != NULL) {
105                 panic("Invalid storeAM found (%+F)", node);
106         }
107
108         /* we should be the store to the end of the stackspace */
109         offset      = be_get_IncSP_offset(incsp);
110         mode        = get_ia32_ls_mode(node);
111         node_offset = get_ia32_am_offs_int(node);
112         if(node_offset != offset - get_mode_size_bytes(mode))
113                 return;
114
115         /* we can use a push instead of the store */
116         irg   = current_ir_graph;
117         block = get_nodes_block(node);
118         dbgi  = get_irn_dbg_info(node);
119         noreg = ia32_new_NoReg_gp(cg);
120         base  = be_get_IncSP_pred(incsp);
121         val   = get_irn_n(node, n_ia32_Store_val);
122         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, mem, base, val);
123
124         proj  = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
125
126         be_set_IncSP_offset(incsp, offset - get_mode_size_bytes(mode));
127
128         sched_add_before(node, push);
129         sched_remove(node);
130
131         be_peephole_before_exchange(node, proj);
132         exchange(node, proj);
133         be_peephole_after_exchange(proj);
134 }
135
136 static void peephole_ia32_Store(ir_node *node)
137 {
138         peephole_ia32_Store_IncSP_to_push(node);
139 }
140 #endif
141
142 static int produces_zero_flag(ir_node *node, int pn)
143 {
144         ir_node                     *count;
145         const ia32_immediate_attr_t *imm_attr;
146
147         if(!is_ia32_irn(node))
148                 return 0;
149
150         if(pn >= 0) {
151                 if(pn != pn_ia32_res)
152                         return 0;
153         }
154
155         switch(get_ia32_irn_opcode(node)) {
156         case iro_ia32_Add:
157         case iro_ia32_Adc:
158         case iro_ia32_And:
159         case iro_ia32_Or:
160         case iro_ia32_Xor:
161         case iro_ia32_Sub:
162         case iro_ia32_Sbb:
163         case iro_ia32_Neg:
164         case iro_ia32_Inc:
165         case iro_ia32_Dec:
166                 return 1;
167
168         case iro_ia32_ShlD:
169         case iro_ia32_ShrD:
170         case iro_ia32_Shl:
171         case iro_ia32_Shr:
172         case iro_ia32_Sar:
173                 assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
174                 assert(n_ia32_Shl_count == n_ia32_Shr_count
175                                 && n_ia32_Shl_count == n_ia32_Sar_count);
176                 if(is_ia32_ShlD(node) || is_ia32_ShrD(node)) {
177                         count = get_irn_n(node, n_ia32_ShlD_count);
178                 } else {
179                         count = get_irn_n(node, n_ia32_Shl_count);
180                 }
181                 /* when shift count is zero the flags are not affected, so we can only
182                  * do this for constants != 0 */
183                 if(!is_ia32_Immediate(count))
184                         return 0;
185
186                 imm_attr = get_ia32_immediate_attr_const(count);
187                 if(imm_attr->symconst != NULL)
188                         return 0;
189                 if((imm_attr->offset & 0x1f) == 0)
190                         return 0;
191                 return 1;
192
193         default:
194                 break;
195         }
196         return 0;
197 }
198
199 static ir_node *turn_into_mode_t(ir_node *node)
200 {
201         ir_node               *block;
202         ir_node               *res_proj;
203         ir_node               *new_node;
204         const arch_register_t *reg;
205
206         if(get_irn_mode(node) == mode_T)
207                 return node;
208
209         assert(get_irn_mode(node) == mode_Iu);
210
211         new_node = exact_copy(node);
212         set_irn_mode(new_node, mode_T);
213
214         block    = get_nodes_block(new_node);
215         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
216                               pn_ia32_res);
217
218         reg = arch_get_irn_register(arch_env, node);
219         arch_set_irn_register(arch_env, res_proj, reg);
220
221         be_peephole_before_exchange(node, res_proj);
222         sched_add_before(node, new_node);
223         sched_remove(node);
224         exchange(node, res_proj);
225         be_peephole_after_exchange(res_proj);
226
227         return new_node;
228 }
229
230 static void peephole_ia32_Test(ir_node *node)
231 {
232         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
233         ir_node *right = get_irn_n(node, n_ia32_Test_right);
234         ir_node *flags_proj;
235         ir_node *block;
236         ir_mode *flags_mode;
237         int      pn    = -1;
238         ir_node *schedpoint;
239         const ir_edge_t       *edge;
240
241         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
242                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
243
244         /* we need a test for 0 */
245         if(left != right)
246                 return;
247
248         block = get_nodes_block(node);
249         if(get_nodes_block(left) != block)
250                 return;
251
252         if(is_Proj(left)) {
253                 pn   = get_Proj_proj(left);
254                 left = get_Proj_pred(left);
255         }
256
257         /* happens rarely, but if it does code will panic' */
258         if (is_ia32_Unknown_GP(left))
259                 return;
260
261         /* walk schedule up and abort when we find left or some other node destroys
262            the flags */
263         schedpoint = sched_prev(node);
264         while(schedpoint != left) {
265                 schedpoint = sched_prev(schedpoint);
266                 if(arch_irn_is(arch_env, schedpoint, modify_flags))
267                         return;
268                 if(schedpoint == block)
269                         panic("couldn't find left");
270         }
271
272         /* make sure only Lg/Eq tests are used */
273         foreach_out_edge(node, edge) {
274                 ir_node *user = get_edge_src_irn(edge);
275                 int      pnc  = get_ia32_condcode(user);
276
277                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
278                         return;
279                 }
280         }
281
282         if(!produces_zero_flag(left, pn))
283                 return;
284
285         left = turn_into_mode_t(left);
286
287         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
288         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
289                                 pn_ia32_flags);
290         arch_set_irn_register(arch_env, flags_proj, &ia32_flags_regs[REG_EFLAGS]);
291
292         assert(get_irn_mode(node) != mode_T);
293
294         be_peephole_before_exchange(node, flags_proj);
295         exchange(node, flags_proj);
296         sched_remove(node);
297         be_peephole_after_exchange(flags_proj);
298 }
299
300 /**
301  * AMD Athlon works faster when RET is not destination of
302  * conditional jump or directly preceded by other jump instruction.
303  * Can be avoided by placing a Rep prefix before the return.
304  */
305 static void peephole_ia32_Return(ir_node *node) {
306         ir_node *block, *irn, *rep;
307
308         if (!ia32_cg_config.use_pad_return)
309                 return;
310
311         block = get_nodes_block(node);
312
313         if (get_Block_n_cfgpreds(block) == 1) {
314                 ir_node *pred = get_Block_cfgpred(block, 0);
315
316                 if (is_Jmp(pred)) {
317                         /* The block of the return has only one predecessor,
318                            which jumps directly to this block.
319                            This jump will be encoded as a fall through, so we
320                            ignore it here.
321                            However, the predecessor might be empty, so it must be
322                            ensured that empty blocks are gone away ... */
323                         return;
324                 }
325         }
326
327         /* check if this return is the first on the block */
328         sched_foreach_reverse_from(node, irn) {
329                 switch (be_get_irn_opcode(irn)) {
330                 case beo_Return:
331                         /* the return node itself, ignore */
332                         continue;
333                 case beo_Barrier:
334                         /* ignore the barrier, no code generated */
335                         continue;
336                 case beo_IncSP:
337                         /* arg, IncSP 0 nodes might occur, ignore these */
338                         if (be_get_IncSP_offset(irn) == 0)
339                                 continue;
340                         return;
341                 default:
342                         if (is_Phi(irn))
343                                 continue;
344                         return;
345                 }
346         }
347         /* yep, return is the first real instruction in this block */
348 #if 0
349         /* add an rep prefix to the return */
350         rep = new_rd_ia32_RepPrefix(get_irn_dbg_info(node), current_ir_graph, block);
351         keep_alive(rep);
352         sched_add_before(node, rep);
353 #else
354         /* ensure, that the 3 byte return is generated */
355         be_Return_set_emit_pop(node, 1);
356 #endif
357 }
358
359 /* only optimize up to 48 stores behind IncSPs */
360 #define MAXPUSH_OPTIMIZE        48
361
362 /**
363  * Tries to create pushs from IncSP,Store combinations.
364  * The Stores are replaced by Push's, the IncSP is modified
365  * (possibly into IncSP 0, but not removed).
366  */
367 static void peephole_IncSP_Store_to_push(ir_node *irn)
368 {
369         int i;
370         int offset;
371         ir_node *node;
372         ir_node *stores[MAXPUSH_OPTIMIZE];
373         ir_node *block = get_nodes_block(irn);
374         ir_graph *irg = cg->irg;
375         ir_node *curr_sp;
376         ir_mode *spmode = get_irn_mode(irn);
377
378         memset(stores, 0, sizeof(stores));
379
380         assert(be_is_IncSP(irn));
381
382         offset = be_get_IncSP_offset(irn);
383         if (offset < 4)
384                 return;
385
386         /*
387          * We first walk the schedule after the IncSP node as long as we find
388          * suitable stores that could be transformed to a push.
389          * We save them into the stores array which is sorted by the frame offset/4
390          * attached to the node
391          */
392         for(node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
393                 ir_node *mem;
394                 int offset;
395                 int storeslot;
396
397                 // it has to be a store
398                 if(!is_ia32_Store(node))
399                         break;
400
401                 // it has to use our sp value
402                 if(get_irn_n(node, n_ia32_base) != irn)
403                         continue;
404                 // store has to be attached to NoMem
405                 mem = get_irn_n(node, n_ia32_mem);
406                 if(!is_NoMem(mem)) {
407                         continue;
408                 }
409
410                 /* unfortunately we can't support the full AMs possible for push at the
411                  * moment. TODO: fix this */
412                 if(get_ia32_am_scale(node) > 0 || !is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
413                         break;
414
415                 offset = get_ia32_am_offs_int(node);
416
417                 storeslot = offset / 4;
418                 if(storeslot >= MAXPUSH_OPTIMIZE)
419                         continue;
420
421                 // storing into the same slot twice is bad (and shouldn't happen...)
422                 if(stores[storeslot] != NULL)
423                         break;
424
425                 // storing at half-slots is bad
426                 if(offset % 4 != 0)
427                         break;
428
429                 stores[storeslot] = node;
430         }
431
432         curr_sp = be_get_IncSP_pred(irn);
433
434         // walk the stores in inverse order and create pushs for them
435         i = (offset / 4) - 1;
436         if(i >= MAXPUSH_OPTIMIZE) {
437                 i = MAXPUSH_OPTIMIZE - 1;
438         }
439
440         for( ; i >= 0; --i) {
441                 const arch_register_t *spreg;
442                 ir_node *push;
443                 ir_node *val, *mem, *mem_proj;
444                 ir_node *store = stores[i];
445                 ir_node *noreg = ia32_new_NoReg_gp(cg);
446
447                 if(store == NULL || is_Bad(store))
448                         break;
449
450                 val = get_irn_n(store, n_ia32_unary_op);
451                 mem = get_irn_n(store, n_ia32_mem);
452                 spreg = arch_get_irn_register(cg->arch_env, curr_sp);
453
454                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, curr_sp, val);
455
456                 sched_add_before(irn, push);
457
458                 // create stackpointer proj
459                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
460                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
461
462                 // create memory proj
463                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
464
465                 // use the memproj now
466                 exchange(store, mem_proj);
467
468                 // we can remove the store now
469                 sched_remove(store);
470
471                 offset -= 4;
472         }
473
474         be_set_IncSP_offset(irn, offset);
475         be_set_IncSP_pred(irn, curr_sp);
476 }
477
478 /**
479  * Tries to optimize two following IncSP.
480  */
481 static void peephole_IncSP_IncSP(ir_node *node)
482 {
483         int      pred_offs;
484         int      curr_offs;
485         int      offs;
486         ir_node *pred = be_get_IncSP_pred(node);
487         ir_node *predpred;
488
489         if(!be_is_IncSP(pred))
490                 return;
491
492         if(get_irn_n_edges(pred) > 1)
493                 return;
494
495         pred_offs = be_get_IncSP_offset(pred);
496         curr_offs = be_get_IncSP_offset(node);
497
498         if(pred_offs == BE_STACK_FRAME_SIZE_EXPAND) {
499                 if(curr_offs != BE_STACK_FRAME_SIZE_SHRINK) {
500                         return;
501                 }
502                 offs = 0;
503         } else if(pred_offs == BE_STACK_FRAME_SIZE_SHRINK) {
504                 if(curr_offs != BE_STACK_FRAME_SIZE_EXPAND) {
505                         return;
506                 }
507                 offs = 0;
508         } else if(curr_offs == BE_STACK_FRAME_SIZE_EXPAND
509                         || curr_offs == BE_STACK_FRAME_SIZE_SHRINK) {
510                 return;
511         } else {
512                 offs = curr_offs + pred_offs;
513         }
514
515         /* add pred offset to ours and remove pred IncSP */
516         be_set_IncSP_offset(node, offs);
517
518         predpred = be_get_IncSP_pred(pred);
519         be_peephole_before_exchange(pred, predpred);
520
521         /* rewire dependency edges */
522         edges_reroute_kind(pred, predpred, EDGE_KIND_DEP, current_ir_graph);
523         be_set_IncSP_pred(node, predpred);
524         sched_remove(pred);
525         be_kill_node(pred);
526
527         be_peephole_after_exchange(predpred);
528 }
529
530 /**
531  * Find a free GP register if possible, else return NULL.
532  */
533 static const arch_register_t *get_free_gp_reg(void)
534 {
535         int i;
536
537         for(i = 0; i < N_ia32_gp_REGS; ++i) {
538                 const arch_register_t *reg = &ia32_gp_regs[i];
539                 if(arch_register_type_is(reg, ignore))
540                         continue;
541
542                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
543                         return &ia32_gp_regs[i];
544         }
545
546         return NULL;
547 }
548
549 static void peephole_be_IncSP(ir_node *node)
550 {
551         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
552         const arch_register_t *reg;
553         ir_graph              *irg;
554         dbg_info              *dbgi;
555         ir_node               *block;
556         ir_node               *keep;
557         ir_node               *val;
558         ir_node               *pop, *pop2;
559         ir_node               *stack;
560         int                    offset;
561
562         /* first optimize incsp->incsp combinations */
563         peephole_IncSP_IncSP(node);
564
565         /* transform IncSP->Store combinations to Push where possible */
566         peephole_IncSP_Store_to_push(node);
567
568         if (arch_get_irn_register(arch_env, node) != esp)
569                 return;
570
571         /* replace IncSP -4 by Pop freereg when possible */
572         offset = be_get_IncSP_offset(node);
573         if (!(offset == -4 && !ia32_cg_config.use_add_esp_4) &&
574             !(offset == -8 && !ia32_cg_config.use_add_esp_8) &&
575             !(offset == +4 && !ia32_cg_config.use_sub_esp_4) &&
576             !(offset == +8 && !ia32_cg_config.use_sub_esp_8))
577                 return;
578
579         if (offset < 0) {
580                 /* we need a free register for pop */
581                 reg = get_free_gp_reg();
582                 if(reg == NULL)
583                         return;
584
585                 irg   = current_ir_graph;
586                 dbgi  = get_irn_dbg_info(node);
587                 block = get_nodes_block(node);
588                 stack = be_get_IncSP_pred(node);
589                 pop   = new_rd_ia32_Pop(dbgi, irg, block, new_NoMem(), stack);
590
591                 stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
592                 arch_set_irn_register(arch_env, stack, esp);
593                 val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
594                 arch_set_irn_register(arch_env, val, reg);
595
596                 sched_add_before(node, pop);
597
598                 keep = sched_next(node);
599                 if (!be_is_Keep(keep)) {
600                         ir_node *in[1];
601                         in[0] = val;
602                         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
603                         sched_add_before(node, keep);
604                 } else {
605                         be_Keep_add_node(keep, &ia32_reg_classes[CLASS_ia32_gp], val);
606                 }
607
608                 if (offset == -8) {
609                         pop2  = new_rd_ia32_Pop(dbgi, irg, block, new_NoMem(), stack);
610
611                         stack = new_r_Proj(irg, block, pop2, mode_Iu, pn_ia32_Pop_stack);
612                         arch_set_irn_register(arch_env, stack, esp);
613                         val   = new_r_Proj(irg, block, pop2, mode_Iu, pn_ia32_Pop_res);
614                         arch_set_irn_register(arch_env, val, reg);
615
616                         sched_add_after(pop, pop2);
617                         be_Keep_add_node(keep, &ia32_reg_classes[CLASS_ia32_gp], val);
618                 }
619         } else {
620                 /* NIY */
621                 return;
622         }
623
624         be_peephole_before_exchange(node, stack);
625         sched_remove(node);
626         exchange(node, stack);
627         be_peephole_after_exchange(stack);
628 }
629
630 /**
631  * Peephole optimisation for ia32_Const's
632  */
633 static void peephole_ia32_Const(ir_node *node)
634 {
635         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
636         const arch_register_t       *reg;
637         ir_graph                    *irg = current_ir_graph;
638         ir_node                     *block;
639         dbg_info                    *dbgi;
640         ir_node                     *produceval;
641         ir_node                     *xor;
642         ir_node                     *noreg;
643
644         /* try to transform a mov 0, reg to xor reg reg */
645         if (attr->offset != 0 || attr->symconst != NULL)
646                 return;
647         if (ia32_cg_config.use_mov_0)
648                 return;
649         /* xor destroys the flags, so no-one must be using them */
650         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
651                 return;
652
653         reg = arch_get_irn_register(arch_env, node);
654         assert(be_peephole_get_reg_value(reg) == NULL);
655
656         /* create xor(produceval, produceval) */
657         block      = get_nodes_block(node);
658         dbgi       = get_irn_dbg_info(node);
659         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
660         arch_set_irn_register(arch_env, produceval, reg);
661
662         noreg = ia32_new_NoReg_gp(cg);
663         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
664                                 produceval, produceval);
665         arch_set_irn_register(arch_env, xor, reg);
666
667         sched_add_before(node, produceval);
668         sched_add_before(node, xor);
669
670         be_peephole_before_exchange(node, xor);
671         exchange(node, xor);
672         sched_remove(node);
673         be_peephole_after_exchange(xor);
674 }
675
676 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
677 {
678         return node == cg->noreg_gp;
679 }
680
681 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
682 {
683         ir_graph *irg         = current_ir_graph;
684         ir_node  *start_block = get_irg_start_block(irg);
685         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
686                                                       0, val);
687         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
688
689         return immediate;
690 }
691
692 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
693                                          const ir_node *node)
694 {
695         ir_graph  *irg     = get_irn_irg(node);
696         ir_node   *block   = get_nodes_block(node);
697         int        offset  = get_ia32_am_offs_int(node);
698         int        sc_sign = is_ia32_am_sc_sign(node);
699         ir_entity *entity  = get_ia32_am_sc(node);
700         ir_node   *res;
701
702         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
703         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
704         return res;
705 }
706
707 static int is_am_one(const ir_node *node)
708 {
709         int        offset  = get_ia32_am_offs_int(node);
710         ir_entity *entity  = get_ia32_am_sc(node);
711
712         return offset == 1 && entity == NULL;
713 }
714
715 static int is_am_minus_one(const ir_node *node)
716 {
717         int        offset  = get_ia32_am_offs_int(node);
718         ir_entity *entity  = get_ia32_am_sc(node);
719
720         return offset == -1 && entity == NULL;
721 }
722
723 /**
724  * Transforms a LEA into an Add or SHL if possible.
725  */
726 static void peephole_ia32_Lea(ir_node *node)
727 {
728         const arch_env_t      *arch_env = cg->arch_env;
729         ir_graph              *irg      = current_ir_graph;
730         ir_node               *base;
731         ir_node               *index;
732         const arch_register_t *base_reg;
733         const arch_register_t *index_reg;
734         const arch_register_t *out_reg;
735         int                    scale;
736         int                    has_immediates;
737         ir_node               *op1;
738         ir_node               *op2;
739         dbg_info              *dbgi;
740         ir_node               *block;
741         ir_node               *res;
742         ir_node               *noreg;
743         ir_node               *nomem;
744
745         assert(is_ia32_Lea(node));
746
747         /* we can only do this if are allowed to globber the flags */
748         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
749                 return;
750
751         base  = get_irn_n(node, n_ia32_Lea_base);
752         index = get_irn_n(node, n_ia32_Lea_index);
753
754         if(is_noreg(cg, base)) {
755                 base     = NULL;
756                 base_reg = NULL;
757         } else {
758                 base_reg = arch_get_irn_register(arch_env, base);
759         }
760         if(is_noreg(cg, index)) {
761                 index     = NULL;
762                 index_reg = NULL;
763         } else {
764                 index_reg = arch_get_irn_register(arch_env, index);
765         }
766
767         if(base == NULL && index == NULL) {
768                 /* we shouldn't construct these in the first place... */
769 #ifdef DEBUG_libfirm
770                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
771 #endif
772                 return;
773         }
774
775         out_reg = arch_get_irn_register(arch_env, node);
776         scale   = get_ia32_am_scale(node);
777         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
778         /* check if we have immediates values (frame entities should already be
779          * expressed in the offsets) */
780         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
781                 has_immediates = 1;
782         } else {
783                 has_immediates = 0;
784         }
785
786         /* we can transform leas where the out register is the same as either the
787          * base or index register back to an Add or Shl */
788         if(out_reg == base_reg) {
789                 if(index == NULL) {
790 #ifdef DEBUG_libfirm
791                         if(!has_immediates) {
792                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
793                                            "just a copy\n");
794                         }
795 #endif
796                         op1 = base;
797                         goto make_add_immediate;
798                 }
799                 if(scale == 0 && !has_immediates) {
800                         op1 = base;
801                         op2 = index;
802                         goto make_add;
803                 }
804                 /* can't create an add */
805                 return;
806         } else if(out_reg == index_reg) {
807                 if(base == NULL) {
808                         if(has_immediates && scale == 0) {
809                                 op1 = index;
810                                 goto make_add_immediate;
811                         } else if(!has_immediates && scale > 0) {
812                                 op1 = index;
813                                 op2 = create_immediate_from_int(cg, scale);
814                                 goto make_shl;
815                         } else if(!has_immediates) {
816 #ifdef DEBUG_libfirm
817                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
818                                            "just a copy\n");
819 #endif
820                         }
821                 } else if(scale == 0 && !has_immediates) {
822                         op1 = index;
823                         op2 = base;
824                         goto make_add;
825                 }
826                 /* can't create an add */
827                 return;
828         } else {
829                 /* can't create an add */
830                 return;
831         }
832
833 make_add_immediate:
834         if(ia32_cg_config.use_incdec) {
835                 if(is_am_one(node)) {
836                         dbgi  = get_irn_dbg_info(node);
837                         block = get_nodes_block(node);
838                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
839                         arch_set_irn_register(arch_env, res, out_reg);
840                         goto exchange;
841                 }
842                 if(is_am_minus_one(node)) {
843                         dbgi  = get_irn_dbg_info(node);
844                         block = get_nodes_block(node);
845                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
846                         arch_set_irn_register(arch_env, res, out_reg);
847                         goto exchange;
848                 }
849         }
850         op2 = create_immediate_from_am(cg, node);
851
852 make_add:
853         dbgi  = get_irn_dbg_info(node);
854         block = get_nodes_block(node);
855         noreg = ia32_new_NoReg_gp(cg);
856         nomem = new_NoMem();
857         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
858         arch_set_irn_register(arch_env, res, out_reg);
859         set_ia32_commutative(res);
860         goto exchange;
861
862 make_shl:
863         dbgi  = get_irn_dbg_info(node);
864         block = get_nodes_block(node);
865         noreg = ia32_new_NoReg_gp(cg);
866         nomem = new_NoMem();
867         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
868         arch_set_irn_register(arch_env, res, out_reg);
869         goto exchange;
870
871 exchange:
872         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
873
874         /* add new ADD/SHL to schedule */
875         DBG_OPT_LEA2ADD(node, res);
876
877         /* exchange the Add and the LEA */
878         be_peephole_before_exchange(node, res);
879         sched_add_before(node, res);
880         sched_remove(node);
881         exchange(node, res);
882         be_peephole_after_exchange(res);
883 }
884
885 /**
886  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
887  */
888 static void peephole_ia32_Imul_split(ir_node *imul) {
889         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
890         const arch_register_t *reg;
891         ir_node               *load, *block, *base, *index, *mem, *res, *noreg;
892         dbg_info              *dbgi;
893         ir_graph              *irg;
894
895         if (! is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
896                 /* no memory, imm form ignore */
897                 return;
898         }
899         /* we need a free register */
900         reg = get_free_gp_reg();
901         if (reg == NULL)
902                 return;
903
904         /* fine, we can rebuild it */
905         dbgi  = get_irn_dbg_info(imul);
906         block = get_nodes_block(imul);
907         irg   = current_ir_graph;
908         base  = get_irn_n(imul, n_ia32_IMul_base);
909         index = get_irn_n(imul, n_ia32_IMul_index);
910         mem   = get_irn_n(imul, n_ia32_IMul_mem);
911         load = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
912
913         /* copy all attributes */
914         set_irn_pinned(load, get_irn_pinned(imul));
915         set_ia32_op_type(load, ia32_AddrModeS);
916         set_ia32_ls_mode(load, get_ia32_ls_mode(imul));
917
918         set_ia32_am_scale(load, get_ia32_am_scale(imul));
919         set_ia32_am_sc(load, get_ia32_am_sc(imul));
920         set_ia32_am_offs_int(load, get_ia32_am_offs_int(imul));
921         if (is_ia32_am_sc_sign(imul))
922                 set_ia32_am_sc_sign(load);
923         if (is_ia32_use_frame(imul))
924                 set_ia32_use_frame(load);
925         set_ia32_frame_ent(load, get_ia32_frame_ent(imul));
926
927         sched_add_before(imul, load);
928
929         mem = new_rd_Proj(dbgi, irg, block, load, mode_M, pn_ia32_Load_M);
930         res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
931
932         arch_set_irn_register(arch_env, res, reg);
933         be_peephole_after_exchange(res);
934
935         set_irn_n(imul, n_ia32_IMul_mem, mem);
936         noreg = get_irn_n(imul, n_ia32_IMul_left);
937         set_irn_n(imul, n_ia32_IMul_left, res);
938         set_ia32_op_type(imul, ia32_Normal);
939 }
940
941 /**
942  * Register a peephole optimisation function.
943  */
944 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
945         assert(op->ops.generic == NULL);
946         op->ops.generic = (op_func)func;
947 }
948
949 /* Perform peephole-optimizations. */
950 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
951 {
952         cg       = new_cg;
953         arch_env = cg->arch_env;
954
955         /* register peephole optimisations */
956         clear_irp_opcodes_generic_func();
957         register_peephole_optimisation(op_ia32_Const, peephole_ia32_Const);
958         //register_peephole_optimisation(op_ia32_Store, peephole_ia32_Store);
959         register_peephole_optimisation(op_be_IncSP, peephole_be_IncSP);
960         register_peephole_optimisation(op_ia32_Lea, peephole_ia32_Lea);
961         register_peephole_optimisation(op_ia32_Test, peephole_ia32_Test);
962         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
963         register_peephole_optimisation(op_be_Return, peephole_ia32_Return);
964         if (! ia32_cg_config.use_imul_mem_imm32)
965                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
966
967         be_peephole_opt(cg->birg);
968 }
969
970 /**
971  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
972  * all it's Projs are removed as well.
973  * @param irn  The irn to be removed from schedule
974  */
975 static INLINE void try_kill(ir_node *node)
976 {
977         if(get_irn_mode(node) == mode_T) {
978                 const ir_edge_t *edge, *next;
979                 foreach_out_edge_safe(node, edge, next) {
980                         ir_node *proj = get_edge_src_irn(edge);
981                         try_kill(proj);
982                 }
983         }
984
985         if(get_irn_n_edges(node) != 0)
986                 return;
987
988         if (sched_is_scheduled(node)) {
989                 sched_remove(node);
990         }
991
992         be_kill_node(node);
993 }
994
995 static void optimize_conv_store(ir_node *node)
996 {
997         ir_node *pred;
998         ir_node *pred_proj;
999         ir_mode *conv_mode;
1000         ir_mode *store_mode;
1001
1002         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1003                 return;
1004
1005         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1006         pred_proj = get_irn_n(node, n_ia32_Store_val);
1007         if(is_Proj(pred_proj)) {
1008                 pred = get_Proj_pred(pred_proj);
1009         } else {
1010                 pred = pred_proj;
1011         }
1012         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1013                 return;
1014         if(get_ia32_op_type(pred) != ia32_Normal)
1015                 return;
1016
1017         /* the store only stores the lower bits, so we only need the conv
1018          * it it shrinks the mode */
1019         conv_mode  = get_ia32_ls_mode(pred);
1020         store_mode = get_ia32_ls_mode(node);
1021         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1022                 return;
1023
1024         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1025         if(get_irn_n_edges(pred_proj) == 0) {
1026                 be_kill_node(pred_proj);
1027                 if(pred != pred_proj)
1028                         be_kill_node(pred);
1029         }
1030 }
1031
1032 static void optimize_load_conv(ir_node *node)
1033 {
1034         ir_node *pred, *predpred;
1035         ir_mode *load_mode;
1036         ir_mode *conv_mode;
1037
1038         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1039                 return;
1040
1041         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1042         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1043         if(!is_Proj(pred))
1044                 return;
1045
1046         predpred = get_Proj_pred(pred);
1047         if(!is_ia32_Load(predpred))
1048                 return;
1049
1050         /* the load is sign extending the upper bits, so we only need the conv
1051          * if it shrinks the mode */
1052         load_mode = get_ia32_ls_mode(predpred);
1053         conv_mode = get_ia32_ls_mode(node);
1054         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1055                 return;
1056
1057         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1058                 /* change the load if it has only 1 user */
1059                 if(get_irn_n_edges(pred) == 1) {
1060                         ir_mode *newmode;
1061                         if(get_mode_sign(conv_mode)) {
1062                                 newmode = find_signed_mode(load_mode);
1063                         } else {
1064                                 newmode = find_unsigned_mode(load_mode);
1065                         }
1066                         assert(newmode != NULL);
1067                         set_ia32_ls_mode(predpred, newmode);
1068                 } else {
1069                         /* otherwise we have to keep the conv */
1070                         return;
1071                 }
1072         }
1073
1074         /* kill the conv */
1075         exchange(node, pred);
1076 }
1077
1078 static void optimize_conv_conv(ir_node *node)
1079 {
1080         ir_node *pred_proj, *pred, *result_conv;
1081         ir_mode *pred_mode, *conv_mode;
1082         int      conv_mode_bits;
1083         int      pred_mode_bits;
1084
1085         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1086                 return;
1087
1088         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1089         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1090         if(is_Proj(pred_proj))
1091                 pred = get_Proj_pred(pred_proj);
1092         else
1093                 pred = pred_proj;
1094
1095         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1096                 return;
1097
1098         /* we know that after a conv, the upper bits are sign extended
1099          * so we only need the 2nd conv if it shrinks the mode */
1100         conv_mode      = get_ia32_ls_mode(node);
1101         conv_mode_bits = get_mode_size_bits(conv_mode);
1102         pred_mode      = get_ia32_ls_mode(pred);
1103         pred_mode_bits = get_mode_size_bits(pred_mode);
1104
1105         if(conv_mode_bits == pred_mode_bits
1106                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1107                 result_conv = pred_proj;
1108         } else if(conv_mode_bits <= pred_mode_bits) {
1109                 /* if 2nd conv is smaller then first conv, then we can always take the
1110                  * 2nd conv */
1111                 if(get_irn_n_edges(pred_proj) == 1) {
1112                         result_conv = pred_proj;
1113                         set_ia32_ls_mode(pred, conv_mode);
1114
1115                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1116                         if (get_mode_size_bits(conv_mode) == 8) {
1117                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1118                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1119                         }
1120                 } else {
1121                         /* we don't want to end up with 2 loads, so we better do nothing */
1122                         if(get_irn_mode(pred) == mode_T) {
1123                                 return;
1124                         }
1125
1126                         result_conv = exact_copy(pred);
1127                         set_ia32_ls_mode(result_conv, conv_mode);
1128
1129                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1130                         if (get_mode_size_bits(conv_mode) == 8) {
1131                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1132                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1133                         }
1134                 }
1135         } else {
1136                 /* if both convs have the same sign, then we can take the smaller one */
1137                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1138                         result_conv = pred_proj;
1139                 } else {
1140                         /* no optimisation possible if smaller conv is sign-extend */
1141                         if(mode_is_signed(pred_mode)) {
1142                                 return;
1143                         }
1144                         /* we can take the smaller conv if it is unsigned */
1145                         result_conv = pred_proj;
1146                 }
1147         }
1148
1149         /* kill the conv */
1150         exchange(node, result_conv);
1151
1152         if(get_irn_n_edges(pred_proj) == 0) {
1153                 be_kill_node(pred_proj);
1154                 if(pred != pred_proj)
1155                         be_kill_node(pred);
1156         }
1157         optimize_conv_conv(result_conv);
1158 }
1159
1160 static void optimize_node(ir_node *node, void *env)
1161 {
1162         (void) env;
1163
1164         optimize_load_conv(node);
1165         optimize_conv_store(node);
1166         optimize_conv_conv(node);
1167 }
1168
1169 /**
1170  * Performs conv and address mode optimization.
1171  */
1172 void ia32_optimize_graph(ia32_code_gen_t *cg)
1173 {
1174         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1175
1176         if (cg->dump)
1177                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1178 }
1179
1180 void ia32_init_optimize(void)
1181 {
1182         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1183 }