nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  */
  25 #include "config.h"
  26
  27 #include "irnode.h"
  28 #include "irprog_t.h"
  29 #include "ircons.h"
  30 #include "irtools.h"
  31 #include "firm_types.h"
  32 #include "iredges.h"
  33 #include "tv.h"
  34 #include "irgmod.h"
  35 #include "irgwalk.h"
  36 #include "heights.h"
  37 #include "irprintf.h"
  38 #include "irdump.h"
  39 #include "error.h"
  40 #include "firmstat_t.h"
  41
  42 #include "be_t.h"
  43 #include "beabi.h"
  44 #include "benode.h"
  45 #include "besched.h"
  46 #include "bepeephole.h"
  47
  48 #include "ia32_new_nodes.h"
  49 #include "ia32_optimize.h"
  50 #include "bearch_ia32_t.h"
  51 #include "gen_ia32_regalloc_if.h"
  52 #include "ia32_common_transform.h"
  53 #include "ia32_transform.h"
  54 #include "ia32_dbg_stat.h"
  55 #include "ia32_architecture.h"
  56
  57 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  58
  59 static void copy_mark(const ir_node *old, ir_node *newn)
  60 {
  61         if (is_ia32_is_reload(old))
  62                 set_ia32_is_reload(newn);
  63         if (is_ia32_is_spill(old))
  64                 set_ia32_is_spill(newn);
  65         if (is_ia32_is_remat(old))
  66                 set_ia32_is_remat(newn);
  67 }
  68
  69 typedef enum produces_flag_t {
  70         produces_no_flag,
  71         produces_zero_sign,
  72         produces_zero_in_carry
  73 } produces_flag_t;
  74
  75 /**
  76  * Return which usable flag the given node produces about the result.
  77  * That is zero (ZF) and sign(SF).
  78  * We do not check for carry (CF) or overflow (OF).
  79  *
  80  * @param node  the node to check
  81  * @param pn    the projection number of the used result
  82  */
  83 static produces_flag_t check_produces_zero_sign(ir_node *node, int pn)
  84 {
  85         ir_node                     *count;
  86         const ia32_immediate_attr_t *imm_attr;
  87
  88         if (!is_ia32_irn(node))
  89                 return produces_no_flag;
  90
  91         switch (get_ia32_irn_opcode(node)) {
  92                 case iro_ia32_Add:
  93                 case iro_ia32_Adc:
  94                 case iro_ia32_And:
  95                 case iro_ia32_Or:
  96                 case iro_ia32_Xor:
  97                 case iro_ia32_Sub:
  98                 case iro_ia32_Sbb:
  99                 case iro_ia32_Neg:
 100                 case iro_ia32_Inc:
 101                 case iro_ia32_Dec:
 102                         break;
 103
 104                 case iro_ia32_ShlD:
 105                 case iro_ia32_ShrD:
 106                         assert((int)n_ia32_ShlD_count == (int)n_ia32_ShrD_count);
 107                         count = get_irn_n(node, n_ia32_ShlD_count);
 108                         goto check_shift_amount;
 109
 110                 case iro_ia32_Shl:
 111                 case iro_ia32_Shr:
 112                 case iro_ia32_Sar:
 113                         assert((int)n_ia32_Shl_count == (int)n_ia32_Shr_count
 114                                         && (int)n_ia32_Shl_count == (int)n_ia32_Sar_count);
 115                         count = get_irn_n(node, n_ia32_Shl_count);
 116 check_shift_amount:
 117                         /* when shift count is zero the flags are not affected, so we can only
 118                          * do this for constants != 0 */
 119                         if (!is_ia32_Immediate(count))
 120                                 return produces_no_flag;
 121
 122                         imm_attr = get_ia32_immediate_attr_const(count);
 123                         if (imm_attr->symconst != NULL)
 124                                 return produces_no_flag;
 125                         if ((imm_attr->offset & 0x1f) == 0)
 126                                 return produces_no_flag;
 127                         break;
 128
 129                 case iro_ia32_Mul:
 130                         return pn == pn_ia32_Mul_res_high ?
 131                                 produces_zero_in_carry : produces_no_flag;
 132
 133                 default:
 134                         return produces_no_flag;
 135         }
 136
 137         return pn == pn_ia32_res ? produces_zero_sign : produces_no_flag;
 138 }
 139
 140 /**
 141  * Replace Cmp(x, 0) by a Test(x, x)
 142  */
 143 static void peephole_ia32_Cmp(ir_node *const node)
 144 {
 145         if (get_ia32_op_type(node) != ia32_Normal)
 146                 return;
 147
 148         ir_node *const right = get_irn_n(node, n_ia32_Cmp_right);
 149         if (!is_ia32_Immediate(right))
 150                 return;
 151
 152         ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 153         if (imm->symconst != NULL || imm->offset != 0)
 154                 return;
 155
 156         dbg_info *const dbgi         = get_irn_dbg_info(node);
 157         ir_node  *const block        = get_nodes_block(node);
 158         ir_graph *const irg          = get_Block_irg(block);
 159         ir_node  *const noreg        = ia32_new_NoReg_gp(irg);
 160         ir_node  *const nomem        = get_irg_no_mem(irg);
 161         ir_node  *const op           = get_irn_n(node, n_ia32_Cmp_left);
 162         int       const ins_permuted = get_ia32_attr(node)->data.ins_permuted;
 163
 164         ir_mode *const ls_mode = get_ia32_ls_mode(node);
 165         ir_node *const test    = get_mode_size_bits(ls_mode) == 8
 166                 ? new_bd_ia32_Test_8bit(dbgi, block, noreg, noreg, nomem, op, op, ins_permuted)
 167                 : new_bd_ia32_Test     (dbgi, block, noreg, noreg, nomem, op, op, ins_permuted);
 168         set_ia32_ls_mode(test, ls_mode);
 169
 170         arch_register_t const *const reg = arch_get_irn_register_out(node, pn_ia32_Cmp_eflags);
 171         arch_set_irn_register_out(test, pn_ia32_Test_eflags, reg);
 172
 173         foreach_out_edge_safe(node, edge) {
 174                 ir_node *const user = get_edge_src_irn(edge);
 175
 176                 if (is_Proj(user))
 177                         exchange(user, test);
 178         }
 179
 180         sched_add_before(node, test);
 181         copy_mark(node, test);
 182         be_peephole_exchange(node, test);
 183 }
 184
 185 /**
 186  * Peephole optimization for Test instructions.
 187  * - Remove the Test, if an appropriate flag was produced which is still live
 188  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 189  */
 190 static void peephole_ia32_Test(ir_node *node)
 191 {
 192         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 193         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 194
 195         if (left == right) { /* we need a test for 0 */
 196                 ir_node         *block = get_nodes_block(node);
 197                 int              pn    = pn_ia32_res;
 198                 ir_node         *op    = left;
 199                 ir_node         *flags_proj;
 200                 ir_mode         *flags_mode;
 201                 ir_mode         *op_mode;
 202                 ir_node         *schedpoint;
 203                 produces_flag_t  produced;
 204
 205                 if (get_nodes_block(left) != block)
 206                         return;
 207
 208                 if (is_Proj(op)) {
 209                         pn = get_Proj_proj(op);
 210                         op = get_Proj_pred(op);
 211                 }
 212
 213                 /* walk schedule up and abort when we find left or some other node
 214                  * destroys the flags */
 215                 schedpoint = node;
 216                 for (;;) {
 217                         schedpoint = sched_prev(schedpoint);
 218                         if (schedpoint == op)
 219                                 break;
 220                         if (arch_irn_is(schedpoint, modify_flags))
 221                                 return;
 222                         if (schedpoint == block)
 223                                 panic("couldn't find left");
 224                 }
 225
 226                 produced = check_produces_zero_sign(op, pn);
 227                 if (produced == produces_no_flag)
 228                         return;
 229
 230                 /* make sure users only look at the sign/zero flag */
 231                 foreach_out_edge(node, edge) {
 232                         ir_node              *user = get_edge_src_irn(edge);
 233                         ia32_condition_code_t cc  = get_ia32_condcode(user);
 234
 235                         if (cc == ia32_cc_equal || cc == ia32_cc_not_equal)
 236                                 continue;
 237                         if (produced == produces_zero_sign
 238                                 && (cc == ia32_cc_sign || cc == ia32_cc_not_sign)) {
 239                                 continue;
 240                         }
 241                         return;
 242                 }
 243
 244                 op_mode = get_ia32_ls_mode(op);
 245                 if (op_mode == NULL)
 246                         op_mode = get_irn_mode(op);
 247
 248                 /* Make sure we operate on the same bit size */
 249                 if (get_mode_size_bits(op_mode) != get_mode_size_bits(get_ia32_ls_mode(node)))
 250                         return;
 251
 252                 if (produced == produces_zero_in_carry) {
 253                         /* patch users to look at the carry instead of the zero flag */
 254                         foreach_out_edge(node, edge) {
 255                                 ir_node              *user = get_edge_src_irn(edge);
 256                                 ia32_condition_code_t cc   = get_ia32_condcode(user);
 257
 258                                 switch (cc) {
 259                                 case ia32_cc_equal:     cc = ia32_cc_above_equal; break;
 260                                 case ia32_cc_not_equal: cc = ia32_cc_below;       break;
 261                                 default: panic("unexpected pn");
 262                                 }
 263                                 set_ia32_condcode(user, cc);
 264                         }
 265                 }
 266
 267                 if (get_irn_mode(op) != mode_T) {
 268                         set_irn_mode(op, mode_T);
 269
 270                         /* If there are other users, reroute them to result proj */
 271                         if (get_irn_n_edges(op) != 2) {
 272                                 ir_node *res = new_r_Proj(op, mode_Iu, pn_ia32_res);
 273                                 edges_reroute_except(op, res, res);
 274                         }
 275                 } else {
 276                         if (get_irn_n_edges(left) == 2)
 277                                 kill_node(left);
 278                 }
 279
 280                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 281                 flags_proj = new_r_Proj(op, flags_mode, pn_ia32_flags);
 282                 arch_set_irn_register(flags_proj, &ia32_registers[REG_EFLAGS]);
 283
 284                 assert(get_irn_mode(node) != mode_T);
 285
 286                 be_peephole_exchange(node, flags_proj);
 287         } else if (is_ia32_Immediate(right)) {
 288                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 289                 unsigned                           offset;
 290
 291                 /* A test with a symconst is rather strange, but better safe than sorry */
 292                 if (imm->symconst != NULL)
 293                         return;
 294
 295                 offset = imm->offset;
 296                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 297                         ia32_attr_t *const attr = get_ia32_attr(node);
 298                         ir_graph    *const irg  = get_irn_irg(node);
 299
 300                         if ((offset & 0xFFFFFF00) == 0) {
 301                                 /* attr->am_offs += 0; */
 302                         } else if ((offset & 0xFFFF00FF) == 0) {
 303                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >>  8);
 304                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 305                                 attr->am_offs += 1;
 306                         } else if ((offset & 0xFF00FFFF) == 0) {
 307                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >> 16);
 308                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 309                                 attr->am_offs += 2;
 310                         } else if ((offset & 0x00FFFFFF) == 0) {
 311                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >> 24);
 312                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 313                                 attr->am_offs += 3;
 314                         } else {
 315                                 return;
 316                         }
 317                 } else if (offset < 256) {
 318                         arch_register_t const* const reg = arch_get_irn_register(left);
 319
 320                         if (reg != &ia32_registers[REG_EAX] &&
 321                                         reg != &ia32_registers[REG_EBX] &&
 322                                         reg != &ia32_registers[REG_ECX] &&
 323                                         reg != &ia32_registers[REG_EDX]) {
 324                                 return;
 325                         }
 326                 } else {
 327                         return;
 328                 }
 329
 330                 /* Technically we should build a Test8Bit because of the register
 331                  * constraints, but nobody changes registers at this point anymore. */
 332                 set_ia32_ls_mode(node, mode_Bu);
 333         }
 334 }
 335
 336 /**
 337  * AMD Athlon works faster when RET is not destination of
 338  * conditional jump or directly preceded by other jump instruction.
 339  * Can be avoided by placing a Rep prefix before the return.
 340  */
 341 static void peephole_ia32_Return(ir_node *node)
 342 {
 343         if (!ia32_cg_config.use_pad_return)
 344                 return;
 345
 346         /* check if this return is the first on the block */
 347         sched_foreach_reverse_from(node, irn) {
 348                 switch (get_irn_opcode(irn)) {
 349                 case beo_Return:
 350                         /* the return node itself, ignore */
 351                         continue;
 352                 case iro_Start:
 353                 case beo_Start:
 354                         /* ignore no code generated */
 355                         continue;
 356                 case beo_IncSP:
 357                         /* arg, IncSP 0 nodes might occur, ignore these */
 358                         if (be_get_IncSP_offset(irn) == 0)
 359                                 continue;
 360                         return;
 361                 case iro_Phi:
 362                         continue;
 363                 default:
 364                         return;
 365                 }
 366         }
 367
 368         /* ensure, that the 3 byte return is generated */
 369         be_Return_set_emit_pop(node, 1);
 370 }
 371
 372 /* only optimize up to 48 stores behind IncSPs */
 373 #define MAXPUSH_OPTIMIZE    48
 374
 375 /**
 376  * Tries to create Push's from IncSP, Store combinations.
 377  * The Stores are replaced by Push's, the IncSP is modified
 378  * (possibly into IncSP 0, but not removed).
 379  */
 380 static void peephole_IncSP_Store_to_push(ir_node *irn)
 381 {
 382         int       i;
 383         int       maxslot;
 384         ir_node  *node;
 385         ir_node  *stores[MAXPUSH_OPTIMIZE];
 386         ir_node  *block;
 387         ir_graph *irg;
 388         ir_node  *curr_sp;
 389         ir_mode  *spmode;
 390         ir_node  *first_push = NULL;
 391
 392         memset(stores, 0, sizeof(stores));
 393
 394         int inc_ofs = be_get_IncSP_offset(irn);
 395         if (inc_ofs < 4)
 396                 return;
 397
 398         /*
 399          * We first walk the schedule after the IncSP node as long as we find
 400          * suitable Stores that could be transformed to a Push.
 401          * We save them into the stores array which is sorted by the frame offset/4
 402          * attached to the node
 403          */
 404         maxslot = -1;
 405         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 406                 ir_node *mem;
 407                 int offset;
 408                 int storeslot;
 409
 410                 /* it has to be a Store */
 411                 if (!is_ia32_Store(node))
 412                         break;
 413
 414                 /* it has to use our sp value */
 415                 if (get_irn_n(node, n_ia32_base) != irn)
 416                         continue;
 417                 /* Store has to be attached to NoMem */
 418                 mem = get_irn_n(node, n_ia32_mem);
 419                 if (!is_NoMem(mem))
 420                         continue;
 421
 422                 /* unfortunately we can't support the full AMs possible for push at the
 423                  * moment. TODO: fix this */
 424                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 425                         break;
 426
 427                 offset = get_ia32_am_offs_int(node);
 428                 /* we should NEVER access uninitialized stack BELOW the current SP */
 429                 assert(offset >= 0);
 430
 431                 /* storing at half-slots is bad */
 432                 if ((offset & 3) != 0)
 433                         break;
 434
 435                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 436                         continue;
 437                 storeslot = offset >> 2;
 438
 439                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 440                 if (stores[storeslot] != NULL)
 441                         break;
 442
 443                 stores[storeslot] = node;
 444                 if (storeslot > maxslot)
 445                         maxslot = storeslot;
 446         }
 447
 448         curr_sp = irn;
 449
 450         for (i = -1; i < maxslot; ++i) {
 451                 if (stores[i + 1] == NULL)
 452                         break;
 453         }
 454
 455         /* walk through the Stores and create Pushs for them */
 456         block  = get_nodes_block(irn);
 457         spmode = get_irn_mode(irn);
 458         irg    = get_irn_irg(irn);
 459         for (; i >= 0; --i) {
 460                 const arch_register_t *spreg;
 461                 ir_node *push;
 462                 ir_node *val, *mem, *mem_proj;
 463                 ir_node *store = stores[i];
 464                 ir_node *noreg = ia32_new_NoReg_gp(irg);
 465
 466                 val = get_irn_n(store, n_ia32_unary_op);
 467                 mem = get_irn_n(store, n_ia32_mem);
 468                 spreg = arch_get_irn_register(curr_sp);
 469
 470                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg,
 471                                         mem, val, curr_sp);
 472                 copy_mark(store, push);
 473
 474                 if (first_push == NULL)
 475                         first_push = push;
 476
 477                 sched_add_after(skip_Proj(curr_sp), push);
 478
 479                 /* create stackpointer Proj */
 480                 curr_sp = new_r_Proj(push, spmode, pn_ia32_Push_stack);
 481                 arch_set_irn_register(curr_sp, spreg);
 482
 483                 /* create memory Proj */
 484                 mem_proj = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 485
 486                 /* rewire Store Projs */
 487                 foreach_out_edge_safe(store, edge) {
 488                         ir_node *proj = get_edge_src_irn(edge);
 489                         if (!is_Proj(proj))
 490                                 continue;
 491                         switch (get_Proj_proj(proj)) {
 492                         case pn_ia32_Store_M:
 493                                 exchange(proj, mem_proj);
 494                                 break;
 495                         default:
 496                                 panic("unexpected Proj on Store->IncSp");
 497                         }
 498                 }
 499
 500                 /* use the memproj now */
 501                 be_peephole_exchange(store, push);
 502
 503                 inc_ofs -= 4;
 504         }
 505
 506         foreach_out_edge_safe(irn, edge) {
 507                 ir_node *const src = get_edge_src_irn(edge);
 508                 int      const pos = get_edge_src_pos(edge);
 509
 510                 if (src == first_push)
 511                         continue;
 512
 513                 set_irn_n(src, pos, curr_sp);
 514         }
 515
 516         be_set_IncSP_offset(irn, inc_ofs);
 517 }
 518
 519 /**
 520  * Return true if a mode can be stored in the GP register set
 521  */
 522 static inline int mode_needs_gp_reg(ir_mode *mode)
 523 {
 524         if (mode == ia32_mode_fpcw)
 525                 return 0;
 526         if (get_mode_size_bits(mode) > 32)
 527                 return 0;
 528         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 529 }
 530
 531 /**
 532  * Tries to create Pops from Load, IncSP combinations.
 533  * The Loads are replaced by Pops, the IncSP is modified
 534  * (possibly into IncSP 0, but not removed).
 535  */
 536 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 537 {
 538         const arch_register_t *esp = &ia32_registers[REG_ESP];
 539         int      i, maxslot, ofs;
 540         ir_node  *node, *pred_sp, *block;
 541         ir_node  *loads[MAXPUSH_OPTIMIZE];
 542         unsigned regmask = 0;
 543         unsigned copymask = ~0;
 544
 545         memset(loads, 0, sizeof(loads));
 546
 547         int inc_ofs = -be_get_IncSP_offset(irn);
 548         if (inc_ofs < 4)
 549                 return;
 550
 551         /*
 552          * We first walk the schedule before the IncSP node as long as we find
 553          * suitable Loads that could be transformed to a Pop.
 554          * We save them into the stores array which is sorted by the frame offset/4
 555          * attached to the node
 556          */
 557         maxslot = -1;
 558         pred_sp = be_get_IncSP_pred(irn);
 559         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 560                 int offset;
 561                 int loadslot;
 562                 const arch_register_t *sreg, *dreg;
 563
 564                 /* it has to be a Load */
 565                 if (!is_ia32_Load(node)) {
 566                         if (be_is_Copy(node)) {
 567                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 568                                         /* not a GP copy, ignore */
 569                                         continue;
 570                                 }
 571                                 dreg = arch_get_irn_register(node);
 572                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 573                                 if (regmask & copymask & (1 << sreg->index)) {
 574                                         break;
 575                                 }
 576                                 if (regmask & copymask & (1 << dreg->index)) {
 577                                         break;
 578                                 }
 579                                 /* we CAN skip Copies if neither the destination nor the source
 580                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 581                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 582                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 583                                 continue;
 584                         }
 585                         break;
 586                 }
 587
 588                 /* we can handle only GP loads */
 589                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 590                         continue;
 591
 592                 /* it has to use our predecessor sp value */
 593                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 594                         /* it would be ok if this load does not use a Pop result,
 595                          * but we do not check this */
 596                         break;
 597                 }
 598
 599                 /* should have NO index */
 600                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 601                         break;
 602
 603                 offset = get_ia32_am_offs_int(node);
 604                 /* we should NEVER access uninitialized stack BELOW the current SP */
 605                 assert(offset >= 0);
 606
 607                 /* storing at half-slots is bad */
 608                 if ((offset & 3) != 0)
 609                         break;
 610
 611                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 612                         continue;
 613                 /* ignore those outside the possible windows */
 614                 if (offset > inc_ofs - 4)
 615                         continue;
 616                 loadslot = offset >> 2;
 617
 618                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 619                 if (loads[loadslot] != NULL)
 620                         break;
 621
 622                 dreg = arch_get_irn_register_out(node, pn_ia32_Load_res);
 623                 if (regmask & (1 << dreg->index)) {
 624                         /* this register is already used */
 625                         break;
 626                 }
 627                 regmask |= 1 << dreg->index;
 628
 629                 loads[loadslot] = node;
 630                 if (loadslot > maxslot)
 631                         maxslot = loadslot;
 632         }
 633
 634         if (maxslot < 0)
 635                 return;
 636
 637         /* find the first slot */
 638         for (i = maxslot; i >= 0; --i) {
 639                 ir_node *load = loads[i];
 640
 641                 if (load == NULL)
 642                         break;
 643         }
 644
 645         ofs = inc_ofs - (maxslot + 1) * 4;
 646         inc_ofs = (i+1) * 4;
 647
 648         /* create a new IncSP if needed */
 649         block = get_nodes_block(irn);
 650         if (inc_ofs > 0) {
 651                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 652                 sched_add_before(irn, pred_sp);
 653         }
 654
 655         /* walk through the Loads and create Pops for them */
 656         for (++i; i <= maxslot; ++i) {
 657                 ir_node *load = loads[i];
 658                 ir_node *mem, *pop;
 659                 const arch_register_t *reg;
 660
 661                 mem = get_irn_n(load, n_ia32_mem);
 662                 reg = arch_get_irn_register_out(load, pn_ia32_Load_res);
 663
 664                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 665                 arch_set_irn_register_out(pop, pn_ia32_Load_res, reg);
 666
 667                 copy_mark(load, pop);
 668
 669                 /* create stackpointer Proj */
 670                 pred_sp = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 671                 arch_set_irn_register(pred_sp, esp);
 672
 673                 sched_add_before(irn, pop);
 674
 675                 /* rewire now */
 676                 foreach_out_edge_safe(load, edge) {
 677                         ir_node *proj = get_edge_src_irn(edge);
 678
 679                         set_Proj_pred(proj, pop);
 680                 }
 681
 682                 /* we can remove the Load now */
 683                 sched_remove(load);
 684                 kill_node(load);
 685         }
 686
 687         be_set_IncSP_offset(irn, -ofs);
 688         be_set_IncSP_pred(irn, pred_sp);
 689 }
 690
 691
 692 /**
 693  * Find a free GP register if possible, else return NULL.
 694  */
 695 static const arch_register_t *get_free_gp_reg(ir_graph *irg)
 696 {
 697         be_irg_t *birg = be_birg_from_irg(irg);
 698         int i;
 699
 700         for (i = 0; i < N_ia32_gp_REGS; ++i) {
 701                 const arch_register_t *reg = &ia32_reg_classes[CLASS_ia32_gp].regs[i];
 702                 if (!rbitset_is_set(birg->allocatable_regs, reg->global_index))
 703                         continue;
 704
 705                 if (be_peephole_get_value(reg->global_index) == NULL)
 706                         return reg;
 707         }
 708
 709         return NULL;
 710 }
 711
 712 /**
 713  * Creates a Pop instruction before the given schedule point.
 714  *
 715  * @param dbgi        debug info
 716  * @param block       the block
 717  * @param stack       the previous stack value
 718  * @param schedpoint  the new node is added before this node
 719  * @param reg         the register to pop
 720  *
 721  * @return the new stack value
 722  */
 723 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 724                            ir_node *stack, ir_node *schedpoint,
 725                            const arch_register_t *reg)
 726 {
 727         const arch_register_t *esp = &ia32_registers[REG_ESP];
 728         ir_graph *irg = get_irn_irg(block);
 729         ir_node *pop;
 730         ir_node *keep;
 731         ir_node *val;
 732         ir_node *in[1];
 733
 734         pop   = new_bd_ia32_Pop(dbgi, block, get_irg_no_mem(irg), stack);
 735
 736         stack = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 737         arch_set_irn_register(stack, esp);
 738         val   = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_res);
 739         arch_set_irn_register(val, reg);
 740
 741         sched_add_before(schedpoint, pop);
 742
 743         in[0] = val;
 744         keep  = be_new_Keep(block, 1, in);
 745         sched_add_before(schedpoint, keep);
 746
 747         return stack;
 748 }
 749
 750 /**
 751  * Optimize an IncSp by replacing it with Push/Pop.
 752  */
 753 static void peephole_be_IncSP(ir_node *node)
 754 {
 755         const arch_register_t *esp = &ia32_registers[REG_ESP];
 756         const arch_register_t *reg;
 757         dbg_info              *dbgi;
 758         ir_node               *block;
 759         ir_node               *stack;
 760         int                    offset;
 761
 762         /* first optimize incsp->incsp combinations */
 763         node = be_peephole_IncSP_IncSP(node);
 764
 765         /* transform IncSP->Store combinations to Push where possible */
 766         peephole_IncSP_Store_to_push(node);
 767
 768         /* transform Load->IncSP combinations to Pop where possible */
 769         peephole_Load_IncSP_to_pop(node);
 770
 771         if (arch_get_irn_register(node) != esp)
 772                 return;
 773
 774         /* replace IncSP -4 by Pop freereg when possible */
 775         offset = be_get_IncSP_offset(node);
 776         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 777             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 778             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 779             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 780                 return;
 781
 782         if (offset < 0) {
 783                 /* we need a free register for pop */
 784                 reg = get_free_gp_reg(get_irn_irg(node));
 785                 if (reg == NULL)
 786                         return;
 787
 788                 dbgi  = get_irn_dbg_info(node);
 789                 block = get_nodes_block(node);
 790                 stack = be_get_IncSP_pred(node);
 791
 792                 stack = create_pop(dbgi, block, stack, node, reg);
 793
 794                 if (offset == -8) {
 795                         stack = create_pop(dbgi, block, stack, node, reg);
 796                 }
 797         } else {
 798                 dbgi  = get_irn_dbg_info(node);
 799                 block = get_nodes_block(node);
 800                 stack = be_get_IncSP_pred(node);
 801                 stack = new_bd_ia32_PushEax(dbgi, block, stack);
 802                 arch_set_irn_register(stack, esp);
 803                 sched_add_before(node, stack);
 804
 805                 if (offset == +8) {
 806                         stack = new_bd_ia32_PushEax(dbgi, block, stack);
 807                         arch_set_irn_register(stack, esp);
 808                         sched_add_before(node, stack);
 809                 }
 810         }
 811
 812         be_peephole_exchange(node, stack);
 813 }
 814
 815 /**
 816  * Peephole optimisation for ia32_Const's
 817  */
 818 static void peephole_ia32_Const(ir_node *node)
 819 {
 820         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 821         const arch_register_t       *reg;
 822         ir_node                     *block;
 823         dbg_info                    *dbgi;
 824         ir_node                     *xorn;
 825
 826         /* try to transform a mov 0, reg to xor reg reg */
 827         if (attr->offset != 0 || attr->symconst != NULL)
 828                 return;
 829         if (ia32_cg_config.use_mov_0)
 830                 return;
 831         /* xor destroys the flags, so no-one must be using them */
 832         if (be_peephole_get_value(REG_EFLAGS) != NULL)
 833                 return;
 834
 835         reg = arch_get_irn_register(node);
 836         assert(be_peephole_get_reg_value(reg) == NULL);
 837
 838         /* create xor(produceval, produceval) */
 839         block = get_nodes_block(node);
 840         dbgi  = get_irn_dbg_info(node);
 841         xorn  = new_bd_ia32_Xor0(dbgi, block);
 842         arch_set_irn_register(xorn, reg);
 843
 844         sched_add_before(node, xorn);
 845
 846         copy_mark(node, xorn);
 847         be_peephole_exchange(node, xorn);
 848 }
 849
 850 static inline int is_noreg(const ir_node *node)
 851 {
 852         return is_ia32_NoReg_GP(node);
 853 }
 854
 855 ir_node *ia32_immediate_from_long(long val)
 856 {
 857         ir_graph *irg         = current_ir_graph;
 858         ir_node  *start_block = get_irg_start_block(irg);
 859         ir_node  *immediate
 860                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
 861         arch_set_irn_register(immediate, &ia32_registers[REG_GP_NOREG]);
 862
 863         return immediate;
 864 }
 865
 866 static ir_node *create_immediate_from_am(const ir_node *node)
 867 {
 868         ir_node   *block   = get_nodes_block(node);
 869         int        offset  = get_ia32_am_offs_int(node);
 870         int        sc_sign = is_ia32_am_sc_sign(node);
 871         const ia32_attr_t *attr = get_ia32_attr_const(node);
 872         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
 873         ir_entity *entity  = get_ia32_am_sc(node);
 874         ir_node   *res;
 875
 876         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
 877                                     offset);
 878         arch_set_irn_register(res, &ia32_registers[REG_GP_NOREG]);
 879         return res;
 880 }
 881
 882 static int is_am_one(const ir_node *node)
 883 {
 884         int        offset  = get_ia32_am_offs_int(node);
 885         ir_entity *entity  = get_ia32_am_sc(node);
 886
 887         return offset == 1 && entity == NULL;
 888 }
 889
 890 static int is_am_minus_one(const ir_node *node)
 891 {
 892         int        offset  = get_ia32_am_offs_int(node);
 893         ir_entity *entity  = get_ia32_am_sc(node);
 894
 895         return offset == -1 && entity == NULL;
 896 }
 897
 898 /**
 899  * Transforms a LEA into an Add or SHL if possible.
 900  */
 901 static void peephole_ia32_Lea(ir_node *node)
 902 {
 903         ir_node               *base;
 904         ir_node               *index;
 905         const arch_register_t *base_reg;
 906         const arch_register_t *index_reg;
 907         const arch_register_t *out_reg;
 908         int                    scale;
 909         int                    has_immediates;
 910         ir_node               *op1;
 911         ir_node               *op2;
 912         dbg_info              *dbgi;
 913         ir_node               *block;
 914         ir_node               *res;
 915
 916         assert(is_ia32_Lea(node));
 917
 918         /* we can only do this if it is allowed to clobber the flags */
 919         if (be_peephole_get_value(REG_EFLAGS) != NULL)
 920                 return;
 921
 922         base  = get_irn_n(node, n_ia32_Lea_base);
 923         index = get_irn_n(node, n_ia32_Lea_index);
 924
 925         if (is_noreg(base)) {
 926                 base     = NULL;
 927                 base_reg = NULL;
 928         } else {
 929                 base_reg = arch_get_irn_register(base);
 930         }
 931         if (is_noreg(index)) {
 932                 index     = NULL;
 933                 index_reg = NULL;
 934         } else {
 935                 index_reg = arch_get_irn_register(index);
 936         }
 937
 938         if (base == NULL && index == NULL) {
 939                 /* we shouldn't construct these in the first place... */
 940 #ifdef DEBUG_libfirm
 941                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 942 #endif
 943                 return;
 944         }
 945
 946         out_reg = arch_get_irn_register(node);
 947         scale   = get_ia32_am_scale(node);
 948         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 949         /* check if we have immediates values (frame entities should already be
 950          * expressed in the offsets) */
 951         if (get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 952                 has_immediates = 1;
 953         } else {
 954                 has_immediates = 0;
 955         }
 956
 957         /* we can transform leas where the out register is the same as either the
 958          * base or index register back to an Add or Shl */
 959         if (out_reg == base_reg) {
 960                 if (index == NULL) {
 961 #ifdef DEBUG_libfirm
 962                         if (!has_immediates) {
 963                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 964                                            "just a copy\n");
 965                         }
 966 #endif
 967                         op1 = base;
 968                         goto make_add_immediate;
 969                 }
 970                 if (scale == 0 && !has_immediates) {
 971                         op1 = base;
 972                         op2 = index;
 973                         goto make_add;
 974                 }
 975                 /* can't create an add */
 976                 return;
 977         } else if (out_reg == index_reg) {
 978                 if (base == NULL) {
 979                         if (has_immediates && scale == 0) {
 980                                 op1 = index;
 981                                 goto make_add_immediate;
 982                         } else if (!has_immediates && scale > 0) {
 983                                 op1 = index;
 984                                 op2 = ia32_immediate_from_long(scale);
 985                                 goto make_shl;
 986                         } else if (!has_immediates) {
 987 #ifdef DEBUG_libfirm
 988                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 989                                            "just a copy\n");
 990 #endif
 991                         }
 992                 } else if (scale == 0 && !has_immediates) {
 993                         op1 = index;
 994                         op2 = base;
 995                         goto make_add;
 996                 }
 997                 /* can't create an add */
 998                 return;
 999         } else {
1000                 /* can't create an add */
1001                 return;
1002         }
1003
1004 make_add_immediate:
1005         if (ia32_cg_config.use_incdec) {
1006                 if (is_am_one(node)) {
1007                         dbgi  = get_irn_dbg_info(node);
1008                         block = get_nodes_block(node);
1009                         res   = new_bd_ia32_Inc(dbgi, block, op1);
1010                         arch_set_irn_register(res, out_reg);
1011                         goto exchange;
1012                 }
1013                 if (is_am_minus_one(node)) {
1014                         dbgi  = get_irn_dbg_info(node);
1015                         block = get_nodes_block(node);
1016                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1017                         arch_set_irn_register(res, out_reg);
1018                         goto exchange;
1019                 }
1020         }
1021         op2 = create_immediate_from_am(node);
1022
1023 make_add:
1024         dbgi  = get_irn_dbg_info(node);
1025         block = get_nodes_block(node);
1026         ir_graph *irg   = get_irn_irg(node);
1027         ir_node  *noreg = ia32_new_NoReg_gp(irg);
1028         ir_node  *nomem = get_irg_no_mem(irg);
1029         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1030         arch_set_irn_register(res, out_reg);
1031         set_ia32_commutative(res);
1032         goto exchange;
1033
1034 make_shl:
1035         dbgi  = get_irn_dbg_info(node);
1036         block = get_nodes_block(node);
1037         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1038         arch_set_irn_register(res, out_reg);
1039         goto exchange;
1040
1041 exchange:
1042         SET_IA32_ORIG_NODE(res, node);
1043
1044         /* add new ADD/SHL to schedule */
1045         DBG_OPT_LEA2ADD(node, res);
1046
1047         /* exchange the Add and the LEA */
1048         sched_add_before(node, res);
1049         copy_mark(node, res);
1050         be_peephole_exchange(node, res);
1051 }
1052
1053 /**
1054  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1055  */
1056 static void peephole_ia32_Imul_split(ir_node *imul)
1057 {
1058         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1059         const arch_register_t *reg;
1060         ir_node               *res;
1061
1062         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1063                 /* no memory, imm form ignore */
1064                 return;
1065         }
1066         /* we need a free register */
1067         reg = get_free_gp_reg(get_irn_irg(imul));
1068         if (reg == NULL)
1069                 return;
1070
1071         /* fine, we can rebuild it */
1072         res = ia32_turn_back_am(imul);
1073         arch_set_irn_register(res, reg);
1074 }
1075
1076 /**
1077  * Replace xorps r,r and xorpd r,r by pxor r,r
1078  */
1079 static void peephole_ia32_xZero(ir_node *xorn)
1080 {
1081         set_irn_op(xorn, op_ia32_xPzero);
1082 }
1083
1084 /**
1085  * Replace 16bit sign extension from ax to eax by shorter cwtl
1086  */
1087 static void peephole_ia32_Conv_I2I(ir_node *node)
1088 {
1089         const arch_register_t *eax          = &ia32_registers[REG_EAX];
1090         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1091         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1092         dbg_info              *dbgi;
1093         ir_node               *block;
1094         ir_node               *cwtl;
1095
1096         if (get_mode_size_bits(smaller_mode) != 16 ||
1097                         !mode_is_signed(smaller_mode)          ||
1098                         eax != arch_get_irn_register(val)      ||
1099                         eax != arch_get_irn_register_out(node, pn_ia32_Conv_I2I_res))
1100                 return;
1101
1102         dbgi  = get_irn_dbg_info(node);
1103         block = get_nodes_block(node);
1104         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1105         arch_set_irn_register(cwtl, eax);
1106         sched_add_before(node, cwtl);
1107         be_peephole_exchange(node, cwtl);
1108 }
1109
1110 /**
1111  * Register a peephole optimisation function.
1112  */
1113 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1114 {
1115         assert(op->ops.generic == NULL);
1116         op->ops.generic = (op_func)func;
1117 }
1118
1119 /* Perform peephole-optimizations. */
1120 void ia32_peephole_optimization(ir_graph *irg)
1121 {
1122         /* we currently do it in 2 passes because:
1123          *    Lea -> Add could be usefull as flag producer for Test later
1124          */
1125
1126         /* pass 1 */
1127         ir_clear_opcodes_generic_func();
1128         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1129         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1130         if (ia32_cg_config.use_short_sex_eax)
1131                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1132         if (ia32_cg_config.use_pxor)
1133                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1134         if (! ia32_cg_config.use_imul_mem_imm32)
1135                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1136         be_peephole_opt(irg);
1137
1138         /* pass 2 */
1139         ir_clear_opcodes_generic_func();
1140         register_peephole_optimisation(op_ia32_Const, peephole_ia32_Const);
1141         register_peephole_optimisation(op_be_IncSP,   peephole_be_IncSP);
1142         register_peephole_optimisation(op_ia32_Test,  peephole_ia32_Test);
1143         register_peephole_optimisation(op_be_Return,  peephole_ia32_Return);
1144         be_peephole_opt(irg);
1145 }
1146
1147 /**
1148  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1149  * all its Projs are removed as well.
1150  * @param irn  The irn to be removed from schedule
1151  */
1152 static inline void try_kill(ir_node *node)
1153 {
1154         if (get_irn_mode(node) == mode_T) {
1155                 foreach_out_edge_safe(node, edge) {
1156                         ir_node *proj = get_edge_src_irn(edge);
1157                         try_kill(proj);
1158                 }
1159         }
1160
1161         if (get_irn_n_edges(node) != 0)
1162                 return;
1163
1164         if (sched_is_scheduled(node)) {
1165                 sched_remove(node);
1166         }
1167
1168         kill_node(node);
1169 }
1170
1171 static void optimize_conv_store(ir_node *node)
1172 {
1173         ir_node *pred;
1174         ir_node *pred_proj;
1175         ir_mode *conv_mode;
1176         ir_mode *store_mode;
1177
1178         if (!is_ia32_Store(node))
1179                 return;
1180
1181         pred_proj = get_irn_n(node, n_ia32_Store_val);
1182         if (is_Proj(pred_proj)) {
1183                 pred = get_Proj_pred(pred_proj);
1184         } else {
1185                 pred = pred_proj;
1186         }
1187         if (!is_ia32_Conv_I2I(pred))
1188                 return;
1189         if (get_ia32_op_type(pred) != ia32_Normal)
1190                 return;
1191
1192         /* the store only stores the lower bits, so we only need the conv
1193          * it it shrinks the mode */
1194         conv_mode  = get_ia32_ls_mode(pred);
1195         store_mode = get_ia32_ls_mode(node);
1196         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1197                 return;
1198
1199         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Store(Conv) (%+F, %+F)\n", node, pred);
1200         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1201         if (get_irn_n_edges(pred_proj) == 0) {
1202                 kill_node(pred_proj);
1203                 if (pred != pred_proj)
1204                         kill_node(pred);
1205         }
1206 }
1207
1208 static void optimize_load_conv(ir_node *node)
1209 {
1210         ir_node *pred, *predpred;
1211         ir_mode *load_mode;
1212         ir_mode *conv_mode;
1213
1214         if (!is_ia32_Conv_I2I(node))
1215                 return;
1216
1217         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1218         if (!is_Proj(pred))
1219                 return;
1220
1221         predpred = get_Proj_pred(pred);
1222         if (!is_ia32_Load(predpred))
1223                 return;
1224
1225         /* the load is sign extending the upper bits, so we only need the conv
1226          * if it shrinks the mode */
1227         load_mode = get_ia32_ls_mode(predpred);
1228         conv_mode = get_ia32_ls_mode(node);
1229         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1230                 return;
1231
1232         if (get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1233                 /* change the load if it has only 1 user */
1234                 if (get_irn_n_edges(pred) == 1) {
1235                         ir_mode *newmode;
1236                         if (get_mode_sign(conv_mode)) {
1237                                 newmode = find_signed_mode(load_mode);
1238                         } else {
1239                                 newmode = find_unsigned_mode(load_mode);
1240                         }
1241                         assert(newmode != NULL);
1242                         set_ia32_ls_mode(predpred, newmode);
1243                 } else {
1244                         /* otherwise we have to keep the conv */
1245                         return;
1246                 }
1247         }
1248
1249         /* kill the conv */
1250         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Conv(Load) (%+F, %+F)\n", node, predpred);
1251         exchange(node, pred);
1252 }
1253
1254 static void optimize_conv_conv(ir_node *node)
1255 {
1256         ir_node *pred_proj, *pred, *result_conv;
1257         ir_mode *pred_mode, *conv_mode;
1258         int      conv_mode_bits;
1259         int      pred_mode_bits;
1260
1261         if (!is_ia32_Conv_I2I(node))
1262                 return;
1263
1264         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1265         if (is_Proj(pred_proj))
1266                 pred = get_Proj_pred(pred_proj);
1267         else
1268                 pred = pred_proj;
1269
1270         if (!is_ia32_Conv_I2I(pred))
1271                 return;
1272
1273         /* we know that after a conv, the upper bits are sign extended
1274          * so we only need the 2nd conv if it shrinks the mode */
1275         conv_mode      = get_ia32_ls_mode(node);
1276         conv_mode_bits = get_mode_size_bits(conv_mode);
1277         pred_mode      = get_ia32_ls_mode(pred);
1278         pred_mode_bits = get_mode_size_bits(pred_mode);
1279
1280         if (conv_mode_bits == pred_mode_bits
1281                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1282                 result_conv = pred_proj;
1283         } else if (conv_mode_bits <= pred_mode_bits) {
1284                 /* if 2nd conv is smaller then first conv, then we can always take the
1285                  * 2nd conv */
1286                 if (get_irn_n_edges(pred_proj) == 1) {
1287                         result_conv = pred_proj;
1288                         set_ia32_ls_mode(pred, conv_mode);
1289
1290                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1291                         if (get_mode_size_bits(conv_mode) == 8) {
1292                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1293                                 set_irn_op(pred, op_ia32_Conv_I2I);
1294                                 arch_set_irn_register_reqs_in(pred, reqs);
1295                         }
1296                 } else {
1297                         /* we don't want to end up with 2 loads, so we better do nothing */
1298                         if (get_irn_mode(pred) == mode_T) {
1299                                 return;
1300                         }
1301
1302                         result_conv = exact_copy(pred);
1303                         set_ia32_ls_mode(result_conv, conv_mode);
1304
1305                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1306                         if (get_mode_size_bits(conv_mode) == 8) {
1307                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1308                                 set_irn_op(result_conv, op_ia32_Conv_I2I);
1309                                 arch_set_irn_register_reqs_in(result_conv, reqs);
1310                         }
1311                 }
1312         } else {
1313                 /* if both convs have the same sign, then we can take the smaller one */
1314                 if (get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1315                         result_conv = pred_proj;
1316                 } else {
1317                         /* no optimisation possible if smaller conv is sign-extend */
1318                         if (mode_is_signed(pred_mode)) {
1319                                 return;
1320                         }
1321                         /* we can take the smaller conv if it is unsigned */
1322                         result_conv = pred_proj;
1323                 }
1324         }
1325
1326         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Conv(Conv) (%+F, %+F)\n", node, pred);
1327         /* Some user (like Phis) won't be happy if we change the mode. */
1328         set_irn_mode(result_conv, get_irn_mode(node));
1329
1330         /* kill the conv */
1331         exchange(node, result_conv);
1332
1333         if (get_irn_n_edges(pred_proj) == 0) {
1334                 kill_node(pred_proj);
1335                 if (pred != pred_proj)
1336                         kill_node(pred);
1337         }
1338         optimize_conv_conv(result_conv);
1339 }
1340
1341 static void optimize_node(ir_node *node, void *env)
1342 {
1343         (void) env;
1344
1345         optimize_load_conv(node);
1346         optimize_conv_store(node);
1347         optimize_conv_conv(node);
1348 }
1349
1350 /**
1351  * Performs conv and address mode optimization.
1352  */
1353 void ia32_optimize_graph(ir_graph *irg)
1354 {
1355         irg_walk_blkwise_graph(irg, NULL, optimize_node, NULL);
1356 }
1357
1358 void ia32_init_optimize(void)
1359 {
1360         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1361 }