nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "irprog_t.h"
  32 #include "ircons.h"
  33 #include "irtools.h"
  34 #include "firm_types.h"
  35 #include "iredges.h"
  36 #include "tv.h"
  37 #include "irgmod.h"
  38 #include "irgwalk.h"
  39 #include "height.h"
  40 #include "irbitset.h"
  41 #include "irprintf.h"
  42 #include "error.h"
  43
  44 #include "../be_t.h"
  45 #include "../beabi.h"
  46 #include "../benode_t.h"
  47 #include "../besched_t.h"
  48 #include "../bepeephole.h"
  49
  50 #include "ia32_new_nodes.h"
  51 #include "ia32_optimize.h"
  52 #include "bearch_ia32_t.h"
  53 #include "gen_ia32_regalloc_if.h"
  54 #include "ia32_common_transform.h"
  55 #include "ia32_transform.h"
  56 #include "ia32_dbg_stat.h"
  57 #include "ia32_util.h"
  58 #include "ia32_architecture.h"
  59
  60 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  61
  62 static const arch_env_t *arch_env;
  63 static ia32_code_gen_t  *cg;
  64
  65 /**
  66  * Returns non-zero if the given node produces
  67  * a zero flag.
  68  *
  69  * @param node  the node to check
  70  * @param pn    if >= 0, the projection number of the used result
  71  */
  72 static int produces_zero_flag(ir_node *node, int pn)
  73 {
  74         ir_node                     *count;
  75         const ia32_immediate_attr_t *imm_attr;
  76
  77         if (!is_ia32_irn(node))
  78                 return 0;
  79
  80         if (pn >= 0) {
  81                 if (pn != pn_ia32_res)
  82                         return 0;
  83         }
  84
  85         switch (get_ia32_irn_opcode(node)) {
  86         case iro_ia32_Add:
  87         case iro_ia32_Adc:
  88         case iro_ia32_And:
  89         case iro_ia32_Or:
  90         case iro_ia32_Xor:
  91         case iro_ia32_Sub:
  92         case iro_ia32_Sbb:
  93         case iro_ia32_Neg:
  94         case iro_ia32_Inc:
  95         case iro_ia32_Dec:
  96                 return 1;
  97
  98         case iro_ia32_ShlD:
  99         case iro_ia32_ShrD:
 100         case iro_ia32_Shl:
 101         case iro_ia32_Shr:
 102         case iro_ia32_Sar:
 103                 assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 104                 assert(n_ia32_Shl_count == n_ia32_Shr_count
 105                                 && n_ia32_Shl_count == n_ia32_Sar_count);
 106                 if (is_ia32_ShlD(node) || is_ia32_ShrD(node)) {
 107                         count = get_irn_n(node, n_ia32_ShlD_count);
 108                 } else {
 109                         count = get_irn_n(node, n_ia32_Shl_count);
 110                 }
 111                 /* when shift count is zero the flags are not affected, so we can only
 112                  * do this for constants != 0 */
 113                 if (!is_ia32_Immediate(count))
 114                         return 0;
 115
 116                 imm_attr = get_ia32_immediate_attr_const(count);
 117                 if (imm_attr->symconst != NULL)
 118                         return 0;
 119                 if ((imm_attr->offset & 0x1f) == 0)
 120                         return 0;
 121                 return 1;
 122
 123         default:
 124                 break;
 125         }
 126         return 0;
 127 }
 128
 129 /**
 130  * If the given node has not mode_T, creates a mode_T version (with a result Proj).
 131  *
 132  * @param node  the node to change
 133  *
 134  * @return the new mode_T node (if the mode was changed) or node itself
 135  */
 136 static ir_node *turn_into_mode_t(ir_node *node)
 137 {
 138         ir_node               *block;
 139         ir_node               *res_proj;
 140         ir_node               *new_node;
 141         const arch_register_t *reg;
 142
 143         if(get_irn_mode(node) == mode_T)
 144                 return node;
 145
 146         assert(get_irn_mode(node) == mode_Iu);
 147
 148         new_node = exact_copy(node);
 149         set_irn_mode(new_node, mode_T);
 150
 151         block    = get_nodes_block(new_node);
 152         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 153                               pn_ia32_res);
 154
 155         reg = arch_get_irn_register(arch_env, node);
 156         arch_set_irn_register(arch_env, res_proj, reg);
 157
 158         sched_add_before(node, new_node);
 159         be_peephole_exchange(node, res_proj);
 160         return new_node;
 161 }
 162
 163 /**
 164  * Replace Cmp(x, 0) by a Test(x, x)
 165  */
 166 static void peephole_ia32_Cmp(ir_node *const node)
 167 {
 168         ir_node                     *right;
 169         ia32_immediate_attr_t const *imm;
 170         dbg_info                    *dbgi;
 171         ir_graph                    *irg;
 172         ir_node                     *block;
 173         ir_node                     *noreg;
 174         ir_node                     *nomem;
 175         ir_node                     *op;
 176         ia32_attr_t           const *attr;
 177         int                          ins_permuted;
 178         int                          cmp_unsigned;
 179         ir_node                     *test;
 180         arch_register_t       const *reg;
 181         ir_edge_t             const *edge;
 182         ir_edge_t             const *tmp;
 183
 184         if (get_ia32_op_type(node) != ia32_Normal)
 185                 return;
 186
 187         right = get_irn_n(node, n_ia32_Cmp_right);
 188         if (!is_ia32_Immediate(right))
 189                 return;
 190
 191         imm = get_ia32_immediate_attr_const(right);
 192         if (imm->symconst != NULL || imm->offset != 0)
 193                 return;
 194
 195         dbgi         = get_irn_dbg_info(node);
 196         irg          = current_ir_graph;
 197         block        = get_nodes_block(node);
 198         noreg        = ia32_new_NoReg_gp(cg);
 199         nomem        = get_irg_no_mem(irg);
 200         op           = get_irn_n(node, n_ia32_Cmp_left);
 201         attr         = get_irn_generic_attr(node);
 202         ins_permuted = attr->data.ins_permuted;
 203         cmp_unsigned = attr->data.cmp_unsigned;
 204
 205         if (is_ia32_Cmp(node)) {
 206                 test = new_rd_ia32_Test(dbgi, irg, block, noreg, noreg, nomem,
 207                                         op, op, ins_permuted, cmp_unsigned);
 208         } else {
 209                 test = new_rd_ia32_Test8Bit(dbgi, irg, block, noreg, noreg, nomem,
 210                                             op, op, ins_permuted, cmp_unsigned);
 211         }
 212         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 213
 214         reg = arch_get_irn_register(arch_env, node);
 215         arch_set_irn_register(arch_env, test, reg);
 216
 217         foreach_out_edge_safe(node, edge, tmp) {
 218                 ir_node *const user = get_edge_src_irn(edge);
 219
 220                 if (is_Proj(user))
 221                         exchange(user, test);
 222         }
 223
 224         sched_add_before(node, test);
 225         be_peephole_exchange(node, test);
 226 }
 227
 228 /**
 229  * Peephole optimization for Test instructions.
 230  * We can remove the Test, if a zero flags was produced which is still
 231  * live.
 232  */
 233 static void peephole_ia32_Test(ir_node *node)
 234 {
 235         ir_node         *left  = get_irn_n(node, n_ia32_Test_left);
 236         ir_node         *right = get_irn_n(node, n_ia32_Test_right);
 237         ir_node         *flags_proj;
 238         ir_node         *block;
 239         ir_mode         *flags_mode;
 240         int              pn    = -1;
 241         ir_node         *schedpoint;
 242         const ir_edge_t *edge;
 243
 244         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 245                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 246
 247         /* we need a test for 0 */
 248         if(left != right)
 249                 return;
 250
 251         block = get_nodes_block(node);
 252         if(get_nodes_block(left) != block)
 253                 return;
 254
 255         if(is_Proj(left)) {
 256                 pn   = get_Proj_proj(left);
 257                 left = get_Proj_pred(left);
 258         }
 259
 260         /* happens rarely, but if it does code will panic' */
 261         if (is_ia32_Unknown_GP(left))
 262                 return;
 263
 264         /* walk schedule up and abort when we find left or some other node destroys
 265            the flags */
 266         schedpoint = sched_prev(node);
 267         while(schedpoint != left) {
 268                 schedpoint = sched_prev(schedpoint);
 269                 if(arch_irn_is(arch_env, schedpoint, modify_flags))
 270                         return;
 271                 if(schedpoint == block)
 272                         panic("couldn't find left");
 273         }
 274
 275         /* make sure only Lg/Eq tests are used */
 276         foreach_out_edge(node, edge) {
 277                 ir_node *user = get_edge_src_irn(edge);
 278                 int      pnc  = get_ia32_condcode(user);
 279
 280                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 281                         return;
 282                 }
 283         }
 284
 285         if(!produces_zero_flag(left, pn))
 286                 return;
 287
 288         left = turn_into_mode_t(left);
 289
 290         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 291         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 292                                 pn_ia32_flags);
 293         arch_set_irn_register(arch_env, flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 294
 295         assert(get_irn_mode(node) != mode_T);
 296
 297         be_peephole_exchange(node, flags_proj);
 298 }
 299
 300 /**
 301  * AMD Athlon works faster when RET is not destination of
 302  * conditional jump or directly preceded by other jump instruction.
 303  * Can be avoided by placing a Rep prefix before the return.
 304  */
 305 static void peephole_ia32_Return(ir_node *node) {
 306         ir_node *block, *irn;
 307
 308         if (!ia32_cg_config.use_pad_return)
 309                 return;
 310
 311         block = get_nodes_block(node);
 312
 313         /* check if this return is the first on the block */
 314         sched_foreach_reverse_from(node, irn) {
 315                 switch (get_irn_opcode(irn)) {
 316                 case beo_Return:
 317                         /* the return node itself, ignore */
 318                         continue;
 319                 case beo_Barrier:
 320                         /* ignore the barrier, no code generated */
 321                         continue;
 322                 case beo_IncSP:
 323                         /* arg, IncSP 0 nodes might occur, ignore these */
 324                         if (be_get_IncSP_offset(irn) == 0)
 325                                 continue;
 326                         return;
 327                 case iro_Phi:
 328                         continue;
 329                 default:
 330                         return;
 331                 }
 332         }
 333
 334         /* ensure, that the 3 byte return is generated
 335          * actually the emitter tests again if the block beginning has a label and
 336          * isn't just a fallthrough */
 337         be_Return_set_emit_pop(node, 1);
 338 }
 339
 340 /* only optimize up to 48 stores behind IncSPs */
 341 #define MAXPUSH_OPTIMIZE        48
 342
 343 /**
 344  * Tries to create Push's from IncSP, Store combinations.
 345  * The Stores are replaced by Push's, the IncSP is modified
 346  * (possibly into IncSP 0, but not removed).
 347  */
 348 static void peephole_IncSP_Store_to_push(ir_node *irn)
 349 {
 350         int              i;
 351         int              maxslot;
 352         int              inc_ofs;
 353         ir_node         *node;
 354         ir_node         *stores[MAXPUSH_OPTIMIZE];
 355         ir_node         *block;
 356         ir_graph        *irg;
 357         ir_node         *curr_sp;
 358         ir_mode         *spmode;
 359         ir_node         *first_push = NULL;
 360         ir_edge_t const *edge;
 361         ir_edge_t const *next;
 362
 363         memset(stores, 0, sizeof(stores));
 364
 365         assert(be_is_IncSP(irn));
 366
 367         inc_ofs = be_get_IncSP_offset(irn);
 368         if (inc_ofs < 4)
 369                 return;
 370
 371         /*
 372          * We first walk the schedule after the IncSP node as long as we find
 373          * suitable Stores that could be transformed to a Push.
 374          * We save them into the stores array which is sorted by the frame offset/4
 375          * attached to the node
 376          */
 377         maxslot = -1;
 378         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 379                 ir_node *mem;
 380                 int offset;
 381                 int storeslot;
 382
 383                 /* it has to be a Store */
 384                 if (!is_ia32_Store(node))
 385                         break;
 386
 387                 /* it has to use our sp value */
 388                 if (get_irn_n(node, n_ia32_base) != irn)
 389                         continue;
 390                 /* Store has to be attached to NoMem */
 391                 mem = get_irn_n(node, n_ia32_mem);
 392                 if (!is_NoMem(mem))
 393                         continue;
 394
 395                 /* unfortunately we can't support the full AMs possible for push at the
 396                  * moment. TODO: fix this */
 397                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 398                         break;
 399
 400                 offset = get_ia32_am_offs_int(node);
 401                 /* we should NEVER access uninitialized stack BELOW the current SP */
 402                 assert(offset >= 0);
 403
 404                 /* storing at half-slots is bad */
 405                 if ((offset & 3) != 0)
 406                         break;
 407
 408                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 409                         continue;
 410                 storeslot = offset >> 2;
 411
 412                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 413                 if (stores[storeslot] != NULL)
 414                         break;
 415
 416                 stores[storeslot] = node;
 417                 if (storeslot > maxslot)
 418                         maxslot = storeslot;
 419         }
 420
 421         curr_sp = irn;
 422
 423         for (i = -1; i < maxslot; ++i) {
 424                 if (stores[i + 1] == NULL)
 425                         break;
 426         }
 427
 428         /* walk through the Stores and create Pushs for them */
 429         block  = get_nodes_block(irn);
 430         spmode = get_irn_mode(irn);
 431         irg    = cg->irg;
 432         for (; i >= 0; --i) {
 433                 const arch_register_t *spreg;
 434                 ir_node *push;
 435                 ir_node *val, *mem, *mem_proj;
 436                 ir_node *store = stores[i];
 437                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 438
 439                 val = get_irn_n(store, n_ia32_unary_op);
 440                 mem = get_irn_n(store, n_ia32_mem);
 441                 spreg = arch_get_irn_register(cg->arch_env, curr_sp);
 442
 443                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, val, curr_sp);
 444
 445                 if (first_push == NULL)
 446                         first_push = push;
 447
 448                 sched_add_after(curr_sp, push);
 449
 450                 /* create stackpointer Proj */
 451                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 452                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
 453
 454                 /* create memory Proj */
 455                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 456
 457                 /* use the memproj now */
 458                 be_peephole_exchange(store, mem_proj);
 459
 460                 inc_ofs -= 4;
 461         }
 462
 463         foreach_out_edge_safe(irn, edge, next) {
 464                 ir_node *const src = get_edge_src_irn(edge);
 465                 int      const pos = get_edge_src_pos(edge);
 466
 467                 if (src == first_push)
 468                         continue;
 469
 470                 set_irn_n(src, pos, curr_sp);
 471         }
 472
 473         be_set_IncSP_offset(irn, inc_ofs);
 474 }
 475
 476 /**
 477  * Return true if a mode can be stored in the GP register set
 478  */
 479 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 480         if (mode == mode_fpcw)
 481                 return 0;
 482         if (get_mode_size_bits(mode) > 32)
 483                 return 0;
 484         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 485 }
 486
 487 /**
 488  * Tries to create Pops from Load, IncSP combinations.
 489  * The Loads are replaced by Pops, the IncSP is modified
 490  * (possibly into IncSP 0, but not removed).
 491  */
 492 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 493 {
 494         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 495         int      i, maxslot, inc_ofs, ofs;
 496         ir_node  *node, *pred_sp, *block;
 497         ir_node  *loads[MAXPUSH_OPTIMIZE];
 498         ir_graph *irg;
 499         unsigned regmask = 0;
 500         unsigned copymask = ~0;
 501
 502         memset(loads, 0, sizeof(loads));
 503         assert(be_is_IncSP(irn));
 504
 505         inc_ofs = -be_get_IncSP_offset(irn);
 506         if (inc_ofs < 4)
 507                 return;
 508
 509         /*
 510          * We first walk the schedule before the IncSP node as long as we find
 511          * suitable Loads that could be transformed to a Pop.
 512          * We save them into the stores array which is sorted by the frame offset/4
 513          * attached to the node
 514          */
 515         maxslot = -1;
 516         pred_sp = be_get_IncSP_pred(irn);
 517         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 518                 ir_node *mem;
 519                 int offset;
 520                 int loadslot;
 521                 const arch_register_t *sreg, *dreg;
 522
 523                 /* it has to be a Load */
 524                 if (!is_ia32_Load(node)) {
 525                         if (be_is_Copy(node)) {
 526                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 527                                         /* not a GP copy, ignore */
 528                                         continue;
 529                                 }
 530                                 dreg = arch_get_irn_register(arch_env, node);
 531                                 sreg = arch_get_irn_register(arch_env, be_get_Copy_op(node));
 532                                 if (regmask & copymask & (1 << sreg->index)) {
 533                                         break;
 534                                 }
 535                                 if (regmask & copymask & (1 << dreg->index)) {
 536                                         break;
 537                                 }
 538                                 /* we CAN skip Copies if neither the destination nor the source
 539                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 540                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 541                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 542                                 continue;
 543                         }
 544                         break;
 545                 }
 546
 547                 /* we can handle only GP loads */
 548                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 549                         continue;
 550
 551                 /* it has to use our predecessor sp value */
 552                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 553                         /* it would be ok if this load does not use a Pop result,
 554                          * but we do not check this */
 555                         break;
 556                 }
 557                 /* Load has to be attached to Spill-Mem */
 558                 mem = skip_Proj(get_irn_n(node, n_ia32_mem));
 559                 if (!is_Phi(mem) && !is_ia32_Store(mem) && !is_ia32_Push(mem))
 560                         break;
 561
 562                 /* should have NO index */
 563                 if (get_ia32_am_scale(node) > 0 || !is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 564                         break;
 565
 566                 offset = get_ia32_am_offs_int(node);
 567                 /* we should NEVER access uninitialized stack BELOW the current SP */
 568                 assert(offset >= 0);
 569
 570                 /* storing at half-slots is bad */
 571                 if ((offset & 3) != 0)
 572                         break;
 573
 574                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 575                         continue;
 576                 /* ignore those outside the possible windows */
 577                 if (offset > inc_ofs - 4)
 578                         continue;
 579                 loadslot = offset >> 2;
 580
 581                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 582                 if (loads[loadslot] != NULL)
 583                         break;
 584
 585                 dreg = arch_get_irn_register(arch_env, node);
 586                 if (regmask & (1 << dreg->index)) {
 587                         /* this register is already used */
 588                         break;
 589                 }
 590                 regmask |= 1 << dreg->index;
 591
 592                 loads[loadslot] = node;
 593                 if (loadslot > maxslot)
 594                         maxslot = loadslot;
 595         }
 596
 597         if (maxslot < 0)
 598                 return;
 599
 600         /* find the first slot */
 601         for (i = maxslot; i >= 0; --i) {
 602                 ir_node *load = loads[i];
 603
 604                 if (load == NULL)
 605                         break;
 606         }
 607
 608         ofs = inc_ofs - (maxslot + 1) * 4;
 609         inc_ofs = (i+1) * 4;
 610
 611         /* create a new IncSP if needed */
 612         block = get_nodes_block(irn);
 613         irg   = cg->irg;
 614         if (inc_ofs > 0) {
 615                 pred_sp = be_new_IncSP(esp, irg, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 616                 sched_add_before(irn, pred_sp);
 617         }
 618
 619         /* walk through the Loads and create Pops for them */
 620         for (++i; i <= maxslot; ++i) {
 621                 ir_node *load = loads[i];
 622                 ir_node *mem, *pop;
 623                 const ir_edge_t *edge, *tmp;
 624                 const arch_register_t *reg;
 625
 626                 mem = get_irn_n(load, n_ia32_mem);
 627                 reg = arch_get_irn_register(arch_env, load);
 628
 629                 pop = new_rd_ia32_Pop(get_irn_dbg_info(load), irg, block, mem, pred_sp);
 630                 arch_set_irn_register(arch_env, pop, reg);
 631
 632                 /* create stackpointer Proj */
 633                 pred_sp = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 634                 arch_set_irn_register(arch_env, pred_sp, esp);
 635
 636                 sched_add_before(irn, pop);
 637
 638                 /* rewire now */
 639                 foreach_out_edge_safe(load, edge, tmp) {
 640                         ir_node *proj = get_edge_src_irn(edge);
 641
 642                         set_Proj_pred(proj, pop);
 643                 }
 644
 645                 /* we can remove the Load now */
 646                 sched_remove(load);
 647                 kill_node(load);
 648         }
 649
 650         be_set_IncSP_offset(irn, -ofs);
 651         be_set_IncSP_pred(irn, pred_sp);
 652 }
 653
 654
 655 /**
 656  * Find a free GP register if possible, else return NULL.
 657  */
 658 static const arch_register_t *get_free_gp_reg(void)
 659 {
 660         int i;
 661
 662         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 663                 const arch_register_t *reg = &ia32_gp_regs[i];
 664                 if(arch_register_type_is(reg, ignore))
 665                         continue;
 666
 667                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 668                         return &ia32_gp_regs[i];
 669         }
 670
 671         return NULL;
 672 }
 673
 674 /**
 675  * Creates a Pop instruction before the given schedule point.
 676  *
 677  * @param dbgi        debug info
 678  * @param irg         the graph
 679  * @param block       the block
 680  * @param stack       the previous stack value
 681  * @param schedpoint  the new node is added before this node
 682  * @param reg         the register to pop
 683  *
 684  * @return the new stack value
 685  */
 686 static ir_node *create_pop(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 687                            ir_node *stack, ir_node *schedpoint,
 688                            const arch_register_t *reg)
 689 {
 690         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 691         ir_node *pop;
 692         ir_node *keep;
 693         ir_node *val;
 694         ir_node *in[1];
 695
 696         pop   = new_rd_ia32_Pop(dbgi, irg, block, new_NoMem(), stack);
 697
 698         stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 699         arch_set_irn_register(arch_env, stack, esp);
 700         val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 701         arch_set_irn_register(arch_env, val, reg);
 702
 703         sched_add_before(schedpoint, pop);
 704
 705         in[0] = val;
 706         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 707         sched_add_before(schedpoint, keep);
 708
 709         return stack;
 710 }
 711
 712 /**
 713  * Creates a Push instruction before the given schedule point.
 714  *
 715  * @param dbgi        debug info
 716  * @param irg         the graph
 717  * @param block       the block
 718  * @param stack       the previous stack value
 719  * @param schedpoint  the new node is added before this node
 720  * @param reg         the register to pop
 721  *
 722  * @return the new stack value
 723  */
 724 static ir_node *create_push(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 725                             ir_node *stack, ir_node *schedpoint)
 726 {
 727         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 728
 729         ir_node *val   = ia32_new_Unknown_gp(cg);
 730         ir_node *noreg = ia32_new_NoReg_gp(cg);
 731         ir_node *nomem = get_irg_no_mem(irg);
 732         ir_node *push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, nomem, val, stack);
 733         sched_add_before(schedpoint, push);
 734
 735         stack = new_r_Proj(irg, block, push, mode_Iu, pn_ia32_Push_stack);
 736         arch_set_irn_register(arch_env, stack, esp);
 737
 738         return stack;
 739 }
 740
 741 /**
 742  * Optimize an IncSp by replacing it with Push/Pop.
 743  */
 744 static void peephole_be_IncSP(ir_node *node)
 745 {
 746         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 747         const arch_register_t *reg;
 748         ir_graph              *irg = current_ir_graph;
 749         dbg_info              *dbgi;
 750         ir_node               *block;
 751         ir_node               *stack;
 752         int                    offset;
 753
 754         /* first optimize incsp->incsp combinations */
 755         node = be_peephole_IncSP_IncSP(node);
 756
 757         /* transform IncSP->Store combinations to Push where possible */
 758         peephole_IncSP_Store_to_push(node);
 759
 760         /* transform Load->IncSP combinations to Pop where possible */
 761         peephole_Load_IncSP_to_pop(node);
 762
 763         if (arch_get_irn_register(arch_env, node) != esp)
 764                 return;
 765
 766         /* replace IncSP -4 by Pop freereg when possible */
 767         offset = be_get_IncSP_offset(node);
 768         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 769             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 770             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 771             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 772                 return;
 773
 774         if (offset < 0) {
 775                 /* we need a free register for pop */
 776                 reg = get_free_gp_reg();
 777                 if (reg == NULL)
 778                         return;
 779
 780                 dbgi  = get_irn_dbg_info(node);
 781                 block = get_nodes_block(node);
 782                 stack = be_get_IncSP_pred(node);
 783
 784                 stack = create_pop(dbgi, irg, block, stack, node, reg);
 785
 786                 if (offset == -8) {
 787                         stack = create_pop(dbgi, irg, block, stack, node, reg);
 788                 }
 789         } else {
 790                 dbgi  = get_irn_dbg_info(node);
 791                 block = get_nodes_block(node);
 792                 stack = be_get_IncSP_pred(node);
 793                 stack = create_push(dbgi, irg, block, stack, node);
 794
 795                 if (offset == +8) {
 796                         stack = create_push(dbgi, irg, block, stack, node);
 797                 }
 798         }
 799
 800         be_peephole_exchange(node, stack);
 801 }
 802
 803 /**
 804  * Peephole optimisation for ia32_Const's
 805  */
 806 static void peephole_ia32_Const(ir_node *node)
 807 {
 808         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 809         const arch_register_t       *reg;
 810         ir_graph                    *irg = current_ir_graph;
 811         ir_node                     *block;
 812         dbg_info                    *dbgi;
 813         ir_node                     *produceval;
 814         ir_node                     *xor;
 815         ir_node                     *noreg;
 816
 817         /* try to transform a mov 0, reg to xor reg reg */
 818         if (attr->offset != 0 || attr->symconst != NULL)
 819                 return;
 820         if (ia32_cg_config.use_mov_0)
 821                 return;
 822         /* xor destroys the flags, so no-one must be using them */
 823         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 824                 return;
 825
 826         reg = arch_get_irn_register(arch_env, node);
 827         assert(be_peephole_get_reg_value(reg) == NULL);
 828
 829         /* create xor(produceval, produceval) */
 830         block      = get_nodes_block(node);
 831         dbgi       = get_irn_dbg_info(node);
 832         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 833         arch_set_irn_register(arch_env, produceval, reg);
 834
 835         noreg = ia32_new_NoReg_gp(cg);
 836         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 837                                 produceval, produceval);
 838         arch_set_irn_register(arch_env, xor, reg);
 839
 840         sched_add_before(node, produceval);
 841         sched_add_before(node, xor);
 842
 843         be_peephole_exchange(node, xor);
 844 }
 845
 846 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 847 {
 848         return node == cg->noreg_gp;
 849 }
 850
 851 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
 852 {
 853         ir_graph *irg         = current_ir_graph;
 854         ir_node  *start_block = get_irg_start_block(irg);
 855         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 856                                                       0, val);
 857         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 858
 859         return immediate;
 860 }
 861
 862 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
 863                                          const ir_node *node)
 864 {
 865         ir_graph  *irg     = get_irn_irg(node);
 866         ir_node   *block   = get_nodes_block(node);
 867         int        offset  = get_ia32_am_offs_int(node);
 868         int        sc_sign = is_ia32_am_sc_sign(node);
 869         ir_entity *entity  = get_ia32_am_sc(node);
 870         ir_node   *res;
 871
 872         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 873         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
 874         return res;
 875 }
 876
 877 static int is_am_one(const ir_node *node)
 878 {
 879         int        offset  = get_ia32_am_offs_int(node);
 880         ir_entity *entity  = get_ia32_am_sc(node);
 881
 882         return offset == 1 && entity == NULL;
 883 }
 884
 885 static int is_am_minus_one(const ir_node *node)
 886 {
 887         int        offset  = get_ia32_am_offs_int(node);
 888         ir_entity *entity  = get_ia32_am_sc(node);
 889
 890         return offset == -1 && entity == NULL;
 891 }
 892
 893 /**
 894  * Transforms a LEA into an Add or SHL if possible.
 895  */
 896 static void peephole_ia32_Lea(ir_node *node)
 897 {
 898         const arch_env_t      *arch_env = cg->arch_env;
 899         ir_graph              *irg      = current_ir_graph;
 900         ir_node               *base;
 901         ir_node               *index;
 902         const arch_register_t *base_reg;
 903         const arch_register_t *index_reg;
 904         const arch_register_t *out_reg;
 905         int                    scale;
 906         int                    has_immediates;
 907         ir_node               *op1;
 908         ir_node               *op2;
 909         dbg_info              *dbgi;
 910         ir_node               *block;
 911         ir_node               *res;
 912         ir_node               *noreg;
 913         ir_node               *nomem;
 914
 915         assert(is_ia32_Lea(node));
 916
 917         /* we can only do this if are allowed to globber the flags */
 918         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 919                 return;
 920
 921         base  = get_irn_n(node, n_ia32_Lea_base);
 922         index = get_irn_n(node, n_ia32_Lea_index);
 923
 924         if(is_noreg(cg, base)) {
 925                 base     = NULL;
 926                 base_reg = NULL;
 927         } else {
 928                 base_reg = arch_get_irn_register(arch_env, base);
 929         }
 930         if(is_noreg(cg, index)) {
 931                 index     = NULL;
 932                 index_reg = NULL;
 933         } else {
 934                 index_reg = arch_get_irn_register(arch_env, index);
 935         }
 936
 937         if(base == NULL && index == NULL) {
 938                 /* we shouldn't construct these in the first place... */
 939 #ifdef DEBUG_libfirm
 940                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 941 #endif
 942                 return;
 943         }
 944
 945         out_reg = arch_get_irn_register(arch_env, node);
 946         scale   = get_ia32_am_scale(node);
 947         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 948         /* check if we have immediates values (frame entities should already be
 949          * expressed in the offsets) */
 950         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 951                 has_immediates = 1;
 952         } else {
 953                 has_immediates = 0;
 954         }
 955
 956         /* we can transform leas where the out register is the same as either the
 957          * base or index register back to an Add or Shl */
 958         if(out_reg == base_reg) {
 959                 if(index == NULL) {
 960 #ifdef DEBUG_libfirm
 961                         if(!has_immediates) {
 962                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 963                                            "just a copy\n");
 964                         }
 965 #endif
 966                         op1 = base;
 967                         goto make_add_immediate;
 968                 }
 969                 if(scale == 0 && !has_immediates) {
 970                         op1 = base;
 971                         op2 = index;
 972                         goto make_add;
 973                 }
 974                 /* can't create an add */
 975                 return;
 976         } else if(out_reg == index_reg) {
 977                 if(base == NULL) {
 978                         if(has_immediates && scale == 0) {
 979                                 op1 = index;
 980                                 goto make_add_immediate;
 981                         } else if(!has_immediates && scale > 0) {
 982                                 op1 = index;
 983                                 op2 = create_immediate_from_int(cg, scale);
 984                                 goto make_shl;
 985                         } else if(!has_immediates) {
 986 #ifdef DEBUG_libfirm
 987                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 988                                            "just a copy\n");
 989 #endif
 990                         }
 991                 } else if(scale == 0 && !has_immediates) {
 992                         op1 = index;
 993                         op2 = base;
 994                         goto make_add;
 995                 }
 996                 /* can't create an add */
 997                 return;
 998         } else {
 999                 /* can't create an add */
1000                 return;
1001         }
1002
1003 make_add_immediate:
1004         if(ia32_cg_config.use_incdec) {
1005                 if(is_am_one(node)) {
1006                         dbgi  = get_irn_dbg_info(node);
1007                         block = get_nodes_block(node);
1008                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
1009                         arch_set_irn_register(arch_env, res, out_reg);
1010                         goto exchange;
1011                 }
1012                 if(is_am_minus_one(node)) {
1013                         dbgi  = get_irn_dbg_info(node);
1014                         block = get_nodes_block(node);
1015                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
1016                         arch_set_irn_register(arch_env, res, out_reg);
1017                         goto exchange;
1018                 }
1019         }
1020         op2 = create_immediate_from_am(cg, node);
1021
1022 make_add:
1023         dbgi  = get_irn_dbg_info(node);
1024         block = get_nodes_block(node);
1025         noreg = ia32_new_NoReg_gp(cg);
1026         nomem = new_NoMem();
1027         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
1028         arch_set_irn_register(arch_env, res, out_reg);
1029         set_ia32_commutative(res);
1030         goto exchange;
1031
1032 make_shl:
1033         dbgi  = get_irn_dbg_info(node);
1034         block = get_nodes_block(node);
1035         noreg = ia32_new_NoReg_gp(cg);
1036         nomem = new_NoMem();
1037         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
1038         arch_set_irn_register(arch_env, res, out_reg);
1039         goto exchange;
1040
1041 exchange:
1042         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
1043
1044         /* add new ADD/SHL to schedule */
1045         DBG_OPT_LEA2ADD(node, res);
1046
1047         /* exchange the Add and the LEA */
1048         sched_add_before(node, res);
1049         be_peephole_exchange(node, res);
1050 }
1051
1052 /**
1053  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1054  */
1055 static void peephole_ia32_Imul_split(ir_node *imul) {
1056         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1057         const arch_register_t *reg;
1058         ir_node               *load, *block, *base, *index, *mem, *res, *noreg;
1059         dbg_info              *dbgi;
1060         ir_graph              *irg;
1061
1062         if (! is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1063                 /* no memory, imm form ignore */
1064                 return;
1065         }
1066         /* we need a free register */
1067         reg = get_free_gp_reg();
1068         if (reg == NULL)
1069                 return;
1070
1071         /* fine, we can rebuild it */
1072         dbgi  = get_irn_dbg_info(imul);
1073         block = get_nodes_block(imul);
1074         irg   = current_ir_graph;
1075         base  = get_irn_n(imul, n_ia32_IMul_base);
1076         index = get_irn_n(imul, n_ia32_IMul_index);
1077         mem   = get_irn_n(imul, n_ia32_IMul_mem);
1078         load = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1079
1080         /* copy all attributes */
1081         set_irn_pinned(load, get_irn_pinned(imul));
1082         set_ia32_op_type(load, ia32_AddrModeS);
1083         set_ia32_ls_mode(load, get_ia32_ls_mode(imul));
1084
1085         set_ia32_am_scale(load, get_ia32_am_scale(imul));
1086         set_ia32_am_sc(load, get_ia32_am_sc(imul));
1087         set_ia32_am_offs_int(load, get_ia32_am_offs_int(imul));
1088         if (is_ia32_am_sc_sign(imul))
1089                 set_ia32_am_sc_sign(load);
1090         if (is_ia32_use_frame(imul))
1091                 set_ia32_use_frame(load);
1092         set_ia32_frame_ent(load, get_ia32_frame_ent(imul));
1093
1094         sched_add_before(imul, load);
1095
1096         mem = new_rd_Proj(dbgi, irg, block, load, mode_M, pn_ia32_Load_M);
1097         res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1098
1099         arch_set_irn_register(arch_env, res, reg);
1100         be_peephole_new_node(res);
1101
1102         set_irn_n(imul, n_ia32_IMul_mem, mem);
1103         noreg = get_irn_n(imul, n_ia32_IMul_left);
1104         set_irn_n(imul, n_ia32_IMul_left, res);
1105         set_ia32_op_type(imul, ia32_Normal);
1106 }
1107
1108 /**
1109  * Replace xorps r,r and xorpd r,r by pxor r,r
1110  */
1111 static void peephole_ia32_xZero(ir_node *xor) {
1112         set_irn_op(xor, op_ia32_xPzero);
1113 }
1114
1115 /**
1116  * Register a peephole optimisation function.
1117  */
1118 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
1119         assert(op->ops.generic == NULL);
1120         op->ops.generic = (op_func)func;
1121 }
1122
1123 /* Perform peephole-optimizations. */
1124 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
1125 {
1126         cg       = new_cg;
1127         arch_env = cg->arch_env;
1128
1129         /* register peephole optimisations */
1130         clear_irp_opcodes_generic_func();
1131         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1132         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1133         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1134         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1135         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1136         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1137         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1138         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1139         if (! ia32_cg_config.use_imul_mem_imm32)
1140                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1141         if (ia32_cg_config.use_pxor)
1142                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1143
1144         be_peephole_opt(cg->birg);
1145 }
1146
1147 /**
1148  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1149  * all it's Projs are removed as well.
1150  * @param irn  The irn to be removed from schedule
1151  */
1152 static INLINE void try_kill(ir_node *node)
1153 {
1154         if(get_irn_mode(node) == mode_T) {
1155                 const ir_edge_t *edge, *next;
1156                 foreach_out_edge_safe(node, edge, next) {
1157                         ir_node *proj = get_edge_src_irn(edge);
1158                         try_kill(proj);
1159                 }
1160         }
1161
1162         if(get_irn_n_edges(node) != 0)
1163                 return;
1164
1165         if (sched_is_scheduled(node)) {
1166                 sched_remove(node);
1167         }
1168
1169         kill_node(node);
1170 }
1171
1172 static void optimize_conv_store(ir_node *node)
1173 {
1174         ir_node *pred;
1175         ir_node *pred_proj;
1176         ir_mode *conv_mode;
1177         ir_mode *store_mode;
1178
1179         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1180                 return;
1181
1182         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1183         pred_proj = get_irn_n(node, n_ia32_Store_val);
1184         if(is_Proj(pred_proj)) {
1185                 pred = get_Proj_pred(pred_proj);
1186         } else {
1187                 pred = pred_proj;
1188         }
1189         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1190                 return;
1191         if(get_ia32_op_type(pred) != ia32_Normal)
1192                 return;
1193
1194         /* the store only stores the lower bits, so we only need the conv
1195          * it it shrinks the mode */
1196         conv_mode  = get_ia32_ls_mode(pred);
1197         store_mode = get_ia32_ls_mode(node);
1198         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1199                 return;
1200
1201         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1202         if(get_irn_n_edges(pred_proj) == 0) {
1203                 kill_node(pred_proj);
1204                 if(pred != pred_proj)
1205                         kill_node(pred);
1206         }
1207 }
1208
1209 static void optimize_load_conv(ir_node *node)
1210 {
1211         ir_node *pred, *predpred;
1212         ir_mode *load_mode;
1213         ir_mode *conv_mode;
1214
1215         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1216                 return;
1217
1218         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1219         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1220         if(!is_Proj(pred))
1221                 return;
1222
1223         predpred = get_Proj_pred(pred);
1224         if(!is_ia32_Load(predpred))
1225                 return;
1226
1227         /* the load is sign extending the upper bits, so we only need the conv
1228          * if it shrinks the mode */
1229         load_mode = get_ia32_ls_mode(predpred);
1230         conv_mode = get_ia32_ls_mode(node);
1231         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1232                 return;
1233
1234         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1235                 /* change the load if it has only 1 user */
1236                 if(get_irn_n_edges(pred) == 1) {
1237                         ir_mode *newmode;
1238                         if(get_mode_sign(conv_mode)) {
1239                                 newmode = find_signed_mode(load_mode);
1240                         } else {
1241                                 newmode = find_unsigned_mode(load_mode);
1242                         }
1243                         assert(newmode != NULL);
1244                         set_ia32_ls_mode(predpred, newmode);
1245                 } else {
1246                         /* otherwise we have to keep the conv */
1247                         return;
1248                 }
1249         }
1250
1251         /* kill the conv */
1252         exchange(node, pred);
1253 }
1254
1255 static void optimize_conv_conv(ir_node *node)
1256 {
1257         ir_node *pred_proj, *pred, *result_conv;
1258         ir_mode *pred_mode, *conv_mode;
1259         int      conv_mode_bits;
1260         int      pred_mode_bits;
1261
1262         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1263                 return;
1264
1265         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1266         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1267         if(is_Proj(pred_proj))
1268                 pred = get_Proj_pred(pred_proj);
1269         else
1270                 pred = pred_proj;
1271
1272         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1273                 return;
1274
1275         /* we know that after a conv, the upper bits are sign extended
1276          * so we only need the 2nd conv if it shrinks the mode */
1277         conv_mode      = get_ia32_ls_mode(node);
1278         conv_mode_bits = get_mode_size_bits(conv_mode);
1279         pred_mode      = get_ia32_ls_mode(pred);
1280         pred_mode_bits = get_mode_size_bits(pred_mode);
1281
1282         if(conv_mode_bits == pred_mode_bits
1283                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1284                 result_conv = pred_proj;
1285         } else if(conv_mode_bits <= pred_mode_bits) {
1286                 /* if 2nd conv is smaller then first conv, then we can always take the
1287                  * 2nd conv */
1288                 if(get_irn_n_edges(pred_proj) == 1) {
1289                         result_conv = pred_proj;
1290                         set_ia32_ls_mode(pred, conv_mode);
1291
1292                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1293                         if (get_mode_size_bits(conv_mode) == 8) {
1294                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1295                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1296                         }
1297                 } else {
1298                         /* we don't want to end up with 2 loads, so we better do nothing */
1299                         if(get_irn_mode(pred) == mode_T) {
1300                                 return;
1301                         }
1302
1303                         result_conv = exact_copy(pred);
1304                         set_ia32_ls_mode(result_conv, conv_mode);
1305
1306                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1307                         if (get_mode_size_bits(conv_mode) == 8) {
1308                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1309                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1310                         }
1311                 }
1312         } else {
1313                 /* if both convs have the same sign, then we can take the smaller one */
1314                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1315                         result_conv = pred_proj;
1316                 } else {
1317                         /* no optimisation possible if smaller conv is sign-extend */
1318                         if(mode_is_signed(pred_mode)) {
1319                                 return;
1320                         }
1321                         /* we can take the smaller conv if it is unsigned */
1322                         result_conv = pred_proj;
1323                 }
1324         }
1325
1326         /* kill the conv */
1327         exchange(node, result_conv);
1328
1329         if(get_irn_n_edges(pred_proj) == 0) {
1330                 kill_node(pred_proj);
1331                 if(pred != pred_proj)
1332                         kill_node(pred);
1333         }
1334         optimize_conv_conv(result_conv);
1335 }
1336
1337 static void optimize_node(ir_node *node, void *env)
1338 {
1339         (void) env;
1340
1341         optimize_load_conv(node);
1342         optimize_conv_store(node);
1343         optimize_conv_conv(node);
1344 }
1345
1346 /**
1347  * Performs conv and address mode optimization.
1348  */
1349 void ia32_optimize_graph(ia32_code_gen_t *cg)
1350 {
1351         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1352
1353         if (cg->dump)
1354                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1355 }
1356
1357 void ia32_init_optimize(void)
1358 {
1359         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1360 }