nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * This file is part of libFirm.
   3  * Copyright (C) 2012 University of Karlsruhe.
   4  */
   5
   6 /**
   7  * @file
   8  * @brief       Implements several optimizations for IA32.
   9  * @author      Matthias Braun, Christian Wuerdig
  10  */
  11 #include "config.h"
  12
  13 #include "irnode.h"
  14 #include "irprog_t.h"
  15 #include "ircons.h"
  16 #include "irtools.h"
  17 #include "firm_types.h"
  18 #include "iredges.h"
  19 #include "tv.h"
  20 #include "irgmod.h"
  21 #include "irgwalk.h"
  22 #include "heights.h"
  23 #include "irprintf.h"
  24 #include "irdump.h"
  25 #include "error.h"
  26 #include "firmstat_t.h"
  27
  28 #include "be_t.h"
  29 #include "beabi.h"
  30 #include "benode.h"
  31 #include "besched.h"
  32 #include "bepeephole.h"
  33
  34 #include "ia32_new_nodes.h"
  35 #include "ia32_optimize.h"
  36 #include "bearch_ia32_t.h"
  37 #include "gen_ia32_regalloc_if.h"
  38 #include "ia32_common_transform.h"
  39 #include "ia32_transform.h"
  40 #include "ia32_dbg_stat.h"
  41 #include "ia32_architecture.h"
  42
  43 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  44
  45 static void copy_mark(const ir_node *old, ir_node *newn)
  46 {
  47         if (is_ia32_is_reload(old))
  48                 set_ia32_is_reload(newn);
  49         if (is_ia32_is_spill(old))
  50                 set_ia32_is_spill(newn);
  51         if (is_ia32_is_remat(old))
  52                 set_ia32_is_remat(newn);
  53 }
  54
  55 typedef enum produces_flag_t {
  56         produces_no_flag,
  57         produces_zero_sign,
  58         produces_zero_in_carry
  59 } produces_flag_t;
  60
  61 /**
  62  * Return which usable flag the given node produces about the result.
  63  * That is zero (ZF) and sign(SF).
  64  * We do not check for carry (CF) or overflow (OF).
  65  *
  66  * @param node  the node to check
  67  * @param pn    the projection number of the used result
  68  */
  69 static produces_flag_t check_produces_zero_sign(ir_node *node, int pn)
  70 {
  71         ir_node                     *count;
  72         const ia32_immediate_attr_t *imm_attr;
  73
  74         if (!is_ia32_irn(node))
  75                 return produces_no_flag;
  76
  77         switch (get_ia32_irn_opcode(node)) {
  78                 case iro_ia32_Add:
  79                 case iro_ia32_Adc:
  80                 case iro_ia32_And:
  81                 case iro_ia32_Or:
  82                 case iro_ia32_Xor:
  83                 case iro_ia32_Sub:
  84                 case iro_ia32_Sbb:
  85                 case iro_ia32_Neg:
  86                 case iro_ia32_Inc:
  87                 case iro_ia32_Dec:
  88                         break;
  89
  90                 case iro_ia32_ShlD:
  91                 case iro_ia32_ShrD:
  92                         assert((int)n_ia32_ShlD_count == (int)n_ia32_ShrD_count);
  93                         count = get_irn_n(node, n_ia32_ShlD_count);
  94                         goto check_shift_amount;
  95
  96                 case iro_ia32_Shl:
  97                 case iro_ia32_Shr:
  98                 case iro_ia32_Sar:
  99                         assert((int)n_ia32_Shl_count == (int)n_ia32_Shr_count
 100                                         && (int)n_ia32_Shl_count == (int)n_ia32_Sar_count);
 101                         count = get_irn_n(node, n_ia32_Shl_count);
 102 check_shift_amount:
 103                         /* when shift count is zero the flags are not affected, so we can only
 104                          * do this for constants != 0 */
 105                         if (!is_ia32_Immediate(count))
 106                                 return produces_no_flag;
 107
 108                         imm_attr = get_ia32_immediate_attr_const(count);
 109                         if (imm_attr->symconst != NULL)
 110                                 return produces_no_flag;
 111                         if ((imm_attr->offset & 0x1f) == 0)
 112                                 return produces_no_flag;
 113                         break;
 114
 115                 case iro_ia32_Mul:
 116                         return pn == pn_ia32_Mul_res_high ?
 117                                 produces_zero_in_carry : produces_no_flag;
 118
 119                 default:
 120                         return produces_no_flag;
 121         }
 122
 123         return pn == pn_ia32_res ? produces_zero_sign : produces_no_flag;
 124 }
 125
 126 /**
 127  * Replace Cmp(x, 0) by a Test(x, x)
 128  */
 129 static void peephole_ia32_Cmp(ir_node *const node)
 130 {
 131         if (get_ia32_op_type(node) != ia32_Normal)
 132                 return;
 133
 134         ir_node *const right = get_irn_n(node, n_ia32_Cmp_right);
 135         if (!is_ia32_Immediate(right))
 136                 return;
 137
 138         ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 139         if (imm->symconst != NULL || imm->offset != 0)
 140                 return;
 141
 142         dbg_info *const dbgi         = get_irn_dbg_info(node);
 143         ir_node  *const block        = get_nodes_block(node);
 144         ir_graph *const irg          = get_Block_irg(block);
 145         ir_node  *const noreg        = ia32_new_NoReg_gp(irg);
 146         ir_node  *const nomem        = get_irg_no_mem(irg);
 147         ir_node  *const op           = get_irn_n(node, n_ia32_Cmp_left);
 148         int       const ins_permuted = get_ia32_attr(node)->data.ins_permuted;
 149
 150         ir_mode *const ls_mode = get_ia32_ls_mode(node);
 151         ir_node *const test    = get_mode_size_bits(ls_mode) == 8
 152                 ? new_bd_ia32_Test_8bit(dbgi, block, noreg, noreg, nomem, op, op, ins_permuted)
 153                 : new_bd_ia32_Test     (dbgi, block, noreg, noreg, nomem, op, op, ins_permuted);
 154         set_ia32_ls_mode(test, ls_mode);
 155
 156         arch_register_t const *const reg = arch_get_irn_register_out(node, pn_ia32_Cmp_eflags);
 157         arch_set_irn_register_out(test, pn_ia32_Test_eflags, reg);
 158
 159         foreach_out_edge_safe(node, edge) {
 160                 ir_node *const user = get_edge_src_irn(edge);
 161
 162                 if (is_Proj(user))
 163                         exchange(user, test);
 164         }
 165
 166         sched_add_before(node, test);
 167         copy_mark(node, test);
 168         be_peephole_exchange(node, test);
 169 }
 170
 171 /**
 172  * Peephole optimization for Test instructions.
 173  * - Remove the Test, if an appropriate flag was produced which is still live
 174  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 175  */
 176 static void peephole_ia32_Test(ir_node *node)
 177 {
 178         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 179         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 180
 181         if (left == right) { /* we need a test for 0 */
 182                 ir_node         *block = get_nodes_block(node);
 183                 int              pn    = pn_ia32_res;
 184                 ir_node         *op    = left;
 185                 ir_node         *flags_proj;
 186                 ir_mode         *flags_mode;
 187                 ir_mode         *op_mode;
 188                 ir_node         *schedpoint;
 189                 produces_flag_t  produced;
 190
 191                 if (get_nodes_block(left) != block)
 192                         return;
 193
 194                 if (is_Proj(op)) {
 195                         pn = get_Proj_proj(op);
 196                         op = get_Proj_pred(op);
 197                 }
 198
 199                 /* walk schedule up and abort when we find left or some other node
 200                  * destroys the flags */
 201                 schedpoint = node;
 202                 for (;;) {
 203                         schedpoint = sched_prev(schedpoint);
 204                         if (schedpoint == op)
 205                                 break;
 206                         if (arch_irn_is(schedpoint, modify_flags))
 207                                 return;
 208                         if (schedpoint == block)
 209                                 panic("couldn't find left");
 210                 }
 211
 212                 produced = check_produces_zero_sign(op, pn);
 213                 if (produced == produces_no_flag)
 214                         return;
 215
 216                 /* make sure users only look at the sign/zero flag */
 217                 foreach_out_edge(node, edge) {
 218                         ir_node              *user = get_edge_src_irn(edge);
 219                         ia32_condition_code_t cc  = get_ia32_condcode(user);
 220
 221                         if (cc == ia32_cc_equal || cc == ia32_cc_not_equal)
 222                                 continue;
 223                         if (produced == produces_zero_sign
 224                                 && (cc == ia32_cc_sign || cc == ia32_cc_not_sign)) {
 225                                 continue;
 226                         }
 227                         return;
 228                 }
 229
 230                 op_mode = get_ia32_ls_mode(op);
 231                 if (op_mode == NULL)
 232                         op_mode = get_irn_mode(op);
 233
 234                 /* Make sure we operate on the same bit size */
 235                 if (get_mode_size_bits(op_mode) != get_mode_size_bits(get_ia32_ls_mode(node)))
 236                         return;
 237
 238                 if (produced == produces_zero_in_carry) {
 239                         /* patch users to look at the carry instead of the zero flag */
 240                         foreach_out_edge(node, edge) {
 241                                 ir_node              *user = get_edge_src_irn(edge);
 242                                 ia32_condition_code_t cc   = get_ia32_condcode(user);
 243
 244                                 switch (cc) {
 245                                 case ia32_cc_equal:     cc = ia32_cc_above_equal; break;
 246                                 case ia32_cc_not_equal: cc = ia32_cc_below;       break;
 247                                 default: panic("unexpected pn");
 248                                 }
 249                                 set_ia32_condcode(user, cc);
 250                         }
 251                 }
 252
 253                 if (get_irn_mode(op) != mode_T) {
 254                         set_irn_mode(op, mode_T);
 255
 256                         /* If there are other users, reroute them to result proj */
 257                         if (get_irn_n_edges(op) != 2) {
 258                                 ir_node *res = new_r_Proj(op, mode_Iu, pn_ia32_res);
 259                                 edges_reroute_except(op, res, res);
 260                         }
 261                 } else {
 262                         if (get_irn_n_edges(left) == 2)
 263                                 kill_node(left);
 264                 }
 265
 266                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 267                 flags_proj = new_r_Proj(op, flags_mode, pn_ia32_flags);
 268                 arch_set_irn_register(flags_proj, &ia32_registers[REG_EFLAGS]);
 269
 270                 assert(get_irn_mode(node) != mode_T);
 271
 272                 be_peephole_exchange(node, flags_proj);
 273         } else if (is_ia32_Immediate(right)) {
 274                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 275                 unsigned                           offset;
 276
 277                 /* A test with a symconst is rather strange, but better safe than sorry */
 278                 if (imm->symconst != NULL)
 279                         return;
 280
 281                 offset = imm->offset;
 282                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 283                         ia32_attr_t *const attr = get_ia32_attr(node);
 284                         ir_graph    *const irg  = get_irn_irg(node);
 285
 286                         if ((offset & 0xFFFFFF00) == 0) {
 287                                 /* attr->am_offs += 0; */
 288                         } else if ((offset & 0xFFFF00FF) == 0) {
 289                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >>  8);
 290                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 291                                 attr->am_offs += 1;
 292                         } else if ((offset & 0xFF00FFFF) == 0) {
 293                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >> 16);
 294                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 295                                 attr->am_offs += 2;
 296                         } else if ((offset & 0x00FFFFFF) == 0) {
 297                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >> 24);
 298                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 299                                 attr->am_offs += 3;
 300                         } else {
 301                                 return;
 302                         }
 303                 } else if (offset < 256) {
 304                         arch_register_t const* const reg = arch_get_irn_register(left);
 305
 306                         if (reg != &ia32_registers[REG_EAX] &&
 307                                         reg != &ia32_registers[REG_EBX] &&
 308                                         reg != &ia32_registers[REG_ECX] &&
 309                                         reg != &ia32_registers[REG_EDX]) {
 310                                 return;
 311                         }
 312                 } else {
 313                         return;
 314                 }
 315
 316                 /* Technically we should build a Test8Bit because of the register
 317                  * constraints, but nobody changes registers at this point anymore. */
 318                 set_ia32_ls_mode(node, mode_Bu);
 319         }
 320 }
 321
 322 /**
 323  * AMD Athlon works faster when RET is not destination of
 324  * conditional jump or directly preceded by other jump instruction.
 325  * Can be avoided by placing a Rep prefix before the return.
 326  */
 327 static void peephole_ia32_Return(ir_node *node)
 328 {
 329         if (!ia32_cg_config.use_pad_return)
 330                 return;
 331
 332         /* check if this return is the first on the block */
 333         sched_foreach_reverse_from(node, irn) {
 334                 switch (get_irn_opcode(irn)) {
 335                 case beo_Return:
 336                         /* the return node itself, ignore */
 337                         continue;
 338                 case iro_Start:
 339                 case beo_Start:
 340                         /* ignore no code generated */
 341                         continue;
 342                 case beo_IncSP:
 343                         /* arg, IncSP 0 nodes might occur, ignore these */
 344                         if (be_get_IncSP_offset(irn) == 0)
 345                                 continue;
 346                         return;
 347                 case iro_Phi:
 348                         continue;
 349                 default:
 350                         return;
 351                 }
 352         }
 353
 354         /* ensure, that the 3 byte return is generated */
 355         be_Return_set_emit_pop(node, 1);
 356 }
 357
 358 /* only optimize up to 48 stores behind IncSPs */
 359 #define MAXPUSH_OPTIMIZE    48
 360
 361 /**
 362  * Tries to create Push's from IncSP, Store combinations.
 363  * The Stores are replaced by Push's, the IncSP is modified
 364  * (possibly into IncSP 0, but not removed).
 365  */
 366 static void peephole_IncSP_Store_to_push(ir_node *irn)
 367 {
 368         int       i;
 369         int       maxslot;
 370         ir_node  *node;
 371         ir_node  *stores[MAXPUSH_OPTIMIZE];
 372         ir_node  *block;
 373         ir_graph *irg;
 374         ir_node  *curr_sp;
 375         ir_mode  *spmode;
 376         ir_node  *first_push = NULL;
 377
 378         memset(stores, 0, sizeof(stores));
 379
 380         int inc_ofs = be_get_IncSP_offset(irn);
 381         if (inc_ofs < 4)
 382                 return;
 383
 384         /*
 385          * We first walk the schedule after the IncSP node as long as we find
 386          * suitable Stores that could be transformed to a Push.
 387          * We save them into the stores array which is sorted by the frame offset/4
 388          * attached to the node
 389          */
 390         maxslot = -1;
 391         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 392                 ir_node *mem;
 393                 int offset;
 394                 int storeslot;
 395
 396                 /* it has to be a Store */
 397                 if (!is_ia32_Store(node))
 398                         break;
 399
 400                 /* it has to use our sp value */
 401                 if (get_irn_n(node, n_ia32_base) != irn)
 402                         continue;
 403                 /* Store has to be attached to NoMem */
 404                 mem = get_irn_n(node, n_ia32_mem);
 405                 if (!is_NoMem(mem))
 406                         continue;
 407
 408                 /* unfortunately we can't support the full AMs possible for push at the
 409                  * moment. TODO: fix this */
 410                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 411                         break;
 412
 413                 offset = get_ia32_am_offs_int(node);
 414                 /* we should NEVER access uninitialized stack BELOW the current SP */
 415                 assert(offset >= 0);
 416
 417                 /* storing at half-slots is bad */
 418                 if ((offset & 3) != 0)
 419                         break;
 420
 421                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 422                         continue;
 423                 storeslot = offset >> 2;
 424
 425                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 426                 if (stores[storeslot] != NULL)
 427                         break;
 428
 429                 stores[storeslot] = node;
 430                 if (storeslot > maxslot)
 431                         maxslot = storeslot;
 432         }
 433
 434         curr_sp = irn;
 435
 436         for (i = -1; i < maxslot; ++i) {
 437                 if (stores[i + 1] == NULL)
 438                         break;
 439         }
 440
 441         /* walk through the Stores and create Pushs for them */
 442         block  = get_nodes_block(irn);
 443         spmode = get_irn_mode(irn);
 444         irg    = get_irn_irg(irn);
 445         for (; i >= 0; --i) {
 446                 const arch_register_t *spreg;
 447                 ir_node *push;
 448                 ir_node *val, *mem, *mem_proj;
 449                 ir_node *store = stores[i];
 450                 ir_node *noreg = ia32_new_NoReg_gp(irg);
 451
 452                 val = get_irn_n(store, n_ia32_unary_op);
 453                 mem = get_irn_n(store, n_ia32_mem);
 454                 spreg = arch_get_irn_register(curr_sp);
 455
 456                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg,
 457                                         mem, val, curr_sp);
 458                 copy_mark(store, push);
 459
 460                 if (first_push == NULL)
 461                         first_push = push;
 462
 463                 sched_add_after(skip_Proj(curr_sp), push);
 464
 465                 /* create stackpointer Proj */
 466                 curr_sp = new_r_Proj(push, spmode, pn_ia32_Push_stack);
 467                 arch_set_irn_register(curr_sp, spreg);
 468
 469                 /* create memory Proj */
 470                 mem_proj = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 471
 472                 /* rewire Store Projs */
 473                 foreach_out_edge_safe(store, edge) {
 474                         ir_node *proj = get_edge_src_irn(edge);
 475                         if (!is_Proj(proj))
 476                                 continue;
 477                         switch (get_Proj_proj(proj)) {
 478                         case pn_ia32_Store_M:
 479                                 exchange(proj, mem_proj);
 480                                 break;
 481                         default:
 482                                 panic("unexpected Proj on Store->IncSp");
 483                         }
 484                 }
 485
 486                 /* use the memproj now */
 487                 be_peephole_exchange(store, push);
 488
 489                 inc_ofs -= 4;
 490         }
 491
 492         foreach_out_edge_safe(irn, edge) {
 493                 ir_node *const src = get_edge_src_irn(edge);
 494                 int      const pos = get_edge_src_pos(edge);
 495
 496                 if (src == first_push)
 497                         continue;
 498
 499                 set_irn_n(src, pos, curr_sp);
 500         }
 501
 502         be_set_IncSP_offset(irn, inc_ofs);
 503 }
 504
 505 /**
 506  * Return true if a mode can be stored in the GP register set
 507  */
 508 static inline int mode_needs_gp_reg(ir_mode *mode)
 509 {
 510         if (mode == ia32_mode_fpcw)
 511                 return 0;
 512         if (get_mode_size_bits(mode) > 32)
 513                 return 0;
 514         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 515 }
 516
 517 /**
 518  * Tries to create Pops from Load, IncSP combinations.
 519  * The Loads are replaced by Pops, the IncSP is modified
 520  * (possibly into IncSP 0, but not removed).
 521  */
 522 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 523 {
 524         const arch_register_t *esp = &ia32_registers[REG_ESP];
 525         int      i, maxslot, ofs;
 526         ir_node  *node, *pred_sp, *block;
 527         ir_node  *loads[MAXPUSH_OPTIMIZE];
 528         unsigned regmask = 0;
 529         unsigned copymask = ~0;
 530
 531         memset(loads, 0, sizeof(loads));
 532
 533         int inc_ofs = -be_get_IncSP_offset(irn);
 534         if (inc_ofs < 4)
 535                 return;
 536
 537         /*
 538          * We first walk the schedule before the IncSP node as long as we find
 539          * suitable Loads that could be transformed to a Pop.
 540          * We save them into the stores array which is sorted by the frame offset/4
 541          * attached to the node
 542          */
 543         maxslot = -1;
 544         pred_sp = be_get_IncSP_pred(irn);
 545         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 546                 int offset;
 547                 int loadslot;
 548                 const arch_register_t *sreg, *dreg;
 549
 550                 /* it has to be a Load */
 551                 if (!is_ia32_Load(node)) {
 552                         if (be_is_Copy(node)) {
 553                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 554                                         /* not a GP copy, ignore */
 555                                         continue;
 556                                 }
 557                                 dreg = arch_get_irn_register(node);
 558                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 559                                 if (regmask & copymask & (1 << sreg->index)) {
 560                                         break;
 561                                 }
 562                                 if (regmask & copymask & (1 << dreg->index)) {
 563                                         break;
 564                                 }
 565                                 /* we CAN skip Copies if neither the destination nor the source
 566                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 567                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 568                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 569                                 continue;
 570                         }
 571                         break;
 572                 }
 573
 574                 /* we can handle only GP loads */
 575                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 576                         continue;
 577
 578                 /* it has to use our predecessor sp value */
 579                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 580                         /* it would be ok if this load does not use a Pop result,
 581                          * but we do not check this */
 582                         break;
 583                 }
 584
 585                 /* should have NO index */
 586                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 587                         break;
 588
 589                 offset = get_ia32_am_offs_int(node);
 590                 /* we should NEVER access uninitialized stack BELOW the current SP */
 591                 assert(offset >= 0);
 592
 593                 /* storing at half-slots is bad */
 594                 if ((offset & 3) != 0)
 595                         break;
 596
 597                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 598                         continue;
 599                 /* ignore those outside the possible windows */
 600                 if (offset > inc_ofs - 4)
 601                         continue;
 602                 loadslot = offset >> 2;
 603
 604                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 605                 if (loads[loadslot] != NULL)
 606                         break;
 607
 608                 dreg = arch_get_irn_register_out(node, pn_ia32_Load_res);
 609                 if (regmask & (1 << dreg->index)) {
 610                         /* this register is already used */
 611                         break;
 612                 }
 613                 regmask |= 1 << dreg->index;
 614
 615                 loads[loadslot] = node;
 616                 if (loadslot > maxslot)
 617                         maxslot = loadslot;
 618         }
 619
 620         if (maxslot < 0)
 621                 return;
 622
 623         /* find the first slot */
 624         for (i = maxslot; i >= 0; --i) {
 625                 ir_node *load = loads[i];
 626
 627                 if (load == NULL)
 628                         break;
 629         }
 630
 631         ofs = inc_ofs - (maxslot + 1) * 4;
 632         inc_ofs = (i+1) * 4;
 633
 634         /* create a new IncSP if needed */
 635         block = get_nodes_block(irn);
 636         if (inc_ofs > 0) {
 637                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 638                 sched_add_before(irn, pred_sp);
 639         }
 640
 641         /* walk through the Loads and create Pops for them */
 642         for (++i; i <= maxslot; ++i) {
 643                 ir_node *load = loads[i];
 644                 ir_node *mem, *pop;
 645                 const arch_register_t *reg;
 646
 647                 mem = get_irn_n(load, n_ia32_mem);
 648                 reg = arch_get_irn_register_out(load, pn_ia32_Load_res);
 649
 650                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 651                 arch_set_irn_register_out(pop, pn_ia32_Load_res, reg);
 652
 653                 copy_mark(load, pop);
 654
 655                 /* create stackpointer Proj */
 656                 pred_sp = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 657                 arch_set_irn_register(pred_sp, esp);
 658
 659                 sched_add_before(irn, pop);
 660
 661                 /* rewire now */
 662                 foreach_out_edge_safe(load, edge) {
 663                         ir_node *proj = get_edge_src_irn(edge);
 664
 665                         set_Proj_pred(proj, pop);
 666                 }
 667
 668                 /* we can remove the Load now */
 669                 sched_remove(load);
 670                 kill_node(load);
 671         }
 672
 673         be_set_IncSP_offset(irn, -ofs);
 674         be_set_IncSP_pred(irn, pred_sp);
 675 }
 676
 677
 678 /**
 679  * Find a free GP register if possible, else return NULL.
 680  */
 681 static const arch_register_t *get_free_gp_reg(ir_graph *irg)
 682 {
 683         be_irg_t *birg = be_birg_from_irg(irg);
 684         int i;
 685
 686         for (i = 0; i < N_ia32_gp_REGS; ++i) {
 687                 const arch_register_t *reg = &ia32_reg_classes[CLASS_ia32_gp].regs[i];
 688                 if (!rbitset_is_set(birg->allocatable_regs, reg->global_index))
 689                         continue;
 690
 691                 if (be_peephole_get_value(reg->global_index) == NULL)
 692                         return reg;
 693         }
 694
 695         return NULL;
 696 }
 697
 698 /**
 699  * Creates a Pop instruction before the given schedule point.
 700  *
 701  * @param dbgi        debug info
 702  * @param block       the block
 703  * @param stack       the previous stack value
 704  * @param schedpoint  the new node is added before this node
 705  * @param reg         the register to pop
 706  *
 707  * @return the new stack value
 708  */
 709 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 710                            ir_node *stack, ir_node *schedpoint,
 711                            const arch_register_t *reg)
 712 {
 713         const arch_register_t *esp = &ia32_registers[REG_ESP];
 714         ir_graph *irg = get_irn_irg(block);
 715         ir_node *pop;
 716         ir_node *keep;
 717         ir_node *val;
 718         ir_node *in[1];
 719
 720         pop   = new_bd_ia32_Pop(dbgi, block, get_irg_no_mem(irg), stack);
 721
 722         stack = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 723         arch_set_irn_register(stack, esp);
 724         val   = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_res);
 725         arch_set_irn_register(val, reg);
 726
 727         sched_add_before(schedpoint, pop);
 728
 729         in[0] = val;
 730         keep  = be_new_Keep(block, 1, in);
 731         sched_add_before(schedpoint, keep);
 732
 733         return stack;
 734 }
 735
 736 /**
 737  * Optimize an IncSp by replacing it with Push/Pop.
 738  */
 739 static void peephole_be_IncSP(ir_node *node)
 740 {
 741         const arch_register_t *esp = &ia32_registers[REG_ESP];
 742         const arch_register_t *reg;
 743         dbg_info              *dbgi;
 744         ir_node               *block;
 745         ir_node               *stack;
 746         int                    offset;
 747
 748         /* first optimize incsp->incsp combinations */
 749         node = be_peephole_IncSP_IncSP(node);
 750
 751         /* transform IncSP->Store combinations to Push where possible */
 752         peephole_IncSP_Store_to_push(node);
 753
 754         /* transform Load->IncSP combinations to Pop where possible */
 755         peephole_Load_IncSP_to_pop(node);
 756
 757         if (arch_get_irn_register(node) != esp)
 758                 return;
 759
 760         /* replace IncSP -4 by Pop freereg when possible */
 761         offset = be_get_IncSP_offset(node);
 762         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 763             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 764             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 765             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 766                 return;
 767
 768         if (offset < 0) {
 769                 /* we need a free register for pop */
 770                 reg = get_free_gp_reg(get_irn_irg(node));
 771                 if (reg == NULL)
 772                         return;
 773
 774                 dbgi  = get_irn_dbg_info(node);
 775                 block = get_nodes_block(node);
 776                 stack = be_get_IncSP_pred(node);
 777
 778                 stack = create_pop(dbgi, block, stack, node, reg);
 779
 780                 if (offset == -8) {
 781                         stack = create_pop(dbgi, block, stack, node, reg);
 782                 }
 783         } else {
 784                 dbgi  = get_irn_dbg_info(node);
 785                 block = get_nodes_block(node);
 786                 stack = be_get_IncSP_pred(node);
 787                 stack = new_bd_ia32_PushEax(dbgi, block, stack);
 788                 arch_set_irn_register(stack, esp);
 789                 sched_add_before(node, stack);
 790
 791                 if (offset == +8) {
 792                         stack = new_bd_ia32_PushEax(dbgi, block, stack);
 793                         arch_set_irn_register(stack, esp);
 794                         sched_add_before(node, stack);
 795                 }
 796         }
 797
 798         be_peephole_exchange(node, stack);
 799 }
 800
 801 /**
 802  * Peephole optimisation for ia32_Const's
 803  */
 804 static void peephole_ia32_Const(ir_node *node)
 805 {
 806         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 807         const arch_register_t       *reg;
 808         ir_node                     *block;
 809         dbg_info                    *dbgi;
 810         ir_node                     *xorn;
 811
 812         /* try to transform a mov 0, reg to xor reg reg */
 813         if (attr->offset != 0 || attr->symconst != NULL)
 814                 return;
 815         if (ia32_cg_config.use_mov_0)
 816                 return;
 817         /* xor destroys the flags, so no-one must be using them */
 818         if (be_peephole_get_value(REG_EFLAGS) != NULL)
 819                 return;
 820
 821         reg = arch_get_irn_register(node);
 822         assert(be_peephole_get_reg_value(reg) == NULL);
 823
 824         /* create xor(produceval, produceval) */
 825         block = get_nodes_block(node);
 826         dbgi  = get_irn_dbg_info(node);
 827         xorn  = new_bd_ia32_Xor0(dbgi, block);
 828         arch_set_irn_register(xorn, reg);
 829
 830         sched_add_before(node, xorn);
 831
 832         copy_mark(node, xorn);
 833         be_peephole_exchange(node, xorn);
 834 }
 835
 836 static inline int is_noreg(const ir_node *node)
 837 {
 838         return is_ia32_NoReg_GP(node);
 839 }
 840
 841 ir_node *ia32_immediate_from_long(long val)
 842 {
 843         ir_graph *irg         = current_ir_graph;
 844         ir_node  *start_block = get_irg_start_block(irg);
 845         ir_node  *immediate
 846                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
 847         arch_set_irn_register(immediate, &ia32_registers[REG_GP_NOREG]);
 848
 849         return immediate;
 850 }
 851
 852 static ir_node *create_immediate_from_am(const ir_node *node)
 853 {
 854         ir_node   *block   = get_nodes_block(node);
 855         int        offset  = get_ia32_am_offs_int(node);
 856         int        sc_sign = is_ia32_am_sc_sign(node);
 857         const ia32_attr_t *attr = get_ia32_attr_const(node);
 858         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
 859         ir_entity *entity  = get_ia32_am_sc(node);
 860         ir_node   *res;
 861
 862         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
 863                                     offset);
 864         arch_set_irn_register(res, &ia32_registers[REG_GP_NOREG]);
 865         return res;
 866 }
 867
 868 static int is_am_one(const ir_node *node)
 869 {
 870         int        offset  = get_ia32_am_offs_int(node);
 871         ir_entity *entity  = get_ia32_am_sc(node);
 872
 873         return offset == 1 && entity == NULL;
 874 }
 875
 876 static int is_am_minus_one(const ir_node *node)
 877 {
 878         int        offset  = get_ia32_am_offs_int(node);
 879         ir_entity *entity  = get_ia32_am_sc(node);
 880
 881         return offset == -1 && entity == NULL;
 882 }
 883
 884 /**
 885  * Transforms a LEA into an Add or SHL if possible.
 886  */
 887 static void peephole_ia32_Lea(ir_node *node)
 888 {
 889         ir_node               *base;
 890         ir_node               *index;
 891         const arch_register_t *base_reg;
 892         const arch_register_t *index_reg;
 893         const arch_register_t *out_reg;
 894         int                    scale;
 895         int                    has_immediates;
 896         ir_node               *op1;
 897         ir_node               *op2;
 898         dbg_info              *dbgi;
 899         ir_node               *block;
 900         ir_node               *res;
 901
 902         assert(is_ia32_Lea(node));
 903
 904         /* we can only do this if it is allowed to clobber the flags */
 905         if (be_peephole_get_value(REG_EFLAGS) != NULL)
 906                 return;
 907
 908         base  = get_irn_n(node, n_ia32_Lea_base);
 909         index = get_irn_n(node, n_ia32_Lea_index);
 910
 911         if (is_noreg(base)) {
 912                 base     = NULL;
 913                 base_reg = NULL;
 914         } else {
 915                 base_reg = arch_get_irn_register(base);
 916         }
 917         if (is_noreg(index)) {
 918                 index     = NULL;
 919                 index_reg = NULL;
 920         } else {
 921                 index_reg = arch_get_irn_register(index);
 922         }
 923
 924         if (base == NULL && index == NULL) {
 925                 /* we shouldn't construct these in the first place... */
 926 #ifdef DEBUG_libfirm
 927                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 928 #endif
 929                 return;
 930         }
 931
 932         out_reg = arch_get_irn_register(node);
 933         scale   = get_ia32_am_scale(node);
 934         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 935         /* check if we have immediates values (frame entities should already be
 936          * expressed in the offsets) */
 937         if (get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 938                 has_immediates = 1;
 939         } else {
 940                 has_immediates = 0;
 941         }
 942
 943         /* we can transform leas where the out register is the same as either the
 944          * base or index register back to an Add or Shl */
 945         if (out_reg == base_reg) {
 946                 if (index == NULL) {
 947 #ifdef DEBUG_libfirm
 948                         if (!has_immediates) {
 949                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 950                                            "just a copy\n");
 951                         }
 952 #endif
 953                         op1 = base;
 954                         goto make_add_immediate;
 955                 }
 956                 if (scale == 0 && !has_immediates) {
 957                         op1 = base;
 958                         op2 = index;
 959                         goto make_add;
 960                 }
 961                 /* can't create an add */
 962                 return;
 963         } else if (out_reg == index_reg) {
 964                 if (base == NULL) {
 965                         if (has_immediates && scale == 0) {
 966                                 op1 = index;
 967                                 goto make_add_immediate;
 968                         } else if (!has_immediates && scale > 0) {
 969                                 op1 = index;
 970                                 op2 = ia32_immediate_from_long(scale);
 971                                 goto make_shl;
 972                         } else if (!has_immediates) {
 973 #ifdef DEBUG_libfirm
 974                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 975                                            "just a copy\n");
 976 #endif
 977                         }
 978                 } else if (scale == 0 && !has_immediates) {
 979                         op1 = index;
 980                         op2 = base;
 981                         goto make_add;
 982                 }
 983                 /* can't create an add */
 984                 return;
 985         } else {
 986                 /* can't create an add */
 987                 return;
 988         }
 989
 990 make_add_immediate:
 991         if (ia32_cg_config.use_incdec) {
 992                 if (is_am_one(node)) {
 993                         dbgi  = get_irn_dbg_info(node);
 994                         block = get_nodes_block(node);
 995                         res   = new_bd_ia32_Inc(dbgi, block, op1);
 996                         arch_set_irn_register(res, out_reg);
 997                         goto exchange;
 998                 }
 999                 if (is_am_minus_one(node)) {
1000                         dbgi  = get_irn_dbg_info(node);
1001                         block = get_nodes_block(node);
1002                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1003                         arch_set_irn_register(res, out_reg);
1004                         goto exchange;
1005                 }
1006         }
1007         op2 = create_immediate_from_am(node);
1008
1009 make_add:
1010         dbgi  = get_irn_dbg_info(node);
1011         block = get_nodes_block(node);
1012         ir_graph *irg   = get_irn_irg(node);
1013         ir_node  *noreg = ia32_new_NoReg_gp(irg);
1014         ir_node  *nomem = get_irg_no_mem(irg);
1015         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1016         arch_set_irn_register(res, out_reg);
1017         set_ia32_commutative(res);
1018         goto exchange;
1019
1020 make_shl:
1021         dbgi  = get_irn_dbg_info(node);
1022         block = get_nodes_block(node);
1023         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1024         arch_set_irn_register(res, out_reg);
1025         goto exchange;
1026
1027 exchange:
1028         SET_IA32_ORIG_NODE(res, node);
1029
1030         /* add new ADD/SHL to schedule */
1031         DBG_OPT_LEA2ADD(node, res);
1032
1033         /* exchange the Add and the LEA */
1034         sched_add_before(node, res);
1035         copy_mark(node, res);
1036         be_peephole_exchange(node, res);
1037 }
1038
1039 /**
1040  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1041  */
1042 static void peephole_ia32_Imul_split(ir_node *imul)
1043 {
1044         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1045         const arch_register_t *reg;
1046         ir_node               *res;
1047
1048         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1049                 /* no memory, imm form ignore */
1050                 return;
1051         }
1052         /* we need a free register */
1053         reg = get_free_gp_reg(get_irn_irg(imul));
1054         if (reg == NULL)
1055                 return;
1056
1057         /* fine, we can rebuild it */
1058         res = ia32_turn_back_am(imul);
1059         arch_set_irn_register(res, reg);
1060 }
1061
1062 /**
1063  * Replace xorps r,r and xorpd r,r by pxor r,r
1064  */
1065 static void peephole_ia32_xZero(ir_node *xorn)
1066 {
1067         set_irn_op(xorn, op_ia32_xPzero);
1068 }
1069
1070 /**
1071  * Replace 16bit sign extension from ax to eax by shorter cwtl
1072  */
1073 static void peephole_ia32_Conv_I2I(ir_node *node)
1074 {
1075         const arch_register_t *eax          = &ia32_registers[REG_EAX];
1076         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1077         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1078         dbg_info              *dbgi;
1079         ir_node               *block;
1080         ir_node               *cwtl;
1081
1082         if (get_mode_size_bits(smaller_mode) != 16 ||
1083                         !mode_is_signed(smaller_mode)          ||
1084                         eax != arch_get_irn_register(val)      ||
1085                         eax != arch_get_irn_register_out(node, pn_ia32_Conv_I2I_res))
1086                 return;
1087
1088         dbgi  = get_irn_dbg_info(node);
1089         block = get_nodes_block(node);
1090         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1091         arch_set_irn_register(cwtl, eax);
1092         sched_add_before(node, cwtl);
1093         be_peephole_exchange(node, cwtl);
1094 }
1095
1096 /**
1097  * Register a peephole optimisation function.
1098  */
1099 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1100 {
1101         assert(op->ops.generic == NULL);
1102         op->ops.generic = (op_func)func;
1103 }
1104
1105 /* Perform peephole-optimizations. */
1106 void ia32_peephole_optimization(ir_graph *irg)
1107 {
1108         /* we currently do it in 2 passes because:
1109          *    Lea -> Add could be usefull as flag producer for Test later
1110          */
1111
1112         /* pass 1 */
1113         ir_clear_opcodes_generic_func();
1114         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1115         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1116         if (ia32_cg_config.use_short_sex_eax)
1117                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1118         if (ia32_cg_config.use_pxor)
1119                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1120         if (! ia32_cg_config.use_imul_mem_imm32)
1121                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1122         be_peephole_opt(irg);
1123
1124         /* pass 2 */
1125         ir_clear_opcodes_generic_func();
1126         register_peephole_optimisation(op_ia32_Const, peephole_ia32_Const);
1127         register_peephole_optimisation(op_be_IncSP,   peephole_be_IncSP);
1128         register_peephole_optimisation(op_ia32_Test,  peephole_ia32_Test);
1129         register_peephole_optimisation(op_be_Return,  peephole_ia32_Return);
1130         be_peephole_opt(irg);
1131 }
1132
1133 /**
1134  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1135  * all its Projs are removed as well.
1136  * @param irn  The irn to be removed from schedule
1137  */
1138 static inline void try_kill(ir_node *node)
1139 {
1140         if (get_irn_mode(node) == mode_T) {
1141                 foreach_out_edge_safe(node, edge) {
1142                         ir_node *proj = get_edge_src_irn(edge);
1143                         try_kill(proj);
1144                 }
1145         }
1146
1147         if (get_irn_n_edges(node) != 0)
1148                 return;
1149
1150         if (sched_is_scheduled(node)) {
1151                 sched_remove(node);
1152         }
1153
1154         kill_node(node);
1155 }
1156
1157 static void optimize_conv_store(ir_node *node)
1158 {
1159         ir_node *pred;
1160         ir_node *pred_proj;
1161         ir_mode *conv_mode;
1162         ir_mode *store_mode;
1163
1164         if (!is_ia32_Store(node))
1165                 return;
1166
1167         pred_proj = get_irn_n(node, n_ia32_Store_val);
1168         if (is_Proj(pred_proj)) {
1169                 pred = get_Proj_pred(pred_proj);
1170         } else {
1171                 pred = pred_proj;
1172         }
1173         if (!is_ia32_Conv_I2I(pred))
1174                 return;
1175         if (get_ia32_op_type(pred) != ia32_Normal)
1176                 return;
1177
1178         /* the store only stores the lower bits, so we only need the conv
1179          * it it shrinks the mode */
1180         conv_mode  = get_ia32_ls_mode(pred);
1181         store_mode = get_ia32_ls_mode(node);
1182         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1183                 return;
1184
1185         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Store(Conv) (%+F, %+F)\n", node, pred);
1186         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1187         if (get_irn_n_edges(pred_proj) == 0) {
1188                 kill_node(pred_proj);
1189                 if (pred != pred_proj)
1190                         kill_node(pred);
1191         }
1192 }
1193
1194 static void optimize_load_conv(ir_node *node)
1195 {
1196         ir_node *pred, *predpred;
1197         ir_mode *load_mode;
1198         ir_mode *conv_mode;
1199
1200         if (!is_ia32_Conv_I2I(node))
1201                 return;
1202
1203         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1204         if (!is_Proj(pred))
1205                 return;
1206
1207         predpred = get_Proj_pred(pred);
1208         if (!is_ia32_Load(predpred))
1209                 return;
1210
1211         /* the load is sign extending the upper bits, so we only need the conv
1212          * if it shrinks the mode */
1213         load_mode = get_ia32_ls_mode(predpred);
1214         conv_mode = get_ia32_ls_mode(node);
1215         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1216                 return;
1217
1218         if (get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1219                 /* change the load if it has only 1 user */
1220                 if (get_irn_n_edges(pred) == 1) {
1221                         ir_mode *newmode;
1222                         if (get_mode_sign(conv_mode)) {
1223                                 newmode = find_signed_mode(load_mode);
1224                         } else {
1225                                 newmode = find_unsigned_mode(load_mode);
1226                         }
1227                         assert(newmode != NULL);
1228                         set_ia32_ls_mode(predpred, newmode);
1229                 } else {
1230                         /* otherwise we have to keep the conv */
1231                         return;
1232                 }
1233         }
1234
1235         /* kill the conv */
1236         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Conv(Load) (%+F, %+F)\n", node, predpred);
1237         exchange(node, pred);
1238 }
1239
1240 static void optimize_conv_conv(ir_node *node)
1241 {
1242         ir_node *pred_proj, *pred, *result_conv;
1243         ir_mode *pred_mode, *conv_mode;
1244         int      conv_mode_bits;
1245         int      pred_mode_bits;
1246
1247         if (!is_ia32_Conv_I2I(node))
1248                 return;
1249
1250         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1251         if (is_Proj(pred_proj))
1252                 pred = get_Proj_pred(pred_proj);
1253         else
1254                 pred = pred_proj;
1255
1256         if (!is_ia32_Conv_I2I(pred))
1257                 return;
1258
1259         /* we know that after a conv, the upper bits are sign extended
1260          * so we only need the 2nd conv if it shrinks the mode */
1261         conv_mode      = get_ia32_ls_mode(node);
1262         conv_mode_bits = get_mode_size_bits(conv_mode);
1263         pred_mode      = get_ia32_ls_mode(pred);
1264         pred_mode_bits = get_mode_size_bits(pred_mode);
1265
1266         if (conv_mode_bits == pred_mode_bits
1267                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1268                 result_conv = pred_proj;
1269         } else if (conv_mode_bits <= pred_mode_bits) {
1270                 /* if 2nd conv is smaller then first conv, then we can always take the
1271                  * 2nd conv */
1272                 if (get_irn_n_edges(pred_proj) == 1) {
1273                         result_conv = pred_proj;
1274                         set_ia32_ls_mode(pred, conv_mode);
1275
1276                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1277                         if (get_mode_size_bits(conv_mode) == 8) {
1278                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1279                                 set_irn_op(pred, op_ia32_Conv_I2I);
1280                                 arch_set_irn_register_reqs_in(pred, reqs);
1281                         }
1282                 } else {
1283                         /* we don't want to end up with 2 loads, so we better do nothing */
1284                         if (get_irn_mode(pred) == mode_T) {
1285                                 return;
1286                         }
1287
1288                         result_conv = exact_copy(pred);
1289                         set_ia32_ls_mode(result_conv, conv_mode);
1290
1291                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1292                         if (get_mode_size_bits(conv_mode) == 8) {
1293                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1294                                 set_irn_op(result_conv, op_ia32_Conv_I2I);
1295                                 arch_set_irn_register_reqs_in(result_conv, reqs);
1296                         }
1297                 }
1298         } else {
1299                 /* if both convs have the same sign, then we can take the smaller one */
1300                 if (get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1301                         result_conv = pred_proj;
1302                 } else {
1303                         /* no optimisation possible if smaller conv is sign-extend */
1304                         if (mode_is_signed(pred_mode)) {
1305                                 return;
1306                         }
1307                         /* we can take the smaller conv if it is unsigned */
1308                         result_conv = pred_proj;
1309                 }
1310         }
1311
1312         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Conv(Conv) (%+F, %+F)\n", node, pred);
1313         /* Some user (like Phis) won't be happy if we change the mode. */
1314         set_irn_mode(result_conv, get_irn_mode(node));
1315
1316         /* kill the conv */
1317         exchange(node, result_conv);
1318
1319         if (get_irn_n_edges(pred_proj) == 0) {
1320                 kill_node(pred_proj);
1321                 if (pred != pred_proj)
1322                         kill_node(pred);
1323         }
1324         optimize_conv_conv(result_conv);
1325 }
1326
1327 static void optimize_node(ir_node *node, void *env)
1328 {
1329         (void) env;
1330
1331         optimize_load_conv(node);
1332         optimize_conv_store(node);
1333         optimize_conv_conv(node);
1334 }
1335
1336 /**
1337  * Performs conv and address mode optimization.
1338  */
1339 void ia32_optimize_graph(ir_graph *irg)
1340 {
1341         irg_walk_blkwise_graph(irg, NULL, optimize_node, NULL);
1342 }
1343
1344 void ia32_init_optimize(void)
1345 {
1346         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1347 }