nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  */
  25 #include "config.h"
  26
  27 #include "irnode.h"
  28 #include "irprog_t.h"
  29 #include "ircons.h"
  30 #include "irtools.h"
  31 #include "firm_types.h"
  32 #include "iredges.h"
  33 #include "tv.h"
  34 #include "irgmod.h"
  35 #include "irgwalk.h"
  36 #include "heights.h"
  37 #include "irprintf.h"
  38 #include "irdump.h"
  39 #include "error.h"
  40
  41 #include "be_t.h"
  42 #include "beabi.h"
  43 #include "benode.h"
  44 #include "besched.h"
  45 #include "bepeephole.h"
  46
  47 #include "ia32_new_nodes.h"
  48 #include "ia32_optimize.h"
  49 #include "bearch_ia32_t.h"
  50 #include "gen_ia32_regalloc_if.h"
  51 #include "ia32_common_transform.h"
  52 #include "ia32_transform.h"
  53 #include "ia32_dbg_stat.h"
  54 #include "ia32_architecture.h"
  55
  56 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  57
  58 static void copy_mark(const ir_node *old, ir_node *newn)
  59 {
  60         if (is_ia32_is_reload(old))
  61                 set_ia32_is_reload(newn);
  62         if (is_ia32_is_spill(old))
  63                 set_ia32_is_spill(newn);
  64         if (is_ia32_is_remat(old))
  65                 set_ia32_is_remat(newn);
  66 }
  67
  68 typedef enum produces_flag_t {
  69         produces_no_flag,
  70         produces_zero_sign,
  71         produces_zero_in_carry
  72 } produces_flag_t;
  73
  74 /**
  75  * Return which usable flag the given node produces about the result.
  76  * That is zero (ZF) and sign(SF).
  77  * We do not check for carry (CF) or overflow (OF).
  78  *
  79  * @param node  the node to check
  80  * @param pn    the projection number of the used result
  81  */
  82 static produces_flag_t check_produces_zero_sign(ir_node *node, int pn)
  83 {
  84         ir_node                     *count;
  85         const ia32_immediate_attr_t *imm_attr;
  86
  87         if (!is_ia32_irn(node))
  88                 return produces_no_flag;
  89
  90         switch (get_ia32_irn_opcode(node)) {
  91                 case iro_ia32_Add:
  92                 case iro_ia32_Adc:
  93                 case iro_ia32_And:
  94                 case iro_ia32_Or:
  95                 case iro_ia32_Xor:
  96                 case iro_ia32_Sub:
  97                 case iro_ia32_Sbb:
  98                 case iro_ia32_Neg:
  99                 case iro_ia32_Inc:
 100                 case iro_ia32_Dec:
 101                         break;
 102
 103                 case iro_ia32_ShlD:
 104                 case iro_ia32_ShrD:
 105                         assert((int)n_ia32_ShlD_count == (int)n_ia32_ShrD_count);
 106                         count = get_irn_n(node, n_ia32_ShlD_count);
 107                         goto check_shift_amount;
 108
 109                 case iro_ia32_Shl:
 110                 case iro_ia32_Shr:
 111                 case iro_ia32_Sar:
 112                         assert((int)n_ia32_Shl_count == (int)n_ia32_Shr_count
 113                                         && (int)n_ia32_Shl_count == (int)n_ia32_Sar_count);
 114                         count = get_irn_n(node, n_ia32_Shl_count);
 115 check_shift_amount:
 116                         /* when shift count is zero the flags are not affected, so we can only
 117                          * do this for constants != 0 */
 118                         if (!is_ia32_Immediate(count))
 119                                 return produces_no_flag;
 120
 121                         imm_attr = get_ia32_immediate_attr_const(count);
 122                         if (imm_attr->symconst != NULL)
 123                                 return produces_no_flag;
 124                         if ((imm_attr->offset & 0x1f) == 0)
 125                                 return produces_no_flag;
 126                         break;
 127
 128                 case iro_ia32_Mul:
 129                         return pn == pn_ia32_Mul_res_high ?
 130                                 produces_zero_in_carry : produces_no_flag;
 131
 132                 default:
 133                         return produces_no_flag;
 134         }
 135
 136         return pn == pn_ia32_res ? produces_zero_sign : produces_no_flag;
 137 }
 138
 139 /**
 140  * Replace Cmp(x, 0) by a Test(x, x)
 141  */
 142 static void peephole_ia32_Cmp(ir_node *const node)
 143 {
 144         ir_node                     *right;
 145         ir_graph                    *irg;
 146         ia32_immediate_attr_t const *imm;
 147         dbg_info                    *dbgi;
 148         ir_node                     *block;
 149         ir_node                     *noreg;
 150         ir_node                     *nomem;
 151         ir_node                     *op;
 152         ia32_attr_t           const *attr;
 153         int                          ins_permuted;
 154         ir_node                     *test;
 155         arch_register_t       const *reg;
 156
 157         if (get_ia32_op_type(node) != ia32_Normal)
 158                 return;
 159
 160         right = get_irn_n(node, n_ia32_Cmp_right);
 161         if (!is_ia32_Immediate(right))
 162                 return;
 163
 164         imm = get_ia32_immediate_attr_const(right);
 165         if (imm->symconst != NULL || imm->offset != 0)
 166                 return;
 167
 168         dbgi         = get_irn_dbg_info(node);
 169         irg          = get_irn_irg(node);
 170         block        = get_nodes_block(node);
 171         noreg        = ia32_new_NoReg_gp(irg);
 172         nomem        = get_irg_no_mem(current_ir_graph);
 173         op           = get_irn_n(node, n_ia32_Cmp_left);
 174         attr         = get_ia32_attr(node);
 175         ins_permuted = attr->data.ins_permuted;
 176
 177         if (is_ia32_Cmp(node)) {
 178                 test = new_bd_ia32_Test(dbgi, block, noreg, noreg, nomem,
 179                                         op, op, ins_permuted);
 180         } else {
 181                 test = new_bd_ia32_Test8Bit(dbgi, block, noreg, noreg, nomem,
 182                                             op, op, ins_permuted);
 183         }
 184         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 185
 186         reg = arch_get_irn_register_out(node, pn_ia32_Cmp_eflags);
 187         arch_set_irn_register_out(test, pn_ia32_Test_eflags, reg);
 188
 189         foreach_out_edge_safe(node, edge) {
 190                 ir_node *const user = get_edge_src_irn(edge);
 191
 192                 if (is_Proj(user))
 193                         exchange(user, test);
 194         }
 195
 196         sched_add_before(node, test);
 197         copy_mark(node, test);
 198         be_peephole_exchange(node, test);
 199 }
 200
 201 /**
 202  * Peephole optimization for Test instructions.
 203  * - Remove the Test, if an appropriate flag was produced which is still live
 204  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 205  */
 206 static void peephole_ia32_Test(ir_node *node)
 207 {
 208         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 209         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 210
 211         assert((int)n_ia32_Test_left == (int)n_ia32_Test8Bit_left
 212                         && (int)n_ia32_Test_right == (int)n_ia32_Test8Bit_right);
 213
 214         if (left == right) { /* we need a test for 0 */
 215                 ir_node         *block = get_nodes_block(node);
 216                 int              pn    = pn_ia32_res;
 217                 ir_node         *op    = left;
 218                 ir_node         *flags_proj;
 219                 ir_mode         *flags_mode;
 220                 ir_mode         *op_mode;
 221                 ir_node         *schedpoint;
 222                 produces_flag_t  produced;
 223
 224                 if (get_nodes_block(left) != block)
 225                         return;
 226
 227                 if (is_Proj(op)) {
 228                         pn = get_Proj_proj(op);
 229                         op = get_Proj_pred(op);
 230                 }
 231
 232                 /* walk schedule up and abort when we find left or some other node
 233                  * destroys the flags */
 234                 schedpoint = node;
 235                 for (;;) {
 236                         schedpoint = sched_prev(schedpoint);
 237                         if (schedpoint == op)
 238                                 break;
 239                         if (arch_irn_is(schedpoint, modify_flags))
 240                                 return;
 241                         if (schedpoint == block)
 242                                 panic("couldn't find left");
 243                 }
 244
 245                 produced = check_produces_zero_sign(op, pn);
 246                 if (produced == produces_no_flag)
 247                         return;
 248
 249                 /* make sure users only look at the sign/zero flag */
 250                 foreach_out_edge(node, edge) {
 251                         ir_node              *user = get_edge_src_irn(edge);
 252                         ia32_condition_code_t cc  = get_ia32_condcode(user);
 253
 254                         if (cc == ia32_cc_equal || cc == ia32_cc_not_equal)
 255                                 continue;
 256                         if (produced == produces_zero_sign
 257                                 && (cc == ia32_cc_sign || cc == ia32_cc_not_sign)) {
 258                                 continue;
 259                         }
 260                         return;
 261                 }
 262
 263                 op_mode = get_ia32_ls_mode(op);
 264                 if (op_mode == NULL)
 265                         op_mode = get_irn_mode(op);
 266
 267                 /* Make sure we operate on the same bit size */
 268                 if (get_mode_size_bits(op_mode) != get_mode_size_bits(get_ia32_ls_mode(node)))
 269                         return;
 270
 271                 if (produced == produces_zero_in_carry) {
 272                         /* patch users to look at the carry instead of the zero flag */
 273                         foreach_out_edge(node, edge) {
 274                                 ir_node              *user = get_edge_src_irn(edge);
 275                                 ia32_condition_code_t cc   = get_ia32_condcode(user);
 276
 277                                 switch (cc) {
 278                                 case ia32_cc_equal:     cc = ia32_cc_above_equal; break;
 279                                 case ia32_cc_not_equal: cc = ia32_cc_below;       break;
 280                                 default: panic("unexpected pn");
 281                                 }
 282                                 set_ia32_condcode(user, cc);
 283                         }
 284                 }
 285
 286                 if (get_irn_mode(op) != mode_T) {
 287                         set_irn_mode(op, mode_T);
 288
 289                         /* If there are other users, reroute them to result proj */
 290                         if (get_irn_n_edges(op) != 2) {
 291                                 ir_node *res = new_r_Proj(op, mode_Iu, pn_ia32_res);
 292
 293                                 edges_reroute(op, res);
 294                                 /* Reattach the result proj to left */
 295                                 set_Proj_pred(res, op);
 296                         }
 297                 } else {
 298                         if (get_irn_n_edges(left) == 2)
 299                                 kill_node(left);
 300                 }
 301
 302                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 303                 flags_proj = new_r_Proj(op, flags_mode, pn_ia32_flags);
 304                 arch_set_irn_register(flags_proj, &ia32_registers[REG_EFLAGS]);
 305
 306                 assert(get_irn_mode(node) != mode_T);
 307
 308                 be_peephole_exchange(node, flags_proj);
 309         } else if (is_ia32_Immediate(right)) {
 310                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 311                 unsigned                           offset;
 312
 313                 /* A test with a symconst is rather strange, but better safe than sorry */
 314                 if (imm->symconst != NULL)
 315                         return;
 316
 317                 offset = imm->offset;
 318                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 319                         ia32_attr_t *const attr = get_ia32_attr(node);
 320
 321                         if ((offset & 0xFFFFFF00) == 0) {
 322                                 /* attr->am_offs += 0; */
 323                         } else if ((offset & 0xFFFF00FF) == 0) {
 324                                 ir_node *imm_node = ia32_create_Immediate(NULL, 0, offset>>8);
 325                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 326                                 attr->am_offs += 1;
 327                         } else if ((offset & 0xFF00FFFF) == 0) {
 328                                 ir_node *imm_node = ia32_create_Immediate(NULL, 0, offset>>16);
 329                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 330                                 attr->am_offs += 2;
 331                         } else if ((offset & 0x00FFFFFF) == 0) {
 332                                 ir_node *imm_node = ia32_create_Immediate(NULL, 0, offset>>24);
 333                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 334                                 attr->am_offs += 3;
 335                         } else {
 336                                 return;
 337                         }
 338                 } else if (offset < 256) {
 339                         arch_register_t const* const reg = arch_get_irn_register(left);
 340
 341                         if (reg != &ia32_registers[REG_EAX] &&
 342                                         reg != &ia32_registers[REG_EBX] &&
 343                                         reg != &ia32_registers[REG_ECX] &&
 344                                         reg != &ia32_registers[REG_EDX]) {
 345                                 return;
 346                         }
 347                 } else {
 348                         return;
 349                 }
 350
 351                 /* Technically we should build a Test8Bit because of the register
 352                  * constraints, but nobody changes registers at this point anymore. */
 353                 set_ia32_ls_mode(node, mode_Bu);
 354         }
 355 }
 356
 357 /**
 358  * AMD Athlon works faster when RET is not destination of
 359  * conditional jump or directly preceded by other jump instruction.
 360  * Can be avoided by placing a Rep prefix before the return.
 361  */
 362 static void peephole_ia32_Return(ir_node *node)
 363 {
 364         ir_node *irn;
 365
 366         if (!ia32_cg_config.use_pad_return)
 367                 return;
 368
 369         /* check if this return is the first on the block */
 370         sched_foreach_reverse_from(node, irn) {
 371                 switch (get_irn_opcode(irn)) {
 372                 case beo_Return:
 373                         /* the return node itself, ignore */
 374                         continue;
 375                 case iro_Start:
 376                 case beo_Start:
 377                         /* ignore no code generated */
 378                         continue;
 379                 case beo_IncSP:
 380                         /* arg, IncSP 0 nodes might occur, ignore these */
 381                         if (be_get_IncSP_offset(irn) == 0)
 382                                 continue;
 383                         return;
 384                 case iro_Phi:
 385                         continue;
 386                 default:
 387                         return;
 388                 }
 389         }
 390
 391         /* ensure, that the 3 byte return is generated */
 392         be_Return_set_emit_pop(node, 1);
 393 }
 394
 395 /* only optimize up to 48 stores behind IncSPs */
 396 #define MAXPUSH_OPTIMIZE    48
 397
 398 /**
 399  * Tries to create Push's from IncSP, Store combinations.
 400  * The Stores are replaced by Push's, the IncSP is modified
 401  * (possibly into IncSP 0, but not removed).
 402  */
 403 static void peephole_IncSP_Store_to_push(ir_node *irn)
 404 {
 405         int       i;
 406         int       maxslot;
 407         int       inc_ofs;
 408         ir_node  *node;
 409         ir_node  *stores[MAXPUSH_OPTIMIZE];
 410         ir_node  *block;
 411         ir_graph *irg;
 412         ir_node  *curr_sp;
 413         ir_mode  *spmode;
 414         ir_node  *first_push = NULL;
 415
 416         memset(stores, 0, sizeof(stores));
 417
 418         assert(be_is_IncSP(irn));
 419
 420         inc_ofs = be_get_IncSP_offset(irn);
 421         if (inc_ofs < 4)
 422                 return;
 423
 424         /*
 425          * We first walk the schedule after the IncSP node as long as we find
 426          * suitable Stores that could be transformed to a Push.
 427          * We save them into the stores array which is sorted by the frame offset/4
 428          * attached to the node
 429          */
 430         maxslot = -1;
 431         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 432                 ir_node *mem;
 433                 int offset;
 434                 int storeslot;
 435
 436                 /* it has to be a Store */
 437                 if (!is_ia32_Store(node))
 438                         break;
 439
 440                 /* it has to use our sp value */
 441                 if (get_irn_n(node, n_ia32_base) != irn)
 442                         continue;
 443                 /* Store has to be attached to NoMem */
 444                 mem = get_irn_n(node, n_ia32_mem);
 445                 if (!is_NoMem(mem))
 446                         continue;
 447
 448                 /* unfortunately we can't support the full AMs possible for push at the
 449                  * moment. TODO: fix this */
 450                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 451                         break;
 452
 453                 offset = get_ia32_am_offs_int(node);
 454                 /* we should NEVER access uninitialized stack BELOW the current SP */
 455                 assert(offset >= 0);
 456
 457                 /* storing at half-slots is bad */
 458                 if ((offset & 3) != 0)
 459                         break;
 460
 461                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 462                         continue;
 463                 storeslot = offset >> 2;
 464
 465                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 466                 if (stores[storeslot] != NULL)
 467                         break;
 468
 469                 stores[storeslot] = node;
 470                 if (storeslot > maxslot)
 471                         maxslot = storeslot;
 472         }
 473
 474         curr_sp = irn;
 475
 476         for (i = -1; i < maxslot; ++i) {
 477                 if (stores[i + 1] == NULL)
 478                         break;
 479         }
 480
 481         /* walk through the Stores and create Pushs for them */
 482         block  = get_nodes_block(irn);
 483         spmode = get_irn_mode(irn);
 484         irg    = get_irn_irg(irn);
 485         for (; i >= 0; --i) {
 486                 const arch_register_t *spreg;
 487                 ir_node *push;
 488                 ir_node *val, *mem, *mem_proj;
 489                 ir_node *store = stores[i];
 490                 ir_node *noreg = ia32_new_NoReg_gp(irg);
 491
 492                 val = get_irn_n(store, n_ia32_unary_op);
 493                 mem = get_irn_n(store, n_ia32_mem);
 494                 spreg = arch_get_irn_register(curr_sp);
 495
 496                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg,
 497                                         mem, val, curr_sp);
 498                 copy_mark(store, push);
 499
 500                 if (first_push == NULL)
 501                         first_push = push;
 502
 503                 sched_add_after(skip_Proj(curr_sp), push);
 504
 505                 /* create stackpointer Proj */
 506                 curr_sp = new_r_Proj(push, spmode, pn_ia32_Push_stack);
 507                 arch_set_irn_register(curr_sp, spreg);
 508
 509                 /* create memory Proj */
 510                 mem_proj = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 511
 512                 /* rewire Store Projs */
 513                 foreach_out_edge_safe(store, edge) {
 514                         ir_node *proj = get_edge_src_irn(edge);
 515                         if (!is_Proj(proj))
 516                                 continue;
 517                         switch (get_Proj_proj(proj)) {
 518                         case pn_ia32_Store_M:
 519                                 exchange(proj, mem_proj);
 520                                 break;
 521                         default:
 522                                 panic("unexpected Proj on Store->IncSp");
 523                         }
 524                 }
 525
 526                 /* use the memproj now */
 527                 be_peephole_exchange(store, push);
 528
 529                 inc_ofs -= 4;
 530         }
 531
 532         foreach_out_edge_safe(irn, edge) {
 533                 ir_node *const src = get_edge_src_irn(edge);
 534                 int      const pos = get_edge_src_pos(edge);
 535
 536                 if (src == first_push)
 537                         continue;
 538
 539                 set_irn_n(src, pos, curr_sp);
 540         }
 541
 542         be_set_IncSP_offset(irn, inc_ofs);
 543 }
 544
 545 #if 0
 546 /**
 547  * Creates a Push instruction before the given schedule point.
 548  *
 549  * @param dbgi        debug info
 550  * @param block       the block
 551  * @param stack       the previous stack value
 552  * @param schedpoint  the new node is added before this node
 553  * @param reg         the register to pop
 554  *
 555  * @return the new stack value
 556  */
 557 static ir_node *create_push(dbg_info *dbgi, ir_node *block,
 558                             ir_node *stack, ir_node *schedpoint)
 559 {
 560         const arch_register_t *esp = &ia32_registers[REG_ESP];
 561
 562         ir_node *val   = ia32_new_NoReg_gp(cg);
 563         ir_node *noreg = ia32_new_NoReg_gp(cg);
 564         ir_graph *irg  = get_irn_irg(block);
 565         ir_node *nomem = get_irg_no_mem(irg);
 566         ir_node *push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, nomem, val, stack);
 567         sched_add_before(schedpoint, push);
 568
 569         stack = new_r_Proj(push, mode_Iu, pn_ia32_Push_stack);
 570         arch_set_irn_register(stack, esp);
 571
 572         return stack;
 573 }
 574
 575 static void peephole_store_incsp(ir_node *store)
 576 {
 577         dbg_info *dbgi;
 578         ir_node  *node;
 579         ir_node  *block;
 580         ir_node  *noreg;
 581         ir_node  *mem;
 582         ir_node  *push;
 583         ir_node  *val;
 584         ir_node  *base;
 585         ir_node  *index;
 586         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 587         if (!be_is_IncSP(am_base)
 588                         || get_nodes_block(am_base) != get_nodes_block(store))
 589                 return;
 590         mem = get_irn_n(store, n_ia32_Store_mem);
 591         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 592                         || !is_NoMem(mem))
 593                 return;
 594
 595         int incsp_offset = be_get_IncSP_offset(am_base);
 596         if (incsp_offset <= 0)
 597                 return;
 598
 599         /* we have to be at offset 0 */
 600         int my_offset = get_ia32_am_offs_int(store);
 601         if (my_offset != 0) {
 602                 /* TODO here: find out whether there is a store with offset 0 before
 603                  * us and whether we can move it down to our place */
 604                 return;
 605         }
 606         ir_mode *ls_mode = get_ia32_ls_mode(store);
 607         int my_store_size = get_mode_size_bytes(ls_mode);
 608
 609         if (my_offset + my_store_size > incsp_offset)
 610                 return;
 611
 612         /* correctness checking:
 613                 - noone else must write to that stackslot
 614                     (because after translation incsp won't allocate it anymore)
 615         */
 616         sched_foreach_reverse_from(store, node) {
 617                 int i, arity;
 618
 619                 if (node == am_base)
 620                         break;
 621
 622                 /* make sure noone else can use the space on the stack */
 623                 arity = get_irn_arity(node);
 624                 for (i = 0; i < arity; ++i) {
 625                         ir_node *pred = get_irn_n(node, i);
 626                         if (pred != am_base)
 627                                 continue;
 628
 629                         if (i == n_ia32_base &&
 630                                         (get_ia32_op_type(node) == ia32_AddrModeS
 631                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 632                                 int      node_offset  = get_ia32_am_offs_int(node);
 633                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 634                                 int      node_size    = get_mode_size_bytes(node_ls_mode);
 635                                 /* overlapping with our position? abort */
 636                                 if (node_offset < my_offset + my_store_size
 637                                                 && node_offset + node_size >= my_offset)
 638                                         return;
 639                                 /* otherwise it's fine */
 640                                 continue;
 641                         }
 642
 643                         /* strange use of esp: abort */
 644                         return;
 645                 }
 646         }
 647
 648         /* all ok, change to push */
 649         dbgi  = get_irn_dbg_info(store);
 650         block = get_nodes_block(store);
 651         noreg = ia32_new_NoReg_gp(cg);
 652         val   = get_irn_n(store, n_ia32_Store_val);
 653
 654         push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, mem,
 655
 656         create_push(dbgi, current_ir_graph, block, am_base, store);
 657 }
 658 #endif
 659
 660 /**
 661  * Return true if a mode can be stored in the GP register set
 662  */
 663 static inline int mode_needs_gp_reg(ir_mode *mode)
 664 {
 665         if (mode == ia32_mode_fpcw)
 666                 return 0;
 667         if (get_mode_size_bits(mode) > 32)
 668                 return 0;
 669         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 670 }
 671
 672 /**
 673  * Tries to create Pops from Load, IncSP combinations.
 674  * The Loads are replaced by Pops, the IncSP is modified
 675  * (possibly into IncSP 0, but not removed).
 676  */
 677 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 678 {
 679         const arch_register_t *esp = &ia32_registers[REG_ESP];
 680         int      i, maxslot, inc_ofs, ofs;
 681         ir_node  *node, *pred_sp, *block;
 682         ir_node  *loads[MAXPUSH_OPTIMIZE];
 683         unsigned regmask = 0;
 684         unsigned copymask = ~0;
 685
 686         memset(loads, 0, sizeof(loads));
 687         assert(be_is_IncSP(irn));
 688
 689         inc_ofs = -be_get_IncSP_offset(irn);
 690         if (inc_ofs < 4)
 691                 return;
 692
 693         /*
 694          * We first walk the schedule before the IncSP node as long as we find
 695          * suitable Loads that could be transformed to a Pop.
 696          * We save them into the stores array which is sorted by the frame offset/4
 697          * attached to the node
 698          */
 699         maxslot = -1;
 700         pred_sp = be_get_IncSP_pred(irn);
 701         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 702                 int offset;
 703                 int loadslot;
 704                 const arch_register_t *sreg, *dreg;
 705
 706                 /* it has to be a Load */
 707                 if (!is_ia32_Load(node)) {
 708                         if (be_is_Copy(node)) {
 709                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 710                                         /* not a GP copy, ignore */
 711                                         continue;
 712                                 }
 713                                 dreg = arch_get_irn_register(node);
 714                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 715                                 if (regmask & copymask & (1 << sreg->index)) {
 716                                         break;
 717                                 }
 718                                 if (regmask & copymask & (1 << dreg->index)) {
 719                                         break;
 720                                 }
 721                                 /* we CAN skip Copies if neither the destination nor the source
 722                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 723                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 724                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 725                                 continue;
 726                         }
 727                         break;
 728                 }
 729
 730                 /* we can handle only GP loads */
 731                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 732                         continue;
 733
 734                 /* it has to use our predecessor sp value */
 735                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 736                         /* it would be ok if this load does not use a Pop result,
 737                          * but we do not check this */
 738                         break;
 739                 }
 740
 741                 /* should have NO index */
 742                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 743                         break;
 744
 745                 offset = get_ia32_am_offs_int(node);
 746                 /* we should NEVER access uninitialized stack BELOW the current SP */
 747                 assert(offset >= 0);
 748
 749                 /* storing at half-slots is bad */
 750                 if ((offset & 3) != 0)
 751                         break;
 752
 753                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 754                         continue;
 755                 /* ignore those outside the possible windows */
 756                 if (offset > inc_ofs - 4)
 757                         continue;
 758                 loadslot = offset >> 2;
 759
 760                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 761                 if (loads[loadslot] != NULL)
 762                         break;
 763
 764                 dreg = arch_get_irn_register_out(node, pn_ia32_Load_res);
 765                 if (regmask & (1 << dreg->index)) {
 766                         /* this register is already used */
 767                         break;
 768                 }
 769                 regmask |= 1 << dreg->index;
 770
 771                 loads[loadslot] = node;
 772                 if (loadslot > maxslot)
 773                         maxslot = loadslot;
 774         }
 775
 776         if (maxslot < 0)
 777                 return;
 778
 779         /* find the first slot */
 780         for (i = maxslot; i >= 0; --i) {
 781                 ir_node *load = loads[i];
 782
 783                 if (load == NULL)
 784                         break;
 785         }
 786
 787         ofs = inc_ofs - (maxslot + 1) * 4;
 788         inc_ofs = (i+1) * 4;
 789
 790         /* create a new IncSP if needed */
 791         block = get_nodes_block(irn);
 792         if (inc_ofs > 0) {
 793                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 794                 sched_add_before(irn, pred_sp);
 795         }
 796
 797         /* walk through the Loads and create Pops for them */
 798         for (++i; i <= maxslot; ++i) {
 799                 ir_node *load = loads[i];
 800                 ir_node *mem, *pop;
 801                 const arch_register_t *reg;
 802
 803                 mem = get_irn_n(load, n_ia32_mem);
 804                 reg = arch_get_irn_register_out(load, pn_ia32_Load_res);
 805
 806                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 807                 arch_set_irn_register_out(pop, pn_ia32_Load_res, reg);
 808
 809                 copy_mark(load, pop);
 810
 811                 /* create stackpointer Proj */
 812                 pred_sp = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 813                 arch_set_irn_register(pred_sp, esp);
 814
 815                 sched_add_before(irn, pop);
 816
 817                 /* rewire now */
 818                 foreach_out_edge_safe(load, edge) {
 819                         ir_node *proj = get_edge_src_irn(edge);
 820
 821                         set_Proj_pred(proj, pop);
 822                 }
 823
 824                 /* we can remove the Load now */
 825                 sched_remove(load);
 826                 kill_node(load);
 827         }
 828
 829         be_set_IncSP_offset(irn, -ofs);
 830         be_set_IncSP_pred(irn, pred_sp);
 831 }
 832
 833
 834 /**
 835  * Find a free GP register if possible, else return NULL.
 836  */
 837 static const arch_register_t *get_free_gp_reg(ir_graph *irg)
 838 {
 839         be_irg_t *birg = be_birg_from_irg(irg);
 840         int i;
 841
 842         for (i = 0; i < N_ia32_gp_REGS; ++i) {
 843                 const arch_register_t *reg = &ia32_reg_classes[CLASS_ia32_gp].regs[i];
 844                 if (!rbitset_is_set(birg->allocatable_regs, reg->global_index))
 845                         continue;
 846
 847                 if (be_peephole_get_value(reg->global_index) == NULL)
 848                         return reg;
 849         }
 850
 851         return NULL;
 852 }
 853
 854 /**
 855  * Creates a Pop instruction before the given schedule point.
 856  *
 857  * @param dbgi        debug info
 858  * @param block       the block
 859  * @param stack       the previous stack value
 860  * @param schedpoint  the new node is added before this node
 861  * @param reg         the register to pop
 862  *
 863  * @return the new stack value
 864  */
 865 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 866                            ir_node *stack, ir_node *schedpoint,
 867                            const arch_register_t *reg)
 868 {
 869         const arch_register_t *esp = &ia32_registers[REG_ESP];
 870         ir_graph *irg = get_irn_irg(block);
 871         ir_node *pop;
 872         ir_node *keep;
 873         ir_node *val;
 874         ir_node *in[1];
 875
 876         pop   = new_bd_ia32_Pop(dbgi, block, get_irg_no_mem(irg), stack);
 877
 878         stack = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 879         arch_set_irn_register(stack, esp);
 880         val   = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_res);
 881         arch_set_irn_register(val, reg);
 882
 883         sched_add_before(schedpoint, pop);
 884
 885         in[0] = val;
 886         keep  = be_new_Keep(block, 1, in);
 887         sched_add_before(schedpoint, keep);
 888
 889         return stack;
 890 }
 891
 892 /**
 893  * Optimize an IncSp by replacing it with Push/Pop.
 894  */
 895 static void peephole_be_IncSP(ir_node *node)
 896 {
 897         const arch_register_t *esp = &ia32_registers[REG_ESP];
 898         const arch_register_t *reg;
 899         dbg_info              *dbgi;
 900         ir_node               *block;
 901         ir_node               *stack;
 902         int                    offset;
 903
 904         /* first optimize incsp->incsp combinations */
 905         node = be_peephole_IncSP_IncSP(node);
 906
 907         /* transform IncSP->Store combinations to Push where possible */
 908         peephole_IncSP_Store_to_push(node);
 909
 910         /* transform Load->IncSP combinations to Pop where possible */
 911         peephole_Load_IncSP_to_pop(node);
 912
 913         if (arch_get_irn_register(node) != esp)
 914                 return;
 915
 916         /* replace IncSP -4 by Pop freereg when possible */
 917         offset = be_get_IncSP_offset(node);
 918         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 919             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 920             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 921             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 922                 return;
 923
 924         if (offset < 0) {
 925                 /* we need a free register for pop */
 926                 reg = get_free_gp_reg(get_irn_irg(node));
 927                 if (reg == NULL)
 928                         return;
 929
 930                 dbgi  = get_irn_dbg_info(node);
 931                 block = get_nodes_block(node);
 932                 stack = be_get_IncSP_pred(node);
 933
 934                 stack = create_pop(dbgi, block, stack, node, reg);
 935
 936                 if (offset == -8) {
 937                         stack = create_pop(dbgi, block, stack, node, reg);
 938                 }
 939         } else {
 940                 dbgi  = get_irn_dbg_info(node);
 941                 block = get_nodes_block(node);
 942                 stack = be_get_IncSP_pred(node);
 943                 stack = new_bd_ia32_PushEax(dbgi, block, stack);
 944                 arch_set_irn_register(stack, esp);
 945                 sched_add_before(node, stack);
 946
 947                 if (offset == +8) {
 948                         stack = new_bd_ia32_PushEax(dbgi, block, stack);
 949                         arch_set_irn_register(stack, esp);
 950                         sched_add_before(node, stack);
 951                 }
 952         }
 953
 954         be_peephole_exchange(node, stack);
 955 }
 956
 957 /**
 958  * Peephole optimisation for ia32_Const's
 959  */
 960 static void peephole_ia32_Const(ir_node *node)
 961 {
 962         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 963         const arch_register_t       *reg;
 964         ir_node                     *block;
 965         dbg_info                    *dbgi;
 966         ir_node                     *xorn;
 967
 968         /* try to transform a mov 0, reg to xor reg reg */
 969         if (attr->offset != 0 || attr->symconst != NULL)
 970                 return;
 971         if (ia32_cg_config.use_mov_0)
 972                 return;
 973         /* xor destroys the flags, so no-one must be using them */
 974         if (be_peephole_get_value(REG_EFLAGS) != NULL)
 975                 return;
 976
 977         reg = arch_get_irn_register(node);
 978         assert(be_peephole_get_reg_value(reg) == NULL);
 979
 980         /* create xor(produceval, produceval) */
 981         block = get_nodes_block(node);
 982         dbgi  = get_irn_dbg_info(node);
 983         xorn  = new_bd_ia32_Xor0(dbgi, block);
 984         arch_set_irn_register(xorn, reg);
 985
 986         sched_add_before(node, xorn);
 987
 988         copy_mark(node, xorn);
 989         be_peephole_exchange(node, xorn);
 990 }
 991
 992 static inline int is_noreg(const ir_node *node)
 993 {
 994         return is_ia32_NoReg_GP(node);
 995 }
 996
 997 ir_node *ia32_immediate_from_long(long val)
 998 {
 999         ir_graph *irg         = current_ir_graph;
1000         ir_node  *start_block = get_irg_start_block(irg);
1001         ir_node  *immediate
1002                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
1003         arch_set_irn_register(immediate, &ia32_registers[REG_GP_NOREG]);
1004
1005         return immediate;
1006 }
1007
1008 static ir_node *create_immediate_from_am(const ir_node *node)
1009 {
1010         ir_node   *block   = get_nodes_block(node);
1011         int        offset  = get_ia32_am_offs_int(node);
1012         int        sc_sign = is_ia32_am_sc_sign(node);
1013         const ia32_attr_t *attr = get_ia32_attr_const(node);
1014         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
1015         ir_entity *entity  = get_ia32_am_sc(node);
1016         ir_node   *res;
1017
1018         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
1019                                     offset);
1020         arch_set_irn_register(res, &ia32_registers[REG_GP_NOREG]);
1021         return res;
1022 }
1023
1024 static int is_am_one(const ir_node *node)
1025 {
1026         int        offset  = get_ia32_am_offs_int(node);
1027         ir_entity *entity  = get_ia32_am_sc(node);
1028
1029         return offset == 1 && entity == NULL;
1030 }
1031
1032 static int is_am_minus_one(const ir_node *node)
1033 {
1034         int        offset  = get_ia32_am_offs_int(node);
1035         ir_entity *entity  = get_ia32_am_sc(node);
1036
1037         return offset == -1 && entity == NULL;
1038 }
1039
1040 /**
1041  * Transforms a LEA into an Add or SHL if possible.
1042  */
1043 static void peephole_ia32_Lea(ir_node *node)
1044 {
1045         ir_graph              *irg;
1046         ir_node               *base;
1047         ir_node               *index;
1048         const arch_register_t *base_reg;
1049         const arch_register_t *index_reg;
1050         const arch_register_t *out_reg;
1051         int                    scale;
1052         int                    has_immediates;
1053         ir_node               *op1;
1054         ir_node               *op2;
1055         dbg_info              *dbgi;
1056         ir_node               *block;
1057         ir_node               *res;
1058         ir_node               *noreg;
1059         ir_node               *nomem;
1060
1061         assert(is_ia32_Lea(node));
1062
1063         /* we can only do this if it is allowed to clobber the flags */
1064         if (be_peephole_get_value(REG_EFLAGS) != NULL)
1065                 return;
1066
1067         base  = get_irn_n(node, n_ia32_Lea_base);
1068         index = get_irn_n(node, n_ia32_Lea_index);
1069
1070         if (is_noreg(base)) {
1071                 base     = NULL;
1072                 base_reg = NULL;
1073         } else {
1074                 base_reg = arch_get_irn_register(base);
1075         }
1076         if (is_noreg(index)) {
1077                 index     = NULL;
1078                 index_reg = NULL;
1079         } else {
1080                 index_reg = arch_get_irn_register(index);
1081         }
1082
1083         if (base == NULL && index == NULL) {
1084                 /* we shouldn't construct these in the first place... */
1085 #ifdef DEBUG_libfirm
1086                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1087 #endif
1088                 return;
1089         }
1090
1091         out_reg = arch_get_irn_register(node);
1092         scale   = get_ia32_am_scale(node);
1093         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1094         /* check if we have immediates values (frame entities should already be
1095          * expressed in the offsets) */
1096         if (get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1097                 has_immediates = 1;
1098         } else {
1099                 has_immediates = 0;
1100         }
1101
1102         /* we can transform leas where the out register is the same as either the
1103          * base or index register back to an Add or Shl */
1104         if (out_reg == base_reg) {
1105                 if (index == NULL) {
1106 #ifdef DEBUG_libfirm
1107                         if (!has_immediates) {
1108                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1109                                            "just a copy\n");
1110                         }
1111 #endif
1112                         op1 = base;
1113                         goto make_add_immediate;
1114                 }
1115                 if (scale == 0 && !has_immediates) {
1116                         op1 = base;
1117                         op2 = index;
1118                         goto make_add;
1119                 }
1120                 /* can't create an add */
1121                 return;
1122         } else if (out_reg == index_reg) {
1123                 if (base == NULL) {
1124                         if (has_immediates && scale == 0) {
1125                                 op1 = index;
1126                                 goto make_add_immediate;
1127                         } else if (!has_immediates && scale > 0) {
1128                                 op1 = index;
1129                                 op2 = ia32_immediate_from_long(scale);
1130                                 goto make_shl;
1131                         } else if (!has_immediates) {
1132 #ifdef DEBUG_libfirm
1133                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1134                                            "just a copy\n");
1135 #endif
1136                         }
1137                 } else if (scale == 0 && !has_immediates) {
1138                         op1 = index;
1139                         op2 = base;
1140                         goto make_add;
1141                 }
1142                 /* can't create an add */
1143                 return;
1144         } else {
1145                 /* can't create an add */
1146                 return;
1147         }
1148
1149 make_add_immediate:
1150         if (ia32_cg_config.use_incdec) {
1151                 if (is_am_one(node)) {
1152                         dbgi  = get_irn_dbg_info(node);
1153                         block = get_nodes_block(node);
1154                         res   = new_bd_ia32_Inc(dbgi, block, op1);
1155                         arch_set_irn_register(res, out_reg);
1156                         goto exchange;
1157                 }
1158                 if (is_am_minus_one(node)) {
1159                         dbgi  = get_irn_dbg_info(node);
1160                         block = get_nodes_block(node);
1161                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1162                         arch_set_irn_register(res, out_reg);
1163                         goto exchange;
1164                 }
1165         }
1166         op2 = create_immediate_from_am(node);
1167
1168 make_add:
1169         dbgi  = get_irn_dbg_info(node);
1170         block = get_nodes_block(node);
1171         irg   = get_irn_irg(node);
1172         noreg = ia32_new_NoReg_gp(irg);
1173         nomem = get_irg_no_mem(irg);
1174         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1175         arch_set_irn_register(res, out_reg);
1176         set_ia32_commutative(res);
1177         goto exchange;
1178
1179 make_shl:
1180         dbgi  = get_irn_dbg_info(node);
1181         block = get_nodes_block(node);
1182         irg   = get_irn_irg(node);
1183         noreg = ia32_new_NoReg_gp(irg);
1184         nomem = get_irg_no_mem(irg);
1185         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1186         arch_set_irn_register(res, out_reg);
1187         goto exchange;
1188
1189 exchange:
1190         SET_IA32_ORIG_NODE(res, node);
1191
1192         /* add new ADD/SHL to schedule */
1193         DBG_OPT_LEA2ADD(node, res);
1194
1195         /* exchange the Add and the LEA */
1196         sched_add_before(node, res);
1197         copy_mark(node, res);
1198         be_peephole_exchange(node, res);
1199 }
1200
1201 /**
1202  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1203  */
1204 static void peephole_ia32_Imul_split(ir_node *imul)
1205 {
1206         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1207         const arch_register_t *reg;
1208         ir_node               *res;
1209
1210         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1211                 /* no memory, imm form ignore */
1212                 return;
1213         }
1214         /* we need a free register */
1215         reg = get_free_gp_reg(get_irn_irg(imul));
1216         if (reg == NULL)
1217                 return;
1218
1219         /* fine, we can rebuild it */
1220         res = ia32_turn_back_am(imul);
1221         arch_set_irn_register(res, reg);
1222 }
1223
1224 /**
1225  * Replace xorps r,r and xorpd r,r by pxor r,r
1226  */
1227 static void peephole_ia32_xZero(ir_node *xorn)
1228 {
1229         set_irn_op(xorn, op_ia32_xPzero);
1230 }
1231
1232 /**
1233  * Replace 16bit sign extension from ax to eax by shorter cwtl
1234  */
1235 static void peephole_ia32_Conv_I2I(ir_node *node)
1236 {
1237         const arch_register_t *eax          = &ia32_registers[REG_EAX];
1238         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1239         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1240         dbg_info              *dbgi;
1241         ir_node               *block;
1242         ir_node               *cwtl;
1243
1244         if (get_mode_size_bits(smaller_mode) != 16 ||
1245                         !mode_is_signed(smaller_mode)          ||
1246                         eax != arch_get_irn_register(val)      ||
1247                         eax != arch_get_irn_register_out(node, pn_ia32_Conv_I2I_res))
1248                 return;
1249
1250         dbgi  = get_irn_dbg_info(node);
1251         block = get_nodes_block(node);
1252         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1253         arch_set_irn_register(cwtl, eax);
1254         sched_add_before(node, cwtl);
1255         be_peephole_exchange(node, cwtl);
1256 }
1257
1258 /**
1259  * Register a peephole optimisation function.
1260  */
1261 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1262 {
1263         assert(op->ops.generic == NULL);
1264         op->ops.generic = (op_func)func;
1265 }
1266
1267 /* Perform peephole-optimizations. */
1268 void ia32_peephole_optimization(ir_graph *irg)
1269 {
1270         /* we currently do it in 2 passes because:
1271          *    Lea -> Add could be usefull as flag producer for Test later
1272          */
1273
1274         /* pass 1 */
1275         ir_clear_opcodes_generic_func();
1276         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1277         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1278         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1279         if (ia32_cg_config.use_short_sex_eax)
1280                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1281         if (ia32_cg_config.use_pxor)
1282                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1283         if (! ia32_cg_config.use_imul_mem_imm32)
1284                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1285         be_peephole_opt(irg);
1286
1287         /* pass 2 */
1288         ir_clear_opcodes_generic_func();
1289         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1290         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1291         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1292         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1293         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1294         be_peephole_opt(irg);
1295 }
1296
1297 /**
1298  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1299  * all its Projs are removed as well.
1300  * @param irn  The irn to be removed from schedule
1301  */
1302 static inline void try_kill(ir_node *node)
1303 {
1304         if (get_irn_mode(node) == mode_T) {
1305                 foreach_out_edge_safe(node, edge) {
1306                         ir_node *proj = get_edge_src_irn(edge);
1307                         try_kill(proj);
1308                 }
1309         }
1310
1311         if (get_irn_n_edges(node) != 0)
1312                 return;
1313
1314         if (sched_is_scheduled(node)) {
1315                 sched_remove(node);
1316         }
1317
1318         kill_node(node);
1319 }
1320
1321 static void optimize_conv_store(ir_node *node)
1322 {
1323         ir_node *pred;
1324         ir_node *pred_proj;
1325         ir_mode *conv_mode;
1326         ir_mode *store_mode;
1327
1328         if (!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1329                 return;
1330
1331         assert((int)n_ia32_Store_val == (int)n_ia32_Store8Bit_val);
1332         pred_proj = get_irn_n(node, n_ia32_Store_val);
1333         if (is_Proj(pred_proj)) {
1334                 pred = get_Proj_pred(pred_proj);
1335         } else {
1336                 pred = pred_proj;
1337         }
1338         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1339                 return;
1340         if (get_ia32_op_type(pred) != ia32_Normal)
1341                 return;
1342
1343         /* the store only stores the lower bits, so we only need the conv
1344          * it it shrinks the mode */
1345         conv_mode  = get_ia32_ls_mode(pred);
1346         store_mode = get_ia32_ls_mode(node);
1347         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1348                 return;
1349
1350         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1351         if (get_irn_n_edges(pred_proj) == 0) {
1352                 kill_node(pred_proj);
1353                 if (pred != pred_proj)
1354                         kill_node(pred);
1355         }
1356 }
1357
1358 static void optimize_load_conv(ir_node *node)
1359 {
1360         ir_node *pred, *predpred;
1361         ir_mode *load_mode;
1362         ir_mode *conv_mode;
1363
1364         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1365                 return;
1366
1367         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1368         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1369         if (!is_Proj(pred))
1370                 return;
1371
1372         predpred = get_Proj_pred(pred);
1373         if (!is_ia32_Load(predpred))
1374                 return;
1375
1376         /* the load is sign extending the upper bits, so we only need the conv
1377          * if it shrinks the mode */
1378         load_mode = get_ia32_ls_mode(predpred);
1379         conv_mode = get_ia32_ls_mode(node);
1380         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1381                 return;
1382
1383         if (get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1384                 /* change the load if it has only 1 user */
1385                 if (get_irn_n_edges(pred) == 1) {
1386                         ir_mode *newmode;
1387                         if (get_mode_sign(conv_mode)) {
1388                                 newmode = find_signed_mode(load_mode);
1389                         } else {
1390                                 newmode = find_unsigned_mode(load_mode);
1391                         }
1392                         assert(newmode != NULL);
1393                         set_ia32_ls_mode(predpred, newmode);
1394                 } else {
1395                         /* otherwise we have to keep the conv */
1396                         return;
1397                 }
1398         }
1399
1400         /* kill the conv */
1401         exchange(node, pred);
1402 }
1403
1404 static void optimize_conv_conv(ir_node *node)
1405 {
1406         ir_node *pred_proj, *pred, *result_conv;
1407         ir_mode *pred_mode, *conv_mode;
1408         int      conv_mode_bits;
1409         int      pred_mode_bits;
1410
1411         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1412                 return;
1413
1414         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1415         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1416         if (is_Proj(pred_proj))
1417                 pred = get_Proj_pred(pred_proj);
1418         else
1419                 pred = pred_proj;
1420
1421         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1422                 return;
1423
1424         /* we know that after a conv, the upper bits are sign extended
1425          * so we only need the 2nd conv if it shrinks the mode */
1426         conv_mode      = get_ia32_ls_mode(node);
1427         conv_mode_bits = get_mode_size_bits(conv_mode);
1428         pred_mode      = get_ia32_ls_mode(pred);
1429         pred_mode_bits = get_mode_size_bits(pred_mode);
1430
1431         if (conv_mode_bits == pred_mode_bits
1432                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1433                 result_conv = pred_proj;
1434         } else if (conv_mode_bits <= pred_mode_bits) {
1435                 /* if 2nd conv is smaller then first conv, then we can always take the
1436                  * 2nd conv */
1437                 if (get_irn_n_edges(pred_proj) == 1) {
1438                         result_conv = pred_proj;
1439                         set_ia32_ls_mode(pred, conv_mode);
1440
1441                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1442                         if (get_mode_size_bits(conv_mode) == 8) {
1443                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1444                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1445                                 arch_set_irn_register_reqs_in(pred, reqs);
1446                         }
1447                 } else {
1448                         /* we don't want to end up with 2 loads, so we better do nothing */
1449                         if (get_irn_mode(pred) == mode_T) {
1450                                 return;
1451                         }
1452
1453                         result_conv = exact_copy(pred);
1454                         set_ia32_ls_mode(result_conv, conv_mode);
1455
1456                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1457                         if (get_mode_size_bits(conv_mode) == 8) {
1458                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1459                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1460                                 arch_set_irn_register_reqs_in(result_conv, reqs);
1461                         }
1462                 }
1463         } else {
1464                 /* if both convs have the same sign, then we can take the smaller one */
1465                 if (get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1466                         result_conv = pred_proj;
1467                 } else {
1468                         /* no optimisation possible if smaller conv is sign-extend */
1469                         if (mode_is_signed(pred_mode)) {
1470                                 return;
1471                         }
1472                         /* we can take the smaller conv if it is unsigned */
1473                         result_conv = pred_proj;
1474                 }
1475         }
1476
1477         /* Some user (like Phis) won't be happy if we change the mode. */
1478         set_irn_mode(result_conv, get_irn_mode(node));
1479
1480         /* kill the conv */
1481         exchange(node, result_conv);
1482
1483         if (get_irn_n_edges(pred_proj) == 0) {
1484                 kill_node(pred_proj);
1485                 if (pred != pred_proj)
1486                         kill_node(pred);
1487         }
1488         optimize_conv_conv(result_conv);
1489 }
1490
1491 static void optimize_node(ir_node *node, void *env)
1492 {
1493         (void) env;
1494
1495         optimize_load_conv(node);
1496         optimize_conv_store(node);
1497         optimize_conv_conv(node);
1498 }
1499
1500 /**
1501  * Performs conv and address mode optimization.
1502  */
1503 void ia32_optimize_graph(ir_graph *irg)
1504 {
1505         irg_walk_blkwise_graph(irg, NULL, optimize_node, NULL);
1506 }
1507
1508 void ia32_init_optimize(void)
1509 {
1510         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1511 }