nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  */
  25 #include "config.h"
  26
  27 #include "irnode.h"
  28 #include "irprog_t.h"
  29 #include "ircons.h"
  30 #include "irtools.h"
  31 #include "firm_types.h"
  32 #include "iredges.h"
  33 #include "tv.h"
  34 #include "irgmod.h"
  35 #include "irgwalk.h"
  36 #include "heights.h"
  37 #include "irprintf.h"
  38 #include "irdump.h"
  39 #include "error.h"
  40 #include "firmstat_t.h"
  41
  42 #include "be_t.h"
  43 #include "beabi.h"
  44 #include "benode.h"
  45 #include "besched.h"
  46 #include "bepeephole.h"
  47
  48 #include "ia32_new_nodes.h"
  49 #include "ia32_optimize.h"
  50 #include "bearch_ia32_t.h"
  51 #include "gen_ia32_regalloc_if.h"
  52 #include "ia32_common_transform.h"
  53 #include "ia32_transform.h"
  54 #include "ia32_dbg_stat.h"
  55 #include "ia32_architecture.h"
  56
  57 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  58
  59 static void copy_mark(const ir_node *old, ir_node *newn)
  60 {
  61         if (is_ia32_is_reload(old))
  62                 set_ia32_is_reload(newn);
  63         if (is_ia32_is_spill(old))
  64                 set_ia32_is_spill(newn);
  65         if (is_ia32_is_remat(old))
  66                 set_ia32_is_remat(newn);
  67 }
  68
  69 typedef enum produces_flag_t {
  70         produces_no_flag,
  71         produces_zero_sign,
  72         produces_zero_in_carry
  73 } produces_flag_t;
  74
  75 /**
  76  * Return which usable flag the given node produces about the result.
  77  * That is zero (ZF) and sign(SF).
  78  * We do not check for carry (CF) or overflow (OF).
  79  *
  80  * @param node  the node to check
  81  * @param pn    the projection number of the used result
  82  */
  83 static produces_flag_t check_produces_zero_sign(ir_node *node, int pn)
  84 {
  85         ir_node                     *count;
  86         const ia32_immediate_attr_t *imm_attr;
  87
  88         if (!is_ia32_irn(node))
  89                 return produces_no_flag;
  90
  91         switch (get_ia32_irn_opcode(node)) {
  92                 case iro_ia32_Add:
  93                 case iro_ia32_Adc:
  94                 case iro_ia32_And:
  95                 case iro_ia32_Or:
  96                 case iro_ia32_Xor:
  97                 case iro_ia32_Sub:
  98                 case iro_ia32_Sbb:
  99                 case iro_ia32_Neg:
 100                 case iro_ia32_Inc:
 101                 case iro_ia32_Dec:
 102                         break;
 103
 104                 case iro_ia32_ShlD:
 105                 case iro_ia32_ShrD:
 106                         assert((int)n_ia32_ShlD_count == (int)n_ia32_ShrD_count);
 107                         count = get_irn_n(node, n_ia32_ShlD_count);
 108                         goto check_shift_amount;
 109
 110                 case iro_ia32_Shl:
 111                 case iro_ia32_Shr:
 112                 case iro_ia32_Sar:
 113                         assert((int)n_ia32_Shl_count == (int)n_ia32_Shr_count
 114                                         && (int)n_ia32_Shl_count == (int)n_ia32_Sar_count);
 115                         count = get_irn_n(node, n_ia32_Shl_count);
 116 check_shift_amount:
 117                         /* when shift count is zero the flags are not affected, so we can only
 118                          * do this for constants != 0 */
 119                         if (!is_ia32_Immediate(count))
 120                                 return produces_no_flag;
 121
 122                         imm_attr = get_ia32_immediate_attr_const(count);
 123                         if (imm_attr->symconst != NULL)
 124                                 return produces_no_flag;
 125                         if ((imm_attr->offset & 0x1f) == 0)
 126                                 return produces_no_flag;
 127                         break;
 128
 129                 case iro_ia32_Mul:
 130                         return pn == pn_ia32_Mul_res_high ?
 131                                 produces_zero_in_carry : produces_no_flag;
 132
 133                 default:
 134                         return produces_no_flag;
 135         }
 136
 137         return pn == pn_ia32_res ? produces_zero_sign : produces_no_flag;
 138 }
 139
 140 /**
 141  * Replace Cmp(x, 0) by a Test(x, x)
 142  */
 143 static void peephole_ia32_Cmp(ir_node *const node)
 144 {
 145         if (get_ia32_op_type(node) != ia32_Normal)
 146                 return;
 147
 148         ir_node *const right = get_irn_n(node, n_ia32_Cmp_right);
 149         if (!is_ia32_Immediate(right))
 150                 return;
 151
 152         ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 153         if (imm->symconst != NULL || imm->offset != 0)
 154                 return;
 155
 156         dbg_info *const dbgi         = get_irn_dbg_info(node);
 157         ir_node  *const block        = get_nodes_block(node);
 158         ir_graph *const irg          = get_Block_irg(block);
 159         ir_node  *const noreg        = ia32_new_NoReg_gp(irg);
 160         ir_node  *const nomem        = get_irg_no_mem(irg);
 161         ir_node  *const op           = get_irn_n(node, n_ia32_Cmp_left);
 162         int       const ins_permuted = get_ia32_attr(node)->data.ins_permuted;
 163
 164         ir_node *test;
 165         if (is_ia32_Cmp(node)) {
 166                 test = new_bd_ia32_Test(dbgi, block, noreg, noreg, nomem, op, op, ins_permuted);
 167         } else {
 168                 test = new_bd_ia32_Test8Bit(dbgi, block, noreg, noreg, nomem, op, op, ins_permuted);
 169         }
 170         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 171
 172         arch_register_t const *const reg = arch_get_irn_register_out(node, pn_ia32_Cmp_eflags);
 173         arch_set_irn_register_out(test, pn_ia32_Test_eflags, reg);
 174
 175         foreach_out_edge_safe(node, edge) {
 176                 ir_node *const user = get_edge_src_irn(edge);
 177
 178                 if (is_Proj(user))
 179                         exchange(user, test);
 180         }
 181
 182         sched_add_before(node, test);
 183         copy_mark(node, test);
 184         be_peephole_exchange(node, test);
 185 }
 186
 187 /**
 188  * Peephole optimization for Test instructions.
 189  * - Remove the Test, if an appropriate flag was produced which is still live
 190  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 191  */
 192 static void peephole_ia32_Test(ir_node *node)
 193 {
 194         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 195         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 196
 197         assert((int)n_ia32_Test_left == (int)n_ia32_Test8Bit_left
 198                         && (int)n_ia32_Test_right == (int)n_ia32_Test8Bit_right);
 199
 200         if (left == right) { /* we need a test for 0 */
 201                 ir_node         *block = get_nodes_block(node);
 202                 int              pn    = pn_ia32_res;
 203                 ir_node         *op    = left;
 204                 ir_node         *flags_proj;
 205                 ir_mode         *flags_mode;
 206                 ir_mode         *op_mode;
 207                 ir_node         *schedpoint;
 208                 produces_flag_t  produced;
 209
 210                 if (get_nodes_block(left) != block)
 211                         return;
 212
 213                 if (is_Proj(op)) {
 214                         pn = get_Proj_proj(op);
 215                         op = get_Proj_pred(op);
 216                 }
 217
 218                 /* walk schedule up and abort when we find left or some other node
 219                  * destroys the flags */
 220                 schedpoint = node;
 221                 for (;;) {
 222                         schedpoint = sched_prev(schedpoint);
 223                         if (schedpoint == op)
 224                                 break;
 225                         if (arch_irn_is(schedpoint, modify_flags))
 226                                 return;
 227                         if (schedpoint == block)
 228                                 panic("couldn't find left");
 229                 }
 230
 231                 produced = check_produces_zero_sign(op, pn);
 232                 if (produced == produces_no_flag)
 233                         return;
 234
 235                 /* make sure users only look at the sign/zero flag */
 236                 foreach_out_edge(node, edge) {
 237                         ir_node              *user = get_edge_src_irn(edge);
 238                         ia32_condition_code_t cc  = get_ia32_condcode(user);
 239
 240                         if (cc == ia32_cc_equal || cc == ia32_cc_not_equal)
 241                                 continue;
 242                         if (produced == produces_zero_sign
 243                                 && (cc == ia32_cc_sign || cc == ia32_cc_not_sign)) {
 244                                 continue;
 245                         }
 246                         return;
 247                 }
 248
 249                 op_mode = get_ia32_ls_mode(op);
 250                 if (op_mode == NULL)
 251                         op_mode = get_irn_mode(op);
 252
 253                 /* Make sure we operate on the same bit size */
 254                 if (get_mode_size_bits(op_mode) != get_mode_size_bits(get_ia32_ls_mode(node)))
 255                         return;
 256
 257                 if (produced == produces_zero_in_carry) {
 258                         /* patch users to look at the carry instead of the zero flag */
 259                         foreach_out_edge(node, edge) {
 260                                 ir_node              *user = get_edge_src_irn(edge);
 261                                 ia32_condition_code_t cc   = get_ia32_condcode(user);
 262
 263                                 switch (cc) {
 264                                 case ia32_cc_equal:     cc = ia32_cc_above_equal; break;
 265                                 case ia32_cc_not_equal: cc = ia32_cc_below;       break;
 266                                 default: panic("unexpected pn");
 267                                 }
 268                                 set_ia32_condcode(user, cc);
 269                         }
 270                 }
 271
 272                 if (get_irn_mode(op) != mode_T) {
 273                         set_irn_mode(op, mode_T);
 274
 275                         /* If there are other users, reroute them to result proj */
 276                         if (get_irn_n_edges(op) != 2) {
 277                                 ir_node *res = new_r_Proj(op, mode_Iu, pn_ia32_res);
 278                                 edges_reroute_except(op, res, res);
 279                         }
 280                 } else {
 281                         if (get_irn_n_edges(left) == 2)
 282                                 kill_node(left);
 283                 }
 284
 285                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 286                 flags_proj = new_r_Proj(op, flags_mode, pn_ia32_flags);
 287                 arch_set_irn_register(flags_proj, &ia32_registers[REG_EFLAGS]);
 288
 289                 assert(get_irn_mode(node) != mode_T);
 290
 291                 be_peephole_exchange(node, flags_proj);
 292         } else if (is_ia32_Immediate(right)) {
 293                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 294                 unsigned                           offset;
 295
 296                 /* A test with a symconst is rather strange, but better safe than sorry */
 297                 if (imm->symconst != NULL)
 298                         return;
 299
 300                 offset = imm->offset;
 301                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 302                         ia32_attr_t *const attr = get_ia32_attr(node);
 303                         ir_graph    *const irg  = get_irn_irg(node);
 304
 305                         if ((offset & 0xFFFFFF00) == 0) {
 306                                 /* attr->am_offs += 0; */
 307                         } else if ((offset & 0xFFFF00FF) == 0) {
 308                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >>  8);
 309                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 310                                 attr->am_offs += 1;
 311                         } else if ((offset & 0xFF00FFFF) == 0) {
 312                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >> 16);
 313                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 314                                 attr->am_offs += 2;
 315                         } else if ((offset & 0x00FFFFFF) == 0) {
 316                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >> 24);
 317                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 318                                 attr->am_offs += 3;
 319                         } else {
 320                                 return;
 321                         }
 322                 } else if (offset < 256) {
 323                         arch_register_t const* const reg = arch_get_irn_register(left);
 324
 325                         if (reg != &ia32_registers[REG_EAX] &&
 326                                         reg != &ia32_registers[REG_EBX] &&
 327                                         reg != &ia32_registers[REG_ECX] &&
 328                                         reg != &ia32_registers[REG_EDX]) {
 329                                 return;
 330                         }
 331                 } else {
 332                         return;
 333                 }
 334
 335                 /* Technically we should build a Test8Bit because of the register
 336                  * constraints, but nobody changes registers at this point anymore. */
 337                 set_ia32_ls_mode(node, mode_Bu);
 338         }
 339 }
 340
 341 /**
 342  * AMD Athlon works faster when RET is not destination of
 343  * conditional jump or directly preceded by other jump instruction.
 344  * Can be avoided by placing a Rep prefix before the return.
 345  */
 346 static void peephole_ia32_Return(ir_node *node)
 347 {
 348         if (!ia32_cg_config.use_pad_return)
 349                 return;
 350
 351         /* check if this return is the first on the block */
 352         sched_foreach_reverse_from(node, irn) {
 353                 switch (get_irn_opcode(irn)) {
 354                 case beo_Return:
 355                         /* the return node itself, ignore */
 356                         continue;
 357                 case iro_Start:
 358                 case beo_Start:
 359                         /* ignore no code generated */
 360                         continue;
 361                 case beo_IncSP:
 362                         /* arg, IncSP 0 nodes might occur, ignore these */
 363                         if (be_get_IncSP_offset(irn) == 0)
 364                                 continue;
 365                         return;
 366                 case iro_Phi:
 367                         continue;
 368                 default:
 369                         return;
 370                 }
 371         }
 372
 373         /* ensure, that the 3 byte return is generated */
 374         be_Return_set_emit_pop(node, 1);
 375 }
 376
 377 /* only optimize up to 48 stores behind IncSPs */
 378 #define MAXPUSH_OPTIMIZE    48
 379
 380 /**
 381  * Tries to create Push's from IncSP, Store combinations.
 382  * The Stores are replaced by Push's, the IncSP is modified
 383  * (possibly into IncSP 0, but not removed).
 384  */
 385 static void peephole_IncSP_Store_to_push(ir_node *irn)
 386 {
 387         int       i;
 388         int       maxslot;
 389         int       inc_ofs;
 390         ir_node  *node;
 391         ir_node  *stores[MAXPUSH_OPTIMIZE];
 392         ir_node  *block;
 393         ir_graph *irg;
 394         ir_node  *curr_sp;
 395         ir_mode  *spmode;
 396         ir_node  *first_push = NULL;
 397
 398         memset(stores, 0, sizeof(stores));
 399
 400         assert(be_is_IncSP(irn));
 401
 402         inc_ofs = be_get_IncSP_offset(irn);
 403         if (inc_ofs < 4)
 404                 return;
 405
 406         /*
 407          * We first walk the schedule after the IncSP node as long as we find
 408          * suitable Stores that could be transformed to a Push.
 409          * We save them into the stores array which is sorted by the frame offset/4
 410          * attached to the node
 411          */
 412         maxslot = -1;
 413         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 414                 ir_node *mem;
 415                 int offset;
 416                 int storeslot;
 417
 418                 /* it has to be a Store */
 419                 if (!is_ia32_Store(node))
 420                         break;
 421
 422                 /* it has to use our sp value */
 423                 if (get_irn_n(node, n_ia32_base) != irn)
 424                         continue;
 425                 /* Store has to be attached to NoMem */
 426                 mem = get_irn_n(node, n_ia32_mem);
 427                 if (!is_NoMem(mem))
 428                         continue;
 429
 430                 /* unfortunately we can't support the full AMs possible for push at the
 431                  * moment. TODO: fix this */
 432                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 433                         break;
 434
 435                 offset = get_ia32_am_offs_int(node);
 436                 /* we should NEVER access uninitialized stack BELOW the current SP */
 437                 assert(offset >= 0);
 438
 439                 /* storing at half-slots is bad */
 440                 if ((offset & 3) != 0)
 441                         break;
 442
 443                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 444                         continue;
 445                 storeslot = offset >> 2;
 446
 447                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 448                 if (stores[storeslot] != NULL)
 449                         break;
 450
 451                 stores[storeslot] = node;
 452                 if (storeslot > maxslot)
 453                         maxslot = storeslot;
 454         }
 455
 456         curr_sp = irn;
 457
 458         for (i = -1; i < maxslot; ++i) {
 459                 if (stores[i + 1] == NULL)
 460                         break;
 461         }
 462
 463         /* walk through the Stores and create Pushs for them */
 464         block  = get_nodes_block(irn);
 465         spmode = get_irn_mode(irn);
 466         irg    = get_irn_irg(irn);
 467         for (; i >= 0; --i) {
 468                 const arch_register_t *spreg;
 469                 ir_node *push;
 470                 ir_node *val, *mem, *mem_proj;
 471                 ir_node *store = stores[i];
 472                 ir_node *noreg = ia32_new_NoReg_gp(irg);
 473
 474                 val = get_irn_n(store, n_ia32_unary_op);
 475                 mem = get_irn_n(store, n_ia32_mem);
 476                 spreg = arch_get_irn_register(curr_sp);
 477
 478                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg,
 479                                         mem, val, curr_sp);
 480                 copy_mark(store, push);
 481
 482                 if (first_push == NULL)
 483                         first_push = push;
 484
 485                 sched_add_after(skip_Proj(curr_sp), push);
 486
 487                 /* create stackpointer Proj */
 488                 curr_sp = new_r_Proj(push, spmode, pn_ia32_Push_stack);
 489                 arch_set_irn_register(curr_sp, spreg);
 490
 491                 /* create memory Proj */
 492                 mem_proj = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 493
 494                 /* rewire Store Projs */
 495                 foreach_out_edge_safe(store, edge) {
 496                         ir_node *proj = get_edge_src_irn(edge);
 497                         if (!is_Proj(proj))
 498                                 continue;
 499                         switch (get_Proj_proj(proj)) {
 500                         case pn_ia32_Store_M:
 501                                 exchange(proj, mem_proj);
 502                                 break;
 503                         default:
 504                                 panic("unexpected Proj on Store->IncSp");
 505                         }
 506                 }
 507
 508                 /* use the memproj now */
 509                 be_peephole_exchange(store, push);
 510
 511                 inc_ofs -= 4;
 512         }
 513
 514         foreach_out_edge_safe(irn, edge) {
 515                 ir_node *const src = get_edge_src_irn(edge);
 516                 int      const pos = get_edge_src_pos(edge);
 517
 518                 if (src == first_push)
 519                         continue;
 520
 521                 set_irn_n(src, pos, curr_sp);
 522         }
 523
 524         be_set_IncSP_offset(irn, inc_ofs);
 525 }
 526
 527 #if 0
 528 /**
 529  * Creates a Push instruction before the given schedule point.
 530  *
 531  * @param dbgi        debug info
 532  * @param block       the block
 533  * @param stack       the previous stack value
 534  * @param schedpoint  the new node is added before this node
 535  * @param reg         the register to pop
 536  *
 537  * @return the new stack value
 538  */
 539 static ir_node *create_push(dbg_info *dbgi, ir_node *block,
 540                             ir_node *stack, ir_node *schedpoint)
 541 {
 542         const arch_register_t *esp = &ia32_registers[REG_ESP];
 543
 544         ir_node *val   = ia32_new_NoReg_gp(cg);
 545         ir_node *noreg = ia32_new_NoReg_gp(cg);
 546         ir_graph *irg  = get_irn_irg(block);
 547         ir_node *nomem = get_irg_no_mem(irg);
 548         ir_node *push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, nomem, val, stack);
 549         sched_add_before(schedpoint, push);
 550
 551         stack = new_r_Proj(push, mode_Iu, pn_ia32_Push_stack);
 552         arch_set_irn_register(stack, esp);
 553
 554         return stack;
 555 }
 556
 557 static void peephole_store_incsp(ir_node *store)
 558 {
 559         dbg_info *dbgi;
 560         ir_node  *block;
 561         ir_node  *noreg;
 562         ir_node  *mem;
 563         ir_node  *push;
 564         ir_node  *val;
 565         ir_node  *base;
 566         ir_node  *index;
 567         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 568         if (!be_is_IncSP(am_base)
 569                         || get_nodes_block(am_base) != get_nodes_block(store))
 570                 return;
 571         mem = get_irn_n(store, n_ia32_Store_mem);
 572         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 573                         || !is_NoMem(mem))
 574                 return;
 575
 576         int incsp_offset = be_get_IncSP_offset(am_base);
 577         if (incsp_offset <= 0)
 578                 return;
 579
 580         /* we have to be at offset 0 */
 581         int my_offset = get_ia32_am_offs_int(store);
 582         if (my_offset != 0) {
 583                 /* TODO here: find out whether there is a store with offset 0 before
 584                  * us and whether we can move it down to our place */
 585                 return;
 586         }
 587         ir_mode *ls_mode = get_ia32_ls_mode(store);
 588         int my_store_size = get_mode_size_bytes(ls_mode);
 589
 590         if (my_offset + my_store_size > incsp_offset)
 591                 return;
 592
 593         /* correctness checking:
 594                 - noone else must write to that stackslot
 595                     (because after translation incsp won't allocate it anymore)
 596         */
 597         sched_foreach_reverse_from(store, node) {
 598                 int i, arity;
 599
 600                 if (node == am_base)
 601                         break;
 602
 603                 /* make sure noone else can use the space on the stack */
 604                 arity = get_irn_arity(node);
 605                 for (i = 0; i < arity; ++i) {
 606                         ir_node *pred = get_irn_n(node, i);
 607                         if (pred != am_base)
 608                                 continue;
 609
 610                         if (i == n_ia32_base &&
 611                                         (get_ia32_op_type(node) == ia32_AddrModeS
 612                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 613                                 int      node_offset  = get_ia32_am_offs_int(node);
 614                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 615                                 int      node_size    = get_mode_size_bytes(node_ls_mode);
 616                                 /* overlapping with our position? abort */
 617                                 if (node_offset < my_offset + my_store_size
 618                                                 && node_offset + node_size >= my_offset)
 619                                         return;
 620                                 /* otherwise it's fine */
 621                                 continue;
 622                         }
 623
 624                         /* strange use of esp: abort */
 625                         return;
 626                 }
 627         }
 628
 629         /* all ok, change to push */
 630         dbgi  = get_irn_dbg_info(store);
 631         block = get_nodes_block(store);
 632         noreg = ia32_new_NoReg_gp(cg);
 633         val   = get_irn_n(store, n_ia32_Store_val);
 634
 635         push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, mem,
 636
 637         create_push(dbgi, block, am_base, store);
 638 }
 639 #endif
 640
 641 /**
 642  * Return true if a mode can be stored in the GP register set
 643  */
 644 static inline int mode_needs_gp_reg(ir_mode *mode)
 645 {
 646         if (mode == ia32_mode_fpcw)
 647                 return 0;
 648         if (get_mode_size_bits(mode) > 32)
 649                 return 0;
 650         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 651 }
 652
 653 /**
 654  * Tries to create Pops from Load, IncSP combinations.
 655  * The Loads are replaced by Pops, the IncSP is modified
 656  * (possibly into IncSP 0, but not removed).
 657  */
 658 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 659 {
 660         const arch_register_t *esp = &ia32_registers[REG_ESP];
 661         int      i, maxslot, inc_ofs, ofs;
 662         ir_node  *node, *pred_sp, *block;
 663         ir_node  *loads[MAXPUSH_OPTIMIZE];
 664         unsigned regmask = 0;
 665         unsigned copymask = ~0;
 666
 667         memset(loads, 0, sizeof(loads));
 668         assert(be_is_IncSP(irn));
 669
 670         inc_ofs = -be_get_IncSP_offset(irn);
 671         if (inc_ofs < 4)
 672                 return;
 673
 674         /*
 675          * We first walk the schedule before the IncSP node as long as we find
 676          * suitable Loads that could be transformed to a Pop.
 677          * We save them into the stores array which is sorted by the frame offset/4
 678          * attached to the node
 679          */
 680         maxslot = -1;
 681         pred_sp = be_get_IncSP_pred(irn);
 682         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 683                 int offset;
 684                 int loadslot;
 685                 const arch_register_t *sreg, *dreg;
 686
 687                 /* it has to be a Load */
 688                 if (!is_ia32_Load(node)) {
 689                         if (be_is_Copy(node)) {
 690                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 691                                         /* not a GP copy, ignore */
 692                                         continue;
 693                                 }
 694                                 dreg = arch_get_irn_register(node);
 695                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 696                                 if (regmask & copymask & (1 << sreg->index)) {
 697                                         break;
 698                                 }
 699                                 if (regmask & copymask & (1 << dreg->index)) {
 700                                         break;
 701                                 }
 702                                 /* we CAN skip Copies if neither the destination nor the source
 703                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 704                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 705                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 706                                 continue;
 707                         }
 708                         break;
 709                 }
 710
 711                 /* we can handle only GP loads */
 712                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 713                         continue;
 714
 715                 /* it has to use our predecessor sp value */
 716                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 717                         /* it would be ok if this load does not use a Pop result,
 718                          * but we do not check this */
 719                         break;
 720                 }
 721
 722                 /* should have NO index */
 723                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 724                         break;
 725
 726                 offset = get_ia32_am_offs_int(node);
 727                 /* we should NEVER access uninitialized stack BELOW the current SP */
 728                 assert(offset >= 0);
 729
 730                 /* storing at half-slots is bad */
 731                 if ((offset & 3) != 0)
 732                         break;
 733
 734                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 735                         continue;
 736                 /* ignore those outside the possible windows */
 737                 if (offset > inc_ofs - 4)
 738                         continue;
 739                 loadslot = offset >> 2;
 740
 741                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 742                 if (loads[loadslot] != NULL)
 743                         break;
 744
 745                 dreg = arch_get_irn_register_out(node, pn_ia32_Load_res);
 746                 if (regmask & (1 << dreg->index)) {
 747                         /* this register is already used */
 748                         break;
 749                 }
 750                 regmask |= 1 << dreg->index;
 751
 752                 loads[loadslot] = node;
 753                 if (loadslot > maxslot)
 754                         maxslot = loadslot;
 755         }
 756
 757         if (maxslot < 0)
 758                 return;
 759
 760         /* find the first slot */
 761         for (i = maxslot; i >= 0; --i) {
 762                 ir_node *load = loads[i];
 763
 764                 if (load == NULL)
 765                         break;
 766         }
 767
 768         ofs = inc_ofs - (maxslot + 1) * 4;
 769         inc_ofs = (i+1) * 4;
 770
 771         /* create a new IncSP if needed */
 772         block = get_nodes_block(irn);
 773         if (inc_ofs > 0) {
 774                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 775                 sched_add_before(irn, pred_sp);
 776         }
 777
 778         /* walk through the Loads and create Pops for them */
 779         for (++i; i <= maxslot; ++i) {
 780                 ir_node *load = loads[i];
 781                 ir_node *mem, *pop;
 782                 const arch_register_t *reg;
 783
 784                 mem = get_irn_n(load, n_ia32_mem);
 785                 reg = arch_get_irn_register_out(load, pn_ia32_Load_res);
 786
 787                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 788                 arch_set_irn_register_out(pop, pn_ia32_Load_res, reg);
 789
 790                 copy_mark(load, pop);
 791
 792                 /* create stackpointer Proj */
 793                 pred_sp = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 794                 arch_set_irn_register(pred_sp, esp);
 795
 796                 sched_add_before(irn, pop);
 797
 798                 /* rewire now */
 799                 foreach_out_edge_safe(load, edge) {
 800                         ir_node *proj = get_edge_src_irn(edge);
 801
 802                         set_Proj_pred(proj, pop);
 803                 }
 804
 805                 /* we can remove the Load now */
 806                 sched_remove(load);
 807                 kill_node(load);
 808         }
 809
 810         be_set_IncSP_offset(irn, -ofs);
 811         be_set_IncSP_pred(irn, pred_sp);
 812 }
 813
 814
 815 /**
 816  * Find a free GP register if possible, else return NULL.
 817  */
 818 static const arch_register_t *get_free_gp_reg(ir_graph *irg)
 819 {
 820         be_irg_t *birg = be_birg_from_irg(irg);
 821         int i;
 822
 823         for (i = 0; i < N_ia32_gp_REGS; ++i) {
 824                 const arch_register_t *reg = &ia32_reg_classes[CLASS_ia32_gp].regs[i];
 825                 if (!rbitset_is_set(birg->allocatable_regs, reg->global_index))
 826                         continue;
 827
 828                 if (be_peephole_get_value(reg->global_index) == NULL)
 829                         return reg;
 830         }
 831
 832         return NULL;
 833 }
 834
 835 /**
 836  * Creates a Pop instruction before the given schedule point.
 837  *
 838  * @param dbgi        debug info
 839  * @param block       the block
 840  * @param stack       the previous stack value
 841  * @param schedpoint  the new node is added before this node
 842  * @param reg         the register to pop
 843  *
 844  * @return the new stack value
 845  */
 846 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 847                            ir_node *stack, ir_node *schedpoint,
 848                            const arch_register_t *reg)
 849 {
 850         const arch_register_t *esp = &ia32_registers[REG_ESP];
 851         ir_graph *irg = get_irn_irg(block);
 852         ir_node *pop;
 853         ir_node *keep;
 854         ir_node *val;
 855         ir_node *in[1];
 856
 857         pop   = new_bd_ia32_Pop(dbgi, block, get_irg_no_mem(irg), stack);
 858
 859         stack = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 860         arch_set_irn_register(stack, esp);
 861         val   = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_res);
 862         arch_set_irn_register(val, reg);
 863
 864         sched_add_before(schedpoint, pop);
 865
 866         in[0] = val;
 867         keep  = be_new_Keep(block, 1, in);
 868         sched_add_before(schedpoint, keep);
 869
 870         return stack;
 871 }
 872
 873 /**
 874  * Optimize an IncSp by replacing it with Push/Pop.
 875  */
 876 static void peephole_be_IncSP(ir_node *node)
 877 {
 878         const arch_register_t *esp = &ia32_registers[REG_ESP];
 879         const arch_register_t *reg;
 880         dbg_info              *dbgi;
 881         ir_node               *block;
 882         ir_node               *stack;
 883         int                    offset;
 884
 885         /* first optimize incsp->incsp combinations */
 886         node = be_peephole_IncSP_IncSP(node);
 887
 888         /* transform IncSP->Store combinations to Push where possible */
 889         peephole_IncSP_Store_to_push(node);
 890
 891         /* transform Load->IncSP combinations to Pop where possible */
 892         peephole_Load_IncSP_to_pop(node);
 893
 894         if (arch_get_irn_register(node) != esp)
 895                 return;
 896
 897         /* replace IncSP -4 by Pop freereg when possible */
 898         offset = be_get_IncSP_offset(node);
 899         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 900             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 901             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 902             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 903                 return;
 904
 905         if (offset < 0) {
 906                 /* we need a free register for pop */
 907                 reg = get_free_gp_reg(get_irn_irg(node));
 908                 if (reg == NULL)
 909                         return;
 910
 911                 dbgi  = get_irn_dbg_info(node);
 912                 block = get_nodes_block(node);
 913                 stack = be_get_IncSP_pred(node);
 914
 915                 stack = create_pop(dbgi, block, stack, node, reg);
 916
 917                 if (offset == -8) {
 918                         stack = create_pop(dbgi, block, stack, node, reg);
 919                 }
 920         } else {
 921                 dbgi  = get_irn_dbg_info(node);
 922                 block = get_nodes_block(node);
 923                 stack = be_get_IncSP_pred(node);
 924                 stack = new_bd_ia32_PushEax(dbgi, block, stack);
 925                 arch_set_irn_register(stack, esp);
 926                 sched_add_before(node, stack);
 927
 928                 if (offset == +8) {
 929                         stack = new_bd_ia32_PushEax(dbgi, block, stack);
 930                         arch_set_irn_register(stack, esp);
 931                         sched_add_before(node, stack);
 932                 }
 933         }
 934
 935         be_peephole_exchange(node, stack);
 936 }
 937
 938 /**
 939  * Peephole optimisation for ia32_Const's
 940  */
 941 static void peephole_ia32_Const(ir_node *node)
 942 {
 943         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 944         const arch_register_t       *reg;
 945         ir_node                     *block;
 946         dbg_info                    *dbgi;
 947         ir_node                     *xorn;
 948
 949         /* try to transform a mov 0, reg to xor reg reg */
 950         if (attr->offset != 0 || attr->symconst != NULL)
 951                 return;
 952         if (ia32_cg_config.use_mov_0)
 953                 return;
 954         /* xor destroys the flags, so no-one must be using them */
 955         if (be_peephole_get_value(REG_EFLAGS) != NULL)
 956                 return;
 957
 958         reg = arch_get_irn_register(node);
 959         assert(be_peephole_get_reg_value(reg) == NULL);
 960
 961         /* create xor(produceval, produceval) */
 962         block = get_nodes_block(node);
 963         dbgi  = get_irn_dbg_info(node);
 964         xorn  = new_bd_ia32_Xor0(dbgi, block);
 965         arch_set_irn_register(xorn, reg);
 966
 967         sched_add_before(node, xorn);
 968
 969         copy_mark(node, xorn);
 970         be_peephole_exchange(node, xorn);
 971 }
 972
 973 static inline int is_noreg(const ir_node *node)
 974 {
 975         return is_ia32_NoReg_GP(node);
 976 }
 977
 978 ir_node *ia32_immediate_from_long(long val)
 979 {
 980         ir_graph *irg         = current_ir_graph;
 981         ir_node  *start_block = get_irg_start_block(irg);
 982         ir_node  *immediate
 983                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
 984         arch_set_irn_register(immediate, &ia32_registers[REG_GP_NOREG]);
 985
 986         return immediate;
 987 }
 988
 989 static ir_node *create_immediate_from_am(const ir_node *node)
 990 {
 991         ir_node   *block   = get_nodes_block(node);
 992         int        offset  = get_ia32_am_offs_int(node);
 993         int        sc_sign = is_ia32_am_sc_sign(node);
 994         const ia32_attr_t *attr = get_ia32_attr_const(node);
 995         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
 996         ir_entity *entity  = get_ia32_am_sc(node);
 997         ir_node   *res;
 998
 999         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
1000                                     offset);
1001         arch_set_irn_register(res, &ia32_registers[REG_GP_NOREG]);
1002         return res;
1003 }
1004
1005 static int is_am_one(const ir_node *node)
1006 {
1007         int        offset  = get_ia32_am_offs_int(node);
1008         ir_entity *entity  = get_ia32_am_sc(node);
1009
1010         return offset == 1 && entity == NULL;
1011 }
1012
1013 static int is_am_minus_one(const ir_node *node)
1014 {
1015         int        offset  = get_ia32_am_offs_int(node);
1016         ir_entity *entity  = get_ia32_am_sc(node);
1017
1018         return offset == -1 && entity == NULL;
1019 }
1020
1021 /**
1022  * Transforms a LEA into an Add or SHL if possible.
1023  */
1024 static void peephole_ia32_Lea(ir_node *node)
1025 {
1026         ir_node               *base;
1027         ir_node               *index;
1028         const arch_register_t *base_reg;
1029         const arch_register_t *index_reg;
1030         const arch_register_t *out_reg;
1031         int                    scale;
1032         int                    has_immediates;
1033         ir_node               *op1;
1034         ir_node               *op2;
1035         dbg_info              *dbgi;
1036         ir_node               *block;
1037         ir_node               *res;
1038
1039         assert(is_ia32_Lea(node));
1040
1041         /* we can only do this if it is allowed to clobber the flags */
1042         if (be_peephole_get_value(REG_EFLAGS) != NULL)
1043                 return;
1044
1045         base  = get_irn_n(node, n_ia32_Lea_base);
1046         index = get_irn_n(node, n_ia32_Lea_index);
1047
1048         if (is_noreg(base)) {
1049                 base     = NULL;
1050                 base_reg = NULL;
1051         } else {
1052                 base_reg = arch_get_irn_register(base);
1053         }
1054         if (is_noreg(index)) {
1055                 index     = NULL;
1056                 index_reg = NULL;
1057         } else {
1058                 index_reg = arch_get_irn_register(index);
1059         }
1060
1061         if (base == NULL && index == NULL) {
1062                 /* we shouldn't construct these in the first place... */
1063 #ifdef DEBUG_libfirm
1064                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1065 #endif
1066                 return;
1067         }
1068
1069         out_reg = arch_get_irn_register(node);
1070         scale   = get_ia32_am_scale(node);
1071         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1072         /* check if we have immediates values (frame entities should already be
1073          * expressed in the offsets) */
1074         if (get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1075                 has_immediates = 1;
1076         } else {
1077                 has_immediates = 0;
1078         }
1079
1080         /* we can transform leas where the out register is the same as either the
1081          * base or index register back to an Add or Shl */
1082         if (out_reg == base_reg) {
1083                 if (index == NULL) {
1084 #ifdef DEBUG_libfirm
1085                         if (!has_immediates) {
1086                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1087                                            "just a copy\n");
1088                         }
1089 #endif
1090                         op1 = base;
1091                         goto make_add_immediate;
1092                 }
1093                 if (scale == 0 && !has_immediates) {
1094                         op1 = base;
1095                         op2 = index;
1096                         goto make_add;
1097                 }
1098                 /* can't create an add */
1099                 return;
1100         } else if (out_reg == index_reg) {
1101                 if (base == NULL) {
1102                         if (has_immediates && scale == 0) {
1103                                 op1 = index;
1104                                 goto make_add_immediate;
1105                         } else if (!has_immediates && scale > 0) {
1106                                 op1 = index;
1107                                 op2 = ia32_immediate_from_long(scale);
1108                                 goto make_shl;
1109                         } else if (!has_immediates) {
1110 #ifdef DEBUG_libfirm
1111                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1112                                            "just a copy\n");
1113 #endif
1114                         }
1115                 } else if (scale == 0 && !has_immediates) {
1116                         op1 = index;
1117                         op2 = base;
1118                         goto make_add;
1119                 }
1120                 /* can't create an add */
1121                 return;
1122         } else {
1123                 /* can't create an add */
1124                 return;
1125         }
1126
1127 make_add_immediate:
1128         if (ia32_cg_config.use_incdec) {
1129                 if (is_am_one(node)) {
1130                         dbgi  = get_irn_dbg_info(node);
1131                         block = get_nodes_block(node);
1132                         res   = new_bd_ia32_Inc(dbgi, block, op1);
1133                         arch_set_irn_register(res, out_reg);
1134                         goto exchange;
1135                 }
1136                 if (is_am_minus_one(node)) {
1137                         dbgi  = get_irn_dbg_info(node);
1138                         block = get_nodes_block(node);
1139                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1140                         arch_set_irn_register(res, out_reg);
1141                         goto exchange;
1142                 }
1143         }
1144         op2 = create_immediate_from_am(node);
1145
1146 make_add:
1147         dbgi  = get_irn_dbg_info(node);
1148         block = get_nodes_block(node);
1149         ir_graph *irg   = get_irn_irg(node);
1150         ir_node  *noreg = ia32_new_NoReg_gp(irg);
1151         ir_node  *nomem = get_irg_no_mem(irg);
1152         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1153         arch_set_irn_register(res, out_reg);
1154         set_ia32_commutative(res);
1155         goto exchange;
1156
1157 make_shl:
1158         dbgi  = get_irn_dbg_info(node);
1159         block = get_nodes_block(node);
1160         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1161         arch_set_irn_register(res, out_reg);
1162         goto exchange;
1163
1164 exchange:
1165         SET_IA32_ORIG_NODE(res, node);
1166
1167         /* add new ADD/SHL to schedule */
1168         DBG_OPT_LEA2ADD(node, res);
1169
1170         /* exchange the Add and the LEA */
1171         sched_add_before(node, res);
1172         copy_mark(node, res);
1173         be_peephole_exchange(node, res);
1174 }
1175
1176 /**
1177  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1178  */
1179 static void peephole_ia32_Imul_split(ir_node *imul)
1180 {
1181         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1182         const arch_register_t *reg;
1183         ir_node               *res;
1184
1185         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1186                 /* no memory, imm form ignore */
1187                 return;
1188         }
1189         /* we need a free register */
1190         reg = get_free_gp_reg(get_irn_irg(imul));
1191         if (reg == NULL)
1192                 return;
1193
1194         /* fine, we can rebuild it */
1195         res = ia32_turn_back_am(imul);
1196         arch_set_irn_register(res, reg);
1197 }
1198
1199 /**
1200  * Replace xorps r,r and xorpd r,r by pxor r,r
1201  */
1202 static void peephole_ia32_xZero(ir_node *xorn)
1203 {
1204         set_irn_op(xorn, op_ia32_xPzero);
1205 }
1206
1207 /**
1208  * Replace 16bit sign extension from ax to eax by shorter cwtl
1209  */
1210 static void peephole_ia32_Conv_I2I(ir_node *node)
1211 {
1212         const arch_register_t *eax          = &ia32_registers[REG_EAX];
1213         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1214         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1215         dbg_info              *dbgi;
1216         ir_node               *block;
1217         ir_node               *cwtl;
1218
1219         if (get_mode_size_bits(smaller_mode) != 16 ||
1220                         !mode_is_signed(smaller_mode)          ||
1221                         eax != arch_get_irn_register(val)      ||
1222                         eax != arch_get_irn_register_out(node, pn_ia32_Conv_I2I_res))
1223                 return;
1224
1225         dbgi  = get_irn_dbg_info(node);
1226         block = get_nodes_block(node);
1227         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1228         arch_set_irn_register(cwtl, eax);
1229         sched_add_before(node, cwtl);
1230         be_peephole_exchange(node, cwtl);
1231 }
1232
1233 /**
1234  * Register a peephole optimisation function.
1235  */
1236 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1237 {
1238         assert(op->ops.generic == NULL);
1239         op->ops.generic = (op_func)func;
1240 }
1241
1242 /* Perform peephole-optimizations. */
1243 void ia32_peephole_optimization(ir_graph *irg)
1244 {
1245         /* we currently do it in 2 passes because:
1246          *    Lea -> Add could be usefull as flag producer for Test later
1247          */
1248
1249         /* pass 1 */
1250         ir_clear_opcodes_generic_func();
1251         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1252         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1253         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1254         if (ia32_cg_config.use_short_sex_eax)
1255                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1256         if (ia32_cg_config.use_pxor)
1257                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1258         if (! ia32_cg_config.use_imul_mem_imm32)
1259                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1260         be_peephole_opt(irg);
1261
1262         /* pass 2 */
1263         ir_clear_opcodes_generic_func();
1264         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1265         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1266         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1267         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1268         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1269         be_peephole_opt(irg);
1270 }
1271
1272 /**
1273  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1274  * all its Projs are removed as well.
1275  * @param irn  The irn to be removed from schedule
1276  */
1277 static inline void try_kill(ir_node *node)
1278 {
1279         if (get_irn_mode(node) == mode_T) {
1280                 foreach_out_edge_safe(node, edge) {
1281                         ir_node *proj = get_edge_src_irn(edge);
1282                         try_kill(proj);
1283                 }
1284         }
1285
1286         if (get_irn_n_edges(node) != 0)
1287                 return;
1288
1289         if (sched_is_scheduled(node)) {
1290                 sched_remove(node);
1291         }
1292
1293         kill_node(node);
1294 }
1295
1296 static void optimize_conv_store(ir_node *node)
1297 {
1298         ir_node *pred;
1299         ir_node *pred_proj;
1300         ir_mode *conv_mode;
1301         ir_mode *store_mode;
1302
1303         if (!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1304                 return;
1305
1306         assert((int)n_ia32_Store_val == (int)n_ia32_Store8Bit_val);
1307         pred_proj = get_irn_n(node, n_ia32_Store_val);
1308         if (is_Proj(pred_proj)) {
1309                 pred = get_Proj_pred(pred_proj);
1310         } else {
1311                 pred = pred_proj;
1312         }
1313         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1314                 return;
1315         if (get_ia32_op_type(pred) != ia32_Normal)
1316                 return;
1317
1318         /* the store only stores the lower bits, so we only need the conv
1319          * it it shrinks the mode */
1320         conv_mode  = get_ia32_ls_mode(pred);
1321         store_mode = get_ia32_ls_mode(node);
1322         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1323                 return;
1324
1325         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Store(Conv) (%+F, %+F)\n", node, pred);
1326         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1327         if (get_irn_n_edges(pred_proj) == 0) {
1328                 kill_node(pred_proj);
1329                 if (pred != pred_proj)
1330                         kill_node(pred);
1331         }
1332 }
1333
1334 static void optimize_load_conv(ir_node *node)
1335 {
1336         ir_node *pred, *predpred;
1337         ir_mode *load_mode;
1338         ir_mode *conv_mode;
1339
1340         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1341                 return;
1342
1343         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1344         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1345         if (!is_Proj(pred))
1346                 return;
1347
1348         predpred = get_Proj_pred(pred);
1349         if (!is_ia32_Load(predpred))
1350                 return;
1351
1352         /* the load is sign extending the upper bits, so we only need the conv
1353          * if it shrinks the mode */
1354         load_mode = get_ia32_ls_mode(predpred);
1355         conv_mode = get_ia32_ls_mode(node);
1356         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1357                 return;
1358
1359         if (get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1360                 /* change the load if it has only 1 user */
1361                 if (get_irn_n_edges(pred) == 1) {
1362                         ir_mode *newmode;
1363                         if (get_mode_sign(conv_mode)) {
1364                                 newmode = find_signed_mode(load_mode);
1365                         } else {
1366                                 newmode = find_unsigned_mode(load_mode);
1367                         }
1368                         assert(newmode != NULL);
1369                         set_ia32_ls_mode(predpred, newmode);
1370                 } else {
1371                         /* otherwise we have to keep the conv */
1372                         return;
1373                 }
1374         }
1375
1376         /* kill the conv */
1377         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Conv(Load) (%+F, %+F)\n", node, predpred);
1378         exchange(node, pred);
1379 }
1380
1381 static void optimize_conv_conv(ir_node *node)
1382 {
1383         ir_node *pred_proj, *pred, *result_conv;
1384         ir_mode *pred_mode, *conv_mode;
1385         int      conv_mode_bits;
1386         int      pred_mode_bits;
1387
1388         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1389                 return;
1390
1391         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1392         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1393         if (is_Proj(pred_proj))
1394                 pred = get_Proj_pred(pred_proj);
1395         else
1396                 pred = pred_proj;
1397
1398         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1399                 return;
1400
1401         /* we know that after a conv, the upper bits are sign extended
1402          * so we only need the 2nd conv if it shrinks the mode */
1403         conv_mode      = get_ia32_ls_mode(node);
1404         conv_mode_bits = get_mode_size_bits(conv_mode);
1405         pred_mode      = get_ia32_ls_mode(pred);
1406         pred_mode_bits = get_mode_size_bits(pred_mode);
1407
1408         if (conv_mode_bits == pred_mode_bits
1409                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1410                 result_conv = pred_proj;
1411         } else if (conv_mode_bits <= pred_mode_bits) {
1412                 /* if 2nd conv is smaller then first conv, then we can always take the
1413                  * 2nd conv */
1414                 if (get_irn_n_edges(pred_proj) == 1) {
1415                         result_conv = pred_proj;
1416                         set_ia32_ls_mode(pred, conv_mode);
1417
1418                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1419                         if (get_mode_size_bits(conv_mode) == 8) {
1420                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1421                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1422                                 arch_set_irn_register_reqs_in(pred, reqs);
1423                         }
1424                 } else {
1425                         /* we don't want to end up with 2 loads, so we better do nothing */
1426                         if (get_irn_mode(pred) == mode_T) {
1427                                 return;
1428                         }
1429
1430                         result_conv = exact_copy(pred);
1431                         set_ia32_ls_mode(result_conv, conv_mode);
1432
1433                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1434                         if (get_mode_size_bits(conv_mode) == 8) {
1435                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1436                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1437                                 arch_set_irn_register_reqs_in(result_conv, reqs);
1438                         }
1439                 }
1440         } else {
1441                 /* if both convs have the same sign, then we can take the smaller one */
1442                 if (get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1443                         result_conv = pred_proj;
1444                 } else {
1445                         /* no optimisation possible if smaller conv is sign-extend */
1446                         if (mode_is_signed(pred_mode)) {
1447                                 return;
1448                         }
1449                         /* we can take the smaller conv if it is unsigned */
1450                         result_conv = pred_proj;
1451                 }
1452         }
1453
1454         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Conv(Conv) (%+F, %+F)\n", node, pred);
1455         /* Some user (like Phis) won't be happy if we change the mode. */
1456         set_irn_mode(result_conv, get_irn_mode(node));
1457
1458         /* kill the conv */
1459         exchange(node, result_conv);
1460
1461         if (get_irn_n_edges(pred_proj) == 0) {
1462                 kill_node(pred_proj);
1463                 if (pred != pred_proj)
1464                         kill_node(pred);
1465         }
1466         optimize_conv_conv(result_conv);
1467 }
1468
1469 static void optimize_node(ir_node *node, void *env)
1470 {
1471         (void) env;
1472
1473         optimize_load_conv(node);
1474         optimize_conv_store(node);
1475         optimize_conv_conv(node);
1476 }
1477
1478 /**
1479  * Performs conv and address mode optimization.
1480  */
1481 void ia32_optimize_graph(ir_graph *irg)
1482 {
1483         irg_walk_blkwise_graph(irg, NULL, optimize_node, NULL);
1484 }
1485
1486 void ia32_init_optimize(void)
1487 {
1488         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1489 }