nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode.h"
  29 #include "irprog_t.h"
  30 #include "ircons.h"
  31 #include "irtools.h"
  32 #include "firm_types.h"
  33 #include "iredges.h"
  34 #include "tv.h"
  35 #include "irgmod.h"
  36 #include "irgwalk.h"
  37 #include "heights.h"
  38 #include "irbitset.h"
  39 #include "irprintf.h"
  40 #include "irdump.h"
  41 #include "error.h"
  42
  43 #include "be_t.h"
  44 #include "beabi.h"
  45 #include "benode.h"
  46 #include "besched.h"
  47 #include "bepeephole.h"
  48
  49 #include "ia32_new_nodes.h"
  50 #include "ia32_optimize.h"
  51 #include "bearch_ia32_t.h"
  52 #include "gen_ia32_regalloc_if.h"
  53 #include "ia32_common_transform.h"
  54 #include "ia32_transform.h"
  55 #include "ia32_dbg_stat.h"
  56 #include "ia32_architecture.h"
  57
  58 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  59
  60 static void copy_mark(const ir_node *old, ir_node *newn)
  61 {
  62         if (is_ia32_is_reload(old))
  63                 set_ia32_is_reload(newn);
  64         if (is_ia32_is_spill(old))
  65                 set_ia32_is_spill(newn);
  66         if (is_ia32_is_remat(old))
  67                 set_ia32_is_remat(newn);
  68 }
  69
  70 typedef enum produces_flag_t {
  71         produces_no_flag,
  72         produces_zero_sign,
  73         produces_zero_in_carry
  74 } produces_flag_t;
  75
  76 /**
  77  * Return which usable flag the given node produces about the result.
  78  * That is zero (ZF) and sign(SF).
  79  * We do not check for carry (CF) or overflow (OF).
  80  *
  81  * @param node  the node to check
  82  * @param pn    the projection number of the used result
  83  */
  84 static produces_flag_t check_produces_zero_sign(ir_node *node, int pn)
  85 {
  86         ir_node                     *count;
  87         const ia32_immediate_attr_t *imm_attr;
  88
  89         if (!is_ia32_irn(node))
  90                 return produces_no_flag;
  91
  92         switch (get_ia32_irn_opcode(node)) {
  93                 case iro_ia32_Add:
  94                 case iro_ia32_Adc:
  95                 case iro_ia32_And:
  96                 case iro_ia32_Or:
  97                 case iro_ia32_Xor:
  98                 case iro_ia32_Sub:
  99                 case iro_ia32_Sbb:
 100                 case iro_ia32_Neg:
 101                 case iro_ia32_Inc:
 102                 case iro_ia32_Dec:
 103                         break;
 104
 105                 case iro_ia32_ShlD:
 106                 case iro_ia32_ShrD:
 107                         assert((int)n_ia32_ShlD_count == (int)n_ia32_ShrD_count);
 108                         count = get_irn_n(node, n_ia32_ShlD_count);
 109                         goto check_shift_amount;
 110
 111                 case iro_ia32_Shl:
 112                 case iro_ia32_Shr:
 113                 case iro_ia32_Sar:
 114                         assert((int)n_ia32_Shl_count == (int)n_ia32_Shr_count
 115                                         && (int)n_ia32_Shl_count == (int)n_ia32_Sar_count);
 116                         count = get_irn_n(node, n_ia32_Shl_count);
 117 check_shift_amount:
 118                         /* when shift count is zero the flags are not affected, so we can only
 119                          * do this for constants != 0 */
 120                         if (!is_ia32_Immediate(count))
 121                                 return produces_no_flag;
 122
 123                         imm_attr = get_ia32_immediate_attr_const(count);
 124                         if (imm_attr->symconst != NULL)
 125                                 return produces_no_flag;
 126                         if ((imm_attr->offset & 0x1f) == 0)
 127                                 return produces_no_flag;
 128                         break;
 129
 130                 case iro_ia32_Mul:
 131                         return pn == pn_ia32_Mul_res_high ?
 132                                 produces_zero_in_carry : produces_no_flag;
 133
 134                 default:
 135                         return produces_no_flag;
 136         }
 137
 138         return pn == pn_ia32_res ? produces_zero_sign : produces_no_flag;
 139 }
 140
 141 /**
 142  * Replace Cmp(x, 0) by a Test(x, x)
 143  */
 144 static void peephole_ia32_Cmp(ir_node *const node)
 145 {
 146         ir_node                     *right;
 147         ir_graph                    *irg;
 148         ia32_immediate_attr_t const *imm;
 149         dbg_info                    *dbgi;
 150         ir_node                     *block;
 151         ir_node                     *noreg;
 152         ir_node                     *nomem;
 153         ir_node                     *op;
 154         ia32_attr_t           const *attr;
 155         int                          ins_permuted;
 156         ir_node                     *test;
 157         arch_register_t       const *reg;
 158         ir_edge_t             const *edge;
 159         ir_edge_t             const *tmp;
 160
 161         if (get_ia32_op_type(node) != ia32_Normal)
 162                 return;
 163
 164         right = get_irn_n(node, n_ia32_Cmp_right);
 165         if (!is_ia32_Immediate(right))
 166                 return;
 167
 168         imm = get_ia32_immediate_attr_const(right);
 169         if (imm->symconst != NULL || imm->offset != 0)
 170                 return;
 171
 172         dbgi         = get_irn_dbg_info(node);
 173         irg          = get_irn_irg(node);
 174         block        = get_nodes_block(node);
 175         noreg        = ia32_new_NoReg_gp(irg);
 176         nomem        = get_irg_no_mem(current_ir_graph);
 177         op           = get_irn_n(node, n_ia32_Cmp_left);
 178         attr         = get_ia32_attr(node);
 179         ins_permuted = attr->data.ins_permuted;
 180
 181         if (is_ia32_Cmp(node)) {
 182                 test = new_bd_ia32_Test(dbgi, block, noreg, noreg, nomem,
 183                                         op, op, ins_permuted);
 184         } else {
 185                 test = new_bd_ia32_Test8Bit(dbgi, block, noreg, noreg, nomem,
 186                                             op, op, ins_permuted);
 187         }
 188         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 189
 190         reg = arch_get_irn_register_out(node, pn_ia32_Cmp_eflags);
 191         arch_set_irn_register_out(test, pn_ia32_Test_eflags, reg);
 192
 193         foreach_out_edge_safe(node, edge, tmp) {
 194                 ir_node *const user = get_edge_src_irn(edge);
 195
 196                 if (is_Proj(user))
 197                         exchange(user, test);
 198         }
 199
 200         sched_add_before(node, test);
 201         copy_mark(node, test);
 202         be_peephole_exchange(node, test);
 203 }
 204
 205 /**
 206  * Peephole optimization for Test instructions.
 207  * - Remove the Test, if an appropriate flag was produced which is still live
 208  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 209  */
 210 static void peephole_ia32_Test(ir_node *node)
 211 {
 212         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 213         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 214
 215         assert((int)n_ia32_Test_left == (int)n_ia32_Test8Bit_left
 216                         && (int)n_ia32_Test_right == (int)n_ia32_Test8Bit_right);
 217
 218         if (left == right) { /* we need a test for 0 */
 219                 ir_node         *block = get_nodes_block(node);
 220                 int              pn    = pn_ia32_res;
 221                 ir_node         *op    = left;
 222                 ir_node         *flags_proj;
 223                 ir_mode         *flags_mode;
 224                 ir_mode         *op_mode;
 225                 ir_node         *schedpoint;
 226                 const ir_edge_t *edge;
 227                 produces_flag_t  produced;
 228
 229                 if (get_nodes_block(left) != block)
 230                         return;
 231
 232                 if (is_Proj(op)) {
 233                         pn = get_Proj_proj(op);
 234                         op = get_Proj_pred(op);
 235                 }
 236
 237                 /* walk schedule up and abort when we find left or some other node
 238                  * destroys the flags */
 239                 schedpoint = node;
 240                 for (;;) {
 241                         schedpoint = sched_prev(schedpoint);
 242                         if (schedpoint == op)
 243                                 break;
 244                         if (arch_irn_is(schedpoint, modify_flags))
 245                                 return;
 246                         if (schedpoint == block)
 247                                 panic("couldn't find left");
 248                 }
 249
 250                 produced = check_produces_zero_sign(op, pn);
 251                 if (produced == produces_no_flag)
 252                         return;
 253
 254                 /* make sure users only look at the sign/zero flag */
 255                 foreach_out_edge(node, edge) {
 256                         ir_node              *user = get_edge_src_irn(edge);
 257                         ia32_condition_code_t cc  = get_ia32_condcode(user);
 258
 259                         if (cc == ia32_cc_equal || cc == ia32_cc_not_equal)
 260                                 continue;
 261                         if (produced == produces_zero_sign
 262                                 && (cc == ia32_cc_sign || cc == ia32_cc_not_sign)) {
 263                                 continue;
 264                         }
 265                         return;
 266                 }
 267
 268                 op_mode = get_ia32_ls_mode(op);
 269                 if (op_mode == NULL)
 270                         op_mode = get_irn_mode(op);
 271
 272                 /* Make sure we operate on the same bit size */
 273                 if (get_mode_size_bits(op_mode) != get_mode_size_bits(get_ia32_ls_mode(node)))
 274                         return;
 275
 276                 if (produced == produces_zero_in_carry) {
 277                         /* patch users to look at the carry instead of the zero flag */
 278                         foreach_out_edge(node, edge) {
 279                                 ir_node              *user = get_edge_src_irn(edge);
 280                                 ia32_condition_code_t cc   = get_ia32_condcode(user);
 281
 282                                 switch (cc) {
 283                                 case ia32_cc_equal:     cc = ia32_cc_above_equal; break;
 284                                 case ia32_cc_not_equal: cc = ia32_cc_below;       break;
 285                                 default: panic("unexpected pn");
 286                                 }
 287                                 set_ia32_condcode(user, cc);
 288                         }
 289                 }
 290
 291                 if (get_irn_mode(op) != mode_T) {
 292                         set_irn_mode(op, mode_T);
 293
 294                         /* If there are other users, reroute them to result proj */
 295                         if (get_irn_n_edges(op) != 2) {
 296                                 ir_node *res = new_r_Proj(op, mode_Iu, pn_ia32_res);
 297
 298                                 edges_reroute(op, res);
 299                                 /* Reattach the result proj to left */
 300                                 set_Proj_pred(res, op);
 301                         }
 302                 } else {
 303                         if (get_irn_n_edges(left) == 2)
 304                                 kill_node(left);
 305                 }
 306
 307                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 308                 flags_proj = new_r_Proj(op, flags_mode, pn_ia32_flags);
 309                 arch_set_irn_register(flags_proj, &ia32_registers[REG_EFLAGS]);
 310
 311                 assert(get_irn_mode(node) != mode_T);
 312
 313                 be_peephole_exchange(node, flags_proj);
 314         } else if (is_ia32_Immediate(right)) {
 315                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 316                 unsigned                           offset;
 317
 318                 /* A test with a symconst is rather strange, but better safe than sorry */
 319                 if (imm->symconst != NULL)
 320                         return;
 321
 322                 offset = imm->offset;
 323                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 324                         ia32_attr_t *const attr = get_ia32_attr(node);
 325
 326                         if ((offset & 0xFFFFFF00) == 0) {
 327                                 /* attr->am_offs += 0; */
 328                         } else if ((offset & 0xFFFF00FF) == 0) {
 329                                 ir_node *imm_node = ia32_create_Immediate(NULL, 0, offset>>8);
 330                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 331                                 attr->am_offs += 1;
 332                         } else if ((offset & 0xFF00FFFF) == 0) {
 333                                 ir_node *imm_node = ia32_create_Immediate(NULL, 0, offset>>16);
 334                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 335                                 attr->am_offs += 2;
 336                         } else if ((offset & 0x00FFFFFF) == 0) {
 337                                 ir_node *imm_node = ia32_create_Immediate(NULL, 0, offset>>24);
 338                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 339                                 attr->am_offs += 3;
 340                         } else {
 341                                 return;
 342                         }
 343                 } else if (offset < 256) {
 344                         arch_register_t const* const reg = arch_get_irn_register(left);
 345
 346                         if (reg != &ia32_registers[REG_EAX] &&
 347                                         reg != &ia32_registers[REG_EBX] &&
 348                                         reg != &ia32_registers[REG_ECX] &&
 349                                         reg != &ia32_registers[REG_EDX]) {
 350                                 return;
 351                         }
 352                 } else {
 353                         return;
 354                 }
 355
 356                 /* Technically we should build a Test8Bit because of the register
 357                  * constraints, but nobody changes registers at this point anymore. */
 358                 set_ia32_ls_mode(node, mode_Bu);
 359         }
 360 }
 361
 362 /**
 363  * AMD Athlon works faster when RET is not destination of
 364  * conditional jump or directly preceded by other jump instruction.
 365  * Can be avoided by placing a Rep prefix before the return.
 366  */
 367 static void peephole_ia32_Return(ir_node *node)
 368 {
 369         ir_node *irn;
 370
 371         if (!ia32_cg_config.use_pad_return)
 372                 return;
 373
 374         /* check if this return is the first on the block */
 375         sched_foreach_reverse_from(node, irn) {
 376                 switch (get_irn_opcode(irn)) {
 377                 case beo_Return:
 378                         /* the return node itself, ignore */
 379                         continue;
 380                 case iro_Start:
 381                 case beo_Start:
 382                         /* ignore no code generated */
 383                         continue;
 384                 case beo_IncSP:
 385                         /* arg, IncSP 0 nodes might occur, ignore these */
 386                         if (be_get_IncSP_offset(irn) == 0)
 387                                 continue;
 388                         return;
 389                 case iro_Phi:
 390                         continue;
 391                 default:
 392                         return;
 393                 }
 394         }
 395
 396         /* ensure, that the 3 byte return is generated */
 397         be_Return_set_emit_pop(node, 1);
 398 }
 399
 400 /* only optimize up to 48 stores behind IncSPs */
 401 #define MAXPUSH_OPTIMIZE    48
 402
 403 /**
 404  * Tries to create Push's from IncSP, Store combinations.
 405  * The Stores are replaced by Push's, the IncSP is modified
 406  * (possibly into IncSP 0, but not removed).
 407  */
 408 static void peephole_IncSP_Store_to_push(ir_node *irn)
 409 {
 410         int              i;
 411         int              maxslot;
 412         int              inc_ofs;
 413         ir_node         *node;
 414         ir_node         *stores[MAXPUSH_OPTIMIZE];
 415         ir_node         *block;
 416         ir_graph        *irg;
 417         ir_node         *curr_sp;
 418         ir_mode         *spmode;
 419         ir_node         *first_push = NULL;
 420         ir_edge_t const *edge;
 421         ir_edge_t const *next;
 422
 423         memset(stores, 0, sizeof(stores));
 424
 425         assert(be_is_IncSP(irn));
 426
 427         inc_ofs = be_get_IncSP_offset(irn);
 428         if (inc_ofs < 4)
 429                 return;
 430
 431         /*
 432          * We first walk the schedule after the IncSP node as long as we find
 433          * suitable Stores that could be transformed to a Push.
 434          * We save them into the stores array which is sorted by the frame offset/4
 435          * attached to the node
 436          */
 437         maxslot = -1;
 438         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 439                 ir_node *mem;
 440                 int offset;
 441                 int storeslot;
 442
 443                 /* it has to be a Store */
 444                 if (!is_ia32_Store(node))
 445                         break;
 446
 447                 /* it has to use our sp value */
 448                 if (get_irn_n(node, n_ia32_base) != irn)
 449                         continue;
 450                 /* Store has to be attached to NoMem */
 451                 mem = get_irn_n(node, n_ia32_mem);
 452                 if (!is_NoMem(mem))
 453                         continue;
 454
 455                 /* unfortunately we can't support the full AMs possible for push at the
 456                  * moment. TODO: fix this */
 457                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 458                         break;
 459
 460                 offset = get_ia32_am_offs_int(node);
 461                 /* we should NEVER access uninitialized stack BELOW the current SP */
 462                 assert(offset >= 0);
 463
 464                 /* storing at half-slots is bad */
 465                 if ((offset & 3) != 0)
 466                         break;
 467
 468                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 469                         continue;
 470                 storeslot = offset >> 2;
 471
 472                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 473                 if (stores[storeslot] != NULL)
 474                         break;
 475
 476                 stores[storeslot] = node;
 477                 if (storeslot > maxslot)
 478                         maxslot = storeslot;
 479         }
 480
 481         curr_sp = irn;
 482
 483         for (i = -1; i < maxslot; ++i) {
 484                 if (stores[i + 1] == NULL)
 485                         break;
 486         }
 487
 488         /* walk through the Stores and create Pushs for them */
 489         block  = get_nodes_block(irn);
 490         spmode = get_irn_mode(irn);
 491         irg    = get_irn_irg(irn);
 492         for (; i >= 0; --i) {
 493                 const arch_register_t *spreg;
 494                 ir_node *push;
 495                 ir_node *val, *mem, *mem_proj;
 496                 ir_node *store = stores[i];
 497                 ir_node *noreg = ia32_new_NoReg_gp(irg);
 498
 499                 val = get_irn_n(store, n_ia32_unary_op);
 500                 mem = get_irn_n(store, n_ia32_mem);
 501                 spreg = arch_get_irn_register(curr_sp);
 502
 503                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg,
 504                                         mem, val, curr_sp);
 505                 copy_mark(store, push);
 506
 507                 if (first_push == NULL)
 508                         first_push = push;
 509
 510                 sched_add_after(skip_Proj(curr_sp), push);
 511
 512                 /* create stackpointer Proj */
 513                 curr_sp = new_r_Proj(push, spmode, pn_ia32_Push_stack);
 514                 arch_set_irn_register(curr_sp, spreg);
 515
 516                 /* create memory Proj */
 517                 mem_proj = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 518
 519                 /* rewire Store Projs */
 520                 foreach_out_edge_safe(store, edge, next) {
 521                         ir_node *proj = get_edge_src_irn(edge);
 522                         if (!is_Proj(proj))
 523                                 continue;
 524                         switch (get_Proj_proj(proj)) {
 525                         case pn_ia32_Store_M:
 526                                 exchange(proj, mem_proj);
 527                                 break;
 528                         default:
 529                                 panic("unexpected Proj on Store->IncSp");
 530                         }
 531                 }
 532
 533                 /* use the memproj now */
 534                 be_peephole_exchange(store, push);
 535
 536                 inc_ofs -= 4;
 537         }
 538
 539         foreach_out_edge_safe(irn, edge, next) {
 540                 ir_node *const src = get_edge_src_irn(edge);
 541                 int      const pos = get_edge_src_pos(edge);
 542
 543                 if (src == first_push)
 544                         continue;
 545
 546                 set_irn_n(src, pos, curr_sp);
 547         }
 548
 549         be_set_IncSP_offset(irn, inc_ofs);
 550 }
 551
 552 #if 0
 553 /**
 554  * Creates a Push instruction before the given schedule point.
 555  *
 556  * @param dbgi        debug info
 557  * @param block       the block
 558  * @param stack       the previous stack value
 559  * @param schedpoint  the new node is added before this node
 560  * @param reg         the register to pop
 561  *
 562  * @return the new stack value
 563  */
 564 static ir_node *create_push(dbg_info *dbgi, ir_node *block,
 565                             ir_node *stack, ir_node *schedpoint)
 566 {
 567         const arch_register_t *esp = &ia32_registers[REG_ESP];
 568
 569         ir_node *val   = ia32_new_NoReg_gp(cg);
 570         ir_node *noreg = ia32_new_NoReg_gp(cg);
 571         ir_graph *irg  = get_irn_irg(block);
 572         ir_node *nomem = get_irg_no_mem(irg);
 573         ir_node *push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, nomem, val, stack);
 574         sched_add_before(schedpoint, push);
 575
 576         stack = new_r_Proj(push, mode_Iu, pn_ia32_Push_stack);
 577         arch_set_irn_register(stack, esp);
 578
 579         return stack;
 580 }
 581
 582 static void peephole_store_incsp(ir_node *store)
 583 {
 584         dbg_info *dbgi;
 585         ir_node  *node;
 586         ir_node  *block;
 587         ir_node  *noreg;
 588         ir_node  *mem;
 589         ir_node  *push;
 590         ir_node  *val;
 591         ir_node  *base;
 592         ir_node  *index;
 593         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 594         if (!be_is_IncSP(am_base)
 595                         || get_nodes_block(am_base) != get_nodes_block(store))
 596                 return;
 597         mem = get_irn_n(store, n_ia32_Store_mem);
 598         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 599                         || !is_NoMem(mem))
 600                 return;
 601
 602         int incsp_offset = be_get_IncSP_offset(am_base);
 603         if (incsp_offset <= 0)
 604                 return;
 605
 606         /* we have to be at offset 0 */
 607         int my_offset = get_ia32_am_offs_int(store);
 608         if (my_offset != 0) {
 609                 /* TODO here: find out whether there is a store with offset 0 before
 610                  * us and whether we can move it down to our place */
 611                 return;
 612         }
 613         ir_mode *ls_mode = get_ia32_ls_mode(store);
 614         int my_store_size = get_mode_size_bytes(ls_mode);
 615
 616         if (my_offset + my_store_size > incsp_offset)
 617                 return;
 618
 619         /* correctness checking:
 620                 - noone else must write to that stackslot
 621                     (because after translation incsp won't allocate it anymore)
 622         */
 623         sched_foreach_reverse_from(store, node) {
 624                 int i, arity;
 625
 626                 if (node == am_base)
 627                         break;
 628
 629                 /* make sure noone else can use the space on the stack */
 630                 arity = get_irn_arity(node);
 631                 for (i = 0; i < arity; ++i) {
 632                         ir_node *pred = get_irn_n(node, i);
 633                         if (pred != am_base)
 634                                 continue;
 635
 636                         if (i == n_ia32_base &&
 637                                         (get_ia32_op_type(node) == ia32_AddrModeS
 638                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 639                                 int      node_offset  = get_ia32_am_offs_int(node);
 640                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 641                                 int      node_size    = get_mode_size_bytes(node_ls_mode);
 642                                 /* overlapping with our position? abort */
 643                                 if (node_offset < my_offset + my_store_size
 644                                                 && node_offset + node_size >= my_offset)
 645                                         return;
 646                                 /* otherwise it's fine */
 647                                 continue;
 648                         }
 649
 650                         /* strange use of esp: abort */
 651                         return;
 652                 }
 653         }
 654
 655         /* all ok, change to push */
 656         dbgi  = get_irn_dbg_info(store);
 657         block = get_nodes_block(store);
 658         noreg = ia32_new_NoReg_gp(cg);
 659         val   = get_irn_n(store, n_ia32_Store_val);
 660
 661         push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, mem,
 662
 663         create_push(dbgi, current_ir_graph, block, am_base, store);
 664 }
 665 #endif
 666
 667 /**
 668  * Return true if a mode can be stored in the GP register set
 669  */
 670 static inline int mode_needs_gp_reg(ir_mode *mode)
 671 {
 672         if (mode == ia32_mode_fpcw)
 673                 return 0;
 674         if (get_mode_size_bits(mode) > 32)
 675                 return 0;
 676         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 677 }
 678
 679 /**
 680  * Tries to create Pops from Load, IncSP combinations.
 681  * The Loads are replaced by Pops, the IncSP is modified
 682  * (possibly into IncSP 0, but not removed).
 683  */
 684 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 685 {
 686         const arch_register_t *esp = &ia32_registers[REG_ESP];
 687         int      i, maxslot, inc_ofs, ofs;
 688         ir_node  *node, *pred_sp, *block;
 689         ir_node  *loads[MAXPUSH_OPTIMIZE];
 690         unsigned regmask = 0;
 691         unsigned copymask = ~0;
 692
 693         memset(loads, 0, sizeof(loads));
 694         assert(be_is_IncSP(irn));
 695
 696         inc_ofs = -be_get_IncSP_offset(irn);
 697         if (inc_ofs < 4)
 698                 return;
 699
 700         /*
 701          * We first walk the schedule before the IncSP node as long as we find
 702          * suitable Loads that could be transformed to a Pop.
 703          * We save them into the stores array which is sorted by the frame offset/4
 704          * attached to the node
 705          */
 706         maxslot = -1;
 707         pred_sp = be_get_IncSP_pred(irn);
 708         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 709                 int offset;
 710                 int loadslot;
 711                 const arch_register_t *sreg, *dreg;
 712
 713                 /* it has to be a Load */
 714                 if (!is_ia32_Load(node)) {
 715                         if (be_is_Copy(node)) {
 716                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 717                                         /* not a GP copy, ignore */
 718                                         continue;
 719                                 }
 720                                 dreg = arch_get_irn_register(node);
 721                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 722                                 if (regmask & copymask & (1 << sreg->index)) {
 723                                         break;
 724                                 }
 725                                 if (regmask & copymask & (1 << dreg->index)) {
 726                                         break;
 727                                 }
 728                                 /* we CAN skip Copies if neither the destination nor the source
 729                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 730                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 731                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 732                                 continue;
 733                         }
 734                         break;
 735                 }
 736
 737                 /* we can handle only GP loads */
 738                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 739                         continue;
 740
 741                 /* it has to use our predecessor sp value */
 742                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 743                         /* it would be ok if this load does not use a Pop result,
 744                          * but we do not check this */
 745                         break;
 746                 }
 747
 748                 /* should have NO index */
 749                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 750                         break;
 751
 752                 offset = get_ia32_am_offs_int(node);
 753                 /* we should NEVER access uninitialized stack BELOW the current SP */
 754                 assert(offset >= 0);
 755
 756                 /* storing at half-slots is bad */
 757                 if ((offset & 3) != 0)
 758                         break;
 759
 760                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 761                         continue;
 762                 /* ignore those outside the possible windows */
 763                 if (offset > inc_ofs - 4)
 764                         continue;
 765                 loadslot = offset >> 2;
 766
 767                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 768                 if (loads[loadslot] != NULL)
 769                         break;
 770
 771                 dreg = arch_get_irn_register_out(node, pn_ia32_Load_res);
 772                 if (regmask & (1 << dreg->index)) {
 773                         /* this register is already used */
 774                         break;
 775                 }
 776                 regmask |= 1 << dreg->index;
 777
 778                 loads[loadslot] = node;
 779                 if (loadslot > maxslot)
 780                         maxslot = loadslot;
 781         }
 782
 783         if (maxslot < 0)
 784                 return;
 785
 786         /* find the first slot */
 787         for (i = maxslot; i >= 0; --i) {
 788                 ir_node *load = loads[i];
 789
 790                 if (load == NULL)
 791                         break;
 792         }
 793
 794         ofs = inc_ofs - (maxslot + 1) * 4;
 795         inc_ofs = (i+1) * 4;
 796
 797         /* create a new IncSP if needed */
 798         block = get_nodes_block(irn);
 799         if (inc_ofs > 0) {
 800                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 801                 sched_add_before(irn, pred_sp);
 802         }
 803
 804         /* walk through the Loads and create Pops for them */
 805         for (++i; i <= maxslot; ++i) {
 806                 ir_node *load = loads[i];
 807                 ir_node *mem, *pop;
 808                 const ir_edge_t *edge, *tmp;
 809                 const arch_register_t *reg;
 810
 811                 mem = get_irn_n(load, n_ia32_mem);
 812                 reg = arch_get_irn_register_out(load, pn_ia32_Load_res);
 813
 814                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 815                 arch_set_irn_register_out(pop, pn_ia32_Load_res, reg);
 816
 817                 copy_mark(load, pop);
 818
 819                 /* create stackpointer Proj */
 820                 pred_sp = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 821                 arch_set_irn_register(pred_sp, esp);
 822
 823                 sched_add_before(irn, pop);
 824
 825                 /* rewire now */
 826                 foreach_out_edge_safe(load, edge, tmp) {
 827                         ir_node *proj = get_edge_src_irn(edge);
 828
 829                         set_Proj_pred(proj, pop);
 830                 }
 831
 832                 /* we can remove the Load now */
 833                 sched_remove(load);
 834                 kill_node(load);
 835         }
 836
 837         be_set_IncSP_offset(irn, -ofs);
 838         be_set_IncSP_pred(irn, pred_sp);
 839 }
 840
 841
 842 /**
 843  * Find a free GP register if possible, else return NULL.
 844  */
 845 static const arch_register_t *get_free_gp_reg(ir_graph *irg)
 846 {
 847         be_irg_t *birg = be_birg_from_irg(irg);
 848         int i;
 849
 850         for (i = 0; i < N_ia32_gp_REGS; ++i) {
 851                 const arch_register_t *reg = &ia32_reg_classes[CLASS_ia32_gp].regs[i];
 852                 if (!rbitset_is_set(birg->allocatable_regs, reg->global_index))
 853                         continue;
 854
 855                 if (be_peephole_get_value(reg->global_index) == NULL)
 856                         return reg;
 857         }
 858
 859         return NULL;
 860 }
 861
 862 /**
 863  * Creates a Pop instruction before the given schedule point.
 864  *
 865  * @param dbgi        debug info
 866  * @param block       the block
 867  * @param stack       the previous stack value
 868  * @param schedpoint  the new node is added before this node
 869  * @param reg         the register to pop
 870  *
 871  * @return the new stack value
 872  */
 873 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 874                            ir_node *stack, ir_node *schedpoint,
 875                            const arch_register_t *reg)
 876 {
 877         const arch_register_t *esp = &ia32_registers[REG_ESP];
 878         ir_graph *irg = get_irn_irg(block);
 879         ir_node *pop;
 880         ir_node *keep;
 881         ir_node *val;
 882         ir_node *in[1];
 883
 884         pop   = new_bd_ia32_Pop(dbgi, block, get_irg_no_mem(irg), stack);
 885
 886         stack = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 887         arch_set_irn_register(stack, esp);
 888         val   = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_res);
 889         arch_set_irn_register(val, reg);
 890
 891         sched_add_before(schedpoint, pop);
 892
 893         in[0] = val;
 894         keep  = be_new_Keep(block, 1, in);
 895         sched_add_before(schedpoint, keep);
 896
 897         return stack;
 898 }
 899
 900 /**
 901  * Optimize an IncSp by replacing it with Push/Pop.
 902  */
 903 static void peephole_be_IncSP(ir_node *node)
 904 {
 905         const arch_register_t *esp = &ia32_registers[REG_ESP];
 906         const arch_register_t *reg;
 907         dbg_info              *dbgi;
 908         ir_node               *block;
 909         ir_node               *stack;
 910         int                    offset;
 911
 912         /* first optimize incsp->incsp combinations */
 913         node = be_peephole_IncSP_IncSP(node);
 914
 915         /* transform IncSP->Store combinations to Push where possible */
 916         peephole_IncSP_Store_to_push(node);
 917
 918         /* transform Load->IncSP combinations to Pop where possible */
 919         peephole_Load_IncSP_to_pop(node);
 920
 921         if (arch_get_irn_register(node) != esp)
 922                 return;
 923
 924         /* replace IncSP -4 by Pop freereg when possible */
 925         offset = be_get_IncSP_offset(node);
 926         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 927             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 928             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 929             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 930                 return;
 931
 932         if (offset < 0) {
 933                 /* we need a free register for pop */
 934                 reg = get_free_gp_reg(get_irn_irg(node));
 935                 if (reg == NULL)
 936                         return;
 937
 938                 dbgi  = get_irn_dbg_info(node);
 939                 block = get_nodes_block(node);
 940                 stack = be_get_IncSP_pred(node);
 941
 942                 stack = create_pop(dbgi, block, stack, node, reg);
 943
 944                 if (offset == -8) {
 945                         stack = create_pop(dbgi, block, stack, node, reg);
 946                 }
 947         } else {
 948                 dbgi  = get_irn_dbg_info(node);
 949                 block = get_nodes_block(node);
 950                 stack = be_get_IncSP_pred(node);
 951                 stack = new_bd_ia32_PushEax(dbgi, block, stack);
 952                 arch_set_irn_register(stack, esp);
 953                 sched_add_before(node, stack);
 954
 955                 if (offset == +8) {
 956                         stack = new_bd_ia32_PushEax(dbgi, block, stack);
 957                         arch_set_irn_register(stack, esp);
 958                         sched_add_before(node, stack);
 959                 }
 960         }
 961
 962         be_peephole_exchange(node, stack);
 963 }
 964
 965 /**
 966  * Peephole optimisation for ia32_Const's
 967  */
 968 static void peephole_ia32_Const(ir_node *node)
 969 {
 970         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 971         const arch_register_t       *reg;
 972         ir_node                     *block;
 973         dbg_info                    *dbgi;
 974         ir_node                     *xorn;
 975
 976         /* try to transform a mov 0, reg to xor reg reg */
 977         if (attr->offset != 0 || attr->symconst != NULL)
 978                 return;
 979         if (ia32_cg_config.use_mov_0)
 980                 return;
 981         /* xor destroys the flags, so no-one must be using them */
 982         if (be_peephole_get_value(REG_EFLAGS) != NULL)
 983                 return;
 984
 985         reg = arch_get_irn_register(node);
 986         assert(be_peephole_get_reg_value(reg) == NULL);
 987
 988         /* create xor(produceval, produceval) */
 989         block = get_nodes_block(node);
 990         dbgi  = get_irn_dbg_info(node);
 991         xorn  = new_bd_ia32_Xor0(dbgi, block);
 992         arch_set_irn_register(xorn, reg);
 993
 994         sched_add_before(node, xorn);
 995
 996         copy_mark(node, xorn);
 997         be_peephole_exchange(node, xorn);
 998 }
 999
1000 static inline int is_noreg(const ir_node *node)
1001 {
1002         return is_ia32_NoReg_GP(node);
1003 }
1004
1005 ir_node *ia32_immediate_from_long(long val)
1006 {
1007         ir_graph *irg         = current_ir_graph;
1008         ir_node  *start_block = get_irg_start_block(irg);
1009         ir_node  *immediate
1010                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
1011         arch_set_irn_register(immediate, &ia32_registers[REG_GP_NOREG]);
1012
1013         return immediate;
1014 }
1015
1016 static ir_node *create_immediate_from_am(const ir_node *node)
1017 {
1018         ir_node   *block   = get_nodes_block(node);
1019         int        offset  = get_ia32_am_offs_int(node);
1020         int        sc_sign = is_ia32_am_sc_sign(node);
1021         const ia32_attr_t *attr = get_ia32_attr_const(node);
1022         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
1023         ir_entity *entity  = get_ia32_am_sc(node);
1024         ir_node   *res;
1025
1026         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
1027                                     offset);
1028         arch_set_irn_register(res, &ia32_registers[REG_GP_NOREG]);
1029         return res;
1030 }
1031
1032 static int is_am_one(const ir_node *node)
1033 {
1034         int        offset  = get_ia32_am_offs_int(node);
1035         ir_entity *entity  = get_ia32_am_sc(node);
1036
1037         return offset == 1 && entity == NULL;
1038 }
1039
1040 static int is_am_minus_one(const ir_node *node)
1041 {
1042         int        offset  = get_ia32_am_offs_int(node);
1043         ir_entity *entity  = get_ia32_am_sc(node);
1044
1045         return offset == -1 && entity == NULL;
1046 }
1047
1048 /**
1049  * Transforms a LEA into an Add or SHL if possible.
1050  */
1051 static void peephole_ia32_Lea(ir_node *node)
1052 {
1053         ir_graph              *irg;
1054         ir_node               *base;
1055         ir_node               *index;
1056         const arch_register_t *base_reg;
1057         const arch_register_t *index_reg;
1058         const arch_register_t *out_reg;
1059         int                    scale;
1060         int                    has_immediates;
1061         ir_node               *op1;
1062         ir_node               *op2;
1063         dbg_info              *dbgi;
1064         ir_node               *block;
1065         ir_node               *res;
1066         ir_node               *noreg;
1067         ir_node               *nomem;
1068
1069         assert(is_ia32_Lea(node));
1070
1071         /* we can only do this if it is allowed to clobber the flags */
1072         if (be_peephole_get_value(REG_EFLAGS) != NULL)
1073                 return;
1074
1075         base  = get_irn_n(node, n_ia32_Lea_base);
1076         index = get_irn_n(node, n_ia32_Lea_index);
1077
1078         if (is_noreg(base)) {
1079                 base     = NULL;
1080                 base_reg = NULL;
1081         } else {
1082                 base_reg = arch_get_irn_register(base);
1083         }
1084         if (is_noreg(index)) {
1085                 index     = NULL;
1086                 index_reg = NULL;
1087         } else {
1088                 index_reg = arch_get_irn_register(index);
1089         }
1090
1091         if (base == NULL && index == NULL) {
1092                 /* we shouldn't construct these in the first place... */
1093 #ifdef DEBUG_libfirm
1094                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1095 #endif
1096                 return;
1097         }
1098
1099         out_reg = arch_get_irn_register(node);
1100         scale   = get_ia32_am_scale(node);
1101         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1102         /* check if we have immediates values (frame entities should already be
1103          * expressed in the offsets) */
1104         if (get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1105                 has_immediates = 1;
1106         } else {
1107                 has_immediates = 0;
1108         }
1109
1110         /* we can transform leas where the out register is the same as either the
1111          * base or index register back to an Add or Shl */
1112         if (out_reg == base_reg) {
1113                 if (index == NULL) {
1114 #ifdef DEBUG_libfirm
1115                         if (!has_immediates) {
1116                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1117                                            "just a copy\n");
1118                         }
1119 #endif
1120                         op1 = base;
1121                         goto make_add_immediate;
1122                 }
1123                 if (scale == 0 && !has_immediates) {
1124                         op1 = base;
1125                         op2 = index;
1126                         goto make_add;
1127                 }
1128                 /* can't create an add */
1129                 return;
1130         } else if (out_reg == index_reg) {
1131                 if (base == NULL) {
1132                         if (has_immediates && scale == 0) {
1133                                 op1 = index;
1134                                 goto make_add_immediate;
1135                         } else if (!has_immediates && scale > 0) {
1136                                 op1 = index;
1137                                 op2 = ia32_immediate_from_long(scale);
1138                                 goto make_shl;
1139                         } else if (!has_immediates) {
1140 #ifdef DEBUG_libfirm
1141                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1142                                            "just a copy\n");
1143 #endif
1144                         }
1145                 } else if (scale == 0 && !has_immediates) {
1146                         op1 = index;
1147                         op2 = base;
1148                         goto make_add;
1149                 }
1150                 /* can't create an add */
1151                 return;
1152         } else {
1153                 /* can't create an add */
1154                 return;
1155         }
1156
1157 make_add_immediate:
1158         if (ia32_cg_config.use_incdec) {
1159                 if (is_am_one(node)) {
1160                         dbgi  = get_irn_dbg_info(node);
1161                         block = get_nodes_block(node);
1162                         res   = new_bd_ia32_Inc(dbgi, block, op1);
1163                         arch_set_irn_register(res, out_reg);
1164                         goto exchange;
1165                 }
1166                 if (is_am_minus_one(node)) {
1167                         dbgi  = get_irn_dbg_info(node);
1168                         block = get_nodes_block(node);
1169                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1170                         arch_set_irn_register(res, out_reg);
1171                         goto exchange;
1172                 }
1173         }
1174         op2 = create_immediate_from_am(node);
1175
1176 make_add:
1177         dbgi  = get_irn_dbg_info(node);
1178         block = get_nodes_block(node);
1179         irg   = get_irn_irg(node);
1180         noreg = ia32_new_NoReg_gp(irg);
1181         nomem = get_irg_no_mem(irg);
1182         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1183         arch_set_irn_register(res, out_reg);
1184         set_ia32_commutative(res);
1185         goto exchange;
1186
1187 make_shl:
1188         dbgi  = get_irn_dbg_info(node);
1189         block = get_nodes_block(node);
1190         irg   = get_irn_irg(node);
1191         noreg = ia32_new_NoReg_gp(irg);
1192         nomem = get_irg_no_mem(irg);
1193         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1194         arch_set_irn_register(res, out_reg);
1195         goto exchange;
1196
1197 exchange:
1198         SET_IA32_ORIG_NODE(res, node);
1199
1200         /* add new ADD/SHL to schedule */
1201         DBG_OPT_LEA2ADD(node, res);
1202
1203         /* exchange the Add and the LEA */
1204         sched_add_before(node, res);
1205         copy_mark(node, res);
1206         be_peephole_exchange(node, res);
1207 }
1208
1209 /**
1210  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1211  */
1212 static void peephole_ia32_Imul_split(ir_node *imul)
1213 {
1214         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1215         const arch_register_t *reg;
1216         ir_node               *res;
1217
1218         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1219                 /* no memory, imm form ignore */
1220                 return;
1221         }
1222         /* we need a free register */
1223         reg = get_free_gp_reg(get_irn_irg(imul));
1224         if (reg == NULL)
1225                 return;
1226
1227         /* fine, we can rebuild it */
1228         res = ia32_turn_back_am(imul);
1229         arch_set_irn_register(res, reg);
1230 }
1231
1232 /**
1233  * Replace xorps r,r and xorpd r,r by pxor r,r
1234  */
1235 static void peephole_ia32_xZero(ir_node *xorn)
1236 {
1237         set_irn_op(xorn, op_ia32_xPzero);
1238 }
1239
1240 /**
1241  * Replace 16bit sign extension from ax to eax by shorter cwtl
1242  */
1243 static void peephole_ia32_Conv_I2I(ir_node *node)
1244 {
1245         const arch_register_t *eax          = &ia32_registers[REG_EAX];
1246         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1247         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1248         dbg_info              *dbgi;
1249         ir_node               *block;
1250         ir_node               *cwtl;
1251
1252         if (get_mode_size_bits(smaller_mode) != 16 ||
1253                         !mode_is_signed(smaller_mode)          ||
1254                         eax != arch_get_irn_register(val)      ||
1255                         eax != arch_get_irn_register_out(node, pn_ia32_Conv_I2I_res))
1256                 return;
1257
1258         dbgi  = get_irn_dbg_info(node);
1259         block = get_nodes_block(node);
1260         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1261         arch_set_irn_register(cwtl, eax);
1262         sched_add_before(node, cwtl);
1263         be_peephole_exchange(node, cwtl);
1264 }
1265
1266 /**
1267  * Register a peephole optimisation function.
1268  */
1269 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1270 {
1271         assert(op->ops.generic == NULL);
1272         op->ops.generic = (op_func)func;
1273 }
1274
1275 /* Perform peephole-optimizations. */
1276 void ia32_peephole_optimization(ir_graph *irg)
1277 {
1278         /* we currently do it in 2 passes because:
1279          *    Lea -> Add could be usefull as flag producer for Test later
1280          */
1281
1282         /* pass 1 */
1283         clear_irp_opcodes_generic_func();
1284         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1285         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1286         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1287         if (ia32_cg_config.use_short_sex_eax)
1288                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1289         if (ia32_cg_config.use_pxor)
1290                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1291         if (! ia32_cg_config.use_imul_mem_imm32)
1292                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1293         be_peephole_opt(irg);
1294
1295         /* pass 2 */
1296         clear_irp_opcodes_generic_func();
1297         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1298         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1299         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1300         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1301         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1302         be_peephole_opt(irg);
1303 }
1304
1305 /**
1306  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1307  * all its Projs are removed as well.
1308  * @param irn  The irn to be removed from schedule
1309  */
1310 static inline void try_kill(ir_node *node)
1311 {
1312         if (get_irn_mode(node) == mode_T) {
1313                 const ir_edge_t *edge, *next;
1314                 foreach_out_edge_safe(node, edge, next) {
1315                         ir_node *proj = get_edge_src_irn(edge);
1316                         try_kill(proj);
1317                 }
1318         }
1319
1320         if (get_irn_n_edges(node) != 0)
1321                 return;
1322
1323         if (sched_is_scheduled(node)) {
1324                 sched_remove(node);
1325         }
1326
1327         kill_node(node);
1328 }
1329
1330 static void optimize_conv_store(ir_node *node)
1331 {
1332         ir_node *pred;
1333         ir_node *pred_proj;
1334         ir_mode *conv_mode;
1335         ir_mode *store_mode;
1336
1337         if (!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1338                 return;
1339
1340         assert((int)n_ia32_Store_val == (int)n_ia32_Store8Bit_val);
1341         pred_proj = get_irn_n(node, n_ia32_Store_val);
1342         if (is_Proj(pred_proj)) {
1343                 pred = get_Proj_pred(pred_proj);
1344         } else {
1345                 pred = pred_proj;
1346         }
1347         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1348                 return;
1349         if (get_ia32_op_type(pred) != ia32_Normal)
1350                 return;
1351
1352         /* the store only stores the lower bits, so we only need the conv
1353          * it it shrinks the mode */
1354         conv_mode  = get_ia32_ls_mode(pred);
1355         store_mode = get_ia32_ls_mode(node);
1356         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1357                 return;
1358
1359         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1360         if (get_irn_n_edges(pred_proj) == 0) {
1361                 kill_node(pred_proj);
1362                 if (pred != pred_proj)
1363                         kill_node(pred);
1364         }
1365 }
1366
1367 static void optimize_load_conv(ir_node *node)
1368 {
1369         ir_node *pred, *predpred;
1370         ir_mode *load_mode;
1371         ir_mode *conv_mode;
1372
1373         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1374                 return;
1375
1376         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1377         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1378         if (!is_Proj(pred))
1379                 return;
1380
1381         predpred = get_Proj_pred(pred);
1382         if (!is_ia32_Load(predpred))
1383                 return;
1384
1385         /* the load is sign extending the upper bits, so we only need the conv
1386          * if it shrinks the mode */
1387         load_mode = get_ia32_ls_mode(predpred);
1388         conv_mode = get_ia32_ls_mode(node);
1389         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1390                 return;
1391
1392         if (get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1393                 /* change the load if it has only 1 user */
1394                 if (get_irn_n_edges(pred) == 1) {
1395                         ir_mode *newmode;
1396                         if (get_mode_sign(conv_mode)) {
1397                                 newmode = find_signed_mode(load_mode);
1398                         } else {
1399                                 newmode = find_unsigned_mode(load_mode);
1400                         }
1401                         assert(newmode != NULL);
1402                         set_ia32_ls_mode(predpred, newmode);
1403                 } else {
1404                         /* otherwise we have to keep the conv */
1405                         return;
1406                 }
1407         }
1408
1409         /* kill the conv */
1410         exchange(node, pred);
1411 }
1412
1413 static void optimize_conv_conv(ir_node *node)
1414 {
1415         ir_node *pred_proj, *pred, *result_conv;
1416         ir_mode *pred_mode, *conv_mode;
1417         int      conv_mode_bits;
1418         int      pred_mode_bits;
1419
1420         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1421                 return;
1422
1423         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1424         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1425         if (is_Proj(pred_proj))
1426                 pred = get_Proj_pred(pred_proj);
1427         else
1428                 pred = pred_proj;
1429
1430         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1431                 return;
1432
1433         /* we know that after a conv, the upper bits are sign extended
1434          * so we only need the 2nd conv if it shrinks the mode */
1435         conv_mode      = get_ia32_ls_mode(node);
1436         conv_mode_bits = get_mode_size_bits(conv_mode);
1437         pred_mode      = get_ia32_ls_mode(pred);
1438         pred_mode_bits = get_mode_size_bits(pred_mode);
1439
1440         if (conv_mode_bits == pred_mode_bits
1441                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1442                 result_conv = pred_proj;
1443         } else if (conv_mode_bits <= pred_mode_bits) {
1444                 /* if 2nd conv is smaller then first conv, then we can always take the
1445                  * 2nd conv */
1446                 if (get_irn_n_edges(pred_proj) == 1) {
1447                         result_conv = pred_proj;
1448                         set_ia32_ls_mode(pred, conv_mode);
1449
1450                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1451                         if (get_mode_size_bits(conv_mode) == 8) {
1452                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1453                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1454                                 arch_set_irn_register_reqs_in(pred, reqs);
1455                         }
1456                 } else {
1457                         /* we don't want to end up with 2 loads, so we better do nothing */
1458                         if (get_irn_mode(pred) == mode_T) {
1459                                 return;
1460                         }
1461
1462                         result_conv = exact_copy(pred);
1463                         set_ia32_ls_mode(result_conv, conv_mode);
1464
1465                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1466                         if (get_mode_size_bits(conv_mode) == 8) {
1467                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1468                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1469                                 arch_set_irn_register_reqs_in(result_conv, reqs);
1470                         }
1471                 }
1472         } else {
1473                 /* if both convs have the same sign, then we can take the smaller one */
1474                 if (get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1475                         result_conv = pred_proj;
1476                 } else {
1477                         /* no optimisation possible if smaller conv is sign-extend */
1478                         if (mode_is_signed(pred_mode)) {
1479                                 return;
1480                         }
1481                         /* we can take the smaller conv if it is unsigned */
1482                         result_conv = pred_proj;
1483                 }
1484         }
1485
1486         /* Some user (like Phis) won't be happy if we change the mode. */
1487         set_irn_mode(result_conv, get_irn_mode(node));
1488
1489         /* kill the conv */
1490         exchange(node, result_conv);
1491
1492         if (get_irn_n_edges(pred_proj) == 0) {
1493                 kill_node(pred_proj);
1494                 if (pred != pred_proj)
1495                         kill_node(pred);
1496         }
1497         optimize_conv_conv(result_conv);
1498 }
1499
1500 static void optimize_node(ir_node *node, void *env)
1501 {
1502         (void) env;
1503
1504         optimize_load_conv(node);
1505         optimize_conv_store(node);
1506         optimize_conv_conv(node);
1507 }
1508
1509 /**
1510  * Performs conv and address mode optimization.
1511  */
1512 void ia32_optimize_graph(ir_graph *irg)
1513 {
1514         irg_walk_blkwise_graph(irg, NULL, optimize_node, NULL);
1515 }
1516
1517 void ia32_init_optimize(void)
1518 {
1519         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1520 }