nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "irprog_t.h"
  32 #include "ircons.h"
  33 #include "irtools.h"
  34 #include "firm_types.h"
  35 #include "iredges.h"
  36 #include "tv.h"
  37 #include "irgmod.h"
  38 #include "irgwalk.h"
  39 #include "height.h"
  40 #include "irbitset.h"
  41 #include "irprintf.h"
  42 #include "error.h"
  43
  44 #include "../be_t.h"
  45 #include "../beabi.h"
  46 #include "../benode_t.h"
  47 #include "../besched_t.h"
  48 #include "../bepeephole.h"
  49
  50 #include "ia32_new_nodes.h"
  51 #include "ia32_optimize.h"
  52 #include "bearch_ia32_t.h"
  53 #include "gen_ia32_regalloc_if.h"
  54 #include "ia32_common_transform.h"
  55 #include "ia32_transform.h"
  56 #include "ia32_dbg_stat.h"
  57 #include "ia32_util.h"
  58 #include "ia32_architecture.h"
  59
  60 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  61
  62 static ia32_code_gen_t *cg;
  63
  64 static void copy_mark(const ir_node *old, ir_node *new)
  65 {
  66         if (is_ia32_is_reload(old))
  67                 set_ia32_is_reload(new);
  68         if (is_ia32_is_spill(old))
  69                 set_ia32_is_spill(new);
  70         if (is_ia32_is_remat(old))
  71                 set_ia32_is_remat(new);
  72 }
  73
  74 typedef enum produces_flag_t {
  75         produces_no_flag,
  76         produces_flag_zero,
  77         produces_flag_carry
  78 } produces_flag_t;
  79
  80 /**
  81  * Return which usable flag the given node produces
  82  *
  83  * @param node  the node to check
  84  * @param pn    the projection number of the used result
  85  */
  86 static produces_flag_t produces_test_flag(ir_node *node, int pn)
  87 {
  88         ir_node                     *count;
  89         const ia32_immediate_attr_t *imm_attr;
  90
  91         if (!is_ia32_irn(node))
  92                 return produces_no_flag;
  93
  94         switch (get_ia32_irn_opcode(node)) {
  95                 case iro_ia32_Add:
  96                 case iro_ia32_Adc:
  97                 case iro_ia32_And:
  98                 case iro_ia32_Or:
  99                 case iro_ia32_Xor:
 100                 case iro_ia32_Sub:
 101                 case iro_ia32_Sbb:
 102                 case iro_ia32_Neg:
 103                 case iro_ia32_Inc:
 104                 case iro_ia32_Dec:
 105                         break;
 106
 107                 case iro_ia32_ShlD:
 108                 case iro_ia32_ShrD:
 109                         assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 110                         count = get_irn_n(node, n_ia32_ShlD_count);
 111                         goto check_shift_amount;
 112
 113                 case iro_ia32_Shl:
 114                 case iro_ia32_Shr:
 115                 case iro_ia32_Sar:
 116                         assert(n_ia32_Shl_count == n_ia32_Shr_count
 117                                         && n_ia32_Shl_count == n_ia32_Sar_count);
 118                         count = get_irn_n(node, n_ia32_Shl_count);
 119 check_shift_amount:
 120                         /* when shift count is zero the flags are not affected, so we can only
 121                          * do this for constants != 0 */
 122                         if (!is_ia32_Immediate(count))
 123                                 return produces_no_flag;
 124
 125                         imm_attr = get_ia32_immediate_attr_const(count);
 126                         if (imm_attr->symconst != NULL)
 127                                 return produces_no_flag;
 128                         if ((imm_attr->offset & 0x1f) == 0)
 129                                 return produces_no_flag;
 130                         break;
 131
 132                 case iro_ia32_Mul:
 133                         return pn == pn_ia32_Mul_res_high ?
 134                                 produces_flag_carry : produces_no_flag;
 135
 136                 default:
 137                         return produces_no_flag;
 138         }
 139
 140         return pn == pn_ia32_res ?
 141                 produces_flag_zero : produces_no_flag;
 142 }
 143
 144 /**
 145  * If the given node has not mode_T, creates a mode_T version (with a result Proj).
 146  *
 147  * @param node  the node to change
 148  *
 149  * @return the new mode_T node (if the mode was changed) or node itself
 150  */
 151 static ir_node *turn_into_mode_t(ir_node *node)
 152 {
 153         ir_node               *block;
 154         ir_node               *res_proj;
 155         ir_node               *new_node;
 156         const arch_register_t *reg;
 157
 158         if(get_irn_mode(node) == mode_T)
 159                 return node;
 160
 161         assert(get_irn_mode(node) == mode_Iu);
 162
 163         new_node = exact_copy(node);
 164         set_irn_mode(new_node, mode_T);
 165
 166         block    = get_nodes_block(new_node);
 167         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 168                               pn_ia32_res);
 169
 170         reg = arch_get_irn_register(node);
 171         arch_set_irn_register(res_proj, reg);
 172
 173         sched_add_before(node, new_node);
 174         be_peephole_exchange(node, res_proj);
 175         return new_node;
 176 }
 177
 178 /**
 179  * Replace Cmp(x, 0) by a Test(x, x)
 180  */
 181 static void peephole_ia32_Cmp(ir_node *const node)
 182 {
 183         ir_node                     *right;
 184         ia32_immediate_attr_t const *imm;
 185         dbg_info                    *dbgi;
 186         ir_graph                    *irg;
 187         ir_node                     *block;
 188         ir_node                     *noreg;
 189         ir_node                     *nomem;
 190         ir_node                     *op;
 191         ia32_attr_t           const *attr;
 192         int                          ins_permuted;
 193         int                          cmp_unsigned;
 194         ir_node                     *test;
 195         arch_register_t       const *reg;
 196         ir_edge_t             const *edge;
 197         ir_edge_t             const *tmp;
 198
 199         if (get_ia32_op_type(node) != ia32_Normal)
 200                 return;
 201
 202         right = get_irn_n(node, n_ia32_Cmp_right);
 203         if (!is_ia32_Immediate(right))
 204                 return;
 205
 206         imm = get_ia32_immediate_attr_const(right);
 207         if (imm->symconst != NULL || imm->offset != 0)
 208                 return;
 209
 210         dbgi         = get_irn_dbg_info(node);
 211         irg          = current_ir_graph;
 212         block        = get_nodes_block(node);
 213         noreg        = ia32_new_NoReg_gp(cg);
 214         nomem        = get_irg_no_mem(irg);
 215         op           = get_irn_n(node, n_ia32_Cmp_left);
 216         attr         = get_irn_generic_attr(node);
 217         ins_permuted = attr->data.ins_permuted;
 218         cmp_unsigned = attr->data.cmp_unsigned;
 219
 220         if (is_ia32_Cmp(node)) {
 221                 test = new_rd_ia32_Test(dbgi, irg, block, noreg, noreg, nomem,
 222                                         op, op, ins_permuted, cmp_unsigned);
 223         } else {
 224                 test = new_rd_ia32_Test8Bit(dbgi, irg, block, noreg, noreg, nomem,
 225                                             op, op, ins_permuted, cmp_unsigned);
 226         }
 227         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 228
 229         reg = arch_get_irn_register(node);
 230         arch_set_irn_register(test, reg);
 231
 232         foreach_out_edge_safe(node, edge, tmp) {
 233                 ir_node *const user = get_edge_src_irn(edge);
 234
 235                 if (is_Proj(user))
 236                         exchange(user, test);
 237         }
 238
 239         sched_add_before(node, test);
 240         copy_mark(node, test);
 241         be_peephole_exchange(node, test);
 242 }
 243
 244 /**
 245  * Peephole optimization for Test instructions.
 246  * We can remove the Test, if a zero flags was produced which is still
 247  * live.
 248  */
 249 static void peephole_ia32_Test(ir_node *node)
 250 {
 251         ir_node         *left  = get_irn_n(node, n_ia32_Test_left);
 252         ir_node         *right = get_irn_n(node, n_ia32_Test_right);
 253         ir_node         *flags_proj;
 254         ir_node         *block;
 255         ir_mode         *flags_mode;
 256         int              pn    = pn_ia32_res;
 257         ir_node         *schedpoint;
 258         const ir_edge_t *edge;
 259
 260         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 261                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 262
 263         /* we need a test for 0 */
 264         if(left != right)
 265                 return;
 266
 267         block = get_nodes_block(node);
 268         if(get_nodes_block(left) != block)
 269                 return;
 270
 271         if(is_Proj(left)) {
 272                 pn   = get_Proj_proj(left);
 273                 left = get_Proj_pred(left);
 274         }
 275
 276         /* happens rarely, but if it does code will panic' */
 277         if (is_ia32_Unknown_GP(left))
 278                 return;
 279
 280         /* walk schedule up and abort when we find left or some other node destroys
 281            the flags */
 282         schedpoint = node;
 283         for (;;) {
 284                 schedpoint = sched_prev(schedpoint);
 285                 if (schedpoint == left)
 286                         break;
 287                 if (arch_irn_is(cg->arch_env, schedpoint, modify_flags))
 288                         return;
 289                 if (schedpoint == block)
 290                         panic("couldn't find left");
 291         }
 292
 293         /* make sure only Lg/Eq tests are used */
 294         foreach_out_edge(node, edge) {
 295                 ir_node *user = get_edge_src_irn(edge);
 296                 int      pnc  = get_ia32_condcode(user);
 297
 298                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 299                         return;
 300                 }
 301         }
 302
 303         switch (produces_test_flag(left, pn)) {
 304                 case produces_flag_zero:
 305                         break;
 306
 307                 case produces_flag_carry:
 308                         foreach_out_edge(node, edge) {
 309                                 ir_node *user = get_edge_src_irn(edge);
 310                                 int      pnc  = get_ia32_condcode(user);
 311
 312                                 switch (pnc) {
 313                                         case pn_Cmp_Eq: pnc = pn_Cmp_Ge | ia32_pn_Cmp_unsigned; break;
 314                                         case pn_Cmp_Lg: pnc = pn_Cmp_Lt | ia32_pn_Cmp_unsigned; break;
 315                                         default: panic("unexpected pn");
 316                                 }
 317                                 set_ia32_condcode(user, pnc);
 318                         }
 319                         break;
 320
 321                 default:
 322                         return;
 323         }
 324
 325         left = turn_into_mode_t(left);
 326
 327         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 328         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 329                                 pn_ia32_flags);
 330         arch_set_irn_register(flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 331
 332         assert(get_irn_mode(node) != mode_T);
 333
 334         be_peephole_exchange(node, flags_proj);
 335 }
 336
 337 /**
 338  * AMD Athlon works faster when RET is not destination of
 339  * conditional jump or directly preceded by other jump instruction.
 340  * Can be avoided by placing a Rep prefix before the return.
 341  */
 342 static void peephole_ia32_Return(ir_node *node) {
 343         ir_node *block, *irn;
 344
 345         if (!ia32_cg_config.use_pad_return)
 346                 return;
 347
 348         block = get_nodes_block(node);
 349
 350         /* check if this return is the first on the block */
 351         sched_foreach_reverse_from(node, irn) {
 352                 switch (get_irn_opcode(irn)) {
 353                 case beo_Return:
 354                         /* the return node itself, ignore */
 355                         continue;
 356                 case iro_Start:
 357                 case beo_RegParams:
 358                 case beo_Barrier:
 359                         /* ignore no code generated */
 360                         continue;
 361                 case beo_IncSP:
 362                         /* arg, IncSP 0 nodes might occur, ignore these */
 363                         if (be_get_IncSP_offset(irn) == 0)
 364                                 continue;
 365                         return;
 366                 case iro_Phi:
 367                         continue;
 368                 default:
 369                         return;
 370                 }
 371         }
 372
 373         /* ensure, that the 3 byte return is generated */
 374         be_Return_set_emit_pop(node, 1);
 375 }
 376
 377 /* only optimize up to 48 stores behind IncSPs */
 378 #define MAXPUSH_OPTIMIZE        48
 379
 380 /**
 381  * Tries to create Push's from IncSP, Store combinations.
 382  * The Stores are replaced by Push's, the IncSP is modified
 383  * (possibly into IncSP 0, but not removed).
 384  */
 385 static void peephole_IncSP_Store_to_push(ir_node *irn)
 386 {
 387         int              i;
 388         int              maxslot;
 389         int              inc_ofs;
 390         ir_node         *node;
 391         ir_node         *stores[MAXPUSH_OPTIMIZE];
 392         ir_node         *block;
 393         ir_graph        *irg;
 394         ir_node         *curr_sp;
 395         ir_mode         *spmode;
 396         ir_node         *first_push = NULL;
 397         ir_edge_t const *edge;
 398         ir_edge_t const *next;
 399
 400         memset(stores, 0, sizeof(stores));
 401
 402         assert(be_is_IncSP(irn));
 403
 404         inc_ofs = be_get_IncSP_offset(irn);
 405         if (inc_ofs < 4)
 406                 return;
 407
 408         /*
 409          * We first walk the schedule after the IncSP node as long as we find
 410          * suitable Stores that could be transformed to a Push.
 411          * We save them into the stores array which is sorted by the frame offset/4
 412          * attached to the node
 413          */
 414         maxslot = -1;
 415         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 416                 ir_node *mem;
 417                 int offset;
 418                 int storeslot;
 419
 420                 /* it has to be a Store */
 421                 if (!is_ia32_Store(node))
 422                         break;
 423
 424                 /* it has to use our sp value */
 425                 if (get_irn_n(node, n_ia32_base) != irn)
 426                         continue;
 427                 /* Store has to be attached to NoMem */
 428                 mem = get_irn_n(node, n_ia32_mem);
 429                 if (!is_NoMem(mem))
 430                         continue;
 431
 432                 /* unfortunately we can't support the full AMs possible for push at the
 433                  * moment. TODO: fix this */
 434                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 435                         break;
 436
 437                 offset = get_ia32_am_offs_int(node);
 438                 /* we should NEVER access uninitialized stack BELOW the current SP */
 439                 assert(offset >= 0);
 440
 441                 /* storing at half-slots is bad */
 442                 if ((offset & 3) != 0)
 443                         break;
 444
 445                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 446                         continue;
 447                 storeslot = offset >> 2;
 448
 449                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 450                 if (stores[storeslot] != NULL)
 451                         break;
 452
 453                 stores[storeslot] = node;
 454                 if (storeslot > maxslot)
 455                         maxslot = storeslot;
 456         }
 457
 458         curr_sp = irn;
 459
 460         for (i = -1; i < maxslot; ++i) {
 461                 if (stores[i + 1] == NULL)
 462                         break;
 463         }
 464
 465         /* walk through the Stores and create Pushs for them */
 466         block  = get_nodes_block(irn);
 467         spmode = get_irn_mode(irn);
 468         irg    = cg->irg;
 469         for (; i >= 0; --i) {
 470                 const arch_register_t *spreg;
 471                 ir_node *push;
 472                 ir_node *val, *mem, *mem_proj;
 473                 ir_node *store = stores[i];
 474                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 475
 476                 val = get_irn_n(store, n_ia32_unary_op);
 477                 mem = get_irn_n(store, n_ia32_mem);
 478                 spreg = arch_get_irn_register(curr_sp);
 479
 480                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, val, curr_sp);
 481                 copy_mark(store, push);
 482
 483                 if (first_push == NULL)
 484                         first_push = push;
 485
 486                 sched_add_after(curr_sp, push);
 487
 488                 /* create stackpointer Proj */
 489                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 490                 arch_set_irn_register(curr_sp, spreg);
 491
 492                 /* create memory Proj */
 493                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 494
 495                 /* use the memproj now */
 496                 be_peephole_exchange(store, mem_proj);
 497
 498                 inc_ofs -= 4;
 499         }
 500
 501         foreach_out_edge_safe(irn, edge, next) {
 502                 ir_node *const src = get_edge_src_irn(edge);
 503                 int      const pos = get_edge_src_pos(edge);
 504
 505                 if (src == first_push)
 506                         continue;
 507
 508                 set_irn_n(src, pos, curr_sp);
 509         }
 510
 511         be_set_IncSP_offset(irn, inc_ofs);
 512 }
 513
 514 #if 0
 515 static void peephole_store_incsp(ir_node *store)
 516 {
 517         dbg_info *dbgi;
 518         ir_node  *node;
 519         ir_node  *block;
 520         ir_node  *noref;
 521         ir_node  *mem;
 522         ir_node  *push;
 523         ir_node  *val;
 524         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 525         if (!be_is_IncSP(am_base)
 526                         || get_nodes_block(am_base) != get_nodes_block(store))
 527                 return;
 528         mem = get_irn_n(store, n_ia32_Store_mem);
 529         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 530                         || !is_NoMem(mem))
 531                 return;
 532
 533         int incsp_offset = be_get_IncSP_offset(am_base);
 534         if (incsp_offset <= 0)
 535                 return;
 536
 537         /* we have to be at offset 0 */
 538         int my_offset = get_ia32_am_offs_int(store);
 539         if (my_offset != 0) {
 540                 /* TODO here: find out wether there is a store with offset 0 before
 541                  * us and wether we can move it down to our place */
 542                 return;
 543         }
 544         ir_mode *ls_mode = get_ia32_ls_mode(store);
 545         int my_store_size = get_mode_size_bytes(ls_mode);
 546
 547         if (my_offset + my_store_size > incsp_offset)
 548                 return;
 549
 550         /* correctness checking:
 551                 - noone else must write to that stackslot
 552                     (because after translation incsp won't allocate it anymore)
 553         */
 554         sched_foreach_reverse_from(store, node) {
 555                 int i, arity;
 556
 557                 if (node == am_base)
 558                         break;
 559
 560                 /* make sure noone else can use the space on the stack */
 561                 arity = get_irn_arity(node);
 562                 for (i = 0; i < arity; ++i) {
 563                         ir_node *pred = get_irn_n(node, i);
 564                         if (pred != am_base)
 565                                 continue;
 566
 567                         if (i == n_ia32_base &&
 568                                         (get_ia32_op_type(node) == ia32_AddrModeS
 569                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 570                                 int      node_offset  = get_ia32_am_offs_int(node);
 571                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 572                                 int      node_size    = get_mode_size_bytes(node);
 573                                 /* overlapping with our position? abort */
 574                                 if (node_offset < my_offset + my_store_size
 575                                                 && node_offset + node_size >= my_offset)
 576                                         return;
 577                                 /* otherwise it's fine */
 578                                 continue;
 579                         }
 580
 581                         /* strange use of esp: abort */
 582                         return;
 583                 }
 584         }
 585
 586         /* all ok, change to push */
 587         dbgi  = get_irn_dbg_info(store);
 588         block = get_nodes_block(store);
 589         noreg = ia32_new_NoReg_gp(cg);
 590         val   = get_ia32_
 591
 592         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, mem,
 593
 594         create_push(dbgi, current_ir_graph, block, am_base, store);
 595 }
 596 #endif
 597
 598 /**
 599  * Return true if a mode can be stored in the GP register set
 600  */
 601 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 602         if (mode == mode_fpcw)
 603                 return 0;
 604         if (get_mode_size_bits(mode) > 32)
 605                 return 0;
 606         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 607 }
 608
 609 /**
 610  * Tries to create Pops from Load, IncSP combinations.
 611  * The Loads are replaced by Pops, the IncSP is modified
 612  * (possibly into IncSP 0, but not removed).
 613  */
 614 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 615 {
 616         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 617         int      i, maxslot, inc_ofs, ofs;
 618         ir_node  *node, *pred_sp, *block;
 619         ir_node  *loads[MAXPUSH_OPTIMIZE];
 620         ir_graph *irg;
 621         unsigned regmask = 0;
 622         unsigned copymask = ~0;
 623
 624         memset(loads, 0, sizeof(loads));
 625         assert(be_is_IncSP(irn));
 626
 627         inc_ofs = -be_get_IncSP_offset(irn);
 628         if (inc_ofs < 4)
 629                 return;
 630
 631         /*
 632          * We first walk the schedule before the IncSP node as long as we find
 633          * suitable Loads that could be transformed to a Pop.
 634          * We save them into the stores array which is sorted by the frame offset/4
 635          * attached to the node
 636          */
 637         maxslot = -1;
 638         pred_sp = be_get_IncSP_pred(irn);
 639         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 640                 int offset;
 641                 int loadslot;
 642                 const arch_register_t *sreg, *dreg;
 643
 644                 /* it has to be a Load */
 645                 if (!is_ia32_Load(node)) {
 646                         if (be_is_Copy(node)) {
 647                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 648                                         /* not a GP copy, ignore */
 649                                         continue;
 650                                 }
 651                                 dreg = arch_get_irn_register(node);
 652                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 653                                 if (regmask & copymask & (1 << sreg->index)) {
 654                                         break;
 655                                 }
 656                                 if (regmask & copymask & (1 << dreg->index)) {
 657                                         break;
 658                                 }
 659                                 /* we CAN skip Copies if neither the destination nor the source
 660                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 661                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 662                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 663                                 continue;
 664                         }
 665                         break;
 666                 }
 667
 668                 /* we can handle only GP loads */
 669                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 670                         continue;
 671
 672                 /* it has to use our predecessor sp value */
 673                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 674                         /* it would be ok if this load does not use a Pop result,
 675                          * but we do not check this */
 676                         break;
 677                 }
 678
 679                 /* should have NO index */
 680                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 681                         break;
 682
 683                 offset = get_ia32_am_offs_int(node);
 684                 /* we should NEVER access uninitialized stack BELOW the current SP */
 685                 assert(offset >= 0);
 686
 687                 /* storing at half-slots is bad */
 688                 if ((offset & 3) != 0)
 689                         break;
 690
 691                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 692                         continue;
 693                 /* ignore those outside the possible windows */
 694                 if (offset > inc_ofs - 4)
 695                         continue;
 696                 loadslot = offset >> 2;
 697
 698                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 699                 if (loads[loadslot] != NULL)
 700                         break;
 701
 702                 dreg = arch_get_irn_register(node);
 703                 if (regmask & (1 << dreg->index)) {
 704                         /* this register is already used */
 705                         break;
 706                 }
 707                 regmask |= 1 << dreg->index;
 708
 709                 loads[loadslot] = node;
 710                 if (loadslot > maxslot)
 711                         maxslot = loadslot;
 712         }
 713
 714         if (maxslot < 0)
 715                 return;
 716
 717         /* find the first slot */
 718         for (i = maxslot; i >= 0; --i) {
 719                 ir_node *load = loads[i];
 720
 721                 if (load == NULL)
 722                         break;
 723         }
 724
 725         ofs = inc_ofs - (maxslot + 1) * 4;
 726         inc_ofs = (i+1) * 4;
 727
 728         /* create a new IncSP if needed */
 729         block = get_nodes_block(irn);
 730         irg   = cg->irg;
 731         if (inc_ofs > 0) {
 732                 pred_sp = be_new_IncSP(esp, irg, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 733                 sched_add_before(irn, pred_sp);
 734         }
 735
 736         /* walk through the Loads and create Pops for them */
 737         for (++i; i <= maxslot; ++i) {
 738                 ir_node *load = loads[i];
 739                 ir_node *mem, *pop;
 740                 const ir_edge_t *edge, *tmp;
 741                 const arch_register_t *reg;
 742
 743                 mem = get_irn_n(load, n_ia32_mem);
 744                 reg = arch_get_irn_register(load);
 745
 746                 pop = new_rd_ia32_Pop(get_irn_dbg_info(load), irg, block, mem, pred_sp);
 747                 arch_set_irn_register(pop, reg);
 748
 749                 copy_mark(load, pop);
 750
 751                 /* create stackpointer Proj */
 752                 pred_sp = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 753                 arch_set_irn_register(pred_sp, esp);
 754
 755                 sched_add_before(irn, pop);
 756
 757                 /* rewire now */
 758                 foreach_out_edge_safe(load, edge, tmp) {
 759                         ir_node *proj = get_edge_src_irn(edge);
 760
 761                         set_Proj_pred(proj, pop);
 762                 }
 763
 764                 /* we can remove the Load now */
 765                 sched_remove(load);
 766                 kill_node(load);
 767         }
 768
 769         be_set_IncSP_offset(irn, -ofs);
 770         be_set_IncSP_pred(irn, pred_sp);
 771 }
 772
 773
 774 /**
 775  * Find a free GP register if possible, else return NULL.
 776  */
 777 static const arch_register_t *get_free_gp_reg(void)
 778 {
 779         int i;
 780
 781         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 782                 const arch_register_t *reg = &ia32_gp_regs[i];
 783                 if(arch_register_type_is(reg, ignore))
 784                         continue;
 785
 786                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 787                         return &ia32_gp_regs[i];
 788         }
 789
 790         return NULL;
 791 }
 792
 793 /**
 794  * Creates a Pop instruction before the given schedule point.
 795  *
 796  * @param dbgi        debug info
 797  * @param irg         the graph
 798  * @param block       the block
 799  * @param stack       the previous stack value
 800  * @param schedpoint  the new node is added before this node
 801  * @param reg         the register to pop
 802  *
 803  * @return the new stack value
 804  */
 805 static ir_node *create_pop(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 806                            ir_node *stack, ir_node *schedpoint,
 807                            const arch_register_t *reg)
 808 {
 809         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 810         ir_node *pop;
 811         ir_node *keep;
 812         ir_node *val;
 813         ir_node *in[1];
 814
 815         pop   = new_rd_ia32_Pop(dbgi, irg, block, new_NoMem(), stack);
 816
 817         stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 818         arch_set_irn_register(stack, esp);
 819         val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 820         arch_set_irn_register(val, reg);
 821
 822         sched_add_before(schedpoint, pop);
 823
 824         in[0] = val;
 825         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 826         sched_add_before(schedpoint, keep);
 827
 828         return stack;
 829 }
 830
 831 /**
 832  * Creates a Push instruction before the given schedule point.
 833  *
 834  * @param dbgi        debug info
 835  * @param irg         the graph
 836  * @param block       the block
 837  * @param stack       the previous stack value
 838  * @param schedpoint  the new node is added before this node
 839  * @param reg         the register to pop
 840  *
 841  * @return the new stack value
 842  */
 843 static ir_node *create_push(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 844                             ir_node *stack, ir_node *schedpoint)
 845 {
 846         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 847
 848         ir_node *val   = ia32_new_Unknown_gp(cg);
 849         ir_node *noreg = ia32_new_NoReg_gp(cg);
 850         ir_node *nomem = get_irg_no_mem(irg);
 851         ir_node *push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, nomem, val, stack);
 852         sched_add_before(schedpoint, push);
 853
 854         stack = new_r_Proj(irg, block, push, mode_Iu, pn_ia32_Push_stack);
 855         arch_set_irn_register(stack, esp);
 856
 857         return stack;
 858 }
 859
 860 /**
 861  * Optimize an IncSp by replacing it with Push/Pop.
 862  */
 863 static void peephole_be_IncSP(ir_node *node)
 864 {
 865         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 866         const arch_register_t *reg;
 867         ir_graph              *irg = current_ir_graph;
 868         dbg_info              *dbgi;
 869         ir_node               *block;
 870         ir_node               *stack;
 871         int                    offset;
 872
 873         /* first optimize incsp->incsp combinations */
 874         node = be_peephole_IncSP_IncSP(node);
 875
 876         /* transform IncSP->Store combinations to Push where possible */
 877         peephole_IncSP_Store_to_push(node);
 878
 879         /* transform Load->IncSP combinations to Pop where possible */
 880         peephole_Load_IncSP_to_pop(node);
 881
 882         if (arch_get_irn_register(node) != esp)
 883                 return;
 884
 885         /* replace IncSP -4 by Pop freereg when possible */
 886         offset = be_get_IncSP_offset(node);
 887         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 888             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 889             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 890             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 891                 return;
 892
 893         if (offset < 0) {
 894                 /* we need a free register for pop */
 895                 reg = get_free_gp_reg();
 896                 if (reg == NULL)
 897                         return;
 898
 899                 dbgi  = get_irn_dbg_info(node);
 900                 block = get_nodes_block(node);
 901                 stack = be_get_IncSP_pred(node);
 902
 903                 stack = create_pop(dbgi, irg, block, stack, node, reg);
 904
 905                 if (offset == -8) {
 906                         stack = create_pop(dbgi, irg, block, stack, node, reg);
 907                 }
 908         } else {
 909                 dbgi  = get_irn_dbg_info(node);
 910                 block = get_nodes_block(node);
 911                 stack = be_get_IncSP_pred(node);
 912                 stack = create_push(dbgi, irg, block, stack, node);
 913
 914                 if (offset == +8) {
 915                         stack = create_push(dbgi, irg, block, stack, node);
 916                 }
 917         }
 918
 919         be_peephole_exchange(node, stack);
 920 }
 921
 922 /**
 923  * Peephole optimisation for ia32_Const's
 924  */
 925 static void peephole_ia32_Const(ir_node *node)
 926 {
 927         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 928         const arch_register_t       *reg;
 929         ir_graph                    *irg = current_ir_graph;
 930         ir_node                     *block;
 931         dbg_info                    *dbgi;
 932         ir_node                     *produceval;
 933         ir_node                     *xor;
 934         ir_node                     *noreg;
 935
 936         /* try to transform a mov 0, reg to xor reg reg */
 937         if (attr->offset != 0 || attr->symconst != NULL)
 938                 return;
 939         if (ia32_cg_config.use_mov_0)
 940                 return;
 941         /* xor destroys the flags, so no-one must be using them */
 942         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 943                 return;
 944
 945         reg = arch_get_irn_register(node);
 946         assert(be_peephole_get_reg_value(reg) == NULL);
 947
 948         /* create xor(produceval, produceval) */
 949         block      = get_nodes_block(node);
 950         dbgi       = get_irn_dbg_info(node);
 951         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 952         arch_set_irn_register(produceval, reg);
 953
 954         noreg = ia32_new_NoReg_gp(cg);
 955         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 956                                 produceval, produceval);
 957         arch_set_irn_register(xor, reg);
 958
 959         sched_add_before(node, produceval);
 960         sched_add_before(node, xor);
 961
 962         copy_mark(node, xor);
 963         be_peephole_exchange(node, xor);
 964 }
 965
 966 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 967 {
 968         return node == cg->noreg_gp;
 969 }
 970
 971 static ir_node *create_immediate_from_int(int val)
 972 {
 973         ir_graph *irg         = current_ir_graph;
 974         ir_node  *start_block = get_irg_start_block(irg);
 975         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 976                                                       0, val);
 977         arch_set_irn_register(immediate, &ia32_gp_regs[REG_GP_NOREG]);
 978
 979         return immediate;
 980 }
 981
 982 static ir_node *create_immediate_from_am(const ir_node *node)
 983 {
 984         ir_graph  *irg     = get_irn_irg(node);
 985         ir_node   *block   = get_nodes_block(node);
 986         int        offset  = get_ia32_am_offs_int(node);
 987         int        sc_sign = is_ia32_am_sc_sign(node);
 988         ir_entity *entity  = get_ia32_am_sc(node);
 989         ir_node   *res;
 990
 991         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 992         arch_set_irn_register(res, &ia32_gp_regs[REG_GP_NOREG]);
 993         return res;
 994 }
 995
 996 static int is_am_one(const ir_node *node)
 997 {
 998         int        offset  = get_ia32_am_offs_int(node);
 999         ir_entity *entity  = get_ia32_am_sc(node);
1000
1001         return offset == 1 && entity == NULL;
1002 }
1003
1004 static int is_am_minus_one(const ir_node *node)
1005 {
1006         int        offset  = get_ia32_am_offs_int(node);
1007         ir_entity *entity  = get_ia32_am_sc(node);
1008
1009         return offset == -1 && entity == NULL;
1010 }
1011
1012 /**
1013  * Transforms a LEA into an Add or SHL if possible.
1014  */
1015 static void peephole_ia32_Lea(ir_node *node)
1016 {
1017         ir_graph              *irg = current_ir_graph;
1018         ir_node               *base;
1019         ir_node               *index;
1020         const arch_register_t *base_reg;
1021         const arch_register_t *index_reg;
1022         const arch_register_t *out_reg;
1023         int                    scale;
1024         int                    has_immediates;
1025         ir_node               *op1;
1026         ir_node               *op2;
1027         dbg_info              *dbgi;
1028         ir_node               *block;
1029         ir_node               *res;
1030         ir_node               *noreg;
1031         ir_node               *nomem;
1032
1033         assert(is_ia32_Lea(node));
1034
1035         /* we can only do this if are allowed to globber the flags */
1036         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
1037                 return;
1038
1039         base  = get_irn_n(node, n_ia32_Lea_base);
1040         index = get_irn_n(node, n_ia32_Lea_index);
1041
1042         if(is_noreg(cg, base)) {
1043                 base     = NULL;
1044                 base_reg = NULL;
1045         } else {
1046                 base_reg = arch_get_irn_register(base);
1047         }
1048         if(is_noreg(cg, index)) {
1049                 index     = NULL;
1050                 index_reg = NULL;
1051         } else {
1052                 index_reg = arch_get_irn_register(index);
1053         }
1054
1055         if(base == NULL && index == NULL) {
1056                 /* we shouldn't construct these in the first place... */
1057 #ifdef DEBUG_libfirm
1058                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1059 #endif
1060                 return;
1061         }
1062
1063         out_reg = arch_get_irn_register(node);
1064         scale   = get_ia32_am_scale(node);
1065         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1066         /* check if we have immediates values (frame entities should already be
1067          * expressed in the offsets) */
1068         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1069                 has_immediates = 1;
1070         } else {
1071                 has_immediates = 0;
1072         }
1073
1074         /* we can transform leas where the out register is the same as either the
1075          * base or index register back to an Add or Shl */
1076         if(out_reg == base_reg) {
1077                 if(index == NULL) {
1078 #ifdef DEBUG_libfirm
1079                         if(!has_immediates) {
1080                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1081                                            "just a copy\n");
1082                         }
1083 #endif
1084                         op1 = base;
1085                         goto make_add_immediate;
1086                 }
1087                 if(scale == 0 && !has_immediates) {
1088                         op1 = base;
1089                         op2 = index;
1090                         goto make_add;
1091                 }
1092                 /* can't create an add */
1093                 return;
1094         } else if(out_reg == index_reg) {
1095                 if(base == NULL) {
1096                         if(has_immediates && scale == 0) {
1097                                 op1 = index;
1098                                 goto make_add_immediate;
1099                         } else if(!has_immediates && scale > 0) {
1100                                 op1 = index;
1101                                 op2 = create_immediate_from_int(scale);
1102                                 goto make_shl;
1103                         } else if(!has_immediates) {
1104 #ifdef DEBUG_libfirm
1105                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1106                                            "just a copy\n");
1107 #endif
1108                         }
1109                 } else if(scale == 0 && !has_immediates) {
1110                         op1 = index;
1111                         op2 = base;
1112                         goto make_add;
1113                 }
1114                 /* can't create an add */
1115                 return;
1116         } else {
1117                 /* can't create an add */
1118                 return;
1119         }
1120
1121 make_add_immediate:
1122         if(ia32_cg_config.use_incdec) {
1123                 if(is_am_one(node)) {
1124                         dbgi  = get_irn_dbg_info(node);
1125                         block = get_nodes_block(node);
1126                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
1127                         arch_set_irn_register(res, out_reg);
1128                         goto exchange;
1129                 }
1130                 if(is_am_minus_one(node)) {
1131                         dbgi  = get_irn_dbg_info(node);
1132                         block = get_nodes_block(node);
1133                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
1134                         arch_set_irn_register(res, out_reg);
1135                         goto exchange;
1136                 }
1137         }
1138         op2 = create_immediate_from_am(node);
1139
1140 make_add:
1141         dbgi  = get_irn_dbg_info(node);
1142         block = get_nodes_block(node);
1143         noreg = ia32_new_NoReg_gp(cg);
1144         nomem = new_NoMem();
1145         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
1146         arch_set_irn_register(res, out_reg);
1147         set_ia32_commutative(res);
1148         goto exchange;
1149
1150 make_shl:
1151         dbgi  = get_irn_dbg_info(node);
1152         block = get_nodes_block(node);
1153         noreg = ia32_new_NoReg_gp(cg);
1154         nomem = new_NoMem();
1155         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
1156         arch_set_irn_register(res, out_reg);
1157         goto exchange;
1158
1159 exchange:
1160         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
1161
1162         /* add new ADD/SHL to schedule */
1163         DBG_OPT_LEA2ADD(node, res);
1164
1165         /* exchange the Add and the LEA */
1166         sched_add_before(node, res);
1167         copy_mark(node, res);
1168         be_peephole_exchange(node, res);
1169 }
1170
1171 /**
1172  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1173  */
1174 static void peephole_ia32_Imul_split(ir_node *imul)
1175 {
1176         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1177         const arch_register_t *reg;
1178         ir_node               *res;
1179
1180         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1181                 /* no memory, imm form ignore */
1182                 return;
1183         }
1184         /* we need a free register */
1185         reg = get_free_gp_reg();
1186         if (reg == NULL)
1187                 return;
1188
1189         /* fine, we can rebuild it */
1190         res = turn_back_am(imul);
1191         arch_set_irn_register(res, reg);
1192 }
1193
1194 /**
1195  * Replace xorps r,r and xorpd r,r by pxor r,r
1196  */
1197 static void peephole_ia32_xZero(ir_node *xor) {
1198         set_irn_op(xor, op_ia32_xPzero);
1199 }
1200
1201 /**
1202  * Register a peephole optimisation function.
1203  */
1204 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
1205         assert(op->ops.generic == NULL);
1206         op->ops.generic = (op_func)func;
1207 }
1208
1209 /* Perform peephole-optimizations. */
1210 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
1211 {
1212         cg = new_cg;
1213
1214         /* register peephole optimisations */
1215         clear_irp_opcodes_generic_func();
1216         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1217         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1218         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1219         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1220         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1221         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1222         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1223         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1224         if (! ia32_cg_config.use_imul_mem_imm32)
1225                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1226         if (ia32_cg_config.use_pxor)
1227                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1228
1229         be_peephole_opt(cg->birg);
1230 }
1231
1232 /**
1233  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1234  * all it's Projs are removed as well.
1235  * @param irn  The irn to be removed from schedule
1236  */
1237 static INLINE void try_kill(ir_node *node)
1238 {
1239         if(get_irn_mode(node) == mode_T) {
1240                 const ir_edge_t *edge, *next;
1241                 foreach_out_edge_safe(node, edge, next) {
1242                         ir_node *proj = get_edge_src_irn(edge);
1243                         try_kill(proj);
1244                 }
1245         }
1246
1247         if(get_irn_n_edges(node) != 0)
1248                 return;
1249
1250         if (sched_is_scheduled(node)) {
1251                 sched_remove(node);
1252         }
1253
1254         kill_node(node);
1255 }
1256
1257 static void optimize_conv_store(ir_node *node)
1258 {
1259         ir_node *pred;
1260         ir_node *pred_proj;
1261         ir_mode *conv_mode;
1262         ir_mode *store_mode;
1263
1264         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1265                 return;
1266
1267         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1268         pred_proj = get_irn_n(node, n_ia32_Store_val);
1269         if(is_Proj(pred_proj)) {
1270                 pred = get_Proj_pred(pred_proj);
1271         } else {
1272                 pred = pred_proj;
1273         }
1274         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1275                 return;
1276         if(get_ia32_op_type(pred) != ia32_Normal)
1277                 return;
1278
1279         /* the store only stores the lower bits, so we only need the conv
1280          * it it shrinks the mode */
1281         conv_mode  = get_ia32_ls_mode(pred);
1282         store_mode = get_ia32_ls_mode(node);
1283         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1284                 return;
1285
1286         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1287         if(get_irn_n_edges(pred_proj) == 0) {
1288                 kill_node(pred_proj);
1289                 if(pred != pred_proj)
1290                         kill_node(pred);
1291         }
1292 }
1293
1294 static void optimize_load_conv(ir_node *node)
1295 {
1296         ir_node *pred, *predpred;
1297         ir_mode *load_mode;
1298         ir_mode *conv_mode;
1299
1300         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1301                 return;
1302
1303         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1304         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1305         if(!is_Proj(pred))
1306                 return;
1307
1308         predpred = get_Proj_pred(pred);
1309         if(!is_ia32_Load(predpred))
1310                 return;
1311
1312         /* the load is sign extending the upper bits, so we only need the conv
1313          * if it shrinks the mode */
1314         load_mode = get_ia32_ls_mode(predpred);
1315         conv_mode = get_ia32_ls_mode(node);
1316         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1317                 return;
1318
1319         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1320                 /* change the load if it has only 1 user */
1321                 if(get_irn_n_edges(pred) == 1) {
1322                         ir_mode *newmode;
1323                         if(get_mode_sign(conv_mode)) {
1324                                 newmode = find_signed_mode(load_mode);
1325                         } else {
1326                                 newmode = find_unsigned_mode(load_mode);
1327                         }
1328                         assert(newmode != NULL);
1329                         set_ia32_ls_mode(predpred, newmode);
1330                 } else {
1331                         /* otherwise we have to keep the conv */
1332                         return;
1333                 }
1334         }
1335
1336         /* kill the conv */
1337         exchange(node, pred);
1338 }
1339
1340 static void optimize_conv_conv(ir_node *node)
1341 {
1342         ir_node *pred_proj, *pred, *result_conv;
1343         ir_mode *pred_mode, *conv_mode;
1344         int      conv_mode_bits;
1345         int      pred_mode_bits;
1346
1347         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1348                 return;
1349
1350         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1351         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1352         if(is_Proj(pred_proj))
1353                 pred = get_Proj_pred(pred_proj);
1354         else
1355                 pred = pred_proj;
1356
1357         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1358                 return;
1359
1360         /* we know that after a conv, the upper bits are sign extended
1361          * so we only need the 2nd conv if it shrinks the mode */
1362         conv_mode      = get_ia32_ls_mode(node);
1363         conv_mode_bits = get_mode_size_bits(conv_mode);
1364         pred_mode      = get_ia32_ls_mode(pred);
1365         pred_mode_bits = get_mode_size_bits(pred_mode);
1366
1367         if(conv_mode_bits == pred_mode_bits
1368                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1369                 result_conv = pred_proj;
1370         } else if(conv_mode_bits <= pred_mode_bits) {
1371                 /* if 2nd conv is smaller then first conv, then we can always take the
1372                  * 2nd conv */
1373                 if(get_irn_n_edges(pred_proj) == 1) {
1374                         result_conv = pred_proj;
1375                         set_ia32_ls_mode(pred, conv_mode);
1376
1377                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1378                         if (get_mode_size_bits(conv_mode) == 8) {
1379                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1380                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1381                         }
1382                 } else {
1383                         /* we don't want to end up with 2 loads, so we better do nothing */
1384                         if(get_irn_mode(pred) == mode_T) {
1385                                 return;
1386                         }
1387
1388                         result_conv = exact_copy(pred);
1389                         set_ia32_ls_mode(result_conv, conv_mode);
1390
1391                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1392                         if (get_mode_size_bits(conv_mode) == 8) {
1393                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1394                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1395                         }
1396                 }
1397         } else {
1398                 /* if both convs have the same sign, then we can take the smaller one */
1399                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1400                         result_conv = pred_proj;
1401                 } else {
1402                         /* no optimisation possible if smaller conv is sign-extend */
1403                         if(mode_is_signed(pred_mode)) {
1404                                 return;
1405                         }
1406                         /* we can take the smaller conv if it is unsigned */
1407                         result_conv = pred_proj;
1408                 }
1409         }
1410
1411         /* kill the conv */
1412         exchange(node, result_conv);
1413
1414         if(get_irn_n_edges(pred_proj) == 0) {
1415                 kill_node(pred_proj);
1416                 if(pred != pred_proj)
1417                         kill_node(pred);
1418         }
1419         optimize_conv_conv(result_conv);
1420 }
1421
1422 static void optimize_node(ir_node *node, void *env)
1423 {
1424         (void) env;
1425
1426         optimize_load_conv(node);
1427         optimize_conv_store(node);
1428         optimize_conv_conv(node);
1429 }
1430
1431 /**
1432  * Performs conv and address mode optimization.
1433  */
1434 void ia32_optimize_graph(ia32_code_gen_t *cg)
1435 {
1436         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1437
1438         if (cg->dump)
1439                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1440 }
1441
1442 void ia32_init_optimize(void)
1443 {
1444         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1445 }