nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  */
  25 #include "config.h"
  26
  27 #include "irnode.h"
  28 #include "irprog_t.h"
  29 #include "ircons.h"
  30 #include "irtools.h"
  31 #include "firm_types.h"
  32 #include "iredges.h"
  33 #include "tv.h"
  34 #include "irgmod.h"
  35 #include "irgwalk.h"
  36 #include "heights.h"
  37 #include "irprintf.h"
  38 #include "irdump.h"
  39 #include "error.h"
  40 #include "firmstat_t.h"
  41
  42 #include "be_t.h"
  43 #include "beabi.h"
  44 #include "benode.h"
  45 #include "besched.h"
  46 #include "bepeephole.h"
  47
  48 #include "ia32_new_nodes.h"
  49 #include "ia32_optimize.h"
  50 #include "bearch_ia32_t.h"
  51 #include "gen_ia32_regalloc_if.h"
  52 #include "ia32_common_transform.h"
  53 #include "ia32_transform.h"
  54 #include "ia32_dbg_stat.h"
  55 #include "ia32_architecture.h"
  56
  57 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  58
  59 static void copy_mark(const ir_node *old, ir_node *newn)
  60 {
  61         if (is_ia32_is_reload(old))
  62                 set_ia32_is_reload(newn);
  63         if (is_ia32_is_spill(old))
  64                 set_ia32_is_spill(newn);
  65         if (is_ia32_is_remat(old))
  66                 set_ia32_is_remat(newn);
  67 }
  68
  69 typedef enum produces_flag_t {
  70         produces_no_flag,
  71         produces_zero_sign,
  72         produces_zero_in_carry
  73 } produces_flag_t;
  74
  75 /**
  76  * Return which usable flag the given node produces about the result.
  77  * That is zero (ZF) and sign(SF).
  78  * We do not check for carry (CF) or overflow (OF).
  79  *
  80  * @param node  the node to check
  81  * @param pn    the projection number of the used result
  82  */
  83 static produces_flag_t check_produces_zero_sign(ir_node *node, int pn)
  84 {
  85         ir_node                     *count;
  86         const ia32_immediate_attr_t *imm_attr;
  87
  88         if (!is_ia32_irn(node))
  89                 return produces_no_flag;
  90
  91         switch (get_ia32_irn_opcode(node)) {
  92                 case iro_ia32_Add:
  93                 case iro_ia32_Adc:
  94                 case iro_ia32_And:
  95                 case iro_ia32_Or:
  96                 case iro_ia32_Xor:
  97                 case iro_ia32_Sub:
  98                 case iro_ia32_Sbb:
  99                 case iro_ia32_Neg:
 100                 case iro_ia32_Inc:
 101                 case iro_ia32_Dec:
 102                         break;
 103
 104                 case iro_ia32_ShlD:
 105                 case iro_ia32_ShrD:
 106                         assert((int)n_ia32_ShlD_count == (int)n_ia32_ShrD_count);
 107                         count = get_irn_n(node, n_ia32_ShlD_count);
 108                         goto check_shift_amount;
 109
 110                 case iro_ia32_Shl:
 111                 case iro_ia32_Shr:
 112                 case iro_ia32_Sar:
 113                         assert((int)n_ia32_Shl_count == (int)n_ia32_Shr_count
 114                                         && (int)n_ia32_Shl_count == (int)n_ia32_Sar_count);
 115                         count = get_irn_n(node, n_ia32_Shl_count);
 116 check_shift_amount:
 117                         /* when shift count is zero the flags are not affected, so we can only
 118                          * do this for constants != 0 */
 119                         if (!is_ia32_Immediate(count))
 120                                 return produces_no_flag;
 121
 122                         imm_attr = get_ia32_immediate_attr_const(count);
 123                         if (imm_attr->symconst != NULL)
 124                                 return produces_no_flag;
 125                         if ((imm_attr->offset & 0x1f) == 0)
 126                                 return produces_no_flag;
 127                         break;
 128
 129                 case iro_ia32_Mul:
 130                         return pn == pn_ia32_Mul_res_high ?
 131                                 produces_zero_in_carry : produces_no_flag;
 132
 133                 default:
 134                         return produces_no_flag;
 135         }
 136
 137         return pn == pn_ia32_res ? produces_zero_sign : produces_no_flag;
 138 }
 139
 140 /**
 141  * Replace Cmp(x, 0) by a Test(x, x)
 142  */
 143 static void peephole_ia32_Cmp(ir_node *const node)
 144 {
 145         if (get_ia32_op_type(node) != ia32_Normal)
 146                 return;
 147
 148         ir_node *const right = get_irn_n(node, n_ia32_Cmp_right);
 149         if (!is_ia32_Immediate(right))
 150                 return;
 151
 152         ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 153         if (imm->symconst != NULL || imm->offset != 0)
 154                 return;
 155
 156         dbg_info *const dbgi         = get_irn_dbg_info(node);
 157         ir_node  *const block        = get_nodes_block(node);
 158         ir_graph *const irg          = get_Block_irg(block);
 159         ir_node  *const noreg        = ia32_new_NoReg_gp(irg);
 160         ir_node  *const nomem        = get_irg_no_mem(irg);
 161         ir_node  *const op           = get_irn_n(node, n_ia32_Cmp_left);
 162         int       const ins_permuted = get_ia32_attr(node)->data.ins_permuted;
 163
 164         ir_mode *const ls_mode = get_ia32_ls_mode(node);
 165         ir_node *const test    = get_mode_size_bits(ls_mode) == 8
 166                 ? new_bd_ia32_Test_8bit(dbgi, block, noreg, noreg, nomem, op, op, ins_permuted)
 167                 : new_bd_ia32_Test     (dbgi, block, noreg, noreg, nomem, op, op, ins_permuted);
 168         set_ia32_ls_mode(test, ls_mode);
 169
 170         arch_register_t const *const reg = arch_get_irn_register_out(node, pn_ia32_Cmp_eflags);
 171         arch_set_irn_register_out(test, pn_ia32_Test_eflags, reg);
 172
 173         foreach_out_edge_safe(node, edge) {
 174                 ir_node *const user = get_edge_src_irn(edge);
 175
 176                 if (is_Proj(user))
 177                         exchange(user, test);
 178         }
 179
 180         sched_add_before(node, test);
 181         copy_mark(node, test);
 182         be_peephole_exchange(node, test);
 183 }
 184
 185 /**
 186  * Peephole optimization for Test instructions.
 187  * - Remove the Test, if an appropriate flag was produced which is still live
 188  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 189  */
 190 static void peephole_ia32_Test(ir_node *node)
 191 {
 192         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 193         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 194
 195         if (left == right) { /* we need a test for 0 */
 196                 ir_node         *block = get_nodes_block(node);
 197                 int              pn    = pn_ia32_res;
 198                 ir_node         *op    = left;
 199                 ir_node         *flags_proj;
 200                 ir_mode         *flags_mode;
 201                 ir_mode         *op_mode;
 202                 ir_node         *schedpoint;
 203                 produces_flag_t  produced;
 204
 205                 if (get_nodes_block(left) != block)
 206                         return;
 207
 208                 if (is_Proj(op)) {
 209                         pn = get_Proj_proj(op);
 210                         op = get_Proj_pred(op);
 211                 }
 212
 213                 /* walk schedule up and abort when we find left or some other node
 214                  * destroys the flags */
 215                 schedpoint = node;
 216                 for (;;) {
 217                         schedpoint = sched_prev(schedpoint);
 218                         if (schedpoint == op)
 219                                 break;
 220                         if (arch_irn_is(schedpoint, modify_flags))
 221                                 return;
 222                         if (schedpoint == block)
 223                                 panic("couldn't find left");
 224                 }
 225
 226                 produced = check_produces_zero_sign(op, pn);
 227                 if (produced == produces_no_flag)
 228                         return;
 229
 230                 /* make sure users only look at the sign/zero flag */
 231                 foreach_out_edge(node, edge) {
 232                         ir_node              *user = get_edge_src_irn(edge);
 233                         ia32_condition_code_t cc  = get_ia32_condcode(user);
 234
 235                         if (cc == ia32_cc_equal || cc == ia32_cc_not_equal)
 236                                 continue;
 237                         if (produced == produces_zero_sign
 238                                 && (cc == ia32_cc_sign || cc == ia32_cc_not_sign)) {
 239                                 continue;
 240                         }
 241                         return;
 242                 }
 243
 244                 op_mode = get_ia32_ls_mode(op);
 245                 if (op_mode == NULL)
 246                         op_mode = get_irn_mode(op);
 247
 248                 /* Make sure we operate on the same bit size */
 249                 if (get_mode_size_bits(op_mode) != get_mode_size_bits(get_ia32_ls_mode(node)))
 250                         return;
 251
 252                 if (produced == produces_zero_in_carry) {
 253                         /* patch users to look at the carry instead of the zero flag */
 254                         foreach_out_edge(node, edge) {
 255                                 ir_node              *user = get_edge_src_irn(edge);
 256                                 ia32_condition_code_t cc   = get_ia32_condcode(user);
 257
 258                                 switch (cc) {
 259                                 case ia32_cc_equal:     cc = ia32_cc_above_equal; break;
 260                                 case ia32_cc_not_equal: cc = ia32_cc_below;       break;
 261                                 default: panic("unexpected pn");
 262                                 }
 263                                 set_ia32_condcode(user, cc);
 264                         }
 265                 }
 266
 267                 if (get_irn_mode(op) != mode_T) {
 268                         set_irn_mode(op, mode_T);
 269
 270                         /* If there are other users, reroute them to result proj */
 271                         if (get_irn_n_edges(op) != 2) {
 272                                 ir_node *res = new_r_Proj(op, mode_Iu, pn_ia32_res);
 273                                 edges_reroute_except(op, res, res);
 274                         }
 275                 } else {
 276                         if (get_irn_n_edges(left) == 2)
 277                                 kill_node(left);
 278                 }
 279
 280                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 281                 flags_proj = new_r_Proj(op, flags_mode, pn_ia32_flags);
 282                 arch_set_irn_register(flags_proj, &ia32_registers[REG_EFLAGS]);
 283
 284                 assert(get_irn_mode(node) != mode_T);
 285
 286                 be_peephole_exchange(node, flags_proj);
 287         } else if (is_ia32_Immediate(right)) {
 288                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 289                 unsigned                           offset;
 290
 291                 /* A test with a symconst is rather strange, but better safe than sorry */
 292                 if (imm->symconst != NULL)
 293                         return;
 294
 295                 offset = imm->offset;
 296                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 297                         ia32_attr_t *const attr = get_ia32_attr(node);
 298                         ir_graph    *const irg  = get_irn_irg(node);
 299
 300                         if ((offset & 0xFFFFFF00) == 0) {
 301                                 /* attr->am_offs += 0; */
 302                         } else if ((offset & 0xFFFF00FF) == 0) {
 303                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >>  8);
 304                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 305                                 attr->am_offs += 1;
 306                         } else if ((offset & 0xFF00FFFF) == 0) {
 307                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >> 16);
 308                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 309                                 attr->am_offs += 2;
 310                         } else if ((offset & 0x00FFFFFF) == 0) {
 311                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >> 24);
 312                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 313                                 attr->am_offs += 3;
 314                         } else {
 315                                 return;
 316                         }
 317                 } else if (offset < 256) {
 318                         arch_register_t const* const reg = arch_get_irn_register(left);
 319
 320                         if (reg != &ia32_registers[REG_EAX] &&
 321                                         reg != &ia32_registers[REG_EBX] &&
 322                                         reg != &ia32_registers[REG_ECX] &&
 323                                         reg != &ia32_registers[REG_EDX]) {
 324                                 return;
 325                         }
 326                 } else {
 327                         return;
 328                 }
 329
 330                 /* Technically we should build a Test8Bit because of the register
 331                  * constraints, but nobody changes registers at this point anymore. */
 332                 set_ia32_ls_mode(node, mode_Bu);
 333         }
 334 }
 335
 336 /**
 337  * AMD Athlon works faster when RET is not destination of
 338  * conditional jump or directly preceded by other jump instruction.
 339  * Can be avoided by placing a Rep prefix before the return.
 340  */
 341 static void peephole_ia32_Return(ir_node *node)
 342 {
 343         if (!ia32_cg_config.use_pad_return)
 344                 return;
 345
 346         /* check if this return is the first on the block */
 347         sched_foreach_reverse_from(node, irn) {
 348                 switch (get_irn_opcode(irn)) {
 349                 case beo_Return:
 350                         /* the return node itself, ignore */
 351                         continue;
 352                 case iro_Start:
 353                 case beo_Start:
 354                         /* ignore no code generated */
 355                         continue;
 356                 case beo_IncSP:
 357                         /* arg, IncSP 0 nodes might occur, ignore these */
 358                         if (be_get_IncSP_offset(irn) == 0)
 359                                 continue;
 360                         return;
 361                 case iro_Phi:
 362                         continue;
 363                 default:
 364                         return;
 365                 }
 366         }
 367
 368         /* ensure, that the 3 byte return is generated */
 369         be_Return_set_emit_pop(node, 1);
 370 }
 371
 372 /* only optimize up to 48 stores behind IncSPs */
 373 #define MAXPUSH_OPTIMIZE    48
 374
 375 /**
 376  * Tries to create Push's from IncSP, Store combinations.
 377  * The Stores are replaced by Push's, the IncSP is modified
 378  * (possibly into IncSP 0, but not removed).
 379  */
 380 static void peephole_IncSP_Store_to_push(ir_node *irn)
 381 {
 382         int       i;
 383         int       maxslot;
 384         ir_node  *node;
 385         ir_node  *stores[MAXPUSH_OPTIMIZE];
 386         ir_node  *block;
 387         ir_graph *irg;
 388         ir_node  *curr_sp;
 389         ir_mode  *spmode;
 390         ir_node  *first_push = NULL;
 391
 392         memset(stores, 0, sizeof(stores));
 393
 394         int inc_ofs = be_get_IncSP_offset(irn);
 395         if (inc_ofs < 4)
 396                 return;
 397
 398         /*
 399          * We first walk the schedule after the IncSP node as long as we find
 400          * suitable Stores that could be transformed to a Push.
 401          * We save them into the stores array which is sorted by the frame offset/4
 402          * attached to the node
 403          */
 404         maxslot = -1;
 405         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 406                 ir_node *mem;
 407                 int offset;
 408                 int storeslot;
 409
 410                 /* it has to be a Store */
 411                 if (!is_ia32_Store(node))
 412                         break;
 413
 414                 /* it has to use our sp value */
 415                 if (get_irn_n(node, n_ia32_base) != irn)
 416                         continue;
 417                 /* Store has to be attached to NoMem */
 418                 mem = get_irn_n(node, n_ia32_mem);
 419                 if (!is_NoMem(mem))
 420                         continue;
 421
 422                 /* unfortunately we can't support the full AMs possible for push at the
 423                  * moment. TODO: fix this */
 424                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 425                         break;
 426
 427                 offset = get_ia32_am_offs_int(node);
 428                 /* we should NEVER access uninitialized stack BELOW the current SP */
 429                 assert(offset >= 0);
 430
 431                 /* storing at half-slots is bad */
 432                 if ((offset & 3) != 0)
 433                         break;
 434
 435                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 436                         continue;
 437                 storeslot = offset >> 2;
 438
 439                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 440                 if (stores[storeslot] != NULL)
 441                         break;
 442
 443                 stores[storeslot] = node;
 444                 if (storeslot > maxslot)
 445                         maxslot = storeslot;
 446         }
 447
 448         curr_sp = irn;
 449
 450         for (i = -1; i < maxslot; ++i) {
 451                 if (stores[i + 1] == NULL)
 452                         break;
 453         }
 454
 455         /* walk through the Stores and create Pushs for them */
 456         block  = get_nodes_block(irn);
 457         spmode = get_irn_mode(irn);
 458         irg    = get_irn_irg(irn);
 459         for (; i >= 0; --i) {
 460                 const arch_register_t *spreg;
 461                 ir_node *push;
 462                 ir_node *val, *mem, *mem_proj;
 463                 ir_node *store = stores[i];
 464                 ir_node *noreg = ia32_new_NoReg_gp(irg);
 465
 466                 val = get_irn_n(store, n_ia32_unary_op);
 467                 mem = get_irn_n(store, n_ia32_mem);
 468                 spreg = arch_get_irn_register(curr_sp);
 469
 470                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg,
 471                                         mem, val, curr_sp);
 472                 copy_mark(store, push);
 473
 474                 if (first_push == NULL)
 475                         first_push = push;
 476
 477                 sched_add_after(skip_Proj(curr_sp), push);
 478
 479                 /* create stackpointer Proj */
 480                 curr_sp = new_r_Proj(push, spmode, pn_ia32_Push_stack);
 481                 arch_set_irn_register(curr_sp, spreg);
 482
 483                 /* create memory Proj */
 484                 mem_proj = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 485
 486                 /* rewire Store Projs */
 487                 foreach_out_edge_safe(store, edge) {
 488                         ir_node *proj = get_edge_src_irn(edge);
 489                         if (!is_Proj(proj))
 490                                 continue;
 491                         switch (get_Proj_proj(proj)) {
 492                         case pn_ia32_Store_M:
 493                                 exchange(proj, mem_proj);
 494                                 break;
 495                         default:
 496                                 panic("unexpected Proj on Store->IncSp");
 497                         }
 498                 }
 499
 500                 /* use the memproj now */
 501                 be_peephole_exchange(store, push);
 502
 503                 inc_ofs -= 4;
 504         }
 505
 506         foreach_out_edge_safe(irn, edge) {
 507                 ir_node *const src = get_edge_src_irn(edge);
 508                 int      const pos = get_edge_src_pos(edge);
 509
 510                 if (src == first_push)
 511                         continue;
 512
 513                 set_irn_n(src, pos, curr_sp);
 514         }
 515
 516         be_set_IncSP_offset(irn, inc_ofs);
 517 }
 518
 519 #if 0
 520 /**
 521  * Creates a Push instruction before the given schedule point.
 522  *
 523  * @param dbgi        debug info
 524  * @param block       the block
 525  * @param stack       the previous stack value
 526  * @param schedpoint  the new node is added before this node
 527  * @param reg         the register to pop
 528  *
 529  * @return the new stack value
 530  */
 531 static ir_node *create_push(dbg_info *dbgi, ir_node *block,
 532                             ir_node *stack, ir_node *schedpoint)
 533 {
 534         const arch_register_t *esp = &ia32_registers[REG_ESP];
 535
 536         ir_node *val   = ia32_new_NoReg_gp(cg);
 537         ir_node *noreg = ia32_new_NoReg_gp(cg);
 538         ir_graph *irg  = get_irn_irg(block);
 539         ir_node *nomem = get_irg_no_mem(irg);
 540         ir_node *push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, nomem, val, stack);
 541         sched_add_before(schedpoint, push);
 542
 543         stack = new_r_Proj(push, mode_Iu, pn_ia32_Push_stack);
 544         arch_set_irn_register(stack, esp);
 545
 546         return stack;
 547 }
 548
 549 static void peephole_store_incsp(ir_node *store)
 550 {
 551         dbg_info *dbgi;
 552         ir_node  *block;
 553         ir_node  *noreg;
 554         ir_node  *mem;
 555         ir_node  *push;
 556         ir_node  *val;
 557         ir_node  *base;
 558         ir_node  *index;
 559         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 560         if (!be_is_IncSP(am_base)
 561                         || get_nodes_block(am_base) != get_nodes_block(store))
 562                 return;
 563         mem = get_irn_n(store, n_ia32_Store_mem);
 564         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 565                         || !is_NoMem(mem))
 566                 return;
 567
 568         int incsp_offset = be_get_IncSP_offset(am_base);
 569         if (incsp_offset <= 0)
 570                 return;
 571
 572         /* we have to be at offset 0 */
 573         int my_offset = get_ia32_am_offs_int(store);
 574         if (my_offset != 0) {
 575                 /* TODO here: find out whether there is a store with offset 0 before
 576                  * us and whether we can move it down to our place */
 577                 return;
 578         }
 579         ir_mode *ls_mode = get_ia32_ls_mode(store);
 580         int my_store_size = get_mode_size_bytes(ls_mode);
 581
 582         if (my_offset + my_store_size > incsp_offset)
 583                 return;
 584
 585         /* correctness checking:
 586                 - noone else must write to that stackslot
 587                     (because after translation incsp won't allocate it anymore)
 588         */
 589         sched_foreach_reverse_from(store, node) {
 590                 int i, arity;
 591
 592                 if (node == am_base)
 593                         break;
 594
 595                 /* make sure noone else can use the space on the stack */
 596                 arity = get_irn_arity(node);
 597                 for (i = 0; i < arity; ++i) {
 598                         ir_node *pred = get_irn_n(node, i);
 599                         if (pred != am_base)
 600                                 continue;
 601
 602                         if (i == n_ia32_base &&
 603                                         (get_ia32_op_type(node) == ia32_AddrModeS
 604                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 605                                 int      node_offset  = get_ia32_am_offs_int(node);
 606                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 607                                 int      node_size    = get_mode_size_bytes(node_ls_mode);
 608                                 /* overlapping with our position? abort */
 609                                 if (node_offset < my_offset + my_store_size
 610                                                 && node_offset + node_size >= my_offset)
 611                                         return;
 612                                 /* otherwise it's fine */
 613                                 continue;
 614                         }
 615
 616                         /* strange use of esp: abort */
 617                         return;
 618                 }
 619         }
 620
 621         /* all ok, change to push */
 622         dbgi  = get_irn_dbg_info(store);
 623         block = get_nodes_block(store);
 624         noreg = ia32_new_NoReg_gp(cg);
 625         val   = get_irn_n(store, n_ia32_Store_val);
 626
 627         push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, mem,
 628
 629         create_push(dbgi, block, am_base, store);
 630 }
 631 #endif
 632
 633 /**
 634  * Return true if a mode can be stored in the GP register set
 635  */
 636 static inline int mode_needs_gp_reg(ir_mode *mode)
 637 {
 638         if (mode == ia32_mode_fpcw)
 639                 return 0;
 640         if (get_mode_size_bits(mode) > 32)
 641                 return 0;
 642         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 643 }
 644
 645 /**
 646  * Tries to create Pops from Load, IncSP combinations.
 647  * The Loads are replaced by Pops, the IncSP is modified
 648  * (possibly into IncSP 0, but not removed).
 649  */
 650 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 651 {
 652         const arch_register_t *esp = &ia32_registers[REG_ESP];
 653         int      i, maxslot, ofs;
 654         ir_node  *node, *pred_sp, *block;
 655         ir_node  *loads[MAXPUSH_OPTIMIZE];
 656         unsigned regmask = 0;
 657         unsigned copymask = ~0;
 658
 659         memset(loads, 0, sizeof(loads));
 660
 661         int inc_ofs = -be_get_IncSP_offset(irn);
 662         if (inc_ofs < 4)
 663                 return;
 664
 665         /*
 666          * We first walk the schedule before the IncSP node as long as we find
 667          * suitable Loads that could be transformed to a Pop.
 668          * We save them into the stores array which is sorted by the frame offset/4
 669          * attached to the node
 670          */
 671         maxslot = -1;
 672         pred_sp = be_get_IncSP_pred(irn);
 673         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 674                 int offset;
 675                 int loadslot;
 676                 const arch_register_t *sreg, *dreg;
 677
 678                 /* it has to be a Load */
 679                 if (!is_ia32_Load(node)) {
 680                         if (be_is_Copy(node)) {
 681                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 682                                         /* not a GP copy, ignore */
 683                                         continue;
 684                                 }
 685                                 dreg = arch_get_irn_register(node);
 686                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 687                                 if (regmask & copymask & (1 << sreg->index)) {
 688                                         break;
 689                                 }
 690                                 if (regmask & copymask & (1 << dreg->index)) {
 691                                         break;
 692                                 }
 693                                 /* we CAN skip Copies if neither the destination nor the source
 694                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 695                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 696                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 697                                 continue;
 698                         }
 699                         break;
 700                 }
 701
 702                 /* we can handle only GP loads */
 703                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 704                         continue;
 705
 706                 /* it has to use our predecessor sp value */
 707                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 708                         /* it would be ok if this load does not use a Pop result,
 709                          * but we do not check this */
 710                         break;
 711                 }
 712
 713                 /* should have NO index */
 714                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 715                         break;
 716
 717                 offset = get_ia32_am_offs_int(node);
 718                 /* we should NEVER access uninitialized stack BELOW the current SP */
 719                 assert(offset >= 0);
 720
 721                 /* storing at half-slots is bad */
 722                 if ((offset & 3) != 0)
 723                         break;
 724
 725                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 726                         continue;
 727                 /* ignore those outside the possible windows */
 728                 if (offset > inc_ofs - 4)
 729                         continue;
 730                 loadslot = offset >> 2;
 731
 732                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 733                 if (loads[loadslot] != NULL)
 734                         break;
 735
 736                 dreg = arch_get_irn_register_out(node, pn_ia32_Load_res);
 737                 if (regmask & (1 << dreg->index)) {
 738                         /* this register is already used */
 739                         break;
 740                 }
 741                 regmask |= 1 << dreg->index;
 742
 743                 loads[loadslot] = node;
 744                 if (loadslot > maxslot)
 745                         maxslot = loadslot;
 746         }
 747
 748         if (maxslot < 0)
 749                 return;
 750
 751         /* find the first slot */
 752         for (i = maxslot; i >= 0; --i) {
 753                 ir_node *load = loads[i];
 754
 755                 if (load == NULL)
 756                         break;
 757         }
 758
 759         ofs = inc_ofs - (maxslot + 1) * 4;
 760         inc_ofs = (i+1) * 4;
 761
 762         /* create a new IncSP if needed */
 763         block = get_nodes_block(irn);
 764         if (inc_ofs > 0) {
 765                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 766                 sched_add_before(irn, pred_sp);
 767         }
 768
 769         /* walk through the Loads and create Pops for them */
 770         for (++i; i <= maxslot; ++i) {
 771                 ir_node *load = loads[i];
 772                 ir_node *mem, *pop;
 773                 const arch_register_t *reg;
 774
 775                 mem = get_irn_n(load, n_ia32_mem);
 776                 reg = arch_get_irn_register_out(load, pn_ia32_Load_res);
 777
 778                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 779                 arch_set_irn_register_out(pop, pn_ia32_Load_res, reg);
 780
 781                 copy_mark(load, pop);
 782
 783                 /* create stackpointer Proj */
 784                 pred_sp = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 785                 arch_set_irn_register(pred_sp, esp);
 786
 787                 sched_add_before(irn, pop);
 788
 789                 /* rewire now */
 790                 foreach_out_edge_safe(load, edge) {
 791                         ir_node *proj = get_edge_src_irn(edge);
 792
 793                         set_Proj_pred(proj, pop);
 794                 }
 795
 796                 /* we can remove the Load now */
 797                 sched_remove(load);
 798                 kill_node(load);
 799         }
 800
 801         be_set_IncSP_offset(irn, -ofs);
 802         be_set_IncSP_pred(irn, pred_sp);
 803 }
 804
 805
 806 /**
 807  * Find a free GP register if possible, else return NULL.
 808  */
 809 static const arch_register_t *get_free_gp_reg(ir_graph *irg)
 810 {
 811         be_irg_t *birg = be_birg_from_irg(irg);
 812         int i;
 813
 814         for (i = 0; i < N_ia32_gp_REGS; ++i) {
 815                 const arch_register_t *reg = &ia32_reg_classes[CLASS_ia32_gp].regs[i];
 816                 if (!rbitset_is_set(birg->allocatable_regs, reg->global_index))
 817                         continue;
 818
 819                 if (be_peephole_get_value(reg->global_index) == NULL)
 820                         return reg;
 821         }
 822
 823         return NULL;
 824 }
 825
 826 /**
 827  * Creates a Pop instruction before the given schedule point.
 828  *
 829  * @param dbgi        debug info
 830  * @param block       the block
 831  * @param stack       the previous stack value
 832  * @param schedpoint  the new node is added before this node
 833  * @param reg         the register to pop
 834  *
 835  * @return the new stack value
 836  */
 837 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 838                            ir_node *stack, ir_node *schedpoint,
 839                            const arch_register_t *reg)
 840 {
 841         const arch_register_t *esp = &ia32_registers[REG_ESP];
 842         ir_graph *irg = get_irn_irg(block);
 843         ir_node *pop;
 844         ir_node *keep;
 845         ir_node *val;
 846         ir_node *in[1];
 847
 848         pop   = new_bd_ia32_Pop(dbgi, block, get_irg_no_mem(irg), stack);
 849
 850         stack = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 851         arch_set_irn_register(stack, esp);
 852         val   = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_res);
 853         arch_set_irn_register(val, reg);
 854
 855         sched_add_before(schedpoint, pop);
 856
 857         in[0] = val;
 858         keep  = be_new_Keep(block, 1, in);
 859         sched_add_before(schedpoint, keep);
 860
 861         return stack;
 862 }
 863
 864 /**
 865  * Optimize an IncSp by replacing it with Push/Pop.
 866  */
 867 static void peephole_be_IncSP(ir_node *node)
 868 {
 869         const arch_register_t *esp = &ia32_registers[REG_ESP];
 870         const arch_register_t *reg;
 871         dbg_info              *dbgi;
 872         ir_node               *block;
 873         ir_node               *stack;
 874         int                    offset;
 875
 876         /* first optimize incsp->incsp combinations */
 877         node = be_peephole_IncSP_IncSP(node);
 878
 879         /* transform IncSP->Store combinations to Push where possible */
 880         peephole_IncSP_Store_to_push(node);
 881
 882         /* transform Load->IncSP combinations to Pop where possible */
 883         peephole_Load_IncSP_to_pop(node);
 884
 885         if (arch_get_irn_register(node) != esp)
 886                 return;
 887
 888         /* replace IncSP -4 by Pop freereg when possible */
 889         offset = be_get_IncSP_offset(node);
 890         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 891             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 892             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 893             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 894                 return;
 895
 896         if (offset < 0) {
 897                 /* we need a free register for pop */
 898                 reg = get_free_gp_reg(get_irn_irg(node));
 899                 if (reg == NULL)
 900                         return;
 901
 902                 dbgi  = get_irn_dbg_info(node);
 903                 block = get_nodes_block(node);
 904                 stack = be_get_IncSP_pred(node);
 905
 906                 stack = create_pop(dbgi, block, stack, node, reg);
 907
 908                 if (offset == -8) {
 909                         stack = create_pop(dbgi, block, stack, node, reg);
 910                 }
 911         } else {
 912                 dbgi  = get_irn_dbg_info(node);
 913                 block = get_nodes_block(node);
 914                 stack = be_get_IncSP_pred(node);
 915                 stack = new_bd_ia32_PushEax(dbgi, block, stack);
 916                 arch_set_irn_register(stack, esp);
 917                 sched_add_before(node, stack);
 918
 919                 if (offset == +8) {
 920                         stack = new_bd_ia32_PushEax(dbgi, block, stack);
 921                         arch_set_irn_register(stack, esp);
 922                         sched_add_before(node, stack);
 923                 }
 924         }
 925
 926         be_peephole_exchange(node, stack);
 927 }
 928
 929 /**
 930  * Peephole optimisation for ia32_Const's
 931  */
 932 static void peephole_ia32_Const(ir_node *node)
 933 {
 934         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 935         const arch_register_t       *reg;
 936         ir_node                     *block;
 937         dbg_info                    *dbgi;
 938         ir_node                     *xorn;
 939
 940         /* try to transform a mov 0, reg to xor reg reg */
 941         if (attr->offset != 0 || attr->symconst != NULL)
 942                 return;
 943         if (ia32_cg_config.use_mov_0)
 944                 return;
 945         /* xor destroys the flags, so no-one must be using them */
 946         if (be_peephole_get_value(REG_EFLAGS) != NULL)
 947                 return;
 948
 949         reg = arch_get_irn_register(node);
 950         assert(be_peephole_get_reg_value(reg) == NULL);
 951
 952         /* create xor(produceval, produceval) */
 953         block = get_nodes_block(node);
 954         dbgi  = get_irn_dbg_info(node);
 955         xorn  = new_bd_ia32_Xor0(dbgi, block);
 956         arch_set_irn_register(xorn, reg);
 957
 958         sched_add_before(node, xorn);
 959
 960         copy_mark(node, xorn);
 961         be_peephole_exchange(node, xorn);
 962 }
 963
 964 static inline int is_noreg(const ir_node *node)
 965 {
 966         return is_ia32_NoReg_GP(node);
 967 }
 968
 969 ir_node *ia32_immediate_from_long(long val)
 970 {
 971         ir_graph *irg         = current_ir_graph;
 972         ir_node  *start_block = get_irg_start_block(irg);
 973         ir_node  *immediate
 974                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
 975         arch_set_irn_register(immediate, &ia32_registers[REG_GP_NOREG]);
 976
 977         return immediate;
 978 }
 979
 980 static ir_node *create_immediate_from_am(const ir_node *node)
 981 {
 982         ir_node   *block   = get_nodes_block(node);
 983         int        offset  = get_ia32_am_offs_int(node);
 984         int        sc_sign = is_ia32_am_sc_sign(node);
 985         const ia32_attr_t *attr = get_ia32_attr_const(node);
 986         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
 987         ir_entity *entity  = get_ia32_am_sc(node);
 988         ir_node   *res;
 989
 990         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
 991                                     offset);
 992         arch_set_irn_register(res, &ia32_registers[REG_GP_NOREG]);
 993         return res;
 994 }
 995
 996 static int is_am_one(const ir_node *node)
 997 {
 998         int        offset  = get_ia32_am_offs_int(node);
 999         ir_entity *entity  = get_ia32_am_sc(node);
1000
1001         return offset == 1 && entity == NULL;
1002 }
1003
1004 static int is_am_minus_one(const ir_node *node)
1005 {
1006         int        offset  = get_ia32_am_offs_int(node);
1007         ir_entity *entity  = get_ia32_am_sc(node);
1008
1009         return offset == -1 && entity == NULL;
1010 }
1011
1012 /**
1013  * Transforms a LEA into an Add or SHL if possible.
1014  */
1015 static void peephole_ia32_Lea(ir_node *node)
1016 {
1017         ir_node               *base;
1018         ir_node               *index;
1019         const arch_register_t *base_reg;
1020         const arch_register_t *index_reg;
1021         const arch_register_t *out_reg;
1022         int                    scale;
1023         int                    has_immediates;
1024         ir_node               *op1;
1025         ir_node               *op2;
1026         dbg_info              *dbgi;
1027         ir_node               *block;
1028         ir_node               *res;
1029
1030         assert(is_ia32_Lea(node));
1031
1032         /* we can only do this if it is allowed to clobber the flags */
1033         if (be_peephole_get_value(REG_EFLAGS) != NULL)
1034                 return;
1035
1036         base  = get_irn_n(node, n_ia32_Lea_base);
1037         index = get_irn_n(node, n_ia32_Lea_index);
1038
1039         if (is_noreg(base)) {
1040                 base     = NULL;
1041                 base_reg = NULL;
1042         } else {
1043                 base_reg = arch_get_irn_register(base);
1044         }
1045         if (is_noreg(index)) {
1046                 index     = NULL;
1047                 index_reg = NULL;
1048         } else {
1049                 index_reg = arch_get_irn_register(index);
1050         }
1051
1052         if (base == NULL && index == NULL) {
1053                 /* we shouldn't construct these in the first place... */
1054 #ifdef DEBUG_libfirm
1055                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1056 #endif
1057                 return;
1058         }
1059
1060         out_reg = arch_get_irn_register(node);
1061         scale   = get_ia32_am_scale(node);
1062         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1063         /* check if we have immediates values (frame entities should already be
1064          * expressed in the offsets) */
1065         if (get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1066                 has_immediates = 1;
1067         } else {
1068                 has_immediates = 0;
1069         }
1070
1071         /* we can transform leas where the out register is the same as either the
1072          * base or index register back to an Add or Shl */
1073         if (out_reg == base_reg) {
1074                 if (index == NULL) {
1075 #ifdef DEBUG_libfirm
1076                         if (!has_immediates) {
1077                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1078                                            "just a copy\n");
1079                         }
1080 #endif
1081                         op1 = base;
1082                         goto make_add_immediate;
1083                 }
1084                 if (scale == 0 && !has_immediates) {
1085                         op1 = base;
1086                         op2 = index;
1087                         goto make_add;
1088                 }
1089                 /* can't create an add */
1090                 return;
1091         } else if (out_reg == index_reg) {
1092                 if (base == NULL) {
1093                         if (has_immediates && scale == 0) {
1094                                 op1 = index;
1095                                 goto make_add_immediate;
1096                         } else if (!has_immediates && scale > 0) {
1097                                 op1 = index;
1098                                 op2 = ia32_immediate_from_long(scale);
1099                                 goto make_shl;
1100                         } else if (!has_immediates) {
1101 #ifdef DEBUG_libfirm
1102                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1103                                            "just a copy\n");
1104 #endif
1105                         }
1106                 } else if (scale == 0 && !has_immediates) {
1107                         op1 = index;
1108                         op2 = base;
1109                         goto make_add;
1110                 }
1111                 /* can't create an add */
1112                 return;
1113         } else {
1114                 /* can't create an add */
1115                 return;
1116         }
1117
1118 make_add_immediate:
1119         if (ia32_cg_config.use_incdec) {
1120                 if (is_am_one(node)) {
1121                         dbgi  = get_irn_dbg_info(node);
1122                         block = get_nodes_block(node);
1123                         res   = new_bd_ia32_Inc(dbgi, block, op1);
1124                         arch_set_irn_register(res, out_reg);
1125                         goto exchange;
1126                 }
1127                 if (is_am_minus_one(node)) {
1128                         dbgi  = get_irn_dbg_info(node);
1129                         block = get_nodes_block(node);
1130                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1131                         arch_set_irn_register(res, out_reg);
1132                         goto exchange;
1133                 }
1134         }
1135         op2 = create_immediate_from_am(node);
1136
1137 make_add:
1138         dbgi  = get_irn_dbg_info(node);
1139         block = get_nodes_block(node);
1140         ir_graph *irg   = get_irn_irg(node);
1141         ir_node  *noreg = ia32_new_NoReg_gp(irg);
1142         ir_node  *nomem = get_irg_no_mem(irg);
1143         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1144         arch_set_irn_register(res, out_reg);
1145         set_ia32_commutative(res);
1146         goto exchange;
1147
1148 make_shl:
1149         dbgi  = get_irn_dbg_info(node);
1150         block = get_nodes_block(node);
1151         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1152         arch_set_irn_register(res, out_reg);
1153         goto exchange;
1154
1155 exchange:
1156         SET_IA32_ORIG_NODE(res, node);
1157
1158         /* add new ADD/SHL to schedule */
1159         DBG_OPT_LEA2ADD(node, res);
1160
1161         /* exchange the Add and the LEA */
1162         sched_add_before(node, res);
1163         copy_mark(node, res);
1164         be_peephole_exchange(node, res);
1165 }
1166
1167 /**
1168  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1169  */
1170 static void peephole_ia32_Imul_split(ir_node *imul)
1171 {
1172         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1173         const arch_register_t *reg;
1174         ir_node               *res;
1175
1176         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1177                 /* no memory, imm form ignore */
1178                 return;
1179         }
1180         /* we need a free register */
1181         reg = get_free_gp_reg(get_irn_irg(imul));
1182         if (reg == NULL)
1183                 return;
1184
1185         /* fine, we can rebuild it */
1186         res = ia32_turn_back_am(imul);
1187         arch_set_irn_register(res, reg);
1188 }
1189
1190 /**
1191  * Replace xorps r,r and xorpd r,r by pxor r,r
1192  */
1193 static void peephole_ia32_xZero(ir_node *xorn)
1194 {
1195         set_irn_op(xorn, op_ia32_xPzero);
1196 }
1197
1198 /**
1199  * Replace 16bit sign extension from ax to eax by shorter cwtl
1200  */
1201 static void peephole_ia32_Conv_I2I(ir_node *node)
1202 {
1203         const arch_register_t *eax          = &ia32_registers[REG_EAX];
1204         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1205         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1206         dbg_info              *dbgi;
1207         ir_node               *block;
1208         ir_node               *cwtl;
1209
1210         if (get_mode_size_bits(smaller_mode) != 16 ||
1211                         !mode_is_signed(smaller_mode)          ||
1212                         eax != arch_get_irn_register(val)      ||
1213                         eax != arch_get_irn_register_out(node, pn_ia32_Conv_I2I_res))
1214                 return;
1215
1216         dbgi  = get_irn_dbg_info(node);
1217         block = get_nodes_block(node);
1218         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1219         arch_set_irn_register(cwtl, eax);
1220         sched_add_before(node, cwtl);
1221         be_peephole_exchange(node, cwtl);
1222 }
1223
1224 /**
1225  * Register a peephole optimisation function.
1226  */
1227 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1228 {
1229         assert(op->ops.generic == NULL);
1230         op->ops.generic = (op_func)func;
1231 }
1232
1233 /* Perform peephole-optimizations. */
1234 void ia32_peephole_optimization(ir_graph *irg)
1235 {
1236         /* we currently do it in 2 passes because:
1237          *    Lea -> Add could be usefull as flag producer for Test later
1238          */
1239
1240         /* pass 1 */
1241         ir_clear_opcodes_generic_func();
1242         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1243         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1244         if (ia32_cg_config.use_short_sex_eax)
1245                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1246         if (ia32_cg_config.use_pxor)
1247                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1248         if (! ia32_cg_config.use_imul_mem_imm32)
1249                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1250         be_peephole_opt(irg);
1251
1252         /* pass 2 */
1253         ir_clear_opcodes_generic_func();
1254         register_peephole_optimisation(op_ia32_Const, peephole_ia32_Const);
1255         register_peephole_optimisation(op_be_IncSP,   peephole_be_IncSP);
1256         register_peephole_optimisation(op_ia32_Test,  peephole_ia32_Test);
1257         register_peephole_optimisation(op_be_Return,  peephole_ia32_Return);
1258         be_peephole_opt(irg);
1259 }
1260
1261 /**
1262  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1263  * all its Projs are removed as well.
1264  * @param irn  The irn to be removed from schedule
1265  */
1266 static inline void try_kill(ir_node *node)
1267 {
1268         if (get_irn_mode(node) == mode_T) {
1269                 foreach_out_edge_safe(node, edge) {
1270                         ir_node *proj = get_edge_src_irn(edge);
1271                         try_kill(proj);
1272                 }
1273         }
1274
1275         if (get_irn_n_edges(node) != 0)
1276                 return;
1277
1278         if (sched_is_scheduled(node)) {
1279                 sched_remove(node);
1280         }
1281
1282         kill_node(node);
1283 }
1284
1285 static void optimize_conv_store(ir_node *node)
1286 {
1287         ir_node *pred;
1288         ir_node *pred_proj;
1289         ir_mode *conv_mode;
1290         ir_mode *store_mode;
1291
1292         if (!is_ia32_Store(node))
1293                 return;
1294
1295         pred_proj = get_irn_n(node, n_ia32_Store_val);
1296         if (is_Proj(pred_proj)) {
1297                 pred = get_Proj_pred(pred_proj);
1298         } else {
1299                 pred = pred_proj;
1300         }
1301         if (!is_ia32_Conv_I2I(pred))
1302                 return;
1303         if (get_ia32_op_type(pred) != ia32_Normal)
1304                 return;
1305
1306         /* the store only stores the lower bits, so we only need the conv
1307          * it it shrinks the mode */
1308         conv_mode  = get_ia32_ls_mode(pred);
1309         store_mode = get_ia32_ls_mode(node);
1310         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1311                 return;
1312
1313         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Store(Conv) (%+F, %+F)\n", node, pred);
1314         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1315         if (get_irn_n_edges(pred_proj) == 0) {
1316                 kill_node(pred_proj);
1317                 if (pred != pred_proj)
1318                         kill_node(pred);
1319         }
1320 }
1321
1322 static void optimize_load_conv(ir_node *node)
1323 {
1324         ir_node *pred, *predpred;
1325         ir_mode *load_mode;
1326         ir_mode *conv_mode;
1327
1328         if (!is_ia32_Conv_I2I(node))
1329                 return;
1330
1331         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1332         if (!is_Proj(pred))
1333                 return;
1334
1335         predpred = get_Proj_pred(pred);
1336         if (!is_ia32_Load(predpred))
1337                 return;
1338
1339         /* the load is sign extending the upper bits, so we only need the conv
1340          * if it shrinks the mode */
1341         load_mode = get_ia32_ls_mode(predpred);
1342         conv_mode = get_ia32_ls_mode(node);
1343         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1344                 return;
1345
1346         if (get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1347                 /* change the load if it has only 1 user */
1348                 if (get_irn_n_edges(pred) == 1) {
1349                         ir_mode *newmode;
1350                         if (get_mode_sign(conv_mode)) {
1351                                 newmode = find_signed_mode(load_mode);
1352                         } else {
1353                                 newmode = find_unsigned_mode(load_mode);
1354                         }
1355                         assert(newmode != NULL);
1356                         set_ia32_ls_mode(predpred, newmode);
1357                 } else {
1358                         /* otherwise we have to keep the conv */
1359                         return;
1360                 }
1361         }
1362
1363         /* kill the conv */
1364         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Conv(Load) (%+F, %+F)\n", node, predpred);
1365         exchange(node, pred);
1366 }
1367
1368 static void optimize_conv_conv(ir_node *node)
1369 {
1370         ir_node *pred_proj, *pred, *result_conv;
1371         ir_mode *pred_mode, *conv_mode;
1372         int      conv_mode_bits;
1373         int      pred_mode_bits;
1374
1375         if (!is_ia32_Conv_I2I(node))
1376                 return;
1377
1378         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1379         if (is_Proj(pred_proj))
1380                 pred = get_Proj_pred(pred_proj);
1381         else
1382                 pred = pred_proj;
1383
1384         if (!is_ia32_Conv_I2I(pred))
1385                 return;
1386
1387         /* we know that after a conv, the upper bits are sign extended
1388          * so we only need the 2nd conv if it shrinks the mode */
1389         conv_mode      = get_ia32_ls_mode(node);
1390         conv_mode_bits = get_mode_size_bits(conv_mode);
1391         pred_mode      = get_ia32_ls_mode(pred);
1392         pred_mode_bits = get_mode_size_bits(pred_mode);
1393
1394         if (conv_mode_bits == pred_mode_bits
1395                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1396                 result_conv = pred_proj;
1397         } else if (conv_mode_bits <= pred_mode_bits) {
1398                 /* if 2nd conv is smaller then first conv, then we can always take the
1399                  * 2nd conv */
1400                 if (get_irn_n_edges(pred_proj) == 1) {
1401                         result_conv = pred_proj;
1402                         set_ia32_ls_mode(pred, conv_mode);
1403
1404                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1405                         if (get_mode_size_bits(conv_mode) == 8) {
1406                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1407                                 set_irn_op(pred, op_ia32_Conv_I2I);
1408                                 arch_set_irn_register_reqs_in(pred, reqs);
1409                         }
1410                 } else {
1411                         /* we don't want to end up with 2 loads, so we better do nothing */
1412                         if (get_irn_mode(pred) == mode_T) {
1413                                 return;
1414                         }
1415
1416                         result_conv = exact_copy(pred);
1417                         set_ia32_ls_mode(result_conv, conv_mode);
1418
1419                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1420                         if (get_mode_size_bits(conv_mode) == 8) {
1421                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1422                                 set_irn_op(result_conv, op_ia32_Conv_I2I);
1423                                 arch_set_irn_register_reqs_in(result_conv, reqs);
1424                         }
1425                 }
1426         } else {
1427                 /* if both convs have the same sign, then we can take the smaller one */
1428                 if (get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1429                         result_conv = pred_proj;
1430                 } else {
1431                         /* no optimisation possible if smaller conv is sign-extend */
1432                         if (mode_is_signed(pred_mode)) {
1433                                 return;
1434                         }
1435                         /* we can take the smaller conv if it is unsigned */
1436                         result_conv = pred_proj;
1437                 }
1438         }
1439
1440         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Conv(Conv) (%+F, %+F)\n", node, pred);
1441         /* Some user (like Phis) won't be happy if we change the mode. */
1442         set_irn_mode(result_conv, get_irn_mode(node));
1443
1444         /* kill the conv */
1445         exchange(node, result_conv);
1446
1447         if (get_irn_n_edges(pred_proj) == 0) {
1448                 kill_node(pred_proj);
1449                 if (pred != pred_proj)
1450                         kill_node(pred);
1451         }
1452         optimize_conv_conv(result_conv);
1453 }
1454
1455 static void optimize_node(ir_node *node, void *env)
1456 {
1457         (void) env;
1458
1459         optimize_load_conv(node);
1460         optimize_conv_store(node);
1461         optimize_conv_conv(node);
1462 }
1463
1464 /**
1465  * Performs conv and address mode optimization.
1466  */
1467 void ia32_optimize_graph(ir_graph *irg)
1468 {
1469         irg_walk_blkwise_graph(irg, NULL, optimize_node, NULL);
1470 }
1471
1472 void ia32_init_optimize(void)
1473 {
1474         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1475 }