nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode.h"
  29 #include "irprog_t.h"
  30 #include "ircons.h"
  31 #include "irtools.h"
  32 #include "firm_types.h"
  33 #include "iredges.h"
  34 #include "tv.h"
  35 #include "irgmod.h"
  36 #include "irgwalk.h"
  37 #include "heights.h"
  38 #include "irbitset.h"
  39 #include "irprintf.h"
  40 #include "irdump.h"
  41 #include "error.h"
  42
  43 #include "../be_t.h"
  44 #include "../beabi.h"
  45 #include "../benode.h"
  46 #include "../besched.h"
  47 #include "../bepeephole.h"
  48
  49 #include "ia32_new_nodes.h"
  50 #include "ia32_optimize.h"
  51 #include "bearch_ia32_t.h"
  52 #include "gen_ia32_regalloc_if.h"
  53 #include "ia32_common_transform.h"
  54 #include "ia32_transform.h"
  55 #include "ia32_dbg_stat.h"
  56 #include "ia32_util.h"
  57 #include "ia32_architecture.h"
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static void copy_mark(const ir_node *old, ir_node *new)
  62 {
  63         if (is_ia32_is_reload(old))
  64                 set_ia32_is_reload(new);
  65         if (is_ia32_is_spill(old))
  66                 set_ia32_is_spill(new);
  67         if (is_ia32_is_remat(old))
  68                 set_ia32_is_remat(new);
  69 }
  70
  71 typedef enum produces_flag_t {
  72         produces_no_flag,
  73         produces_flag_zero,
  74         produces_flag_carry
  75 } produces_flag_t;
  76
  77 /**
  78  * Return which usable flag the given node produces
  79  *
  80  * @param node  the node to check
  81  * @param pn    the projection number of the used result
  82  */
  83 static produces_flag_t produces_test_flag(ir_node *node, int pn)
  84 {
  85         ir_node                     *count;
  86         const ia32_immediate_attr_t *imm_attr;
  87
  88         if (!is_ia32_irn(node))
  89                 return produces_no_flag;
  90
  91         switch (get_ia32_irn_opcode(node)) {
  92                 case iro_ia32_Add:
  93                 case iro_ia32_Adc:
  94                 case iro_ia32_And:
  95                 case iro_ia32_Or:
  96                 case iro_ia32_Xor:
  97                 case iro_ia32_Sub:
  98                 case iro_ia32_Sbb:
  99                 case iro_ia32_Neg:
 100                 case iro_ia32_Inc:
 101                 case iro_ia32_Dec:
 102                         break;
 103
 104                 case iro_ia32_ShlD:
 105                 case iro_ia32_ShrD:
 106                         assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 107                         count = get_irn_n(node, n_ia32_ShlD_count);
 108                         goto check_shift_amount;
 109
 110                 case iro_ia32_Shl:
 111                 case iro_ia32_Shr:
 112                 case iro_ia32_Sar:
 113                         assert(n_ia32_Shl_count == n_ia32_Shr_count
 114                                         && n_ia32_Shl_count == n_ia32_Sar_count);
 115                         count = get_irn_n(node, n_ia32_Shl_count);
 116 check_shift_amount:
 117                         /* when shift count is zero the flags are not affected, so we can only
 118                          * do this for constants != 0 */
 119                         if (!is_ia32_Immediate(count))
 120                                 return produces_no_flag;
 121
 122                         imm_attr = get_ia32_immediate_attr_const(count);
 123                         if (imm_attr->symconst != NULL)
 124                                 return produces_no_flag;
 125                         if ((imm_attr->offset & 0x1f) == 0)
 126                                 return produces_no_flag;
 127                         break;
 128
 129                 case iro_ia32_Mul:
 130                         return pn == pn_ia32_Mul_res_high ?
 131                                 produces_flag_carry : produces_no_flag;
 132
 133                 default:
 134                         return produces_no_flag;
 135         }
 136
 137         return pn == pn_ia32_res ?
 138                 produces_flag_zero : produces_no_flag;
 139 }
 140
 141 /**
 142  * Replace Cmp(x, 0) by a Test(x, x)
 143  */
 144 static void peephole_ia32_Cmp(ir_node *const node)
 145 {
 146         ir_node                     *right;
 147         ir_graph                    *irg;
 148         ia32_immediate_attr_t const *imm;
 149         dbg_info                    *dbgi;
 150         ir_node                     *block;
 151         ir_node                     *noreg;
 152         ir_node                     *nomem;
 153         ir_node                     *op;
 154         ia32_attr_t           const *attr;
 155         int                          ins_permuted;
 156         int                          cmp_unsigned;
 157         ir_node                     *test;
 158         arch_register_t       const *reg;
 159         ir_edge_t             const *edge;
 160         ir_edge_t             const *tmp;
 161
 162         if (get_ia32_op_type(node) != ia32_Normal)
 163                 return;
 164
 165         right = get_irn_n(node, n_ia32_Cmp_right);
 166         if (!is_ia32_Immediate(right))
 167                 return;
 168
 169         imm = get_ia32_immediate_attr_const(right);
 170         if (imm->symconst != NULL || imm->offset != 0)
 171                 return;
 172
 173         dbgi         = get_irn_dbg_info(node);
 174         irg          = get_irn_irg(node);
 175         block        = get_nodes_block(node);
 176         noreg        = ia32_new_NoReg_gp(irg);
 177         nomem        = get_irg_no_mem(current_ir_graph);
 178         op           = get_irn_n(node, n_ia32_Cmp_left);
 179         attr         = get_irn_generic_attr(node);
 180         ins_permuted = attr->data.ins_permuted;
 181         cmp_unsigned = attr->data.cmp_unsigned;
 182
 183         if (is_ia32_Cmp(node)) {
 184                 test = new_bd_ia32_Test(dbgi, block, noreg, noreg, nomem,
 185                                         op, op, ins_permuted, cmp_unsigned);
 186         } else {
 187                 test = new_bd_ia32_Test8Bit(dbgi, block, noreg, noreg, nomem,
 188                                             op, op, ins_permuted, cmp_unsigned);
 189         }
 190         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 191
 192         reg = arch_irn_get_register(node, pn_ia32_Cmp_eflags);
 193         arch_irn_set_register(test, pn_ia32_Test_eflags, reg);
 194
 195         foreach_out_edge_safe(node, edge, tmp) {
 196                 ir_node *const user = get_edge_src_irn(edge);
 197
 198                 if (is_Proj(user))
 199                         exchange(user, test);
 200         }
 201
 202         sched_add_before(node, test);
 203         copy_mark(node, test);
 204         be_peephole_exchange(node, test);
 205 }
 206
 207 /**
 208  * Peephole optimization for Test instructions.
 209  * - Remove the Test, if an appropriate flag was produced which is still live
 210  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 211  */
 212 static void peephole_ia32_Test(ir_node *node)
 213 {
 214         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 215         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 216
 217         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 218                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 219
 220         if (left == right) { /* we need a test for 0 */
 221                 ir_node         *block = get_nodes_block(node);
 222                 int              pn    = pn_ia32_res;
 223                 ir_node         *flags_proj;
 224                 ir_mode         *flags_mode;
 225                 ir_node         *schedpoint;
 226                 const ir_edge_t *edge;
 227
 228                 if (get_nodes_block(left) != block)
 229                         return;
 230
 231                 if (is_Proj(left)) {
 232                         pn   = get_Proj_proj(left);
 233                         left = get_Proj_pred(left);
 234                 }
 235
 236                 /* walk schedule up and abort when we find left or some other node
 237                  * destroys the flags */
 238                 schedpoint = node;
 239                 for (;;) {
 240                         schedpoint = sched_prev(schedpoint);
 241                         if (schedpoint == left)
 242                                 break;
 243                         if (arch_irn_is(schedpoint, modify_flags))
 244                                 return;
 245                         if (schedpoint == block)
 246                                 panic("couldn't find left");
 247                 }
 248
 249                 /* make sure only Lg/Eq tests are used */
 250                 foreach_out_edge(node, edge) {
 251                         ir_node *user = get_edge_src_irn(edge);
 252                         int      pnc  = get_ia32_condcode(user);
 253
 254                         if (pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 255                                 return;
 256                         }
 257                 }
 258
 259                 switch (produces_test_flag(left, pn)) {
 260                         case produces_flag_zero:
 261                                 break;
 262
 263                         case produces_flag_carry:
 264                                 foreach_out_edge(node, edge) {
 265                                         ir_node *user = get_edge_src_irn(edge);
 266                                         int      pnc  = get_ia32_condcode(user);
 267
 268                                         switch (pnc) {
 269                                                 case pn_Cmp_Eq: pnc = ia32_pn_Cmp_not_carry; break;
 270                                                 case pn_Cmp_Lg: pnc = ia32_pn_Cmp_carry;     break;
 271                                                 default: panic("unexpected pn");
 272                                         }
 273                                         set_ia32_condcode(user, pnc);
 274                                 }
 275                                 break;
 276
 277                         default:
 278                                 return;
 279                 }
 280
 281                 if (get_irn_mode(left) != mode_T) {
 282                         set_irn_mode(left, mode_T);
 283
 284                         /* If there are other users, reroute them to result proj */
 285                         if (get_irn_n_edges(left) != 2) {
 286                                 ir_node *res = new_r_Proj(left, mode_Iu, pn_ia32_res);
 287
 288                                 edges_reroute(left, res, current_ir_graph);
 289                                 /* Reattach the result proj to left */
 290                                 set_Proj_pred(res, left);
 291                         }
 292                 }
 293
 294                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 295                 flags_proj = new_r_Proj(left, flags_mode, pn_ia32_flags);
 296                 arch_set_irn_register(flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 297
 298                 assert(get_irn_mode(node) != mode_T);
 299
 300                 be_peephole_exchange(node, flags_proj);
 301         } else if (is_ia32_Immediate(right)) {
 302                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 303                 unsigned                           offset;
 304
 305                 /* A test with a symconst is rather strange, but better safe than sorry */
 306                 if (imm->symconst != NULL)
 307                         return;
 308
 309                 offset = imm->offset;
 310                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 311                         ia32_attr_t *const attr = get_irn_generic_attr(node);
 312
 313                         if ((offset & 0xFFFFFF00) == 0) {
 314                                 /* attr->am_offs += 0; */
 315                         } else if ((offset & 0xFFFF00FF) == 0) {
 316                                 ir_node *imm = ia32_create_Immediate(NULL, 0, offset >>  8);
 317                                 set_irn_n(node, n_ia32_Test_right, imm);
 318                                 attr->am_offs += 1;
 319                         } else if ((offset & 0xFF00FFFF) == 0) {
 320                                 ir_node *imm = ia32_create_Immediate(NULL, 0, offset >> 16);
 321                                 set_irn_n(node, n_ia32_Test_right, imm);
 322                                 attr->am_offs += 2;
 323                         } else if ((offset & 0x00FFFFFF) == 0) {
 324                                 ir_node *imm = ia32_create_Immediate(NULL, 0, offset >> 24);
 325                                 set_irn_n(node, n_ia32_Test_right, imm);
 326                                 attr->am_offs += 3;
 327                         } else {
 328                                 return;
 329                         }
 330                 } else if (offset < 256) {
 331                         arch_register_t const* const reg = arch_get_irn_register(left);
 332
 333                         if (reg != &ia32_gp_regs[REG_EAX] &&
 334                                         reg != &ia32_gp_regs[REG_EBX] &&
 335                                         reg != &ia32_gp_regs[REG_ECX] &&
 336                                         reg != &ia32_gp_regs[REG_EDX]) {
 337                                 return;
 338                         }
 339                 } else {
 340                         return;
 341                 }
 342
 343                 /* Technically we should build a Test8Bit because of the register
 344                  * constraints, but nobody changes registers at this point anymore. */
 345                 set_ia32_ls_mode(node, mode_Bu);
 346         }
 347 }
 348
 349 /**
 350  * AMD Athlon works faster when RET is not destination of
 351  * conditional jump or directly preceded by other jump instruction.
 352  * Can be avoided by placing a Rep prefix before the return.
 353  */
 354 static void peephole_ia32_Return(ir_node *node)
 355 {
 356         ir_node *block, *irn;
 357
 358         if (!ia32_cg_config.use_pad_return)
 359                 return;
 360
 361         block = get_nodes_block(node);
 362
 363         /* check if this return is the first on the block */
 364         sched_foreach_reverse_from(node, irn) {
 365                 switch (get_irn_opcode(irn)) {
 366                 case beo_Return:
 367                         /* the return node itself, ignore */
 368                         continue;
 369                 case iro_Start:
 370                 case beo_Start:
 371                 case beo_Barrier:
 372                         /* ignore no code generated */
 373                         continue;
 374                 case beo_IncSP:
 375                         /* arg, IncSP 0 nodes might occur, ignore these */
 376                         if (be_get_IncSP_offset(irn) == 0)
 377                                 continue;
 378                         return;
 379                 case iro_Phi:
 380                         continue;
 381                 default:
 382                         return;
 383                 }
 384         }
 385
 386         /* ensure, that the 3 byte return is generated */
 387         be_Return_set_emit_pop(node, 1);
 388 }
 389
 390 /* only optimize up to 48 stores behind IncSPs */
 391 #define MAXPUSH_OPTIMIZE        48
 392
 393 /**
 394  * Tries to create Push's from IncSP, Store combinations.
 395  * The Stores are replaced by Push's, the IncSP is modified
 396  * (possibly into IncSP 0, but not removed).
 397  */
 398 static void peephole_IncSP_Store_to_push(ir_node *irn)
 399 {
 400         int              i;
 401         int              maxslot;
 402         int              inc_ofs;
 403         ir_node         *node;
 404         ir_node         *stores[MAXPUSH_OPTIMIZE];
 405         ir_node         *block;
 406         ir_graph        *irg;
 407         ir_node         *curr_sp;
 408         ir_mode         *spmode;
 409         ir_node         *first_push = NULL;
 410         ir_edge_t const *edge;
 411         ir_edge_t const *next;
 412
 413         memset(stores, 0, sizeof(stores));
 414
 415         assert(be_is_IncSP(irn));
 416
 417         inc_ofs = be_get_IncSP_offset(irn);
 418         if (inc_ofs < 4)
 419                 return;
 420
 421         /*
 422          * We first walk the schedule after the IncSP node as long as we find
 423          * suitable Stores that could be transformed to a Push.
 424          * We save them into the stores array which is sorted by the frame offset/4
 425          * attached to the node
 426          */
 427         maxslot = -1;
 428         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 429                 ir_node *mem;
 430                 int offset;
 431                 int storeslot;
 432
 433                 /* it has to be a Store */
 434                 if (!is_ia32_Store(node))
 435                         break;
 436
 437                 /* it has to use our sp value */
 438                 if (get_irn_n(node, n_ia32_base) != irn)
 439                         continue;
 440                 /* Store has to be attached to NoMem */
 441                 mem = get_irn_n(node, n_ia32_mem);
 442                 if (!is_NoMem(mem))
 443                         continue;
 444
 445                 /* unfortunately we can't support the full AMs possible for push at the
 446                  * moment. TODO: fix this */
 447                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 448                         break;
 449
 450                 offset = get_ia32_am_offs_int(node);
 451                 /* we should NEVER access uninitialized stack BELOW the current SP */
 452                 assert(offset >= 0);
 453
 454                 /* storing at half-slots is bad */
 455                 if ((offset & 3) != 0)
 456                         break;
 457
 458                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 459                         continue;
 460                 storeslot = offset >> 2;
 461
 462                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 463                 if (stores[storeslot] != NULL)
 464                         break;
 465
 466                 stores[storeslot] = node;
 467                 if (storeslot > maxslot)
 468                         maxslot = storeslot;
 469         }
 470
 471         curr_sp = irn;
 472
 473         for (i = -1; i < maxslot; ++i) {
 474                 if (stores[i + 1] == NULL)
 475                         break;
 476         }
 477
 478         /* walk through the Stores and create Pushs for them */
 479         block  = get_nodes_block(irn);
 480         spmode = get_irn_mode(irn);
 481         irg    = get_irn_irg(irn);
 482         for (; i >= 0; --i) {
 483                 const arch_register_t *spreg;
 484                 ir_node *push;
 485                 ir_node *val, *mem, *mem_proj;
 486                 ir_node *store = stores[i];
 487                 ir_node *noreg = ia32_new_NoReg_gp(irg);
 488
 489                 val = get_irn_n(store, n_ia32_unary_op);
 490                 mem = get_irn_n(store, n_ia32_mem);
 491                 spreg = arch_get_irn_register(curr_sp);
 492
 493                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg, mem, val, curr_sp);
 494                 copy_mark(store, push);
 495
 496                 if (first_push == NULL)
 497                         first_push = push;
 498
 499                 sched_add_after(skip_Proj(curr_sp), push);
 500
 501                 /* create stackpointer Proj */
 502                 curr_sp = new_r_Proj(push, spmode, pn_ia32_Push_stack);
 503                 arch_set_irn_register(curr_sp, spreg);
 504
 505                 /* create memory Proj */
 506                 mem_proj = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 507
 508                 /* use the memproj now */
 509                 be_peephole_exchange(store, mem_proj);
 510
 511                 inc_ofs -= 4;
 512         }
 513
 514         foreach_out_edge_safe(irn, edge, next) {
 515                 ir_node *const src = get_edge_src_irn(edge);
 516                 int      const pos = get_edge_src_pos(edge);
 517
 518                 if (src == first_push)
 519                         continue;
 520
 521                 set_irn_n(src, pos, curr_sp);
 522         }
 523
 524         be_set_IncSP_offset(irn, inc_ofs);
 525 }
 526
 527 #if 0
 528 /**
 529  * Creates a Push instruction before the given schedule point.
 530  *
 531  * @param dbgi        debug info
 532  * @param block       the block
 533  * @param stack       the previous stack value
 534  * @param schedpoint  the new node is added before this node
 535  * @param reg         the register to pop
 536  *
 537  * @return the new stack value
 538  */
 539 static ir_node *create_push(dbg_info *dbgi, ir_node *block,
 540                             ir_node *stack, ir_node *schedpoint)
 541 {
 542         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 543
 544         ir_node *val   = ia32_new_NoReg_gp(cg);
 545         ir_node *noreg = ia32_new_NoReg_gp(cg);
 546         ir_node *nomem = new_NoMem();
 547         ir_node *push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, nomem, val, stack);
 548         sched_add_before(schedpoint, push);
 549
 550         stack = new_r_Proj(push, mode_Iu, pn_ia32_Push_stack);
 551         arch_set_irn_register(stack, esp);
 552
 553         return stack;
 554 }
 555
 556 static void peephole_store_incsp(ir_node *store)
 557 {
 558         dbg_info *dbgi;
 559         ir_node  *node;
 560         ir_node  *block;
 561         ir_node  *noreg;
 562         ir_node  *mem;
 563         ir_node  *push;
 564         ir_node  *val;
 565         ir_node  *base;
 566         ir_node  *index;
 567         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 568         if (!be_is_IncSP(am_base)
 569                         || get_nodes_block(am_base) != get_nodes_block(store))
 570                 return;
 571         mem = get_irn_n(store, n_ia32_Store_mem);
 572         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 573                         || !is_NoMem(mem))
 574                 return;
 575
 576         int incsp_offset = be_get_IncSP_offset(am_base);
 577         if (incsp_offset <= 0)
 578                 return;
 579
 580         /* we have to be at offset 0 */
 581         int my_offset = get_ia32_am_offs_int(store);
 582         if (my_offset != 0) {
 583                 /* TODO here: find out wether there is a store with offset 0 before
 584                  * us and wether we can move it down to our place */
 585                 return;
 586         }
 587         ir_mode *ls_mode = get_ia32_ls_mode(store);
 588         int my_store_size = get_mode_size_bytes(ls_mode);
 589
 590         if (my_offset + my_store_size > incsp_offset)
 591                 return;
 592
 593         /* correctness checking:
 594                 - noone else must write to that stackslot
 595                     (because after translation incsp won't allocate it anymore)
 596         */
 597         sched_foreach_reverse_from(store, node) {
 598                 int i, arity;
 599
 600                 if (node == am_base)
 601                         break;
 602
 603                 /* make sure noone else can use the space on the stack */
 604                 arity = get_irn_arity(node);
 605                 for (i = 0; i < arity; ++i) {
 606                         ir_node *pred = get_irn_n(node, i);
 607                         if (pred != am_base)
 608                                 continue;
 609
 610                         if (i == n_ia32_base &&
 611                                         (get_ia32_op_type(node) == ia32_AddrModeS
 612                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 613                                 int      node_offset  = get_ia32_am_offs_int(node);
 614                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 615                                 int      node_size    = get_mode_size_bytes(node_ls_mode);
 616                                 /* overlapping with our position? abort */
 617                                 if (node_offset < my_offset + my_store_size
 618                                                 && node_offset + node_size >= my_offset)
 619                                         return;
 620                                 /* otherwise it's fine */
 621                                 continue;
 622                         }
 623
 624                         /* strange use of esp: abort */
 625                         return;
 626                 }
 627         }
 628
 629         /* all ok, change to push */
 630         dbgi  = get_irn_dbg_info(store);
 631         block = get_nodes_block(store);
 632         noreg = ia32_new_NoReg_gp(cg);
 633         val   = get_irn_n(store, n_ia32_Store_val);
 634
 635         push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, mem,
 636
 637         create_push(dbgi, current_ir_graph, block, am_base, store);
 638 }
 639 #endif
 640
 641 /**
 642  * Return true if a mode can be stored in the GP register set
 643  */
 644 static inline int mode_needs_gp_reg(ir_mode *mode)
 645 {
 646         if (mode == mode_fpcw)
 647                 return 0;
 648         if (get_mode_size_bits(mode) > 32)
 649                 return 0;
 650         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 651 }
 652
 653 /**
 654  * Tries to create Pops from Load, IncSP combinations.
 655  * The Loads are replaced by Pops, the IncSP is modified
 656  * (possibly into IncSP 0, but not removed).
 657  */
 658 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 659 {
 660         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 661         int      i, maxslot, inc_ofs, ofs;
 662         ir_node  *node, *pred_sp, *block;
 663         ir_node  *loads[MAXPUSH_OPTIMIZE];
 664         ir_graph *irg;
 665         unsigned regmask = 0;
 666         unsigned copymask = ~0;
 667
 668         memset(loads, 0, sizeof(loads));
 669         assert(be_is_IncSP(irn));
 670
 671         inc_ofs = -be_get_IncSP_offset(irn);
 672         if (inc_ofs < 4)
 673                 return;
 674
 675         /*
 676          * We first walk the schedule before the IncSP node as long as we find
 677          * suitable Loads that could be transformed to a Pop.
 678          * We save them into the stores array which is sorted by the frame offset/4
 679          * attached to the node
 680          */
 681         maxslot = -1;
 682         pred_sp = be_get_IncSP_pred(irn);
 683         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 684                 int offset;
 685                 int loadslot;
 686                 const arch_register_t *sreg, *dreg;
 687
 688                 /* it has to be a Load */
 689                 if (!is_ia32_Load(node)) {
 690                         if (be_is_Copy(node)) {
 691                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 692                                         /* not a GP copy, ignore */
 693                                         continue;
 694                                 }
 695                                 dreg = arch_get_irn_register(node);
 696                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 697                                 if (regmask & copymask & (1 << sreg->index)) {
 698                                         break;
 699                                 }
 700                                 if (regmask & copymask & (1 << dreg->index)) {
 701                                         break;
 702                                 }
 703                                 /* we CAN skip Copies if neither the destination nor the source
 704                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 705                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 706                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 707                                 continue;
 708                         }
 709                         break;
 710                 }
 711
 712                 /* we can handle only GP loads */
 713                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 714                         continue;
 715
 716                 /* it has to use our predecessor sp value */
 717                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 718                         /* it would be ok if this load does not use a Pop result,
 719                          * but we do not check this */
 720                         break;
 721                 }
 722
 723                 /* should have NO index */
 724                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 725                         break;
 726
 727                 offset = get_ia32_am_offs_int(node);
 728                 /* we should NEVER access uninitialized stack BELOW the current SP */
 729                 assert(offset >= 0);
 730
 731                 /* storing at half-slots is bad */
 732                 if ((offset & 3) != 0)
 733                         break;
 734
 735                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 736                         continue;
 737                 /* ignore those outside the possible windows */
 738                 if (offset > inc_ofs - 4)
 739                         continue;
 740                 loadslot = offset >> 2;
 741
 742                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 743                 if (loads[loadslot] != NULL)
 744                         break;
 745
 746                 dreg = arch_irn_get_register(node, pn_ia32_Load_res);
 747                 if (regmask & (1 << dreg->index)) {
 748                         /* this register is already used */
 749                         break;
 750                 }
 751                 regmask |= 1 << dreg->index;
 752
 753                 loads[loadslot] = node;
 754                 if (loadslot > maxslot)
 755                         maxslot = loadslot;
 756         }
 757
 758         if (maxslot < 0)
 759                 return;
 760
 761         /* find the first slot */
 762         for (i = maxslot; i >= 0; --i) {
 763                 ir_node *load = loads[i];
 764
 765                 if (load == NULL)
 766                         break;
 767         }
 768
 769         ofs = inc_ofs - (maxslot + 1) * 4;
 770         inc_ofs = (i+1) * 4;
 771
 772         /* create a new IncSP if needed */
 773         block = get_nodes_block(irn);
 774         irg   = get_irn_irg(irn);
 775         if (inc_ofs > 0) {
 776                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 777                 sched_add_before(irn, pred_sp);
 778         }
 779
 780         /* walk through the Loads and create Pops for them */
 781         for (++i; i <= maxslot; ++i) {
 782                 ir_node *load = loads[i];
 783                 ir_node *mem, *pop;
 784                 const ir_edge_t *edge, *tmp;
 785                 const arch_register_t *reg;
 786
 787                 mem = get_irn_n(load, n_ia32_mem);
 788                 reg = arch_irn_get_register(load, pn_ia32_Load_res);
 789
 790                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 791                 arch_irn_set_register(pop, pn_ia32_Load_res, reg);
 792
 793                 copy_mark(load, pop);
 794
 795                 /* create stackpointer Proj */
 796                 pred_sp = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 797                 arch_set_irn_register(pred_sp, esp);
 798
 799                 sched_add_before(irn, pop);
 800
 801                 /* rewire now */
 802                 foreach_out_edge_safe(load, edge, tmp) {
 803                         ir_node *proj = get_edge_src_irn(edge);
 804
 805                         set_Proj_pred(proj, pop);
 806                 }
 807
 808                 /* we can remove the Load now */
 809                 sched_remove(load);
 810                 kill_node(load);
 811         }
 812
 813         be_set_IncSP_offset(irn, -ofs);
 814         be_set_IncSP_pred(irn, pred_sp);
 815 }
 816
 817
 818 /**
 819  * Find a free GP register if possible, else return NULL.
 820  */
 821 static const arch_register_t *get_free_gp_reg(void)
 822 {
 823         int i;
 824
 825         for (i = 0; i < N_ia32_gp_REGS; ++i) {
 826                 const arch_register_t *reg = &ia32_gp_regs[i];
 827                 if (arch_register_type_is(reg, ignore))
 828                         continue;
 829
 830                 if (be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 831                         return &ia32_gp_regs[i];
 832         }
 833
 834         return NULL;
 835 }
 836
 837 /**
 838  * Creates a Pop instruction before the given schedule point.
 839  *
 840  * @param dbgi        debug info
 841  * @param block       the block
 842  * @param stack       the previous stack value
 843  * @param schedpoint  the new node is added before this node
 844  * @param reg         the register to pop
 845  *
 846  * @return the new stack value
 847  */
 848 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 849                            ir_node *stack, ir_node *schedpoint,
 850                            const arch_register_t *reg)
 851 {
 852         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 853         ir_node *pop;
 854         ir_node *keep;
 855         ir_node *val;
 856         ir_node *in[1];
 857
 858         pop   = new_bd_ia32_Pop(dbgi, block, new_NoMem(), stack);
 859
 860         stack = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 861         arch_set_irn_register(stack, esp);
 862         val   = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_res);
 863         arch_set_irn_register(val, reg);
 864
 865         sched_add_before(schedpoint, pop);
 866
 867         in[0] = val;
 868         keep  = be_new_Keep(block, 1, in);
 869         sched_add_before(schedpoint, keep);
 870
 871         return stack;
 872 }
 873
 874 /**
 875  * Optimize an IncSp by replacing it with Push/Pop.
 876  */
 877 static void peephole_be_IncSP(ir_node *node)
 878 {
 879         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 880         const arch_register_t *reg;
 881         dbg_info              *dbgi;
 882         ir_node               *block;
 883         ir_node               *stack;
 884         int                    offset;
 885
 886         /* first optimize incsp->incsp combinations */
 887         node = be_peephole_IncSP_IncSP(node);
 888
 889         /* transform IncSP->Store combinations to Push where possible */
 890         peephole_IncSP_Store_to_push(node);
 891
 892         /* transform Load->IncSP combinations to Pop where possible */
 893         peephole_Load_IncSP_to_pop(node);
 894
 895         if (arch_get_irn_register(node) != esp)
 896                 return;
 897
 898         /* replace IncSP -4 by Pop freereg when possible */
 899         offset = be_get_IncSP_offset(node);
 900         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 901             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 902             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 903             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 904                 return;
 905
 906         if (offset < 0) {
 907                 /* we need a free register for pop */
 908                 reg = get_free_gp_reg();
 909                 if (reg == NULL)
 910                         return;
 911
 912                 dbgi  = get_irn_dbg_info(node);
 913                 block = get_nodes_block(node);
 914                 stack = be_get_IncSP_pred(node);
 915
 916                 stack = create_pop(dbgi, block, stack, node, reg);
 917
 918                 if (offset == -8) {
 919                         stack = create_pop(dbgi, block, stack, node, reg);
 920                 }
 921         } else {
 922                 dbgi  = get_irn_dbg_info(node);
 923                 block = get_nodes_block(node);
 924                 stack = be_get_IncSP_pred(node);
 925                 stack = new_bd_ia32_PushEax(dbgi, block, stack);
 926                 arch_set_irn_register(stack, esp);
 927                 sched_add_before(node, stack);
 928
 929                 if (offset == +8) {
 930                         stack = new_bd_ia32_PushEax(dbgi, block, stack);
 931                         arch_set_irn_register(stack, esp);
 932                         sched_add_before(node, stack);
 933                 }
 934         }
 935
 936         be_peephole_exchange(node, stack);
 937 }
 938
 939 /**
 940  * Peephole optimisation for ia32_Const's
 941  */
 942 static void peephole_ia32_Const(ir_node *node)
 943 {
 944         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 945         const arch_register_t       *reg;
 946         ir_node                     *block;
 947         dbg_info                    *dbgi;
 948         ir_node                     *xor;
 949
 950         /* try to transform a mov 0, reg to xor reg reg */
 951         if (attr->offset != 0 || attr->symconst != NULL)
 952                 return;
 953         if (ia32_cg_config.use_mov_0)
 954                 return;
 955         /* xor destroys the flags, so no-one must be using them */
 956         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 957                 return;
 958
 959         reg = arch_get_irn_register(node);
 960         assert(be_peephole_get_reg_value(reg) == NULL);
 961
 962         /* create xor(produceval, produceval) */
 963         block = get_nodes_block(node);
 964         dbgi  = get_irn_dbg_info(node);
 965         xor   = new_bd_ia32_Xor0(dbgi, block);
 966         arch_set_irn_register(xor, reg);
 967
 968         sched_add_before(node, xor);
 969
 970         copy_mark(node, xor);
 971         be_peephole_exchange(node, xor);
 972 }
 973
 974 static inline int is_noreg(const ir_node *node)
 975 {
 976         return is_ia32_NoReg_GP(node);
 977 }
 978
 979 ir_node *ia32_immediate_from_long(long val)
 980 {
 981         ir_graph *irg         = current_ir_graph;
 982         ir_node  *start_block = get_irg_start_block(irg);
 983         ir_node  *immediate
 984                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
 985         arch_set_irn_register(immediate, &ia32_gp_regs[REG_GP_NOREG]);
 986
 987         return immediate;
 988 }
 989
 990 static ir_node *create_immediate_from_am(const ir_node *node)
 991 {
 992         ir_node   *block   = get_nodes_block(node);
 993         int        offset  = get_ia32_am_offs_int(node);
 994         int        sc_sign = is_ia32_am_sc_sign(node);
 995         const ia32_attr_t *attr = get_ia32_attr_const(node);
 996         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
 997         ir_entity *entity  = get_ia32_am_sc(node);
 998         ir_node   *res;
 999
1000         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
1001                                     offset);
1002         arch_set_irn_register(res, &ia32_gp_regs[REG_GP_NOREG]);
1003         return res;
1004 }
1005
1006 static int is_am_one(const ir_node *node)
1007 {
1008         int        offset  = get_ia32_am_offs_int(node);
1009         ir_entity *entity  = get_ia32_am_sc(node);
1010
1011         return offset == 1 && entity == NULL;
1012 }
1013
1014 static int is_am_minus_one(const ir_node *node)
1015 {
1016         int        offset  = get_ia32_am_offs_int(node);
1017         ir_entity *entity  = get_ia32_am_sc(node);
1018
1019         return offset == -1 && entity == NULL;
1020 }
1021
1022 /**
1023  * Transforms a LEA into an Add or SHL if possible.
1024  */
1025 static void peephole_ia32_Lea(ir_node *node)
1026 {
1027         ir_graph              *irg;
1028         ir_node               *base;
1029         ir_node               *index;
1030         const arch_register_t *base_reg;
1031         const arch_register_t *index_reg;
1032         const arch_register_t *out_reg;
1033         int                    scale;
1034         int                    has_immediates;
1035         ir_node               *op1;
1036         ir_node               *op2;
1037         dbg_info              *dbgi;
1038         ir_node               *block;
1039         ir_node               *res;
1040         ir_node               *noreg;
1041         ir_node               *nomem;
1042
1043         assert(is_ia32_Lea(node));
1044
1045         /* we can only do this if it is allowed to clobber the flags */
1046         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
1047                 return;
1048
1049         base  = get_irn_n(node, n_ia32_Lea_base);
1050         index = get_irn_n(node, n_ia32_Lea_index);
1051
1052         if (is_noreg(base)) {
1053                 base     = NULL;
1054                 base_reg = NULL;
1055         } else {
1056                 base_reg = arch_get_irn_register(base);
1057         }
1058         if (is_noreg(index)) {
1059                 index     = NULL;
1060                 index_reg = NULL;
1061         } else {
1062                 index_reg = arch_get_irn_register(index);
1063         }
1064
1065         if (base == NULL && index == NULL) {
1066                 /* we shouldn't construct these in the first place... */
1067 #ifdef DEBUG_libfirm
1068                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1069 #endif
1070                 return;
1071         }
1072
1073         out_reg = arch_get_irn_register(node);
1074         scale   = get_ia32_am_scale(node);
1075         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1076         /* check if we have immediates values (frame entities should already be
1077          * expressed in the offsets) */
1078         if (get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1079                 has_immediates = 1;
1080         } else {
1081                 has_immediates = 0;
1082         }
1083
1084         /* we can transform leas where the out register is the same as either the
1085          * base or index register back to an Add or Shl */
1086         if (out_reg == base_reg) {
1087                 if (index == NULL) {
1088 #ifdef DEBUG_libfirm
1089                         if (!has_immediates) {
1090                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1091                                            "just a copy\n");
1092                         }
1093 #endif
1094                         op1 = base;
1095                         goto make_add_immediate;
1096                 }
1097                 if (scale == 0 && !has_immediates) {
1098                         op1 = base;
1099                         op2 = index;
1100                         goto make_add;
1101                 }
1102                 /* can't create an add */
1103                 return;
1104         } else if (out_reg == index_reg) {
1105                 if (base == NULL) {
1106                         if (has_immediates && scale == 0) {
1107                                 op1 = index;
1108                                 goto make_add_immediate;
1109                         } else if (!has_immediates && scale > 0) {
1110                                 op1 = index;
1111                                 op2 = ia32_immediate_from_long(scale);
1112                                 goto make_shl;
1113                         } else if (!has_immediates) {
1114 #ifdef DEBUG_libfirm
1115                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1116                                            "just a copy\n");
1117 #endif
1118                         }
1119                 } else if (scale == 0 && !has_immediates) {
1120                         op1 = index;
1121                         op2 = base;
1122                         goto make_add;
1123                 }
1124                 /* can't create an add */
1125                 return;
1126         } else {
1127                 /* can't create an add */
1128                 return;
1129         }
1130
1131 make_add_immediate:
1132         if (ia32_cg_config.use_incdec) {
1133                 if (is_am_one(node)) {
1134                         dbgi  = get_irn_dbg_info(node);
1135                         block = get_nodes_block(node);
1136                         res   = new_bd_ia32_Inc(dbgi, block, op1);
1137                         arch_set_irn_register(res, out_reg);
1138                         goto exchange;
1139                 }
1140                 if (is_am_minus_one(node)) {
1141                         dbgi  = get_irn_dbg_info(node);
1142                         block = get_nodes_block(node);
1143                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1144                         arch_set_irn_register(res, out_reg);
1145                         goto exchange;
1146                 }
1147         }
1148         op2 = create_immediate_from_am(node);
1149
1150 make_add:
1151         dbgi  = get_irn_dbg_info(node);
1152         block = get_nodes_block(node);
1153         irg   = get_irn_irg(node);
1154         noreg = ia32_new_NoReg_gp(irg);
1155         nomem = new_NoMem();
1156         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1157         arch_set_irn_register(res, out_reg);
1158         set_ia32_commutative(res);
1159         goto exchange;
1160
1161 make_shl:
1162         dbgi  = get_irn_dbg_info(node);
1163         block = get_nodes_block(node);
1164         irg   = get_irn_irg(node);
1165         noreg = ia32_new_NoReg_gp(irg);
1166         nomem = new_NoMem();
1167         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1168         arch_set_irn_register(res, out_reg);
1169         goto exchange;
1170
1171 exchange:
1172         SET_IA32_ORIG_NODE(res, node);
1173
1174         /* add new ADD/SHL to schedule */
1175         DBG_OPT_LEA2ADD(node, res);
1176
1177         /* exchange the Add and the LEA */
1178         sched_add_before(node, res);
1179         copy_mark(node, res);
1180         be_peephole_exchange(node, res);
1181 }
1182
1183 /**
1184  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1185  */
1186 static void peephole_ia32_Imul_split(ir_node *imul)
1187 {
1188         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1189         const arch_register_t *reg;
1190         ir_node               *res;
1191
1192         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1193                 /* no memory, imm form ignore */
1194                 return;
1195         }
1196         /* we need a free register */
1197         reg = get_free_gp_reg();
1198         if (reg == NULL)
1199                 return;
1200
1201         /* fine, we can rebuild it */
1202         res = turn_back_am(imul);
1203         arch_set_irn_register(res, reg);
1204 }
1205
1206 /**
1207  * Replace xorps r,r and xorpd r,r by pxor r,r
1208  */
1209 static void peephole_ia32_xZero(ir_node *xor)
1210 {
1211         set_irn_op(xor, op_ia32_xPzero);
1212 }
1213
1214 /**
1215  * Replace 16bit sign extension from ax to eax by shorter cwtl
1216  */
1217 static void peephole_ia32_Conv_I2I(ir_node *node)
1218 {
1219         const arch_register_t *eax          = &ia32_gp_regs[REG_EAX];
1220         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1221         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1222         dbg_info              *dbgi;
1223         ir_node               *block;
1224         ir_node               *cwtl;
1225
1226         if (get_mode_size_bits(smaller_mode) != 16 ||
1227                         !mode_is_signed(smaller_mode)          ||
1228                         eax != arch_get_irn_register(val)      ||
1229                         eax != arch_irn_get_register(node, pn_ia32_Conv_I2I_res))
1230                 return;
1231
1232         dbgi  = get_irn_dbg_info(node);
1233         block = get_nodes_block(node);
1234         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1235         arch_set_irn_register(cwtl, eax);
1236         sched_add_before(node, cwtl);
1237         be_peephole_exchange(node, cwtl);
1238 }
1239
1240 /**
1241  * Register a peephole optimisation function.
1242  */
1243 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1244 {
1245         assert(op->ops.generic == NULL);
1246         op->ops.generic = (op_func)func;
1247 }
1248
1249 /* Perform peephole-optimizations. */
1250 void ia32_peephole_optimization(ir_graph *irg)
1251 {
1252         /* register peephole optimisations */
1253         clear_irp_opcodes_generic_func();
1254         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1255         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1256         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1257         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1258         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1259         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1260         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1261         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1262         if (! ia32_cg_config.use_imul_mem_imm32)
1263                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1264         if (ia32_cg_config.use_pxor)
1265                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1266         if (ia32_cg_config.use_short_sex_eax)
1267                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1268
1269         be_peephole_opt(irg);
1270 }
1271
1272 /**
1273  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1274  * all it's Projs are removed as well.
1275  * @param irn  The irn to be removed from schedule
1276  */
1277 static inline void try_kill(ir_node *node)
1278 {
1279         if (get_irn_mode(node) == mode_T) {
1280                 const ir_edge_t *edge, *next;
1281                 foreach_out_edge_safe(node, edge, next) {
1282                         ir_node *proj = get_edge_src_irn(edge);
1283                         try_kill(proj);
1284                 }
1285         }
1286
1287         if (get_irn_n_edges(node) != 0)
1288                 return;
1289
1290         if (sched_is_scheduled(node)) {
1291                 sched_remove(node);
1292         }
1293
1294         kill_node(node);
1295 }
1296
1297 static void optimize_conv_store(ir_node *node)
1298 {
1299         ir_node *pred;
1300         ir_node *pred_proj;
1301         ir_mode *conv_mode;
1302         ir_mode *store_mode;
1303
1304         if (!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1305                 return;
1306
1307         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1308         pred_proj = get_irn_n(node, n_ia32_Store_val);
1309         if (is_Proj(pred_proj)) {
1310                 pred = get_Proj_pred(pred_proj);
1311         } else {
1312                 pred = pred_proj;
1313         }
1314         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1315                 return;
1316         if (get_ia32_op_type(pred) != ia32_Normal)
1317                 return;
1318
1319         /* the store only stores the lower bits, so we only need the conv
1320          * it it shrinks the mode */
1321         conv_mode  = get_ia32_ls_mode(pred);
1322         store_mode = get_ia32_ls_mode(node);
1323         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1324                 return;
1325
1326         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1327         if (get_irn_n_edges(pred_proj) == 0) {
1328                 kill_node(pred_proj);
1329                 if (pred != pred_proj)
1330                         kill_node(pred);
1331         }
1332 }
1333
1334 static void optimize_load_conv(ir_node *node)
1335 {
1336         ir_node *pred, *predpred;
1337         ir_mode *load_mode;
1338         ir_mode *conv_mode;
1339
1340         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1341                 return;
1342
1343         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1344         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1345         if (!is_Proj(pred))
1346                 return;
1347
1348         predpred = get_Proj_pred(pred);
1349         if (!is_ia32_Load(predpred))
1350                 return;
1351
1352         /* the load is sign extending the upper bits, so we only need the conv
1353          * if it shrinks the mode */
1354         load_mode = get_ia32_ls_mode(predpred);
1355         conv_mode = get_ia32_ls_mode(node);
1356         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1357                 return;
1358
1359         if (get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1360                 /* change the load if it has only 1 user */
1361                 if (get_irn_n_edges(pred) == 1) {
1362                         ir_mode *newmode;
1363                         if (get_mode_sign(conv_mode)) {
1364                                 newmode = find_signed_mode(load_mode);
1365                         } else {
1366                                 newmode = find_unsigned_mode(load_mode);
1367                         }
1368                         assert(newmode != NULL);
1369                         set_ia32_ls_mode(predpred, newmode);
1370                 } else {
1371                         /* otherwise we have to keep the conv */
1372                         return;
1373                 }
1374         }
1375
1376         /* kill the conv */
1377         exchange(node, pred);
1378 }
1379
1380 static void optimize_conv_conv(ir_node *node)
1381 {
1382         ir_node *pred_proj, *pred, *result_conv;
1383         ir_mode *pred_mode, *conv_mode;
1384         int      conv_mode_bits;
1385         int      pred_mode_bits;
1386
1387         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1388                 return;
1389
1390         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1391         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1392         if (is_Proj(pred_proj))
1393                 pred = get_Proj_pred(pred_proj);
1394         else
1395                 pred = pred_proj;
1396
1397         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1398                 return;
1399
1400         /* we know that after a conv, the upper bits are sign extended
1401          * so we only need the 2nd conv if it shrinks the mode */
1402         conv_mode      = get_ia32_ls_mode(node);
1403         conv_mode_bits = get_mode_size_bits(conv_mode);
1404         pred_mode      = get_ia32_ls_mode(pred);
1405         pred_mode_bits = get_mode_size_bits(pred_mode);
1406
1407         if (conv_mode_bits == pred_mode_bits
1408                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1409                 result_conv = pred_proj;
1410         } else if (conv_mode_bits <= pred_mode_bits) {
1411                 /* if 2nd conv is smaller then first conv, then we can always take the
1412                  * 2nd conv */
1413                 if (get_irn_n_edges(pred_proj) == 1) {
1414                         result_conv = pred_proj;
1415                         set_ia32_ls_mode(pred, conv_mode);
1416
1417                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1418                         if (get_mode_size_bits(conv_mode) == 8) {
1419                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1420                                 arch_set_in_register_reqs(pred,
1421                                                           arch_get_in_register_reqs(node));
1422                         }
1423                 } else {
1424                         /* we don't want to end up with 2 loads, so we better do nothing */
1425                         if (get_irn_mode(pred) == mode_T) {
1426                                 return;
1427                         }
1428
1429                         result_conv = exact_copy(pred);
1430                         set_ia32_ls_mode(result_conv, conv_mode);
1431
1432                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1433                         if (get_mode_size_bits(conv_mode) == 8) {
1434                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1435                                 arch_set_in_register_reqs(result_conv,
1436                                                           arch_get_in_register_reqs(node));
1437                         }
1438                 }
1439         } else {
1440                 /* if both convs have the same sign, then we can take the smaller one */
1441                 if (get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1442                         result_conv = pred_proj;
1443                 } else {
1444                         /* no optimisation possible if smaller conv is sign-extend */
1445                         if (mode_is_signed(pred_mode)) {
1446                                 return;
1447                         }
1448                         /* we can take the smaller conv if it is unsigned */
1449                         result_conv = pred_proj;
1450                 }
1451         }
1452
1453         /* Some user (like Phis) won't be happy if we change the mode. */
1454         set_irn_mode(result_conv, get_irn_mode(node));
1455
1456         /* kill the conv */
1457         exchange(node, result_conv);
1458
1459         if (get_irn_n_edges(pred_proj) == 0) {
1460                 kill_node(pred_proj);
1461                 if (pred != pred_proj)
1462                         kill_node(pred);
1463         }
1464         optimize_conv_conv(result_conv);
1465 }
1466
1467 static void optimize_node(ir_node *node, void *env)
1468 {
1469         (void) env;
1470
1471         optimize_load_conv(node);
1472         optimize_conv_store(node);
1473         optimize_conv_conv(node);
1474 }
1475
1476 /**
1477  * Performs conv and address mode optimization.
1478  */
1479 void ia32_optimize_graph(ir_graph *irg)
1480 {
1481         irg_walk_blkwise_graph(irg, NULL, optimize_node, NULL);
1482 }
1483
1484 void ia32_init_optimize(void)
1485 {
1486         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1487 }