nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 #ifdef HAVE_CONFIG_H
   2 #include "config.h"
   3 #endif
   4
   5 #include "irnode.h"
   6 #include "irprog_t.h"
   7 #include "ircons.h"
   8 #include "firm_types.h"
   9 #include "iredges.h"
  10 #include "tv.h"
  11 #include "irgmod.h"
  12
  13 #include "../be_t.h"
  14 #include "../beabi.h"
  15 #include "../benode_t.h"
  16 #include "../besched_t.h"
  17
  18 #include "ia32_new_nodes.h"
  19 #include "bearch_ia32_t.h"
  20 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  21
  22 #undef is_NoMem
  23 #define is_NoMem(irn) (get_irn_op(irn) == op_NoMem)
  24
  25 typedef int is_op_func_t(const ir_node *n);
  26
  27 /**
  28  * checks if a node represents the NOREG value
  29  */
  30 static int be_is_NoReg(ia32_code_gen_t *cg, const ir_node *irn) {
  31   be_abi_irg_t *babi = cg->birg->abi;
  32         const arch_register_t *fp_noreg = USE_SSE2(cg) ?
  33                 &ia32_xmm_regs[REG_XMM_NOREG] : &ia32_vfp_regs[REG_VFP_NOREG];
  34
  35         return (be_abi_get_callee_save_irn(babi, &ia32_gp_regs[REG_GP_NOREG]) == irn) ||
  36                (be_abi_get_callee_save_irn(babi, fp_noreg) == irn);
  37 }
  38
  39
  40
  41 /*************************************************
  42  *   _____                _              _
  43  *  / ____|              | |            | |
  44  * | |     ___  _ __  ___| |_ __ _ _ __ | |_ ___
  45  * | |    / _ \| '_ \/ __| __/ _` | '_ \| __/ __|
  46  * | |___| (_) | | | \__ \ || (_| | | | | |_\__ \
  47  *  \_____\___/|_| |_|___/\__\__,_|_| |_|\__|___/
  48  *
  49  *************************************************/
  50
  51 /**
  52  * creates a unique ident by adding a number to a tag
  53  *
  54  * @param tag   the tag string, must contain a %d if a number
  55  *              should be added
  56  */
  57 static ident *unique_id(const char *tag)
  58 {
  59         static unsigned id = 0;
  60         char str[256];
  61
  62         snprintf(str, sizeof(str), tag, ++id);
  63         return new_id_from_str(str);
  64 }
  65
  66
  67
  68 /**
  69  * Transforms a SymConst.
  70  *
  71  * @param mod     the debug module
  72  * @param block   the block the new node should belong to
  73  * @param node    the ir SymConst node
  74  * @param mode    mode of the SymConst
  75  * @return the created ia32 Const node
  76  */
  77 static ir_node *gen_SymConst(ia32_transform_env_t *env) {
  78         ir_node  *cnst;
  79         dbg_info *dbg   = env->dbg;
  80         ir_mode  *mode  = env->mode;
  81         ir_graph *irg   = env->irg;
  82         ir_node  *block = env->block;
  83
  84         if (mode_is_float(mode)) {
  85                 if (USE_SSE2(env->cg))
  86                         cnst = new_rd_ia32_fConst(dbg, irg, block, mode);
  87                 else
  88                         cnst = new_rd_ia32_vfConst(dbg, irg, block, mode);
  89         }
  90         else {
  91                 cnst = new_rd_ia32_Const(dbg, irg, block, mode);
  92         }
  93         set_ia32_Const_attr(cnst, env->irn);
  94         return cnst;
  95 }
  96
  97 /**
  98  * Get a primitive type for a mode.
  99  */
 100 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 101 {
 102         pmap_entry *e = pmap_find(types, mode);
 103         ir_type *res;
 104
 105         if (! e) {
 106                 char buf[64];
 107                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 108                 res = new_type_primitive(new_id_from_str(buf), mode);
 109                 pmap_insert(types, mode, res);
 110         }
 111         else
 112                 res = e->value;
 113         return res;
 114 }
 115
 116 /**
 117  * Get an entity that is initialized with a tarval
 118  */
 119 static entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 120 {
 121         tarval *tv    = get_Const_tarval(cnst);
 122         pmap_entry *e = pmap_find(cg->tv_ent, tv);
 123         entity *res;
 124         ir_graph *rem;
 125
 126         if (! e) {
 127                 ir_mode *mode = get_irn_mode(cnst);
 128                 ir_type *tp = get_Const_type(cnst);
 129                 if (tp == firm_unknown_type)
 130                         tp = get_prim_type(cg->types, mode);
 131
 132                 res = new_entity(get_glob_type(), unique_id("ia32FloatCnst_%u"), tp);
 133
 134                 set_entity_ld_ident(res, get_entity_ident(res));
 135                 set_entity_visibility(res, visibility_local);
 136                 set_entity_variability(res, variability_constant);
 137                 set_entity_allocation(res, allocation_static);
 138
 139                  /* we create a new entity here: It's initialization must resist on the
 140                     const code irg */
 141                 rem = current_ir_graph;
 142                 current_ir_graph = get_const_code_irg();
 143                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 144                 current_ir_graph = rem;
 145         }
 146         else
 147                 res = e->value;
 148         return res;
 149 }
 150
 151 /**
 152  * Transforms a Const.
 153  *
 154  * @param mod     the debug module
 155  * @param block   the block the new node should belong to
 156  * @param node    the ir Const node
 157  * @param mode    mode of the Const
 158  * @return the created ia32 Const node
 159  */
 160 static ir_node *gen_Const(ia32_transform_env_t *env) {
 161         ir_node *cnst;
 162         symconst_symbol sym;
 163         ir_graph *irg   = env->irg;
 164         ir_node  *block = env->block;
 165         ir_node  *node  = env->irn;
 166         dbg_info *dbg   = env->dbg;
 167         ir_mode  *mode  = env->mode;
 168
 169         if (mode_is_float(mode)) {
 170                 if (! USE_SSE2(env->cg)) {
 171                         cnst_classify_t clss = classify_Const(node);
 172
 173                         if (clss == CNST_NULL)
 174                                 return new_rd_ia32_vfldz(dbg, irg, block, mode);
 175                         else if (clss == CNST_ONE)
 176                                 return new_rd_ia32_vfld1(dbg, irg, block, mode);
 177                 }
 178                 sym.entity_p = get_entity_for_tv(env->cg, node);
 179
 180                 cnst = new_rd_SymConst(dbg, irg, block, sym, symconst_addr_ent);
 181                 env->irn = cnst;
 182                 cnst = gen_SymConst(env);
 183         }
 184         else {
 185                 cnst = new_rd_ia32_Const(dbg, irg, block, get_irn_mode(node));
 186                 set_ia32_Const_attr(cnst, node);
 187         }
 188         return cnst;
 189 }
 190
 191
 192
 193 /**
 194  * Transforms (all) Const's into ia32_Const and places them in the
 195  * block where they are used (or in the cfg-pred Block in case of Phi's).
 196  * Additionally all reference nodes are changed into mode_Is nodes.
 197  */
 198 void ia32_place_consts_set_modes(ir_node *irn, void *env) {
 199         ia32_code_gen_t      *cg = env;
 200         ia32_transform_env_t  tenv;
 201         ir_mode              *mode;
 202         ir_node              *pred, *cnst;
 203         int                   i;
 204         opcode                opc;
 205
 206         if (is_Block(irn))
 207                 return;
 208
 209         mode = get_irn_mode(irn);
 210
 211         /* transform all reference nodes into mode_Is nodes */
 212         if (mode_is_reference(mode)) {
 213                 mode = mode_Is;
 214                 set_irn_mode(irn, mode);
 215         }
 216
 217         tenv.block    = get_nodes_block(irn);
 218         tenv.cg       = cg;
 219         tenv.irg      = cg->irg;
 220         tenv.mod      = cg->mod;
 221
 222         /* Loop over all predecessors and check for Sym/Const nodes */
 223         for (i = get_irn_arity(irn) - 1; i >= 0; --i) {
 224                 pred      = get_irn_n(irn, i);
 225                 cnst      = NULL;
 226                 opc       = get_irn_opcode(pred);
 227                 tenv.irn  = pred;
 228                 tenv.mode = get_irn_mode(pred);
 229                 tenv.dbg  = get_irn_dbg_info(pred);
 230
 231                 /* If it's a Phi, then we need to create the */
 232                 /* new Const in it's predecessor block       */
 233                 if (is_Phi(irn)) {
 234                         tenv.block = get_Block_cfgpred_block(get_nodes_block(irn), i);
 235                 }
 236
 237                 /* put the const into the block where the original const was */
 238                 if (! cg->opt.placecnst) {
 239                         tenv.block = get_nodes_block(pred);
 240                 }
 241
 242                 switch (opc) {
 243                         case iro_Const:
 244                                 cnst = gen_Const(&tenv);
 245                                 break;
 246                         case iro_SymConst:
 247                                 cnst = gen_SymConst(&tenv);
 248                                 break;
 249                         default:
 250                                 break;
 251                 }
 252
 253                 /* if we found a const, then set it */
 254                 if (cnst) {
 255                         set_irn_n(irn, i, cnst);
 256                 }
 257         }
 258 }
 259
 260
 261
 262 /********************************************************************************************************
 263  *  _____                _           _         ____        _   _           _          _   _
 264  * |  __ \              | |         | |       / __ \      | | (_)         (_)        | | (_)
 265  * | |__) |__  ___ _ __ | |__   ___ | | ___  | |  | |_ __ | |_ _ _ __ ___  _ ______ _| |_ _  ___  _ __
 266  * |  ___/ _ \/ _ \ '_ \| '_ \ / _ \| |/ _ \ | |  | | '_ \| __| | '_ ` _ \| |_  / _` | __| |/ _ \| '_ \
 267  * | |  |  __/  __/ |_) | | | | (_) | |  __/ | |__| | |_) | |_| | | | | | | |/ / (_| | |_| | (_) | | | |
 268  * |_|   \___|\___| .__/|_| |_|\___/|_|\___|  \____/| .__/ \__|_|_| |_| |_|_/___\__,_|\__|_|\___/|_| |_|
 269  *                | |                               | |
 270  *                |_|                               |_|
 271  ********************************************************************************************************/
 272
 273 /**
 274  * NOTE: THESE PEEPHOLE OPTIMIZATIONS MUST BE CALLED AFTER SCHEDULING AND REGISTER ALLOCATION.
 275  */
 276
 277 static int ia32_cnst_compare(ir_node *n1, ir_node *n2) {
 278         return get_ia32_id_cnst(n1) == get_ia32_id_cnst(n2);
 279 }
 280
 281 /**
 282  * Checks for potential CJmp/CJmpAM optimization candidates.
 283  */
 284 static ir_node *ia32_determine_cjmp_cand(ir_node *irn, is_op_func_t *is_op_func) {
 285         ir_node *cand = NULL;
 286         ir_node *prev = sched_prev(irn);
 287
 288         if (is_Block(prev)) {
 289                 if (get_Block_n_cfgpreds(prev) == 1)
 290                         prev = get_Block_cfgpred(prev, 0);
 291                 else
 292                         prev = NULL;
 293         }
 294
 295         /* The predecessor must be a ProjX. */
 296         if (prev && is_Proj(prev) && get_irn_mode(prev) == mode_X) {
 297                 prev = get_Proj_pred(prev);
 298
 299                 if (is_op_func(prev))
 300                         cand = prev;
 301         }
 302
 303         return cand;
 304 }
 305
 306 static int is_TestJmp_cand(const ir_node *irn) {
 307         return is_ia32_TestJmp(irn) || is_ia32_And(irn);
 308 }
 309
 310 /**
 311  * Checks if two consecutive arguments of cand matches
 312  * the two arguments of irn (TestJmp).
 313  */
 314 static int is_TestJmp_replacement(ir_node *cand, ir_node *irn) {
 315         ir_node *in1       = get_irn_n(irn, 0);
 316         ir_node *in2       = get_irn_n(irn, 1);
 317         int      i, n      = get_irn_arity(cand);
 318         int      same_args = 0;
 319
 320         for (i = 0; i < n - 1; i++) {
 321                 if (get_irn_n(cand, i)     == in1 &&
 322                         get_irn_n(cand, i + 1) == in2)
 323                 {
 324                         same_args = 1;
 325                         break;
 326                 }
 327         }
 328
 329         if (same_args)
 330                 return ia32_cnst_compare(cand, irn);
 331
 332         return 0;
 333 }
 334
 335 /**
 336  * Tries to replace a TestJmp by a CJmp or CJmpAM (in case of And)
 337  */
 338 static void ia32_optimize_TestJmp(ir_node *irn, ia32_code_gen_t *cg) {
 339         ir_node *cand    = ia32_determine_cjmp_cand(irn, is_TestJmp_cand);
 340         int      replace = 0;
 341
 342         /* we found a possible candidate */
 343         replace = cand ? is_TestJmp_replacement(cand, irn) : 0;
 344
 345         if (replace) {
 346                 DBG((cg->mod, LEVEL_1, "replacing %+F by ", irn));
 347
 348                 if (is_ia32_And(cand))
 349                         set_irn_op(irn, op_ia32_CJmpAM);
 350                 else
 351                         set_irn_op(irn, op_ia32_CJmp);
 352
 353                 DB((cg->mod, LEVEL_1, "%+F\n", irn));
 354         }
 355 }
 356
 357 static int is_CondJmp_cand(const ir_node *irn) {
 358         return is_ia32_CondJmp(irn) || is_ia32_Sub(irn);
 359 }
 360
 361 /**
 362  * Checks if the arguments of cand are the same of irn.
 363  */
 364 static int is_CondJmp_replacement(ir_node *cand, ir_node *irn) {
 365         int i, n      = get_irn_arity(cand);
 366         int same_args = 1;
 367
 368         for (i = 0; i < n; i++) {
 369                 if (get_irn_n(cand, i) == get_irn_n(irn, i)) {
 370                         same_args = 0;
 371                         break;
 372                 }
 373         }
 374
 375         if (same_args)
 376                 return ia32_cnst_compare(cand, irn);
 377
 378         return 0;
 379 }
 380
 381 /**
 382  * Tries to replace a CondJmp by a CJmpAM
 383  */
 384 static void ia32_optimize_CondJmp(ir_node *irn, ia32_code_gen_t *cg) {
 385         ir_node *cand    = ia32_determine_cjmp_cand(irn, is_CondJmp_cand);
 386         int      replace = 0;
 387
 388         /* we found a possible candidate */
 389         replace = cand ? is_CondJmp_replacement(cand, irn) : 0;
 390
 391         if (replace) {
 392                 DBG((cg->mod, LEVEL_1, "replacing %+F by ", irn));
 393
 394                 set_irn_op(irn, op_ia32_CJmp);
 395
 396                 DB((cg->mod, LEVEL_1, "%+F\n", irn));
 397         }
 398 }
 399
 400 /**
 401  * Performs Peephole Optimizations
 402  */
 403 void ia32_peephole_optimization(ir_node *irn, void *env) {
 404         if (is_ia32_TestJmp(irn)) {
 405                 ia32_optimize_TestJmp(irn, env);
 406         }
 407         else if (is_ia32_CondJmp(irn)) {
 408                 ia32_optimize_CondJmp(irn, env);
 409         }
 410 }
 411
 412
 413
 414 /******************************************************************
 415  *              _     _                   __  __           _
 416  *     /\      | |   | |                 |  \/  |         | |
 417  *    /  \   __| | __| |_ __ ___  ___ ___| \  / | ___   __| | ___
 418  *   / /\ \ / _` |/ _` | '__/ _ \/ __/ __| |\/| |/ _ \ / _` |/ _ \
 419  *  / ____ \ (_| | (_| | | |  __/\__ \__ \ |  | | (_) | (_| |  __/
 420  * /_/    \_\__,_|\__,_|_|  \___||___/___/_|  |_|\___/ \__,_|\___|
 421  *
 422  ******************************************************************/
 423
 424 static int node_is_comm(const ir_node *irn) {
 425         return is_ia32_irn(irn) ? is_ia32_commutative(irn) : 0;
 426 }
 427
 428 static int ia32_get_irn_n_edges(const ir_node *irn) {
 429         const ir_edge_t *edge;
 430         int cnt = 0;
 431
 432         foreach_out_edge(irn, edge) {
 433                 cnt++;
 434         }
 435
 436         return cnt;
 437 }
 438
 439 /**
 440  * Returns the first mode_M Proj connected to irn.
 441  */
 442 static ir_node *get_mem_proj(const ir_node *irn) {
 443         const ir_edge_t *edge;
 444         ir_node         *src;
 445
 446         assert(get_irn_mode(irn) == mode_T && "expected mode_T node");
 447
 448         foreach_out_edge(irn, edge) {
 449                 src = get_edge_src_irn(edge);
 450
 451                 assert(is_Proj(src) && "Proj expected");
 452
 453                 if (get_irn_mode(src) == mode_M)
 454                         return src;
 455         }
 456
 457         return NULL;
 458 }
 459
 460 /**
 461  * Returns the first Proj with mode != mode_M connected to irn.
 462  */
 463 static ir_node *get_res_proj(const ir_node *irn) {
 464         const ir_edge_t *edge;
 465         ir_node         *src;
 466
 467         assert(get_irn_mode(irn) == mode_T && "expected mode_T node");
 468
 469         foreach_out_edge(irn, edge) {
 470                 src = get_edge_src_irn(edge);
 471
 472                 assert(is_Proj(src) && "Proj expected");
 473
 474                 if (get_irn_mode(src) != mode_M)
 475                         return src;
 476         }
 477
 478         return NULL;
 479 }
 480
 481 /**
 482  * Determines if pred is a Proj and if is_op_func returns true for it's predecessor.
 483  *
 484  * @param pred       The node to be checked
 485  * @param is_op_func The check-function
 486  * @return 1 if conditions are fulfilled, 0 otherwise
 487  */
 488 static int pred_is_specific_node(const ir_node *pred, is_op_func_t *is_op_func) {
 489         if (is_Proj(pred) && is_op_func(get_Proj_pred(pred))) {
 490                 return 1;
 491         }
 492
 493         return 0;
 494 }
 495
 496 /**
 497  * Determines if pred is a Proj and if is_op_func returns true for it's predecessor
 498  * and if the predecessor is in block bl.
 499  *
 500  * @param bl         The block
 501  * @param pred       The node to be checked
 502  * @param is_op_func The check-function
 503  * @return 1 if conditions are fulfilled, 0 otherwise
 504  */
 505 static int pred_is_specific_nodeblock(const ir_node *bl, const ir_node *pred,
 506         int (*is_op_func)(const ir_node *n))
 507 {
 508         if (is_Proj(pred)) {
 509                 pred = get_Proj_pred(pred);
 510                 if ((bl == get_nodes_block(pred)) && is_op_func(pred)) {
 511                         return 1;
 512                 }
 513         }
 514
 515         return 0;
 516 }
 517
 518
 519
 520 /**
 521  * Checks if irn is a candidate for address calculation or address mode.
 522  *
 523  * address calculation (AC):
 524  * - none of the operand must be a Load  within the same block OR
 525  * - all Loads must have more than one user                    OR
 526  * - the irn has a frame entity (it's a former FrameAddr)
 527  *
 528  * address mode (AM):
 529  * - at least one operand has to be a Load within the same block AND
 530  * - the load must not have other users than the irn             AND
 531  * - the irn must not have a frame entity set
 532  *
 533  * @param block       The block the Loads must/not be in
 534  * @param irn         The irn to check
 535  * @param check_addr  1 if to check for address calculation, 0 otherwise
 536  * return 1 if irn is a candidate for AC or AM, 0 otherwise
 537  */
 538 static int is_candidate(const ir_node *block, const ir_node *irn, int check_addr) {
 539         ir_node *in;
 540         int      n, is_cand = check_addr;
 541
 542         in = get_irn_n(irn, 2);
 543
 544         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 545                 n         = ia32_get_irn_n_edges(in);
 546                 is_cand   = check_addr ? (n == 1 ? 0 : is_cand) : (n == 1 ? 1 : is_cand);
 547         }
 548
 549         in = get_irn_n(irn, 3);
 550
 551         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 552                 n         = ia32_get_irn_n_edges(in);
 553                 is_cand   = check_addr ? (n == 1 ? 0 : is_cand) : (n == 1 ? 1 : is_cand);
 554         }
 555
 556         is_cand = get_ia32_frame_ent(irn) ? (check_addr ? 1 : 0) : is_cand;
 557
 558         return is_cand;
 559 }
 560
 561 /**
 562  * Compares the base and index addr and the load/store entities
 563  * and returns 1 if they are equal.
 564  */
 565 static int load_store_addr_is_equal(const ir_node *load, const ir_node *store,
 566                                                                         const ir_node *addr_b, const ir_node *addr_i)
 567 {
 568         int     is_equal = (addr_b == get_irn_n(load, 0)) && (addr_i == get_irn_n(load, 1));
 569         entity *lent     = get_ia32_frame_ent(load);
 570         entity *sent     = get_ia32_frame_ent(store);
 571         char   *loffs    = get_ia32_am_offs(load);
 572         char   *soffs    = get_ia32_am_offs(store);
 573
 574
 575         /* are both entities set and equal? */
 576         if (lent || sent)
 577                 is_equal = lent && sent && (lent == sent);
 578
 579         /* are the load and the store of the same mode? */
 580         is_equal = get_ia32_ls_mode(load) == get_ia32_ls_mode(store);
 581
 582         /* are offsets set and equal */
 583         if (loffs || soffs)
 584                 is_equal = loffs && soffs && strcmp(loffs, soffs) == 0;
 585
 586         return is_equal;
 587 }
 588
 589
 590
 591 /**
 592  * Folds Add or Sub to LEA if possible
 593  */
 594 static ir_node *fold_addr(ia32_code_gen_t *cg, ir_node *irn, firm_dbg_module_t *mod, ir_node *noreg) {
 595         ir_graph *irg       = get_irn_irg(irn);
 596         dbg_info *dbg       = get_irn_dbg_info(irn);
 597         ir_node  *block     = get_nodes_block(irn);
 598         ir_node  *res       = irn;
 599         char     *offs      = NULL;
 600         const char *offs_cnst = NULL;
 601         char     *offs_lea  = NULL;
 602         int       scale     = 0;
 603         int       isadd     = 0;
 604         int       dolea     = 0;
 605         ir_node  *left, *right, *temp;
 606         ir_node  *base, *index;
 607         ia32_am_flavour_t am_flav;
 608
 609         if (is_ia32_Add(irn))
 610                 isadd = 1;
 611
 612         left  = get_irn_n(irn, 2);
 613         right = get_irn_n(irn, 3);
 614
 615         /* "normalize" arguments in case of add with two operands */
 616         if  (isadd && ! be_is_NoReg(cg, right)) {
 617                 /* put LEA == ia32_am_O as right operand */
 618                 if (is_ia32_Lea(left) && get_ia32_am_flavour(left) == ia32_am_O) {
 619                         set_irn_n(irn, 2, right);
 620                         set_irn_n(irn, 3, left);
 621                         temp  = left;
 622                         left  = right;
 623                         right = temp;
 624                 }
 625
 626                 /* put LEA != ia32_am_O as left operand */
 627                 if (is_ia32_Lea(right) && get_ia32_am_flavour(right) != ia32_am_O) {
 628                         set_irn_n(irn, 2, right);
 629                         set_irn_n(irn, 3, left);
 630                         temp  = left;
 631                         left  = right;
 632                         right = temp;
 633                 }
 634
 635                 /* put SHL as left operand iff left is NOT a LEA */
 636                 if (! is_ia32_Lea(left) && pred_is_specific_node(right, is_ia32_Shl)) {
 637                         set_irn_n(irn, 2, right);
 638                         set_irn_n(irn, 3, left);
 639                         temp  = left;
 640                         left  = right;
 641                         right = temp;
 642                 }
 643         }
 644
 645         base    = left;
 646         index   = noreg;
 647         offs    = NULL;
 648         scale   = 0;
 649         am_flav = 0;
 650
 651         /* check if operand is either const */
 652         if (is_ia32_ImmConst(irn) || is_ia32_ImmSymConst(irn)) {
 653                 DBG((mod, LEVEL_1, "\tfound op with imm"));
 654
 655                 offs_cnst = get_ia32_cnst(irn);
 656                 dolea     = 1;
 657         }
 658
 659         /* determine the operand which needs to be checked */
 660         if (be_is_NoReg(cg, right)) {
 661                 temp = left;
 662         }
 663         else {
 664                 temp = right;
 665         }
 666
 667         /* check if right operand is AMConst (LEA with ia32_am_O) */
 668         if (is_ia32_Lea(temp) && get_ia32_am_flavour(temp) == ia32_am_O) {
 669                 DBG((mod, LEVEL_1, "\tgot op with LEA am_O"));
 670
 671                 offs_lea = get_ia32_am_offs(temp);
 672                 dolea    = 1;
 673         }
 674
 675         if (isadd) {
 676                 /* default for add -> make right operand to index */
 677                 index = right;
 678                 dolea = 1;
 679
 680                 DBG((mod, LEVEL_1, "\tgot LEA candidate with index %+F\n", index));
 681
 682                 /* determine the operand which needs to be checked */
 683                 temp = left;
 684                 if (is_ia32_Lea(left)) {
 685                         temp = right;
 686                 }
 687
 688                 /* check for SHL 1,2,3 */
 689                 if (pred_is_specific_node(temp, is_ia32_Shl)) {
 690                         temp = get_Proj_pred(temp);
 691
 692                         if (get_ia32_Immop_tarval(temp)) {
 693                                 scale = get_tarval_long(get_ia32_Immop_tarval(temp));
 694
 695                                 if (scale <= 3) {
 696                                         index = get_irn_n(temp, 2);
 697
 698                                         DBG((mod, LEVEL_1, "\tgot scaled index %+F\n", index));
 699                                 }
 700                         }
 701                 }
 702
 703                 /* fix base */
 704                 if (! be_is_NoReg(cg, index)) {
 705                         /* if we have index, but left == right -> no base */
 706                         if (left == right) {
 707                                 base = noreg;
 708                         }
 709                         else if (! is_ia32_Lea(left) && (index != right)) {
 710                                 /* index != right -> we found a good Shl           */
 711                                 /* left  != LEA   -> this Shl was the left operand */
 712                                 /* -> base is right operand                        */
 713                                 base = right;
 714                         }
 715                 }
 716         }
 717
 718         /* Try to assimilate a LEA as left operand */
 719         if (is_ia32_Lea(left) && (get_ia32_am_flavour(left) != ia32_am_O)) {
 720                 am_flav = get_ia32_am_flavour(left);
 721
 722                 /* If we have an Add with a real right operand (not NoReg) and  */
 723                 /* the LEA contains already an index calculation then we create */
 724                 /* a new LEA.                                                   */
 725                 /* If the LEA contains already a frame_entity then we also      */
 726                 /* create a new one  otherwise we would loose it.               */
 727                 if ((isadd && !be_is_NoReg(cg, index) && (am_flav & ia32_am_I)) ||
 728                         get_ia32_frame_ent(left))
 729                 {
 730                         DBG((mod, LEVEL_1, "\tleave old LEA, creating new one\n"));
 731                 }
 732                 else {
 733                         DBG((mod, LEVEL_1, "\tgot LEA as left operand ... assimilating\n"));
 734                         offs  = get_ia32_am_offs(left);
 735                         base  = get_irn_n(left, 0);
 736                         index = get_irn_n(left, 1);
 737                         scale = get_ia32_am_scale(left);
 738                 }
 739         }
 740
 741         /* ok, we can create a new LEA */
 742         if (dolea) {
 743                 res = new_rd_ia32_Lea(dbg, irg, block, base, index, mode_Is);
 744
 745                 /* add the old offset of a previous LEA */
 746                 if (offs) {
 747                         add_ia32_am_offs(res, offs);
 748                 }
 749
 750                 /* add the new offset */
 751                 if (isadd) {
 752                         if (offs_cnst) {
 753                                 add_ia32_am_offs(res, offs_cnst);
 754                         }
 755                         if (offs_lea) {
 756                                 add_ia32_am_offs(res, offs_lea);
 757                         }
 758                 }
 759                 else {
 760                         /* either lea_O-cnst, -cnst or -lea_O  */
 761                         if (offs_cnst) {
 762                                 if (offs_lea) {
 763                                         add_ia32_am_offs(res, offs_lea);
 764                                 }
 765
 766                                 sub_ia32_am_offs(res, offs_cnst);
 767                         }
 768                         else {
 769                                 sub_ia32_am_offs(res, offs_lea);
 770                         }
 771                 }
 772
 773                 /* copy the frame entity (could be set in case of Add */
 774                 /* which was a FrameAddr) */
 775                 set_ia32_frame_ent(res, get_ia32_frame_ent(irn));
 776
 777                 if (is_ia32_use_frame(irn))
 778                         set_ia32_use_frame(res);
 779
 780                 /* set scale */
 781                 set_ia32_am_scale(res, scale);
 782
 783                 am_flav = ia32_am_N;
 784                 /* determine new am flavour */
 785                 if (offs || offs_cnst || offs_lea) {
 786                         am_flav |= ia32_O;
 787                 }
 788                 if (! be_is_NoReg(cg, base)) {
 789                         am_flav |= ia32_B;
 790                 }
 791                 if (! be_is_NoReg(cg, index)) {
 792                         am_flav |= ia32_I;
 793                 }
 794                 if (scale > 0) {
 795                         am_flav |= ia32_S;
 796                 }
 797                 set_ia32_am_flavour(res, am_flav);
 798
 799                 set_ia32_op_type(res, ia32_AddrModeS);
 800
 801                 DBG((mod, LEVEL_1, "\tLEA [%+F + %+F * %d + %s]\n", base, index, scale, get_ia32_am_offs(res)));
 802
 803                 /* get the result Proj of the Add/Sub */
 804                 irn = get_res_proj(irn);
 805
 806                 assert(irn && "Couldn't find result proj");
 807
 808                 /* exchange the old op with the new LEA */
 809                 exchange(irn, res);
 810         }
 811
 812         return res;
 813 }
 814
 815 /**
 816  * Optimizes a pattern around irn to address mode if possible.
 817  */
 818 void ia32_optimize_am(ir_node *irn, void *env) {
 819         ia32_code_gen_t   *cg   = env;
 820         firm_dbg_module_t *mod  = cg->mod;
 821         ir_node           *res  = irn;
 822         dbg_info          *dbg;
 823         ir_mode           *mode;
 824         ir_node           *block, *noreg_gp, *noreg_fp;
 825         ir_node           *left, *right, *temp;
 826         ir_node           *store, *load, *mem_proj;
 827         ir_node           *succ, *addr_b, *addr_i;
 828         int                check_am_src = 0;
 829
 830         if (! is_ia32_irn(irn))
 831                 return;
 832
 833         dbg      = get_irn_dbg_info(irn);
 834         mode     = get_irn_mode(irn);
 835         block    = get_nodes_block(irn);
 836         noreg_gp = ia32_new_NoReg_gp(cg);
 837         noreg_fp = ia32_new_NoReg_fp(cg);
 838
 839         DBG((mod, LEVEL_1, "checking for AM\n"));
 840
 841         /* 1st part: check for address calculations and transform the into Lea */
 842
 843         /* Following cases can occur:                                  */
 844         /* - Sub (l, imm) -> LEA [base - offset]                       */
 845         /* - Sub (l, r == LEA with ia32_am_O)   -> LEA [base - offset] */
 846         /* - Add (l, imm) -> LEA [base + offset]                       */
 847         /* - Add (l, r == LEA with ia32_am_O)  -> LEA [base + offset]  */
 848         /* - Add (l == LEA with ia32_am_O, r)  -> LEA [base + offset]  */
 849         /* - Add (l, r) -> LEA [base + index * scale]                  */
 850         /*              with scale > 1 iff l/r == shl (1,2,3)          */
 851
 852         if (is_ia32_Sub(irn) || is_ia32_Add(irn)) {
 853                 left  = get_irn_n(irn, 2);
 854                 right = get_irn_n(irn, 3);
 855
 856             /* Do not try to create a LEA if one of the operands is a Load. */
 857                 /* check is irn is a candidate for address calculation */
 858                 if (is_candidate(block, irn, 1)) {
 859                         DBG((mod, LEVEL_1, "\tfound address calculation candidate %+F ... ", irn));
 860                         res = fold_addr(cg, irn, mod, noreg_gp);
 861
 862                         if (res == irn)
 863                                 DB((mod, LEVEL_1, "transformed into %+F\n", res));
 864                         else
 865                                 DB((mod, LEVEL_1, "not transformed\n"));
 866                 }
 867         }
 868
 869         /* 2nd part: fold following patterns:                                               */
 870         /* - Load  -> LEA into Load  } TODO: If the LEA is used by more than one Load/Store */
 871         /* - Store -> LEA into Store }       it might be better to keep the LEA             */
 872         /* - op -> Load into AMop with am_Source                                            */
 873         /*   conditions:                                                                    */
 874         /*     - op is am_Source capable AND                                                */
 875         /*     - the Load is only used by this op AND                                       */
 876         /*     - the Load is in the same block                                              */
 877         /* - Store -> op -> Load  into AMop with am_Dest                                    */
 878         /*   conditions:                                                                    */
 879         /*     - op is am_Dest capable AND                                                  */
 880         /*     - the Store uses the same address as the Load AND                            */
 881         /*     - the Load is only used by this op AND                                       */
 882         /*     - the Load and Store are in the same block AND                               */
 883         /*     - nobody else uses the result of the op                                      */
 884
 885         if ((res == irn) && (get_ia32_am_support(irn) != ia32_am_None) && !is_ia32_Lea(irn)) {
 886                 /* 1st: check for Load/Store -> LEA   */
 887                 if (is_ia32_Ld(irn) || is_ia32_St(irn) || is_ia32_Store8Bit(irn)) {
 888                         left = get_irn_n(irn, 0);
 889
 890                         if (is_ia32_Lea(left)) {
 891                                 DBG((mod, LEVEL_1, "\nmerging %+F into %+F\n", left, irn));
 892
 893                                 /* get the AM attributes from the LEA */
 894                                 add_ia32_am_offs(irn, get_ia32_am_offs(left));
 895                                 set_ia32_am_scale(irn, get_ia32_am_scale(left));
 896                                 set_ia32_am_flavour(irn, get_ia32_am_flavour(left));
 897
 898                                 set_ia32_op_type(irn, is_ia32_Ld(irn) ? ia32_AddrModeS : ia32_AddrModeD);
 899
 900                                 /* set base and index */
 901                                 set_irn_n(irn, 0, get_irn_n(left, 0));
 902                                 set_irn_n(irn, 1, get_irn_n(left, 1));
 903
 904                                 /* clear remat flag */
 905                                 set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
 906                         }
 907                 }
 908                 /* check if the node is an address mode candidate */
 909                 else if (is_candidate(block, irn, 0)) {
 910                         DBG((mod, LEVEL_1, "\tfound address mode candidate %+F ... ", irn));
 911
 912                         left  = get_irn_n(irn, 2);
 913                         if (get_irn_arity(irn) == 4) {
 914                                 /* it's an "unary" operation */
 915                                 right = left;
 916                         }
 917                         else {
 918                                 right = get_irn_n(irn, 3);
 919                         }
 920
 921                         /* normalize commutative ops */
 922                         if (node_is_comm(irn)) {
 923                                 /* Assure that right operand is always a Load if there is one    */
 924                                 /* because non-commutative ops can only use Dest AM if the right */
 925                                 /* operand is a load, so we only need to check right operand.    */
 926                                 if (pred_is_specific_nodeblock(block, left, is_ia32_Ld))
 927                                 {
 928                                         set_irn_n(irn, 2, right);
 929                                         set_irn_n(irn, 3, left);
 930
 931                                         temp  = left;
 932                                         left  = right;
 933                                         right = temp;
 934                                 }
 935                         }
 936
 937                         /* check for Store -> op -> Load */
 938
 939                         /* Store -> op -> Load optimization is only possible if supported by op */
 940                         /* and if right operand is a Load                                       */
 941                         if ((get_ia32_am_support(irn) & ia32_am_Dest) &&
 942                                  pred_is_specific_nodeblock(block, right, is_ia32_Ld))
 943                         {
 944
 945                                 /* An address mode capable op always has a result Proj.                  */
 946                                 /* If this Proj is used by more than one other node, we don't need to    */
 947                                 /* check further, otherwise we check for Store and remember the address, */
 948                                 /* the Store points to. */
 949
 950                                 succ = get_res_proj(irn);
 951                                 assert(succ && "Couldn't find result proj");
 952
 953                                 addr_b = NULL;
 954                                 addr_i = NULL;
 955                                 store  = NULL;
 956
 957                                 /* now check for users and Store */
 958                                 if (ia32_get_irn_n_edges(succ) == 1) {
 959                                         succ = get_edge_src_irn(get_irn_out_edge_first(succ));
 960
 961                                         if (is_ia32_fStore(succ) || is_ia32_Store(succ)) {
 962                                                 store  = succ;
 963                                                 addr_b = get_irn_n(store, 0);
 964
 965                                                 /* Could be that the Store is connected to the address    */
 966                                                 /* calculating LEA while the Load is already transformed. */
 967                                                 if (is_ia32_Lea(addr_b)) {
 968                                                         succ   = addr_b;
 969                                                         addr_b = get_irn_n(succ, 0);
 970                                                         addr_i = get_irn_n(succ, 1);
 971                                                 }
 972                                                 else {
 973                                                         addr_i = noreg_gp;
 974                                                 }
 975                                         }
 976                                 }
 977
 978                                 if (store) {
 979                                         /* we found a Store as single user: Now check for Load */
 980
 981                                         /* Extra check for commutative ops with two Loads */
 982                                         /* -> put the interesting Load right              */
 983                                         if (node_is_comm(irn) &&
 984                                                 pred_is_specific_nodeblock(block, left, is_ia32_Ld))
 985                                         {
 986                                                 if ((addr_b == get_irn_n(get_Proj_pred(left), 0)) &&
 987                                                         (addr_i == get_irn_n(get_Proj_pred(left), 1)))
 988                                                 {
 989                                                         /* We exchange left and right, so it's easier to kill     */
 990                                                         /* the correct Load later and to handle unary operations. */
 991                                                         set_irn_n(irn, 2, right);
 992                                                         set_irn_n(irn, 3, left);
 993
 994                                                         temp  = left;
 995                                                         left  = right;
 996                                                         right = temp;
 997                                                 }
 998                                         }
 999
1000                                         /* skip the Proj for easier access */
1001                                         load = get_Proj_pred(right);
1002
1003                                         /* Compare Load and Store address */
1004                                         if (load_store_addr_is_equal(load, store, addr_b, addr_i)) {
1005                                                 /* Right Load is from same address, so we can */
1006                                                 /* disconnect the Load and Store here        */
1007
1008                                                 /* set new base, index and attributes */
1009                                                 set_irn_n(irn, 0, addr_b);
1010                                                 set_irn_n(irn, 1, addr_i);
1011                                                 add_ia32_am_offs(irn, get_ia32_am_offs(load));
1012                                                 set_ia32_am_scale(irn, get_ia32_am_scale(load));
1013                                                 set_ia32_am_flavour(irn, get_ia32_am_flavour(load));
1014                                                 set_ia32_op_type(irn, ia32_AddrModeD);
1015                                                 set_ia32_frame_ent(irn, get_ia32_frame_ent(load));
1016                                                 set_ia32_ls_mode(irn, get_ia32_ls_mode(load));
1017
1018                                                 if (is_ia32_use_frame(load))
1019                                                         set_ia32_use_frame(irn);
1020
1021                                                 /* connect to Load memory and disconnect Load */
1022                                                 if (get_irn_arity(irn) == 5) {
1023                                                         /* binary AMop */
1024                                                         set_irn_n(irn, 4, get_irn_n(load, 2));
1025                                                         set_irn_n(irn, 3, noreg_gp);
1026                                                 }
1027                                                 else {
1028                                                         /* unary AMop */
1029                                                         set_irn_n(irn, 3, get_irn_n(load, 2));
1030                                                         set_irn_n(irn, 2, noreg_gp);
1031                                                 }
1032
1033                                                 /* connect the memory Proj of the Store to the op */
1034                                                 mem_proj = get_mem_proj(store);
1035                                                 set_Proj_pred(mem_proj, irn);
1036                                                 set_Proj_proj(mem_proj, 1);
1037
1038                                                 /* clear remat flag */
1039                                                 set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1040
1041                                                 DB((mod, LEVEL_1, "merged with %+F and %+F into dest AM\n", load, store));
1042                                         }
1043                                 } /* if (store) */
1044                                 else if (get_ia32_am_support(irn) & ia32_am_Source) {
1045                                         /* There was no store, check if we still can optimize for source address mode */
1046                                         check_am_src = 1;
1047                                 }
1048                         } /* if (support AM Dest) */
1049                         else if (get_ia32_am_support(irn) & ia32_am_Source) {
1050                                 /* op doesn't support am AM Dest -> check for AM Source */
1051                                 check_am_src = 1;
1052                         }
1053
1054                         /* normalize commutative ops */
1055                         if (node_is_comm(irn)) {
1056                                 /* Assure that left operand is always a Load if there is one */
1057                                 /* because non-commutative ops can only use Source AM if the */
1058                                 /* left operand is a Load, so we only need to check the left */
1059                                 /* operand afterwards.                                       */
1060                                 if (pred_is_specific_nodeblock(block, right, is_ia32_Ld))       {
1061                                         set_irn_n(irn, 2, right);
1062                                         set_irn_n(irn, 3, left);
1063
1064                                         temp  = left;
1065                                         left  = right;
1066                                         right = temp;
1067                                 }
1068                         }
1069
1070                         /* optimize op -> Load iff Load is only used by this op   */
1071                         /* and left operand is a Load which only used by this irn */
1072                         if (check_am_src                                        &&
1073                                 pred_is_specific_nodeblock(block, left, is_ia32_Ld) &&
1074                                 (ia32_get_irn_n_edges(left) == 1))
1075                         {
1076                                 left = get_Proj_pred(left);
1077
1078                                 addr_b = get_irn_n(left, 0);
1079                                 addr_i = get_irn_n(left, 1);
1080
1081                                 /* set new base, index and attributes */
1082                                 set_irn_n(irn, 0, addr_b);
1083                                 set_irn_n(irn, 1, addr_i);
1084                                 add_ia32_am_offs(irn, get_ia32_am_offs(left));
1085                                 set_ia32_am_scale(irn, get_ia32_am_scale(left));
1086                                 set_ia32_am_flavour(irn, get_ia32_am_flavour(left));
1087                                 set_ia32_op_type(irn, ia32_AddrModeS);
1088                                 set_ia32_frame_ent(irn, get_ia32_frame_ent(left));
1089                                 set_ia32_ls_mode(irn, get_ia32_ls_mode(left));
1090
1091                                 /* clear remat flag */
1092                                 set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1093
1094                                 if (is_ia32_use_frame(left))
1095                                         set_ia32_use_frame(irn);
1096
1097                                 /* connect to Load memory */
1098                                 if (get_irn_arity(irn) == 5) {
1099                                         /* binary AMop */
1100                                         set_irn_n(irn, 4, get_irn_n(left, 2));
1101                                 }
1102                                 else {
1103                                         /* unary AMop */
1104                                         set_irn_n(irn, 3, get_irn_n(left, 2));
1105                                 }
1106
1107                                 /* disconnect from Load */
1108                                 set_irn_n(irn, 2, noreg_gp);
1109
1110                                 /* If Load has a memory Proj, connect it to the op */
1111                                 mem_proj = get_mem_proj(left);
1112                                 if (mem_proj) {
1113                                         set_Proj_pred(mem_proj, irn);
1114                                         set_Proj_proj(mem_proj, 1);
1115                                 }
1116
1117                                 DB((mod, LEVEL_1, "merged with %+F into source AM\n", left));
1118                         }
1119                 }
1120         }
1121 }