nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode.h"
  29 #include "irprog_t.h"
  30 #include "ircons.h"
  31 #include "irtools.h"
  32 #include "firm_types.h"
  33 #include "iredges.h"
  34 #include "tv.h"
  35 #include "irgmod.h"
  36 #include "irgwalk.h"
  37 #include "height.h"
  38 #include "irbitset.h"
  39 #include "irprintf.h"
  40 #include "error.h"
  41
  42 #include "../be_t.h"
  43 #include "../beabi.h"
  44 #include "../benode.h"
  45 #include "../besched.h"
  46 #include "../bepeephole.h"
  47
  48 #include "ia32_new_nodes.h"
  49 #include "ia32_optimize.h"
  50 #include "bearch_ia32_t.h"
  51 #include "gen_ia32_regalloc_if.h"
  52 #include "ia32_common_transform.h"
  53 #include "ia32_transform.h"
  54 #include "ia32_dbg_stat.h"
  55 #include "ia32_util.h"
  56 #include "ia32_architecture.h"
  57
  58 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  59
  60 static ia32_code_gen_t *cg;
  61
  62 static void copy_mark(const ir_node *old, ir_node *new)
  63 {
  64         if (is_ia32_is_reload(old))
  65                 set_ia32_is_reload(new);
  66         if (is_ia32_is_spill(old))
  67                 set_ia32_is_spill(new);
  68         if (is_ia32_is_remat(old))
  69                 set_ia32_is_remat(new);
  70 }
  71
  72 typedef enum produces_flag_t {
  73         produces_no_flag,
  74         produces_flag_zero,
  75         produces_flag_carry
  76 } produces_flag_t;
  77
  78 /**
  79  * Return which usable flag the given node produces
  80  *
  81  * @param node  the node to check
  82  * @param pn    the projection number of the used result
  83  */
  84 static produces_flag_t produces_test_flag(ir_node *node, int pn)
  85 {
  86         ir_node                     *count;
  87         const ia32_immediate_attr_t *imm_attr;
  88
  89         if (!is_ia32_irn(node))
  90                 return produces_no_flag;
  91
  92         switch (get_ia32_irn_opcode(node)) {
  93                 case iro_ia32_Add:
  94                 case iro_ia32_Adc:
  95                 case iro_ia32_And:
  96                 case iro_ia32_Or:
  97                 case iro_ia32_Xor:
  98                 case iro_ia32_Sub:
  99                 case iro_ia32_Sbb:
 100                 case iro_ia32_Neg:
 101                 case iro_ia32_Inc:
 102                 case iro_ia32_Dec:
 103                         break;
 104
 105                 case iro_ia32_ShlD:
 106                 case iro_ia32_ShrD:
 107                         assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 108                         count = get_irn_n(node, n_ia32_ShlD_count);
 109                         goto check_shift_amount;
 110
 111                 case iro_ia32_Shl:
 112                 case iro_ia32_Shr:
 113                 case iro_ia32_Sar:
 114                         assert(n_ia32_Shl_count == n_ia32_Shr_count
 115                                         && n_ia32_Shl_count == n_ia32_Sar_count);
 116                         count = get_irn_n(node, n_ia32_Shl_count);
 117 check_shift_amount:
 118                         /* when shift count is zero the flags are not affected, so we can only
 119                          * do this for constants != 0 */
 120                         if (!is_ia32_Immediate(count))
 121                                 return produces_no_flag;
 122
 123                         imm_attr = get_ia32_immediate_attr_const(count);
 124                         if (imm_attr->symconst != NULL)
 125                                 return produces_no_flag;
 126                         if ((imm_attr->offset & 0x1f) == 0)
 127                                 return produces_no_flag;
 128                         break;
 129
 130                 case iro_ia32_Mul:
 131                         return pn == pn_ia32_Mul_res_high ?
 132                                 produces_flag_carry : produces_no_flag;
 133
 134                 default:
 135                         return produces_no_flag;
 136         }
 137
 138         return pn == pn_ia32_res ?
 139                 produces_flag_zero : produces_no_flag;
 140 }
 141
 142 /**
 143  * Replace Cmp(x, 0) by a Test(x, x)
 144  */
 145 static void peephole_ia32_Cmp(ir_node *const node)
 146 {
 147         ir_node                     *right;
 148         ia32_immediate_attr_t const *imm;
 149         dbg_info                    *dbgi;
 150         ir_node                     *block;
 151         ir_node                     *noreg;
 152         ir_node                     *nomem;
 153         ir_node                     *op;
 154         ia32_attr_t           const *attr;
 155         int                          ins_permuted;
 156         int                          cmp_unsigned;
 157         ir_node                     *test;
 158         arch_register_t       const *reg;
 159         ir_edge_t             const *edge;
 160         ir_edge_t             const *tmp;
 161
 162         if (get_ia32_op_type(node) != ia32_Normal)
 163                 return;
 164
 165         right = get_irn_n(node, n_ia32_Cmp_right);
 166         if (!is_ia32_Immediate(right))
 167                 return;
 168
 169         imm = get_ia32_immediate_attr_const(right);
 170         if (imm->symconst != NULL || imm->offset != 0)
 171                 return;
 172
 173         dbgi         = get_irn_dbg_info(node);
 174         block        = get_nodes_block(node);
 175         noreg        = ia32_new_NoReg_gp(cg);
 176         nomem        = get_irg_no_mem(current_ir_graph);
 177         op           = get_irn_n(node, n_ia32_Cmp_left);
 178         attr         = get_irn_generic_attr(node);
 179         ins_permuted = attr->data.ins_permuted;
 180         cmp_unsigned = attr->data.cmp_unsigned;
 181
 182         if (is_ia32_Cmp(node)) {
 183                 test = new_bd_ia32_Test(dbgi, block, noreg, noreg, nomem,
 184                                         op, op, ins_permuted, cmp_unsigned);
 185         } else {
 186                 test = new_bd_ia32_Test8Bit(dbgi, block, noreg, noreg, nomem,
 187                                             op, op, ins_permuted, cmp_unsigned);
 188         }
 189         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 190
 191         reg = arch_irn_get_register(node, pn_ia32_Cmp_eflags);
 192         arch_irn_set_register(test, pn_ia32_Test_eflags, reg);
 193
 194         foreach_out_edge_safe(node, edge, tmp) {
 195                 ir_node *const user = get_edge_src_irn(edge);
 196
 197                 if (is_Proj(user))
 198                         exchange(user, test);
 199         }
 200
 201         sched_add_before(node, test);
 202         copy_mark(node, test);
 203         be_peephole_exchange(node, test);
 204 }
 205
 206 /**
 207  * Peephole optimization for Test instructions.
 208  * - Remove the Test, if an appropriate flag was produced which is still live
 209  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 210  */
 211 static void peephole_ia32_Test(ir_node *node)
 212 {
 213         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 214         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 215
 216         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 217                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 218
 219         if (left == right) { /* we need a test for 0 */
 220                 ir_node         *block = get_nodes_block(node);
 221                 int              pn    = pn_ia32_res;
 222                 ir_node         *flags_proj;
 223                 ir_mode         *flags_mode;
 224                 ir_node         *schedpoint;
 225                 const ir_edge_t *edge;
 226
 227                 if (get_nodes_block(left) != block)
 228                         return;
 229
 230                 if (is_Proj(left)) {
 231                         pn   = get_Proj_proj(left);
 232                         left = get_Proj_pred(left);
 233                 }
 234
 235                 /* happens rarely, but if it does code will panic' */
 236                 if (is_ia32_Unknown_GP(left))
 237                         return;
 238
 239                 /* walk schedule up and abort when we find left or some other node destroys
 240                          the flags */
 241                 schedpoint = node;
 242                 for (;;) {
 243                         schedpoint = sched_prev(schedpoint);
 244                         if (schedpoint == left)
 245                                 break;
 246                         if (arch_irn_is(schedpoint, modify_flags))
 247                                 return;
 248                         if (schedpoint == block)
 249                                 panic("couldn't find left");
 250                 }
 251
 252                 /* make sure only Lg/Eq tests are used */
 253                 foreach_out_edge(node, edge) {
 254                         ir_node *user = get_edge_src_irn(edge);
 255                         int      pnc  = get_ia32_condcode(user);
 256
 257                         if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 258                                 return;
 259                         }
 260                 }
 261
 262                 switch (produces_test_flag(left, pn)) {
 263                         case produces_flag_zero:
 264                                 break;
 265
 266                         case produces_flag_carry:
 267                                 foreach_out_edge(node, edge) {
 268                                         ir_node *user = get_edge_src_irn(edge);
 269                                         int      pnc  = get_ia32_condcode(user);
 270
 271                                         switch (pnc) {
 272                                                 case pn_Cmp_Eq: pnc = pn_Cmp_Ge | ia32_pn_Cmp_unsigned; break;
 273                                                 case pn_Cmp_Lg: pnc = pn_Cmp_Lt | ia32_pn_Cmp_unsigned; break;
 274                                                 default: panic("unexpected pn");
 275                                         }
 276                                         set_ia32_condcode(user, pnc);
 277                                 }
 278                                 break;
 279
 280                         default:
 281                                 return;
 282                 }
 283
 284                 if (get_irn_mode(left) != mode_T) {
 285                         set_irn_mode(left, mode_T);
 286
 287                         /* If there are other users, reroute them to result proj */
 288                         if (get_irn_n_edges(left) != 2) {
 289                                 ir_node *res = new_r_Proj(block, left, mode_Iu, pn_ia32_res);
 290
 291                                 edges_reroute(left, res, current_ir_graph);
 292                                 /* Reattach the result proj to left */
 293                                 set_Proj_pred(res, left);
 294                         }
 295                 }
 296
 297                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 298                 flags_proj = new_r_Proj(block, left, flags_mode, pn_ia32_flags);
 299                 arch_set_irn_register(flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 300
 301                 assert(get_irn_mode(node) != mode_T);
 302
 303                 be_peephole_exchange(node, flags_proj);
 304         } else if (is_ia32_Immediate(right)) {
 305                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 306                 unsigned                           offset;
 307
 308                 /* A test with a symconst is rather strange, but better safe than sorry */
 309                 if (imm->symconst != NULL)
 310                         return;
 311
 312                 offset = imm->offset;
 313                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 314                         ia32_attr_t *const attr = get_irn_generic_attr(node);
 315
 316                         if ((offset & 0xFFFFFF00) == 0) {
 317                                 /* attr->am_offs += 0; */
 318                         } else if ((offset & 0xFFFF00FF) == 0) {
 319                                 ir_node *imm = ia32_create_Immediate(NULL, 0, offset >>  8);
 320                                 set_irn_n(node, n_ia32_Test_right, imm);
 321                                 attr->am_offs += 1;
 322                         } else if ((offset & 0xFF00FFFF) == 0) {
 323                                 ir_node *imm = ia32_create_Immediate(NULL, 0, offset >> 16);
 324                                 set_irn_n(node, n_ia32_Test_right, imm);
 325                                 attr->am_offs += 2;
 326                         } else if ((offset & 0x00FFFFFF) == 0) {
 327                                 ir_node *imm = ia32_create_Immediate(NULL, 0, offset >> 24);
 328                                 set_irn_n(node, n_ia32_Test_right, imm);
 329                                 attr->am_offs += 3;
 330                         } else {
 331                                 return;
 332                         }
 333                 } else if (offset < 256) {
 334                         arch_register_t const* const reg = arch_get_irn_register(left);
 335
 336                         if (reg != &ia32_gp_regs[REG_EAX] &&
 337                                         reg != &ia32_gp_regs[REG_EBX] &&
 338                                         reg != &ia32_gp_regs[REG_ECX] &&
 339                                         reg != &ia32_gp_regs[REG_EDX]) {
 340                                 return;
 341                         }
 342                 } else {
 343                         return;
 344                 }
 345
 346                 /* Technically we should build a Test8Bit because of the register
 347                  * constraints, but nobody changes registers at this point anymore. */
 348                 set_ia32_ls_mode(node, mode_Bu);
 349         }
 350 }
 351
 352 /**
 353  * AMD Athlon works faster when RET is not destination of
 354  * conditional jump or directly preceded by other jump instruction.
 355  * Can be avoided by placing a Rep prefix before the return.
 356  */
 357 static void peephole_ia32_Return(ir_node *node) {
 358         ir_node *block, *irn;
 359
 360         if (!ia32_cg_config.use_pad_return)
 361                 return;
 362
 363         block = get_nodes_block(node);
 364
 365         /* check if this return is the first on the block */
 366         sched_foreach_reverse_from(node, irn) {
 367                 switch (get_irn_opcode(irn)) {
 368                 case beo_Return:
 369                         /* the return node itself, ignore */
 370                         continue;
 371                 case iro_Start:
 372                 case beo_Start:
 373                 case beo_Barrier:
 374                         /* ignore no code generated */
 375                         continue;
 376                 case beo_IncSP:
 377                         /* arg, IncSP 0 nodes might occur, ignore these */
 378                         if (be_get_IncSP_offset(irn) == 0)
 379                                 continue;
 380                         return;
 381                 case iro_Phi:
 382                         continue;
 383                 default:
 384                         return;
 385                 }
 386         }
 387
 388         /* ensure, that the 3 byte return is generated */
 389         be_Return_set_emit_pop(node, 1);
 390 }
 391
 392 /* only optimize up to 48 stores behind IncSPs */
 393 #define MAXPUSH_OPTIMIZE        48
 394
 395 /**
 396  * Tries to create Push's from IncSP, Store combinations.
 397  * The Stores are replaced by Push's, the IncSP is modified
 398  * (possibly into IncSP 0, but not removed).
 399  */
 400 static void peephole_IncSP_Store_to_push(ir_node *irn)
 401 {
 402         int              i;
 403         int              maxslot;
 404         int              inc_ofs;
 405         ir_node         *node;
 406         ir_node         *stores[MAXPUSH_OPTIMIZE];
 407         ir_node         *block;
 408         ir_graph        *irg;
 409         ir_node         *curr_sp;
 410         ir_mode         *spmode;
 411         ir_node         *first_push = NULL;
 412         ir_edge_t const *edge;
 413         ir_edge_t const *next;
 414
 415         memset(stores, 0, sizeof(stores));
 416
 417         assert(be_is_IncSP(irn));
 418
 419         inc_ofs = be_get_IncSP_offset(irn);
 420         if (inc_ofs < 4)
 421                 return;
 422
 423         /*
 424          * We first walk the schedule after the IncSP node as long as we find
 425          * suitable Stores that could be transformed to a Push.
 426          * We save them into the stores array which is sorted by the frame offset/4
 427          * attached to the node
 428          */
 429         maxslot = -1;
 430         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 431                 ir_node *mem;
 432                 int offset;
 433                 int storeslot;
 434
 435                 /* it has to be a Store */
 436                 if (!is_ia32_Store(node))
 437                         break;
 438
 439                 /* it has to use our sp value */
 440                 if (get_irn_n(node, n_ia32_base) != irn)
 441                         continue;
 442                 /* Store has to be attached to NoMem */
 443                 mem = get_irn_n(node, n_ia32_mem);
 444                 if (!is_NoMem(mem))
 445                         continue;
 446
 447                 /* unfortunately we can't support the full AMs possible for push at the
 448                  * moment. TODO: fix this */
 449                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 450                         break;
 451
 452                 offset = get_ia32_am_offs_int(node);
 453                 /* we should NEVER access uninitialized stack BELOW the current SP */
 454                 assert(offset >= 0);
 455
 456                 /* storing at half-slots is bad */
 457                 if ((offset & 3) != 0)
 458                         break;
 459
 460                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 461                         continue;
 462                 storeslot = offset >> 2;
 463
 464                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 465                 if (stores[storeslot] != NULL)
 466                         break;
 467
 468                 stores[storeslot] = node;
 469                 if (storeslot > maxslot)
 470                         maxslot = storeslot;
 471         }
 472
 473         curr_sp = irn;
 474
 475         for (i = -1; i < maxslot; ++i) {
 476                 if (stores[i + 1] == NULL)
 477                         break;
 478         }
 479
 480         /* walk through the Stores and create Pushs for them */
 481         block  = get_nodes_block(irn);
 482         spmode = get_irn_mode(irn);
 483         irg    = cg->irg;
 484         for (; i >= 0; --i) {
 485                 const arch_register_t *spreg;
 486                 ir_node *push;
 487                 ir_node *val, *mem, *mem_proj;
 488                 ir_node *store = stores[i];
 489                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 490
 491                 val = get_irn_n(store, n_ia32_unary_op);
 492                 mem = get_irn_n(store, n_ia32_mem);
 493                 spreg = arch_get_irn_register(curr_sp);
 494
 495                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg, mem, val, curr_sp);
 496                 copy_mark(store, push);
 497
 498                 if (first_push == NULL)
 499                         first_push = push;
 500
 501                 sched_add_after(skip_Proj(curr_sp), push);
 502
 503                 /* create stackpointer Proj */
 504                 curr_sp = new_r_Proj(block, push, spmode, pn_ia32_Push_stack);
 505                 arch_set_irn_register(curr_sp, spreg);
 506
 507                 /* create memory Proj */
 508                 mem_proj = new_r_Proj(block, push, mode_M, pn_ia32_Push_M);
 509
 510                 /* use the memproj now */
 511                 be_peephole_exchange(store, mem_proj);
 512
 513                 inc_ofs -= 4;
 514         }
 515
 516         foreach_out_edge_safe(irn, edge, next) {
 517                 ir_node *const src = get_edge_src_irn(edge);
 518                 int      const pos = get_edge_src_pos(edge);
 519
 520                 if (src == first_push)
 521                         continue;
 522
 523                 set_irn_n(src, pos, curr_sp);
 524         }
 525
 526         be_set_IncSP_offset(irn, inc_ofs);
 527 }
 528
 529 #if 0
 530 static void peephole_store_incsp(ir_node *store)
 531 {
 532         dbg_info *dbgi;
 533         ir_node  *node;
 534         ir_node  *block;
 535         ir_node  *noreg;
 536         ir_node  *mem;
 537         ir_node  *push;
 538         ir_node  *val;
 539         ir_node  *base;
 540         ir_node  *index;
 541         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 542         if (!be_is_IncSP(am_base)
 543                         || get_nodes_block(am_base) != get_nodes_block(store))
 544                 return;
 545         mem = get_irn_n(store, n_ia32_Store_mem);
 546         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 547                         || !is_NoMem(mem))
 548                 return;
 549
 550         int incsp_offset = be_get_IncSP_offset(am_base);
 551         if (incsp_offset <= 0)
 552                 return;
 553
 554         /* we have to be at offset 0 */
 555         int my_offset = get_ia32_am_offs_int(store);
 556         if (my_offset != 0) {
 557                 /* TODO here: find out wether there is a store with offset 0 before
 558                  * us and wether we can move it down to our place */
 559                 return;
 560         }
 561         ir_mode *ls_mode = get_ia32_ls_mode(store);
 562         int my_store_size = get_mode_size_bytes(ls_mode);
 563
 564         if (my_offset + my_store_size > incsp_offset)
 565                 return;
 566
 567         /* correctness checking:
 568                 - noone else must write to that stackslot
 569                     (because after translation incsp won't allocate it anymore)
 570         */
 571         sched_foreach_reverse_from(store, node) {
 572                 int i, arity;
 573
 574                 if (node == am_base)
 575                         break;
 576
 577                 /* make sure noone else can use the space on the stack */
 578                 arity = get_irn_arity(node);
 579                 for (i = 0; i < arity; ++i) {
 580                         ir_node *pred = get_irn_n(node, i);
 581                         if (pred != am_base)
 582                                 continue;
 583
 584                         if (i == n_ia32_base &&
 585                                         (get_ia32_op_type(node) == ia32_AddrModeS
 586                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 587                                 int      node_offset  = get_ia32_am_offs_int(node);
 588                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 589                                 int      node_size    = get_mode_size_bytes(node_ls_mode);
 590                                 /* overlapping with our position? abort */
 591                                 if (node_offset < my_offset + my_store_size
 592                                                 && node_offset + node_size >= my_offset)
 593                                         return;
 594                                 /* otherwise it's fine */
 595                                 continue;
 596                         }
 597
 598                         /* strange use of esp: abort */
 599                         return;
 600                 }
 601         }
 602
 603         /* all ok, change to push */
 604         dbgi  = get_irn_dbg_info(store);
 605         block = get_nodes_block(store);
 606         noreg = ia32_new_NoReg_gp(cg);
 607         val   = get_irn_n(store, n_ia32_Store_val);
 608
 609         push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, mem,
 610
 611         create_push(dbgi, current_ir_graph, block, am_base, store);
 612 }
 613 #endif
 614
 615 /**
 616  * Return true if a mode can be stored in the GP register set
 617  */
 618 static inline int mode_needs_gp_reg(ir_mode *mode) {
 619         if (mode == mode_fpcw)
 620                 return 0;
 621         if (get_mode_size_bits(mode) > 32)
 622                 return 0;
 623         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 624 }
 625
 626 /**
 627  * Tries to create Pops from Load, IncSP combinations.
 628  * The Loads are replaced by Pops, the IncSP is modified
 629  * (possibly into IncSP 0, but not removed).
 630  */
 631 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 632 {
 633         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 634         int      i, maxslot, inc_ofs, ofs;
 635         ir_node  *node, *pred_sp, *block;
 636         ir_node  *loads[MAXPUSH_OPTIMIZE];
 637         ir_graph *irg;
 638         unsigned regmask = 0;
 639         unsigned copymask = ~0;
 640
 641         memset(loads, 0, sizeof(loads));
 642         assert(be_is_IncSP(irn));
 643
 644         inc_ofs = -be_get_IncSP_offset(irn);
 645         if (inc_ofs < 4)
 646                 return;
 647
 648         /*
 649          * We first walk the schedule before the IncSP node as long as we find
 650          * suitable Loads that could be transformed to a Pop.
 651          * We save them into the stores array which is sorted by the frame offset/4
 652          * attached to the node
 653          */
 654         maxslot = -1;
 655         pred_sp = be_get_IncSP_pred(irn);
 656         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 657                 int offset;
 658                 int loadslot;
 659                 const arch_register_t *sreg, *dreg;
 660
 661                 /* it has to be a Load */
 662                 if (!is_ia32_Load(node)) {
 663                         if (be_is_Copy(node)) {
 664                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 665                                         /* not a GP copy, ignore */
 666                                         continue;
 667                                 }
 668                                 dreg = arch_get_irn_register(node);
 669                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 670                                 if (regmask & copymask & (1 << sreg->index)) {
 671                                         break;
 672                                 }
 673                                 if (regmask & copymask & (1 << dreg->index)) {
 674                                         break;
 675                                 }
 676                                 /* we CAN skip Copies if neither the destination nor the source
 677                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 678                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 679                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 680                                 continue;
 681                         }
 682                         break;
 683                 }
 684
 685                 /* we can handle only GP loads */
 686                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 687                         continue;
 688
 689                 /* it has to use our predecessor sp value */
 690                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 691                         /* it would be ok if this load does not use a Pop result,
 692                          * but we do not check this */
 693                         break;
 694                 }
 695
 696                 /* should have NO index */
 697                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 698                         break;
 699
 700                 offset = get_ia32_am_offs_int(node);
 701                 /* we should NEVER access uninitialized stack BELOW the current SP */
 702                 assert(offset >= 0);
 703
 704                 /* storing at half-slots is bad */
 705                 if ((offset & 3) != 0)
 706                         break;
 707
 708                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 709                         continue;
 710                 /* ignore those outside the possible windows */
 711                 if (offset > inc_ofs - 4)
 712                         continue;
 713                 loadslot = offset >> 2;
 714
 715                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 716                 if (loads[loadslot] != NULL)
 717                         break;
 718
 719                 dreg = arch_irn_get_register(node, pn_ia32_Load_res);
 720                 if (regmask & (1 << dreg->index)) {
 721                         /* this register is already used */
 722                         break;
 723                 }
 724                 regmask |= 1 << dreg->index;
 725
 726                 loads[loadslot] = node;
 727                 if (loadslot > maxslot)
 728                         maxslot = loadslot;
 729         }
 730
 731         if (maxslot < 0)
 732                 return;
 733
 734         /* find the first slot */
 735         for (i = maxslot; i >= 0; --i) {
 736                 ir_node *load = loads[i];
 737
 738                 if (load == NULL)
 739                         break;
 740         }
 741
 742         ofs = inc_ofs - (maxslot + 1) * 4;
 743         inc_ofs = (i+1) * 4;
 744
 745         /* create a new IncSP if needed */
 746         block = get_nodes_block(irn);
 747         irg   = cg->irg;
 748         if (inc_ofs > 0) {
 749                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 750                 sched_add_before(irn, pred_sp);
 751         }
 752
 753         /* walk through the Loads and create Pops for them */
 754         for (++i; i <= maxslot; ++i) {
 755                 ir_node *load = loads[i];
 756                 ir_node *mem, *pop;
 757                 const ir_edge_t *edge, *tmp;
 758                 const arch_register_t *reg;
 759
 760                 mem = get_irn_n(load, n_ia32_mem);
 761                 reg = arch_irn_get_register(load, pn_ia32_Load_res);
 762
 763                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 764                 arch_irn_set_register(pop, pn_ia32_Load_res, reg);
 765
 766                 copy_mark(load, pop);
 767
 768                 /* create stackpointer Proj */
 769                 pred_sp = new_r_Proj(block, pop, mode_Iu, pn_ia32_Pop_stack);
 770                 arch_set_irn_register(pred_sp, esp);
 771
 772                 sched_add_before(irn, pop);
 773
 774                 /* rewire now */
 775                 foreach_out_edge_safe(load, edge, tmp) {
 776                         ir_node *proj = get_edge_src_irn(edge);
 777
 778                         set_Proj_pred(proj, pop);
 779                 }
 780
 781                 /* we can remove the Load now */
 782                 sched_remove(load);
 783                 kill_node(load);
 784         }
 785
 786         be_set_IncSP_offset(irn, -ofs);
 787         be_set_IncSP_pred(irn, pred_sp);
 788 }
 789
 790
 791 /**
 792  * Find a free GP register if possible, else return NULL.
 793  */
 794 static const arch_register_t *get_free_gp_reg(void)
 795 {
 796         int i;
 797
 798         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 799                 const arch_register_t *reg = &ia32_gp_regs[i];
 800                 if(arch_register_type_is(reg, ignore))
 801                         continue;
 802
 803                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 804                         return &ia32_gp_regs[i];
 805         }
 806
 807         return NULL;
 808 }
 809
 810 /**
 811  * Creates a Pop instruction before the given schedule point.
 812  *
 813  * @param dbgi        debug info
 814  * @param block       the block
 815  * @param stack       the previous stack value
 816  * @param schedpoint  the new node is added before this node
 817  * @param reg         the register to pop
 818  *
 819  * @return the new stack value
 820  */
 821 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 822                            ir_node *stack, ir_node *schedpoint,
 823                            const arch_register_t *reg)
 824 {
 825         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 826         ir_node *pop;
 827         ir_node *keep;
 828         ir_node *val;
 829         ir_node *in[1];
 830
 831         pop   = new_bd_ia32_Pop(dbgi, block, new_NoMem(), stack);
 832
 833         stack = new_r_Proj(block, pop, mode_Iu, pn_ia32_Pop_stack);
 834         arch_set_irn_register(stack, esp);
 835         val   = new_r_Proj(block, pop, mode_Iu, pn_ia32_Pop_res);
 836         arch_set_irn_register(val, reg);
 837
 838         sched_add_before(schedpoint, pop);
 839
 840         in[0] = val;
 841         keep  = be_new_Keep(block, 1, in);
 842         sched_add_before(schedpoint, keep);
 843
 844         return stack;
 845 }
 846
 847 /**
 848  * Creates a Push instruction before the given schedule point.
 849  *
 850  * @param dbgi        debug info
 851  * @param block       the block
 852  * @param stack       the previous stack value
 853  * @param schedpoint  the new node is added before this node
 854  * @param reg         the register to pop
 855  *
 856  * @return the new stack value
 857  */
 858 static ir_node *create_push(dbg_info *dbgi, ir_node *block,
 859                             ir_node *stack, ir_node *schedpoint)
 860 {
 861         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 862
 863         ir_node *val   = ia32_new_Unknown_gp(cg);
 864         ir_node *noreg = ia32_new_NoReg_gp(cg);
 865         ir_node *nomem = new_NoMem();
 866         ir_node *push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, nomem, val, stack);
 867         sched_add_before(schedpoint, push);
 868
 869         stack = new_r_Proj(block, push, mode_Iu, pn_ia32_Push_stack);
 870         arch_set_irn_register(stack, esp);
 871
 872         return stack;
 873 }
 874
 875 /**
 876  * Optimize an IncSp by replacing it with Push/Pop.
 877  */
 878 static void peephole_be_IncSP(ir_node *node)
 879 {
 880         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 881         const arch_register_t *reg;
 882         dbg_info              *dbgi;
 883         ir_node               *block;
 884         ir_node               *stack;
 885         int                    offset;
 886
 887         /* first optimize incsp->incsp combinations */
 888         node = be_peephole_IncSP_IncSP(node);
 889
 890         /* transform IncSP->Store combinations to Push where possible */
 891         peephole_IncSP_Store_to_push(node);
 892
 893         /* transform Load->IncSP combinations to Pop where possible */
 894         peephole_Load_IncSP_to_pop(node);
 895
 896         if (arch_get_irn_register(node) != esp)
 897                 return;
 898
 899         /* replace IncSP -4 by Pop freereg when possible */
 900         offset = be_get_IncSP_offset(node);
 901         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 902             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 903             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 904             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 905                 return;
 906
 907         if (offset < 0) {
 908                 /* we need a free register for pop */
 909                 reg = get_free_gp_reg();
 910                 if (reg == NULL)
 911                         return;
 912
 913                 dbgi  = get_irn_dbg_info(node);
 914                 block = get_nodes_block(node);
 915                 stack = be_get_IncSP_pred(node);
 916
 917                 stack = create_pop(dbgi, block, stack, node, reg);
 918
 919                 if (offset == -8) {
 920                         stack = create_pop(dbgi, block, stack, node, reg);
 921                 }
 922         } else {
 923                 dbgi  = get_irn_dbg_info(node);
 924                 block = get_nodes_block(node);
 925                 stack = be_get_IncSP_pred(node);
 926                 stack = create_push(dbgi, block, stack, node);
 927
 928                 if (offset == +8) {
 929                         stack = create_push(dbgi, block, stack, node);
 930                 }
 931         }
 932
 933         be_peephole_exchange(node, stack);
 934 }
 935
 936 /**
 937  * Peephole optimisation for ia32_Const's
 938  */
 939 static void peephole_ia32_Const(ir_node *node)
 940 {
 941         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 942         const arch_register_t       *reg;
 943         ir_node                     *block;
 944         dbg_info                    *dbgi;
 945         ir_node                     *xor;
 946
 947         /* try to transform a mov 0, reg to xor reg reg */
 948         if (attr->offset != 0 || attr->symconst != NULL)
 949                 return;
 950         if (ia32_cg_config.use_mov_0)
 951                 return;
 952         /* xor destroys the flags, so no-one must be using them */
 953         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 954                 return;
 955
 956         reg = arch_get_irn_register(node);
 957         assert(be_peephole_get_reg_value(reg) == NULL);
 958
 959         /* create xor(produceval, produceval) */
 960         block = get_nodes_block(node);
 961         dbgi  = get_irn_dbg_info(node);
 962         xor   = new_bd_ia32_Xor0(dbgi, block);
 963         arch_set_irn_register(xor, reg);
 964
 965         sched_add_before(node, xor);
 966
 967         copy_mark(node, xor);
 968         be_peephole_exchange(node, xor);
 969 }
 970
 971 static inline int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 972 {
 973         return node == cg->noreg_gp;
 974 }
 975
 976 static ir_node *create_immediate_from_int(int val)
 977 {
 978         ir_graph *irg         = current_ir_graph;
 979         ir_node  *start_block = get_irg_start_block(irg);
 980         ir_node  *immediate
 981                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
 982         arch_set_irn_register(immediate, &ia32_gp_regs[REG_GP_NOREG]);
 983
 984         return immediate;
 985 }
 986
 987 static ir_node *create_immediate_from_am(const ir_node *node)
 988 {
 989         ir_node   *block   = get_nodes_block(node);
 990         int        offset  = get_ia32_am_offs_int(node);
 991         int        sc_sign = is_ia32_am_sc_sign(node);
 992         const ia32_attr_t *attr = get_ia32_attr_const(node);
 993         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
 994         ir_entity *entity  = get_ia32_am_sc(node);
 995         ir_node   *res;
 996
 997         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
 998                                     offset);
 999         arch_set_irn_register(res, &ia32_gp_regs[REG_GP_NOREG]);
1000         return res;
1001 }
1002
1003 static int is_am_one(const ir_node *node)
1004 {
1005         int        offset  = get_ia32_am_offs_int(node);
1006         ir_entity *entity  = get_ia32_am_sc(node);
1007
1008         return offset == 1 && entity == NULL;
1009 }
1010
1011 static int is_am_minus_one(const ir_node *node)
1012 {
1013         int        offset  = get_ia32_am_offs_int(node);
1014         ir_entity *entity  = get_ia32_am_sc(node);
1015
1016         return offset == -1 && entity == NULL;
1017 }
1018
1019 /**
1020  * Transforms a LEA into an Add or SHL if possible.
1021  */
1022 static void peephole_ia32_Lea(ir_node *node)
1023 {
1024         ir_node               *base;
1025         ir_node               *index;
1026         const arch_register_t *base_reg;
1027         const arch_register_t *index_reg;
1028         const arch_register_t *out_reg;
1029         int                    scale;
1030         int                    has_immediates;
1031         ir_node               *op1;
1032         ir_node               *op2;
1033         dbg_info              *dbgi;
1034         ir_node               *block;
1035         ir_node               *res;
1036         ir_node               *noreg;
1037         ir_node               *nomem;
1038
1039         assert(is_ia32_Lea(node));
1040
1041         /* we can only do this if it is allowed to clobber the flags */
1042         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
1043                 return;
1044
1045         base  = get_irn_n(node, n_ia32_Lea_base);
1046         index = get_irn_n(node, n_ia32_Lea_index);
1047
1048         if(is_noreg(cg, base)) {
1049                 base     = NULL;
1050                 base_reg = NULL;
1051         } else {
1052                 base_reg = arch_get_irn_register(base);
1053         }
1054         if(is_noreg(cg, index)) {
1055                 index     = NULL;
1056                 index_reg = NULL;
1057         } else {
1058                 index_reg = arch_get_irn_register(index);
1059         }
1060
1061         if(base == NULL && index == NULL) {
1062                 /* we shouldn't construct these in the first place... */
1063 #ifdef DEBUG_libfirm
1064                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1065 #endif
1066                 return;
1067         }
1068
1069         out_reg = arch_get_irn_register(node);
1070         scale   = get_ia32_am_scale(node);
1071         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1072         /* check if we have immediates values (frame entities should already be
1073          * expressed in the offsets) */
1074         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1075                 has_immediates = 1;
1076         } else {
1077                 has_immediates = 0;
1078         }
1079
1080         /* we can transform leas where the out register is the same as either the
1081          * base or index register back to an Add or Shl */
1082         if(out_reg == base_reg) {
1083                 if(index == NULL) {
1084 #ifdef DEBUG_libfirm
1085                         if(!has_immediates) {
1086                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1087                                            "just a copy\n");
1088                         }
1089 #endif
1090                         op1 = base;
1091                         goto make_add_immediate;
1092                 }
1093                 if(scale == 0 && !has_immediates) {
1094                         op1 = base;
1095                         op2 = index;
1096                         goto make_add;
1097                 }
1098                 /* can't create an add */
1099                 return;
1100         } else if(out_reg == index_reg) {
1101                 if(base == NULL) {
1102                         if(has_immediates && scale == 0) {
1103                                 op1 = index;
1104                                 goto make_add_immediate;
1105                         } else if(!has_immediates && scale > 0) {
1106                                 op1 = index;
1107                                 op2 = create_immediate_from_int(scale);
1108                                 goto make_shl;
1109                         } else if(!has_immediates) {
1110 #ifdef DEBUG_libfirm
1111                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1112                                            "just a copy\n");
1113 #endif
1114                         }
1115                 } else if(scale == 0 && !has_immediates) {
1116                         op1 = index;
1117                         op2 = base;
1118                         goto make_add;
1119                 }
1120                 /* can't create an add */
1121                 return;
1122         } else {
1123                 /* can't create an add */
1124                 return;
1125         }
1126
1127 make_add_immediate:
1128         if(ia32_cg_config.use_incdec) {
1129                 if(is_am_one(node)) {
1130                         dbgi  = get_irn_dbg_info(node);
1131                         block = get_nodes_block(node);
1132                         res   = new_bd_ia32_Inc(dbgi, block, op1);
1133                         arch_set_irn_register(res, out_reg);
1134                         goto exchange;
1135                 }
1136                 if(is_am_minus_one(node)) {
1137                         dbgi  = get_irn_dbg_info(node);
1138                         block = get_nodes_block(node);
1139                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1140                         arch_set_irn_register(res, out_reg);
1141                         goto exchange;
1142                 }
1143         }
1144         op2 = create_immediate_from_am(node);
1145
1146 make_add:
1147         dbgi  = get_irn_dbg_info(node);
1148         block = get_nodes_block(node);
1149         noreg = ia32_new_NoReg_gp(cg);
1150         nomem = new_NoMem();
1151         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1152         arch_set_irn_register(res, out_reg);
1153         set_ia32_commutative(res);
1154         goto exchange;
1155
1156 make_shl:
1157         dbgi  = get_irn_dbg_info(node);
1158         block = get_nodes_block(node);
1159         noreg = ia32_new_NoReg_gp(cg);
1160         nomem = new_NoMem();
1161         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1162         arch_set_irn_register(res, out_reg);
1163         goto exchange;
1164
1165 exchange:
1166         SET_IA32_ORIG_NODE(res, node);
1167
1168         /* add new ADD/SHL to schedule */
1169         DBG_OPT_LEA2ADD(node, res);
1170
1171         /* exchange the Add and the LEA */
1172         sched_add_before(node, res);
1173         copy_mark(node, res);
1174         be_peephole_exchange(node, res);
1175 }
1176
1177 /**
1178  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1179  */
1180 static void peephole_ia32_Imul_split(ir_node *imul)
1181 {
1182         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1183         const arch_register_t *reg;
1184         ir_node               *res;
1185
1186         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1187                 /* no memory, imm form ignore */
1188                 return;
1189         }
1190         /* we need a free register */
1191         reg = get_free_gp_reg();
1192         if (reg == NULL)
1193                 return;
1194
1195         /* fine, we can rebuild it */
1196         res = turn_back_am(imul);
1197         arch_set_irn_register(res, reg);
1198 }
1199
1200 /**
1201  * Replace xorps r,r and xorpd r,r by pxor r,r
1202  */
1203 static void peephole_ia32_xZero(ir_node *xor)
1204 {
1205         set_irn_op(xor, op_ia32_xPzero);
1206 }
1207
1208 /**
1209  * Replace 16bit sign extension from ax to eax by shorter cwtl
1210  */
1211 static void peephole_ia32_Conv_I2I(ir_node *node)
1212 {
1213         const arch_register_t *eax          = &ia32_gp_regs[REG_EAX];
1214         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1215         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1216         dbg_info              *dbgi;
1217         ir_node               *block;
1218         ir_node               *cwtl;
1219
1220         if (get_mode_size_bits(smaller_mode) != 16 ||
1221                         !mode_is_signed(smaller_mode)          ||
1222                         eax != arch_get_irn_register(val)      ||
1223                         eax != arch_irn_get_register(node, pn_ia32_Conv_I2I_res))
1224                 return;
1225
1226         dbgi  = get_irn_dbg_info(node);
1227         block = get_nodes_block(node);
1228         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1229         arch_set_irn_register(cwtl, eax);
1230         sched_add_before(node, cwtl);
1231         be_peephole_exchange(node, cwtl);
1232 }
1233
1234 /**
1235  * Register a peephole optimisation function.
1236  */
1237 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1238 {
1239         assert(op->ops.generic == NULL);
1240         op->ops.generic = (op_func)func;
1241 }
1242
1243 /* Perform peephole-optimizations. */
1244 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
1245 {
1246         cg = new_cg;
1247
1248         /* register peephole optimisations */
1249         clear_irp_opcodes_generic_func();
1250         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1251         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1252         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1253         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1254         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1255         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1256         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1257         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1258         if (! ia32_cg_config.use_imul_mem_imm32)
1259                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1260         if (ia32_cg_config.use_pxor)
1261                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1262         if (ia32_cg_config.use_short_sex_eax)
1263                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1264
1265         be_peephole_opt(cg->birg);
1266 }
1267
1268 /**
1269  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1270  * all it's Projs are removed as well.
1271  * @param irn  The irn to be removed from schedule
1272  */
1273 static inline void try_kill(ir_node *node)
1274 {
1275         if(get_irn_mode(node) == mode_T) {
1276                 const ir_edge_t *edge, *next;
1277                 foreach_out_edge_safe(node, edge, next) {
1278                         ir_node *proj = get_edge_src_irn(edge);
1279                         try_kill(proj);
1280                 }
1281         }
1282
1283         if(get_irn_n_edges(node) != 0)
1284                 return;
1285
1286         if (sched_is_scheduled(node)) {
1287                 sched_remove(node);
1288         }
1289
1290         kill_node(node);
1291 }
1292
1293 static void optimize_conv_store(ir_node *node)
1294 {
1295         ir_node *pred;
1296         ir_node *pred_proj;
1297         ir_mode *conv_mode;
1298         ir_mode *store_mode;
1299
1300         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1301                 return;
1302
1303         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1304         pred_proj = get_irn_n(node, n_ia32_Store_val);
1305         if(is_Proj(pred_proj)) {
1306                 pred = get_Proj_pred(pred_proj);
1307         } else {
1308                 pred = pred_proj;
1309         }
1310         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1311                 return;
1312         if(get_ia32_op_type(pred) != ia32_Normal)
1313                 return;
1314
1315         /* the store only stores the lower bits, so we only need the conv
1316          * it it shrinks the mode */
1317         conv_mode  = get_ia32_ls_mode(pred);
1318         store_mode = get_ia32_ls_mode(node);
1319         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1320                 return;
1321
1322         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1323         if(get_irn_n_edges(pred_proj) == 0) {
1324                 kill_node(pred_proj);
1325                 if(pred != pred_proj)
1326                         kill_node(pred);
1327         }
1328 }
1329
1330 static void optimize_load_conv(ir_node *node)
1331 {
1332         ir_node *pred, *predpred;
1333         ir_mode *load_mode;
1334         ir_mode *conv_mode;
1335
1336         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1337                 return;
1338
1339         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1340         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1341         if(!is_Proj(pred))
1342                 return;
1343
1344         predpred = get_Proj_pred(pred);
1345         if(!is_ia32_Load(predpred))
1346                 return;
1347
1348         /* the load is sign extending the upper bits, so we only need the conv
1349          * if it shrinks the mode */
1350         load_mode = get_ia32_ls_mode(predpred);
1351         conv_mode = get_ia32_ls_mode(node);
1352         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1353                 return;
1354
1355         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1356                 /* change the load if it has only 1 user */
1357                 if(get_irn_n_edges(pred) == 1) {
1358                         ir_mode *newmode;
1359                         if(get_mode_sign(conv_mode)) {
1360                                 newmode = find_signed_mode(load_mode);
1361                         } else {
1362                                 newmode = find_unsigned_mode(load_mode);
1363                         }
1364                         assert(newmode != NULL);
1365                         set_ia32_ls_mode(predpred, newmode);
1366                 } else {
1367                         /* otherwise we have to keep the conv */
1368                         return;
1369                 }
1370         }
1371
1372         /* kill the conv */
1373         exchange(node, pred);
1374 }
1375
1376 static void optimize_conv_conv(ir_node *node)
1377 {
1378         ir_node *pred_proj, *pred, *result_conv;
1379         ir_mode *pred_mode, *conv_mode;
1380         int      conv_mode_bits;
1381         int      pred_mode_bits;
1382
1383         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1384                 return;
1385
1386         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1387         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1388         if(is_Proj(pred_proj))
1389                 pred = get_Proj_pred(pred_proj);
1390         else
1391                 pred = pred_proj;
1392
1393         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1394                 return;
1395
1396         /* we know that after a conv, the upper bits are sign extended
1397          * so we only need the 2nd conv if it shrinks the mode */
1398         conv_mode      = get_ia32_ls_mode(node);
1399         conv_mode_bits = get_mode_size_bits(conv_mode);
1400         pred_mode      = get_ia32_ls_mode(pred);
1401         pred_mode_bits = get_mode_size_bits(pred_mode);
1402
1403         if(conv_mode_bits == pred_mode_bits
1404                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1405                 result_conv = pred_proj;
1406         } else if(conv_mode_bits <= pred_mode_bits) {
1407                 /* if 2nd conv is smaller then first conv, then we can always take the
1408                  * 2nd conv */
1409                 if(get_irn_n_edges(pred_proj) == 1) {
1410                         result_conv = pred_proj;
1411                         set_ia32_ls_mode(pred, conv_mode);
1412
1413                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1414                         if (get_mode_size_bits(conv_mode) == 8) {
1415                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1416                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1417                         }
1418                 } else {
1419                         /* we don't want to end up with 2 loads, so we better do nothing */
1420                         if(get_irn_mode(pred) == mode_T) {
1421                                 return;
1422                         }
1423
1424                         result_conv = exact_copy(pred);
1425                         set_ia32_ls_mode(result_conv, conv_mode);
1426
1427                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1428                         if (get_mode_size_bits(conv_mode) == 8) {
1429                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1430                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1431                         }
1432                 }
1433         } else {
1434                 /* if both convs have the same sign, then we can take the smaller one */
1435                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1436                         result_conv = pred_proj;
1437                 } else {
1438                         /* no optimisation possible if smaller conv is sign-extend */
1439                         if(mode_is_signed(pred_mode)) {
1440                                 return;
1441                         }
1442                         /* we can take the smaller conv if it is unsigned */
1443                         result_conv = pred_proj;
1444                 }
1445         }
1446
1447         /* Some user (like Phis) won't be happy if we change the mode. */
1448         set_irn_mode(result_conv, get_irn_mode(node));
1449
1450         /* kill the conv */
1451         exchange(node, result_conv);
1452
1453         if(get_irn_n_edges(pred_proj) == 0) {
1454                 kill_node(pred_proj);
1455                 if(pred != pred_proj)
1456                         kill_node(pred);
1457         }
1458         optimize_conv_conv(result_conv);
1459 }
1460
1461 static void optimize_node(ir_node *node, void *env)
1462 {
1463         (void) env;
1464
1465         optimize_load_conv(node);
1466         optimize_conv_store(node);
1467         optimize_conv_conv(node);
1468 }
1469
1470 /**
1471  * Performs conv and address mode optimization.
1472  */
1473 void ia32_optimize_graph(ia32_code_gen_t *cg)
1474 {
1475         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1476
1477         if (cg->dump)
1478                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1479 }
1480
1481 void ia32_init_optimize(void)
1482 {
1483         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1484 }