nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "irprog_t.h"
  32 #include "ircons.h"
  33 #include "irtools.h"
  34 #include "firm_types.h"
  35 #include "iredges.h"
  36 #include "tv.h"
  37 #include "irgmod.h"
  38 #include "irgwalk.h"
  39 #include "height.h"
  40 #include "irbitset.h"
  41 #include "irprintf.h"
  42 #include "error.h"
  43
  44 #include "../be_t.h"
  45 #include "../beabi.h"
  46 #include "../benode_t.h"
  47 #include "../besched_t.h"
  48 #include "../bepeephole.h"
  49
  50 #include "ia32_new_nodes.h"
  51 #include "ia32_optimize.h"
  52 #include "bearch_ia32_t.h"
  53 #include "gen_ia32_regalloc_if.h"
  54 #include "ia32_transform.h"
  55 #include "ia32_dbg_stat.h"
  56 #include "ia32_util.h"
  57 #include "ia32_architecture.h"
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static const arch_env_t *arch_env;
  62 static ia32_code_gen_t  *cg;
  63
  64 static void peephole_IncSP_IncSP(ir_node *node);
  65
  66 #if 0
  67 static void peephole_ia32_Store_IncSP_to_push(ir_node *node)
  68 {
  69         ir_node  *base  = get_irn_n(node, n_ia32_Store_base);
  70         ir_node  *index = get_irn_n(node, n_ia32_Store_index);
  71         ir_node  *mem   = get_irn_n(node, n_ia32_Store_mem);
  72         ir_node  *incsp = base;
  73         ir_node  *val;
  74         ir_node  *noreg;
  75         ir_graph *irg;
  76         ir_node  *block;
  77         dbg_info *dbgi;
  78         ir_mode  *mode;
  79         ir_node  *push;
  80         ir_node  *proj;
  81         int       offset;
  82         int       node_offset;
  83
  84         /* nomem inidicates the store doesn't alias with anything else */
  85         if(!is_NoMem(mem))
  86                 return;
  87
  88         /* find an IncSP in front of us, we might have to skip barriers for this */
  89         while(is_Proj(incsp)) {
  90                 ir_node *proj_pred = get_Proj_pred(incsp);
  91                 if(!be_is_Barrier(proj_pred))
  92                         return;
  93                 incsp = get_irn_n(proj_pred, get_Proj_proj(incsp));
  94         }
  95         if(!be_is_IncSP(incsp))
  96                 return;
  97
  98         peephole_IncSP_IncSP(incsp);
  99
 100         /* must be in the same block */
 101         if(get_nodes_block(incsp) != get_nodes_block(node))
 102                 return;
 103
 104         if(!is_ia32_NoReg_GP(index) || get_ia32_am_sc(node) != NULL) {
 105                 panic("Invalid storeAM found (%+F)", node);
 106         }
 107
 108         /* we should be the store to the end of the stackspace */
 109         offset      = be_get_IncSP_offset(incsp);
 110         mode        = get_ia32_ls_mode(node);
 111         node_offset = get_ia32_am_offs_int(node);
 112         if(node_offset != offset - get_mode_size_bytes(mode))
 113                 return;
 114
 115         /* we can use a push instead of the store */
 116         irg   = current_ir_graph;
 117         block = get_nodes_block(node);
 118         dbgi  = get_irn_dbg_info(node);
 119         noreg = ia32_new_NoReg_gp(cg);
 120         base  = be_get_IncSP_pred(incsp);
 121         val   = get_irn_n(node, n_ia32_Store_val);
 122         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, mem, base, val);
 123
 124         proj  = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 125
 126         be_set_IncSP_offset(incsp, offset - get_mode_size_bytes(mode));
 127
 128         sched_add_before(node, push);
 129         sched_remove(node);
 130
 131         be_peephole_before_exchange(node, proj);
 132         exchange(node, proj);
 133         be_peephole_after_exchange(proj);
 134 }
 135
 136 static void peephole_ia32_Store(ir_node *node)
 137 {
 138         peephole_ia32_Store_IncSP_to_push(node);
 139 }
 140 #endif
 141
 142 static int produces_zero_flag(ir_node *node, int pn)
 143 {
 144         ir_node                     *count;
 145         const ia32_immediate_attr_t *imm_attr;
 146
 147         if(!is_ia32_irn(node))
 148                 return 0;
 149
 150         if(pn >= 0) {
 151                 if(pn != pn_ia32_res)
 152                         return 0;
 153         }
 154
 155         switch(get_ia32_irn_opcode(node)) {
 156         case iro_ia32_Add:
 157         case iro_ia32_Adc:
 158         case iro_ia32_And:
 159         case iro_ia32_Or:
 160         case iro_ia32_Xor:
 161         case iro_ia32_Sub:
 162         case iro_ia32_Sbb:
 163         case iro_ia32_Neg:
 164         case iro_ia32_Inc:
 165         case iro_ia32_Dec:
 166                 return 1;
 167
 168         case iro_ia32_ShlD:
 169         case iro_ia32_ShrD:
 170         case iro_ia32_Shl:
 171         case iro_ia32_Shr:
 172         case iro_ia32_Sar:
 173                 assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 174                 assert(n_ia32_Shl_count == n_ia32_Shr_count
 175                                 && n_ia32_Shl_count == n_ia32_Sar_count);
 176                 if(is_ia32_ShlD(node) || is_ia32_ShrD(node)) {
 177                         count = get_irn_n(node, n_ia32_ShlD_count);
 178                 } else {
 179                         count = get_irn_n(node, n_ia32_Shl_count);
 180                 }
 181                 /* when shift count is zero the flags are not affected, so we can only
 182                  * do this for constants != 0 */
 183                 if(!is_ia32_Immediate(count))
 184                         return 0;
 185
 186                 imm_attr = get_ia32_immediate_attr_const(count);
 187                 if(imm_attr->symconst != NULL)
 188                         return 0;
 189                 if((imm_attr->offset & 0x1f) == 0)
 190                         return 0;
 191                 return 1;
 192
 193         default:
 194                 break;
 195         }
 196         return 0;
 197 }
 198
 199 static ir_node *turn_into_mode_t(ir_node *node)
 200 {
 201         ir_node               *block;
 202         ir_node               *res_proj;
 203         ir_node               *new_node;
 204         const arch_register_t *reg;
 205
 206         if(get_irn_mode(node) == mode_T)
 207                 return node;
 208
 209         assert(get_irn_mode(node) == mode_Iu);
 210
 211         new_node = exact_copy(node);
 212         set_irn_mode(new_node, mode_T);
 213
 214         block    = get_nodes_block(new_node);
 215         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 216                               pn_ia32_res);
 217
 218         reg = arch_get_irn_register(arch_env, node);
 219         arch_set_irn_register(arch_env, res_proj, reg);
 220
 221         be_peephole_before_exchange(node, res_proj);
 222         sched_add_before(node, new_node);
 223         sched_remove(node);
 224         exchange(node, res_proj);
 225         be_peephole_after_exchange(res_proj);
 226
 227         return new_node;
 228 }
 229
 230 static void peephole_ia32_Test(ir_node *node)
 231 {
 232         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 233         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 234         ir_node *flags_proj;
 235         ir_node *block;
 236         ir_mode *flags_mode;
 237         int      pn    = -1;
 238         ir_node *schedpoint;
 239         const ir_edge_t       *edge;
 240
 241         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 242                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 243
 244         /* we need a test for 0 */
 245         if(left != right)
 246                 return;
 247
 248         block = get_nodes_block(node);
 249         if(get_nodes_block(left) != block)
 250                 return;
 251
 252         if(is_Proj(left)) {
 253                 pn   = get_Proj_proj(left);
 254                 left = get_Proj_pred(left);
 255         }
 256
 257         /* happens rarely, but if it does code will panic' */
 258         if (is_ia32_Unknown_GP(left))
 259                 return;
 260
 261         /* walk schedule up and abort when we find left or some other node destroys
 262            the flags */
 263         schedpoint = sched_prev(node);
 264         while(schedpoint != left) {
 265                 schedpoint = sched_prev(schedpoint);
 266                 if(arch_irn_is(arch_env, schedpoint, modify_flags))
 267                         return;
 268                 if(schedpoint == block)
 269                         panic("couldn't find left");
 270         }
 271
 272         /* make sure only Lg/Eq tests are used */
 273         foreach_out_edge(node, edge) {
 274                 ir_node *user = get_edge_src_irn(edge);
 275                 int      pnc  = get_ia32_condcode(user);
 276
 277                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 278                         return;
 279                 }
 280         }
 281
 282         if(!produces_zero_flag(left, pn))
 283                 return;
 284
 285         left = turn_into_mode_t(left);
 286
 287         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 288         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 289                                 pn_ia32_flags);
 290         arch_set_irn_register(arch_env, flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 291
 292         assert(get_irn_mode(node) != mode_T);
 293
 294         be_peephole_before_exchange(node, flags_proj);
 295         exchange(node, flags_proj);
 296         sched_remove(node);
 297         be_peephole_after_exchange(flags_proj);
 298 }
 299
 300 // only optimize up to 48 stores behind IncSPs
 301 #define MAXPUSH_OPTIMIZE        48
 302
 303 /**
 304  * Tries to create pushs from IncSP,Store combinations.
 305  * The Stores are replaced by Push's, the IncSP is modified
 306  * (possibly into IncSP 0, but not removed).
 307  */
 308 static void peephole_IncSP_Store_to_push(ir_node *irn)
 309 {
 310         int i;
 311         int offset;
 312         ir_node *node;
 313         ir_node *stores[MAXPUSH_OPTIMIZE];
 314         ir_node *block = get_nodes_block(irn);
 315         ir_graph *irg = cg->irg;
 316         ir_node *curr_sp;
 317         ir_mode *spmode = get_irn_mode(irn);
 318
 319         memset(stores, 0, sizeof(stores));
 320
 321         assert(be_is_IncSP(irn));
 322
 323         offset = be_get_IncSP_offset(irn);
 324         if (offset < 4)
 325                 return;
 326
 327         /*
 328          * We first walk the schedule after the IncSP node as long as we find
 329          * suitable stores that could be transformed to a push.
 330          * We save them into the stores array which is sorted by the frame offset/4
 331          * attached to the node
 332          */
 333         for(node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 334                 ir_node *mem;
 335                 int offset;
 336                 int storeslot;
 337
 338                 // it has to be a store
 339                 if(!is_ia32_Store(node))
 340                         break;
 341
 342                 // it has to use our sp value
 343                 if(get_irn_n(node, n_ia32_base) != irn)
 344                         continue;
 345                 // store has to be attached to NoMem
 346                 mem = get_irn_n(node, n_ia32_mem);
 347                 if(!is_NoMem(mem)) {
 348                         continue;
 349                 }
 350
 351                 /* unfortunately we can't support the full AMs possible for push at the
 352                  * moment. TODO: fix this */
 353                 if(get_ia32_am_scale(node) > 0 || !is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 354                         break;
 355
 356                 offset = get_ia32_am_offs_int(node);
 357
 358                 storeslot = offset / 4;
 359                 if(storeslot >= MAXPUSH_OPTIMIZE)
 360                         continue;
 361
 362                 // storing into the same slot twice is bad (and shouldn't happen...)
 363                 if(stores[storeslot] != NULL)
 364                         break;
 365
 366                 // storing at half-slots is bad
 367                 if(offset % 4 != 0)
 368                         break;
 369
 370                 stores[storeslot] = node;
 371         }
 372
 373         curr_sp = be_get_IncSP_pred(irn);
 374
 375         // walk the stores in inverse order and create pushs for them
 376         i = (offset / 4) - 1;
 377         if(i >= MAXPUSH_OPTIMIZE) {
 378                 i = MAXPUSH_OPTIMIZE - 1;
 379         }
 380
 381         for( ; i >= 0; --i) {
 382                 const arch_register_t *spreg;
 383                 ir_node *push;
 384                 ir_node *val, *mem, *mem_proj;
 385                 ir_node *store = stores[i];
 386                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 387
 388                 if(store == NULL || is_Bad(store))
 389                         break;
 390
 391                 val = get_irn_n(store, n_ia32_unary_op);
 392                 mem = get_irn_n(store, n_ia32_mem);
 393                 spreg = arch_get_irn_register(cg->arch_env, curr_sp);
 394
 395                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, curr_sp, val);
 396
 397                 sched_add_before(irn, push);
 398
 399                 // create stackpointer proj
 400                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 401                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
 402
 403                 // create memory proj
 404                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 405
 406                 // use the memproj now
 407                 exchange(store, mem_proj);
 408
 409                 // we can remove the store now
 410                 sched_remove(store);
 411
 412                 offset -= 4;
 413         }
 414
 415         be_set_IncSP_offset(irn, offset);
 416         be_set_IncSP_pred(irn, curr_sp);
 417 }
 418
 419 /**
 420  * Tries to optimize two following IncSP.
 421  */
 422 static void peephole_IncSP_IncSP(ir_node *node)
 423 {
 424         int      pred_offs;
 425         int      curr_offs;
 426         int      offs;
 427         ir_node *pred = be_get_IncSP_pred(node);
 428         ir_node *predpred;
 429
 430         if(!be_is_IncSP(pred))
 431                 return;
 432
 433         if(get_irn_n_edges(pred) > 1)
 434                 return;
 435
 436         pred_offs = be_get_IncSP_offset(pred);
 437         curr_offs = be_get_IncSP_offset(node);
 438
 439         if(pred_offs == BE_STACK_FRAME_SIZE_EXPAND) {
 440                 if(curr_offs != BE_STACK_FRAME_SIZE_SHRINK) {
 441                         return;
 442                 }
 443                 offs = 0;
 444         } else if(pred_offs == BE_STACK_FRAME_SIZE_SHRINK) {
 445                 if(curr_offs != BE_STACK_FRAME_SIZE_EXPAND) {
 446                         return;
 447                 }
 448                 offs = 0;
 449         } else if(curr_offs == BE_STACK_FRAME_SIZE_EXPAND
 450                         || curr_offs == BE_STACK_FRAME_SIZE_SHRINK) {
 451                 return;
 452         } else {
 453                 offs = curr_offs + pred_offs;
 454         }
 455
 456         /* add pred offset to ours and remove pred IncSP */
 457         be_set_IncSP_offset(node, offs);
 458
 459         predpred = be_get_IncSP_pred(pred);
 460         be_peephole_before_exchange(pred, predpred);
 461
 462         /* rewire dependency edges */
 463         edges_reroute_kind(pred, predpred, EDGE_KIND_DEP, current_ir_graph);
 464         be_set_IncSP_pred(node, predpred);
 465         sched_remove(pred);
 466         be_kill_node(pred);
 467
 468         be_peephole_after_exchange(predpred);
 469 }
 470
 471 /**
 472  * Find a free GP register if possible, else return NULL.
 473  */
 474 static const arch_register_t *get_free_gp_reg(void)
 475 {
 476         int i;
 477
 478         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 479                 const arch_register_t *reg = &ia32_gp_regs[i];
 480                 if(arch_register_type_is(reg, ignore))
 481                         continue;
 482
 483                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 484                         return &ia32_gp_regs[i];
 485         }
 486
 487         return NULL;
 488 }
 489
 490 static void peephole_be_IncSP(ir_node *node)
 491 {
 492         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 493         const arch_register_t *reg;
 494         ir_graph              *irg;
 495         dbg_info              *dbgi;
 496         ir_node               *block;
 497         ir_node               *keep;
 498         ir_node               *val;
 499         ir_node               *pop, *pop2;
 500         ir_node               *noreg;
 501         ir_node               *stack;
 502         int                    offset;
 503
 504         /* first optimize incsp->incsp combinations */
 505         peephole_IncSP_IncSP(node);
 506
 507         /* transform IncSP->Store combinations to Push where possible */
 508         peephole_IncSP_Store_to_push(node);
 509
 510         if (arch_get_irn_register(arch_env, node) != esp)
 511                 return;
 512
 513         /* replace IncSP -4 by Pop freereg when possible */
 514         offset = be_get_IncSP_offset(node);
 515         if (!(offset == -4 && !ia32_cg_config.use_add_esp_4) &&
 516             !(offset == -8 && !ia32_cg_config.use_add_esp_8) &&
 517             !(offset == +4 && !ia32_cg_config.use_sub_esp_4) &&
 518             !(offset == +8 && !ia32_cg_config.use_sub_esp_8))
 519                 return;
 520
 521         if (offset < 0) {
 522                 /* we need a free register for pop */
 523                 reg = get_free_gp_reg();
 524                 if(reg == NULL)
 525                         return;
 526
 527                 irg   = current_ir_graph;
 528                 dbgi  = get_irn_dbg_info(node);
 529                 block = get_nodes_block(node);
 530                 noreg = ia32_new_NoReg_gp(cg);
 531                 stack = be_get_IncSP_pred(node);
 532                 pop   = new_rd_ia32_Pop(dbgi, irg, block, noreg, noreg, new_NoMem(), stack);
 533
 534                 stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 535                 arch_set_irn_register(arch_env, stack, esp);
 536                 val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 537                 arch_set_irn_register(arch_env, val, reg);
 538
 539                 sched_add_before(node, pop);
 540
 541                 keep = sched_next(node);
 542                 if (!be_is_Keep(keep)) {
 543                         ir_node *in[1];
 544                         in[0] = val;
 545                         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 546                         sched_add_before(node, keep);
 547                 } else {
 548                         be_Keep_add_node(keep, &ia32_reg_classes[CLASS_ia32_gp], val);
 549                 }
 550
 551                 if (offset == -8) {
 552                         pop2  = new_rd_ia32_Pop(dbgi, irg, block, noreg, noreg, new_NoMem(), stack);
 553
 554                         stack = new_r_Proj(irg, block, pop2, mode_Iu, pn_ia32_Pop_stack);
 555                         arch_set_irn_register(arch_env, stack, esp);
 556                         val   = new_r_Proj(irg, block, pop2, mode_Iu, pn_ia32_Pop_res);
 557                         arch_set_irn_register(arch_env, val, reg);
 558
 559                         sched_add_after(pop, pop2);
 560                         be_Keep_add_node(keep, &ia32_reg_classes[CLASS_ia32_gp], val);
 561                 }
 562         } else {
 563                 /* NIY */
 564                 return;
 565         }
 566
 567         be_peephole_before_exchange(node, stack);
 568         sched_remove(node);
 569         exchange(node, stack);
 570         be_peephole_after_exchange(stack);
 571 }
 572
 573 /**
 574  * Peephole optimisation for ia32_Const's
 575  */
 576 static void peephole_ia32_Const(ir_node *node)
 577 {
 578         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 579         const arch_register_t       *reg;
 580         ir_graph                    *irg = current_ir_graph;
 581         ir_node                     *block;
 582         dbg_info                    *dbgi;
 583         ir_node                     *produceval;
 584         ir_node                     *xor;
 585         ir_node                     *noreg;
 586
 587         /* try to transform a mov 0, reg to xor reg reg */
 588         if(attr->offset != 0 || attr->symconst != NULL)
 589                 return;
 590         /* xor destroys the flags, so no-one must be using them */
 591         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 592                 return;
 593
 594         reg = arch_get_irn_register(arch_env, node);
 595         assert(be_peephole_get_reg_value(reg) == NULL);
 596
 597         /* create xor(produceval, produceval) */
 598         block      = get_nodes_block(node);
 599         dbgi       = get_irn_dbg_info(node);
 600         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 601         arch_set_irn_register(arch_env, produceval, reg);
 602
 603         noreg = ia32_new_NoReg_gp(cg);
 604         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 605                                 produceval, produceval);
 606         arch_set_irn_register(arch_env, xor, reg);
 607
 608         sched_add_before(node, produceval);
 609         sched_add_before(node, xor);
 610
 611         be_peephole_before_exchange(node, xor);
 612         exchange(node, xor);
 613         sched_remove(node);
 614         be_peephole_after_exchange(xor);
 615 }
 616
 617 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 618 {
 619         return node == cg->noreg_gp;
 620 }
 621
 622 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
 623 {
 624         ir_graph *irg         = current_ir_graph;
 625         ir_node  *start_block = get_irg_start_block(irg);
 626         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 627                                                       0, val);
 628         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 629
 630         return immediate;
 631 }
 632
 633 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
 634                                          const ir_node *node)
 635 {
 636         ir_graph  *irg     = get_irn_irg(node);
 637         ir_node   *block   = get_nodes_block(node);
 638         int        offset  = get_ia32_am_offs_int(node);
 639         int        sc_sign = is_ia32_am_sc_sign(node);
 640         ir_entity *entity  = get_ia32_am_sc(node);
 641         ir_node   *res;
 642
 643         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 644         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
 645         return res;
 646 }
 647
 648 static int is_am_one(const ir_node *node)
 649 {
 650         int        offset  = get_ia32_am_offs_int(node);
 651         ir_entity *entity  = get_ia32_am_sc(node);
 652
 653         return offset == 1 && entity == NULL;
 654 }
 655
 656 static int is_am_minus_one(const ir_node *node)
 657 {
 658         int        offset  = get_ia32_am_offs_int(node);
 659         ir_entity *entity  = get_ia32_am_sc(node);
 660
 661         return offset == -1 && entity == NULL;
 662 }
 663
 664 /**
 665  * Transforms a LEA into an Add or SHL if possible.
 666  */
 667 static void peephole_ia32_Lea(ir_node *node)
 668 {
 669         const arch_env_t      *arch_env = cg->arch_env;
 670         ir_graph              *irg      = current_ir_graph;
 671         ir_node               *base;
 672         ir_node               *index;
 673         const arch_register_t *base_reg;
 674         const arch_register_t *index_reg;
 675         const arch_register_t *out_reg;
 676         int                    scale;
 677         int                    has_immediates;
 678         ir_node               *op1;
 679         ir_node               *op2;
 680         dbg_info              *dbgi;
 681         ir_node               *block;
 682         ir_node               *res;
 683         ir_node               *noreg;
 684         ir_node               *nomem;
 685
 686         assert(is_ia32_Lea(node));
 687
 688         /* we can only do this if are allowed to globber the flags */
 689         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 690                 return;
 691
 692         base  = get_irn_n(node, n_ia32_Lea_base);
 693         index = get_irn_n(node, n_ia32_Lea_index);
 694
 695         if(is_noreg(cg, base)) {
 696                 base     = NULL;
 697                 base_reg = NULL;
 698         } else {
 699                 base_reg = arch_get_irn_register(arch_env, base);
 700         }
 701         if(is_noreg(cg, index)) {
 702                 index     = NULL;
 703                 index_reg = NULL;
 704         } else {
 705                 index_reg = arch_get_irn_register(arch_env, index);
 706         }
 707
 708         if(base == NULL && index == NULL) {
 709                 /* we shouldn't construct these in the first place... */
 710 #ifdef DEBUG_libfirm
 711                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 712 #endif
 713                 return;
 714         }
 715
 716         out_reg = arch_get_irn_register(arch_env, node);
 717         scale   = get_ia32_am_scale(node);
 718         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 719         /* check if we have immediates values (frame entities should already be
 720          * expressed in the offsets) */
 721         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 722                 has_immediates = 1;
 723         } else {
 724                 has_immediates = 0;
 725         }
 726
 727         /* we can transform leas where the out register is the same as either the
 728          * base or index register back to an Add or Shl */
 729         if(out_reg == base_reg) {
 730                 if(index == NULL) {
 731 #ifdef DEBUG_libfirm
 732                         if(!has_immediates) {
 733                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 734                                            "just a copy\n");
 735                         }
 736 #endif
 737                         op1 = base;
 738                         goto make_add_immediate;
 739                 }
 740                 if(scale == 0 && !has_immediates) {
 741                         op1 = base;
 742                         op2 = index;
 743                         goto make_add;
 744                 }
 745                 /* can't create an add */
 746                 return;
 747         } else if(out_reg == index_reg) {
 748                 if(base == NULL) {
 749                         if(has_immediates && scale == 0) {
 750                                 op1 = index;
 751                                 goto make_add_immediate;
 752                         } else if(!has_immediates && scale > 0) {
 753                                 op1 = index;
 754                                 op2 = create_immediate_from_int(cg, scale);
 755                                 goto make_shl;
 756                         } else if(!has_immediates) {
 757 #ifdef DEBUG_libfirm
 758                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 759                                            "just a copy\n");
 760 #endif
 761                         }
 762                 } else if(scale == 0 && !has_immediates) {
 763                         op1 = index;
 764                         op2 = base;
 765                         goto make_add;
 766                 }
 767                 /* can't create an add */
 768                 return;
 769         } else {
 770                 /* can't create an add */
 771                 return;
 772         }
 773
 774 make_add_immediate:
 775         if(ia32_cg_config.use_incdec) {
 776                 if(is_am_one(node)) {
 777                         dbgi  = get_irn_dbg_info(node);
 778                         block = get_nodes_block(node);
 779                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
 780                         arch_set_irn_register(arch_env, res, out_reg);
 781                         goto exchange;
 782                 }
 783                 if(is_am_minus_one(node)) {
 784                         dbgi  = get_irn_dbg_info(node);
 785                         block = get_nodes_block(node);
 786                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
 787                         arch_set_irn_register(arch_env, res, out_reg);
 788                         goto exchange;
 789                 }
 790         }
 791         op2 = create_immediate_from_am(cg, node);
 792
 793 make_add:
 794         dbgi  = get_irn_dbg_info(node);
 795         block = get_nodes_block(node);
 796         noreg = ia32_new_NoReg_gp(cg);
 797         nomem = new_NoMem();
 798         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
 799         arch_set_irn_register(arch_env, res, out_reg);
 800         set_ia32_commutative(res);
 801         goto exchange;
 802
 803 make_shl:
 804         dbgi  = get_irn_dbg_info(node);
 805         block = get_nodes_block(node);
 806         noreg = ia32_new_NoReg_gp(cg);
 807         nomem = new_NoMem();
 808         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
 809         arch_set_irn_register(arch_env, res, out_reg);
 810         goto exchange;
 811
 812 exchange:
 813         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
 814
 815         /* add new ADD/SHL to schedule */
 816         DBG_OPT_LEA2ADD(node, res);
 817
 818         /* exchange the Add and the LEA */
 819         be_peephole_before_exchange(node, res);
 820         sched_add_before(node, res);
 821         sched_remove(node);
 822         exchange(node, res);
 823         be_peephole_after_exchange(res);
 824 }
 825
 826 /**
 827  * Register a peephole optimisation function.
 828  */
 829 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
 830         assert(op->ops.generic == NULL);
 831         op->ops.generic = (void*) func;
 832 }
 833
 834 /* Perform peephole-optimizations. */
 835 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
 836 {
 837         cg       = new_cg;
 838         arch_env = cg->arch_env;
 839
 840         /* register peephole optimisations */
 841         clear_irp_opcodes_generic_func();
 842         register_peephole_optimisation(op_ia32_Const, peephole_ia32_Const);
 843         //register_peephole_optimisation(op_ia32_Store, peephole_ia32_Store);
 844         register_peephole_optimisation(op_be_IncSP, peephole_be_IncSP);
 845         register_peephole_optimisation(op_ia32_Lea, peephole_ia32_Lea);
 846         register_peephole_optimisation(op_ia32_Test, peephole_ia32_Test);
 847         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
 848
 849         be_peephole_opt(cg->birg);
 850 }
 851
 852 /**
 853  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
 854  * all it's Projs are removed as well.
 855  * @param irn  The irn to be removed from schedule
 856  */
 857 static INLINE void try_kill(ir_node *node)
 858 {
 859         if(get_irn_mode(node) == mode_T) {
 860                 const ir_edge_t *edge, *next;
 861                 foreach_out_edge_safe(node, edge, next) {
 862                         ir_node *proj = get_edge_src_irn(edge);
 863                         try_kill(proj);
 864                 }
 865         }
 866
 867         if(get_irn_n_edges(node) != 0)
 868                 return;
 869
 870         if (sched_is_scheduled(node)) {
 871                 sched_remove(node);
 872         }
 873
 874         be_kill_node(node);
 875 }
 876
 877 static void optimize_conv_store(ir_node *node)
 878 {
 879         ir_node *pred;
 880         ir_node *pred_proj;
 881         ir_mode *conv_mode;
 882         ir_mode *store_mode;
 883
 884         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
 885                 return;
 886
 887         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
 888         pred_proj = get_irn_n(node, n_ia32_Store_val);
 889         if(is_Proj(pred_proj)) {
 890                 pred = get_Proj_pred(pred_proj);
 891         } else {
 892                 pred = pred_proj;
 893         }
 894         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
 895                 return;
 896         if(get_ia32_op_type(pred) != ia32_Normal)
 897                 return;
 898
 899         /* the store only stores the lower bits, so we only need the conv
 900          * it it shrinks the mode */
 901         conv_mode  = get_ia32_ls_mode(pred);
 902         store_mode = get_ia32_ls_mode(node);
 903         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
 904                 return;
 905
 906         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
 907         if(get_irn_n_edges(pred_proj) == 0) {
 908                 be_kill_node(pred_proj);
 909                 if(pred != pred_proj)
 910                         be_kill_node(pred);
 911         }
 912 }
 913
 914 static void optimize_load_conv(ir_node *node)
 915 {
 916         ir_node *pred, *predpred;
 917         ir_mode *load_mode;
 918         ir_mode *conv_mode;
 919
 920         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
 921                 return;
 922
 923         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
 924         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
 925         if(!is_Proj(pred))
 926                 return;
 927
 928         predpred = get_Proj_pred(pred);
 929         if(!is_ia32_Load(predpred))
 930                 return;
 931
 932         /* the load is sign extending the upper bits, so we only need the conv
 933          * if it shrinks the mode */
 934         load_mode = get_ia32_ls_mode(predpred);
 935         conv_mode = get_ia32_ls_mode(node);
 936         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
 937                 return;
 938
 939         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
 940                 /* change the load if it has only 1 user */
 941                 if(get_irn_n_edges(pred) == 1) {
 942                         ir_mode *newmode;
 943                         if(get_mode_sign(conv_mode)) {
 944                                 newmode = find_signed_mode(load_mode);
 945                         } else {
 946                                 newmode = find_unsigned_mode(load_mode);
 947                         }
 948                         assert(newmode != NULL);
 949                         set_ia32_ls_mode(predpred, newmode);
 950                 } else {
 951                         /* otherwise we have to keep the conv */
 952                         return;
 953                 }
 954         }
 955
 956         /* kill the conv */
 957         exchange(node, pred);
 958 }
 959
 960 static void optimize_conv_conv(ir_node *node)
 961 {
 962         ir_node *pred_proj, *pred, *result_conv;
 963         ir_mode *pred_mode, *conv_mode;
 964         int      conv_mode_bits;
 965         int      pred_mode_bits;
 966
 967         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
 968                 return;
 969
 970         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
 971         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
 972         if(is_Proj(pred_proj))
 973                 pred = get_Proj_pred(pred_proj);
 974         else
 975                 pred = pred_proj;
 976
 977         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
 978                 return;
 979
 980         /* we know that after a conv, the upper bits are sign extended
 981          * so we only need the 2nd conv if it shrinks the mode */
 982         conv_mode      = get_ia32_ls_mode(node);
 983         conv_mode_bits = get_mode_size_bits(conv_mode);
 984         pred_mode      = get_ia32_ls_mode(pred);
 985         pred_mode_bits = get_mode_size_bits(pred_mode);
 986
 987         if(conv_mode_bits == pred_mode_bits
 988                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
 989                 result_conv = pred_proj;
 990         } else if(conv_mode_bits <= pred_mode_bits) {
 991                 /* if 2nd conv is smaller then first conv, then we can always take the
 992                  * 2nd conv */
 993                 if(get_irn_n_edges(pred_proj) == 1) {
 994                         result_conv = pred_proj;
 995                         set_ia32_ls_mode(pred, conv_mode);
 996
 997                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
 998                         if (get_mode_size_bits(conv_mode) == 8) {
 999                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1000                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1001                         }
1002                 } else {
1003                         /* we don't want to end up with 2 loads, so we better do nothing */
1004                         if(get_irn_mode(pred) == mode_T) {
1005                                 return;
1006                         }
1007
1008                         result_conv = exact_copy(pred);
1009                         set_ia32_ls_mode(result_conv, conv_mode);
1010
1011                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1012                         if (get_mode_size_bits(conv_mode) == 8) {
1013                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1014                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1015                         }
1016                 }
1017         } else {
1018                 /* if both convs have the same sign, then we can take the smaller one */
1019                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1020                         result_conv = pred_proj;
1021                 } else {
1022                         /* no optimisation possible if smaller conv is sign-extend */
1023                         if(mode_is_signed(pred_mode)) {
1024                                 return;
1025                         }
1026                         /* we can take the smaller conv if it is unsigned */
1027                         result_conv = pred_proj;
1028                 }
1029         }
1030
1031         /* kill the conv */
1032         exchange(node, result_conv);
1033
1034         if(get_irn_n_edges(pred_proj) == 0) {
1035                 be_kill_node(pred_proj);
1036                 if(pred != pred_proj)
1037                         be_kill_node(pred);
1038         }
1039         optimize_conv_conv(result_conv);
1040 }
1041
1042 static void optimize_node(ir_node *node, void *env)
1043 {
1044         (void) env;
1045
1046         optimize_load_conv(node);
1047         optimize_conv_store(node);
1048         optimize_conv_conv(node);
1049 }
1050
1051 /**
1052  * Performs conv and address mode optimization.
1053  */
1054 void ia32_optimize_graph(ia32_code_gen_t *cg)
1055 {
1056         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1057
1058         if (cg->dump)
1059                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1060 }
1061
1062 void ia32_init_optimize(void)
1063 {
1064         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1065 }