nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "irprog_t.h"
  32 #include "ircons.h"
  33 #include "irtools.h"
  34 #include "firm_types.h"
  35 #include "iredges.h"
  36 #include "tv.h"
  37 #include "irgmod.h"
  38 #include "irgwalk.h"
  39 #include "height.h"
  40 #include "irbitset.h"
  41 #include "irprintf.h"
  42 #include "error.h"
  43
  44 #include "../be_t.h"
  45 #include "../beabi.h"
  46 #include "../benode_t.h"
  47 #include "../besched_t.h"
  48 #include "../bepeephole.h"
  49
  50 #include "ia32_new_nodes.h"
  51 #include "ia32_optimize.h"
  52 #include "bearch_ia32_t.h"
  53 #include "gen_ia32_regalloc_if.h"
  54 #include "ia32_common_transform.h"
  55 #include "ia32_transform.h"
  56 #include "ia32_dbg_stat.h"
  57 #include "ia32_util.h"
  58 #include "ia32_architecture.h"
  59
  60 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  61
  62 static const arch_env_t *arch_env;
  63 static ia32_code_gen_t  *cg;
  64
  65 /**
  66  * Returns non-zero if the given node produces
  67  * a zero flag.
  68  *
  69  * @param node  the node to check
  70  * @param pn    if >= 0, the projection number of the used result
  71  */
  72 static int produces_zero_flag(ir_node *node, int pn)
  73 {
  74         ir_node                     *count;
  75         const ia32_immediate_attr_t *imm_attr;
  76
  77         if (!is_ia32_irn(node))
  78                 return 0;
  79
  80         if (pn >= 0) {
  81                 if (pn != pn_ia32_res)
  82                         return 0;
  83         }
  84
  85         switch (get_ia32_irn_opcode(node)) {
  86         case iro_ia32_Add:
  87         case iro_ia32_Adc:
  88         case iro_ia32_And:
  89         case iro_ia32_Or:
  90         case iro_ia32_Xor:
  91         case iro_ia32_Sub:
  92         case iro_ia32_Sbb:
  93         case iro_ia32_Neg:
  94         case iro_ia32_Inc:
  95         case iro_ia32_Dec:
  96                 return 1;
  97
  98         case iro_ia32_ShlD:
  99         case iro_ia32_ShrD:
 100         case iro_ia32_Shl:
 101         case iro_ia32_Shr:
 102         case iro_ia32_Sar:
 103                 assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 104                 assert(n_ia32_Shl_count == n_ia32_Shr_count
 105                                 && n_ia32_Shl_count == n_ia32_Sar_count);
 106                 if (is_ia32_ShlD(node) || is_ia32_ShrD(node)) {
 107                         count = get_irn_n(node, n_ia32_ShlD_count);
 108                 } else {
 109                         count = get_irn_n(node, n_ia32_Shl_count);
 110                 }
 111                 /* when shift count is zero the flags are not affected, so we can only
 112                  * do this for constants != 0 */
 113                 if (!is_ia32_Immediate(count))
 114                         return 0;
 115
 116                 imm_attr = get_ia32_immediate_attr_const(count);
 117                 if (imm_attr->symconst != NULL)
 118                         return 0;
 119                 if ((imm_attr->offset & 0x1f) == 0)
 120                         return 0;
 121                 return 1;
 122
 123         default:
 124                 break;
 125         }
 126         return 0;
 127 }
 128
 129 /**
 130  * If the given node has not mode_T, creates a mode_T version (with a result Proj).
 131  *
 132  * @param node  the node to change
 133  *
 134  * @return the new mode_T node (if the mode was changed) or node itself
 135  */
 136 static ir_node *turn_into_mode_t(ir_node *node)
 137 {
 138         ir_node               *block;
 139         ir_node               *res_proj;
 140         ir_node               *new_node;
 141         const arch_register_t *reg;
 142
 143         if(get_irn_mode(node) == mode_T)
 144                 return node;
 145
 146         assert(get_irn_mode(node) == mode_Iu);
 147
 148         new_node = exact_copy(node);
 149         set_irn_mode(new_node, mode_T);
 150
 151         block    = get_nodes_block(new_node);
 152         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 153                               pn_ia32_res);
 154
 155         reg = arch_get_irn_register(arch_env, node);
 156         arch_set_irn_register(arch_env, res_proj, reg);
 157
 158         sched_add_before(node, new_node);
 159         be_peephole_exchange(node, res_proj);
 160         return new_node;
 161 }
 162
 163 /**
 164  * Replace Cmp(x, 0) by a Test(x, x)
 165  */
 166 static void peephole_ia32_Cmp(ir_node *const node)
 167 {
 168         ir_node                     *right;
 169         ia32_immediate_attr_t const *imm;
 170         dbg_info                    *dbgi;
 171         ir_graph                    *irg;
 172         ir_node                     *block;
 173         ir_node                     *noreg;
 174         ir_node                     *nomem;
 175         ir_node                     *op;
 176         ia32_attr_t           const *attr;
 177         int                          ins_permuted;
 178         int                          cmp_unsigned;
 179         ir_node                     *test;
 180         arch_register_t       const *reg;
 181         ir_edge_t             const *edge;
 182         ir_edge_t             const *tmp;
 183
 184         if (get_ia32_op_type(node) != ia32_Normal)
 185                 return;
 186
 187         right = get_irn_n(node, n_ia32_Cmp_right);
 188         if (!is_ia32_Immediate(right))
 189                 return;
 190
 191         imm = get_ia32_immediate_attr_const(right);
 192         if (imm->symconst != NULL || imm->offset != 0)
 193                 return;
 194
 195         dbgi         = get_irn_dbg_info(node);
 196         irg          = current_ir_graph;
 197         block        = get_nodes_block(node);
 198         noreg        = ia32_new_NoReg_gp(cg);
 199         nomem        = get_irg_no_mem(irg);
 200         op           = get_irn_n(node, n_ia32_Cmp_left);
 201         attr         = get_irn_generic_attr(node);
 202         ins_permuted = attr->data.ins_permuted;
 203         cmp_unsigned = attr->data.cmp_unsigned;
 204
 205         if (is_ia32_Cmp(node)) {
 206                 test = new_rd_ia32_Test(dbgi, irg, block, noreg, noreg, nomem,
 207                                         op, op, ins_permuted, cmp_unsigned);
 208         } else {
 209                 test = new_rd_ia32_Test8Bit(dbgi, irg, block, noreg, noreg, nomem,
 210                                             op, op, ins_permuted, cmp_unsigned);
 211         }
 212         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 213
 214         reg = arch_get_irn_register(arch_env, node);
 215         arch_set_irn_register(arch_env, test, reg);
 216
 217         foreach_out_edge_safe(node, edge, tmp) {
 218                 ir_node *const user = get_edge_src_irn(edge);
 219
 220                 if (is_Proj(user))
 221                         exchange(user, test);
 222         }
 223
 224         sched_add_before(node, test);
 225         be_peephole_exchange(node, test);
 226 }
 227
 228 /**
 229  * Peephole optimization for Test instructions.
 230  * We can remove the Test, if a zero flags was produced which is still
 231  * live.
 232  */
 233 static void peephole_ia32_Test(ir_node *node)
 234 {
 235         ir_node         *left  = get_irn_n(node, n_ia32_Test_left);
 236         ir_node         *right = get_irn_n(node, n_ia32_Test_right);
 237         ir_node         *flags_proj;
 238         ir_node         *block;
 239         ir_mode         *flags_mode;
 240         int              pn    = -1;
 241         ir_node         *schedpoint;
 242         const ir_edge_t *edge;
 243
 244         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 245                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 246
 247         /* we need a test for 0 */
 248         if(left != right)
 249                 return;
 250
 251         block = get_nodes_block(node);
 252         if(get_nodes_block(left) != block)
 253                 return;
 254
 255         if(is_Proj(left)) {
 256                 pn   = get_Proj_proj(left);
 257                 left = get_Proj_pred(left);
 258         }
 259
 260         /* happens rarely, but if it does code will panic' */
 261         if (is_ia32_Unknown_GP(left))
 262                 return;
 263
 264         /* walk schedule up and abort when we find left or some other node destroys
 265            the flags */
 266         schedpoint = sched_prev(node);
 267         while(schedpoint != left) {
 268                 schedpoint = sched_prev(schedpoint);
 269                 if(arch_irn_is(arch_env, schedpoint, modify_flags))
 270                         return;
 271                 if(schedpoint == block)
 272                         panic("couldn't find left");
 273         }
 274
 275         /* make sure only Lg/Eq tests are used */
 276         foreach_out_edge(node, edge) {
 277                 ir_node *user = get_edge_src_irn(edge);
 278                 int      pnc  = get_ia32_condcode(user);
 279
 280                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 281                         return;
 282                 }
 283         }
 284
 285         if(!produces_zero_flag(left, pn))
 286                 return;
 287
 288         left = turn_into_mode_t(left);
 289
 290         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 291         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 292                                 pn_ia32_flags);
 293         arch_set_irn_register(arch_env, flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 294
 295         assert(get_irn_mode(node) != mode_T);
 296
 297         be_peephole_exchange(node, flags_proj);
 298 }
 299
 300 /**
 301  * AMD Athlon works faster when RET is not destination of
 302  * conditional jump or directly preceded by other jump instruction.
 303  * Can be avoided by placing a Rep prefix before the return.
 304  */
 305 static void peephole_ia32_Return(ir_node *node) {
 306         ir_node *block, *irn;
 307
 308         if (!ia32_cg_config.use_pad_return)
 309                 return;
 310
 311         block = get_nodes_block(node);
 312
 313         /* check if this return is the first on the block */
 314         sched_foreach_reverse_from(node, irn) {
 315                 switch (get_irn_opcode(irn)) {
 316                 case beo_Return:
 317                         /* the return node itself, ignore */
 318                         continue;
 319                 case beo_Barrier:
 320                         /* ignore the barrier, no code generated */
 321                         continue;
 322                 case beo_IncSP:
 323                         /* arg, IncSP 0 nodes might occur, ignore these */
 324                         if (be_get_IncSP_offset(irn) == 0)
 325                                 continue;
 326                         return;
 327                 case iro_Phi:
 328                         continue;
 329                 default:
 330                         return;
 331                 }
 332         }
 333
 334         /* ensure, that the 3 byte return is generated */
 335         be_Return_set_emit_pop(node, 1);
 336 }
 337
 338 /* only optimize up to 48 stores behind IncSPs */
 339 #define MAXPUSH_OPTIMIZE        48
 340
 341 /**
 342  * Tries to create Push's from IncSP, Store combinations.
 343  * The Stores are replaced by Push's, the IncSP is modified
 344  * (possibly into IncSP 0, but not removed).
 345  */
 346 static void peephole_IncSP_Store_to_push(ir_node *irn)
 347 {
 348         int              i;
 349         int              maxslot;
 350         int              inc_ofs;
 351         ir_node         *node;
 352         ir_node         *stores[MAXPUSH_OPTIMIZE];
 353         ir_node         *block;
 354         ir_graph        *irg;
 355         ir_node         *curr_sp;
 356         ir_mode         *spmode;
 357         ir_node         *first_push = NULL;
 358         ir_edge_t const *edge;
 359         ir_edge_t const *next;
 360
 361         memset(stores, 0, sizeof(stores));
 362
 363         assert(be_is_IncSP(irn));
 364
 365         inc_ofs = be_get_IncSP_offset(irn);
 366         if (inc_ofs < 4)
 367                 return;
 368
 369         /*
 370          * We first walk the schedule after the IncSP node as long as we find
 371          * suitable Stores that could be transformed to a Push.
 372          * We save them into the stores array which is sorted by the frame offset/4
 373          * attached to the node
 374          */
 375         maxslot = -1;
 376         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 377                 ir_node *mem;
 378                 int offset;
 379                 int storeslot;
 380
 381                 /* it has to be a Store */
 382                 if (!is_ia32_Store(node))
 383                         break;
 384
 385                 /* it has to use our sp value */
 386                 if (get_irn_n(node, n_ia32_base) != irn)
 387                         continue;
 388                 /* Store has to be attached to NoMem */
 389                 mem = get_irn_n(node, n_ia32_mem);
 390                 if (!is_NoMem(mem))
 391                         continue;
 392
 393                 /* unfortunately we can't support the full AMs possible for push at the
 394                  * moment. TODO: fix this */
 395                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 396                         break;
 397
 398                 offset = get_ia32_am_offs_int(node);
 399                 /* we should NEVER access uninitialized stack BELOW the current SP */
 400                 assert(offset >= 0);
 401
 402                 /* storing at half-slots is bad */
 403                 if ((offset & 3) != 0)
 404                         break;
 405
 406                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 407                         continue;
 408                 storeslot = offset >> 2;
 409
 410                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 411                 if (stores[storeslot] != NULL)
 412                         break;
 413
 414                 stores[storeslot] = node;
 415                 if (storeslot > maxslot)
 416                         maxslot = storeslot;
 417         }
 418
 419         curr_sp = irn;
 420
 421         for (i = -1; i < maxslot; ++i) {
 422                 if (stores[i + 1] == NULL)
 423                         break;
 424         }
 425
 426         /* walk through the Stores and create Pushs for them */
 427         block  = get_nodes_block(irn);
 428         spmode = get_irn_mode(irn);
 429         irg    = cg->irg;
 430         for (; i >= 0; --i) {
 431                 const arch_register_t *spreg;
 432                 ir_node *push;
 433                 ir_node *val, *mem, *mem_proj;
 434                 ir_node *store = stores[i];
 435                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 436
 437                 val = get_irn_n(store, n_ia32_unary_op);
 438                 mem = get_irn_n(store, n_ia32_mem);
 439                 spreg = arch_get_irn_register(cg->arch_env, curr_sp);
 440
 441                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, val, curr_sp);
 442
 443                 if (first_push == NULL)
 444                         first_push = push;
 445
 446                 sched_add_after(curr_sp, push);
 447
 448                 /* create stackpointer Proj */
 449                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 450                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
 451
 452                 /* create memory Proj */
 453                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 454
 455                 /* use the memproj now */
 456                 be_peephole_exchange(store, mem_proj);
 457
 458                 inc_ofs -= 4;
 459         }
 460
 461         foreach_out_edge_safe(irn, edge, next) {
 462                 ir_node *const src = get_edge_src_irn(edge);
 463                 int      const pos = get_edge_src_pos(edge);
 464
 465                 if (src == first_push)
 466                         continue;
 467
 468                 set_irn_n(src, pos, curr_sp);
 469         }
 470
 471         be_set_IncSP_offset(irn, inc_ofs);
 472 }
 473
 474 /**
 475  * Return true if a mode can be stored in the GP register set
 476  */
 477 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 478         if (mode == mode_fpcw)
 479                 return 0;
 480         if (get_mode_size_bits(mode) > 32)
 481                 return 0;
 482         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 483 }
 484
 485 /**
 486  * Tries to create Pops from Load, IncSP combinations.
 487  * The Loads are replaced by Pops, the IncSP is modified
 488  * (possibly into IncSP 0, but not removed).
 489  */
 490 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 491 {
 492         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 493         int      i, maxslot, inc_ofs, ofs;
 494         ir_node  *node, *pred_sp, *block;
 495         ir_node  *loads[MAXPUSH_OPTIMIZE];
 496         ir_graph *irg;
 497         unsigned regmask = 0;
 498         unsigned copymask = ~0;
 499
 500         memset(loads, 0, sizeof(loads));
 501         assert(be_is_IncSP(irn));
 502
 503         inc_ofs = -be_get_IncSP_offset(irn);
 504         if (inc_ofs < 4)
 505                 return;
 506
 507         /*
 508          * We first walk the schedule before the IncSP node as long as we find
 509          * suitable Loads that could be transformed to a Pop.
 510          * We save them into the stores array which is sorted by the frame offset/4
 511          * attached to the node
 512          */
 513         maxslot = -1;
 514         pred_sp = be_get_IncSP_pred(irn);
 515         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 516                 int offset;
 517                 int loadslot;
 518                 const arch_register_t *sreg, *dreg;
 519
 520                 /* it has to be a Load */
 521                 if (!is_ia32_Load(node)) {
 522                         if (be_is_Copy(node)) {
 523                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 524                                         /* not a GP copy, ignore */
 525                                         continue;
 526                                 }
 527                                 dreg = arch_get_irn_register(arch_env, node);
 528                                 sreg = arch_get_irn_register(arch_env, be_get_Copy_op(node));
 529                                 if (regmask & copymask & (1 << sreg->index)) {
 530                                         break;
 531                                 }
 532                                 if (regmask & copymask & (1 << dreg->index)) {
 533                                         break;
 534                                 }
 535                                 /* we CAN skip Copies if neither the destination nor the source
 536                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 537                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 538                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 539                                 continue;
 540                         }
 541                         break;
 542                 }
 543
 544                 /* we can handle only GP loads */
 545                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 546                         continue;
 547
 548                 /* it has to use our predecessor sp value */
 549                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 550                         /* it would be ok if this load does not use a Pop result,
 551                          * but we do not check this */
 552                         break;
 553                 }
 554
 555                 /* should have NO index */
 556                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 557                         break;
 558
 559                 offset = get_ia32_am_offs_int(node);
 560                 /* we should NEVER access uninitialized stack BELOW the current SP */
 561                 assert(offset >= 0);
 562
 563                 /* storing at half-slots is bad */
 564                 if ((offset & 3) != 0)
 565                         break;
 566
 567                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 568                         continue;
 569                 /* ignore those outside the possible windows */
 570                 if (offset > inc_ofs - 4)
 571                         continue;
 572                 loadslot = offset >> 2;
 573
 574                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 575                 if (loads[loadslot] != NULL)
 576                         break;
 577
 578                 dreg = arch_get_irn_register(arch_env, node);
 579                 if (regmask & (1 << dreg->index)) {
 580                         /* this register is already used */
 581                         break;
 582                 }
 583                 regmask |= 1 << dreg->index;
 584
 585                 loads[loadslot] = node;
 586                 if (loadslot > maxslot)
 587                         maxslot = loadslot;
 588         }
 589
 590         if (maxslot < 0)
 591                 return;
 592
 593         /* find the first slot */
 594         for (i = maxslot; i >= 0; --i) {
 595                 ir_node *load = loads[i];
 596
 597                 if (load == NULL)
 598                         break;
 599         }
 600
 601         ofs = inc_ofs - (maxslot + 1) * 4;
 602         inc_ofs = (i+1) * 4;
 603
 604         /* create a new IncSP if needed */
 605         block = get_nodes_block(irn);
 606         irg   = cg->irg;
 607         if (inc_ofs > 0) {
 608                 pred_sp = be_new_IncSP(esp, irg, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 609                 sched_add_before(irn, pred_sp);
 610         }
 611
 612         /* walk through the Loads and create Pops for them */
 613         for (++i; i <= maxslot; ++i) {
 614                 ir_node *load = loads[i];
 615                 ir_node *mem, *pop;
 616                 const ir_edge_t *edge, *tmp;
 617                 const arch_register_t *reg;
 618
 619                 mem = get_irn_n(load, n_ia32_mem);
 620                 reg = arch_get_irn_register(arch_env, load);
 621
 622                 pop = new_rd_ia32_Pop(get_irn_dbg_info(load), irg, block, mem, pred_sp);
 623                 arch_set_irn_register(arch_env, pop, reg);
 624
 625                 /* create stackpointer Proj */
 626                 pred_sp = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 627                 arch_set_irn_register(arch_env, pred_sp, esp);
 628
 629                 sched_add_before(irn, pop);
 630
 631                 /* rewire now */
 632                 foreach_out_edge_safe(load, edge, tmp) {
 633                         ir_node *proj = get_edge_src_irn(edge);
 634
 635                         set_Proj_pred(proj, pop);
 636                 }
 637
 638                 /* we can remove the Load now */
 639                 sched_remove(load);
 640                 kill_node(load);
 641         }
 642
 643         be_set_IncSP_offset(irn, -ofs);
 644         be_set_IncSP_pred(irn, pred_sp);
 645 }
 646
 647
 648 /**
 649  * Find a free GP register if possible, else return NULL.
 650  */
 651 static const arch_register_t *get_free_gp_reg(void)
 652 {
 653         int i;
 654
 655         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 656                 const arch_register_t *reg = &ia32_gp_regs[i];
 657                 if(arch_register_type_is(reg, ignore))
 658                         continue;
 659
 660                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 661                         return &ia32_gp_regs[i];
 662         }
 663
 664         return NULL;
 665 }
 666
 667 /**
 668  * Creates a Pop instruction before the given schedule point.
 669  *
 670  * @param dbgi        debug info
 671  * @param irg         the graph
 672  * @param block       the block
 673  * @param stack       the previous stack value
 674  * @param schedpoint  the new node is added before this node
 675  * @param reg         the register to pop
 676  *
 677  * @return the new stack value
 678  */
 679 static ir_node *create_pop(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 680                            ir_node *stack, ir_node *schedpoint,
 681                            const arch_register_t *reg)
 682 {
 683         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 684         ir_node *pop;
 685         ir_node *keep;
 686         ir_node *val;
 687         ir_node *in[1];
 688
 689         pop   = new_rd_ia32_Pop(dbgi, irg, block, new_NoMem(), stack);
 690
 691         stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 692         arch_set_irn_register(arch_env, stack, esp);
 693         val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 694         arch_set_irn_register(arch_env, val, reg);
 695
 696         sched_add_before(schedpoint, pop);
 697
 698         in[0] = val;
 699         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 700         sched_add_before(schedpoint, keep);
 701
 702         return stack;
 703 }
 704
 705 /**
 706  * Creates a Push instruction before the given schedule point.
 707  *
 708  * @param dbgi        debug info
 709  * @param irg         the graph
 710  * @param block       the block
 711  * @param stack       the previous stack value
 712  * @param schedpoint  the new node is added before this node
 713  * @param reg         the register to pop
 714  *
 715  * @return the new stack value
 716  */
 717 static ir_node *create_push(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 718                             ir_node *stack, ir_node *schedpoint)
 719 {
 720         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 721
 722         ir_node *val   = ia32_new_Unknown_gp(cg);
 723         ir_node *noreg = ia32_new_NoReg_gp(cg);
 724         ir_node *nomem = get_irg_no_mem(irg);
 725         ir_node *push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, nomem, val, stack);
 726         sched_add_before(schedpoint, push);
 727
 728         stack = new_r_Proj(irg, block, push, mode_Iu, pn_ia32_Push_stack);
 729         arch_set_irn_register(arch_env, stack, esp);
 730
 731         return stack;
 732 }
 733
 734 /**
 735  * Optimize an IncSp by replacing it with Push/Pop.
 736  */
 737 static void peephole_be_IncSP(ir_node *node)
 738 {
 739         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 740         const arch_register_t *reg;
 741         ir_graph              *irg = current_ir_graph;
 742         dbg_info              *dbgi;
 743         ir_node               *block;
 744         ir_node               *stack;
 745         int                    offset;
 746
 747         /* first optimize incsp->incsp combinations */
 748         node = be_peephole_IncSP_IncSP(node);
 749
 750         /* transform IncSP->Store combinations to Push where possible */
 751         peephole_IncSP_Store_to_push(node);
 752
 753         /* transform Load->IncSP combinations to Pop where possible */
 754         peephole_Load_IncSP_to_pop(node);
 755
 756         if (arch_get_irn_register(arch_env, node) != esp)
 757                 return;
 758
 759         /* replace IncSP -4 by Pop freereg when possible */
 760         offset = be_get_IncSP_offset(node);
 761         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 762             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 763             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 764             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 765                 return;
 766
 767         if (offset < 0) {
 768                 /* we need a free register for pop */
 769                 reg = get_free_gp_reg();
 770                 if (reg == NULL)
 771                         return;
 772
 773                 dbgi  = get_irn_dbg_info(node);
 774                 block = get_nodes_block(node);
 775                 stack = be_get_IncSP_pred(node);
 776
 777                 stack = create_pop(dbgi, irg, block, stack, node, reg);
 778
 779                 if (offset == -8) {
 780                         stack = create_pop(dbgi, irg, block, stack, node, reg);
 781                 }
 782         } else {
 783                 dbgi  = get_irn_dbg_info(node);
 784                 block = get_nodes_block(node);
 785                 stack = be_get_IncSP_pred(node);
 786                 stack = create_push(dbgi, irg, block, stack, node);
 787
 788                 if (offset == +8) {
 789                         stack = create_push(dbgi, irg, block, stack, node);
 790                 }
 791         }
 792
 793         be_peephole_exchange(node, stack);
 794 }
 795
 796 /**
 797  * Peephole optimisation for ia32_Const's
 798  */
 799 static void peephole_ia32_Const(ir_node *node)
 800 {
 801         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 802         const arch_register_t       *reg;
 803         ir_graph                    *irg = current_ir_graph;
 804         ir_node                     *block;
 805         dbg_info                    *dbgi;
 806         ir_node                     *produceval;
 807         ir_node                     *xor;
 808         ir_node                     *noreg;
 809
 810         /* try to transform a mov 0, reg to xor reg reg */
 811         if (attr->offset != 0 || attr->symconst != NULL)
 812                 return;
 813         if (ia32_cg_config.use_mov_0)
 814                 return;
 815         /* xor destroys the flags, so no-one must be using them */
 816         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 817                 return;
 818
 819         reg = arch_get_irn_register(arch_env, node);
 820         assert(be_peephole_get_reg_value(reg) == NULL);
 821
 822         /* create xor(produceval, produceval) */
 823         block      = get_nodes_block(node);
 824         dbgi       = get_irn_dbg_info(node);
 825         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 826         arch_set_irn_register(arch_env, produceval, reg);
 827
 828         noreg = ia32_new_NoReg_gp(cg);
 829         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 830                                 produceval, produceval);
 831         arch_set_irn_register(arch_env, xor, reg);
 832
 833         sched_add_before(node, produceval);
 834         sched_add_before(node, xor);
 835
 836         be_peephole_exchange(node, xor);
 837 }
 838
 839 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 840 {
 841         return node == cg->noreg_gp;
 842 }
 843
 844 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
 845 {
 846         ir_graph *irg         = current_ir_graph;
 847         ir_node  *start_block = get_irg_start_block(irg);
 848         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 849                                                       0, val);
 850         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 851
 852         return immediate;
 853 }
 854
 855 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
 856                                          const ir_node *node)
 857 {
 858         ir_graph  *irg     = get_irn_irg(node);
 859         ir_node   *block   = get_nodes_block(node);
 860         int        offset  = get_ia32_am_offs_int(node);
 861         int        sc_sign = is_ia32_am_sc_sign(node);
 862         ir_entity *entity  = get_ia32_am_sc(node);
 863         ir_node   *res;
 864
 865         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 866         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
 867         return res;
 868 }
 869
 870 static int is_am_one(const ir_node *node)
 871 {
 872         int        offset  = get_ia32_am_offs_int(node);
 873         ir_entity *entity  = get_ia32_am_sc(node);
 874
 875         return offset == 1 && entity == NULL;
 876 }
 877
 878 static int is_am_minus_one(const ir_node *node)
 879 {
 880         int        offset  = get_ia32_am_offs_int(node);
 881         ir_entity *entity  = get_ia32_am_sc(node);
 882
 883         return offset == -1 && entity == NULL;
 884 }
 885
 886 /**
 887  * Transforms a LEA into an Add or SHL if possible.
 888  */
 889 static void peephole_ia32_Lea(ir_node *node)
 890 {
 891         const arch_env_t      *arch_env = cg->arch_env;
 892         ir_graph              *irg      = current_ir_graph;
 893         ir_node               *base;
 894         ir_node               *index;
 895         const arch_register_t *base_reg;
 896         const arch_register_t *index_reg;
 897         const arch_register_t *out_reg;
 898         int                    scale;
 899         int                    has_immediates;
 900         ir_node               *op1;
 901         ir_node               *op2;
 902         dbg_info              *dbgi;
 903         ir_node               *block;
 904         ir_node               *res;
 905         ir_node               *noreg;
 906         ir_node               *nomem;
 907
 908         assert(is_ia32_Lea(node));
 909
 910         /* we can only do this if are allowed to globber the flags */
 911         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 912                 return;
 913
 914         base  = get_irn_n(node, n_ia32_Lea_base);
 915         index = get_irn_n(node, n_ia32_Lea_index);
 916
 917         if(is_noreg(cg, base)) {
 918                 base     = NULL;
 919                 base_reg = NULL;
 920         } else {
 921                 base_reg = arch_get_irn_register(arch_env, base);
 922         }
 923         if(is_noreg(cg, index)) {
 924                 index     = NULL;
 925                 index_reg = NULL;
 926         } else {
 927                 index_reg = arch_get_irn_register(arch_env, index);
 928         }
 929
 930         if(base == NULL && index == NULL) {
 931                 /* we shouldn't construct these in the first place... */
 932 #ifdef DEBUG_libfirm
 933                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 934 #endif
 935                 return;
 936         }
 937
 938         out_reg = arch_get_irn_register(arch_env, node);
 939         scale   = get_ia32_am_scale(node);
 940         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 941         /* check if we have immediates values (frame entities should already be
 942          * expressed in the offsets) */
 943         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 944                 has_immediates = 1;
 945         } else {
 946                 has_immediates = 0;
 947         }
 948
 949         /* we can transform leas where the out register is the same as either the
 950          * base or index register back to an Add or Shl */
 951         if(out_reg == base_reg) {
 952                 if(index == NULL) {
 953 #ifdef DEBUG_libfirm
 954                         if(!has_immediates) {
 955                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 956                                            "just a copy\n");
 957                         }
 958 #endif
 959                         op1 = base;
 960                         goto make_add_immediate;
 961                 }
 962                 if(scale == 0 && !has_immediates) {
 963                         op1 = base;
 964                         op2 = index;
 965                         goto make_add;
 966                 }
 967                 /* can't create an add */
 968                 return;
 969         } else if(out_reg == index_reg) {
 970                 if(base == NULL) {
 971                         if(has_immediates && scale == 0) {
 972                                 op1 = index;
 973                                 goto make_add_immediate;
 974                         } else if(!has_immediates && scale > 0) {
 975                                 op1 = index;
 976                                 op2 = create_immediate_from_int(cg, scale);
 977                                 goto make_shl;
 978                         } else if(!has_immediates) {
 979 #ifdef DEBUG_libfirm
 980                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 981                                            "just a copy\n");
 982 #endif
 983                         }
 984                 } else if(scale == 0 && !has_immediates) {
 985                         op1 = index;
 986                         op2 = base;
 987                         goto make_add;
 988                 }
 989                 /* can't create an add */
 990                 return;
 991         } else {
 992                 /* can't create an add */
 993                 return;
 994         }
 995
 996 make_add_immediate:
 997         if(ia32_cg_config.use_incdec) {
 998                 if(is_am_one(node)) {
 999                         dbgi  = get_irn_dbg_info(node);
1000                         block = get_nodes_block(node);
1001                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
1002                         arch_set_irn_register(arch_env, res, out_reg);
1003                         goto exchange;
1004                 }
1005                 if(is_am_minus_one(node)) {
1006                         dbgi  = get_irn_dbg_info(node);
1007                         block = get_nodes_block(node);
1008                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
1009                         arch_set_irn_register(arch_env, res, out_reg);
1010                         goto exchange;
1011                 }
1012         }
1013         op2 = create_immediate_from_am(cg, node);
1014
1015 make_add:
1016         dbgi  = get_irn_dbg_info(node);
1017         block = get_nodes_block(node);
1018         noreg = ia32_new_NoReg_gp(cg);
1019         nomem = new_NoMem();
1020         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
1021         arch_set_irn_register(arch_env, res, out_reg);
1022         set_ia32_commutative(res);
1023         goto exchange;
1024
1025 make_shl:
1026         dbgi  = get_irn_dbg_info(node);
1027         block = get_nodes_block(node);
1028         noreg = ia32_new_NoReg_gp(cg);
1029         nomem = new_NoMem();
1030         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
1031         arch_set_irn_register(arch_env, res, out_reg);
1032         goto exchange;
1033
1034 exchange:
1035         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
1036
1037         /* add new ADD/SHL to schedule */
1038         DBG_OPT_LEA2ADD(node, res);
1039
1040         /* exchange the Add and the LEA */
1041         sched_add_before(node, res);
1042         be_peephole_exchange(node, res);
1043 }
1044
1045 /**
1046  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1047  */
1048 static void peephole_ia32_Imul_split(ir_node *imul) {
1049         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1050         const arch_register_t *reg;
1051         ir_node               *load, *block, *base, *index, *mem, *res, *noreg;
1052         dbg_info              *dbgi;
1053         ir_graph              *irg;
1054
1055         if (! is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1056                 /* no memory, imm form ignore */
1057                 return;
1058         }
1059         /* we need a free register */
1060         reg = get_free_gp_reg();
1061         if (reg == NULL)
1062                 return;
1063
1064         /* fine, we can rebuild it */
1065         dbgi  = get_irn_dbg_info(imul);
1066         block = get_nodes_block(imul);
1067         irg   = current_ir_graph;
1068         base  = get_irn_n(imul, n_ia32_IMul_base);
1069         index = get_irn_n(imul, n_ia32_IMul_index);
1070         mem   = get_irn_n(imul, n_ia32_IMul_mem);
1071         load = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1072
1073         /* copy all attributes */
1074         set_irn_pinned(load, get_irn_pinned(imul));
1075         set_ia32_op_type(load, ia32_AddrModeS);
1076         set_ia32_ls_mode(load, get_ia32_ls_mode(imul));
1077
1078         set_ia32_am_scale(load, get_ia32_am_scale(imul));
1079         set_ia32_am_sc(load, get_ia32_am_sc(imul));
1080         set_ia32_am_offs_int(load, get_ia32_am_offs_int(imul));
1081         if (is_ia32_am_sc_sign(imul))
1082                 set_ia32_am_sc_sign(load);
1083         if (is_ia32_use_frame(imul))
1084                 set_ia32_use_frame(load);
1085         set_ia32_frame_ent(load, get_ia32_frame_ent(imul));
1086
1087         sched_add_before(imul, load);
1088
1089         mem = new_rd_Proj(dbgi, irg, block, load, mode_M, pn_ia32_Load_M);
1090         res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1091
1092         arch_set_irn_register(arch_env, res, reg);
1093         be_peephole_new_node(res);
1094
1095         set_irn_n(imul, n_ia32_IMul_mem, mem);
1096         noreg = get_irn_n(imul, n_ia32_IMul_left);
1097         set_irn_n(imul, n_ia32_IMul_left, res);
1098         set_ia32_op_type(imul, ia32_Normal);
1099 }
1100
1101 /**
1102  * Replace xorps r,r and xorpd r,r by pxor r,r
1103  */
1104 static void peephole_ia32_xZero(ir_node *xor) {
1105         set_irn_op(xor, op_ia32_xPzero);
1106 }
1107
1108 /**
1109  * Register a peephole optimisation function.
1110  */
1111 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
1112         assert(op->ops.generic == NULL);
1113         op->ops.generic = (op_func)func;
1114 }
1115
1116 /* Perform peephole-optimizations. */
1117 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
1118 {
1119         cg       = new_cg;
1120         arch_env = cg->arch_env;
1121
1122         /* register peephole optimisations */
1123         clear_irp_opcodes_generic_func();
1124         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1125         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1126         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1127         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1128         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1129         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1130         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1131         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1132         if (! ia32_cg_config.use_imul_mem_imm32)
1133                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1134         if (ia32_cg_config.use_pxor)
1135                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1136
1137         be_peephole_opt(cg->birg);
1138 }
1139
1140 /**
1141  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1142  * all it's Projs are removed as well.
1143  * @param irn  The irn to be removed from schedule
1144  */
1145 static INLINE void try_kill(ir_node *node)
1146 {
1147         if(get_irn_mode(node) == mode_T) {
1148                 const ir_edge_t *edge, *next;
1149                 foreach_out_edge_safe(node, edge, next) {
1150                         ir_node *proj = get_edge_src_irn(edge);
1151                         try_kill(proj);
1152                 }
1153         }
1154
1155         if(get_irn_n_edges(node) != 0)
1156                 return;
1157
1158         if (sched_is_scheduled(node)) {
1159                 sched_remove(node);
1160         }
1161
1162         kill_node(node);
1163 }
1164
1165 static void optimize_conv_store(ir_node *node)
1166 {
1167         ir_node *pred;
1168         ir_node *pred_proj;
1169         ir_mode *conv_mode;
1170         ir_mode *store_mode;
1171
1172         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1173                 return;
1174
1175         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1176         pred_proj = get_irn_n(node, n_ia32_Store_val);
1177         if(is_Proj(pred_proj)) {
1178                 pred = get_Proj_pred(pred_proj);
1179         } else {
1180                 pred = pred_proj;
1181         }
1182         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1183                 return;
1184         if(get_ia32_op_type(pred) != ia32_Normal)
1185                 return;
1186
1187         /* the store only stores the lower bits, so we only need the conv
1188          * it it shrinks the mode */
1189         conv_mode  = get_ia32_ls_mode(pred);
1190         store_mode = get_ia32_ls_mode(node);
1191         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1192                 return;
1193
1194         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1195         if(get_irn_n_edges(pred_proj) == 0) {
1196                 kill_node(pred_proj);
1197                 if(pred != pred_proj)
1198                         kill_node(pred);
1199         }
1200 }
1201
1202 static void optimize_load_conv(ir_node *node)
1203 {
1204         ir_node *pred, *predpred;
1205         ir_mode *load_mode;
1206         ir_mode *conv_mode;
1207
1208         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1209                 return;
1210
1211         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1212         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1213         if(!is_Proj(pred))
1214                 return;
1215
1216         predpred = get_Proj_pred(pred);
1217         if(!is_ia32_Load(predpred))
1218                 return;
1219
1220         /* the load is sign extending the upper bits, so we only need the conv
1221          * if it shrinks the mode */
1222         load_mode = get_ia32_ls_mode(predpred);
1223         conv_mode = get_ia32_ls_mode(node);
1224         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1225                 return;
1226
1227         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1228                 /* change the load if it has only 1 user */
1229                 if(get_irn_n_edges(pred) == 1) {
1230                         ir_mode *newmode;
1231                         if(get_mode_sign(conv_mode)) {
1232                                 newmode = find_signed_mode(load_mode);
1233                         } else {
1234                                 newmode = find_unsigned_mode(load_mode);
1235                         }
1236                         assert(newmode != NULL);
1237                         set_ia32_ls_mode(predpred, newmode);
1238                 } else {
1239                         /* otherwise we have to keep the conv */
1240                         return;
1241                 }
1242         }
1243
1244         /* kill the conv */
1245         exchange(node, pred);
1246 }
1247
1248 static void optimize_conv_conv(ir_node *node)
1249 {
1250         ir_node *pred_proj, *pred, *result_conv;
1251         ir_mode *pred_mode, *conv_mode;
1252         int      conv_mode_bits;
1253         int      pred_mode_bits;
1254
1255         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1256                 return;
1257
1258         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1259         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1260         if(is_Proj(pred_proj))
1261                 pred = get_Proj_pred(pred_proj);
1262         else
1263                 pred = pred_proj;
1264
1265         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1266                 return;
1267
1268         /* we know that after a conv, the upper bits are sign extended
1269          * so we only need the 2nd conv if it shrinks the mode */
1270         conv_mode      = get_ia32_ls_mode(node);
1271         conv_mode_bits = get_mode_size_bits(conv_mode);
1272         pred_mode      = get_ia32_ls_mode(pred);
1273         pred_mode_bits = get_mode_size_bits(pred_mode);
1274
1275         if(conv_mode_bits == pred_mode_bits
1276                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1277                 result_conv = pred_proj;
1278         } else if(conv_mode_bits <= pred_mode_bits) {
1279                 /* if 2nd conv is smaller then first conv, then we can always take the
1280                  * 2nd conv */
1281                 if(get_irn_n_edges(pred_proj) == 1) {
1282                         result_conv = pred_proj;
1283                         set_ia32_ls_mode(pred, conv_mode);
1284
1285                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1286                         if (get_mode_size_bits(conv_mode) == 8) {
1287                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1288                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1289                         }
1290                 } else {
1291                         /* we don't want to end up with 2 loads, so we better do nothing */
1292                         if(get_irn_mode(pred) == mode_T) {
1293                                 return;
1294                         }
1295
1296                         result_conv = exact_copy(pred);
1297                         set_ia32_ls_mode(result_conv, conv_mode);
1298
1299                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1300                         if (get_mode_size_bits(conv_mode) == 8) {
1301                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1302                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1303                         }
1304                 }
1305         } else {
1306                 /* if both convs have the same sign, then we can take the smaller one */
1307                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1308                         result_conv = pred_proj;
1309                 } else {
1310                         /* no optimisation possible if smaller conv is sign-extend */
1311                         if(mode_is_signed(pred_mode)) {
1312                                 return;
1313                         }
1314                         /* we can take the smaller conv if it is unsigned */
1315                         result_conv = pred_proj;
1316                 }
1317         }
1318
1319         /* kill the conv */
1320         exchange(node, result_conv);
1321
1322         if(get_irn_n_edges(pred_proj) == 0) {
1323                 kill_node(pred_proj);
1324                 if(pred != pred_proj)
1325                         kill_node(pred);
1326         }
1327         optimize_conv_conv(result_conv);
1328 }
1329
1330 static void optimize_node(ir_node *node, void *env)
1331 {
1332         (void) env;
1333
1334         optimize_load_conv(node);
1335         optimize_conv_store(node);
1336         optimize_conv_conv(node);
1337 }
1338
1339 /**
1340  * Performs conv and address mode optimization.
1341  */
1342 void ia32_optimize_graph(ia32_code_gen_t *cg)
1343 {
1344         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1345
1346         if (cg->dump)
1347                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1348 }
1349
1350 void ia32_init_optimize(void)
1351 {
1352         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1353 }