nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /**
   2  * Project:     libFIRM
   3  * File name:   ir/be/ia32/ia32_optimize.c
   4  * Purpose:     Implements several optimizations for IA32
   5  * Author:      Christian Wuerdig
   6  * CVS-ID:      $Id$
   7  * Copyright:   (c) 2006 Universität Karlsruhe
   8  * Licence:     This file protected by GPL -  GNU GENERAL PUBLIC LICENSE.
   9  */
  10
  11 #ifdef HAVE_CONFIG_H
  12 #include "config.h"
  13 #endif
  14
  15 #include "irnode.h"
  16 #include "irprog_t.h"
  17 #include "ircons.h"
  18 #include "firm_types.h"
  19 #include "iredges.h"
  20 #include "tv.h"
  21 #include "irgmod.h"
  22 #include "irgwalk.h"
  23 #include "height.h"
  24
  25 #include "../be_t.h"
  26 #include "../beabi.h"
  27 #include "../benode_t.h"
  28 #include "../besched_t.h"
  29
  30 #include "ia32_new_nodes.h"
  31 #include "bearch_ia32_t.h"
  32 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  33 #include "ia32_transform.h"
  34 #include "ia32_dbg_stat.h"
  35
  36 typedef enum {
  37         IA32_AM_CAND_NONE  = 0,
  38         IA32_AM_CAND_LEFT  = 1,
  39         IA32_AM_CAND_RIGHT = 2,
  40         IA32_AM_CAND_BOTH  = 3
  41 } ia32_am_cand_t;
  42
  43 #undef is_NoMem
  44 #define is_NoMem(irn) (get_irn_op(irn) == op_NoMem)
  45
  46 typedef int is_op_func_t(const ir_node *n);
  47
  48 /**
  49  * checks if a node represents the NOREG value
  50  */
  51 static int be_is_NoReg(ia32_code_gen_t *cg, const ir_node *irn) {
  52   be_abi_irg_t *babi = cg->birg->abi;
  53         const arch_register_t *fp_noreg = USE_SSE2(cg) ?
  54                 &ia32_xmm_regs[REG_XMM_NOREG] : &ia32_vfp_regs[REG_VFP_NOREG];
  55
  56         return (be_abi_get_callee_save_irn(babi, &ia32_gp_regs[REG_GP_NOREG]) == irn) ||
  57                (be_abi_get_callee_save_irn(babi, fp_noreg) == irn);
  58 }
  59
  60
  61
  62 /*************************************************
  63  *   _____                _              _
  64  *  / ____|              | |            | |
  65  * | |     ___  _ __  ___| |_ __ _ _ __ | |_ ___
  66  * | |    / _ \| '_ \/ __| __/ _` | '_ \| __/ __|
  67  * | |___| (_) | | | \__ \ || (_| | | | | |_\__ \
  68  *  \_____\___/|_| |_|___/\__\__,_|_| |_|\__|___/
  69  *
  70  *************************************************/
  71
  72 /**
  73  * creates a unique ident by adding a number to a tag
  74  *
  75  * @param tag   the tag string, must contain a %d if a number
  76  *              should be added
  77  */
  78 static ident *unique_id(const char *tag)
  79 {
  80         static unsigned id = 0;
  81         char str[256];
  82
  83         snprintf(str, sizeof(str), tag, ++id);
  84         return new_id_from_str(str);
  85 }
  86
  87
  88
  89 /**
  90  * Transforms a SymConst.
  91  *
  92  * @param mod     the debug module
  93  * @param block   the block the new node should belong to
  94  * @param node    the ir SymConst node
  95  * @param mode    mode of the SymConst
  96  * @return the created ia32 Const node
  97  */
  98 static ir_node *gen_SymConst(ia32_transform_env_t *env) {
  99         ir_node  *cnst;
 100         dbg_info *dbg   = env->dbg;
 101         ir_mode  *mode  = env->mode;
 102         ir_graph *irg   = env->irg;
 103         ir_node  *block = env->block;
 104
 105         if (mode_is_float(mode)) {
 106                 FP_USED(env->cg);
 107                 if (USE_SSE2(env->cg))
 108                         cnst = new_rd_ia32_xConst(dbg, irg, block, get_irg_no_mem(irg), mode);
 109                 else
 110                         cnst = new_rd_ia32_vfConst(dbg, irg, block, get_irg_no_mem(irg), mode);
 111         }
 112         else
 113                 cnst = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode);
 114
 115         set_ia32_Const_attr(cnst, env->irn);
 116
 117         return cnst;
 118 }
 119
 120 /**
 121  * Get a primitive type for a mode.
 122  */
 123 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 124 {
 125         pmap_entry *e = pmap_find(types, mode);
 126         ir_type *res;
 127
 128         if (! e) {
 129                 char buf[64];
 130                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 131                 res = new_type_primitive(new_id_from_str(buf), mode);
 132                 pmap_insert(types, mode, res);
 133         }
 134         else
 135                 res = e->value;
 136         return res;
 137 }
 138
 139 /**
 140  * Get an entity that is initialized with a tarval
 141  */
 142 static entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 143 {
 144         tarval *tv    = get_Const_tarval(cnst);
 145         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 146         entity *res;
 147         ir_graph *rem;
 148
 149         if (! e) {
 150                 ir_mode *mode = get_irn_mode(cnst);
 151                 ir_type *tp = get_Const_type(cnst);
 152                 if (tp == firm_unknown_type)
 153                         tp = get_prim_type(cg->isa->types, mode);
 154
 155                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 156
 157                 set_entity_ld_ident(res, get_entity_ident(res));
 158                 set_entity_visibility(res, visibility_local);
 159                 set_entity_variability(res, variability_constant);
 160                 set_entity_allocation(res, allocation_static);
 161
 162                  /* we create a new entity here: It's initialization must resist on the
 163                     const code irg */
 164                 rem = current_ir_graph;
 165                 current_ir_graph = get_const_code_irg();
 166                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 167                 current_ir_graph = rem;
 168
 169                 pmap_insert(cg->isa->tv_ent, tv, res);
 170         }
 171         else
 172                 res = e->value;
 173         return res;
 174 }
 175
 176 /**
 177  * Transforms a Const.
 178  *
 179  * @param mod     the debug module
 180  * @param block   the block the new node should belong to
 181  * @param node    the ir Const node
 182  * @param mode    mode of the Const
 183  * @return the created ia32 Const node
 184  */
 185 static ir_node *gen_Const(ia32_transform_env_t *env) {
 186         ir_node *cnst;
 187         symconst_symbol sym;
 188         ir_graph *irg   = env->irg;
 189         ir_node  *block = env->block;
 190         ir_node  *node  = env->irn;
 191         dbg_info *dbg   = env->dbg;
 192         ir_mode  *mode  = env->mode;
 193
 194         if (mode_is_float(mode)) {
 195                 FP_USED(env->cg);
 196                 if (! USE_SSE2(env->cg)) {
 197                         cnst_classify_t clss = classify_Const(node);
 198
 199                         if (clss == CNST_NULL)
 200                                 return new_rd_ia32_vfldz(dbg, irg, block, mode);
 201                         else if (clss == CNST_ONE)
 202                                 return new_rd_ia32_vfld1(dbg, irg, block, mode);
 203                 }
 204                 sym.entity_p = get_entity_for_tv(env->cg, node);
 205
 206                 cnst = new_rd_SymConst(dbg, irg, block, sym, symconst_addr_ent);
 207                 env->irn = cnst;
 208                 cnst = gen_SymConst(env);
 209         }
 210         else {
 211                 cnst = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), get_irn_mode(node));
 212                 set_ia32_Const_attr(cnst, node);
 213         }
 214         return cnst;
 215 }
 216
 217
 218
 219 /**
 220  * Transforms (all) Const's into ia32_Const and places them in the
 221  * block where they are used (or in the cfg-pred Block in case of Phi's).
 222  * Additionally all reference nodes are changed into mode_Is nodes.
 223  */
 224 void ia32_place_consts_set_modes(ir_node *irn, void *env) {
 225         ia32_code_gen_t      *cg = env;
 226         ia32_transform_env_t  tenv;
 227         ir_mode              *mode;
 228         ir_node              *pred, *cnst;
 229         int                   i;
 230         opcode                opc;
 231
 232         if (is_Block(irn))
 233                 return;
 234
 235         mode = get_irn_mode(irn);
 236
 237         /* transform all reference nodes into mode_Is nodes */
 238         if (mode_is_reference(mode)) {
 239                 mode = mode_Is;
 240                 set_irn_mode(irn, mode);
 241         }
 242
 243         /*
 244                 Annotate mode of stored value to link field of the Store
 245                 as floating point converts might be optimized and we would
 246                 loose the mode.
 247         */
 248         if (get_irn_opcode(irn) == iro_Store) {
 249                 set_irn_link(irn, get_irn_mode(get_Store_value(irn)));
 250         }
 251
 252         tenv.block    = get_nodes_block(irn);
 253         tenv.cg       = cg;
 254         tenv.irg      = cg->irg;
 255         DEBUG_ONLY(tenv.mod      = cg->mod;)
 256
 257         /* Loop over all predecessors and check for Sym/Const nodes */
 258         for (i = get_irn_arity(irn) - 1; i >= 0; --i) {
 259                 pred      = get_irn_n(irn, i);
 260                 cnst      = NULL;
 261                 opc       = get_irn_opcode(pred);
 262                 tenv.irn  = pred;
 263                 tenv.mode = get_irn_mode(pred);
 264                 tenv.dbg  = get_irn_dbg_info(pred);
 265
 266                 /* If it's a Phi, then we need to create the */
 267                 /* new Const in it's predecessor block       */
 268                 if (is_Phi(irn)) {
 269                         tenv.block = get_Block_cfgpred_block(get_nodes_block(irn), i);
 270                 }
 271
 272                 /* put the const into the block where the original const was */
 273                 if (! (cg->opt & IA32_OPT_PLACECNST)) {
 274                         tenv.block = get_nodes_block(pred);
 275                 }
 276
 277                 switch (opc) {
 278                         case iro_Const:
 279                                 cnst = gen_Const(&tenv);
 280                                 break;
 281                         case iro_SymConst:
 282                                 cnst = gen_SymConst(&tenv);
 283                                 break;
 284                         default:
 285                                 break;
 286                 }
 287
 288                 /* if we found a const, then set it */
 289                 if (cnst) {
 290                         set_irn_n(irn, i, cnst);
 291                 }
 292         }
 293 }
 294
 295
 296
 297 /********************************************************************************************************
 298  *  _____                _           _         ____        _   _           _          _   _
 299  * |  __ \              | |         | |       / __ \      | | (_)         (_)        | | (_)
 300  * | |__) |__  ___ _ __ | |__   ___ | | ___  | |  | |_ __ | |_ _ _ __ ___  _ ______ _| |_ _  ___  _ __
 301  * |  ___/ _ \/ _ \ '_ \| '_ \ / _ \| |/ _ \ | |  | | '_ \| __| | '_ ` _ \| |_  / _` | __| |/ _ \| '_ \
 302  * | |  |  __/  __/ |_) | | | | (_) | |  __/ | |__| | |_) | |_| | | | | | | |/ / (_| | |_| | (_) | | | |
 303  * |_|   \___|\___| .__/|_| |_|\___/|_|\___|  \____/| .__/ \__|_|_| |_| |_|_/___\__,_|\__|_|\___/|_| |_|
 304  *                | |                               | |
 305  *                |_|                               |_|
 306  ********************************************************************************************************/
 307
 308 /**
 309  * NOTE: THESE PEEPHOLE OPTIMIZATIONS MUST BE CALLED AFTER SCHEDULING AND REGISTER ALLOCATION.
 310  */
 311
 312 static int ia32_cnst_compare(ir_node *n1, ir_node *n2) {
 313         return get_ia32_id_cnst(n1) == get_ia32_id_cnst(n2);
 314 }
 315
 316 /**
 317  * Checks for potential CJmp/CJmpAM optimization candidates.
 318  */
 319 static ir_node *ia32_determine_cjmp_cand(ir_node *irn, is_op_func_t *is_op_func) {
 320         ir_node *cand = NULL;
 321         ir_node *prev = sched_prev(irn);
 322
 323         if (is_Block(prev)) {
 324                 if (get_Block_n_cfgpreds(prev) == 1)
 325                         prev = get_Block_cfgpred(prev, 0);
 326                 else
 327                         prev = NULL;
 328         }
 329
 330         /* The predecessor must be a ProjX. */
 331         if (prev && is_Proj(prev) && get_irn_mode(prev) == mode_X) {
 332                 prev = get_Proj_pred(prev);
 333
 334                 if (is_op_func(prev))
 335                         cand = prev;
 336         }
 337
 338         return cand;
 339 }
 340
 341 static int is_TestJmp_cand(const ir_node *irn) {
 342         return is_ia32_TestJmp(irn) || is_ia32_And(irn);
 343 }
 344
 345 /**
 346  * Checks if two consecutive arguments of cand matches
 347  * the two arguments of irn (TestJmp).
 348  */
 349 static int is_TestJmp_replacement(ir_node *cand, ir_node *irn) {
 350         ir_node *in1       = get_irn_n(irn, 0);
 351         ir_node *in2       = get_irn_n(irn, 1);
 352         int      i, n      = get_irn_arity(cand);
 353         int      same_args = 0;
 354
 355         for (i = 0; i < n - 1; i++) {
 356                 if (get_irn_n(cand, i)     == in1 &&
 357                         get_irn_n(cand, i + 1) == in2)
 358                 {
 359                         same_args = 1;
 360                         break;
 361                 }
 362         }
 363
 364         if (same_args)
 365                 return ia32_cnst_compare(cand, irn);
 366
 367         return 0;
 368 }
 369
 370 /**
 371  * Tries to replace a TestJmp by a CJmp or CJmpAM (in case of And)
 372  */
 373 static void ia32_optimize_TestJmp(ir_node *irn, ia32_code_gen_t *cg) {
 374         ir_node *cand    = ia32_determine_cjmp_cand(irn, is_TestJmp_cand);
 375         int      replace = 0;
 376
 377         /* we found a possible candidate */
 378         replace = cand ? is_TestJmp_replacement(cand, irn) : 0;
 379
 380         if (replace) {
 381                 DBG((cg->mod, LEVEL_1, "replacing %+F by ", irn));
 382
 383                 if (is_ia32_And(cand))
 384                         set_irn_op(irn, op_ia32_CJmpAM);
 385                 else
 386                         set_irn_op(irn, op_ia32_CJmp);
 387
 388                 DB((cg->mod, LEVEL_1, "%+F\n", irn));
 389         }
 390 }
 391
 392 static int is_CondJmp_cand(const ir_node *irn) {
 393         return is_ia32_CondJmp(irn) || is_ia32_Sub(irn);
 394 }
 395
 396 /**
 397  * Checks if the arguments of cand are the same of irn.
 398  */
 399 static int is_CondJmp_replacement(ir_node *cand, ir_node *irn) {
 400         int i, n      = get_irn_arity(cand);
 401         int same_args = 1;
 402
 403         for (i = 0; i < n; i++) {
 404                 if (get_irn_n(cand, i) != get_irn_n(irn, i)) {
 405                         same_args = 0;
 406                         break;
 407                 }
 408         }
 409
 410         if (same_args)
 411                 return ia32_cnst_compare(cand, irn);
 412
 413         return 0;
 414 }
 415
 416 /**
 417  * Tries to replace a CondJmp by a CJmpAM
 418  */
 419 static void ia32_optimize_CondJmp(ir_node *irn, ia32_code_gen_t *cg) {
 420         ir_node *cand    = ia32_determine_cjmp_cand(irn, is_CondJmp_cand);
 421         int      replace = 0;
 422
 423         /* we found a possible candidate */
 424         replace = cand ? is_CondJmp_replacement(cand, irn) : 0;
 425
 426         if (replace) {
 427                 DBG((cg->mod, LEVEL_1, "replacing %+F by ", irn));
 428                 DBG_OPT_CJMP(irn);
 429
 430                 set_irn_op(irn, op_ia32_CJmpAM);
 431
 432                 DB((cg->mod, LEVEL_1, "%+F\n", irn));
 433         }
 434 }
 435
 436 /**
 437  * Creates a Push from Store(IncSP(gp_reg_size))
 438  */
 439 static void ia32_create_Push(ir_node *irn, ia32_code_gen_t *cg) {
 440         ir_node *sp  = get_irn_n(irn, 0);
 441         ir_node *val, *next, *push, *bl, *proj_M, *proj_res, *old_proj_M;
 442         const ir_edge_t *edge;
 443         heights_t *h;
 444
 445         /* do not create push if store has already an offset assigned or base is not a IncSP */
 446         if (get_ia32_am_offs(irn) || ! be_is_IncSP(sp))
 447                 return;
 448
 449         /* do not create push if index is not NOREG */
 450         if (arch_get_irn_register(cg->arch_env, get_irn_n(irn, 1)) !=
 451                 &ia32_gp_regs[REG_GP_NOREG])
 452                 return;
 453
 454         /* do not create push for floating point */
 455         val = get_irn_n(irn, 2);
 456         if (mode_is_float(get_irn_mode(val)))
 457                 return;
 458
 459         /* do not create push if IncSp doesn't expand stack or expand size is different from register size */
 460         if (be_get_IncSP_direction(sp) != be_stack_dir_expand ||
 461                 be_get_IncSP_offset(sp) != get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_gp].mode))
 462                 return;
 463
 464         /* do not create push, if there is a path (inside the block) from the push value to IncSP */
 465         h = heights_new(cg->irg);
 466         if (get_nodes_block(val) == get_nodes_block(sp) &&
 467                 heights_reachable_in_block(h, val, sp))
 468         {
 469                 heights_free(h);
 470                 return;
 471         }
 472         heights_free(h);
 473
 474         /* ok, translate into Push */
 475         edge       = get_irn_out_edge_first(irn);
 476         old_proj_M = get_edge_src_irn(edge);
 477
 478         next = sched_next(irn);
 479         sched_remove(irn);
 480         sched_remove(sp);
 481
 482         bl   = get_nodes_block(irn);
 483         push = new_rd_ia32_Push(NULL, current_ir_graph, bl,
 484                 be_get_IncSP_pred(sp), val, be_get_IncSP_mem(sp));
 485         proj_res = new_r_Proj(current_ir_graph, bl, push, get_irn_mode(sp), pn_ia32_Push_stack);
 486         proj_M   = new_r_Proj(current_ir_graph, bl, push, mode_M, pn_ia32_Push_M);
 487
 488         /* copy a possible constant from the store */
 489         set_ia32_id_cnst(push, get_ia32_id_cnst(irn));
 490         set_ia32_immop_type(push, get_ia32_immop_type(irn));
 491
 492         /* the push must have SP out register */
 493         arch_set_irn_register(cg->arch_env, push, arch_get_irn_register(cg->arch_env, sp));
 494
 495         exchange(old_proj_M, proj_M);
 496         exchange(sp, proj_res);
 497         sched_add_before(next, push);
 498         sched_add_after(push, proj_res);
 499 }
 500
 501 /**
 502  * Creates a Pop from IncSP(Load(sp))
 503  */
 504 static void ia32_create_Pop(ir_node *irn, ia32_code_gen_t *cg) {
 505         ir_node *old_proj_M = be_get_IncSP_mem(irn);
 506         ir_node *load = skip_Proj(old_proj_M);
 507         ir_node *old_proj_res = NULL;
 508         ir_node *bl, *pop, *next, *proj_res, *proj_sp, *proj_M;
 509         const ir_edge_t *edge;
 510         const arch_register_t *reg, *sp;
 511
 512         if (! is_ia32_Load(load) || get_ia32_am_offs(load))
 513                 return;
 514
 515         if (arch_get_irn_register(cg->arch_env, get_irn_n(load, 1)) !=
 516                 &ia32_gp_regs[REG_GP_NOREG])
 517                 return;
 518         if (arch_get_irn_register(cg->arch_env, get_irn_n(load, 0)) != cg->isa->arch_isa.sp)
 519                 return;
 520
 521         /* ok, translate into pop */
 522         foreach_out_edge(load, edge) {
 523                 ir_node *succ = get_edge_src_irn(edge);
 524                 if (succ != old_proj_M) {
 525                         old_proj_res = succ;
 526                         break;
 527                 }
 528         }
 529         if (! old_proj_res) {
 530                 assert(0);
 531                 return; /* should not happen */
 532         }
 533
 534         bl = get_nodes_block(load);
 535
 536         /* IncSP is typically scheduled after the load, so remove it first */
 537         sched_remove(irn);
 538         next = sched_next(old_proj_res);
 539         sched_remove(old_proj_res);
 540         sched_remove(load);
 541
 542         reg = arch_get_irn_register(cg->arch_env, load);
 543         sp  = arch_get_irn_register(cg->arch_env, irn);
 544
 545         pop      = new_rd_ia32_Pop(NULL, current_ir_graph, bl, get_irn_n(irn, 0), get_irn_n(load, 2));
 546         proj_res = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(old_proj_res), pn_ia32_Pop_res);
 547         proj_sp  = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(irn), pn_ia32_Pop_stack);
 548         proj_M   = new_r_Proj(current_ir_graph, bl, pop, mode_M, pn_ia32_Pop_M);
 549
 550         exchange(old_proj_M, proj_M);
 551         exchange(old_proj_res, proj_res);
 552         exchange(irn, proj_sp);
 553
 554         arch_set_irn_register(cg->arch_env, proj_res, reg);
 555         arch_set_irn_register(cg->arch_env, proj_sp, sp);
 556
 557         sched_add_before(next, proj_sp);
 558         sched_add_before(proj_sp, proj_res);
 559         sched_add_before(proj_res,pop);
 560 }
 561
 562 /**
 563  * Tries to optimize two following IncSP.
 564  */
 565 static void ia32_optimize_IncSP(ir_node *irn, ia32_code_gen_t *cg) {
 566         ir_node *prev = be_get_IncSP_pred(irn);
 567         int real_uses = get_irn_n_edges(prev);
 568
 569         if (be_is_IncSP(prev) && real_uses == 1) {
 570                 /* first IncSP has only one IncSP user, kill the first one */
 571                 unsigned       prev_offs = be_get_IncSP_offset(prev);
 572                 be_stack_dir_t prev_dir  = be_get_IncSP_direction(prev);
 573                 unsigned       curr_offs = be_get_IncSP_offset(irn);
 574                 be_stack_dir_t curr_dir  = be_get_IncSP_direction(irn);
 575
 576                 int new_ofs = prev_offs * (prev_dir == be_stack_dir_expand ? -1 : +1) +
 577                                     curr_offs * (curr_dir == be_stack_dir_expand ? -1 : +1);
 578
 579                 if (new_ofs < 0) {
 580                         new_ofs  = -new_ofs;
 581                         curr_dir = be_stack_dir_expand;
 582                 }
 583                 else
 584                         curr_dir = be_stack_dir_shrink;
 585                 be_set_IncSP_offset(prev, 0);
 586                 be_set_IncSP_offset(irn, (unsigned)new_ofs);
 587                 be_set_IncSP_direction(irn, curr_dir);
 588
 589                 /* Omit the optimized IncSP */
 590                 be_set_IncSP_pred(irn, be_get_IncSP_pred(prev));
 591         }
 592 }
 593
 594 /**
 595  * Performs Peephole Optimizations.
 596  */
 597 void ia32_peephole_optimization(ir_node *irn, void *env) {
 598         ia32_code_gen_t *cg = env;
 599
 600         if (is_ia32_TestJmp(irn))
 601                 ia32_optimize_TestJmp(irn, cg);
 602         else if (is_ia32_CondJmp(irn))
 603                 ia32_optimize_CondJmp(irn, cg);
 604         /* seems to be buggy when using Pushes */
 605 //      else if (be_is_IncSP(irn))
 606 //              ia32_optimize_IncSP(irn, cg);
 607         else if (is_ia32_Store(irn))
 608                 ia32_create_Push(irn, cg);
 609 }
 610
 611
 612
 613 /******************************************************************
 614  *              _     _                   __  __           _
 615  *     /\      | |   | |                 |  \/  |         | |
 616  *    /  \   __| | __| |_ __ ___  ___ ___| \  / | ___   __| | ___
 617  *   / /\ \ / _` |/ _` | '__/ _ \/ __/ __| |\/| |/ _ \ / _` |/ _ \
 618  *  / ____ \ (_| | (_| | | |  __/\__ \__ \ |  | | (_) | (_| |  __/
 619  * /_/    \_\__,_|\__,_|_|  \___||___/___/_|  |_|\___/ \__,_|\___|
 620  *
 621  ******************************************************************/
 622
 623 typedef struct {
 624         ia32_code_gen_t *cg;
 625         heights_t       *h;
 626 } ia32_am_opt_env_t;
 627
 628 static int node_is_ia32_comm(const ir_node *irn) {
 629         return is_ia32_irn(irn) ? is_ia32_commutative(irn) : 0;
 630 }
 631
 632 static int ia32_get_irn_n_edges(const ir_node *irn) {
 633         const ir_edge_t *edge;
 634         int cnt = 0;
 635
 636         foreach_out_edge(irn, edge) {
 637                 cnt++;
 638         }
 639
 640         return cnt;
 641 }
 642
 643 /**
 644  * Returns the first mode_M Proj connected to irn.
 645  */
 646 static ir_node *get_mem_proj(const ir_node *irn) {
 647         const ir_edge_t *edge;
 648         ir_node         *src;
 649
 650         assert(get_irn_mode(irn) == mode_T && "expected mode_T node");
 651
 652         foreach_out_edge(irn, edge) {
 653                 src = get_edge_src_irn(edge);
 654
 655                 assert(is_Proj(src) && "Proj expected");
 656
 657                 if (get_irn_mode(src) == mode_M)
 658                         return src;
 659         }
 660
 661         return NULL;
 662 }
 663
 664 /**
 665  * Returns the first Proj with mode != mode_M connected to irn.
 666  */
 667 static ir_node *get_res_proj(const ir_node *irn) {
 668         const ir_edge_t *edge;
 669         ir_node         *src;
 670
 671         assert(get_irn_mode(irn) == mode_T && "expected mode_T node");
 672
 673         foreach_out_edge(irn, edge) {
 674                 src = get_edge_src_irn(edge);
 675
 676                 assert(is_Proj(src) && "Proj expected");
 677
 678                 if (get_irn_mode(src) != mode_M)
 679                         return src;
 680         }
 681
 682         return NULL;
 683 }
 684
 685 /**
 686  * Determines if pred is a Proj and if is_op_func returns true for it's predecessor.
 687  *
 688  * @param pred       The node to be checked
 689  * @param is_op_func The check-function
 690  * @return 1 if conditions are fulfilled, 0 otherwise
 691  */
 692 static int pred_is_specific_node(const ir_node *pred, is_op_func_t *is_op_func) {
 693         if (is_Proj(pred) && is_op_func(get_Proj_pred(pred))) {
 694                 return 1;
 695         }
 696
 697         return 0;
 698 }
 699
 700 /**
 701  * Determines if pred is a Proj and if is_op_func returns true for it's predecessor
 702  * and if the predecessor is in block bl.
 703  *
 704  * @param bl         The block
 705  * @param pred       The node to be checked
 706  * @param is_op_func The check-function
 707  * @return 1 if conditions are fulfilled, 0 otherwise
 708  */
 709 static int pred_is_specific_nodeblock(const ir_node *bl, const ir_node *pred,
 710         int (*is_op_func)(const ir_node *n))
 711 {
 712         if (is_Proj(pred)) {
 713                 pred = get_Proj_pred(pred);
 714                 if ((bl == get_nodes_block(pred)) && is_op_func(pred)) {
 715                         return 1;
 716                 }
 717         }
 718
 719         return 0;
 720 }
 721
 722 /**
 723  * Checks if irn is a candidate for address calculation.
 724  *
 725  * - none of the operand must be a Load  within the same block OR
 726  * - all Loads must have more than one user                    OR
 727  * - the irn has a frame entity (it's a former FrameAddr)
 728  *
 729  * @param block   The block the Loads must/mustnot be in
 730  * @param irn     The irn to check
 731  * return 1 if irn is a candidate, 0 otherwise
 732  */
 733 static int is_addr_candidate(const ir_node *block, const ir_node *irn) {
 734         ir_node *in, *left, *right;
 735         int      n, is_cand = 1;
 736
 737         left  = get_irn_n(irn, 2);
 738         right = get_irn_n(irn, 3);
 739
 740         in = left;
 741
 742         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 743                 n         = ia32_get_irn_n_edges(in);
 744                 is_cand   = (n == 1) ? 0 : is_cand;  /* load with only one user: don't create LEA */
 745         }
 746
 747         in = right;
 748
 749         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 750                 n         = ia32_get_irn_n_edges(in);
 751                 is_cand   = (n == 1) ? 0 : is_cand;  /* load with only one user: don't create LEA */
 752         }
 753
 754         is_cand = get_ia32_frame_ent(irn) ? 1 : is_cand;
 755
 756         return is_cand;
 757 }
 758
 759 /**
 760  * Checks if irn is a candidate for address mode.
 761  *
 762  * address mode (AM):
 763  * - at least one operand has to be a Load within the same block AND
 764  * - the load must not have other users than the irn             AND
 765  * - the irn must not have a frame entity set
 766  *
 767  * @param h           The height information of the irg
 768  * @param block       The block the Loads must/mustnot be in
 769  * @param irn         The irn to check
 770  * return 0 if irn is no candidate, 1 if left load can be used, 2 if right one, 3 for both
 771  */
 772 static ia32_am_cand_t is_am_candidate(heights_t *h, const ir_node *block, ir_node *irn) {
 773         ir_node *in, *load, *other, *left, *right;
 774         int      n, is_cand = 0, cand;
 775
 776         if (is_ia32_Ld(irn) || is_ia32_St(irn) || is_ia32_Store8Bit(irn) || is_ia32_vfild(irn) || is_ia32_vfist(irn))
 777                 return 0;
 778
 779         left  = get_irn_n(irn, 2);
 780         right = get_irn_n(irn, 3);
 781
 782         in = left;
 783
 784         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 785                 n         = ia32_get_irn_n_edges(in);
 786                 is_cand   = (n == 1) ? 1 : is_cand;  /* load with more than one user: no AM */
 787
 788                 load  = get_Proj_pred(in);
 789                 other = right;
 790
 791                 /* If there is a data dependency of other irn from load: cannot use AM */
 792                 if (get_nodes_block(other) == block) {
 793                         other   = skip_Proj(other);
 794                         is_cand = heights_reachable_in_block(h, other, load) ? 0 : is_cand;
 795                 }
 796         }
 797
 798         cand    = is_cand ? IA32_AM_CAND_LEFT : IA32_AM_CAND_NONE;
 799         in      = right;
 800         is_cand = 0;
 801
 802         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 803                 n         = ia32_get_irn_n_edges(in);
 804                 is_cand   = (n == 1) ? 1 : is_cand;  /* load with more than one user: no AM */
 805
 806                 load  = get_Proj_pred(in);
 807                 other = left;
 808
 809                 /* If there is a data dependency of other irn from load: cannot use load */
 810                 if (get_nodes_block(other) == block) {
 811                         other   = skip_Proj(other);
 812                         is_cand = heights_reachable_in_block(h, other, load) ? 0 : is_cand;
 813                 }
 814         }
 815
 816         cand = is_cand ? (cand | IA32_AM_CAND_RIGHT) : cand;
 817
 818         /* if the irn has a frame entity: we do not use address mode */
 819         return get_ia32_frame_ent(irn) ? IA32_AM_CAND_NONE : cand;
 820 }
 821
 822 /**
 823  * Compares the base and index addr and the load/store entities
 824  * and returns 1 if they are equal.
 825  */
 826 static int load_store_addr_is_equal(const ir_node *load, const ir_node *store,
 827                                                                         const ir_node *addr_b, const ir_node *addr_i)
 828 {
 829         int     is_equal = (addr_b == get_irn_n(load, 0)) && (addr_i == get_irn_n(load, 1));
 830         entity *lent     = get_ia32_frame_ent(load);
 831         entity *sent     = get_ia32_frame_ent(store);
 832         ident  *lid      = get_ia32_am_sc(load);
 833         ident  *sid      = get_ia32_am_sc(store);
 834         char   *loffs    = get_ia32_am_offs(load);
 835         char   *soffs    = get_ia32_am_offs(store);
 836
 837         /* are both entities set and equal? */
 838         if (is_equal && (lent || sent))
 839                 is_equal = lent && sent && (lent == sent);
 840
 841         /* are address mode idents set and equal? */
 842         if (is_equal && (lid || sid))
 843                 is_equal = lid && sid && (lid == sid);
 844
 845         /* are offsets set and equal */
 846         if (is_equal && (loffs || soffs))
 847                 is_equal = loffs && soffs && strcmp(loffs, soffs) == 0;
 848
 849         /* are the load and the store of the same mode? */
 850         is_equal = is_equal ? get_ia32_ls_mode(load) == get_ia32_ls_mode(store) : 0;
 851
 852         return is_equal;
 853 }
 854
 855 typedef enum _ia32_take_lea_attr {
 856         IA32_LEA_ATTR_NONE  = 0,
 857         IA32_LEA_ATTR_BASE  = (1 << 0),
 858         IA32_LEA_ATTR_INDEX = (1 << 1),
 859         IA32_LEA_ATTR_OFFS  = (1 << 2),
 860         IA32_LEA_ATTR_SCALE = (1 << 3),
 861         IA32_LEA_ATTR_AMSC  = (1 << 4),
 862         IA32_LEA_ATTR_FENT  = (1 << 5)
 863 } ia32_take_lea_attr;
 864
 865 /**
 866  * Decides if we have to keep the LEA operand or if we can assimilate it.
 867  */
 868 static int do_new_lea(ir_node *irn, ir_node *base, ir_node *index, ir_node *lea,
 869                 int have_am_sc, ia32_code_gen_t *cg)
 870 {
 871         ir_node *lea_base = get_irn_n(lea, 0);
 872         ir_node *lea_idx  = get_irn_n(lea, 1);
 873         entity  *irn_ent  = get_ia32_frame_ent(irn);
 874         entity  *lea_ent  = get_ia32_frame_ent(lea);
 875         int      ret_val  = 0;
 876         int      is_noreg_base  = be_is_NoReg(cg, base);
 877         int      is_noreg_index = be_is_NoReg(cg, index);
 878         ia32_am_flavour_t am_flav = get_ia32_am_flavour(lea);
 879
 880         /* If the Add and the LEA both have a different frame entity set: keep */
 881         if (irn_ent && lea_ent && (irn_ent != lea_ent))
 882                 return IA32_LEA_ATTR_NONE;
 883         else if (! irn_ent && lea_ent)
 884                 ret_val |= IA32_LEA_ATTR_FENT;
 885
 886         /* If the Add and the LEA both have already an address mode symconst: keep */
 887         if (have_am_sc && get_ia32_am_sc(lea))
 888                 return IA32_LEA_ATTR_NONE;
 889         else if (get_ia32_am_sc(lea))
 890                 ret_val |= IA32_LEA_ATTR_AMSC;
 891
 892         /* Check the different base-index combinations */
 893
 894         if (! is_noreg_base && ! is_noreg_index) {
 895                 /* Assimilate if base is the lea and the LEA is just a Base + Offset calculation */
 896                 if ((base == lea) && ! (am_flav & ia32_I ? 1 : 0)) {
 897                         if (am_flav & ia32_O)
 898                                 ret_val |= IA32_LEA_ATTR_OFFS;
 899
 900                         ret_val |= IA32_LEA_ATTR_BASE;
 901                 }
 902                 else
 903                         return IA32_LEA_ATTR_NONE;
 904         }
 905         else if (! is_noreg_base && is_noreg_index) {
 906                 /* Base is set but index not */
 907                 if (base == lea) {
 908                         /* Base points to LEA: assimilate everything */
 909                         if (am_flav & ia32_O)
 910                                 ret_val |= IA32_LEA_ATTR_OFFS;
 911                         if (am_flav & ia32_S)
 912                                 ret_val |= IA32_LEA_ATTR_SCALE;
 913                         if (am_flav & ia32_I)
 914                                 ret_val |= IA32_LEA_ATTR_INDEX;
 915
 916                         ret_val |= IA32_LEA_ATTR_BASE;
 917                 }
 918                 else if (am_flav & ia32_B ? 0 : 1) {
 919                         /* Base is not the LEA but the LEA is an index only calculation: assimilate */
 920                         if (am_flav & ia32_O)
 921                                 ret_val |= IA32_LEA_ATTR_OFFS;
 922                         if (am_flav & ia32_S)
 923                                 ret_val |= IA32_LEA_ATTR_SCALE;
 924
 925                         ret_val |= IA32_LEA_ATTR_INDEX;
 926                 }
 927                 else
 928                         return IA32_LEA_ATTR_NONE;
 929         }
 930         else if (is_noreg_base && ! is_noreg_index) {
 931                 /* Index is set but not base */
 932                 if (index == lea) {
 933                         /* Index points to LEA: assimilate everything */
 934                         if (am_flav & ia32_O)
 935                                 ret_val |= IA32_LEA_ATTR_OFFS;
 936                         if (am_flav & ia32_S)
 937                                 ret_val |= IA32_LEA_ATTR_SCALE;
 938                         if (am_flav & ia32_B)
 939                                 ret_val |= IA32_LEA_ATTR_BASE;
 940
 941                         ret_val |= IA32_LEA_ATTR_INDEX;
 942                 }
 943                 else if (am_flav & ia32_I ? 0 : 1) {
 944                         /* Index is not the LEA but the LEA is a base only calculation: assimilate */
 945                         if (am_flav & ia32_O)
 946                                 ret_val |= IA32_LEA_ATTR_OFFS;
 947                         if (am_flav & ia32_S)
 948                                 ret_val |= IA32_LEA_ATTR_SCALE;
 949
 950                         ret_val |= IA32_LEA_ATTR_BASE;
 951                 }
 952                 else
 953                         return IA32_LEA_ATTR_NONE;
 954         }
 955         else {
 956                 assert(0 && "There must have been set base or index");
 957         }
 958
 959         return ret_val;
 960 }
 961
 962
 963 /**
 964  * Folds Add or Sub to LEA if possible
 965  */
 966 static ir_node *fold_addr(ia32_code_gen_t *cg, ir_node *irn, ir_node *noreg) {
 967         ir_graph   *irg        = get_irn_irg(irn);
 968         dbg_info   *dbg        = get_irn_dbg_info(irn);
 969         ir_node    *block      = get_nodes_block(irn);
 970         ir_node    *res        = irn;
 971         ir_node    *shift      = NULL;
 972         ir_node    *lea_o      = NULL;
 973         ir_node    *lea        = NULL;
 974         char       *offs       = NULL;
 975         const char *offs_cnst  = NULL;
 976         char       *offs_lea   = NULL;
 977         int         scale      = 0;
 978         int         isadd      = 0;
 979         int         dolea      = 0;
 980         int         have_am_sc = 0;
 981         int         am_sc_sign = 0;
 982         ident      *am_sc      = NULL;
 983         entity     *lea_ent    = NULL;
 984         ir_node    *left, *right, *temp;
 985         ir_node    *base, *index;
 986         ia32_am_flavour_t am_flav;
 987         DEBUG_ONLY(firm_dbg_module_t *mod = cg->mod;)
 988
 989         if (is_ia32_Add(irn))
 990                 isadd = 1;
 991
 992         left  = get_irn_n(irn, 2);
 993         right = get_irn_n(irn, 3);
 994
 995         /* "normalize" arguments in case of add with two operands */
 996         if  (isadd && ! be_is_NoReg(cg, right)) {
 997                 /* put LEA == ia32_am_O as right operand */
 998                 if (is_ia32_Lea(left) && get_ia32_am_flavour(left) == ia32_am_O) {
 999                         set_irn_n(irn, 2, right);
1000                         set_irn_n(irn, 3, left);
1001                         temp  = left;
1002                         left  = right;
1003                         right = temp;
1004                 }
1005
1006                 /* put LEA != ia32_am_O as left operand */
1007                 if (is_ia32_Lea(right) && get_ia32_am_flavour(right) != ia32_am_O) {
1008                         set_irn_n(irn, 2, right);
1009                         set_irn_n(irn, 3, left);
1010                         temp  = left;
1011                         left  = right;
1012                         right = temp;
1013                 }
1014
1015                 /* put SHL as left operand iff left is NOT a LEA */
1016                 if (! is_ia32_Lea(left) && pred_is_specific_node(right, is_ia32_Shl)) {
1017                         set_irn_n(irn, 2, right);
1018                         set_irn_n(irn, 3, left);
1019                         temp  = left;
1020                         left  = right;
1021                         right = temp;
1022                 }
1023         }
1024
1025         base    = left;
1026         index   = noreg;
1027         offs    = NULL;
1028         scale   = 0;
1029         am_flav = 0;
1030
1031         /* check for operation with immediate */
1032         if (is_ia32_ImmConst(irn)) {
1033                 DBG((mod, LEVEL_1, "\tfound op with imm const"));
1034
1035                 offs_cnst = get_ia32_cnst(irn);
1036                 dolea     = 1;
1037         }
1038         else if (is_ia32_ImmSymConst(irn)) {
1039                 DBG((mod, LEVEL_1, "\tfound op with imm symconst"));
1040
1041                 have_am_sc = 1;
1042                 dolea      = 1;
1043                 am_sc      = get_ia32_id_cnst(irn);
1044                 am_sc_sign = is_ia32_am_sc_sign(irn);
1045         }
1046
1047         /* determine the operand which needs to be checked */
1048         temp = be_is_NoReg(cg, right) ? left : right;
1049
1050         /* check if right operand is AMConst (LEA with ia32_am_O)  */
1051         /* but we can only eat it up if there is no other symconst */
1052         /* because the linker won't accept two symconsts           */
1053         if (! have_am_sc && is_ia32_Lea(temp) && get_ia32_am_flavour(temp) == ia32_am_O) {
1054                 DBG((mod, LEVEL_1, "\tgot op with LEA am_O"));
1055
1056                 offs_lea   = get_ia32_am_offs(temp);
1057                 am_sc      = get_ia32_am_sc(temp);
1058                 am_sc_sign = is_ia32_am_sc_sign(temp);
1059                 have_am_sc = 1;
1060                 dolea      = 1;
1061                 lea_o      = temp;
1062
1063                 if (temp == base)
1064                         base = noreg;
1065         }
1066
1067         if (isadd) {
1068                 /* default for add -> make right operand to index */
1069                 index = right;
1070                 dolea = 1;
1071
1072                 DBG((mod, LEVEL_1, "\tgot LEA candidate with index %+F\n", index));
1073
1074                 /* determine the operand which needs to be checked */
1075                 temp = left;
1076                 if (is_ia32_Lea(left)) {
1077                         temp = right;
1078                 }
1079
1080                 /* check for SHL 1,2,3 */
1081                 if (pred_is_specific_node(temp, is_ia32_Shl)) {
1082                         temp  = get_Proj_pred(temp);
1083                         shift = temp;
1084
1085                         if (get_ia32_Immop_tarval(temp)) {
1086                                 scale = get_tarval_long(get_ia32_Immop_tarval(temp));
1087
1088                                 if (scale <= 3) {
1089                                         index = get_irn_n(temp, 2);
1090
1091                                         DBG((mod, LEVEL_1, "\tgot scaled index %+F\n", index));
1092                                 }
1093                                 else {
1094                                         scale = 0;
1095                                         shift = NULL;
1096                                 }
1097                         }
1098                 }
1099
1100                 /* fix base */
1101                 if (! be_is_NoReg(cg, index)) {
1102                         /* if we have index, but left == right -> no base */
1103                         if (left == right) {
1104                                 base = noreg;
1105                         }
1106                         else if (! is_ia32_Lea(left) && (index != right)) {
1107                                 /* index != right -> we found a good Shl           */
1108                                 /* left  != LEA   -> this Shl was the left operand */
1109                                 /* -> base is right operand                        */
1110                                 base = (right == lea_o) ? noreg : right;
1111                         }
1112                 }
1113         }
1114
1115         /* Try to assimilate a LEA as left operand */
1116         if (is_ia32_Lea(left) && (get_ia32_am_flavour(left) != ia32_am_O)) {
1117                 /* check if we can assimilate the LEA */
1118                 int take_attr = do_new_lea(irn, base, index, left, have_am_sc, cg);
1119
1120                 if (take_attr == IA32_LEA_ATTR_NONE) {
1121                         DBG((mod, LEVEL_1, "\tleave old LEA, creating new one\n"));
1122                 }
1123                 else {
1124                         DBG((mod, LEVEL_1, "\tgot LEA as left operand ... assimilating\n"));
1125                         lea = left; /* for statistics */
1126
1127                         if (take_attr & IA32_LEA_ATTR_OFFS)
1128                                 offs = get_ia32_am_offs(left);
1129
1130                         if (take_attr & IA32_LEA_ATTR_AMSC) {
1131                                 am_sc      = get_ia32_am_sc(left);
1132                                 have_am_sc = 1;
1133                                 am_sc_sign = is_ia32_am_sc_sign(left);
1134                         }
1135
1136                         if (take_attr & IA32_LEA_ATTR_SCALE)
1137                                 scale = get_ia32_am_scale(left);
1138
1139                         if (take_attr & IA32_LEA_ATTR_BASE)
1140                                 base = get_irn_n(left, 0);
1141
1142                         if (take_attr & IA32_LEA_ATTR_INDEX)
1143                                 index = get_irn_n(left, 1);
1144
1145                         if (take_attr & IA32_LEA_ATTR_FENT)
1146                                 lea_ent = get_ia32_frame_ent(left);
1147                 }
1148         }
1149
1150         /* ok, we can create a new LEA */
1151         if (dolea) {
1152                 res = new_rd_ia32_Lea(dbg, irg, block, base, index, mode_Is);
1153
1154                 /* add the old offset of a previous LEA */
1155                 if (offs) {
1156                         add_ia32_am_offs(res, offs);
1157                 }
1158
1159                 /* add the new offset */
1160                 if (isadd) {
1161                         if (offs_cnst) {
1162                                 add_ia32_am_offs(res, offs_cnst);
1163                         }
1164                         if (offs_lea) {
1165                                 add_ia32_am_offs(res, offs_lea);
1166                         }
1167                 }
1168                 else {
1169                         /* either lea_O-cnst, -cnst or -lea_O  */
1170                         if (offs_cnst) {
1171                                 if (offs_lea) {
1172                                         add_ia32_am_offs(res, offs_lea);
1173                                 }
1174
1175                                 sub_ia32_am_offs(res, offs_cnst);
1176                         }
1177                         else {
1178                                 sub_ia32_am_offs(res, offs_lea);
1179                         }
1180                 }
1181
1182                 /* set the address mode symconst */
1183                 if (have_am_sc) {
1184                         set_ia32_am_sc(res, am_sc);
1185                         if (am_sc_sign)
1186                                 set_ia32_am_sc_sign(res);
1187                 }
1188
1189                 /* copy the frame entity (could be set in case of Add */
1190                 /* which was a FrameAddr) */
1191                 if (lea_ent)
1192                         set_ia32_frame_ent(res, lea_ent);
1193                 else
1194                         set_ia32_frame_ent(res, get_ia32_frame_ent(irn));
1195
1196                 if (get_ia32_frame_ent(res))
1197                         set_ia32_use_frame(res);
1198
1199                 /* set scale */
1200                 set_ia32_am_scale(res, scale);
1201
1202                 am_flav = ia32_am_N;
1203                 /* determine new am flavour */
1204                 if (offs || offs_cnst || offs_lea || have_am_sc) {
1205                         am_flav |= ia32_O;
1206                 }
1207                 if (! be_is_NoReg(cg, base)) {
1208                         am_flav |= ia32_B;
1209                 }
1210                 if (! be_is_NoReg(cg, index)) {
1211                         am_flav |= ia32_I;
1212                 }
1213                 if (scale > 0) {
1214                         am_flav |= ia32_S;
1215                 }
1216                 set_ia32_am_flavour(res, am_flav);
1217
1218                 set_ia32_op_type(res, ia32_AddrModeS);
1219
1220                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
1221
1222                 DBG((mod, LEVEL_1, "\tLEA [%+F + %+F * %d + %s]\n", base, index, scale, get_ia32_am_offs(res)));
1223
1224                 /* we will exchange it, report here before the Proj is created */
1225                 if (shift && lea && lea_o)
1226                         DBG_OPT_LEA4(irn, lea_o, lea, shift, res);
1227                 else if (shift && lea)
1228                         DBG_OPT_LEA3(irn, lea, shift, res);
1229                 else if (shift && lea_o)
1230                         DBG_OPT_LEA3(irn, lea_o, shift, res);
1231                 else if (lea && lea_o)
1232                         DBG_OPT_LEA3(irn, lea_o, lea, res);
1233                 else if (shift)
1234                         DBG_OPT_LEA2(irn, shift, res);
1235                 else if (lea)
1236                         DBG_OPT_LEA2(irn, lea, res);
1237                 else if (lea_o)
1238                         DBG_OPT_LEA2(irn, lea_o, res);
1239                 else
1240                         DBG_OPT_LEA1(irn, res);
1241
1242                 /* get the result Proj of the Add/Sub */
1243                 irn = get_res_proj(irn);
1244
1245                 assert(irn && "Couldn't find result proj");
1246
1247                 /* exchange the old op with the new LEA */
1248                 exchange(irn, res);
1249         }
1250
1251         return res;
1252 }
1253
1254
1255 /**
1256  * Merges a Load/Store node with a LEA.
1257  * @param irn The Load/Store node
1258  * @param lea The LEA
1259  */
1260 static void merge_loadstore_lea(ir_node *irn, ir_node *lea) {
1261         entity *irn_ent = get_ia32_frame_ent(irn);
1262         entity *lea_ent = get_ia32_frame_ent(lea);
1263
1264         /* If the irn and the LEA both have a different frame entity set: do not merge */
1265         if (irn_ent && lea_ent && (irn_ent != lea_ent))
1266                 return;
1267         else if (! irn_ent && lea_ent) {
1268                 set_ia32_frame_ent(irn, lea_ent);
1269                 set_ia32_use_frame(irn);
1270         }
1271
1272         /* get the AM attributes from the LEA */
1273         add_ia32_am_offs(irn, get_ia32_am_offs(lea));
1274         set_ia32_am_scale(irn, get_ia32_am_scale(lea));
1275         set_ia32_am_flavour(irn, get_ia32_am_flavour(lea));
1276
1277         set_ia32_am_sc(irn, get_ia32_am_sc(lea));
1278         if (is_ia32_am_sc_sign(lea))
1279                 set_ia32_am_sc_sign(irn);
1280
1281         set_ia32_op_type(irn, is_ia32_Ld(irn) ? ia32_AddrModeS : ia32_AddrModeD);
1282
1283         /* set base and index */
1284         set_irn_n(irn, 0, get_irn_n(lea, 0));
1285         set_irn_n(irn, 1, get_irn_n(lea, 1));
1286
1287         /* clear remat flag */
1288         set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1289
1290         if (is_ia32_Ld(irn))
1291                 DBG_OPT_LOAD_LEA(lea, irn);
1292         else
1293                 DBG_OPT_STORE_LEA(lea, irn);
1294
1295 }
1296
1297 /**
1298  * Sets new_right index of irn to right and new_left index to left.
1299  * Also exchange left and right
1300  */
1301 static void exchange_left_right(ir_node *irn, ir_node **left, ir_node **right, int new_left, int new_right) {
1302         ir_node *temp;
1303
1304         set_irn_n(irn, new_right, *right);
1305         set_irn_n(irn, new_left, *left);
1306
1307         temp   = *left;
1308         *left  = *right;
1309         *right = temp;
1310
1311         /* this is only needed for Compares, but currently ALL nodes
1312          * have this attribute :-) */
1313         set_ia32_pncode(irn, get_inversed_pnc(get_ia32_pncode(irn)));
1314 }
1315
1316 /**
1317  * Performs address calculation optimization (create LEAs if possible)
1318  */
1319 static void optimize_lea(ir_node *irn, void *env) {
1320         ia32_code_gen_t *cg  = env;
1321         ir_node         *block, *noreg_gp, *left, *right;
1322
1323         if (! is_ia32_irn(irn))
1324                 return;
1325
1326         /* Following cases can occur:                                  */
1327         /* - Sub (l, imm) -> LEA [base - offset]                       */
1328         /* - Sub (l, r == LEA with ia32_am_O)   -> LEA [base - offset] */
1329         /* - Add (l, imm) -> LEA [base + offset]                       */
1330         /* - Add (l, r == LEA with ia32_am_O)  -> LEA [base + offset]  */
1331         /* - Add (l == LEA with ia32_am_O, r)  -> LEA [base + offset]  */
1332         /* - Add (l, r) -> LEA [base + index * scale]                  */
1333         /*              with scale > 1 iff l/r == shl (1,2,3)          */
1334
1335         if (is_ia32_Sub(irn) || is_ia32_Add(irn)) {
1336                 left     = get_irn_n(irn, 2);
1337                 right    = get_irn_n(irn, 3);
1338                 block    = get_nodes_block(irn);
1339                 noreg_gp = ia32_new_NoReg_gp(cg);
1340
1341             /* Do not try to create a LEA if one of the operands is a Load. */
1342                 /* check is irn is a candidate for address calculation */
1343                 if (is_addr_candidate(block, irn)) {
1344                         ir_node *res;
1345
1346                         DBG((cg->mod, LEVEL_1, "\tfound address calculation candidate %+F ... ", irn));
1347                         res = fold_addr(cg, irn, noreg_gp);
1348
1349                         if (res != irn)
1350                                 DB((cg->mod, LEVEL_1, "transformed into %+F\n", res));
1351                         else
1352                                 DB((cg->mod, LEVEL_1, "not transformed\n"));
1353                 }
1354         }
1355         else if (is_ia32_Ld(irn) || is_ia32_St(irn) || is_ia32_Store8Bit(irn)) {
1356                 /* - Load  -> LEA into Load  } TODO: If the LEA is used by more than one Load/Store */
1357                 /* - Store -> LEA into Store }       it might be better to keep the LEA             */
1358                 left = get_irn_n(irn, 0);
1359
1360                 if (is_ia32_Lea(left)) {
1361                         const ir_edge_t *edge, *ne;
1362                         ir_node *src;
1363
1364                         /* merge all Loads/Stores connected to this LEA with the LEA */
1365                         foreach_out_edge_safe(left, edge, ne) {
1366                                 src = get_edge_src_irn(edge);
1367
1368                                 if (src && (is_ia32_Ld(src) || is_ia32_St(src) || is_ia32_Store8Bit(src))) {
1369                                         DBG((cg->mod, LEVEL_1, "\nmerging %+F into %+F\n", left, irn));
1370                                         if (! is_ia32_got_lea(src))
1371                                                 merge_loadstore_lea(src, left);
1372                                         set_ia32_got_lea(src);
1373                                 }
1374                         }
1375                 }
1376         }
1377 }
1378
1379
1380 /**
1381  * Checks for address mode patterns and performs the
1382  * necessary transformations.
1383  * This function is called by a walker.
1384  */
1385 static void optimize_am(ir_node *irn, void *env) {
1386         ia32_am_opt_env_t *am_opt_env = env;
1387         ia32_code_gen_t   *cg         = am_opt_env->cg;
1388         heights_t         *h          = am_opt_env->h;
1389         ir_node           *block, *noreg_gp, *noreg_fp;
1390         ir_node           *left, *right;
1391         ir_node           *store, *load, *mem_proj;
1392         ir_node           *succ, *addr_b, *addr_i;
1393         int               check_am_src          = 0;
1394         int               need_exchange_on_fail = 0;
1395         DEBUG_ONLY(firm_dbg_module_t *mod = cg->mod;)
1396
1397         if (! is_ia32_irn(irn))
1398                 return;
1399
1400         block    = get_nodes_block(irn);
1401         noreg_gp = ia32_new_NoReg_gp(cg);
1402         noreg_fp = ia32_new_NoReg_fp(cg);
1403
1404         DBG((mod, LEVEL_1, "checking for AM\n"));
1405
1406         /* fold following patterns:                                                         */
1407         /* - op -> Load into AMop with am_Source                                            */
1408         /*   conditions:                                                                    */
1409         /*     - op is am_Source capable AND                                                */
1410         /*     - the Load is only used by this op AND                                       */
1411         /*     - the Load is in the same block                                              */
1412         /* - Store -> op -> Load  into AMop with am_Dest                                    */
1413         /*   conditions:                                                                    */
1414         /*     - op is am_Dest capable AND                                                  */
1415         /*     - the Store uses the same address as the Load AND                            */
1416         /*     - the Load is only used by this op AND                                       */
1417         /*     - the Load and Store are in the same block AND                               */
1418         /*     - nobody else uses the result of the op                                      */
1419
1420         if ((get_ia32_am_support(irn) != ia32_am_None) && ! is_ia32_Lea(irn)) {
1421                 ia32_am_cand_t cand      = is_am_candidate(h, block, irn);
1422                 ia32_am_cand_t orig_cand = cand;
1423
1424                 /* cand == 1: load is left;   cand == 2: load is right; */
1425
1426                 if (cand == IA32_AM_CAND_NONE)
1427                         return;
1428
1429                 DBG((mod, LEVEL_1, "\tfound address mode candidate %+F ... ", irn));
1430
1431                 left  = get_irn_n(irn, 2);
1432                 if (get_irn_arity(irn) == 4) {
1433                         /* it's an "unary" operation */
1434                         right = left;
1435                 }
1436                 else {
1437                         right = get_irn_n(irn, 3);
1438                 }
1439
1440                 /* normalize commutative ops */
1441                 if (node_is_ia32_comm(irn) && (cand == IA32_AM_CAND_LEFT)) {
1442
1443                         /* Assure that right operand is always a Load if there is one    */
1444                         /* because non-commutative ops can only use Dest AM if the right */
1445                         /* operand is a load, so we only need to check right operand.    */
1446
1447                         exchange_left_right(irn, &left, &right, 3, 2);
1448                         need_exchange_on_fail = 1;
1449
1450                         /* now: load is right */
1451                         cand = IA32_AM_CAND_RIGHT;
1452                 }
1453
1454                 /* check for Store -> op -> Load */
1455
1456                 /* Store -> op -> Load optimization is only possible if supported by op */
1457                 /* and if right operand is a Load                                       */
1458                 if ((get_ia32_am_support(irn) & ia32_am_Dest) && (cand & IA32_AM_CAND_RIGHT))
1459                 {
1460                         /* An address mode capable op always has a result Proj.                  */
1461                         /* If this Proj is used by more than one other node, we don't need to    */
1462                         /* check further, otherwise we check for Store and remember the address, */
1463                         /* the Store points to. */
1464
1465                         succ = get_res_proj(irn);
1466                         assert(succ && "Couldn't find result proj");
1467
1468                         addr_b = NULL;
1469                         addr_i = NULL;
1470                         store  = NULL;
1471
1472                         /* now check for users and Store */
1473                         if (ia32_get_irn_n_edges(succ) == 1) {
1474                                 succ = get_edge_src_irn(get_irn_out_edge_first(succ));
1475
1476                                 if (is_ia32_xStore(succ) || is_ia32_Store(succ)) {
1477                                         store  = succ;
1478                                         addr_b = get_irn_n(store, 0);
1479                                         addr_i = get_irn_n(store, 1);
1480                                 }
1481                         }
1482
1483                         if (store) {
1484                                 /* we found a Store as single user: Now check for Load */
1485
1486                                 /* Extra check for commutative ops with two Loads */
1487                                 /* -> put the interesting Load right              */
1488                                 if (node_is_ia32_comm(irn) && (cand == IA32_AM_CAND_BOTH)) {
1489                                         if ((addr_b == get_irn_n(get_Proj_pred(left), 0)) &&
1490                                                 (addr_i == get_irn_n(get_Proj_pred(left), 1)))
1491                                         {
1492                                                 /* We exchange left and right, so it's easier to kill     */
1493                                                 /* the correct Load later and to handle unary operations. */
1494                                                 exchange_left_right(irn, &left, &right, 3, 2);
1495                                                 need_exchange_on_fail ^= 1;
1496                                         }
1497                                 }
1498
1499                                 /* skip the Proj for easier access */
1500                                 load = get_Proj_pred(right);
1501
1502                                 /* Compare Load and Store address */
1503                                 if (load_store_addr_is_equal(load, store, addr_b, addr_i)) {
1504                                         /* Right Load is from same address, so we can */
1505                                         /* disconnect the Load and Store here        */
1506
1507                                         /* set new base, index and attributes */
1508                                         set_irn_n(irn, 0, addr_b);
1509                                         set_irn_n(irn, 1, addr_i);
1510                                         add_ia32_am_offs(irn, get_ia32_am_offs(load));
1511                                         set_ia32_am_scale(irn, get_ia32_am_scale(load));
1512                                         set_ia32_am_flavour(irn, get_ia32_am_flavour(load));
1513                                         set_ia32_op_type(irn, ia32_AddrModeD);
1514                                         set_ia32_frame_ent(irn, get_ia32_frame_ent(load));
1515                                         set_ia32_ls_mode(irn, get_ia32_ls_mode(load));
1516
1517                                         set_ia32_am_sc(irn, get_ia32_am_sc(load));
1518                                         if (is_ia32_am_sc_sign(load))
1519                                                 set_ia32_am_sc_sign(irn);
1520
1521                                         if (is_ia32_use_frame(load))
1522                                                 set_ia32_use_frame(irn);
1523
1524                                         /* connect to Load memory and disconnect Load */
1525                                         if (get_irn_arity(irn) == 5) {
1526                                                 /* binary AMop */
1527                                                 set_irn_n(irn, 4, get_irn_n(load, 2));
1528                                                 set_irn_n(irn, 3, noreg_gp);
1529                                         }
1530                                         else {
1531                                                 /* unary AMop */
1532                                                 set_irn_n(irn, 3, get_irn_n(load, 2));
1533                                                 set_irn_n(irn, 2, noreg_gp);
1534                                         }
1535
1536                                         /* connect the memory Proj of the Store to the op */
1537                                         mem_proj = get_mem_proj(store);
1538                                         set_Proj_pred(mem_proj, irn);
1539                                         set_Proj_proj(mem_proj, 1);
1540
1541                                         /* clear remat flag */
1542                                         set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1543
1544                                         DBG_OPT_AM_D(load, store, irn);
1545
1546                                         DB((mod, LEVEL_1, "merged with %+F and %+F into dest AM\n", load, store));
1547
1548                                         need_exchange_on_fail = 0;
1549                                 }
1550                         } /* if (store) */
1551                         else if (get_ia32_am_support(irn) & ia32_am_Source) {
1552                                 /* There was no store, check if we still can optimize for source address mode */
1553                                 check_am_src = 1;
1554                         }
1555                 } /* if (support AM Dest) */
1556                 else if (get_ia32_am_support(irn) & ia32_am_Source) {
1557                         /* op doesn't support am AM Dest -> check for AM Source */
1558                         check_am_src = 1;
1559                 }
1560
1561                 /* was exchanged but optimize failed: exchange back */
1562                 if (need_exchange_on_fail) {
1563                         exchange_left_right(irn, &left, &right, 3, 2);
1564                         cand = orig_cand;
1565                 }
1566
1567                 need_exchange_on_fail = 0;
1568
1569                 /* normalize commutative ops */
1570                 if (check_am_src && node_is_ia32_comm(irn) && (cand == IA32_AM_CAND_RIGHT)) {
1571
1572                         /* Assure that left operand is always a Load if there is one */
1573                         /* because non-commutative ops can only use Source AM if the */
1574                         /* left operand is a Load, so we only need to check the left */
1575                         /* operand afterwards.                                       */
1576
1577                         exchange_left_right(irn, &left, &right, 3, 2);
1578                         need_exchange_on_fail = 1;
1579
1580                         /* now: load is left */
1581                         cand = IA32_AM_CAND_LEFT;
1582                 }
1583
1584                 /* optimize op -> Load iff Load is only used by this op   */
1585                 /* and left operand is a Load which only used by this irn */
1586                 if (check_am_src               &&
1587                         (cand & IA32_AM_CAND_LEFT) &&
1588                         (ia32_get_irn_n_edges(left) == 1))
1589                 {
1590                         left = get_Proj_pred(left);
1591
1592                         addr_b = get_irn_n(left, 0);
1593                         addr_i = get_irn_n(left, 1);
1594
1595                         /* set new base, index and attributes */
1596                         set_irn_n(irn, 0, addr_b);
1597                         set_irn_n(irn, 1, addr_i);
1598                         add_ia32_am_offs(irn, get_ia32_am_offs(left));
1599                         set_ia32_am_scale(irn, get_ia32_am_scale(left));
1600                         set_ia32_am_flavour(irn, get_ia32_am_flavour(left));
1601                         set_ia32_op_type(irn, ia32_AddrModeS);
1602                         set_ia32_frame_ent(irn, get_ia32_frame_ent(left));
1603                         set_ia32_ls_mode(irn, get_ia32_ls_mode(left));
1604
1605                         set_ia32_am_sc(irn, get_ia32_am_sc(left));
1606                         if (is_ia32_am_sc_sign(left))
1607                                 set_ia32_am_sc_sign(irn);
1608
1609                         /* clear remat flag */
1610                         set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1611
1612                         if (is_ia32_use_frame(left))
1613                                 set_ia32_use_frame(irn);
1614
1615                         /* connect to Load memory */
1616                         if (get_irn_arity(irn) == 5) {
1617                                 /* binary AMop */
1618                                 set_irn_n(irn, 4, get_irn_n(left, 2));
1619
1620                                 /* this is only needed for Compares, but currently ALL nodes
1621                                  * have this attribute :-) */
1622                                 set_ia32_pncode(irn, get_inversed_pnc(get_ia32_pncode(irn)));
1623
1624                                 /* disconnect from Load */
1625                                 /* (make second op -> first, set second in to noreg) */
1626                                 set_irn_n(irn, 2, get_irn_n(irn, 3));
1627                                 set_irn_n(irn, 3, noreg_gp);
1628                         }
1629                         else {
1630                                 /* unary AMop */
1631                                 set_irn_n(irn, 3, get_irn_n(left, 2));
1632
1633                                 /* disconnect from Load */
1634                                 set_irn_n(irn, 2, noreg_gp);
1635                         }
1636
1637                         DBG_OPT_AM_S(left, irn);
1638
1639                         /* If Load has a memory Proj, connect it to the op */
1640                         mem_proj = get_mem_proj(left);
1641                         if (mem_proj) {
1642                                 set_Proj_pred(mem_proj, irn);
1643                                 set_Proj_proj(mem_proj, 1);
1644                         }
1645
1646                         DB((mod, LEVEL_1, "merged with %+F into source AM\n", left));
1647                 }
1648                 else {
1649                         /* was exchanged but optimize failed: exchange back */
1650                         if (need_exchange_on_fail)
1651                                 exchange_left_right(irn, &left, &right, 3, 2);
1652                 }
1653         }
1654 }
1655
1656 /**
1657  * Performs address mode optimization.
1658  */
1659 void ia32_optimize_addressmode(ia32_code_gen_t *cg) {
1660         /* if we are supposed to do AM or LEA optimization: recalculate edges */
1661         if (cg->opt & (IA32_OPT_DOAM | IA32_OPT_LEA)) {
1662                 edges_deactivate(cg->irg);
1663                 edges_activate(cg->irg);
1664         }
1665         else {
1666                 /* no optimizations at all */
1667                 return;
1668         }
1669
1670         /* beware: we cannot optimize LEA and AM in one run because */
1671         /*         LEA optimization adds new nodes to the irg which */
1672         /*         invalidates the phase data                       */
1673
1674         if (cg->opt & IA32_OPT_LEA) {
1675                 irg_walk_blkwise_graph(cg->irg, NULL, optimize_lea, cg);
1676         }
1677
1678         if (cg->opt & IA32_OPT_DOAM) {
1679                 /* we need height information for am optimization */
1680                 heights_t *h = heights_new(cg->irg);
1681                 ia32_am_opt_env_t env;
1682
1683                 env.cg = cg;
1684                 env.h  = h;
1685
1686                 irg_walk_blkwise_graph(cg->irg, NULL, optimize_am, &env);
1687
1688                 heights_free(h);
1689         }
1690 }