nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "irprog_t.h"
  32 #include "ircons.h"
  33 #include "irtools.h"
  34 #include "firm_types.h"
  35 #include "iredges.h"
  36 #include "tv.h"
  37 #include "irgmod.h"
  38 #include "irgwalk.h"
  39 #include "height.h"
  40 #include "irbitset.h"
  41 #include "irprintf.h"
  42 #include "error.h"
  43
  44 #include "../be_t.h"
  45 #include "../beabi.h"
  46 #include "../benode_t.h"
  47 #include "../besched_t.h"
  48 #include "../bepeephole.h"
  49
  50 #include "ia32_new_nodes.h"
  51 #include "ia32_optimize.h"
  52 #include "bearch_ia32_t.h"
  53 #include "gen_ia32_regalloc_if.h"
  54 #include "ia32_transform.h"
  55 #include "ia32_dbg_stat.h"
  56 #include "ia32_util.h"
  57 #include "ia32_architecture.h"
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static const arch_env_t *arch_env;
  62 static ia32_code_gen_t  *cg;
  63
  64 #if 0
  65 static void peephole_ia32_Store_IncSP_to_push(ir_node *node)
  66 {
  67         ir_node  *base  = get_irn_n(node, n_ia32_Store_base);
  68         ir_node  *index = get_irn_n(node, n_ia32_Store_index);
  69         ir_node  *mem   = get_irn_n(node, n_ia32_Store_mem);
  70         ir_node  *incsp = base;
  71         ir_node  *val;
  72         ir_node  *noreg;
  73         ir_graph *irg;
  74         ir_node  *block;
  75         dbg_info *dbgi;
  76         ir_mode  *mode;
  77         ir_node  *push;
  78         ir_node  *proj;
  79         int       offset;
  80         int       node_offset;
  81
  82         /* nomem inidicates the store doesn't alias with anything else */
  83         if(!is_NoMem(mem))
  84                 return;
  85
  86         /* find an IncSP in front of us, we might have to skip barriers for this */
  87         while(is_Proj(incsp)) {
  88                 ir_node *proj_pred = get_Proj_pred(incsp);
  89                 if(!be_is_Barrier(proj_pred))
  90                         return;
  91                 incsp = get_irn_n(proj_pred, get_Proj_proj(incsp));
  92         }
  93         if(!be_is_IncSP(incsp))
  94                 return;
  95
  96         be_peephole_IncSP_IncSP(incsp);
  97
  98         /* must be in the same block */
  99         if(get_nodes_block(incsp) != get_nodes_block(node))
 100                 return;
 101
 102         if(!is_ia32_NoReg_GP(index) || get_ia32_am_sc(node) != NULL) {
 103                 panic("Invalid storeAM found (%+F)", node);
 104         }
 105
 106         /* we should be the store to the end of the stackspace */
 107         offset      = be_get_IncSP_offset(incsp);
 108         mode        = get_ia32_ls_mode(node);
 109         node_offset = get_ia32_am_offs_int(node);
 110         if(node_offset != offset - get_mode_size_bytes(mode))
 111                 return;
 112
 113         /* we can use a push instead of the store */
 114         irg   = current_ir_graph;
 115         block = get_nodes_block(node);
 116         dbgi  = get_irn_dbg_info(node);
 117         noreg = ia32_new_NoReg_gp(cg);
 118         base  = be_get_IncSP_pred(incsp);
 119         val   = get_irn_n(node, n_ia32_Store_val);
 120         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, mem, val, base);
 121
 122         proj  = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 123
 124         be_set_IncSP_offset(incsp, offset - get_mode_size_bytes(mode));
 125
 126         sched_add_before(node, push);
 127         sched_remove(node);
 128
 129         be_peephole_before_exchange(node, proj);
 130         exchange(node, proj);
 131         be_peephole_after_exchange(proj);
 132 }
 133
 134 static void peephole_ia32_Store(ir_node *node)
 135 {
 136         peephole_ia32_Store_IncSP_to_push(node);
 137 }
 138 #endif
 139
 140 static int produces_zero_flag(ir_node *node, int pn)
 141 {
 142         ir_node                     *count;
 143         const ia32_immediate_attr_t *imm_attr;
 144
 145         if(!is_ia32_irn(node))
 146                 return 0;
 147
 148         if(pn >= 0) {
 149                 if(pn != pn_ia32_res)
 150                         return 0;
 151         }
 152
 153         switch(get_ia32_irn_opcode(node)) {
 154         case iro_ia32_Add:
 155         case iro_ia32_Adc:
 156         case iro_ia32_And:
 157         case iro_ia32_Or:
 158         case iro_ia32_Xor:
 159         case iro_ia32_Sub:
 160         case iro_ia32_Sbb:
 161         case iro_ia32_Neg:
 162         case iro_ia32_Inc:
 163         case iro_ia32_Dec:
 164                 return 1;
 165
 166         case iro_ia32_ShlD:
 167         case iro_ia32_ShrD:
 168         case iro_ia32_Shl:
 169         case iro_ia32_Shr:
 170         case iro_ia32_Sar:
 171                 assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 172                 assert(n_ia32_Shl_count == n_ia32_Shr_count
 173                                 && n_ia32_Shl_count == n_ia32_Sar_count);
 174                 if(is_ia32_ShlD(node) || is_ia32_ShrD(node)) {
 175                         count = get_irn_n(node, n_ia32_ShlD_count);
 176                 } else {
 177                         count = get_irn_n(node, n_ia32_Shl_count);
 178                 }
 179                 /* when shift count is zero the flags are not affected, so we can only
 180                  * do this for constants != 0 */
 181                 if(!is_ia32_Immediate(count))
 182                         return 0;
 183
 184                 imm_attr = get_ia32_immediate_attr_const(count);
 185                 if(imm_attr->symconst != NULL)
 186                         return 0;
 187                 if((imm_attr->offset & 0x1f) == 0)
 188                         return 0;
 189                 return 1;
 190
 191         default:
 192                 break;
 193         }
 194         return 0;
 195 }
 196
 197 static ir_node *turn_into_mode_t(ir_node *node)
 198 {
 199         ir_node               *block;
 200         ir_node               *res_proj;
 201         ir_node               *new_node;
 202         const arch_register_t *reg;
 203
 204         if(get_irn_mode(node) == mode_T)
 205                 return node;
 206
 207         assert(get_irn_mode(node) == mode_Iu);
 208
 209         new_node = exact_copy(node);
 210         set_irn_mode(new_node, mode_T);
 211
 212         block    = get_nodes_block(new_node);
 213         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 214                               pn_ia32_res);
 215
 216         reg = arch_get_irn_register(arch_env, node);
 217         arch_set_irn_register(arch_env, res_proj, reg);
 218
 219         be_peephole_before_exchange(node, res_proj);
 220         sched_add_before(node, new_node);
 221         sched_remove(node);
 222         exchange(node, res_proj);
 223         be_peephole_after_exchange(res_proj);
 224
 225         return new_node;
 226 }
 227
 228 static void peephole_ia32_Test(ir_node *node)
 229 {
 230         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 231         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 232         ir_node *flags_proj;
 233         ir_node *block;
 234         ir_mode *flags_mode;
 235         int      pn    = -1;
 236         ir_node *schedpoint;
 237         const ir_edge_t       *edge;
 238
 239         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 240                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 241
 242         /* we need a test for 0 */
 243         if(left != right)
 244                 return;
 245
 246         block = get_nodes_block(node);
 247         if(get_nodes_block(left) != block)
 248                 return;
 249
 250         if(is_Proj(left)) {
 251                 pn   = get_Proj_proj(left);
 252                 left = get_Proj_pred(left);
 253         }
 254
 255         /* happens rarely, but if it does code will panic' */
 256         if (is_ia32_Unknown_GP(left))
 257                 return;
 258
 259         /* walk schedule up and abort when we find left or some other node destroys
 260            the flags */
 261         schedpoint = sched_prev(node);
 262         while(schedpoint != left) {
 263                 schedpoint = sched_prev(schedpoint);
 264                 if(arch_irn_is(arch_env, schedpoint, modify_flags))
 265                         return;
 266                 if(schedpoint == block)
 267                         panic("couldn't find left");
 268         }
 269
 270         /* make sure only Lg/Eq tests are used */
 271         foreach_out_edge(node, edge) {
 272                 ir_node *user = get_edge_src_irn(edge);
 273                 int      pnc  = get_ia32_condcode(user);
 274
 275                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 276                         return;
 277                 }
 278         }
 279
 280         if(!produces_zero_flag(left, pn))
 281                 return;
 282
 283         left = turn_into_mode_t(left);
 284
 285         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 286         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 287                                 pn_ia32_flags);
 288         arch_set_irn_register(arch_env, flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 289
 290         assert(get_irn_mode(node) != mode_T);
 291
 292         be_peephole_before_exchange(node, flags_proj);
 293         exchange(node, flags_proj);
 294         sched_remove(node);
 295         be_peephole_after_exchange(flags_proj);
 296 }
 297
 298 /**
 299  * AMD Athlon works faster when RET is not destination of
 300  * conditional jump or directly preceded by other jump instruction.
 301  * Can be avoided by placing a Rep prefix before the return.
 302  */
 303 static void peephole_ia32_Return(ir_node *node) {
 304         ir_node *block, *irn;
 305
 306         if (!ia32_cg_config.use_pad_return)
 307                 return;
 308
 309         block = get_nodes_block(node);
 310
 311         if (get_Block_n_cfgpreds(block) == 1) {
 312                 ir_node *pred = get_Block_cfgpred(block, 0);
 313
 314                 if (is_Jmp(pred)) {
 315                         /* The block of the return has only one predecessor,
 316                            which jumps directly to this block.
 317                            This jump will be encoded as a fall through, so we
 318                            ignore it here.
 319                            However, the predecessor might be empty, so it must be
 320                            ensured that empty blocks are gone away ... */
 321                         return;
 322                 }
 323         }
 324
 325         /* check if this return is the first on the block */
 326         sched_foreach_reverse_from(node, irn) {
 327                 switch (get_irn_opcode(irn)) {
 328                 case beo_Return:
 329                         /* the return node itself, ignore */
 330                         continue;
 331                 case beo_Barrier:
 332                         /* ignore the barrier, no code generated */
 333                         continue;
 334                 case beo_IncSP:
 335                         /* arg, IncSP 0 nodes might occur, ignore these */
 336                         if (be_get_IncSP_offset(irn) == 0)
 337                                 continue;
 338                         return;
 339                 case iro_Phi:
 340                         continue;
 341                 default:
 342                         return;
 343                 }
 344         }
 345         /* yep, return is the first real instruction in this block */
 346 #if 0
 347         {
 348                 /* add an rep prefix to the return */
 349                 ir_node *rep = new_rd_ia32_RepPrefix(get_irn_dbg_info(node), current_ir_graph, block);
 350                 keep_alive(rep);
 351                 sched_add_before(node, rep);
 352         }
 353 #else
 354         /* ensure, that the 3 byte return is generated */
 355         be_Return_set_emit_pop(node, 1);
 356 #endif
 357 }
 358
 359 /* only optimize up to 48 stores behind IncSPs */
 360 #define MAXPUSH_OPTIMIZE        48
 361
 362 /**
 363  * Tries to create pushs from IncSP,Store combinations.
 364  * The Stores are replaced by Push's, the IncSP is modified
 365  * (possibly into IncSP 0, but not removed).
 366  */
 367 static void peephole_IncSP_Store_to_push(ir_node *irn)
 368 {
 369         int     i, maxslot, inc_ofs;
 370         ir_node *node;
 371         ir_node *stores[MAXPUSH_OPTIMIZE];
 372         ir_node *block = get_nodes_block(irn);
 373         ir_graph *irg = cg->irg;
 374         ir_node *curr_sp;
 375         ir_mode *spmode = get_irn_mode(irn);
 376
 377         memset(stores, 0, sizeof(stores));
 378
 379         assert(be_is_IncSP(irn));
 380
 381         inc_ofs = be_get_IncSP_offset(irn);
 382         if (inc_ofs < 4)
 383                 return;
 384
 385         /*
 386          * We first walk the schedule after the IncSP node as long as we find
 387          * suitable stores that could be transformed to a push.
 388          * We save them into the stores array which is sorted by the frame offset/4
 389          * attached to the node
 390          */
 391         maxslot = -1;
 392         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 393                 ir_node *mem;
 394                 int offset;
 395                 int storeslot;
 396
 397                 /* it has to be a Store */
 398                 if (!is_ia32_Store(node))
 399                         break;
 400
 401                 /* it has to use our sp value */
 402                 if (get_irn_n(node, n_ia32_base) != irn)
 403                         continue;
 404                 /* Store has to be attached to NoMem */
 405                 mem = get_irn_n(node, n_ia32_mem);
 406                 if (!is_NoMem(mem))
 407                         continue;
 408
 409                 /* unfortunately we can't support the full AMs possible for push at the
 410                  * moment. TODO: fix this */
 411                 if (get_ia32_am_scale(node) > 0 || !is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 412                         break;
 413
 414                 offset = get_ia32_am_offs_int(node);
 415                 /* we should NEVER access uninitialized stack BELOW the current SP */
 416                 assert(offset >= 0);
 417
 418                 offset = inc_ofs - 4 - offset;
 419
 420                 /* storing at half-slots is bad */
 421                 if ((offset & 3) != 0)
 422                         break;
 423
 424                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 425                         continue;
 426                 storeslot = offset >> 2;
 427
 428                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 429                 if (stores[storeslot] != NULL)
 430                         break;
 431
 432                 stores[storeslot] = node;
 433                 if (storeslot > maxslot)
 434                         maxslot = storeslot;
 435         }
 436
 437         curr_sp = be_get_IncSP_pred(irn);
 438
 439         /* walk through the stores and create Pushs for them */
 440         for (i = 0; i <= maxslot; ++i) {
 441                 const arch_register_t *spreg;
 442                 ir_node *push;
 443                 ir_node *val, *mem, *mem_proj;
 444                 ir_node *store = stores[i];
 445                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 446
 447                 if (store == NULL)
 448                         break;
 449
 450                 val = get_irn_n(store, n_ia32_unary_op);
 451                 mem = get_irn_n(store, n_ia32_mem);
 452                 spreg = arch_get_irn_register(cg->arch_env, curr_sp);
 453
 454                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, val, curr_sp);
 455
 456                 sched_add_before(irn, push);
 457
 458                 /* create stackpointer Proj */
 459                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 460                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
 461
 462                 /* create memory Proj */
 463                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 464
 465                 /* use the memproj now */
 466                 exchange(store, mem_proj);
 467
 468                 /* we can remove the store now */
 469                 sched_remove(store);
 470
 471                 inc_ofs -= 4;
 472         }
 473
 474         be_set_IncSP_offset(irn, inc_ofs);
 475         be_set_IncSP_pred(irn, curr_sp);
 476 }
 477
 478 /**
 479  * Find a free GP register if possible, else return NULL.
 480  */
 481 static const arch_register_t *get_free_gp_reg(void)
 482 {
 483         int i;
 484
 485         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 486                 const arch_register_t *reg = &ia32_gp_regs[i];
 487                 if(arch_register_type_is(reg, ignore))
 488                         continue;
 489
 490                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 491                         return &ia32_gp_regs[i];
 492         }
 493
 494         return NULL;
 495 }
 496
 497 /**
 498  * Creates a Pop instruction before the given schedule point.
 499  *
 500  * @param dbgi        debug info
 501  * @param irg         the graph
 502  * @param block       the block
 503  * @param stack       the previous stack value
 504  * @param schedpoint  the new node is added before this node
 505  * @param reg         the register to pop
 506  *
 507  * @return the new stack value
 508  */
 509 static ir_node *create_pop(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 510                            ir_node *stack, ir_node *schedpoint,
 511                            const arch_register_t *reg)
 512 {
 513         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 514         ir_node *pop;
 515         ir_node *keep;
 516         ir_node *val;
 517         ir_node *in[1];
 518
 519         pop   = new_rd_ia32_Pop(dbgi, irg, block, new_NoMem(), stack);
 520
 521         stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 522         arch_set_irn_register(arch_env, stack, esp);
 523         val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 524         arch_set_irn_register(arch_env, val, reg);
 525
 526         sched_add_before(schedpoint, pop);
 527
 528         in[0] = val;
 529         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 530         sched_add_before(schedpoint, keep);
 531
 532         return stack;
 533 }
 534
 535 /**
 536  * Creates a Push instruction before the given schedule point.
 537  *
 538  * @param dbgi        debug info
 539  * @param irg         the graph
 540  * @param block       the block
 541  * @param stack       the previous stack value
 542  * @param schedpoint  the new node is added before this node
 543  * @param reg         the register to pop
 544  *
 545  * @return the new stack value
 546  */
 547 static ir_node *create_push(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 548                             ir_node *stack, ir_node *schedpoint,
 549                             const arch_register_t *reg)
 550 {
 551         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 552         ir_node *noreg, *nomem, *push, *val;
 553
 554         val  = new_rd_ia32_ProduceVal(NULL, irg, block);
 555         arch_set_irn_register(arch_env, val, reg);
 556         sched_add_before(schedpoint, val);
 557
 558         noreg = ia32_new_NoReg_gp(cg);
 559         nomem = get_irg_no_mem(irg);
 560         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, nomem, val, stack);
 561         sched_add_before(schedpoint, push);
 562
 563         stack = new_r_Proj(irg, block, push, mode_Iu, pn_ia32_Push_stack);
 564         arch_set_irn_register(arch_env, stack, esp);
 565
 566         return stack;
 567 }
 568
 569 /**
 570  * Optimize an IncSp by replacing it with push/pop
 571  */
 572 static void peephole_be_IncSP(ir_node *node)
 573 {
 574         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 575         const arch_register_t *reg;
 576         ir_graph              *irg = current_ir_graph;
 577         dbg_info              *dbgi;
 578         ir_node               *block;
 579         ir_node               *stack;
 580         int                    offset;
 581
 582         /* first optimize incsp->incsp combinations */
 583         be_peephole_IncSP_IncSP(node);
 584
 585         /* transform IncSP->Store combinations to Push where possible */
 586         peephole_IncSP_Store_to_push(node);
 587
 588         if (arch_get_irn_register(arch_env, node) != esp)
 589                 return;
 590
 591         /* replace IncSP -4 by Pop freereg when possible */
 592         offset = be_get_IncSP_offset(node);
 593         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 594             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 595             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 596             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 597                 return;
 598
 599         if (offset < 0) {
 600                 /* we need a free register for pop */
 601                 reg = get_free_gp_reg();
 602                 if (reg == NULL)
 603                         return;
 604
 605                 dbgi  = get_irn_dbg_info(node);
 606                 block = get_nodes_block(node);
 607                 stack = be_get_IncSP_pred(node);
 608
 609                 stack = create_pop(dbgi, irg, block, stack, node, reg);
 610
 611                 if (offset == -8) {
 612                         stack = create_pop(dbgi, irg, block, stack, node, reg);
 613                 }
 614         } else {
 615                 dbgi  = get_irn_dbg_info(node);
 616                 block = get_nodes_block(node);
 617                 stack = be_get_IncSP_pred(node);
 618                 reg   = &ia32_gp_regs[REG_EAX];
 619
 620                 stack = create_push(dbgi, irg, block, stack, node, reg);
 621
 622                 if (offset == +8) {
 623                         stack = create_push(dbgi, irg, block, stack, node, reg);
 624                 }
 625         }
 626
 627         be_peephole_before_exchange(node, stack);
 628         sched_remove(node);
 629         exchange(node, stack);
 630         be_peephole_after_exchange(stack);
 631 }
 632
 633 /**
 634  * Peephole optimisation for ia32_Const's
 635  */
 636 static void peephole_ia32_Const(ir_node *node)
 637 {
 638         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 639         const arch_register_t       *reg;
 640         ir_graph                    *irg = current_ir_graph;
 641         ir_node                     *block;
 642         dbg_info                    *dbgi;
 643         ir_node                     *produceval;
 644         ir_node                     *xor;
 645         ir_node                     *noreg;
 646
 647         /* try to transform a mov 0, reg to xor reg reg */
 648         if (attr->offset != 0 || attr->symconst != NULL)
 649                 return;
 650         if (ia32_cg_config.use_mov_0)
 651                 return;
 652         /* xor destroys the flags, so no-one must be using them */
 653         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 654                 return;
 655
 656         reg = arch_get_irn_register(arch_env, node);
 657         assert(be_peephole_get_reg_value(reg) == NULL);
 658
 659         /* create xor(produceval, produceval) */
 660         block      = get_nodes_block(node);
 661         dbgi       = get_irn_dbg_info(node);
 662         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 663         arch_set_irn_register(arch_env, produceval, reg);
 664
 665         noreg = ia32_new_NoReg_gp(cg);
 666         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 667                                 produceval, produceval);
 668         arch_set_irn_register(arch_env, xor, reg);
 669
 670         sched_add_before(node, produceval);
 671         sched_add_before(node, xor);
 672
 673         be_peephole_before_exchange(node, xor);
 674         exchange(node, xor);
 675         sched_remove(node);
 676         be_peephole_after_exchange(xor);
 677 }
 678
 679 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 680 {
 681         return node == cg->noreg_gp;
 682 }
 683
 684 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
 685 {
 686         ir_graph *irg         = current_ir_graph;
 687         ir_node  *start_block = get_irg_start_block(irg);
 688         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 689                                                       0, val);
 690         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 691
 692         return immediate;
 693 }
 694
 695 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
 696                                          const ir_node *node)
 697 {
 698         ir_graph  *irg     = get_irn_irg(node);
 699         ir_node   *block   = get_nodes_block(node);
 700         int        offset  = get_ia32_am_offs_int(node);
 701         int        sc_sign = is_ia32_am_sc_sign(node);
 702         ir_entity *entity  = get_ia32_am_sc(node);
 703         ir_node   *res;
 704
 705         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 706         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
 707         return res;
 708 }
 709
 710 static int is_am_one(const ir_node *node)
 711 {
 712         int        offset  = get_ia32_am_offs_int(node);
 713         ir_entity *entity  = get_ia32_am_sc(node);
 714
 715         return offset == 1 && entity == NULL;
 716 }
 717
 718 static int is_am_minus_one(const ir_node *node)
 719 {
 720         int        offset  = get_ia32_am_offs_int(node);
 721         ir_entity *entity  = get_ia32_am_sc(node);
 722
 723         return offset == -1 && entity == NULL;
 724 }
 725
 726 /**
 727  * Transforms a LEA into an Add or SHL if possible.
 728  */
 729 static void peephole_ia32_Lea(ir_node *node)
 730 {
 731         const arch_env_t      *arch_env = cg->arch_env;
 732         ir_graph              *irg      = current_ir_graph;
 733         ir_node               *base;
 734         ir_node               *index;
 735         const arch_register_t *base_reg;
 736         const arch_register_t *index_reg;
 737         const arch_register_t *out_reg;
 738         int                    scale;
 739         int                    has_immediates;
 740         ir_node               *op1;
 741         ir_node               *op2;
 742         dbg_info              *dbgi;
 743         ir_node               *block;
 744         ir_node               *res;
 745         ir_node               *noreg;
 746         ir_node               *nomem;
 747
 748         assert(is_ia32_Lea(node));
 749
 750         /* we can only do this if are allowed to globber the flags */
 751         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 752                 return;
 753
 754         base  = get_irn_n(node, n_ia32_Lea_base);
 755         index = get_irn_n(node, n_ia32_Lea_index);
 756
 757         if(is_noreg(cg, base)) {
 758                 base     = NULL;
 759                 base_reg = NULL;
 760         } else {
 761                 base_reg = arch_get_irn_register(arch_env, base);
 762         }
 763         if(is_noreg(cg, index)) {
 764                 index     = NULL;
 765                 index_reg = NULL;
 766         } else {
 767                 index_reg = arch_get_irn_register(arch_env, index);
 768         }
 769
 770         if(base == NULL && index == NULL) {
 771                 /* we shouldn't construct these in the first place... */
 772 #ifdef DEBUG_libfirm
 773                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 774 #endif
 775                 return;
 776         }
 777
 778         out_reg = arch_get_irn_register(arch_env, node);
 779         scale   = get_ia32_am_scale(node);
 780         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 781         /* check if we have immediates values (frame entities should already be
 782          * expressed in the offsets) */
 783         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 784                 has_immediates = 1;
 785         } else {
 786                 has_immediates = 0;
 787         }
 788
 789         /* we can transform leas where the out register is the same as either the
 790          * base or index register back to an Add or Shl */
 791         if(out_reg == base_reg) {
 792                 if(index == NULL) {
 793 #ifdef DEBUG_libfirm
 794                         if(!has_immediates) {
 795                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 796                                            "just a copy\n");
 797                         }
 798 #endif
 799                         op1 = base;
 800                         goto make_add_immediate;
 801                 }
 802                 if(scale == 0 && !has_immediates) {
 803                         op1 = base;
 804                         op2 = index;
 805                         goto make_add;
 806                 }
 807                 /* can't create an add */
 808                 return;
 809         } else if(out_reg == index_reg) {
 810                 if(base == NULL) {
 811                         if(has_immediates && scale == 0) {
 812                                 op1 = index;
 813                                 goto make_add_immediate;
 814                         } else if(!has_immediates && scale > 0) {
 815                                 op1 = index;
 816                                 op2 = create_immediate_from_int(cg, scale);
 817                                 goto make_shl;
 818                         } else if(!has_immediates) {
 819 #ifdef DEBUG_libfirm
 820                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 821                                            "just a copy\n");
 822 #endif
 823                         }
 824                 } else if(scale == 0 && !has_immediates) {
 825                         op1 = index;
 826                         op2 = base;
 827                         goto make_add;
 828                 }
 829                 /* can't create an add */
 830                 return;
 831         } else {
 832                 /* can't create an add */
 833                 return;
 834         }
 835
 836 make_add_immediate:
 837         if(ia32_cg_config.use_incdec) {
 838                 if(is_am_one(node)) {
 839                         dbgi  = get_irn_dbg_info(node);
 840                         block = get_nodes_block(node);
 841                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
 842                         arch_set_irn_register(arch_env, res, out_reg);
 843                         goto exchange;
 844                 }
 845                 if(is_am_minus_one(node)) {
 846                         dbgi  = get_irn_dbg_info(node);
 847                         block = get_nodes_block(node);
 848                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
 849                         arch_set_irn_register(arch_env, res, out_reg);
 850                         goto exchange;
 851                 }
 852         }
 853         op2 = create_immediate_from_am(cg, node);
 854
 855 make_add:
 856         dbgi  = get_irn_dbg_info(node);
 857         block = get_nodes_block(node);
 858         noreg = ia32_new_NoReg_gp(cg);
 859         nomem = new_NoMem();
 860         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
 861         arch_set_irn_register(arch_env, res, out_reg);
 862         set_ia32_commutative(res);
 863         goto exchange;
 864
 865 make_shl:
 866         dbgi  = get_irn_dbg_info(node);
 867         block = get_nodes_block(node);
 868         noreg = ia32_new_NoReg_gp(cg);
 869         nomem = new_NoMem();
 870         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
 871         arch_set_irn_register(arch_env, res, out_reg);
 872         goto exchange;
 873
 874 exchange:
 875         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
 876
 877         /* add new ADD/SHL to schedule */
 878         DBG_OPT_LEA2ADD(node, res);
 879
 880         /* exchange the Add and the LEA */
 881         be_peephole_before_exchange(node, res);
 882         sched_add_before(node, res);
 883         sched_remove(node);
 884         exchange(node, res);
 885         be_peephole_after_exchange(res);
 886 }
 887
 888 /**
 889  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
 890  */
 891 static void peephole_ia32_Imul_split(ir_node *imul) {
 892         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
 893         const arch_register_t *reg;
 894         ir_node               *load, *block, *base, *index, *mem, *res, *noreg;
 895         dbg_info              *dbgi;
 896         ir_graph              *irg;
 897
 898         if (! is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
 899                 /* no memory, imm form ignore */
 900                 return;
 901         }
 902         /* we need a free register */
 903         reg = get_free_gp_reg();
 904         if (reg == NULL)
 905                 return;
 906
 907         /* fine, we can rebuild it */
 908         dbgi  = get_irn_dbg_info(imul);
 909         block = get_nodes_block(imul);
 910         irg   = current_ir_graph;
 911         base  = get_irn_n(imul, n_ia32_IMul_base);
 912         index = get_irn_n(imul, n_ia32_IMul_index);
 913         mem   = get_irn_n(imul, n_ia32_IMul_mem);
 914         load = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
 915
 916         /* copy all attributes */
 917         set_irn_pinned(load, get_irn_pinned(imul));
 918         set_ia32_op_type(load, ia32_AddrModeS);
 919         set_ia32_ls_mode(load, get_ia32_ls_mode(imul));
 920
 921         set_ia32_am_scale(load, get_ia32_am_scale(imul));
 922         set_ia32_am_sc(load, get_ia32_am_sc(imul));
 923         set_ia32_am_offs_int(load, get_ia32_am_offs_int(imul));
 924         if (is_ia32_am_sc_sign(imul))
 925                 set_ia32_am_sc_sign(load);
 926         if (is_ia32_use_frame(imul))
 927                 set_ia32_use_frame(load);
 928         set_ia32_frame_ent(load, get_ia32_frame_ent(imul));
 929
 930         sched_add_before(imul, load);
 931
 932         mem = new_rd_Proj(dbgi, irg, block, load, mode_M, pn_ia32_Load_M);
 933         res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
 934
 935         arch_set_irn_register(arch_env, res, reg);
 936         be_peephole_after_exchange(res);
 937
 938         set_irn_n(imul, n_ia32_IMul_mem, mem);
 939         noreg = get_irn_n(imul, n_ia32_IMul_left);
 940         set_irn_n(imul, n_ia32_IMul_left, res);
 941         set_ia32_op_type(imul, ia32_Normal);
 942 }
 943
 944 /**
 945  * Replace xorps r,r and xorpd r,r by pxor r,r
 946  */
 947 static void peephole_ia32_xZero(ir_node *xor) {
 948         set_irn_op(xor, op_ia32_xPzero);
 949 }
 950
 951 /**
 952  * Register a peephole optimisation function.
 953  */
 954 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
 955         assert(op->ops.generic == NULL);
 956         op->ops.generic = (op_func)func;
 957 }
 958
 959 /* Perform peephole-optimizations. */
 960 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
 961 {
 962         cg       = new_cg;
 963         arch_env = cg->arch_env;
 964
 965         /* register peephole optimisations */
 966         clear_irp_opcodes_generic_func();
 967         register_peephole_optimisation(op_ia32_Const, peephole_ia32_Const);
 968         //register_peephole_optimisation(op_ia32_Store, peephole_ia32_Store);
 969         register_peephole_optimisation(op_be_IncSP, peephole_be_IncSP);
 970         register_peephole_optimisation(op_ia32_Lea, peephole_ia32_Lea);
 971         register_peephole_optimisation(op_ia32_Test, peephole_ia32_Test);
 972         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
 973         register_peephole_optimisation(op_be_Return, peephole_ia32_Return);
 974         if (! ia32_cg_config.use_imul_mem_imm32)
 975                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
 976         if (ia32_cg_config.use_pxor)
 977                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
 978
 979         be_peephole_opt(cg->birg);
 980 }
 981
 982 /**
 983  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
 984  * all it's Projs are removed as well.
 985  * @param irn  The irn to be removed from schedule
 986  */
 987 static INLINE void try_kill(ir_node *node)
 988 {
 989         if(get_irn_mode(node) == mode_T) {
 990                 const ir_edge_t *edge, *next;
 991                 foreach_out_edge_safe(node, edge, next) {
 992                         ir_node *proj = get_edge_src_irn(edge);
 993                         try_kill(proj);
 994                 }
 995         }
 996
 997         if(get_irn_n_edges(node) != 0)
 998                 return;
 999
1000         if (sched_is_scheduled(node)) {
1001                 sched_remove(node);
1002         }
1003
1004         be_kill_node(node);
1005 }
1006
1007 static void optimize_conv_store(ir_node *node)
1008 {
1009         ir_node *pred;
1010         ir_node *pred_proj;
1011         ir_mode *conv_mode;
1012         ir_mode *store_mode;
1013
1014         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1015                 return;
1016
1017         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1018         pred_proj = get_irn_n(node, n_ia32_Store_val);
1019         if(is_Proj(pred_proj)) {
1020                 pred = get_Proj_pred(pred_proj);
1021         } else {
1022                 pred = pred_proj;
1023         }
1024         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1025                 return;
1026         if(get_ia32_op_type(pred) != ia32_Normal)
1027                 return;
1028
1029         /* the store only stores the lower bits, so we only need the conv
1030          * it it shrinks the mode */
1031         conv_mode  = get_ia32_ls_mode(pred);
1032         store_mode = get_ia32_ls_mode(node);
1033         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1034                 return;
1035
1036         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1037         if(get_irn_n_edges(pred_proj) == 0) {
1038                 be_kill_node(pred_proj);
1039                 if(pred != pred_proj)
1040                         be_kill_node(pred);
1041         }
1042 }
1043
1044 static void optimize_load_conv(ir_node *node)
1045 {
1046         ir_node *pred, *predpred;
1047         ir_mode *load_mode;
1048         ir_mode *conv_mode;
1049
1050         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1051                 return;
1052
1053         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1054         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1055         if(!is_Proj(pred))
1056                 return;
1057
1058         predpred = get_Proj_pred(pred);
1059         if(!is_ia32_Load(predpred))
1060                 return;
1061
1062         /* the load is sign extending the upper bits, so we only need the conv
1063          * if it shrinks the mode */
1064         load_mode = get_ia32_ls_mode(predpred);
1065         conv_mode = get_ia32_ls_mode(node);
1066         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1067                 return;
1068
1069         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1070                 /* change the load if it has only 1 user */
1071                 if(get_irn_n_edges(pred) == 1) {
1072                         ir_mode *newmode;
1073                         if(get_mode_sign(conv_mode)) {
1074                                 newmode = find_signed_mode(load_mode);
1075                         } else {
1076                                 newmode = find_unsigned_mode(load_mode);
1077                         }
1078                         assert(newmode != NULL);
1079                         set_ia32_ls_mode(predpred, newmode);
1080                 } else {
1081                         /* otherwise we have to keep the conv */
1082                         return;
1083                 }
1084         }
1085
1086         /* kill the conv */
1087         exchange(node, pred);
1088 }
1089
1090 static void optimize_conv_conv(ir_node *node)
1091 {
1092         ir_node *pred_proj, *pred, *result_conv;
1093         ir_mode *pred_mode, *conv_mode;
1094         int      conv_mode_bits;
1095         int      pred_mode_bits;
1096
1097         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1098                 return;
1099
1100         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1101         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1102         if(is_Proj(pred_proj))
1103                 pred = get_Proj_pred(pred_proj);
1104         else
1105                 pred = pred_proj;
1106
1107         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1108                 return;
1109
1110         /* we know that after a conv, the upper bits are sign extended
1111          * so we only need the 2nd conv if it shrinks the mode */
1112         conv_mode      = get_ia32_ls_mode(node);
1113         conv_mode_bits = get_mode_size_bits(conv_mode);
1114         pred_mode      = get_ia32_ls_mode(pred);
1115         pred_mode_bits = get_mode_size_bits(pred_mode);
1116
1117         if(conv_mode_bits == pred_mode_bits
1118                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1119                 result_conv = pred_proj;
1120         } else if(conv_mode_bits <= pred_mode_bits) {
1121                 /* if 2nd conv is smaller then first conv, then we can always take the
1122                  * 2nd conv */
1123                 if(get_irn_n_edges(pred_proj) == 1) {
1124                         result_conv = pred_proj;
1125                         set_ia32_ls_mode(pred, conv_mode);
1126
1127                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1128                         if (get_mode_size_bits(conv_mode) == 8) {
1129                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1130                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1131                         }
1132                 } else {
1133                         /* we don't want to end up with 2 loads, so we better do nothing */
1134                         if(get_irn_mode(pred) == mode_T) {
1135                                 return;
1136                         }
1137
1138                         result_conv = exact_copy(pred);
1139                         set_ia32_ls_mode(result_conv, conv_mode);
1140
1141                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1142                         if (get_mode_size_bits(conv_mode) == 8) {
1143                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1144                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1145                         }
1146                 }
1147         } else {
1148                 /* if both convs have the same sign, then we can take the smaller one */
1149                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1150                         result_conv = pred_proj;
1151                 } else {
1152                         /* no optimisation possible if smaller conv is sign-extend */
1153                         if(mode_is_signed(pred_mode)) {
1154                                 return;
1155                         }
1156                         /* we can take the smaller conv if it is unsigned */
1157                         result_conv = pred_proj;
1158                 }
1159         }
1160
1161         /* kill the conv */
1162         exchange(node, result_conv);
1163
1164         if(get_irn_n_edges(pred_proj) == 0) {
1165                 be_kill_node(pred_proj);
1166                 if(pred != pred_proj)
1167                         be_kill_node(pred);
1168         }
1169         optimize_conv_conv(result_conv);
1170 }
1171
1172 static void optimize_node(ir_node *node, void *env)
1173 {
1174         (void) env;
1175
1176         optimize_load_conv(node);
1177         optimize_conv_store(node);
1178         optimize_conv_conv(node);
1179 }
1180
1181 /**
1182  * Performs conv and address mode optimization.
1183  */
1184 void ia32_optimize_graph(ia32_code_gen_t *cg)
1185 {
1186         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1187
1188         if (cg->dump)
1189                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1190 }
1191
1192 void ia32_init_optimize(void)
1193 {
1194         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1195 }