nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * This file is part of libFirm.
   3  * Copyright (C) 2012 University of Karlsruhe.
   4  */
   5
   6 /**
   7  * @file
   8  * @brief       Implements several optimizations for IA32.
   9  * @author      Matthias Braun, Christian Wuerdig
  10  */
  11 #include "config.h"
  12
  13 #include "irnode.h"
  14 #include "irprog_t.h"
  15 #include "ircons.h"
  16 #include "irtools.h"
  17 #include "firm_types.h"
  18 #include "iredges.h"
  19 #include "tv.h"
  20 #include "irgmod.h"
  21 #include "irgwalk.h"
  22 #include "heights.h"
  23 #include "irprintf.h"
  24 #include "irdump.h"
  25 #include "error.h"
  26 #include "firmstat_t.h"
  27
  28 #include "be_t.h"
  29 #include "beabi.h"
  30 #include "benode.h"
  31 #include "besched.h"
  32 #include "bepeephole.h"
  33
  34 #include "ia32_new_nodes.h"
  35 #include "ia32_optimize.h"
  36 #include "bearch_ia32_t.h"
  37 #include "gen_ia32_regalloc_if.h"
  38 #include "ia32_common_transform.h"
  39 #include "ia32_transform.h"
  40 #include "ia32_dbg_stat.h"
  41 #include "ia32_architecture.h"
  42
  43 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  44
  45 static void copy_mark(const ir_node *old, ir_node *newn)
  46 {
  47         if (is_ia32_is_reload(old))
  48                 set_ia32_is_reload(newn);
  49         if (is_ia32_is_spill(old))
  50                 set_ia32_is_spill(newn);
  51         if (is_ia32_is_remat(old))
  52                 set_ia32_is_remat(newn);
  53 }
  54
  55 typedef enum produces_flag_t {
  56         produces_no_flag,
  57         produces_zero_sign,
  58         produces_zero_in_carry
  59 } produces_flag_t;
  60
  61 /**
  62  * Return which usable flag the given node produces about the result.
  63  * That is zero (ZF) and sign(SF).
  64  * We do not check for carry (CF) or overflow (OF).
  65  *
  66  * @param node  the node to check
  67  * @param pn    the projection number of the used result
  68  */
  69 static produces_flag_t check_produces_zero_sign(ir_node *node, int pn)
  70 {
  71         ir_node                     *count;
  72         const ia32_immediate_attr_t *imm_attr;
  73
  74         if (!is_ia32_irn(node))
  75                 return produces_no_flag;
  76
  77         switch (get_ia32_irn_opcode(node)) {
  78                 case iro_ia32_Add:
  79                 case iro_ia32_Adc:
  80                 case iro_ia32_And:
  81                 case iro_ia32_Or:
  82                 case iro_ia32_Xor:
  83                 case iro_ia32_Sub:
  84                 case iro_ia32_Sbb:
  85                 case iro_ia32_Neg:
  86                 case iro_ia32_Inc:
  87                 case iro_ia32_Dec:
  88                         break;
  89
  90                 case iro_ia32_ShlD:
  91                 case iro_ia32_ShrD:
  92                         assert((int)n_ia32_ShlD_count == (int)n_ia32_ShrD_count);
  93                         count = get_irn_n(node, n_ia32_ShlD_count);
  94                         goto check_shift_amount;
  95
  96                 case iro_ia32_Shl:
  97                 case iro_ia32_Shr:
  98                 case iro_ia32_Sar:
  99                         assert((int)n_ia32_Shl_count == (int)n_ia32_Shr_count
 100                                         && (int)n_ia32_Shl_count == (int)n_ia32_Sar_count);
 101                         count = get_irn_n(node, n_ia32_Shl_count);
 102 check_shift_amount:
 103                         /* when shift count is zero the flags are not affected, so we can only
 104                          * do this for constants != 0 */
 105                         if (!is_ia32_Immediate(count))
 106                                 return produces_no_flag;
 107
 108                         imm_attr = get_ia32_immediate_attr_const(count);
 109                         if (imm_attr->symconst != NULL)
 110                                 return produces_no_flag;
 111                         if ((imm_attr->offset & 0x1f) == 0)
 112                                 return produces_no_flag;
 113                         break;
 114
 115                 case iro_ia32_Mul:
 116                         return pn == pn_ia32_Mul_res_high ?
 117                                 produces_zero_in_carry : produces_no_flag;
 118
 119                 default:
 120                         return produces_no_flag;
 121         }
 122
 123         return pn == pn_ia32_res ? produces_zero_sign : produces_no_flag;
 124 }
 125
 126 /**
 127  * Replace Cmp(x, 0) by a Test(x, x)
 128  */
 129 static void peephole_ia32_Cmp(ir_node *const node)
 130 {
 131         if (get_ia32_op_type(node) != ia32_Normal)
 132                 return;
 133
 134         ir_node *const right = get_irn_n(node, n_ia32_Cmp_right);
 135         if (!is_ia32_Immediate(right))
 136                 return;
 137
 138         ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 139         if (imm->symconst != NULL || imm->offset != 0)
 140                 return;
 141
 142         dbg_info *const dbgi         = get_irn_dbg_info(node);
 143         ir_node  *const block        = get_nodes_block(node);
 144         ir_graph *const irg          = get_Block_irg(block);
 145         ir_node  *const noreg        = ia32_new_NoReg_gp(irg);
 146         ir_node  *const nomem        = get_irg_no_mem(irg);
 147         ir_node  *const op           = get_irn_n(node, n_ia32_Cmp_left);
 148         int       const ins_permuted = get_ia32_attr(node)->data.ins_permuted;
 149
 150         ir_mode *const ls_mode = get_ia32_ls_mode(node);
 151         ir_node *const test    = get_mode_size_bits(ls_mode) == 8
 152                 ? new_bd_ia32_Test_8bit(dbgi, block, noreg, noreg, nomem, op, op, ins_permuted)
 153                 : new_bd_ia32_Test     (dbgi, block, noreg, noreg, nomem, op, op, ins_permuted);
 154         set_ia32_ls_mode(test, ls_mode);
 155
 156         arch_register_t const *const reg = arch_get_irn_register_out(node, pn_ia32_Cmp_eflags);
 157         arch_set_irn_register_out(test, pn_ia32_Test_eflags, reg);
 158
 159         foreach_out_edge_safe(node, edge) {
 160                 ir_node *const user = get_edge_src_irn(edge);
 161
 162                 if (is_Proj(user))
 163                         exchange(user, test);
 164         }
 165
 166         sched_add_before(node, test);
 167         copy_mark(node, test);
 168         be_peephole_exchange(node, test);
 169 }
 170
 171 /**
 172  * Peephole optimization for Test instructions.
 173  * - Remove the Test, if an appropriate flag was produced which is still live
 174  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 175  */
 176 static void peephole_ia32_Test(ir_node *node)
 177 {
 178         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 179         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 180
 181         if (left == right) { /* we need a test for 0 */
 182                 ir_node         *block = get_nodes_block(node);
 183                 int              pn    = pn_ia32_res;
 184                 ir_node         *op    = left;
 185                 ir_node         *flags_proj;
 186                 ir_mode         *flags_mode;
 187                 ir_mode         *op_mode;
 188                 ir_node         *schedpoint;
 189                 produces_flag_t  produced;
 190
 191                 if (get_nodes_block(left) != block)
 192                         return;
 193
 194                 if (is_Proj(op)) {
 195                         pn = get_Proj_proj(op);
 196                         op = get_Proj_pred(op);
 197                 }
 198
 199                 /* walk schedule up and abort when we find left or some other node
 200                  * destroys the flags */
 201                 schedpoint = node;
 202                 for (;;) {
 203                         schedpoint = sched_prev(schedpoint);
 204                         if (schedpoint == op)
 205                                 break;
 206                         if (arch_irn_is(schedpoint, modify_flags))
 207                                 return;
 208                         if (schedpoint == block)
 209                                 panic("couldn't find left");
 210                 }
 211
 212                 produced = check_produces_zero_sign(op, pn);
 213                 if (produced == produces_no_flag)
 214                         return;
 215
 216                 /* make sure users only look at the sign/zero flag */
 217                 foreach_out_edge(node, edge) {
 218                         ir_node              *user = get_edge_src_irn(edge);
 219                         ia32_condition_code_t cc  = get_ia32_condcode(user);
 220
 221                         if (cc == ia32_cc_equal || cc == ia32_cc_not_equal)
 222                                 continue;
 223                         if (produced == produces_zero_sign
 224                                 && (cc == ia32_cc_sign || cc == ia32_cc_not_sign)) {
 225                                 continue;
 226                         }
 227                         return;
 228                 }
 229
 230                 op_mode = get_ia32_ls_mode(op);
 231                 if (op_mode == NULL)
 232                         op_mode = get_irn_mode(op);
 233
 234                 /* Make sure we operate on the same bit size */
 235                 if (get_mode_size_bits(op_mode) != get_mode_size_bits(get_ia32_ls_mode(node)))
 236                         return;
 237
 238                 if (produced == produces_zero_in_carry) {
 239                         /* patch users to look at the carry instead of the zero flag */
 240                         foreach_out_edge(node, edge) {
 241                                 ir_node              *user = get_edge_src_irn(edge);
 242                                 ia32_condition_code_t cc   = get_ia32_condcode(user);
 243
 244                                 switch (cc) {
 245                                 case ia32_cc_equal:     cc = ia32_cc_above_equal; break;
 246                                 case ia32_cc_not_equal: cc = ia32_cc_below;       break;
 247                                 default: panic("unexpected pn");
 248                                 }
 249                                 set_ia32_condcode(user, cc);
 250                         }
 251                 }
 252
 253                 if (get_irn_mode(op) != mode_T) {
 254                         set_irn_mode(op, mode_T);
 255
 256                         /* If there are other users, reroute them to result proj */
 257                         if (get_irn_n_edges(op) != 2) {
 258                                 ir_node *res = new_r_Proj(op, mode_Iu, pn_ia32_res);
 259                                 edges_reroute_except(op, res, res);
 260                         }
 261                 } else {
 262                         if (get_irn_n_edges(left) == 2)
 263                                 kill_node(left);
 264                 }
 265
 266                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 267                 flags_proj = new_r_Proj(op, flags_mode, pn_ia32_flags);
 268                 arch_set_irn_register(flags_proj, &ia32_registers[REG_EFLAGS]);
 269
 270                 assert(get_irn_mode(node) != mode_T);
 271
 272                 be_peephole_exchange(node, flags_proj);
 273         } else if (is_ia32_Immediate(right)) {
 274                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 275                 unsigned                           offset;
 276
 277                 /* A test with a symconst is rather strange, but better safe than sorry */
 278                 if (imm->symconst != NULL)
 279                         return;
 280
 281                 offset = imm->offset;
 282                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 283                         ia32_attr_t *const attr = get_ia32_attr(node);
 284                         ir_graph    *const irg  = get_irn_irg(node);
 285
 286                         if ((offset & 0xFFFFFF00) == 0) {
 287                                 /* attr->am_offs += 0; */
 288                         } else if ((offset & 0xFFFF00FF) == 0) {
 289                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >>  8);
 290                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 291                                 attr->am_offs += 1;
 292                         } else if ((offset & 0xFF00FFFF) == 0) {
 293                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >> 16);
 294                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 295                                 attr->am_offs += 2;
 296                         } else if ((offset & 0x00FFFFFF) == 0) {
 297                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >> 24);
 298                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 299                                 attr->am_offs += 3;
 300                         } else {
 301                                 return;
 302                         }
 303                 } else if (offset < 256) {
 304                         arch_register_t const* const reg = arch_get_irn_register(left);
 305
 306                         if (reg != &ia32_registers[REG_EAX] &&
 307                                         reg != &ia32_registers[REG_EBX] &&
 308                                         reg != &ia32_registers[REG_ECX] &&
 309                                         reg != &ia32_registers[REG_EDX]) {
 310                                 return;
 311                         }
 312                 } else {
 313                         return;
 314                 }
 315
 316                 /* Technically we should build a Test8Bit because of the register
 317                  * constraints, but nobody changes registers at this point anymore. */
 318                 set_ia32_ls_mode(node, mode_Bu);
 319         }
 320 }
 321
 322 /**
 323  * AMD Athlon works faster when RET is not destination of
 324  * conditional jump or directly preceded by other jump instruction.
 325  * Can be avoided by placing a Rep prefix before the return.
 326  */
 327 static void peephole_ia32_Return(ir_node *node)
 328 {
 329         if (!ia32_cg_config.use_pad_return)
 330                 return;
 331
 332         /* check if this return is the first on the block */
 333         sched_foreach_reverse_before(node, irn) {
 334                 switch (get_irn_opcode(irn)) {
 335                 case iro_Start:
 336                 case beo_Start:
 337                         /* ignore no code generated */
 338                         continue;
 339                 case beo_IncSP:
 340                         /* arg, IncSP 0 nodes might occur, ignore these */
 341                         if (be_get_IncSP_offset(irn) == 0)
 342                                 continue;
 343                         return;
 344                 case iro_Phi:
 345                         continue;
 346                 default:
 347                         return;
 348                 }
 349         }
 350
 351         /* ensure, that the 3 byte return is generated */
 352         be_Return_set_emit_pop(node, 1);
 353 }
 354
 355 /* only optimize up to 48 stores behind IncSPs */
 356 #define MAXPUSH_OPTIMIZE    48
 357
 358 /**
 359  * Tries to create Push's from IncSP, Store combinations.
 360  * The Stores are replaced by Push's, the IncSP is modified
 361  * (possibly into IncSP 0, but not removed).
 362  */
 363 static void peephole_IncSP_Store_to_push(ir_node *irn)
 364 {
 365         int       i;
 366         int       maxslot;
 367         ir_node  *node;
 368         ir_node  *stores[MAXPUSH_OPTIMIZE];
 369         ir_node  *block;
 370         ir_graph *irg;
 371         ir_node  *curr_sp;
 372         ir_mode  *spmode;
 373         ir_node  *first_push = NULL;
 374
 375         memset(stores, 0, sizeof(stores));
 376
 377         int inc_ofs = be_get_IncSP_offset(irn);
 378         if (inc_ofs < 4)
 379                 return;
 380
 381         /*
 382          * We first walk the schedule after the IncSP node as long as we find
 383          * suitable Stores that could be transformed to a Push.
 384          * We save them into the stores array which is sorted by the frame offset/4
 385          * attached to the node
 386          */
 387         maxslot = -1;
 388         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 389                 ir_node *mem;
 390                 int offset;
 391                 int storeslot;
 392
 393                 /* it has to be a Store */
 394                 if (!is_ia32_Store(node))
 395                         break;
 396
 397                 /* it has to use our sp value */
 398                 if (get_irn_n(node, n_ia32_base) != irn)
 399                         continue;
 400                 /* Store has to be attached to NoMem */
 401                 mem = get_irn_n(node, n_ia32_mem);
 402                 if (!is_NoMem(mem))
 403                         continue;
 404
 405                 /* unfortunately we can't support the full AMs possible for push at the
 406                  * moment. TODO: fix this */
 407                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 408                         break;
 409
 410                 offset = get_ia32_am_offs_int(node);
 411                 /* we should NEVER access uninitialized stack BELOW the current SP */
 412                 assert(offset >= 0);
 413
 414                 /* storing at half-slots is bad */
 415                 if ((offset & 3) != 0)
 416                         break;
 417
 418                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 419                         continue;
 420                 storeslot = offset >> 2;
 421
 422                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 423                 if (stores[storeslot] != NULL)
 424                         break;
 425
 426                 stores[storeslot] = node;
 427                 if (storeslot > maxslot)
 428                         maxslot = storeslot;
 429         }
 430
 431         curr_sp = irn;
 432
 433         for (i = -1; i < maxslot; ++i) {
 434                 if (stores[i + 1] == NULL)
 435                         break;
 436         }
 437
 438         /* walk through the Stores and create Pushs for them */
 439         block  = get_nodes_block(irn);
 440         spmode = get_irn_mode(irn);
 441         irg    = get_irn_irg(irn);
 442         for (; i >= 0; --i) {
 443                 const arch_register_t *spreg;
 444                 ir_node *push;
 445                 ir_node *val, *mem, *mem_proj;
 446                 ir_node *store = stores[i];
 447                 ir_node *noreg = ia32_new_NoReg_gp(irg);
 448
 449                 val = get_irn_n(store, n_ia32_unary_op);
 450                 mem = get_irn_n(store, n_ia32_mem);
 451                 spreg = arch_get_irn_register(curr_sp);
 452
 453                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg,
 454                                         mem, val, curr_sp);
 455                 copy_mark(store, push);
 456
 457                 if (first_push == NULL)
 458                         first_push = push;
 459
 460                 sched_add_after(skip_Proj(curr_sp), push);
 461
 462                 /* create stackpointer Proj */
 463                 curr_sp = new_r_Proj(push, spmode, pn_ia32_Push_stack);
 464                 arch_set_irn_register(curr_sp, spreg);
 465
 466                 /* create memory Proj */
 467                 mem_proj = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 468
 469                 /* rewire Store Projs */
 470                 foreach_out_edge_safe(store, edge) {
 471                         ir_node *proj = get_edge_src_irn(edge);
 472                         if (!is_Proj(proj))
 473                                 continue;
 474                         switch (get_Proj_proj(proj)) {
 475                         case pn_ia32_Store_M:
 476                                 exchange(proj, mem_proj);
 477                                 break;
 478                         default:
 479                                 panic("unexpected Proj on Store->IncSp");
 480                         }
 481                 }
 482
 483                 /* use the memproj now */
 484                 be_peephole_exchange(store, push);
 485
 486                 inc_ofs -= 4;
 487         }
 488
 489         foreach_out_edge_safe(irn, edge) {
 490                 ir_node *const src = get_edge_src_irn(edge);
 491                 int      const pos = get_edge_src_pos(edge);
 492
 493                 if (src == first_push)
 494                         continue;
 495
 496                 set_irn_n(src, pos, curr_sp);
 497         }
 498
 499         be_set_IncSP_offset(irn, inc_ofs);
 500 }
 501
 502 /**
 503  * Return true if a mode can be stored in the GP register set
 504  */
 505 static inline int mode_needs_gp_reg(ir_mode *mode)
 506 {
 507         if (mode == ia32_mode_fpcw)
 508                 return 0;
 509         if (get_mode_size_bits(mode) > 32)
 510                 return 0;
 511         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 512 }
 513
 514 /**
 515  * Tries to create Pops from Load, IncSP combinations.
 516  * The Loads are replaced by Pops, the IncSP is modified
 517  * (possibly into IncSP 0, but not removed).
 518  */
 519 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 520 {
 521         const arch_register_t *esp = &ia32_registers[REG_ESP];
 522         int      i, maxslot, ofs;
 523         ir_node  *node, *pred_sp, *block;
 524         ir_node  *loads[MAXPUSH_OPTIMIZE];
 525         unsigned regmask = 0;
 526         unsigned copymask = ~0;
 527
 528         memset(loads, 0, sizeof(loads));
 529
 530         int inc_ofs = -be_get_IncSP_offset(irn);
 531         if (inc_ofs < 4)
 532                 return;
 533
 534         /*
 535          * We first walk the schedule before the IncSP node as long as we find
 536          * suitable Loads that could be transformed to a Pop.
 537          * We save them into the stores array which is sorted by the frame offset/4
 538          * attached to the node
 539          */
 540         maxslot = -1;
 541         pred_sp = be_get_IncSP_pred(irn);
 542         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 543                 int offset;
 544                 int loadslot;
 545                 const arch_register_t *sreg, *dreg;
 546
 547                 /* it has to be a Load */
 548                 if (!is_ia32_Load(node)) {
 549                         if (be_is_Copy(node)) {
 550                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 551                                         /* not a GP copy, ignore */
 552                                         continue;
 553                                 }
 554                                 dreg = arch_get_irn_register(node);
 555                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 556                                 if (regmask & copymask & (1 << sreg->index)) {
 557                                         break;
 558                                 }
 559                                 if (regmask & copymask & (1 << dreg->index)) {
 560                                         break;
 561                                 }
 562                                 /* we CAN skip Copies if neither the destination nor the source
 563                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 564                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 565                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 566                                 continue;
 567                         }
 568                         break;
 569                 }
 570
 571                 /* we can handle only GP loads */
 572                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 573                         continue;
 574
 575                 /* it has to use our predecessor sp value */
 576                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 577                         /* it would be ok if this load does not use a Pop result,
 578                          * but we do not check this */
 579                         break;
 580                 }
 581
 582                 /* should have NO index */
 583                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 584                         break;
 585
 586                 offset = get_ia32_am_offs_int(node);
 587                 /* we should NEVER access uninitialized stack BELOW the current SP */
 588                 assert(offset >= 0);
 589
 590                 /* storing at half-slots is bad */
 591                 if ((offset & 3) != 0)
 592                         break;
 593
 594                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 595                         continue;
 596                 /* ignore those outside the possible windows */
 597                 if (offset > inc_ofs - 4)
 598                         continue;
 599                 loadslot = offset >> 2;
 600
 601                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 602                 if (loads[loadslot] != NULL)
 603                         break;
 604
 605                 dreg = arch_get_irn_register_out(node, pn_ia32_Load_res);
 606                 if (regmask & (1 << dreg->index)) {
 607                         /* this register is already used */
 608                         break;
 609                 }
 610                 regmask |= 1 << dreg->index;
 611
 612                 loads[loadslot] = node;
 613                 if (loadslot > maxslot)
 614                         maxslot = loadslot;
 615         }
 616
 617         if (maxslot < 0)
 618                 return;
 619
 620         /* find the first slot */
 621         for (i = maxslot; i >= 0; --i) {
 622                 ir_node *load = loads[i];
 623
 624                 if (load == NULL)
 625                         break;
 626         }
 627
 628         ofs = inc_ofs - (maxslot + 1) * 4;
 629         inc_ofs = (i+1) * 4;
 630
 631         /* create a new IncSP if needed */
 632         block = get_nodes_block(irn);
 633         if (inc_ofs > 0) {
 634                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 635                 sched_add_before(irn, pred_sp);
 636         }
 637
 638         /* walk through the Loads and create Pops for them */
 639         for (++i; i <= maxslot; ++i) {
 640                 ir_node *load = loads[i];
 641                 ir_node *mem, *pop;
 642                 const arch_register_t *reg;
 643
 644                 mem = get_irn_n(load, n_ia32_mem);
 645                 reg = arch_get_irn_register_out(load, pn_ia32_Load_res);
 646
 647                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 648                 arch_set_irn_register_out(pop, pn_ia32_Load_res, reg);
 649
 650                 copy_mark(load, pop);
 651
 652                 /* create stackpointer Proj */
 653                 pred_sp = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 654                 arch_set_irn_register(pred_sp, esp);
 655
 656                 sched_add_before(irn, pop);
 657
 658                 /* rewire now */
 659                 foreach_out_edge_safe(load, edge) {
 660                         ir_node *proj = get_edge_src_irn(edge);
 661
 662                         set_Proj_pred(proj, pop);
 663                 }
 664
 665                 /* we can remove the Load now */
 666                 sched_remove(load);
 667                 kill_node(load);
 668         }
 669
 670         be_set_IncSP_offset(irn, -ofs);
 671         be_set_IncSP_pred(irn, pred_sp);
 672 }
 673
 674
 675 /**
 676  * Find a free GP register if possible, else return NULL.
 677  */
 678 static const arch_register_t *get_free_gp_reg(ir_graph *irg)
 679 {
 680         be_irg_t *birg = be_birg_from_irg(irg);
 681         int i;
 682
 683         for (i = 0; i < N_ia32_gp_REGS; ++i) {
 684                 const arch_register_t *reg = &ia32_reg_classes[CLASS_ia32_gp].regs[i];
 685                 if (!rbitset_is_set(birg->allocatable_regs, reg->global_index))
 686                         continue;
 687
 688                 if (be_peephole_get_value(reg->global_index) == NULL)
 689                         return reg;
 690         }
 691
 692         return NULL;
 693 }
 694
 695 /**
 696  * Creates a Pop instruction before the given schedule point.
 697  *
 698  * @param dbgi        debug info
 699  * @param block       the block
 700  * @param stack       the previous stack value
 701  * @param schedpoint  the new node is added before this node
 702  * @param reg         the register to pop
 703  *
 704  * @return the new stack value
 705  */
 706 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 707                            ir_node *stack, ir_node *schedpoint,
 708                            const arch_register_t *reg)
 709 {
 710         const arch_register_t *esp = &ia32_registers[REG_ESP];
 711         ir_graph *irg = get_irn_irg(block);
 712         ir_node *pop;
 713         ir_node *keep;
 714         ir_node *val;
 715         ir_node *in[1];
 716
 717         pop   = new_bd_ia32_Pop(dbgi, block, get_irg_no_mem(irg), stack);
 718
 719         stack = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 720         arch_set_irn_register(stack, esp);
 721         val   = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_res);
 722         arch_set_irn_register(val, reg);
 723
 724         sched_add_before(schedpoint, pop);
 725
 726         in[0] = val;
 727         keep  = be_new_Keep(block, 1, in);
 728         sched_add_before(schedpoint, keep);
 729
 730         return stack;
 731 }
 732
 733 /**
 734  * Optimize an IncSp by replacing it with Push/Pop.
 735  */
 736 static void peephole_be_IncSP(ir_node *node)
 737 {
 738         const arch_register_t *esp = &ia32_registers[REG_ESP];
 739         const arch_register_t *reg;
 740         dbg_info              *dbgi;
 741         ir_node               *block;
 742         ir_node               *stack;
 743         int                    offset;
 744
 745         /* first optimize incsp->incsp combinations */
 746         node = be_peephole_IncSP_IncSP(node);
 747
 748         /* transform IncSP->Store combinations to Push where possible */
 749         peephole_IncSP_Store_to_push(node);
 750
 751         /* transform Load->IncSP combinations to Pop where possible */
 752         peephole_Load_IncSP_to_pop(node);
 753
 754         if (arch_get_irn_register(node) != esp)
 755                 return;
 756
 757         /* replace IncSP -4 by Pop freereg when possible */
 758         offset = be_get_IncSP_offset(node);
 759         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 760             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 761             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 762             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 763                 return;
 764
 765         if (offset < 0) {
 766                 /* we need a free register for pop */
 767                 reg = get_free_gp_reg(get_irn_irg(node));
 768                 if (reg == NULL)
 769                         return;
 770
 771                 dbgi  = get_irn_dbg_info(node);
 772                 block = get_nodes_block(node);
 773                 stack = be_get_IncSP_pred(node);
 774
 775                 stack = create_pop(dbgi, block, stack, node, reg);
 776
 777                 if (offset == -8) {
 778                         stack = create_pop(dbgi, block, stack, node, reg);
 779                 }
 780         } else {
 781                 dbgi  = get_irn_dbg_info(node);
 782                 block = get_nodes_block(node);
 783                 stack = be_get_IncSP_pred(node);
 784                 stack = new_bd_ia32_PushEax(dbgi, block, stack);
 785                 arch_set_irn_register(stack, esp);
 786                 sched_add_before(node, stack);
 787
 788                 if (offset == +8) {
 789                         stack = new_bd_ia32_PushEax(dbgi, block, stack);
 790                         arch_set_irn_register(stack, esp);
 791                         sched_add_before(node, stack);
 792                 }
 793         }
 794
 795         be_peephole_exchange(node, stack);
 796 }
 797
 798 /**
 799  * Peephole optimisation for ia32_Const's
 800  */
 801 static void peephole_ia32_Const(ir_node *node)
 802 {
 803         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 804         const arch_register_t       *reg;
 805         ir_node                     *block;
 806         dbg_info                    *dbgi;
 807         ir_node                     *xorn;
 808
 809         /* try to transform a mov 0, reg to xor reg reg */
 810         if (attr->offset != 0 || attr->symconst != NULL)
 811                 return;
 812         if (ia32_cg_config.use_mov_0)
 813                 return;
 814         /* xor destroys the flags, so no-one must be using them */
 815         if (be_peephole_get_value(REG_EFLAGS) != NULL)
 816                 return;
 817
 818         reg = arch_get_irn_register(node);
 819         assert(be_peephole_get_reg_value(reg) == NULL);
 820
 821         /* create xor(produceval, produceval) */
 822         block = get_nodes_block(node);
 823         dbgi  = get_irn_dbg_info(node);
 824         xorn  = new_bd_ia32_Xor0(dbgi, block);
 825         arch_set_irn_register(xorn, reg);
 826
 827         sched_add_before(node, xorn);
 828
 829         copy_mark(node, xorn);
 830         be_peephole_exchange(node, xorn);
 831 }
 832
 833 static inline int is_noreg(const ir_node *node)
 834 {
 835         return is_ia32_NoReg_GP(node);
 836 }
 837
 838 ir_node *ia32_immediate_from_long(long val)
 839 {
 840         ir_graph *irg         = current_ir_graph;
 841         ir_node  *start_block = get_irg_start_block(irg);
 842         ir_node  *immediate
 843                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
 844         arch_set_irn_register(immediate, &ia32_registers[REG_GP_NOREG]);
 845
 846         return immediate;
 847 }
 848
 849 static ir_node *create_immediate_from_am(const ir_node *node)
 850 {
 851         ir_node   *block   = get_nodes_block(node);
 852         int        offset  = get_ia32_am_offs_int(node);
 853         int        sc_sign = is_ia32_am_sc_sign(node);
 854         const ia32_attr_t *attr = get_ia32_attr_const(node);
 855         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
 856         ir_entity *entity  = get_ia32_am_sc(node);
 857         ir_node   *res;
 858
 859         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
 860                                     offset);
 861         arch_set_irn_register(res, &ia32_registers[REG_GP_NOREG]);
 862         return res;
 863 }
 864
 865 static int is_am_one(const ir_node *node)
 866 {
 867         int        offset  = get_ia32_am_offs_int(node);
 868         ir_entity *entity  = get_ia32_am_sc(node);
 869
 870         return offset == 1 && entity == NULL;
 871 }
 872
 873 static int is_am_minus_one(const ir_node *node)
 874 {
 875         int        offset  = get_ia32_am_offs_int(node);
 876         ir_entity *entity  = get_ia32_am_sc(node);
 877
 878         return offset == -1 && entity == NULL;
 879 }
 880
 881 /**
 882  * Transforms a LEA into an Add or SHL if possible.
 883  */
 884 static void peephole_ia32_Lea(ir_node *node)
 885 {
 886         ir_node               *base;
 887         ir_node               *index;
 888         const arch_register_t *base_reg;
 889         const arch_register_t *index_reg;
 890         const arch_register_t *out_reg;
 891         int                    scale;
 892         int                    has_immediates;
 893         ir_node               *op1;
 894         ir_node               *op2;
 895         dbg_info              *dbgi;
 896         ir_node               *block;
 897         ir_node               *res;
 898
 899         assert(is_ia32_Lea(node));
 900
 901         /* we can only do this if it is allowed to clobber the flags */
 902         if (be_peephole_get_value(REG_EFLAGS) != NULL)
 903                 return;
 904
 905         base  = get_irn_n(node, n_ia32_Lea_base);
 906         index = get_irn_n(node, n_ia32_Lea_index);
 907
 908         if (is_noreg(base)) {
 909                 base     = NULL;
 910                 base_reg = NULL;
 911         } else {
 912                 base_reg = arch_get_irn_register(base);
 913         }
 914         if (is_noreg(index)) {
 915                 index     = NULL;
 916                 index_reg = NULL;
 917         } else {
 918                 index_reg = arch_get_irn_register(index);
 919         }
 920
 921         if (base == NULL && index == NULL) {
 922                 /* we shouldn't construct these in the first place... */
 923 #ifdef DEBUG_libfirm
 924                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 925 #endif
 926                 return;
 927         }
 928
 929         out_reg = arch_get_irn_register(node);
 930         scale   = get_ia32_am_scale(node);
 931         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 932         /* check if we have immediates values (frame entities should already be
 933          * expressed in the offsets) */
 934         if (get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 935                 has_immediates = 1;
 936         } else {
 937                 has_immediates = 0;
 938         }
 939
 940         /* we can transform leas where the out register is the same as either the
 941          * base or index register back to an Add or Shl */
 942         if (out_reg == base_reg) {
 943                 if (index == NULL) {
 944 #ifdef DEBUG_libfirm
 945                         if (!has_immediates) {
 946                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 947                                            "just a copy\n");
 948                         }
 949 #endif
 950                         op1 = base;
 951                         goto make_add_immediate;
 952                 }
 953                 if (scale == 0 && !has_immediates) {
 954                         op1 = base;
 955                         op2 = index;
 956                         goto make_add;
 957                 }
 958                 /* can't create an add */
 959                 return;
 960         } else if (out_reg == index_reg) {
 961                 if (base == NULL) {
 962                         if (has_immediates && scale == 0) {
 963                                 op1 = index;
 964                                 goto make_add_immediate;
 965                         } else if (!has_immediates && scale > 0) {
 966                                 op1 = index;
 967                                 op2 = ia32_immediate_from_long(scale);
 968                                 goto make_shl;
 969                         } else if (!has_immediates) {
 970 #ifdef DEBUG_libfirm
 971                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 972                                            "just a copy\n");
 973 #endif
 974                         }
 975                 } else if (scale == 0 && !has_immediates) {
 976                         op1 = index;
 977                         op2 = base;
 978                         goto make_add;
 979                 }
 980                 /* can't create an add */
 981                 return;
 982         } else {
 983                 /* can't create an add */
 984                 return;
 985         }
 986
 987 make_add_immediate:
 988         if (ia32_cg_config.use_incdec) {
 989                 if (is_am_one(node)) {
 990                         dbgi  = get_irn_dbg_info(node);
 991                         block = get_nodes_block(node);
 992                         res   = new_bd_ia32_Inc(dbgi, block, op1);
 993                         arch_set_irn_register(res, out_reg);
 994                         goto exchange;
 995                 }
 996                 if (is_am_minus_one(node)) {
 997                         dbgi  = get_irn_dbg_info(node);
 998                         block = get_nodes_block(node);
 999                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1000                         arch_set_irn_register(res, out_reg);
1001                         goto exchange;
1002                 }
1003         }
1004         op2 = create_immediate_from_am(node);
1005
1006 make_add:
1007         dbgi  = get_irn_dbg_info(node);
1008         block = get_nodes_block(node);
1009         ir_graph *irg   = get_irn_irg(node);
1010         ir_node  *noreg = ia32_new_NoReg_gp(irg);
1011         ir_node  *nomem = get_irg_no_mem(irg);
1012         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1013         arch_set_irn_register(res, out_reg);
1014         set_ia32_commutative(res);
1015         goto exchange;
1016
1017 make_shl:
1018         dbgi  = get_irn_dbg_info(node);
1019         block = get_nodes_block(node);
1020         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1021         arch_set_irn_register(res, out_reg);
1022         goto exchange;
1023
1024 exchange:
1025         SET_IA32_ORIG_NODE(res, node);
1026
1027         /* add new ADD/SHL to schedule */
1028         DBG_OPT_LEA2ADD(node, res);
1029
1030         /* exchange the Add and the LEA */
1031         sched_add_before(node, res);
1032         copy_mark(node, res);
1033         be_peephole_exchange(node, res);
1034 }
1035
1036 /**
1037  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1038  */
1039 static void peephole_ia32_Imul_split(ir_node *imul)
1040 {
1041         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1042         const arch_register_t *reg;
1043         ir_node               *res;
1044
1045         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1046                 /* no memory, imm form ignore */
1047                 return;
1048         }
1049         /* we need a free register */
1050         reg = get_free_gp_reg(get_irn_irg(imul));
1051         if (reg == NULL)
1052                 return;
1053
1054         /* fine, we can rebuild it */
1055         res = ia32_turn_back_am(imul);
1056         arch_set_irn_register(res, reg);
1057 }
1058
1059 /**
1060  * Replace xorps r,r and xorpd r,r by pxor r,r
1061  */
1062 static void peephole_ia32_xZero(ir_node *xorn)
1063 {
1064         set_irn_op(xorn, op_ia32_xPzero);
1065 }
1066
1067 /**
1068  * Replace 16bit sign extension from ax to eax by shorter cwtl
1069  */
1070 static void peephole_ia32_Conv_I2I(ir_node *node)
1071 {
1072         const arch_register_t *eax          = &ia32_registers[REG_EAX];
1073         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1074         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1075         dbg_info              *dbgi;
1076         ir_node               *block;
1077         ir_node               *cwtl;
1078
1079         if (get_mode_size_bits(smaller_mode) != 16 ||
1080                         !mode_is_signed(smaller_mode)          ||
1081                         eax != arch_get_irn_register(val)      ||
1082                         eax != arch_get_irn_register_out(node, pn_ia32_Conv_I2I_res))
1083                 return;
1084
1085         dbgi  = get_irn_dbg_info(node);
1086         block = get_nodes_block(node);
1087         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1088         arch_set_irn_register(cwtl, eax);
1089         sched_add_before(node, cwtl);
1090         be_peephole_exchange(node, cwtl);
1091 }
1092
1093 /**
1094  * Register a peephole optimisation function.
1095  */
1096 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1097 {
1098         assert(op->ops.generic == NULL);
1099         op->ops.generic = (op_func)func;
1100 }
1101
1102 /* Perform peephole-optimizations. */
1103 void ia32_peephole_optimization(ir_graph *irg)
1104 {
1105         /* we currently do it in 2 passes because:
1106          *    Lea -> Add could be usefull as flag producer for Test later
1107          */
1108
1109         /* pass 1 */
1110         ir_clear_opcodes_generic_func();
1111         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1112         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1113         if (ia32_cg_config.use_short_sex_eax)
1114                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1115         if (ia32_cg_config.use_pxor)
1116                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1117         if (! ia32_cg_config.use_imul_mem_imm32)
1118                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1119         be_peephole_opt(irg);
1120
1121         /* pass 2 */
1122         ir_clear_opcodes_generic_func();
1123         register_peephole_optimisation(op_ia32_Const, peephole_ia32_Const);
1124         register_peephole_optimisation(op_be_IncSP,   peephole_be_IncSP);
1125         register_peephole_optimisation(op_ia32_Test,  peephole_ia32_Test);
1126         register_peephole_optimisation(op_be_Return,  peephole_ia32_Return);
1127         be_peephole_opt(irg);
1128 }
1129
1130 /**
1131  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1132  * all its Projs are removed as well.
1133  * @param irn  The irn to be removed from schedule
1134  */
1135 static inline void try_kill(ir_node *node)
1136 {
1137         if (get_irn_mode(node) == mode_T) {
1138                 foreach_out_edge_safe(node, edge) {
1139                         ir_node *proj = get_edge_src_irn(edge);
1140                         try_kill(proj);
1141                 }
1142         }
1143
1144         if (get_irn_n_edges(node) != 0)
1145                 return;
1146
1147         if (sched_is_scheduled(node)) {
1148                 sched_remove(node);
1149         }
1150
1151         kill_node(node);
1152 }
1153
1154 static void optimize_conv_store(ir_node *node)
1155 {
1156         ir_node *pred;
1157         ir_node *pred_proj;
1158         ir_mode *conv_mode;
1159         ir_mode *store_mode;
1160
1161         if (!is_ia32_Store(node))
1162                 return;
1163
1164         pred_proj = get_irn_n(node, n_ia32_Store_val);
1165         if (is_Proj(pred_proj)) {
1166                 pred = get_Proj_pred(pred_proj);
1167         } else {
1168                 pred = pred_proj;
1169         }
1170         if (!is_ia32_Conv_I2I(pred))
1171                 return;
1172         if (get_ia32_op_type(pred) != ia32_Normal)
1173                 return;
1174
1175         /* the store only stores the lower bits, so we only need the conv
1176          * it it shrinks the mode */
1177         conv_mode  = get_ia32_ls_mode(pred);
1178         store_mode = get_ia32_ls_mode(node);
1179         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1180                 return;
1181
1182         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Store(Conv) (%+F, %+F)\n", node, pred);
1183         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1184         if (get_irn_n_edges(pred_proj) == 0) {
1185                 kill_node(pred_proj);
1186                 if (pred != pred_proj)
1187                         kill_node(pred);
1188         }
1189 }
1190
1191 static void optimize_load_conv(ir_node *node)
1192 {
1193         ir_node *pred, *predpred;
1194         ir_mode *load_mode;
1195         ir_mode *conv_mode;
1196
1197         if (!is_ia32_Conv_I2I(node))
1198                 return;
1199
1200         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1201         if (!is_Proj(pred))
1202                 return;
1203
1204         predpred = get_Proj_pred(pred);
1205         if (!is_ia32_Load(predpred))
1206                 return;
1207
1208         /* the load is sign extending the upper bits, so we only need the conv
1209          * if it shrinks the mode */
1210         load_mode = get_ia32_ls_mode(predpred);
1211         conv_mode = get_ia32_ls_mode(node);
1212         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1213                 return;
1214
1215         if (get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1216                 /* change the load if it has only 1 user */
1217                 if (get_irn_n_edges(pred) == 1) {
1218                         ir_mode *newmode;
1219                         if (get_mode_sign(conv_mode)) {
1220                                 newmode = find_signed_mode(load_mode);
1221                         } else {
1222                                 newmode = find_unsigned_mode(load_mode);
1223                         }
1224                         assert(newmode != NULL);
1225                         set_ia32_ls_mode(predpred, newmode);
1226                 } else {
1227                         /* otherwise we have to keep the conv */
1228                         return;
1229                 }
1230         }
1231
1232         /* kill the conv */
1233         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Conv(Load) (%+F, %+F)\n", node, predpred);
1234         exchange(node, pred);
1235 }
1236
1237 static void optimize_conv_conv(ir_node *node)
1238 {
1239         ir_node *pred_proj, *pred, *result_conv;
1240         ir_mode *pred_mode, *conv_mode;
1241         int      conv_mode_bits;
1242         int      pred_mode_bits;
1243
1244         if (!is_ia32_Conv_I2I(node))
1245                 return;
1246
1247         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1248         if (is_Proj(pred_proj))
1249                 pred = get_Proj_pred(pred_proj);
1250         else
1251                 pred = pred_proj;
1252
1253         if (!is_ia32_Conv_I2I(pred))
1254                 return;
1255
1256         /* we know that after a conv, the upper bits are sign extended
1257          * so we only need the 2nd conv if it shrinks the mode */
1258         conv_mode      = get_ia32_ls_mode(node);
1259         conv_mode_bits = get_mode_size_bits(conv_mode);
1260         pred_mode      = get_ia32_ls_mode(pred);
1261         pred_mode_bits = get_mode_size_bits(pred_mode);
1262
1263         if (conv_mode_bits == pred_mode_bits
1264                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1265                 result_conv = pred_proj;
1266         } else if (conv_mode_bits <= pred_mode_bits) {
1267                 /* if 2nd conv is smaller then first conv, then we can always take the
1268                  * 2nd conv */
1269                 if (get_irn_n_edges(pred_proj) == 1) {
1270                         result_conv = pred_proj;
1271                         set_ia32_ls_mode(pred, conv_mode);
1272
1273                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1274                         if (get_mode_size_bits(conv_mode) == 8) {
1275                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1276                                 set_irn_op(pred, op_ia32_Conv_I2I);
1277                                 arch_set_irn_register_reqs_in(pred, reqs);
1278                         }
1279                 } else {
1280                         /* we don't want to end up with 2 loads, so we better do nothing */
1281                         if (get_irn_mode(pred) == mode_T) {
1282                                 return;
1283                         }
1284
1285                         result_conv = exact_copy(pred);
1286                         set_ia32_ls_mode(result_conv, conv_mode);
1287
1288                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1289                         if (get_mode_size_bits(conv_mode) == 8) {
1290                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1291                                 set_irn_op(result_conv, op_ia32_Conv_I2I);
1292                                 arch_set_irn_register_reqs_in(result_conv, reqs);
1293                         }
1294                 }
1295         } else {
1296                 /* if both convs have the same sign, then we can take the smaller one */
1297                 if (get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1298                         result_conv = pred_proj;
1299                 } else {
1300                         /* no optimisation possible if smaller conv is sign-extend */
1301                         if (mode_is_signed(pred_mode)) {
1302                                 return;
1303                         }
1304                         /* we can take the smaller conv if it is unsigned */
1305                         result_conv = pred_proj;
1306                 }
1307         }
1308
1309         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Conv(Conv) (%+F, %+F)\n", node, pred);
1310         /* Some user (like Phis) won't be happy if we change the mode. */
1311         set_irn_mode(result_conv, get_irn_mode(node));
1312
1313         /* kill the conv */
1314         exchange(node, result_conv);
1315
1316         if (get_irn_n_edges(pred_proj) == 0) {
1317                 kill_node(pred_proj);
1318                 if (pred != pred_proj)
1319                         kill_node(pred);
1320         }
1321         optimize_conv_conv(result_conv);
1322 }
1323
1324 static void optimize_node(ir_node *node, void *env)
1325 {
1326         (void) env;
1327
1328         optimize_load_conv(node);
1329         optimize_conv_store(node);
1330         optimize_conv_conv(node);
1331 }
1332
1333 /**
1334  * Performs conv and address mode optimization.
1335  */
1336 void ia32_optimize_graph(ir_graph *irg)
1337 {
1338         irg_walk_blkwise_graph(irg, NULL, optimize_node, NULL);
1339 }
1340
1341 void ia32_init_optimize(void)
1342 {
1343         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1344 }