nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "irprog_t.h"
  32 #include "ircons.h"
  33 #include "irtools.h"
  34 #include "firm_types.h"
  35 #include "iredges.h"
  36 #include "tv.h"
  37 #include "irgmod.h"
  38 #include "irgwalk.h"
  39 #include "height.h"
  40 #include "irbitset.h"
  41 #include "irprintf.h"
  42 #include "error.h"
  43
  44 #include "../be_t.h"
  45 #include "../beabi.h"
  46 #include "../benode_t.h"
  47 #include "../besched_t.h"
  48 #include "../bepeephole.h"
  49
  50 #include "ia32_new_nodes.h"
  51 #include "ia32_optimize.h"
  52 #include "bearch_ia32_t.h"
  53 #include "gen_ia32_regalloc_if.h"
  54 #include "ia32_transform.h"
  55 #include "ia32_dbg_stat.h"
  56 #include "ia32_util.h"
  57 #include "ia32_architecture.h"
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static const arch_env_t *arch_env;
  62 static ia32_code_gen_t  *cg;
  63
  64 static void peephole_IncSP_IncSP(ir_node *node);
  65
  66 #if 0
  67 static void peephole_ia32_Store_IncSP_to_push(ir_node *node)
  68 {
  69         ir_node  *base  = get_irn_n(node, n_ia32_Store_base);
  70         ir_node  *index = get_irn_n(node, n_ia32_Store_index);
  71         ir_node  *mem   = get_irn_n(node, n_ia32_Store_mem);
  72         ir_node  *incsp = base;
  73         ir_node  *val;
  74         ir_node  *noreg;
  75         ir_graph *irg;
  76         ir_node  *block;
  77         dbg_info *dbgi;
  78         ir_mode  *mode;
  79         ir_node  *push;
  80         ir_node  *proj;
  81         int       offset;
  82         int       node_offset;
  83
  84         /* nomem inidicates the store doesn't alias with anything else */
  85         if(!is_NoMem(mem))
  86                 return;
  87
  88         /* find an IncSP in front of us, we might have to skip barriers for this */
  89         while(is_Proj(incsp)) {
  90                 ir_node *proj_pred = get_Proj_pred(incsp);
  91                 if(!be_is_Barrier(proj_pred))
  92                         return;
  93                 incsp = get_irn_n(proj_pred, get_Proj_proj(incsp));
  94         }
  95         if(!be_is_IncSP(incsp))
  96                 return;
  97
  98         peephole_IncSP_IncSP(incsp);
  99
 100         /* must be in the same block */
 101         if(get_nodes_block(incsp) != get_nodes_block(node))
 102                 return;
 103
 104         if(!is_ia32_NoReg_GP(index) || get_ia32_am_sc(node) != NULL) {
 105                 panic("Invalid storeAM found (%+F)", node);
 106         }
 107
 108         /* we should be the store to the end of the stackspace */
 109         offset      = be_get_IncSP_offset(incsp);
 110         mode        = get_ia32_ls_mode(node);
 111         node_offset = get_ia32_am_offs_int(node);
 112         if(node_offset != offset - get_mode_size_bytes(mode))
 113                 return;
 114
 115         /* we can use a push instead of the store */
 116         irg   = current_ir_graph;
 117         block = get_nodes_block(node);
 118         dbgi  = get_irn_dbg_info(node);
 119         noreg = ia32_new_NoReg_gp(cg);
 120         base  = be_get_IncSP_pred(incsp);
 121         val   = get_irn_n(node, n_ia32_Store_val);
 122         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, mem, base, val);
 123
 124         proj  = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 125
 126         be_set_IncSP_offset(incsp, offset - get_mode_size_bytes(mode));
 127
 128         sched_add_before(node, push);
 129         sched_remove(node);
 130
 131         be_peephole_before_exchange(node, proj);
 132         exchange(node, proj);
 133         be_peephole_after_exchange(proj);
 134 }
 135
 136 static void peephole_ia32_Store(ir_node *node)
 137 {
 138         peephole_ia32_Store_IncSP_to_push(node);
 139 }
 140 #endif
 141
 142 static int produces_zero_flag(ir_node *node, int pn)
 143 {
 144         ir_node                     *count;
 145         const ia32_immediate_attr_t *imm_attr;
 146
 147         if(!is_ia32_irn(node))
 148                 return 0;
 149
 150         if(pn >= 0) {
 151                 if(pn != pn_ia32_res)
 152                         return 0;
 153         }
 154
 155         switch(get_ia32_irn_opcode(node)) {
 156         case iro_ia32_Add:
 157         case iro_ia32_Adc:
 158         case iro_ia32_And:
 159         case iro_ia32_Or:
 160         case iro_ia32_Xor:
 161         case iro_ia32_Sub:
 162         case iro_ia32_Sbb:
 163         case iro_ia32_Neg:
 164         case iro_ia32_Inc:
 165         case iro_ia32_Dec:
 166                 return 1;
 167
 168         case iro_ia32_ShlD:
 169         case iro_ia32_ShrD:
 170         case iro_ia32_Shl:
 171         case iro_ia32_Shr:
 172         case iro_ia32_Sar:
 173                 assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 174                 assert(n_ia32_Shl_count == n_ia32_Shr_count
 175                                 && n_ia32_Shl_count == n_ia32_Sar_count);
 176                 if(is_ia32_ShlD(node) || is_ia32_ShrD(node)) {
 177                         count = get_irn_n(node, n_ia32_ShlD_count);
 178                 } else {
 179                         count = get_irn_n(node, n_ia32_Shl_count);
 180                 }
 181                 /* when shift count is zero the flags are not affected, so we can only
 182                  * do this for constants != 0 */
 183                 if(!is_ia32_Immediate(count))
 184                         return 0;
 185
 186                 imm_attr = get_ia32_immediate_attr_const(count);
 187                 if(imm_attr->symconst != NULL)
 188                         return 0;
 189                 if((imm_attr->offset & 0x1f) == 0)
 190                         return 0;
 191                 return 1;
 192
 193         default:
 194                 break;
 195         }
 196         return 0;
 197 }
 198
 199 static ir_node *turn_into_mode_t(ir_node *node)
 200 {
 201         ir_node               *block;
 202         ir_node               *res_proj;
 203         ir_node               *new_node;
 204         const arch_register_t *reg;
 205
 206         if(get_irn_mode(node) == mode_T)
 207                 return node;
 208
 209         assert(get_irn_mode(node) == mode_Iu);
 210
 211         new_node = exact_copy(node);
 212         set_irn_mode(new_node, mode_T);
 213
 214         block    = get_nodes_block(new_node);
 215         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 216                               pn_ia32_res);
 217
 218         reg = arch_get_irn_register(arch_env, node);
 219         arch_set_irn_register(arch_env, res_proj, reg);
 220
 221         be_peephole_before_exchange(node, res_proj);
 222         sched_add_before(node, new_node);
 223         sched_remove(node);
 224         exchange(node, res_proj);
 225         be_peephole_after_exchange(res_proj);
 226
 227         return new_node;
 228 }
 229
 230 static void peephole_ia32_Test(ir_node *node)
 231 {
 232         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 233         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 234         ir_node *flags_proj;
 235         ir_node *block;
 236         ir_mode *flags_mode;
 237         int      pn    = -1;
 238         ir_node *schedpoint;
 239         const ir_edge_t       *edge;
 240
 241         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 242                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 243
 244         /* we need a test for 0 */
 245         if(left != right)
 246                 return;
 247
 248         block = get_nodes_block(node);
 249         if(get_nodes_block(left) != block)
 250                 return;
 251
 252         if(is_Proj(left)) {
 253                 pn   = get_Proj_proj(left);
 254                 left = get_Proj_pred(left);
 255         }
 256
 257         /* happens rarely, but if it does code will panic' */
 258         if (is_ia32_Unknown_GP(left))
 259                 return;
 260
 261         /* walk schedule up and abort when we find left or some other node destroys
 262            the flags */
 263         schedpoint = sched_prev(node);
 264         while(schedpoint != left) {
 265                 schedpoint = sched_prev(schedpoint);
 266                 if(arch_irn_is(arch_env, schedpoint, modify_flags))
 267                         return;
 268                 if(schedpoint == block)
 269                         panic("couldn't find left");
 270         }
 271
 272         /* make sure only Lg/Eq tests are used */
 273         foreach_out_edge(node, edge) {
 274                 ir_node *user = get_edge_src_irn(edge);
 275                 int      pnc  = get_ia32_condcode(user);
 276
 277                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 278                         return;
 279                 }
 280         }
 281
 282         if(!produces_zero_flag(left, pn))
 283                 return;
 284
 285         left = turn_into_mode_t(left);
 286
 287         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 288         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 289                                 pn_ia32_flags);
 290         arch_set_irn_register(arch_env, flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 291
 292         assert(get_irn_mode(node) != mode_T);
 293
 294         be_peephole_before_exchange(node, flags_proj);
 295         exchange(node, flags_proj);
 296         sched_remove(node);
 297         be_peephole_after_exchange(flags_proj);
 298 }
 299
 300 /**
 301  * AMD Athlon works faster when RET is not destination of
 302  * conditional jump or directly preceded by other jump instruction.
 303  * Can be avoided by placing a Rep prefix before the return.
 304  */
 305 static void peephole_ia32_Return(ir_node *node) {
 306         ir_node *block, *irn, *rep;
 307
 308         if (!ia32_cg_config.use_pad_return)
 309                 return;
 310
 311         block = get_nodes_block(node);
 312
 313         /* check if this return is the first on the block */
 314         sched_foreach_reverse_from(node, irn) {
 315                 switch (be_get_irn_opcode(irn)) {
 316                 case beo_Return:
 317                         /* the return node itself, ignore */
 318                         continue;
 319                 case beo_Barrier:
 320                         /* ignore the barrier, no code generated */
 321                         continue;
 322                 case beo_IncSP:
 323                         /* arg, IncSP 0 nodes might occur, ignore these */
 324                         if (be_get_IncSP_offset(irn) == 0)
 325                                 continue;
 326                         return;
 327                 default:
 328                         if (is_Phi(irn))
 329                                 continue;
 330                         return;
 331                 }
 332         }
 333         /* yep, return is the first real instruction in this block */
 334         rep = new_rd_ia32_RepPrefix(get_irn_dbg_info(node), current_ir_graph, block);
 335         keep_alive(rep);
 336         sched_add_before(node, rep);
 337 }
 338
 339 /* only optimize up to 48 stores behind IncSPs */
 340 #define MAXPUSH_OPTIMIZE        48
 341
 342 /**
 343  * Tries to create pushs from IncSP,Store combinations.
 344  * The Stores are replaced by Push's, the IncSP is modified
 345  * (possibly into IncSP 0, but not removed).
 346  */
 347 static void peephole_IncSP_Store_to_push(ir_node *irn)
 348 {
 349         int i;
 350         int offset;
 351         ir_node *node;
 352         ir_node *stores[MAXPUSH_OPTIMIZE];
 353         ir_node *block = get_nodes_block(irn);
 354         ir_graph *irg = cg->irg;
 355         ir_node *curr_sp;
 356         ir_mode *spmode = get_irn_mode(irn);
 357
 358         memset(stores, 0, sizeof(stores));
 359
 360         assert(be_is_IncSP(irn));
 361
 362         offset = be_get_IncSP_offset(irn);
 363         if (offset < 4)
 364                 return;
 365
 366         /*
 367          * We first walk the schedule after the IncSP node as long as we find
 368          * suitable stores that could be transformed to a push.
 369          * We save them into the stores array which is sorted by the frame offset/4
 370          * attached to the node
 371          */
 372         for(node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 373                 ir_node *mem;
 374                 int offset;
 375                 int storeslot;
 376
 377                 // it has to be a store
 378                 if(!is_ia32_Store(node))
 379                         break;
 380
 381                 // it has to use our sp value
 382                 if(get_irn_n(node, n_ia32_base) != irn)
 383                         continue;
 384                 // store has to be attached to NoMem
 385                 mem = get_irn_n(node, n_ia32_mem);
 386                 if(!is_NoMem(mem)) {
 387                         continue;
 388                 }
 389
 390                 /* unfortunately we can't support the full AMs possible for push at the
 391                  * moment. TODO: fix this */
 392                 if(get_ia32_am_scale(node) > 0 || !is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 393                         break;
 394
 395                 offset = get_ia32_am_offs_int(node);
 396
 397                 storeslot = offset / 4;
 398                 if(storeslot >= MAXPUSH_OPTIMIZE)
 399                         continue;
 400
 401                 // storing into the same slot twice is bad (and shouldn't happen...)
 402                 if(stores[storeslot] != NULL)
 403                         break;
 404
 405                 // storing at half-slots is bad
 406                 if(offset % 4 != 0)
 407                         break;
 408
 409                 stores[storeslot] = node;
 410         }
 411
 412         curr_sp = be_get_IncSP_pred(irn);
 413
 414         // walk the stores in inverse order and create pushs for them
 415         i = (offset / 4) - 1;
 416         if(i >= MAXPUSH_OPTIMIZE) {
 417                 i = MAXPUSH_OPTIMIZE - 1;
 418         }
 419
 420         for( ; i >= 0; --i) {
 421                 const arch_register_t *spreg;
 422                 ir_node *push;
 423                 ir_node *val, *mem, *mem_proj;
 424                 ir_node *store = stores[i];
 425                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 426
 427                 if(store == NULL || is_Bad(store))
 428                         break;
 429
 430                 val = get_irn_n(store, n_ia32_unary_op);
 431                 mem = get_irn_n(store, n_ia32_mem);
 432                 spreg = arch_get_irn_register(cg->arch_env, curr_sp);
 433
 434                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, curr_sp, val);
 435
 436                 sched_add_before(irn, push);
 437
 438                 // create stackpointer proj
 439                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 440                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
 441
 442                 // create memory proj
 443                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 444
 445                 // use the memproj now
 446                 exchange(store, mem_proj);
 447
 448                 // we can remove the store now
 449                 sched_remove(store);
 450
 451                 offset -= 4;
 452         }
 453
 454         be_set_IncSP_offset(irn, offset);
 455         be_set_IncSP_pred(irn, curr_sp);
 456 }
 457
 458 /**
 459  * Tries to optimize two following IncSP.
 460  */
 461 static void peephole_IncSP_IncSP(ir_node *node)
 462 {
 463         int      pred_offs;
 464         int      curr_offs;
 465         int      offs;
 466         ir_node *pred = be_get_IncSP_pred(node);
 467         ir_node *predpred;
 468
 469         if(!be_is_IncSP(pred))
 470                 return;
 471
 472         if(get_irn_n_edges(pred) > 1)
 473                 return;
 474
 475         pred_offs = be_get_IncSP_offset(pred);
 476         curr_offs = be_get_IncSP_offset(node);
 477
 478         if(pred_offs == BE_STACK_FRAME_SIZE_EXPAND) {
 479                 if(curr_offs != BE_STACK_FRAME_SIZE_SHRINK) {
 480                         return;
 481                 }
 482                 offs = 0;
 483         } else if(pred_offs == BE_STACK_FRAME_SIZE_SHRINK) {
 484                 if(curr_offs != BE_STACK_FRAME_SIZE_EXPAND) {
 485                         return;
 486                 }
 487                 offs = 0;
 488         } else if(curr_offs == BE_STACK_FRAME_SIZE_EXPAND
 489                         || curr_offs == BE_STACK_FRAME_SIZE_SHRINK) {
 490                 return;
 491         } else {
 492                 offs = curr_offs + pred_offs;
 493         }
 494
 495         /* add pred offset to ours and remove pred IncSP */
 496         be_set_IncSP_offset(node, offs);
 497
 498         predpred = be_get_IncSP_pred(pred);
 499         be_peephole_before_exchange(pred, predpred);
 500
 501         /* rewire dependency edges */
 502         edges_reroute_kind(pred, predpred, EDGE_KIND_DEP, current_ir_graph);
 503         be_set_IncSP_pred(node, predpred);
 504         sched_remove(pred);
 505         be_kill_node(pred);
 506
 507         be_peephole_after_exchange(predpred);
 508 }
 509
 510 /**
 511  * Find a free GP register if possible, else return NULL.
 512  */
 513 static const arch_register_t *get_free_gp_reg(void)
 514 {
 515         int i;
 516
 517         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 518                 const arch_register_t *reg = &ia32_gp_regs[i];
 519                 if(arch_register_type_is(reg, ignore))
 520                         continue;
 521
 522                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 523                         return &ia32_gp_regs[i];
 524         }
 525
 526         return NULL;
 527 }
 528
 529 static void peephole_be_IncSP(ir_node *node)
 530 {
 531         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 532         const arch_register_t *reg;
 533         ir_graph              *irg;
 534         dbg_info              *dbgi;
 535         ir_node               *block;
 536         ir_node               *keep;
 537         ir_node               *val;
 538         ir_node               *pop, *pop2;
 539         ir_node               *noreg;
 540         ir_node               *stack;
 541         int                    offset;
 542
 543         /* first optimize incsp->incsp combinations */
 544         peephole_IncSP_IncSP(node);
 545
 546         /* transform IncSP->Store combinations to Push where possible */
 547         peephole_IncSP_Store_to_push(node);
 548
 549         if (arch_get_irn_register(arch_env, node) != esp)
 550                 return;
 551
 552         /* replace IncSP -4 by Pop freereg when possible */
 553         offset = be_get_IncSP_offset(node);
 554         if (!(offset == -4 && !ia32_cg_config.use_add_esp_4) &&
 555             !(offset == -8 && !ia32_cg_config.use_add_esp_8) &&
 556             !(offset == +4 && !ia32_cg_config.use_sub_esp_4) &&
 557             !(offset == +8 && !ia32_cg_config.use_sub_esp_8))
 558                 return;
 559
 560         if (offset < 0) {
 561                 /* we need a free register for pop */
 562                 reg = get_free_gp_reg();
 563                 if(reg == NULL)
 564                         return;
 565
 566                 irg   = current_ir_graph;
 567                 dbgi  = get_irn_dbg_info(node);
 568                 block = get_nodes_block(node);
 569                 noreg = ia32_new_NoReg_gp(cg);
 570                 stack = be_get_IncSP_pred(node);
 571                 pop   = new_rd_ia32_Pop(dbgi, irg, block, noreg, noreg, new_NoMem(), stack);
 572
 573                 stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 574                 arch_set_irn_register(arch_env, stack, esp);
 575                 val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 576                 arch_set_irn_register(arch_env, val, reg);
 577
 578                 sched_add_before(node, pop);
 579
 580                 keep = sched_next(node);
 581                 if (!be_is_Keep(keep)) {
 582                         ir_node *in[1];
 583                         in[0] = val;
 584                         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 585                         sched_add_before(node, keep);
 586                 } else {
 587                         be_Keep_add_node(keep, &ia32_reg_classes[CLASS_ia32_gp], val);
 588                 }
 589
 590                 if (offset == -8) {
 591                         pop2  = new_rd_ia32_Pop(dbgi, irg, block, noreg, noreg, new_NoMem(), stack);
 592
 593                         stack = new_r_Proj(irg, block, pop2, mode_Iu, pn_ia32_Pop_stack);
 594                         arch_set_irn_register(arch_env, stack, esp);
 595                         val   = new_r_Proj(irg, block, pop2, mode_Iu, pn_ia32_Pop_res);
 596                         arch_set_irn_register(arch_env, val, reg);
 597
 598                         sched_add_after(pop, pop2);
 599                         be_Keep_add_node(keep, &ia32_reg_classes[CLASS_ia32_gp], val);
 600                 }
 601         } else {
 602                 /* NIY */
 603                 return;
 604         }
 605
 606         be_peephole_before_exchange(node, stack);
 607         sched_remove(node);
 608         exchange(node, stack);
 609         be_peephole_after_exchange(stack);
 610 }
 611
 612 /**
 613  * Peephole optimisation for ia32_Const's
 614  */
 615 static void peephole_ia32_Const(ir_node *node)
 616 {
 617         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 618         const arch_register_t       *reg;
 619         ir_graph                    *irg = current_ir_graph;
 620         ir_node                     *block;
 621         dbg_info                    *dbgi;
 622         ir_node                     *produceval;
 623         ir_node                     *xor;
 624         ir_node                     *noreg;
 625
 626         /* try to transform a mov 0, reg to xor reg reg */
 627         if (attr->offset != 0 || attr->symconst != NULL)
 628                 return;
 629         if (ia32_cg_config.use_mov_0)
 630                 return;
 631         /* xor destroys the flags, so no-one must be using them */
 632         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 633                 return;
 634
 635         reg = arch_get_irn_register(arch_env, node);
 636         assert(be_peephole_get_reg_value(reg) == NULL);
 637
 638         /* create xor(produceval, produceval) */
 639         block      = get_nodes_block(node);
 640         dbgi       = get_irn_dbg_info(node);
 641         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 642         arch_set_irn_register(arch_env, produceval, reg);
 643
 644         noreg = ia32_new_NoReg_gp(cg);
 645         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 646                                 produceval, produceval);
 647         arch_set_irn_register(arch_env, xor, reg);
 648
 649         sched_add_before(node, produceval);
 650         sched_add_before(node, xor);
 651
 652         be_peephole_before_exchange(node, xor);
 653         exchange(node, xor);
 654         sched_remove(node);
 655         be_peephole_after_exchange(xor);
 656 }
 657
 658 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 659 {
 660         return node == cg->noreg_gp;
 661 }
 662
 663 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
 664 {
 665         ir_graph *irg         = current_ir_graph;
 666         ir_node  *start_block = get_irg_start_block(irg);
 667         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 668                                                       0, val);
 669         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 670
 671         return immediate;
 672 }
 673
 674 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
 675                                          const ir_node *node)
 676 {
 677         ir_graph  *irg     = get_irn_irg(node);
 678         ir_node   *block   = get_nodes_block(node);
 679         int        offset  = get_ia32_am_offs_int(node);
 680         int        sc_sign = is_ia32_am_sc_sign(node);
 681         ir_entity *entity  = get_ia32_am_sc(node);
 682         ir_node   *res;
 683
 684         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 685         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
 686         return res;
 687 }
 688
 689 static int is_am_one(const ir_node *node)
 690 {
 691         int        offset  = get_ia32_am_offs_int(node);
 692         ir_entity *entity  = get_ia32_am_sc(node);
 693
 694         return offset == 1 && entity == NULL;
 695 }
 696
 697 static int is_am_minus_one(const ir_node *node)
 698 {
 699         int        offset  = get_ia32_am_offs_int(node);
 700         ir_entity *entity  = get_ia32_am_sc(node);
 701
 702         return offset == -1 && entity == NULL;
 703 }
 704
 705 /**
 706  * Transforms a LEA into an Add or SHL if possible.
 707  */
 708 static void peephole_ia32_Lea(ir_node *node)
 709 {
 710         const arch_env_t      *arch_env = cg->arch_env;
 711         ir_graph              *irg      = current_ir_graph;
 712         ir_node               *base;
 713         ir_node               *index;
 714         const arch_register_t *base_reg;
 715         const arch_register_t *index_reg;
 716         const arch_register_t *out_reg;
 717         int                    scale;
 718         int                    has_immediates;
 719         ir_node               *op1;
 720         ir_node               *op2;
 721         dbg_info              *dbgi;
 722         ir_node               *block;
 723         ir_node               *res;
 724         ir_node               *noreg;
 725         ir_node               *nomem;
 726
 727         assert(is_ia32_Lea(node));
 728
 729         /* we can only do this if are allowed to globber the flags */
 730         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 731                 return;
 732
 733         base  = get_irn_n(node, n_ia32_Lea_base);
 734         index = get_irn_n(node, n_ia32_Lea_index);
 735
 736         if(is_noreg(cg, base)) {
 737                 base     = NULL;
 738                 base_reg = NULL;
 739         } else {
 740                 base_reg = arch_get_irn_register(arch_env, base);
 741         }
 742         if(is_noreg(cg, index)) {
 743                 index     = NULL;
 744                 index_reg = NULL;
 745         } else {
 746                 index_reg = arch_get_irn_register(arch_env, index);
 747         }
 748
 749         if(base == NULL && index == NULL) {
 750                 /* we shouldn't construct these in the first place... */
 751 #ifdef DEBUG_libfirm
 752                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 753 #endif
 754                 return;
 755         }
 756
 757         out_reg = arch_get_irn_register(arch_env, node);
 758         scale   = get_ia32_am_scale(node);
 759         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 760         /* check if we have immediates values (frame entities should already be
 761          * expressed in the offsets) */
 762         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 763                 has_immediates = 1;
 764         } else {
 765                 has_immediates = 0;
 766         }
 767
 768         /* we can transform leas where the out register is the same as either the
 769          * base or index register back to an Add or Shl */
 770         if(out_reg == base_reg) {
 771                 if(index == NULL) {
 772 #ifdef DEBUG_libfirm
 773                         if(!has_immediates) {
 774                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 775                                            "just a copy\n");
 776                         }
 777 #endif
 778                         op1 = base;
 779                         goto make_add_immediate;
 780                 }
 781                 if(scale == 0 && !has_immediates) {
 782                         op1 = base;
 783                         op2 = index;
 784                         goto make_add;
 785                 }
 786                 /* can't create an add */
 787                 return;
 788         } else if(out_reg == index_reg) {
 789                 if(base == NULL) {
 790                         if(has_immediates && scale == 0) {
 791                                 op1 = index;
 792                                 goto make_add_immediate;
 793                         } else if(!has_immediates && scale > 0) {
 794                                 op1 = index;
 795                                 op2 = create_immediate_from_int(cg, scale);
 796                                 goto make_shl;
 797                         } else if(!has_immediates) {
 798 #ifdef DEBUG_libfirm
 799                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 800                                            "just a copy\n");
 801 #endif
 802                         }
 803                 } else if(scale == 0 && !has_immediates) {
 804                         op1 = index;
 805                         op2 = base;
 806                         goto make_add;
 807                 }
 808                 /* can't create an add */
 809                 return;
 810         } else {
 811                 /* can't create an add */
 812                 return;
 813         }
 814
 815 make_add_immediate:
 816         if(ia32_cg_config.use_incdec) {
 817                 if(is_am_one(node)) {
 818                         dbgi  = get_irn_dbg_info(node);
 819                         block = get_nodes_block(node);
 820                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
 821                         arch_set_irn_register(arch_env, res, out_reg);
 822                         goto exchange;
 823                 }
 824                 if(is_am_minus_one(node)) {
 825                         dbgi  = get_irn_dbg_info(node);
 826                         block = get_nodes_block(node);
 827                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
 828                         arch_set_irn_register(arch_env, res, out_reg);
 829                         goto exchange;
 830                 }
 831         }
 832         op2 = create_immediate_from_am(cg, node);
 833
 834 make_add:
 835         dbgi  = get_irn_dbg_info(node);
 836         block = get_nodes_block(node);
 837         noreg = ia32_new_NoReg_gp(cg);
 838         nomem = new_NoMem();
 839         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
 840         arch_set_irn_register(arch_env, res, out_reg);
 841         set_ia32_commutative(res);
 842         goto exchange;
 843
 844 make_shl:
 845         dbgi  = get_irn_dbg_info(node);
 846         block = get_nodes_block(node);
 847         noreg = ia32_new_NoReg_gp(cg);
 848         nomem = new_NoMem();
 849         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
 850         arch_set_irn_register(arch_env, res, out_reg);
 851         goto exchange;
 852
 853 exchange:
 854         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
 855
 856         /* add new ADD/SHL to schedule */
 857         DBG_OPT_LEA2ADD(node, res);
 858
 859         /* exchange the Add and the LEA */
 860         be_peephole_before_exchange(node, res);
 861         sched_add_before(node, res);
 862         sched_remove(node);
 863         exchange(node, res);
 864         be_peephole_after_exchange(res);
 865 }
 866
 867 /**
 868  * Register a peephole optimisation function.
 869  */
 870 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
 871         assert(op->ops.generic == NULL);
 872         op->ops.generic = (void*) func;
 873 }
 874
 875 /* Perform peephole-optimizations. */
 876 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
 877 {
 878         cg       = new_cg;
 879         arch_env = cg->arch_env;
 880
 881         /* register peephole optimisations */
 882         clear_irp_opcodes_generic_func();
 883         register_peephole_optimisation(op_ia32_Const, peephole_ia32_Const);
 884         //register_peephole_optimisation(op_ia32_Store, peephole_ia32_Store);
 885         register_peephole_optimisation(op_be_IncSP, peephole_be_IncSP);
 886         register_peephole_optimisation(op_ia32_Lea, peephole_ia32_Lea);
 887         register_peephole_optimisation(op_ia32_Test, peephole_ia32_Test);
 888         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
 889         register_peephole_optimisation(op_be_Return, peephole_ia32_Return);
 890
 891         be_peephole_opt(cg->birg);
 892 }
 893
 894 /**
 895  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
 896  * all it's Projs are removed as well.
 897  * @param irn  The irn to be removed from schedule
 898  */
 899 static INLINE void try_kill(ir_node *node)
 900 {
 901         if(get_irn_mode(node) == mode_T) {
 902                 const ir_edge_t *edge, *next;
 903                 foreach_out_edge_safe(node, edge, next) {
 904                         ir_node *proj = get_edge_src_irn(edge);
 905                         try_kill(proj);
 906                 }
 907         }
 908
 909         if(get_irn_n_edges(node) != 0)
 910                 return;
 911
 912         if (sched_is_scheduled(node)) {
 913                 sched_remove(node);
 914         }
 915
 916         be_kill_node(node);
 917 }
 918
 919 static void optimize_conv_store(ir_node *node)
 920 {
 921         ir_node *pred;
 922         ir_node *pred_proj;
 923         ir_mode *conv_mode;
 924         ir_mode *store_mode;
 925
 926         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
 927                 return;
 928
 929         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
 930         pred_proj = get_irn_n(node, n_ia32_Store_val);
 931         if(is_Proj(pred_proj)) {
 932                 pred = get_Proj_pred(pred_proj);
 933         } else {
 934                 pred = pred_proj;
 935         }
 936         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
 937                 return;
 938         if(get_ia32_op_type(pred) != ia32_Normal)
 939                 return;
 940
 941         /* the store only stores the lower bits, so we only need the conv
 942          * it it shrinks the mode */
 943         conv_mode  = get_ia32_ls_mode(pred);
 944         store_mode = get_ia32_ls_mode(node);
 945         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
 946                 return;
 947
 948         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
 949         if(get_irn_n_edges(pred_proj) == 0) {
 950                 be_kill_node(pred_proj);
 951                 if(pred != pred_proj)
 952                         be_kill_node(pred);
 953         }
 954 }
 955
 956 static void optimize_load_conv(ir_node *node)
 957 {
 958         ir_node *pred, *predpred;
 959         ir_mode *load_mode;
 960         ir_mode *conv_mode;
 961
 962         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
 963                 return;
 964
 965         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
 966         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
 967         if(!is_Proj(pred))
 968                 return;
 969
 970         predpred = get_Proj_pred(pred);
 971         if(!is_ia32_Load(predpred))
 972                 return;
 973
 974         /* the load is sign extending the upper bits, so we only need the conv
 975          * if it shrinks the mode */
 976         load_mode = get_ia32_ls_mode(predpred);
 977         conv_mode = get_ia32_ls_mode(node);
 978         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
 979                 return;
 980
 981         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
 982                 /* change the load if it has only 1 user */
 983                 if(get_irn_n_edges(pred) == 1) {
 984                         ir_mode *newmode;
 985                         if(get_mode_sign(conv_mode)) {
 986                                 newmode = find_signed_mode(load_mode);
 987                         } else {
 988                                 newmode = find_unsigned_mode(load_mode);
 989                         }
 990                         assert(newmode != NULL);
 991                         set_ia32_ls_mode(predpred, newmode);
 992                 } else {
 993                         /* otherwise we have to keep the conv */
 994                         return;
 995                 }
 996         }
 997
 998         /* kill the conv */
 999         exchange(node, pred);
1000 }
1001
1002 static void optimize_conv_conv(ir_node *node)
1003 {
1004         ir_node *pred_proj, *pred, *result_conv;
1005         ir_mode *pred_mode, *conv_mode;
1006         int      conv_mode_bits;
1007         int      pred_mode_bits;
1008
1009         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1010                 return;
1011
1012         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1013         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1014         if(is_Proj(pred_proj))
1015                 pred = get_Proj_pred(pred_proj);
1016         else
1017                 pred = pred_proj;
1018
1019         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1020                 return;
1021
1022         /* we know that after a conv, the upper bits are sign extended
1023          * so we only need the 2nd conv if it shrinks the mode */
1024         conv_mode      = get_ia32_ls_mode(node);
1025         conv_mode_bits = get_mode_size_bits(conv_mode);
1026         pred_mode      = get_ia32_ls_mode(pred);
1027         pred_mode_bits = get_mode_size_bits(pred_mode);
1028
1029         if(conv_mode_bits == pred_mode_bits
1030                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1031                 result_conv = pred_proj;
1032         } else if(conv_mode_bits <= pred_mode_bits) {
1033                 /* if 2nd conv is smaller then first conv, then we can always take the
1034                  * 2nd conv */
1035                 if(get_irn_n_edges(pred_proj) == 1) {
1036                         result_conv = pred_proj;
1037                         set_ia32_ls_mode(pred, conv_mode);
1038
1039                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1040                         if (get_mode_size_bits(conv_mode) == 8) {
1041                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1042                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1043                         }
1044                 } else {
1045                         /* we don't want to end up with 2 loads, so we better do nothing */
1046                         if(get_irn_mode(pred) == mode_T) {
1047                                 return;
1048                         }
1049
1050                         result_conv = exact_copy(pred);
1051                         set_ia32_ls_mode(result_conv, conv_mode);
1052
1053                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1054                         if (get_mode_size_bits(conv_mode) == 8) {
1055                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1056                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1057                         }
1058                 }
1059         } else {
1060                 /* if both convs have the same sign, then we can take the smaller one */
1061                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1062                         result_conv = pred_proj;
1063                 } else {
1064                         /* no optimisation possible if smaller conv is sign-extend */
1065                         if(mode_is_signed(pred_mode)) {
1066                                 return;
1067                         }
1068                         /* we can take the smaller conv if it is unsigned */
1069                         result_conv = pred_proj;
1070                 }
1071         }
1072
1073         /* kill the conv */
1074         exchange(node, result_conv);
1075
1076         if(get_irn_n_edges(pred_proj) == 0) {
1077                 be_kill_node(pred_proj);
1078                 if(pred != pred_proj)
1079                         be_kill_node(pred);
1080         }
1081         optimize_conv_conv(result_conv);
1082 }
1083
1084 static void optimize_node(ir_node *node, void *env)
1085 {
1086         (void) env;
1087
1088         optimize_load_conv(node);
1089         optimize_conv_store(node);
1090         optimize_conv_conv(node);
1091 }
1092
1093 /**
1094  * Performs conv and address mode optimization.
1095  */
1096 void ia32_optimize_graph(ia32_code_gen_t *cg)
1097 {
1098         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1099
1100         if (cg->dump)
1101                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1102 }
1103
1104 void ia32_init_optimize(void)
1105 {
1106         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1107 }