nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "irprog_t.h"
  32 #include "ircons.h"
  33 #include "irtools.h"
  34 #include "firm_types.h"
  35 #include "iredges.h"
  36 #include "tv.h"
  37 #include "irgmod.h"
  38 #include "irgwalk.h"
  39 #include "height.h"
  40 #include "irbitset.h"
  41 #include "irprintf.h"
  42 #include "error.h"
  43
  44 #include "../be_t.h"
  45 #include "../beabi.h"
  46 #include "../benode_t.h"
  47 #include "../besched_t.h"
  48 #include "../bepeephole.h"
  49
  50 #include "ia32_new_nodes.h"
  51 #include "ia32_optimize.h"
  52 #include "bearch_ia32_t.h"
  53 #include "gen_ia32_regalloc_if.h"
  54 #include "ia32_transform.h"
  55 #include "ia32_dbg_stat.h"
  56 #include "ia32_util.h"
  57 #include "ia32_architecture.h"
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static const arch_env_t *arch_env;
  62 static ia32_code_gen_t  *cg;
  63
  64 static void peephole_IncSP_IncSP(ir_node *node);
  65
  66 #if 0
  67 static void peephole_ia32_Store_IncSP_to_push(ir_node *node)
  68 {
  69         ir_node  *base  = get_irn_n(node, n_ia32_Store_base);
  70         ir_node  *index = get_irn_n(node, n_ia32_Store_index);
  71         ir_node  *mem   = get_irn_n(node, n_ia32_Store_mem);
  72         ir_node  *incsp = base;
  73         ir_node  *val;
  74         ir_node  *noreg;
  75         ir_graph *irg;
  76         ir_node  *block;
  77         dbg_info *dbgi;
  78         ir_mode  *mode;
  79         ir_node  *push;
  80         ir_node  *proj;
  81         int       offset;
  82         int       node_offset;
  83
  84         /* nomem inidicates the store doesn't alias with anything else */
  85         if(!is_NoMem(mem))
  86                 return;
  87
  88         /* find an IncSP in front of us, we might have to skip barriers for this */
  89         while(is_Proj(incsp)) {
  90                 ir_node *proj_pred = get_Proj_pred(incsp);
  91                 if(!be_is_Barrier(proj_pred))
  92                         return;
  93                 incsp = get_irn_n(proj_pred, get_Proj_proj(incsp));
  94         }
  95         if(!be_is_IncSP(incsp))
  96                 return;
  97
  98         peephole_IncSP_IncSP(incsp);
  99
 100         /* must be in the same block */
 101         if(get_nodes_block(incsp) != get_nodes_block(node))
 102                 return;
 103
 104         if(!is_ia32_NoReg_GP(index) || get_ia32_am_sc(node) != NULL) {
 105                 panic("Invalid storeAM found (%+F)", node);
 106         }
 107
 108         /* we should be the store to the end of the stackspace */
 109         offset      = be_get_IncSP_offset(incsp);
 110         mode        = get_ia32_ls_mode(node);
 111         node_offset = get_ia32_am_offs_int(node);
 112         if(node_offset != offset - get_mode_size_bytes(mode))
 113                 return;
 114
 115         /* we can use a push instead of the store */
 116         irg   = current_ir_graph;
 117         block = get_nodes_block(node);
 118         dbgi  = get_irn_dbg_info(node);
 119         noreg = ia32_new_NoReg_gp(cg);
 120         base  = be_get_IncSP_pred(incsp);
 121         val   = get_irn_n(node, n_ia32_Store_val);
 122         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, mem, base, val);
 123
 124         proj  = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 125
 126         be_set_IncSP_offset(incsp, offset - get_mode_size_bytes(mode));
 127
 128         sched_add_before(node, push);
 129         sched_remove(node);
 130
 131         be_peephole_before_exchange(node, proj);
 132         exchange(node, proj);
 133         be_peephole_after_exchange(proj);
 134 }
 135
 136 static void peephole_ia32_Store(ir_node *node)
 137 {
 138         peephole_ia32_Store_IncSP_to_push(node);
 139 }
 140 #endif
 141
 142 static int produces_zero_flag(ir_node *node, int pn)
 143 {
 144         ir_node                     *count;
 145         const ia32_immediate_attr_t *imm_attr;
 146
 147         if(!is_ia32_irn(node))
 148                 return 0;
 149
 150         if(pn >= 0) {
 151                 if(pn != pn_ia32_res)
 152                         return 0;
 153         }
 154
 155         switch(get_ia32_irn_opcode(node)) {
 156         case iro_ia32_Add:
 157         case iro_ia32_Adc:
 158         case iro_ia32_And:
 159         case iro_ia32_Or:
 160         case iro_ia32_Xor:
 161         case iro_ia32_Sub:
 162         case iro_ia32_Sbb:
 163         case iro_ia32_Neg:
 164         case iro_ia32_Inc:
 165         case iro_ia32_Dec:
 166                 return 1;
 167
 168         case iro_ia32_ShlD:
 169         case iro_ia32_ShrD:
 170         case iro_ia32_Shl:
 171         case iro_ia32_Shr:
 172         case iro_ia32_Sar:
 173                 assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 174                 assert(n_ia32_Shl_count == n_ia32_Shr_count
 175                                 && n_ia32_Shl_count == n_ia32_Sar_count);
 176                 if(is_ia32_ShlD(node) || is_ia32_ShrD(node)) {
 177                         count = get_irn_n(node, n_ia32_ShlD_count);
 178                 } else {
 179                         count = get_irn_n(node, n_ia32_Shl_count);
 180                 }
 181                 /* when shift count is zero the flags are not affected, so we can only
 182                  * do this for constants != 0 */
 183                 if(!is_ia32_Immediate(count))
 184                         return 0;
 185
 186                 imm_attr = get_ia32_immediate_attr_const(count);
 187                 if(imm_attr->symconst != NULL)
 188                         return 0;
 189                 if((imm_attr->offset & 0x1f) == 0)
 190                         return 0;
 191                 return 1;
 192
 193         default:
 194                 break;
 195         }
 196         return 0;
 197 }
 198
 199 static ir_node *turn_into_mode_t(ir_node *node)
 200 {
 201         ir_node               *block;
 202         ir_node               *res_proj;
 203         ir_node               *new_node;
 204         const arch_register_t *reg;
 205
 206         if(get_irn_mode(node) == mode_T)
 207                 return node;
 208
 209         assert(get_irn_mode(node) == mode_Iu);
 210
 211         new_node = exact_copy(node);
 212         set_irn_mode(new_node, mode_T);
 213
 214         block    = get_nodes_block(new_node);
 215         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 216                               pn_ia32_res);
 217
 218         reg = arch_get_irn_register(arch_env, node);
 219         arch_set_irn_register(arch_env, res_proj, reg);
 220
 221         be_peephole_before_exchange(node, res_proj);
 222         sched_add_before(node, new_node);
 223         sched_remove(node);
 224         exchange(node, res_proj);
 225         be_peephole_after_exchange(res_proj);
 226
 227         return new_node;
 228 }
 229
 230 static void peephole_ia32_Test(ir_node *node)
 231 {
 232         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 233         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 234         ir_node *flags_proj;
 235         ir_node *block;
 236         ir_mode *flags_mode;
 237         int      pn    = -1;
 238         ir_node *schedpoint;
 239         const ir_edge_t       *edge;
 240
 241         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 242                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 243
 244         /* we need a test for 0 */
 245         if(left != right)
 246                 return;
 247
 248         block = get_nodes_block(node);
 249         if(get_nodes_block(left) != block)
 250                 return;
 251
 252         if(is_Proj(left)) {
 253                 pn   = get_Proj_proj(left);
 254                 left = get_Proj_pred(left);
 255         }
 256
 257         /* walk schedule up and abort when we find left or some other node destroys
 258            the flags */
 259         schedpoint = sched_prev(node);
 260         while(schedpoint != left) {
 261                 schedpoint = sched_prev(schedpoint);
 262                 if(arch_irn_is(arch_env, schedpoint, modify_flags))
 263                         return;
 264                 if(schedpoint == block)
 265                         panic("couldn't find left");
 266         }
 267
 268         /* make sure only Lg/Eq tests are used */
 269         foreach_out_edge(node, edge) {
 270                 ir_node *user = get_edge_src_irn(edge);
 271                 int      pnc  = get_ia32_condcode(user);
 272
 273                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 274                         return;
 275                 }
 276         }
 277
 278         if(!produces_zero_flag(left, pn))
 279                 return;
 280
 281         left = turn_into_mode_t(left);
 282
 283         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 284         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 285                                 pn_ia32_flags);
 286         arch_set_irn_register(arch_env, flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 287
 288         assert(get_irn_mode(node) != mode_T);
 289
 290         be_peephole_before_exchange(node, flags_proj);
 291         exchange(node, flags_proj);
 292         sched_remove(node);
 293         be_peephole_after_exchange(flags_proj);
 294 }
 295
 296 // only optimize up to 48 stores behind IncSPs
 297 #define MAXPUSH_OPTIMIZE        48
 298
 299 /**
 300  * Tries to create pushs from IncSP,Store combinations
 301  */
 302 static void peephole_IncSP_Store_to_push(ir_node *irn)
 303 {
 304         int i;
 305         int offset;
 306         ir_node *node;
 307         ir_node *stores[MAXPUSH_OPTIMIZE];
 308         ir_node *block = get_nodes_block(irn);
 309         ir_graph *irg = cg->irg;
 310         ir_node *curr_sp;
 311         ir_mode *spmode = get_irn_mode(irn);
 312
 313         memset(stores, 0, sizeof(stores));
 314
 315         assert(be_is_IncSP(irn));
 316
 317         offset = be_get_IncSP_offset(irn);
 318         if(offset < 4)
 319                 return;
 320
 321         /*
 322          * We first walk the schedule after the IncSP node as long as we find
 323          * suitable stores that could be transformed to a push.
 324          * We save them into the stores array which is sorted by the frame offset/4
 325          * attached to the node
 326          */
 327         for(node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 328                 ir_node *mem;
 329                 int offset;
 330                 int storeslot;
 331
 332                 // it has to be a store
 333                 if(!is_ia32_Store(node))
 334                         break;
 335
 336                 // it has to use our sp value
 337                 if(get_irn_n(node, n_ia32_base) != irn)
 338                         continue;
 339                 // store has to be attached to NoMem
 340                 mem = get_irn_n(node, n_ia32_mem);
 341                 if(!is_NoMem(mem)) {
 342                         continue;
 343                 }
 344
 345                 /* unfortunately we can't support the full AMs possible for push at the
 346                  * moment. TODO: fix this */
 347                 if(get_ia32_am_scale(node) > 0 || !is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 348                         break;
 349
 350                 offset = get_ia32_am_offs_int(node);
 351
 352                 storeslot = offset / 4;
 353                 if(storeslot >= MAXPUSH_OPTIMIZE)
 354                         continue;
 355
 356                 // storing into the same slot twice is bad (and shouldn't happen...)
 357                 if(stores[storeslot] != NULL)
 358                         break;
 359
 360                 // storing at half-slots is bad
 361                 if(offset % 4 != 0)
 362                         break;
 363
 364                 stores[storeslot] = node;
 365         }
 366
 367         curr_sp = be_get_IncSP_pred(irn);
 368
 369         // walk the stores in inverse order and create pushs for them
 370         i = (offset / 4) - 1;
 371         if(i >= MAXPUSH_OPTIMIZE) {
 372                 i = MAXPUSH_OPTIMIZE - 1;
 373         }
 374
 375         for( ; i >= 0; --i) {
 376                 const arch_register_t *spreg;
 377                 ir_node *push;
 378                 ir_node *val, *mem, *mem_proj;
 379                 ir_node *store = stores[i];
 380                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 381
 382                 if(store == NULL || is_Bad(store))
 383                         break;
 384
 385                 val = get_irn_n(store, n_ia32_unary_op);
 386                 mem = get_irn_n(store, n_ia32_mem);
 387                 spreg = arch_get_irn_register(cg->arch_env, curr_sp);
 388
 389                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, curr_sp, val);
 390
 391                 sched_add_before(irn, push);
 392
 393                 // create stackpointer proj
 394                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 395                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
 396
 397                 // create memory proj
 398                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 399
 400                 // use the memproj now
 401                 exchange(store, mem_proj);
 402
 403                 // we can remove the store now
 404                 sched_remove(store);
 405
 406                 offset -= 4;
 407         }
 408
 409         be_set_IncSP_offset(irn, offset);
 410         be_set_IncSP_pred(irn, curr_sp);
 411 }
 412
 413 /**
 414  * Tries to optimize two following IncSP.
 415  */
 416 static void peephole_IncSP_IncSP(ir_node *node)
 417 {
 418         int      pred_offs;
 419         int      curr_offs;
 420         int      offs;
 421         ir_node *pred = be_get_IncSP_pred(node);
 422         ir_node *predpred;
 423
 424         if(!be_is_IncSP(pred))
 425                 return;
 426
 427         if(get_irn_n_edges(pred) > 1)
 428                 return;
 429
 430         pred_offs = be_get_IncSP_offset(pred);
 431         curr_offs = be_get_IncSP_offset(node);
 432
 433         if(pred_offs == BE_STACK_FRAME_SIZE_EXPAND) {
 434                 if(curr_offs != BE_STACK_FRAME_SIZE_SHRINK) {
 435                         return;
 436                 }
 437                 offs = 0;
 438         } else if(pred_offs == BE_STACK_FRAME_SIZE_SHRINK) {
 439                 if(curr_offs != BE_STACK_FRAME_SIZE_EXPAND) {
 440                         return;
 441                 }
 442                 offs = 0;
 443         } else if(curr_offs == BE_STACK_FRAME_SIZE_EXPAND
 444                         || curr_offs == BE_STACK_FRAME_SIZE_SHRINK) {
 445                 return;
 446         } else {
 447                 offs = curr_offs + pred_offs;
 448         }
 449
 450         /* add pred offset to ours and remove pred IncSP */
 451         be_set_IncSP_offset(node, offs);
 452
 453         predpred = be_get_IncSP_pred(pred);
 454         be_peephole_before_exchange(pred, predpred);
 455
 456         /* rewire dependency edges */
 457         edges_reroute_kind(pred, predpred, EDGE_KIND_DEP, current_ir_graph);
 458         be_set_IncSP_pred(node, predpred);
 459         sched_remove(pred);
 460         be_kill_node(pred);
 461
 462         be_peephole_after_exchange(predpred);
 463 }
 464
 465 static const arch_register_t *get_free_gp_reg(void)
 466 {
 467         int i;
 468
 469         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 470                 const arch_register_t *reg = &ia32_gp_regs[i];
 471                 if(arch_register_type_is(reg, ignore))
 472                         continue;
 473
 474                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 475                         return &ia32_gp_regs[i];
 476         }
 477
 478         return NULL;
 479 }
 480
 481 static void peephole_be_IncSP(ir_node *node)
 482 {
 483         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 484         const arch_register_t *reg;
 485         ir_graph              *irg;
 486         dbg_info              *dbgi;
 487         ir_node               *block;
 488         ir_node               *keep;
 489         ir_node               *val;
 490         ir_node               *pop;
 491         ir_node               *noreg;
 492         ir_node               *stack;
 493         int                    offset;
 494
 495         /* first optimize incsp->incsp combinations */
 496         peephole_IncSP_IncSP(node);
 497
 498         /* transform IncSP->Store combinations to Push where possible */
 499         peephole_IncSP_Store_to_push(node);
 500
 501         /* replace IncSP -4 by Pop freereg when possible */
 502         offset = be_get_IncSP_offset(node);
 503         if(offset != -4)
 504                 return;
 505
 506         if(arch_get_irn_register(arch_env, node) != esp)
 507                 return;
 508
 509         reg = get_free_gp_reg();
 510         if(reg == NULL)
 511                 return;
 512
 513         irg   = current_ir_graph;
 514         dbgi  = get_irn_dbg_info(node);
 515         block = get_nodes_block(node);
 516         noreg = ia32_new_NoReg_gp(cg);
 517         stack = be_get_IncSP_pred(node);
 518         pop   = new_rd_ia32_Pop(dbgi, irg, block, noreg, noreg, new_NoMem(), stack);
 519
 520         stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 521         arch_set_irn_register(arch_env, stack, esp);
 522         val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 523         arch_set_irn_register(arch_env, val, reg);
 524
 525         sched_add_before(node, pop);
 526
 527         keep  = sched_next(node);
 528         if(!be_is_Keep(keep)) {
 529                 ir_node *in[1];
 530                 in[0] = val;
 531                 keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 532                 sched_add_before(node, keep);
 533         } else {
 534                 be_Keep_add_node(keep, &ia32_reg_classes[CLASS_ia32_gp], val);
 535         }
 536
 537         be_peephole_before_exchange(node, stack);
 538         sched_remove(node);
 539         exchange(node, stack);
 540         be_peephole_after_exchange(stack);
 541 }
 542
 543 /**
 544  * Peephole optimisation for ia32_Const's
 545  */
 546 static void peephole_ia32_Const(ir_node *node)
 547 {
 548         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 549         const arch_register_t       *reg;
 550         ir_graph                    *irg = current_ir_graph;
 551         ir_node                     *block;
 552         dbg_info                    *dbgi;
 553         ir_node                     *produceval;
 554         ir_node                     *xor;
 555         ir_node                     *noreg;
 556
 557         /* try to transform a mov 0, reg to xor reg reg */
 558         if(attr->offset != 0 || attr->symconst != NULL)
 559                 return;
 560         /* xor destroys the flags, so no-one must be using them */
 561         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 562                 return;
 563
 564         reg = arch_get_irn_register(arch_env, node);
 565         assert(be_peephole_get_reg_value(reg) == NULL);
 566
 567         /* create xor(produceval, produceval) */
 568         block      = get_nodes_block(node);
 569         dbgi       = get_irn_dbg_info(node);
 570         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 571         arch_set_irn_register(arch_env, produceval, reg);
 572
 573         noreg = ia32_new_NoReg_gp(cg);
 574         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 575                                 produceval, produceval);
 576         arch_set_irn_register(arch_env, xor, reg);
 577
 578         sched_add_before(node, produceval);
 579         sched_add_before(node, xor);
 580
 581         be_peephole_before_exchange(node, xor);
 582         exchange(node, xor);
 583         sched_remove(node);
 584         be_peephole_after_exchange(xor);
 585 }
 586
 587 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 588 {
 589         return node == cg->noreg_gp;
 590 }
 591
 592 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
 593 {
 594         ir_graph *irg         = current_ir_graph;
 595         ir_node  *start_block = get_irg_start_block(irg);
 596         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 597                                                       0, val);
 598         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 599
 600         return immediate;
 601 }
 602
 603 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
 604                                          const ir_node *node)
 605 {
 606         ir_graph  *irg     = get_irn_irg(node);
 607         ir_node   *block   = get_nodes_block(node);
 608         int        offset  = get_ia32_am_offs_int(node);
 609         int        sc_sign = is_ia32_am_sc_sign(node);
 610         ir_entity *entity  = get_ia32_am_sc(node);
 611         ir_node   *res;
 612
 613         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 614         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
 615         return res;
 616 }
 617
 618 static int is_am_one(const ir_node *node)
 619 {
 620         int        offset  = get_ia32_am_offs_int(node);
 621         ir_entity *entity  = get_ia32_am_sc(node);
 622
 623         return offset == 1 && entity == NULL;
 624 }
 625
 626 static int is_am_minus_one(const ir_node *node)
 627 {
 628         int        offset  = get_ia32_am_offs_int(node);
 629         ir_entity *entity  = get_ia32_am_sc(node);
 630
 631         return offset == -1 && entity == NULL;
 632 }
 633
 634 /**
 635  * Transforms a LEA into an Add or SHL if possible.
 636  */
 637 static void peephole_ia32_Lea(ir_node *node)
 638 {
 639         const arch_env_t      *arch_env = cg->arch_env;
 640         ir_graph              *irg      = current_ir_graph;
 641         ir_node               *base;
 642         ir_node               *index;
 643         const arch_register_t *base_reg;
 644         const arch_register_t *index_reg;
 645         const arch_register_t *out_reg;
 646         int                    scale;
 647         int                    has_immediates;
 648         ir_node               *op1;
 649         ir_node               *op2;
 650         dbg_info              *dbgi;
 651         ir_node               *block;
 652         ir_node               *res;
 653         ir_node               *noreg;
 654         ir_node               *nomem;
 655
 656         assert(is_ia32_Lea(node));
 657
 658         /* we can only do this if are allowed to globber the flags */
 659         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 660                 return;
 661
 662         base  = get_irn_n(node, n_ia32_Lea_base);
 663         index = get_irn_n(node, n_ia32_Lea_index);
 664
 665         if(is_noreg(cg, base)) {
 666                 base     = NULL;
 667                 base_reg = NULL;
 668         } else {
 669                 base_reg = arch_get_irn_register(arch_env, base);
 670         }
 671         if(is_noreg(cg, index)) {
 672                 index     = NULL;
 673                 index_reg = NULL;
 674         } else {
 675                 index_reg = arch_get_irn_register(arch_env, index);
 676         }
 677
 678         if(base == NULL && index == NULL) {
 679                 /* we shouldn't construct these in the first place... */
 680 #ifdef DEBUG_libfirm
 681                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 682 #endif
 683                 return;
 684         }
 685
 686         out_reg = arch_get_irn_register(arch_env, node);
 687         scale   = get_ia32_am_scale(node);
 688         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 689         /* check if we have immediates values (frame entities should already be
 690          * expressed in the offsets) */
 691         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 692                 has_immediates = 1;
 693         } else {
 694                 has_immediates = 0;
 695         }
 696
 697         /* we can transform leas where the out register is the same as either the
 698          * base or index register back to an Add or Shl */
 699         if(out_reg == base_reg) {
 700                 if(index == NULL) {
 701 #ifdef DEBUG_libfirm
 702                         if(!has_immediates) {
 703                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 704                                            "just a copy\n");
 705                         }
 706 #endif
 707                         op1 = base;
 708                         goto make_add_immediate;
 709                 }
 710                 if(scale == 0 && !has_immediates) {
 711                         op1 = base;
 712                         op2 = index;
 713                         goto make_add;
 714                 }
 715                 /* can't create an add */
 716                 return;
 717         } else if(out_reg == index_reg) {
 718                 if(base == NULL) {
 719                         if(has_immediates && scale == 0) {
 720                                 op1 = index;
 721                                 goto make_add_immediate;
 722                         } else if(!has_immediates && scale > 0) {
 723                                 op1 = index;
 724                                 op2 = create_immediate_from_int(cg, scale);
 725                                 goto make_shl;
 726                         } else if(!has_immediates) {
 727 #ifdef DEBUG_libfirm
 728                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 729                                            "just a copy\n");
 730 #endif
 731                         }
 732                 } else if(scale == 0 && !has_immediates) {
 733                         op1 = index;
 734                         op2 = base;
 735                         goto make_add;
 736                 }
 737                 /* can't create an add */
 738                 return;
 739         } else {
 740                 /* can't create an add */
 741                 return;
 742         }
 743
 744 make_add_immediate:
 745         if(ia32_cg_config.use_incdec) {
 746                 if(is_am_one(node)) {
 747                         dbgi  = get_irn_dbg_info(node);
 748                         block = get_nodes_block(node);
 749                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
 750                         arch_set_irn_register(arch_env, res, out_reg);
 751                         goto exchange;
 752                 }
 753                 if(is_am_minus_one(node)) {
 754                         dbgi  = get_irn_dbg_info(node);
 755                         block = get_nodes_block(node);
 756                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
 757                         arch_set_irn_register(arch_env, res, out_reg);
 758                         goto exchange;
 759                 }
 760         }
 761         op2 = create_immediate_from_am(cg, node);
 762
 763 make_add:
 764         dbgi  = get_irn_dbg_info(node);
 765         block = get_nodes_block(node);
 766         noreg = ia32_new_NoReg_gp(cg);
 767         nomem = new_NoMem();
 768         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
 769         arch_set_irn_register(arch_env, res, out_reg);
 770         set_ia32_commutative(res);
 771         goto exchange;
 772
 773 make_shl:
 774         dbgi  = get_irn_dbg_info(node);
 775         block = get_nodes_block(node);
 776         noreg = ia32_new_NoReg_gp(cg);
 777         nomem = new_NoMem();
 778         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
 779         arch_set_irn_register(arch_env, res, out_reg);
 780         goto exchange;
 781
 782 exchange:
 783         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
 784
 785         /* add new ADD/SHL to schedule */
 786         DBG_OPT_LEA2ADD(node, res);
 787
 788         /* exchange the Add and the LEA */
 789         be_peephole_before_exchange(node, res);
 790         sched_add_before(node, res);
 791         sched_remove(node);
 792         exchange(node, res);
 793         be_peephole_after_exchange(res);
 794 }
 795
 796 /**
 797  * Register a peephole optimisation function.
 798  */
 799 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
 800         assert(op->ops.generic == NULL);
 801         op->ops.generic = (void*) func;
 802 }
 803
 804 /* Perform peephole-optimizations. */
 805 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
 806 {
 807         cg       = new_cg;
 808         arch_env = cg->arch_env;
 809
 810         /* register peephole optimisations */
 811         clear_irp_opcodes_generic_func();
 812         register_peephole_optimisation(op_ia32_Const, peephole_ia32_Const);
 813         //register_peephole_optimisation(op_ia32_Store, peephole_ia32_Store);
 814         register_peephole_optimisation(op_be_IncSP, peephole_be_IncSP);
 815         register_peephole_optimisation(op_ia32_Lea, peephole_ia32_Lea);
 816         register_peephole_optimisation(op_ia32_Test, peephole_ia32_Test);
 817         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
 818
 819         be_peephole_opt(cg->birg);
 820 }
 821
 822 /**
 823  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
 824  * all it's Projs are removed as well.
 825  * @param irn  The irn to be removed from schedule
 826  */
 827 static INLINE void try_kill(ir_node *node)
 828 {
 829         if(get_irn_mode(node) == mode_T) {
 830                 const ir_edge_t *edge, *next;
 831                 foreach_out_edge_safe(node, edge, next) {
 832                         ir_node *proj = get_edge_src_irn(edge);
 833                         try_kill(proj);
 834                 }
 835         }
 836
 837         if(get_irn_n_edges(node) != 0)
 838                 return;
 839
 840         if (sched_is_scheduled(node)) {
 841                 sched_remove(node);
 842         }
 843
 844         be_kill_node(node);
 845 }
 846
 847 static void optimize_conv_store(ir_node *node)
 848 {
 849         ir_node *pred;
 850         ir_node *pred_proj;
 851         ir_mode *conv_mode;
 852         ir_mode *store_mode;
 853
 854         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
 855                 return;
 856
 857         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
 858         pred_proj = get_irn_n(node, n_ia32_Store_val);
 859         if(is_Proj(pred_proj)) {
 860                 pred = get_Proj_pred(pred_proj);
 861         } else {
 862                 pred = pred_proj;
 863         }
 864         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
 865                 return;
 866         if(get_ia32_op_type(pred) != ia32_Normal)
 867                 return;
 868
 869         /* the store only stores the lower bits, so we only need the conv
 870          * it it shrinks the mode */
 871         conv_mode  = get_ia32_ls_mode(pred);
 872         store_mode = get_ia32_ls_mode(node);
 873         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
 874                 return;
 875
 876         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
 877         if(get_irn_n_edges(pred_proj) == 0) {
 878                 be_kill_node(pred_proj);
 879                 if(pred != pred_proj)
 880                         be_kill_node(pred);
 881         }
 882 }
 883
 884 static void optimize_load_conv(ir_node *node)
 885 {
 886         ir_node *pred, *predpred;
 887         ir_mode *load_mode;
 888         ir_mode *conv_mode;
 889
 890         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
 891                 return;
 892
 893         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
 894         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
 895         if(!is_Proj(pred))
 896                 return;
 897
 898         predpred = get_Proj_pred(pred);
 899         if(!is_ia32_Load(predpred))
 900                 return;
 901
 902         /* the load is sign extending the upper bits, so we only need the conv
 903          * if it shrinks the mode */
 904         load_mode = get_ia32_ls_mode(predpred);
 905         conv_mode = get_ia32_ls_mode(node);
 906         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
 907                 return;
 908
 909         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
 910                 /* change the load if it has only 1 user */
 911                 if(get_irn_n_edges(pred) == 1) {
 912                         ir_mode *newmode;
 913                         if(get_mode_sign(conv_mode)) {
 914                                 newmode = find_signed_mode(load_mode);
 915                         } else {
 916                                 newmode = find_unsigned_mode(load_mode);
 917                         }
 918                         assert(newmode != NULL);
 919                         set_ia32_ls_mode(predpred, newmode);
 920                 } else {
 921                         /* otherwise we have to keep the conv */
 922                         return;
 923                 }
 924         }
 925
 926         /* kill the conv */
 927         exchange(node, pred);
 928 }
 929
 930 static void optimize_conv_conv(ir_node *node)
 931 {
 932         ir_node *pred_proj, *pred, *result_conv;
 933         ir_mode *pred_mode, *conv_mode;
 934         int      conv_mode_bits;
 935         int      pred_mode_bits;
 936
 937         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
 938                 return;
 939
 940         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
 941         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
 942         if(is_Proj(pred_proj))
 943                 pred = get_Proj_pred(pred_proj);
 944         else
 945                 pred = pred_proj;
 946
 947         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
 948                 return;
 949
 950         /* we know that after a conv, the upper bits are sign extended
 951          * so we only need the 2nd conv if it shrinks the mode */
 952         conv_mode      = get_ia32_ls_mode(node);
 953         conv_mode_bits = get_mode_size_bits(conv_mode);
 954         pred_mode      = get_ia32_ls_mode(pred);
 955         pred_mode_bits = get_mode_size_bits(pred_mode);
 956
 957         if(conv_mode_bits == pred_mode_bits
 958                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
 959                 result_conv = pred_proj;
 960         } else if(conv_mode_bits <= pred_mode_bits) {
 961                 /* if 2nd conv is smaller then first conv, then we can always take the
 962                  * 2nd conv */
 963                 if(get_irn_n_edges(pred_proj) == 1) {
 964                         result_conv = pred_proj;
 965                         set_ia32_ls_mode(pred, conv_mode);
 966
 967                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
 968                         if (get_mode_size_bits(conv_mode) == 8) {
 969                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
 970                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
 971                         }
 972                 } else {
 973                         /* we don't want to end up with 2 loads, so we better do nothing */
 974                         if(get_irn_mode(pred) == mode_T) {
 975                                 return;
 976                         }
 977
 978                         result_conv = exact_copy(pred);
 979                         set_ia32_ls_mode(result_conv, conv_mode);
 980
 981                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
 982                         if (get_mode_size_bits(conv_mode) == 8) {
 983                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
 984                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
 985                         }
 986                 }
 987         } else {
 988                 /* if both convs have the same sign, then we can take the smaller one */
 989                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
 990                         result_conv = pred_proj;
 991                 } else {
 992                         /* no optimisation possible if smaller conv is sign-extend */
 993                         if(mode_is_signed(pred_mode)) {
 994                                 return;
 995                         }
 996                         /* we can take the smaller conv if it is unsigned */
 997                         result_conv = pred_proj;
 998                 }
 999         }
1000
1001         /* kill the conv */
1002         exchange(node, result_conv);
1003
1004         if(get_irn_n_edges(pred_proj) == 0) {
1005                 be_kill_node(pred_proj);
1006                 if(pred != pred_proj)
1007                         be_kill_node(pred);
1008         }
1009         optimize_conv_conv(result_conv);
1010 }
1011
1012 static void optimize_node(ir_node *node, void *env)
1013 {
1014         (void) env;
1015
1016         optimize_load_conv(node);
1017         optimize_conv_store(node);
1018         optimize_conv_conv(node);
1019 }
1020
1021 /**
1022  * Performs conv and address mode optimization.
1023  */
1024 void ia32_optimize_graph(ia32_code_gen_t *cg)
1025 {
1026         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1027
1028         if (cg->dump)
1029                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1030 }
1031
1032 void ia32_init_optimize(void)
1033 {
1034         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1035 }