nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode.h"
  29 #include "irprog_t.h"
  30 #include "ircons.h"
  31 #include "irtools.h"
  32 #include "firm_types.h"
  33 #include "iredges.h"
  34 #include "tv.h"
  35 #include "irgmod.h"
  36 #include "irgwalk.h"
  37 #include "heights.h"
  38 #include "irbitset.h"
  39 #include "irprintf.h"
  40 #include "irdump.h"
  41 #include "error.h"
  42
  43 #include "../be_t.h"
  44 #include "../beabi.h"
  45 #include "../benode.h"
  46 #include "../besched.h"
  47 #include "../bepeephole.h"
  48
  49 #include "ia32_new_nodes.h"
  50 #include "ia32_optimize.h"
  51 #include "bearch_ia32_t.h"
  52 #include "gen_ia32_regalloc_if.h"
  53 #include "ia32_common_transform.h"
  54 #include "ia32_transform.h"
  55 #include "ia32_dbg_stat.h"
  56 #include "ia32_util.h"
  57 #include "ia32_architecture.h"
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static void copy_mark(const ir_node *old, ir_node *newn)
  62 {
  63         if (is_ia32_is_reload(old))
  64                 set_ia32_is_reload(newn);
  65         if (is_ia32_is_spill(old))
  66                 set_ia32_is_spill(newn);
  67         if (is_ia32_is_remat(old))
  68                 set_ia32_is_remat(newn);
  69 }
  70
  71 typedef enum produces_flag_t {
  72         produces_no_flag,
  73         produces_flag_zero,
  74         produces_flag_carry
  75 } produces_flag_t;
  76
  77 /**
  78  * Return which usable flag the given node produces
  79  *
  80  * @param node  the node to check
  81  * @param pn    the projection number of the used result
  82  */
  83 static produces_flag_t produces_test_flag(ir_node *node, int pn)
  84 {
  85         ir_node                     *count;
  86         const ia32_immediate_attr_t *imm_attr;
  87
  88         if (!is_ia32_irn(node))
  89                 return produces_no_flag;
  90
  91         switch (get_ia32_irn_opcode(node)) {
  92                 case iro_ia32_Add:
  93                 case iro_ia32_Adc:
  94                 case iro_ia32_And:
  95                 case iro_ia32_Or:
  96                 case iro_ia32_Xor:
  97                 case iro_ia32_Sub:
  98                 case iro_ia32_Sbb:
  99                 case iro_ia32_Neg:
 100                 case iro_ia32_Inc:
 101                 case iro_ia32_Dec:
 102                         break;
 103
 104                 case iro_ia32_ShlD:
 105                 case iro_ia32_ShrD:
 106                         assert((int)n_ia32_ShlD_count == (int)n_ia32_ShrD_count);
 107                         count = get_irn_n(node, n_ia32_ShlD_count);
 108                         goto check_shift_amount;
 109
 110                 case iro_ia32_Shl:
 111                 case iro_ia32_Shr:
 112                 case iro_ia32_Sar:
 113                         assert((int)n_ia32_Shl_count == (int)n_ia32_Shr_count
 114                                         && (int)n_ia32_Shl_count == (int)n_ia32_Sar_count);
 115                         count = get_irn_n(node, n_ia32_Shl_count);
 116 check_shift_amount:
 117                         /* when shift count is zero the flags are not affected, so we can only
 118                          * do this for constants != 0 */
 119                         if (!is_ia32_Immediate(count))
 120                                 return produces_no_flag;
 121
 122                         imm_attr = get_ia32_immediate_attr_const(count);
 123                         if (imm_attr->symconst != NULL)
 124                                 return produces_no_flag;
 125                         if ((imm_attr->offset & 0x1f) == 0)
 126                                 return produces_no_flag;
 127                         break;
 128
 129                 case iro_ia32_Mul:
 130                         return pn == pn_ia32_Mul_res_high ?
 131                                 produces_flag_carry : produces_no_flag;
 132
 133                 default:
 134                         return produces_no_flag;
 135         }
 136
 137         return pn == pn_ia32_res ?
 138                 produces_flag_zero : produces_no_flag;
 139 }
 140
 141 /**
 142  * Replace Cmp(x, 0) by a Test(x, x)
 143  */
 144 static void peephole_ia32_Cmp(ir_node *const node)
 145 {
 146         ir_node                     *right;
 147         ir_graph                    *irg;
 148         ia32_immediate_attr_t const *imm;
 149         dbg_info                    *dbgi;
 150         ir_node                     *block;
 151         ir_node                     *noreg;
 152         ir_node                     *nomem;
 153         ir_node                     *op;
 154         ia32_attr_t           const *attr;
 155         int                          ins_permuted;
 156         ir_node                     *test;
 157         arch_register_t       const *reg;
 158         ir_edge_t             const *edge;
 159         ir_edge_t             const *tmp;
 160
 161         if (get_ia32_op_type(node) != ia32_Normal)
 162                 return;
 163
 164         right = get_irn_n(node, n_ia32_Cmp_right);
 165         if (!is_ia32_Immediate(right))
 166                 return;
 167
 168         imm = get_ia32_immediate_attr_const(right);
 169         if (imm->symconst != NULL || imm->offset != 0)
 170                 return;
 171
 172         dbgi         = get_irn_dbg_info(node);
 173         irg          = get_irn_irg(node);
 174         block        = get_nodes_block(node);
 175         noreg        = ia32_new_NoReg_gp(irg);
 176         nomem        = get_irg_no_mem(current_ir_graph);
 177         op           = get_irn_n(node, n_ia32_Cmp_left);
 178         attr         = get_ia32_attr(node);
 179         ins_permuted = attr->data.ins_permuted;
 180
 181         if (is_ia32_Cmp(node)) {
 182                 test = new_bd_ia32_Test(dbgi, block, noreg, noreg, nomem,
 183                                         op, op, ins_permuted);
 184         } else {
 185                 test = new_bd_ia32_Test8Bit(dbgi, block, noreg, noreg, nomem,
 186                                             op, op, ins_permuted);
 187         }
 188         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 189
 190         reg = arch_irn_get_register(node, pn_ia32_Cmp_eflags);
 191         arch_irn_set_register(test, pn_ia32_Test_eflags, reg);
 192
 193         foreach_out_edge_safe(node, edge, tmp) {
 194                 ir_node *const user = get_edge_src_irn(edge);
 195
 196                 if (is_Proj(user))
 197                         exchange(user, test);
 198         }
 199
 200         sched_add_before(node, test);
 201         copy_mark(node, test);
 202         be_peephole_exchange(node, test);
 203 }
 204
 205 /**
 206  * Peephole optimization for Test instructions.
 207  * - Remove the Test, if an appropriate flag was produced which is still live
 208  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 209  */
 210 static void peephole_ia32_Test(ir_node *node)
 211 {
 212         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 213         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 214
 215         assert((int)n_ia32_Test_left == (int)n_ia32_Test8Bit_left
 216                         && (int)n_ia32_Test_right == (int)n_ia32_Test8Bit_right);
 217
 218         if (left == right) { /* we need a test for 0 */
 219                 ir_node         *block = get_nodes_block(node);
 220                 int              pn    = pn_ia32_res;
 221                 ir_node         *flags_proj;
 222                 ir_mode         *flags_mode;
 223                 ir_node         *schedpoint;
 224                 ir_node         *op = left;
 225                 const ir_edge_t *edge;
 226
 227                 if (get_nodes_block(left) != block)
 228                         return;
 229
 230                 if (is_Proj(op)) {
 231                         pn = get_Proj_proj(op);
 232                         op = get_Proj_pred(op);
 233                 }
 234
 235                 /* walk schedule up and abort when we find left or some other node
 236                  * destroys the flags */
 237                 schedpoint = node;
 238                 for (;;) {
 239                         schedpoint = sched_prev(schedpoint);
 240                         if (schedpoint == op)
 241                                 break;
 242                         if (arch_irn_is(schedpoint, modify_flags))
 243                                 return;
 244                         if (schedpoint == block)
 245                                 panic("couldn't find left");
 246                 }
 247
 248                 /* make sure only Lg/Eq tests are used */
 249                 foreach_out_edge(node, edge) {
 250                         ir_node              *user = get_edge_src_irn(edge);
 251                         ia32_condition_code_t cc  = get_ia32_condcode(user);
 252
 253                         if (cc != ia32_cc_equal && cc != ia32_cc_not_equal) {
 254                                 return;
 255                         }
 256                 }
 257
 258                 switch (produces_test_flag(op, pn)) {
 259                         case produces_flag_zero:
 260                                 break;
 261
 262                         case produces_flag_carry:
 263                                 foreach_out_edge(node, edge) {
 264                                         ir_node              *user = get_edge_src_irn(edge);
 265                                         ia32_condition_code_t cc   = get_ia32_condcode(user);
 266
 267                                         switch (cc) {
 268                                         case ia32_cc_equal:     cc = ia32_cc_above_equal; break; /* CF = 0 */
 269                                         case ia32_cc_not_equal: cc = ia32_cc_below;       break; /* CF = 1 */
 270                                         default: panic("unexpected pn");
 271                                         }
 272                                         set_ia32_condcode(user, cc);
 273                                 }
 274                                 break;
 275
 276                         default:
 277                                 return;
 278                 }
 279
 280                 if (get_irn_mode(op) != mode_T) {
 281                         set_irn_mode(op, mode_T);
 282
 283                         /* If there are other users, reroute them to result proj */
 284                         if (get_irn_n_edges(op) != 2) {
 285                                 ir_node *res = new_r_Proj(op, mode_Iu, pn_ia32_res);
 286
 287                                 edges_reroute(op, res);
 288                                 /* Reattach the result proj to left */
 289                                 set_Proj_pred(res, op);
 290                         }
 291                 } else {
 292                         if (get_irn_n_edges(left) == 2)
 293                                 kill_node(left);
 294                 }
 295
 296                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 297                 flags_proj = new_r_Proj(op, flags_mode, pn_ia32_flags);
 298                 arch_set_irn_register(flags_proj, &ia32_registers[REG_EFLAGS]);
 299
 300                 assert(get_irn_mode(node) != mode_T);
 301
 302                 be_peephole_exchange(node, flags_proj);
 303         } else if (is_ia32_Immediate(right)) {
 304                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 305                 unsigned                           offset;
 306
 307                 /* A test with a symconst is rather strange, but better safe than sorry */
 308                 if (imm->symconst != NULL)
 309                         return;
 310
 311                 offset = imm->offset;
 312                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 313                         ia32_attr_t *const attr = get_ia32_attr(node);
 314
 315                         if ((offset & 0xFFFFFF00) == 0) {
 316                                 /* attr->am_offs += 0; */
 317                         } else if ((offset & 0xFFFF00FF) == 0) {
 318                                 ir_node *imm = ia32_create_Immediate(NULL, 0, offset >>  8);
 319                                 set_irn_n(node, n_ia32_Test_right, imm);
 320                                 attr->am_offs += 1;
 321                         } else if ((offset & 0xFF00FFFF) == 0) {
 322                                 ir_node *imm = ia32_create_Immediate(NULL, 0, offset >> 16);
 323                                 set_irn_n(node, n_ia32_Test_right, imm);
 324                                 attr->am_offs += 2;
 325                         } else if ((offset & 0x00FFFFFF) == 0) {
 326                                 ir_node *imm = ia32_create_Immediate(NULL, 0, offset >> 24);
 327                                 set_irn_n(node, n_ia32_Test_right, imm);
 328                                 attr->am_offs += 3;
 329                         } else {
 330                                 return;
 331                         }
 332                 } else if (offset < 256) {
 333                         arch_register_t const* const reg = arch_get_irn_register(left);
 334
 335                         if (reg != &ia32_registers[REG_EAX] &&
 336                                         reg != &ia32_registers[REG_EBX] &&
 337                                         reg != &ia32_registers[REG_ECX] &&
 338                                         reg != &ia32_registers[REG_EDX]) {
 339                                 return;
 340                         }
 341                 } else {
 342                         return;
 343                 }
 344
 345                 /* Technically we should build a Test8Bit because of the register
 346                  * constraints, but nobody changes registers at this point anymore. */
 347                 set_ia32_ls_mode(node, mode_Bu);
 348         }
 349 }
 350
 351 /**
 352  * AMD Athlon works faster when RET is not destination of
 353  * conditional jump or directly preceded by other jump instruction.
 354  * Can be avoided by placing a Rep prefix before the return.
 355  */
 356 static void peephole_ia32_Return(ir_node *node)
 357 {
 358         ir_node *block, *irn;
 359
 360         if (!ia32_cg_config.use_pad_return)
 361                 return;
 362
 363         block = get_nodes_block(node);
 364
 365         /* check if this return is the first on the block */
 366         sched_foreach_reverse_from(node, irn) {
 367                 switch (get_irn_opcode(irn)) {
 368                 case beo_Return:
 369                         /* the return node itself, ignore */
 370                         continue;
 371                 case iro_Start:
 372                 case beo_Start:
 373                         /* ignore no code generated */
 374                         continue;
 375                 case beo_IncSP:
 376                         /* arg, IncSP 0 nodes might occur, ignore these */
 377                         if (be_get_IncSP_offset(irn) == 0)
 378                                 continue;
 379                         return;
 380                 case iro_Phi:
 381                         continue;
 382                 default:
 383                         return;
 384                 }
 385         }
 386
 387         /* ensure, that the 3 byte return is generated */
 388         be_Return_set_emit_pop(node, 1);
 389 }
 390
 391 /* only optimize up to 48 stores behind IncSPs */
 392 #define MAXPUSH_OPTIMIZE    48
 393
 394 /**
 395  * Tries to create Push's from IncSP, Store combinations.
 396  * The Stores are replaced by Push's, the IncSP is modified
 397  * (possibly into IncSP 0, but not removed).
 398  */
 399 static void peephole_IncSP_Store_to_push(ir_node *irn)
 400 {
 401         int              i;
 402         int              maxslot;
 403         int              inc_ofs;
 404         ir_node         *node;
 405         ir_node         *stores[MAXPUSH_OPTIMIZE];
 406         ir_node         *block;
 407         ir_graph        *irg;
 408         ir_node         *curr_sp;
 409         ir_mode         *spmode;
 410         ir_node         *first_push = NULL;
 411         ir_edge_t const *edge;
 412         ir_edge_t const *next;
 413
 414         memset(stores, 0, sizeof(stores));
 415
 416         assert(be_is_IncSP(irn));
 417
 418         inc_ofs = be_get_IncSP_offset(irn);
 419         if (inc_ofs < 4)
 420                 return;
 421
 422         /*
 423          * We first walk the schedule after the IncSP node as long as we find
 424          * suitable Stores that could be transformed to a Push.
 425          * We save them into the stores array which is sorted by the frame offset/4
 426          * attached to the node
 427          */
 428         maxslot = -1;
 429         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 430                 ir_node *mem;
 431                 int offset;
 432                 int storeslot;
 433
 434                 /* it has to be a Store */
 435                 if (!is_ia32_Store(node))
 436                         break;
 437
 438                 /* it has to use our sp value */
 439                 if (get_irn_n(node, n_ia32_base) != irn)
 440                         continue;
 441                 /* Store has to be attached to NoMem */
 442                 mem = get_irn_n(node, n_ia32_mem);
 443                 if (!is_NoMem(mem))
 444                         continue;
 445
 446                 /* unfortunately we can't support the full AMs possible for push at the
 447                  * moment. TODO: fix this */
 448                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 449                         break;
 450
 451                 offset = get_ia32_am_offs_int(node);
 452                 /* we should NEVER access uninitialized stack BELOW the current SP */
 453                 assert(offset >= 0);
 454
 455                 /* storing at half-slots is bad */
 456                 if ((offset & 3) != 0)
 457                         break;
 458
 459                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 460                         continue;
 461                 storeslot = offset >> 2;
 462
 463                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 464                 if (stores[storeslot] != NULL)
 465                         break;
 466
 467                 stores[storeslot] = node;
 468                 if (storeslot > maxslot)
 469                         maxslot = storeslot;
 470         }
 471
 472         curr_sp = irn;
 473
 474         for (i = -1; i < maxslot; ++i) {
 475                 if (stores[i + 1] == NULL)
 476                         break;
 477         }
 478
 479         /* walk through the Stores and create Pushs for them */
 480         block  = get_nodes_block(irn);
 481         spmode = get_irn_mode(irn);
 482         irg    = get_irn_irg(irn);
 483         for (; i >= 0; --i) {
 484                 const arch_register_t *spreg;
 485                 ir_node *push;
 486                 ir_node *val, *mem, *mem_proj;
 487                 ir_node *store = stores[i];
 488                 ir_node *noreg = ia32_new_NoReg_gp(irg);
 489
 490                 val = get_irn_n(store, n_ia32_unary_op);
 491                 mem = get_irn_n(store, n_ia32_mem);
 492                 spreg = arch_get_irn_register(curr_sp);
 493
 494                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg, mem, val, curr_sp);
 495                 copy_mark(store, push);
 496
 497                 if (first_push == NULL)
 498                         first_push = push;
 499
 500                 sched_add_after(skip_Proj(curr_sp), push);
 501
 502                 /* create stackpointer Proj */
 503                 curr_sp = new_r_Proj(push, spmode, pn_ia32_Push_stack);
 504                 arch_set_irn_register(curr_sp, spreg);
 505
 506                 /* create memory Proj */
 507                 mem_proj = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 508
 509                 /* use the memproj now */
 510                 be_peephole_exchange(store, mem_proj);
 511
 512                 inc_ofs -= 4;
 513         }
 514
 515         foreach_out_edge_safe(irn, edge, next) {
 516                 ir_node *const src = get_edge_src_irn(edge);
 517                 int      const pos = get_edge_src_pos(edge);
 518
 519                 if (src == first_push)
 520                         continue;
 521
 522                 set_irn_n(src, pos, curr_sp);
 523         }
 524
 525         be_set_IncSP_offset(irn, inc_ofs);
 526 }
 527
 528 #if 0
 529 /**
 530  * Creates a Push instruction before the given schedule point.
 531  *
 532  * @param dbgi        debug info
 533  * @param block       the block
 534  * @param stack       the previous stack value
 535  * @param schedpoint  the new node is added before this node
 536  * @param reg         the register to pop
 537  *
 538  * @return the new stack value
 539  */
 540 static ir_node *create_push(dbg_info *dbgi, ir_node *block,
 541                             ir_node *stack, ir_node *schedpoint)
 542 {
 543         const arch_register_t *esp = &ia32_registers[REG_ESP];
 544
 545         ir_node *val   = ia32_new_NoReg_gp(cg);
 546         ir_node *noreg = ia32_new_NoReg_gp(cg);
 547         ir_graph *irg  = get_irn_irg(block);
 548         ir_node *nomem = new_r_NoMem(irg);
 549         ir_node *push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, nomem, val, stack);
 550         sched_add_before(schedpoint, push);
 551
 552         stack = new_r_Proj(push, mode_Iu, pn_ia32_Push_stack);
 553         arch_set_irn_register(stack, esp);
 554
 555         return stack;
 556 }
 557
 558 static void peephole_store_incsp(ir_node *store)
 559 {
 560         dbg_info *dbgi;
 561         ir_node  *node;
 562         ir_node  *block;
 563         ir_node  *noreg;
 564         ir_node  *mem;
 565         ir_node  *push;
 566         ir_node  *val;
 567         ir_node  *base;
 568         ir_node  *index;
 569         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 570         if (!be_is_IncSP(am_base)
 571                         || get_nodes_block(am_base) != get_nodes_block(store))
 572                 return;
 573         mem = get_irn_n(store, n_ia32_Store_mem);
 574         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 575                         || !is_NoMem(mem))
 576                 return;
 577
 578         int incsp_offset = be_get_IncSP_offset(am_base);
 579         if (incsp_offset <= 0)
 580                 return;
 581
 582         /* we have to be at offset 0 */
 583         int my_offset = get_ia32_am_offs_int(store);
 584         if (my_offset != 0) {
 585                 /* TODO here: find out whether there is a store with offset 0 before
 586                  * us and whether we can move it down to our place */
 587                 return;
 588         }
 589         ir_mode *ls_mode = get_ia32_ls_mode(store);
 590         int my_store_size = get_mode_size_bytes(ls_mode);
 591
 592         if (my_offset + my_store_size > incsp_offset)
 593                 return;
 594
 595         /* correctness checking:
 596                 - noone else must write to that stackslot
 597                     (because after translation incsp won't allocate it anymore)
 598         */
 599         sched_foreach_reverse_from(store, node) {
 600                 int i, arity;
 601
 602                 if (node == am_base)
 603                         break;
 604
 605                 /* make sure noone else can use the space on the stack */
 606                 arity = get_irn_arity(node);
 607                 for (i = 0; i < arity; ++i) {
 608                         ir_node *pred = get_irn_n(node, i);
 609                         if (pred != am_base)
 610                                 continue;
 611
 612                         if (i == n_ia32_base &&
 613                                         (get_ia32_op_type(node) == ia32_AddrModeS
 614                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 615                                 int      node_offset  = get_ia32_am_offs_int(node);
 616                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 617                                 int      node_size    = get_mode_size_bytes(node_ls_mode);
 618                                 /* overlapping with our position? abort */
 619                                 if (node_offset < my_offset + my_store_size
 620                                                 && node_offset + node_size >= my_offset)
 621                                         return;
 622                                 /* otherwise it's fine */
 623                                 continue;
 624                         }
 625
 626                         /* strange use of esp: abort */
 627                         return;
 628                 }
 629         }
 630
 631         /* all ok, change to push */
 632         dbgi  = get_irn_dbg_info(store);
 633         block = get_nodes_block(store);
 634         noreg = ia32_new_NoReg_gp(cg);
 635         val   = get_irn_n(store, n_ia32_Store_val);
 636
 637         push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, mem,
 638
 639         create_push(dbgi, current_ir_graph, block, am_base, store);
 640 }
 641 #endif
 642
 643 /**
 644  * Return true if a mode can be stored in the GP register set
 645  */
 646 static inline int mode_needs_gp_reg(ir_mode *mode)
 647 {
 648         if (mode == ia32_mode_fpcw)
 649                 return 0;
 650         if (get_mode_size_bits(mode) > 32)
 651                 return 0;
 652         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 653 }
 654
 655 /**
 656  * Tries to create Pops from Load, IncSP combinations.
 657  * The Loads are replaced by Pops, the IncSP is modified
 658  * (possibly into IncSP 0, but not removed).
 659  */
 660 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 661 {
 662         const arch_register_t *esp = &ia32_registers[REG_ESP];
 663         int      i, maxslot, inc_ofs, ofs;
 664         ir_node  *node, *pred_sp, *block;
 665         ir_node  *loads[MAXPUSH_OPTIMIZE];
 666         ir_graph *irg;
 667         unsigned regmask = 0;
 668         unsigned copymask = ~0;
 669
 670         memset(loads, 0, sizeof(loads));
 671         assert(be_is_IncSP(irn));
 672
 673         inc_ofs = -be_get_IncSP_offset(irn);
 674         if (inc_ofs < 4)
 675                 return;
 676
 677         /*
 678          * We first walk the schedule before the IncSP node as long as we find
 679          * suitable Loads that could be transformed to a Pop.
 680          * We save them into the stores array which is sorted by the frame offset/4
 681          * attached to the node
 682          */
 683         maxslot = -1;
 684         pred_sp = be_get_IncSP_pred(irn);
 685         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 686                 int offset;
 687                 int loadslot;
 688                 const arch_register_t *sreg, *dreg;
 689
 690                 /* it has to be a Load */
 691                 if (!is_ia32_Load(node)) {
 692                         if (be_is_Copy(node)) {
 693                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 694                                         /* not a GP copy, ignore */
 695                                         continue;
 696                                 }
 697                                 dreg = arch_get_irn_register(node);
 698                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 699                                 if (regmask & copymask & (1 << sreg->index)) {
 700                                         break;
 701                                 }
 702                                 if (regmask & copymask & (1 << dreg->index)) {
 703                                         break;
 704                                 }
 705                                 /* we CAN skip Copies if neither the destination nor the source
 706                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 707                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 708                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 709                                 continue;
 710                         }
 711                         break;
 712                 }
 713
 714                 /* we can handle only GP loads */
 715                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 716                         continue;
 717
 718                 /* it has to use our predecessor sp value */
 719                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 720                         /* it would be ok if this load does not use a Pop result,
 721                          * but we do not check this */
 722                         break;
 723                 }
 724
 725                 /* should have NO index */
 726                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 727                         break;
 728
 729                 offset = get_ia32_am_offs_int(node);
 730                 /* we should NEVER access uninitialized stack BELOW the current SP */
 731                 assert(offset >= 0);
 732
 733                 /* storing at half-slots is bad */
 734                 if ((offset & 3) != 0)
 735                         break;
 736
 737                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 738                         continue;
 739                 /* ignore those outside the possible windows */
 740                 if (offset > inc_ofs - 4)
 741                         continue;
 742                 loadslot = offset >> 2;
 743
 744                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 745                 if (loads[loadslot] != NULL)
 746                         break;
 747
 748                 dreg = arch_irn_get_register(node, pn_ia32_Load_res);
 749                 if (regmask & (1 << dreg->index)) {
 750                         /* this register is already used */
 751                         break;
 752                 }
 753                 regmask |= 1 << dreg->index;
 754
 755                 loads[loadslot] = node;
 756                 if (loadslot > maxslot)
 757                         maxslot = loadslot;
 758         }
 759
 760         if (maxslot < 0)
 761                 return;
 762
 763         /* find the first slot */
 764         for (i = maxslot; i >= 0; --i) {
 765                 ir_node *load = loads[i];
 766
 767                 if (load == NULL)
 768                         break;
 769         }
 770
 771         ofs = inc_ofs - (maxslot + 1) * 4;
 772         inc_ofs = (i+1) * 4;
 773
 774         /* create a new IncSP if needed */
 775         block = get_nodes_block(irn);
 776         irg   = get_irn_irg(irn);
 777         if (inc_ofs > 0) {
 778                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 779                 sched_add_before(irn, pred_sp);
 780         }
 781
 782         /* walk through the Loads and create Pops for them */
 783         for (++i; i <= maxslot; ++i) {
 784                 ir_node *load = loads[i];
 785                 ir_node *mem, *pop;
 786                 const ir_edge_t *edge, *tmp;
 787                 const arch_register_t *reg;
 788
 789                 mem = get_irn_n(load, n_ia32_mem);
 790                 reg = arch_irn_get_register(load, pn_ia32_Load_res);
 791
 792                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 793                 arch_irn_set_register(pop, pn_ia32_Load_res, reg);
 794
 795                 copy_mark(load, pop);
 796
 797                 /* create stackpointer Proj */
 798                 pred_sp = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 799                 arch_set_irn_register(pred_sp, esp);
 800
 801                 sched_add_before(irn, pop);
 802
 803                 /* rewire now */
 804                 foreach_out_edge_safe(load, edge, tmp) {
 805                         ir_node *proj = get_edge_src_irn(edge);
 806
 807                         set_Proj_pred(proj, pop);
 808                 }
 809
 810                 /* we can remove the Load now */
 811                 sched_remove(load);
 812                 kill_node(load);
 813         }
 814
 815         be_set_IncSP_offset(irn, -ofs);
 816         be_set_IncSP_pred(irn, pred_sp);
 817 }
 818
 819
 820 /**
 821  * Find a free GP register if possible, else return NULL.
 822  */
 823 static const arch_register_t *get_free_gp_reg(ir_graph *irg)
 824 {
 825         be_irg_t *birg = be_birg_from_irg(irg);
 826         int i;
 827
 828         for (i = 0; i < N_ia32_gp_REGS; ++i) {
 829                 const arch_register_t *reg = &ia32_reg_classes[CLASS_ia32_gp].regs[i];
 830                 if (!rbitset_is_set(birg->allocatable_regs, reg->global_index))
 831                         continue;
 832
 833                 if (be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 834                         return reg;
 835         }
 836
 837         return NULL;
 838 }
 839
 840 /**
 841  * Creates a Pop instruction before the given schedule point.
 842  *
 843  * @param dbgi        debug info
 844  * @param block       the block
 845  * @param stack       the previous stack value
 846  * @param schedpoint  the new node is added before this node
 847  * @param reg         the register to pop
 848  *
 849  * @return the new stack value
 850  */
 851 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 852                            ir_node *stack, ir_node *schedpoint,
 853                            const arch_register_t *reg)
 854 {
 855         const arch_register_t *esp = &ia32_registers[REG_ESP];
 856         ir_graph *irg = get_irn_irg(block);
 857         ir_node *pop;
 858         ir_node *keep;
 859         ir_node *val;
 860         ir_node *in[1];
 861
 862         pop   = new_bd_ia32_Pop(dbgi, block, new_r_NoMem(irg), stack);
 863
 864         stack = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 865         arch_set_irn_register(stack, esp);
 866         val   = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_res);
 867         arch_set_irn_register(val, reg);
 868
 869         sched_add_before(schedpoint, pop);
 870
 871         in[0] = val;
 872         keep  = be_new_Keep(block, 1, in);
 873         sched_add_before(schedpoint, keep);
 874
 875         return stack;
 876 }
 877
 878 /**
 879  * Optimize an IncSp by replacing it with Push/Pop.
 880  */
 881 static void peephole_be_IncSP(ir_node *node)
 882 {
 883         const arch_register_t *esp = &ia32_registers[REG_ESP];
 884         const arch_register_t *reg;
 885         dbg_info              *dbgi;
 886         ir_node               *block;
 887         ir_node               *stack;
 888         int                    offset;
 889
 890         /* first optimize incsp->incsp combinations */
 891         node = be_peephole_IncSP_IncSP(node);
 892
 893         /* transform IncSP->Store combinations to Push where possible */
 894         peephole_IncSP_Store_to_push(node);
 895
 896         /* transform Load->IncSP combinations to Pop where possible */
 897         peephole_Load_IncSP_to_pop(node);
 898
 899         if (arch_get_irn_register(node) != esp)
 900                 return;
 901
 902         /* replace IncSP -4 by Pop freereg when possible */
 903         offset = be_get_IncSP_offset(node);
 904         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 905             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 906             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 907             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 908                 return;
 909
 910         if (offset < 0) {
 911                 /* we need a free register for pop */
 912                 reg = get_free_gp_reg(get_irn_irg(node));
 913                 if (reg == NULL)
 914                         return;
 915
 916                 dbgi  = get_irn_dbg_info(node);
 917                 block = get_nodes_block(node);
 918                 stack = be_get_IncSP_pred(node);
 919
 920                 stack = create_pop(dbgi, block, stack, node, reg);
 921
 922                 if (offset == -8) {
 923                         stack = create_pop(dbgi, block, stack, node, reg);
 924                 }
 925         } else {
 926                 dbgi  = get_irn_dbg_info(node);
 927                 block = get_nodes_block(node);
 928                 stack = be_get_IncSP_pred(node);
 929                 stack = new_bd_ia32_PushEax(dbgi, block, stack);
 930                 arch_set_irn_register(stack, esp);
 931                 sched_add_before(node, stack);
 932
 933                 if (offset == +8) {
 934                         stack = new_bd_ia32_PushEax(dbgi, block, stack);
 935                         arch_set_irn_register(stack, esp);
 936                         sched_add_before(node, stack);
 937                 }
 938         }
 939
 940         be_peephole_exchange(node, stack);
 941 }
 942
 943 /**
 944  * Peephole optimisation for ia32_Const's
 945  */
 946 static void peephole_ia32_Const(ir_node *node)
 947 {
 948         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 949         const arch_register_t       *reg;
 950         ir_node                     *block;
 951         dbg_info                    *dbgi;
 952         ir_node                     *xorn;
 953
 954         /* try to transform a mov 0, reg to xor reg reg */
 955         if (attr->offset != 0 || attr->symconst != NULL)
 956                 return;
 957         if (ia32_cg_config.use_mov_0)
 958                 return;
 959         /* xor destroys the flags, so no-one must be using them */
 960         if (be_peephole_get_value(CLASS_ia32_flags, REG_FLAGS_EFLAGS) != NULL)
 961                 return;
 962
 963         reg = arch_get_irn_register(node);
 964         assert(be_peephole_get_reg_value(reg) == NULL);
 965
 966         /* create xor(produceval, produceval) */
 967         block = get_nodes_block(node);
 968         dbgi  = get_irn_dbg_info(node);
 969         xorn  = new_bd_ia32_Xor0(dbgi, block);
 970         arch_set_irn_register(xorn, reg);
 971
 972         sched_add_before(node, xorn);
 973
 974         copy_mark(node, xorn);
 975         be_peephole_exchange(node, xorn);
 976 }
 977
 978 static inline int is_noreg(const ir_node *node)
 979 {
 980         return is_ia32_NoReg_GP(node);
 981 }
 982
 983 ir_node *ia32_immediate_from_long(long val)
 984 {
 985         ir_graph *irg         = current_ir_graph;
 986         ir_node  *start_block = get_irg_start_block(irg);
 987         ir_node  *immediate
 988                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
 989         arch_set_irn_register(immediate, &ia32_registers[REG_GP_NOREG]);
 990
 991         return immediate;
 992 }
 993
 994 static ir_node *create_immediate_from_am(const ir_node *node)
 995 {
 996         ir_node   *block   = get_nodes_block(node);
 997         int        offset  = get_ia32_am_offs_int(node);
 998         int        sc_sign = is_ia32_am_sc_sign(node);
 999         const ia32_attr_t *attr = get_ia32_attr_const(node);
1000         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
1001         ir_entity *entity  = get_ia32_am_sc(node);
1002         ir_node   *res;
1003
1004         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
1005                                     offset);
1006         arch_set_irn_register(res, &ia32_registers[REG_GP_NOREG]);
1007         return res;
1008 }
1009
1010 static int is_am_one(const ir_node *node)
1011 {
1012         int        offset  = get_ia32_am_offs_int(node);
1013         ir_entity *entity  = get_ia32_am_sc(node);
1014
1015         return offset == 1 && entity == NULL;
1016 }
1017
1018 static int is_am_minus_one(const ir_node *node)
1019 {
1020         int        offset  = get_ia32_am_offs_int(node);
1021         ir_entity *entity  = get_ia32_am_sc(node);
1022
1023         return offset == -1 && entity == NULL;
1024 }
1025
1026 /**
1027  * Transforms a LEA into an Add or SHL if possible.
1028  */
1029 static void peephole_ia32_Lea(ir_node *node)
1030 {
1031         ir_graph              *irg;
1032         ir_node               *base;
1033         ir_node               *index;
1034         const arch_register_t *base_reg;
1035         const arch_register_t *index_reg;
1036         const arch_register_t *out_reg;
1037         int                    scale;
1038         int                    has_immediates;
1039         ir_node               *op1;
1040         ir_node               *op2;
1041         dbg_info              *dbgi;
1042         ir_node               *block;
1043         ir_node               *res;
1044         ir_node               *noreg;
1045         ir_node               *nomem;
1046
1047         assert(is_ia32_Lea(node));
1048
1049         /* we can only do this if it is allowed to clobber the flags */
1050         if (be_peephole_get_value(CLASS_ia32_flags, REG_FLAGS_EFLAGS) != NULL)
1051                 return;
1052
1053         base  = get_irn_n(node, n_ia32_Lea_base);
1054         index = get_irn_n(node, n_ia32_Lea_index);
1055
1056         if (is_noreg(base)) {
1057                 base     = NULL;
1058                 base_reg = NULL;
1059         } else {
1060                 base_reg = arch_get_irn_register(base);
1061         }
1062         if (is_noreg(index)) {
1063                 index     = NULL;
1064                 index_reg = NULL;
1065         } else {
1066                 index_reg = arch_get_irn_register(index);
1067         }
1068
1069         if (base == NULL && index == NULL) {
1070                 /* we shouldn't construct these in the first place... */
1071 #ifdef DEBUG_libfirm
1072                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1073 #endif
1074                 return;
1075         }
1076
1077         out_reg = arch_get_irn_register(node);
1078         scale   = get_ia32_am_scale(node);
1079         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1080         /* check if we have immediates values (frame entities should already be
1081          * expressed in the offsets) */
1082         if (get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1083                 has_immediates = 1;
1084         } else {
1085                 has_immediates = 0;
1086         }
1087
1088         /* we can transform leas where the out register is the same as either the
1089          * base or index register back to an Add or Shl */
1090         if (out_reg == base_reg) {
1091                 if (index == NULL) {
1092 #ifdef DEBUG_libfirm
1093                         if (!has_immediates) {
1094                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1095                                            "just a copy\n");
1096                         }
1097 #endif
1098                         op1 = base;
1099                         goto make_add_immediate;
1100                 }
1101                 if (scale == 0 && !has_immediates) {
1102                         op1 = base;
1103                         op2 = index;
1104                         goto make_add;
1105                 }
1106                 /* can't create an add */
1107                 return;
1108         } else if (out_reg == index_reg) {
1109                 if (base == NULL) {
1110                         if (has_immediates && scale == 0) {
1111                                 op1 = index;
1112                                 goto make_add_immediate;
1113                         } else if (!has_immediates && scale > 0) {
1114                                 op1 = index;
1115                                 op2 = ia32_immediate_from_long(scale);
1116                                 goto make_shl;
1117                         } else if (!has_immediates) {
1118 #ifdef DEBUG_libfirm
1119                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1120                                            "just a copy\n");
1121 #endif
1122                         }
1123                 } else if (scale == 0 && !has_immediates) {
1124                         op1 = index;
1125                         op2 = base;
1126                         goto make_add;
1127                 }
1128                 /* can't create an add */
1129                 return;
1130         } else {
1131                 /* can't create an add */
1132                 return;
1133         }
1134
1135 make_add_immediate:
1136         if (ia32_cg_config.use_incdec) {
1137                 if (is_am_one(node)) {
1138                         dbgi  = get_irn_dbg_info(node);
1139                         block = get_nodes_block(node);
1140                         res   = new_bd_ia32_Inc(dbgi, block, op1);
1141                         arch_set_irn_register(res, out_reg);
1142                         goto exchange;
1143                 }
1144                 if (is_am_minus_one(node)) {
1145                         dbgi  = get_irn_dbg_info(node);
1146                         block = get_nodes_block(node);
1147                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1148                         arch_set_irn_register(res, out_reg);
1149                         goto exchange;
1150                 }
1151         }
1152         op2 = create_immediate_from_am(node);
1153
1154 make_add:
1155         dbgi  = get_irn_dbg_info(node);
1156         block = get_nodes_block(node);
1157         irg   = get_irn_irg(node);
1158         noreg = ia32_new_NoReg_gp(irg);
1159         nomem = new_r_NoMem(irg);
1160         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1161         arch_set_irn_register(res, out_reg);
1162         set_ia32_commutative(res);
1163         goto exchange;
1164
1165 make_shl:
1166         dbgi  = get_irn_dbg_info(node);
1167         block = get_nodes_block(node);
1168         irg   = get_irn_irg(node);
1169         noreg = ia32_new_NoReg_gp(irg);
1170         nomem = new_r_NoMem(irg);
1171         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1172         arch_set_irn_register(res, out_reg);
1173         goto exchange;
1174
1175 exchange:
1176         SET_IA32_ORIG_NODE(res, node);
1177
1178         /* add new ADD/SHL to schedule */
1179         DBG_OPT_LEA2ADD(node, res);
1180
1181         /* exchange the Add and the LEA */
1182         sched_add_before(node, res);
1183         copy_mark(node, res);
1184         be_peephole_exchange(node, res);
1185 }
1186
1187 /**
1188  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1189  */
1190 static void peephole_ia32_Imul_split(ir_node *imul)
1191 {
1192         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1193         const arch_register_t *reg;
1194         ir_node               *res;
1195
1196         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1197                 /* no memory, imm form ignore */
1198                 return;
1199         }
1200         /* we need a free register */
1201         reg = get_free_gp_reg(get_irn_irg(imul));
1202         if (reg == NULL)
1203                 return;
1204
1205         /* fine, we can rebuild it */
1206         res = ia32_turn_back_am(imul);
1207         arch_set_irn_register(res, reg);
1208 }
1209
1210 /**
1211  * Replace xorps r,r and xorpd r,r by pxor r,r
1212  */
1213 static void peephole_ia32_xZero(ir_node *xorn)
1214 {
1215         set_irn_op(xorn, op_ia32_xPzero);
1216 }
1217
1218 /**
1219  * Replace 16bit sign extension from ax to eax by shorter cwtl
1220  */
1221 static void peephole_ia32_Conv_I2I(ir_node *node)
1222 {
1223         const arch_register_t *eax          = &ia32_registers[REG_EAX];
1224         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1225         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1226         dbg_info              *dbgi;
1227         ir_node               *block;
1228         ir_node               *cwtl;
1229
1230         if (get_mode_size_bits(smaller_mode) != 16 ||
1231                         !mode_is_signed(smaller_mode)          ||
1232                         eax != arch_get_irn_register(val)      ||
1233                         eax != arch_irn_get_register(node, pn_ia32_Conv_I2I_res))
1234                 return;
1235
1236         dbgi  = get_irn_dbg_info(node);
1237         block = get_nodes_block(node);
1238         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1239         arch_set_irn_register(cwtl, eax);
1240         sched_add_before(node, cwtl);
1241         be_peephole_exchange(node, cwtl);
1242 }
1243
1244 /**
1245  * Register a peephole optimisation function.
1246  */
1247 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1248 {
1249         assert(op->ops.generic == NULL);
1250         op->ops.generic = (op_func)func;
1251 }
1252
1253 /* Perform peephole-optimizations. */
1254 void ia32_peephole_optimization(ir_graph *irg)
1255 {
1256         /* register peephole optimisations */
1257         clear_irp_opcodes_generic_func();
1258         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1259         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1260         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1261         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1262         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1263         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1264         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1265         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1266         if (! ia32_cg_config.use_imul_mem_imm32)
1267                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1268         if (ia32_cg_config.use_pxor)
1269                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1270         if (ia32_cg_config.use_short_sex_eax)
1271                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1272
1273         be_peephole_opt(irg);
1274 }
1275
1276 /**
1277  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1278  * all its Projs are removed as well.
1279  * @param irn  The irn to be removed from schedule
1280  */
1281 static inline void try_kill(ir_node *node)
1282 {
1283         if (get_irn_mode(node) == mode_T) {
1284                 const ir_edge_t *edge, *next;
1285                 foreach_out_edge_safe(node, edge, next) {
1286                         ir_node *proj = get_edge_src_irn(edge);
1287                         try_kill(proj);
1288                 }
1289         }
1290
1291         if (get_irn_n_edges(node) != 0)
1292                 return;
1293
1294         if (sched_is_scheduled(node)) {
1295                 sched_remove(node);
1296         }
1297
1298         kill_node(node);
1299 }
1300
1301 static void optimize_conv_store(ir_node *node)
1302 {
1303         ir_node *pred;
1304         ir_node *pred_proj;
1305         ir_mode *conv_mode;
1306         ir_mode *store_mode;
1307
1308         if (!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1309                 return;
1310
1311         assert((int)n_ia32_Store_val == (int)n_ia32_Store8Bit_val);
1312         pred_proj = get_irn_n(node, n_ia32_Store_val);
1313         if (is_Proj(pred_proj)) {
1314                 pred = get_Proj_pred(pred_proj);
1315         } else {
1316                 pred = pred_proj;
1317         }
1318         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1319                 return;
1320         if (get_ia32_op_type(pred) != ia32_Normal)
1321                 return;
1322
1323         /* the store only stores the lower bits, so we only need the conv
1324          * it it shrinks the mode */
1325         conv_mode  = get_ia32_ls_mode(pred);
1326         store_mode = get_ia32_ls_mode(node);
1327         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1328                 return;
1329
1330         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1331         if (get_irn_n_edges(pred_proj) == 0) {
1332                 kill_node(pred_proj);
1333                 if (pred != pred_proj)
1334                         kill_node(pred);
1335         }
1336 }
1337
1338 static void optimize_load_conv(ir_node *node)
1339 {
1340         ir_node *pred, *predpred;
1341         ir_mode *load_mode;
1342         ir_mode *conv_mode;
1343
1344         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1345                 return;
1346
1347         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1348         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1349         if (!is_Proj(pred))
1350                 return;
1351
1352         predpred = get_Proj_pred(pred);
1353         if (!is_ia32_Load(predpred))
1354                 return;
1355
1356         /* the load is sign extending the upper bits, so we only need the conv
1357          * if it shrinks the mode */
1358         load_mode = get_ia32_ls_mode(predpred);
1359         conv_mode = get_ia32_ls_mode(node);
1360         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1361                 return;
1362
1363         if (get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1364                 /* change the load if it has only 1 user */
1365                 if (get_irn_n_edges(pred) == 1) {
1366                         ir_mode *newmode;
1367                         if (get_mode_sign(conv_mode)) {
1368                                 newmode = find_signed_mode(load_mode);
1369                         } else {
1370                                 newmode = find_unsigned_mode(load_mode);
1371                         }
1372                         assert(newmode != NULL);
1373                         set_ia32_ls_mode(predpred, newmode);
1374                 } else {
1375                         /* otherwise we have to keep the conv */
1376                         return;
1377                 }
1378         }
1379
1380         /* kill the conv */
1381         exchange(node, pred);
1382 }
1383
1384 static void optimize_conv_conv(ir_node *node)
1385 {
1386         ir_node *pred_proj, *pred, *result_conv;
1387         ir_mode *pred_mode, *conv_mode;
1388         int      conv_mode_bits;
1389         int      pred_mode_bits;
1390
1391         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1392                 return;
1393
1394         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1395         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1396         if (is_Proj(pred_proj))
1397                 pred = get_Proj_pred(pred_proj);
1398         else
1399                 pred = pred_proj;
1400
1401         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1402                 return;
1403
1404         /* we know that after a conv, the upper bits are sign extended
1405          * so we only need the 2nd conv if it shrinks the mode */
1406         conv_mode      = get_ia32_ls_mode(node);
1407         conv_mode_bits = get_mode_size_bits(conv_mode);
1408         pred_mode      = get_ia32_ls_mode(pred);
1409         pred_mode_bits = get_mode_size_bits(pred_mode);
1410
1411         if (conv_mode_bits == pred_mode_bits
1412                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1413                 result_conv = pred_proj;
1414         } else if (conv_mode_bits <= pred_mode_bits) {
1415                 /* if 2nd conv is smaller then first conv, then we can always take the
1416                  * 2nd conv */
1417                 if (get_irn_n_edges(pred_proj) == 1) {
1418                         result_conv = pred_proj;
1419                         set_ia32_ls_mode(pred, conv_mode);
1420
1421                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1422                         if (get_mode_size_bits(conv_mode) == 8) {
1423                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1424                                 arch_set_in_register_reqs(pred,
1425                                                           arch_get_in_register_reqs(node));
1426                         }
1427                 } else {
1428                         /* we don't want to end up with 2 loads, so we better do nothing */
1429                         if (get_irn_mode(pred) == mode_T) {
1430                                 return;
1431                         }
1432
1433                         result_conv = exact_copy(pred);
1434                         set_ia32_ls_mode(result_conv, conv_mode);
1435
1436                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1437                         if (get_mode_size_bits(conv_mode) == 8) {
1438                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1439                                 arch_set_in_register_reqs(result_conv,
1440                                                           arch_get_in_register_reqs(node));
1441                         }
1442                 }
1443         } else {
1444                 /* if both convs have the same sign, then we can take the smaller one */
1445                 if (get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1446                         result_conv = pred_proj;
1447                 } else {
1448                         /* no optimisation possible if smaller conv is sign-extend */
1449                         if (mode_is_signed(pred_mode)) {
1450                                 return;
1451                         }
1452                         /* we can take the smaller conv if it is unsigned */
1453                         result_conv = pred_proj;
1454                 }
1455         }
1456
1457         /* Some user (like Phis) won't be happy if we change the mode. */
1458         set_irn_mode(result_conv, get_irn_mode(node));
1459
1460         /* kill the conv */
1461         exchange(node, result_conv);
1462
1463         if (get_irn_n_edges(pred_proj) == 0) {
1464                 kill_node(pred_proj);
1465                 if (pred != pred_proj)
1466                         kill_node(pred);
1467         }
1468         optimize_conv_conv(result_conv);
1469 }
1470
1471 static void optimize_node(ir_node *node, void *env)
1472 {
1473         (void) env;
1474
1475         optimize_load_conv(node);
1476         optimize_conv_store(node);
1477         optimize_conv_conv(node);
1478 }
1479
1480 /**
1481  * Performs conv and address mode optimization.
1482  */
1483 void ia32_optimize_graph(ir_graph *irg)
1484 {
1485         irg_walk_blkwise_graph(irg, NULL, optimize_node, NULL);
1486 }
1487
1488 void ia32_init_optimize(void)
1489 {
1490         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1491 }