nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode.h"
  29 #include "irprog_t.h"
  30 #include "ircons.h"
  31 #include "irtools.h"
  32 #include "firm_types.h"
  33 #include "iredges.h"
  34 #include "tv.h"
  35 #include "irgmod.h"
  36 #include "irgwalk.h"
  37 #include "heights.h"
  38 #include "irbitset.h"
  39 #include "irprintf.h"
  40 #include "irdump.h"
  41 #include "error.h"
  42
  43 #include "../be_t.h"
  44 #include "../beabi.h"
  45 #include "../benode.h"
  46 #include "../besched.h"
  47 #include "../bepeephole.h"
  48
  49 #include "ia32_new_nodes.h"
  50 #include "ia32_optimize.h"
  51 #include "bearch_ia32_t.h"
  52 #include "gen_ia32_regalloc_if.h"
  53 #include "ia32_common_transform.h"
  54 #include "ia32_transform.h"
  55 #include "ia32_dbg_stat.h"
  56 #include "ia32_util.h"
  57 #include "ia32_architecture.h"
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static void copy_mark(const ir_node *old, ir_node *newn)
  62 {
  63         if (is_ia32_is_reload(old))
  64                 set_ia32_is_reload(newn);
  65         if (is_ia32_is_spill(old))
  66                 set_ia32_is_spill(newn);
  67         if (is_ia32_is_remat(old))
  68                 set_ia32_is_remat(newn);
  69 }
  70
  71 typedef enum produces_flag_t {
  72         produces_no_flag,
  73         produces_flag_zero,
  74         produces_flag_carry
  75 } produces_flag_t;
  76
  77 /**
  78  * Return which usable flag the given node produces
  79  *
  80  * @param node  the node to check
  81  * @param pn    the projection number of the used result
  82  */
  83 static produces_flag_t produces_test_flag(ir_node *node, int pn)
  84 {
  85         ir_node                     *count;
  86         const ia32_immediate_attr_t *imm_attr;
  87
  88         if (!is_ia32_irn(node))
  89                 return produces_no_flag;
  90
  91         switch (get_ia32_irn_opcode(node)) {
  92                 case iro_ia32_Add:
  93                 case iro_ia32_Adc:
  94                 case iro_ia32_And:
  95                 case iro_ia32_Or:
  96                 case iro_ia32_Xor:
  97                 case iro_ia32_Sub:
  98                 case iro_ia32_Sbb:
  99                 case iro_ia32_Neg:
 100                 case iro_ia32_Inc:
 101                 case iro_ia32_Dec:
 102                         break;
 103
 104                 case iro_ia32_ShlD:
 105                 case iro_ia32_ShrD:
 106                         assert((int)n_ia32_ShlD_count == (int)n_ia32_ShrD_count);
 107                         count = get_irn_n(node, n_ia32_ShlD_count);
 108                         goto check_shift_amount;
 109
 110                 case iro_ia32_Shl:
 111                 case iro_ia32_Shr:
 112                 case iro_ia32_Sar:
 113                         assert((int)n_ia32_Shl_count == (int)n_ia32_Shr_count
 114                                         && (int)n_ia32_Shl_count == (int)n_ia32_Sar_count);
 115                         count = get_irn_n(node, n_ia32_Shl_count);
 116 check_shift_amount:
 117                         /* when shift count is zero the flags are not affected, so we can only
 118                          * do this for constants != 0 */
 119                         if (!is_ia32_Immediate(count))
 120                                 return produces_no_flag;
 121
 122                         imm_attr = get_ia32_immediate_attr_const(count);
 123                         if (imm_attr->symconst != NULL)
 124                                 return produces_no_flag;
 125                         if ((imm_attr->offset & 0x1f) == 0)
 126                                 return produces_no_flag;
 127                         break;
 128
 129                 case iro_ia32_Mul:
 130                         return pn == pn_ia32_Mul_res_high ?
 131                                 produces_flag_carry : produces_no_flag;
 132
 133                 default:
 134                         return produces_no_flag;
 135         }
 136
 137         return pn == pn_ia32_res ?
 138                 produces_flag_zero : produces_no_flag;
 139 }
 140
 141 /**
 142  * Replace Cmp(x, 0) by a Test(x, x)
 143  */
 144 static void peephole_ia32_Cmp(ir_node *const node)
 145 {
 146         ir_node                     *right;
 147         ir_graph                    *irg;
 148         ia32_immediate_attr_t const *imm;
 149         dbg_info                    *dbgi;
 150         ir_node                     *block;
 151         ir_node                     *noreg;
 152         ir_node                     *nomem;
 153         ir_node                     *op;
 154         ia32_attr_t           const *attr;
 155         int                          ins_permuted;
 156         int                          cmp_unsigned;
 157         ir_node                     *test;
 158         arch_register_t       const *reg;
 159         ir_edge_t             const *edge;
 160         ir_edge_t             const *tmp;
 161
 162         if (get_ia32_op_type(node) != ia32_Normal)
 163                 return;
 164
 165         right = get_irn_n(node, n_ia32_Cmp_right);
 166         if (!is_ia32_Immediate(right))
 167                 return;
 168
 169         imm = get_ia32_immediate_attr_const(right);
 170         if (imm->symconst != NULL || imm->offset != 0)
 171                 return;
 172
 173         dbgi         = get_irn_dbg_info(node);
 174         irg          = get_irn_irg(node);
 175         block        = get_nodes_block(node);
 176         noreg        = ia32_new_NoReg_gp(irg);
 177         nomem        = get_irg_no_mem(current_ir_graph);
 178         op           = get_irn_n(node, n_ia32_Cmp_left);
 179         attr         = get_ia32_attr(node);
 180         ins_permuted = attr->data.ins_permuted;
 181         cmp_unsigned = attr->data.cmp_unsigned;
 182
 183         if (is_ia32_Cmp(node)) {
 184                 test = new_bd_ia32_Test(dbgi, block, noreg, noreg, nomem,
 185                                         op, op, ins_permuted, cmp_unsigned);
 186         } else {
 187                 test = new_bd_ia32_Test8Bit(dbgi, block, noreg, noreg, nomem,
 188                                             op, op, ins_permuted, cmp_unsigned);
 189         }
 190         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 191
 192         reg = arch_irn_get_register(node, pn_ia32_Cmp_eflags);
 193         arch_irn_set_register(test, pn_ia32_Test_eflags, reg);
 194
 195         foreach_out_edge_safe(node, edge, tmp) {
 196                 ir_node *const user = get_edge_src_irn(edge);
 197
 198                 if (is_Proj(user))
 199                         exchange(user, test);
 200         }
 201
 202         sched_add_before(node, test);
 203         copy_mark(node, test);
 204         be_peephole_exchange(node, test);
 205 }
 206
 207 /**
 208  * Peephole optimization for Test instructions.
 209  * - Remove the Test, if an appropriate flag was produced which is still live
 210  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 211  */
 212 static void peephole_ia32_Test(ir_node *node)
 213 {
 214         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 215         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 216
 217         assert((int)n_ia32_Test_left == (int)n_ia32_Test8Bit_left
 218                         && (int)n_ia32_Test_right == (int)n_ia32_Test8Bit_right);
 219
 220         if (left == right) { /* we need a test for 0 */
 221                 ir_node         *block = get_nodes_block(node);
 222                 int              pn    = pn_ia32_res;
 223                 ir_node         *flags_proj;
 224                 ir_mode         *flags_mode;
 225                 ir_node         *schedpoint;
 226                 const ir_edge_t *edge;
 227
 228                 if (get_nodes_block(left) != block)
 229                         return;
 230
 231                 if (is_Proj(left)) {
 232                         pn   = get_Proj_proj(left);
 233                         left = get_Proj_pred(left);
 234                 }
 235
 236                 /* walk schedule up and abort when we find left or some other node
 237                  * destroys the flags */
 238                 schedpoint = node;
 239                 for (;;) {
 240                         schedpoint = sched_prev(schedpoint);
 241                         if (schedpoint == left)
 242                                 break;
 243                         if (arch_irn_is(schedpoint, modify_flags))
 244                                 return;
 245                         if (schedpoint == block)
 246                                 panic("couldn't find left");
 247                 }
 248
 249                 /* make sure only Lg/Eq tests are used */
 250                 foreach_out_edge(node, edge) {
 251                         ir_node *user = get_edge_src_irn(edge);
 252                         int      pnc  = get_ia32_condcode(user);
 253
 254                         if (pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 255                                 return;
 256                         }
 257                 }
 258
 259                 switch (produces_test_flag(left, pn)) {
 260                         case produces_flag_zero:
 261                                 break;
 262
 263                         case produces_flag_carry:
 264                                 foreach_out_edge(node, edge) {
 265                                         ir_node *user = get_edge_src_irn(edge);
 266                                         int      pnc  = get_ia32_condcode(user);
 267
 268                                         switch (pnc) {
 269                                                 case pn_Cmp_Eq: pnc = ia32_pn_Cmp_not_carry; break;
 270                                                 case pn_Cmp_Lg: pnc = ia32_pn_Cmp_carry;     break;
 271                                                 default: panic("unexpected pn");
 272                                         }
 273                                         set_ia32_condcode(user, pnc);
 274                                 }
 275                                 break;
 276
 277                         default:
 278                                 return;
 279                 }
 280
 281                 if (get_irn_mode(left) != mode_T) {
 282                         set_irn_mode(left, mode_T);
 283
 284                         /* If there are other users, reroute them to result proj */
 285                         if (get_irn_n_edges(left) != 2) {
 286                                 ir_node *res = new_r_Proj(left, mode_Iu, pn_ia32_res);
 287
 288                                 edges_reroute(left, res, current_ir_graph);
 289                                 /* Reattach the result proj to left */
 290                                 set_Proj_pred(res, left);
 291                         }
 292                 }
 293
 294                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 295                 flags_proj = new_r_Proj(left, flags_mode, pn_ia32_flags);
 296                 arch_set_irn_register(flags_proj, &ia32_registers[REG_EFLAGS]);
 297
 298                 assert(get_irn_mode(node) != mode_T);
 299
 300                 be_peephole_exchange(node, flags_proj);
 301         } else if (is_ia32_Immediate(right)) {
 302                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 303                 unsigned                           offset;
 304
 305                 /* A test with a symconst is rather strange, but better safe than sorry */
 306                 if (imm->symconst != NULL)
 307                         return;
 308
 309                 offset = imm->offset;
 310                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 311                         ia32_attr_t *const attr = get_ia32_attr(node);
 312
 313                         if ((offset & 0xFFFFFF00) == 0) {
 314                                 /* attr->am_offs += 0; */
 315                         } else if ((offset & 0xFFFF00FF) == 0) {
 316                                 ir_node *imm = ia32_create_Immediate(NULL, 0, offset >>  8);
 317                                 set_irn_n(node, n_ia32_Test_right, imm);
 318                                 attr->am_offs += 1;
 319                         } else if ((offset & 0xFF00FFFF) == 0) {
 320                                 ir_node *imm = ia32_create_Immediate(NULL, 0, offset >> 16);
 321                                 set_irn_n(node, n_ia32_Test_right, imm);
 322                                 attr->am_offs += 2;
 323                         } else if ((offset & 0x00FFFFFF) == 0) {
 324                                 ir_node *imm = ia32_create_Immediate(NULL, 0, offset >> 24);
 325                                 set_irn_n(node, n_ia32_Test_right, imm);
 326                                 attr->am_offs += 3;
 327                         } else {
 328                                 return;
 329                         }
 330                 } else if (offset < 256) {
 331                         arch_register_t const* const reg = arch_get_irn_register(left);
 332
 333                         if (reg != &ia32_registers[REG_EAX] &&
 334                                         reg != &ia32_registers[REG_EBX] &&
 335                                         reg != &ia32_registers[REG_ECX] &&
 336                                         reg != &ia32_registers[REG_EDX]) {
 337                                 return;
 338                         }
 339                 } else {
 340                         return;
 341                 }
 342
 343                 /* Technically we should build a Test8Bit because of the register
 344                  * constraints, but nobody changes registers at this point anymore. */
 345                 set_ia32_ls_mode(node, mode_Bu);
 346         }
 347 }
 348
 349 /**
 350  * AMD Athlon works faster when RET is not destination of
 351  * conditional jump or directly preceded by other jump instruction.
 352  * Can be avoided by placing a Rep prefix before the return.
 353  */
 354 static void peephole_ia32_Return(ir_node *node)
 355 {
 356         ir_node *block, *irn;
 357
 358         if (!ia32_cg_config.use_pad_return)
 359                 return;
 360
 361         block = get_nodes_block(node);
 362
 363         /* check if this return is the first on the block */
 364         sched_foreach_reverse_from(node, irn) {
 365                 switch (get_irn_opcode(irn)) {
 366                 case beo_Return:
 367                         /* the return node itself, ignore */
 368                         continue;
 369                 case iro_Start:
 370                 case beo_Start:
 371                 case beo_Barrier:
 372                         /* ignore no code generated */
 373                         continue;
 374                 case beo_IncSP:
 375                         /* arg, IncSP 0 nodes might occur, ignore these */
 376                         if (be_get_IncSP_offset(irn) == 0)
 377                                 continue;
 378                         return;
 379                 case iro_Phi:
 380                         continue;
 381                 default:
 382                         return;
 383                 }
 384         }
 385
 386         /* ensure, that the 3 byte return is generated */
 387         be_Return_set_emit_pop(node, 1);
 388 }
 389
 390 /* only optimize up to 48 stores behind IncSPs */
 391 #define MAXPUSH_OPTIMIZE    48
 392
 393 /**
 394  * Tries to create Push's from IncSP, Store combinations.
 395  * The Stores are replaced by Push's, the IncSP is modified
 396  * (possibly into IncSP 0, but not removed).
 397  */
 398 static void peephole_IncSP_Store_to_push(ir_node *irn)
 399 {
 400         int              i;
 401         int              maxslot;
 402         int              inc_ofs;
 403         ir_node         *node;
 404         ir_node         *stores[MAXPUSH_OPTIMIZE];
 405         ir_node         *block;
 406         ir_graph        *irg;
 407         ir_node         *curr_sp;
 408         ir_mode         *spmode;
 409         ir_node         *first_push = NULL;
 410         ir_edge_t const *edge;
 411         ir_edge_t const *next;
 412
 413         memset(stores, 0, sizeof(stores));
 414
 415         assert(be_is_IncSP(irn));
 416
 417         inc_ofs = be_get_IncSP_offset(irn);
 418         if (inc_ofs < 4)
 419                 return;
 420
 421         /*
 422          * We first walk the schedule after the IncSP node as long as we find
 423          * suitable Stores that could be transformed to a Push.
 424          * We save them into the stores array which is sorted by the frame offset/4
 425          * attached to the node
 426          */
 427         maxslot = -1;
 428         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 429                 ir_node *mem;
 430                 int offset;
 431                 int storeslot;
 432
 433                 /* it has to be a Store */
 434                 if (!is_ia32_Store(node))
 435                         break;
 436
 437                 /* it has to use our sp value */
 438                 if (get_irn_n(node, n_ia32_base) != irn)
 439                         continue;
 440                 /* Store has to be attached to NoMem */
 441                 mem = get_irn_n(node, n_ia32_mem);
 442                 if (!is_NoMem(mem))
 443                         continue;
 444
 445                 /* unfortunately we can't support the full AMs possible for push at the
 446                  * moment. TODO: fix this */
 447                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 448                         break;
 449
 450                 offset = get_ia32_am_offs_int(node);
 451                 /* we should NEVER access uninitialized stack BELOW the current SP */
 452                 assert(offset >= 0);
 453
 454                 /* storing at half-slots is bad */
 455                 if ((offset & 3) != 0)
 456                         break;
 457
 458                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 459                         continue;
 460                 storeslot = offset >> 2;
 461
 462                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 463                 if (stores[storeslot] != NULL)
 464                         break;
 465
 466                 stores[storeslot] = node;
 467                 if (storeslot > maxslot)
 468                         maxslot = storeslot;
 469         }
 470
 471         curr_sp = irn;
 472
 473         for (i = -1; i < maxslot; ++i) {
 474                 if (stores[i + 1] == NULL)
 475                         break;
 476         }
 477
 478         /* walk through the Stores and create Pushs for them */
 479         block  = get_nodes_block(irn);
 480         spmode = get_irn_mode(irn);
 481         irg    = get_irn_irg(irn);
 482         for (; i >= 0; --i) {
 483                 const arch_register_t *spreg;
 484                 ir_node *push;
 485                 ir_node *val, *mem, *mem_proj;
 486                 ir_node *store = stores[i];
 487                 ir_node *noreg = ia32_new_NoReg_gp(irg);
 488
 489                 val = get_irn_n(store, n_ia32_unary_op);
 490                 mem = get_irn_n(store, n_ia32_mem);
 491                 spreg = arch_get_irn_register(curr_sp);
 492
 493                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg, mem, val, curr_sp);
 494                 copy_mark(store, push);
 495
 496                 if (first_push == NULL)
 497                         first_push = push;
 498
 499                 sched_add_after(skip_Proj(curr_sp), push);
 500
 501                 /* create stackpointer Proj */
 502                 curr_sp = new_r_Proj(push, spmode, pn_ia32_Push_stack);
 503                 arch_set_irn_register(curr_sp, spreg);
 504
 505                 /* create memory Proj */
 506                 mem_proj = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 507
 508                 /* use the memproj now */
 509                 be_peephole_exchange(store, mem_proj);
 510
 511                 inc_ofs -= 4;
 512         }
 513
 514         foreach_out_edge_safe(irn, edge, next) {
 515                 ir_node *const src = get_edge_src_irn(edge);
 516                 int      const pos = get_edge_src_pos(edge);
 517
 518                 if (src == first_push)
 519                         continue;
 520
 521                 set_irn_n(src, pos, curr_sp);
 522         }
 523
 524         be_set_IncSP_offset(irn, inc_ofs);
 525 }
 526
 527 #if 0
 528 /**
 529  * Creates a Push instruction before the given schedule point.
 530  *
 531  * @param dbgi        debug info
 532  * @param block       the block
 533  * @param stack       the previous stack value
 534  * @param schedpoint  the new node is added before this node
 535  * @param reg         the register to pop
 536  *
 537  * @return the new stack value
 538  */
 539 static ir_node *create_push(dbg_info *dbgi, ir_node *block,
 540                             ir_node *stack, ir_node *schedpoint)
 541 {
 542         const arch_register_t *esp = &ia32_registers[REG_ESP];
 543
 544         ir_node *val   = ia32_new_NoReg_gp(cg);
 545         ir_node *noreg = ia32_new_NoReg_gp(cg);
 546         ir_graph *irg  = get_irn_irg(block);
 547         ir_node *nomem = new_r_NoMem(irg);
 548         ir_node *push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, nomem, val, stack);
 549         sched_add_before(schedpoint, push);
 550
 551         stack = new_r_Proj(push, mode_Iu, pn_ia32_Push_stack);
 552         arch_set_irn_register(stack, esp);
 553
 554         return stack;
 555 }
 556
 557 static void peephole_store_incsp(ir_node *store)
 558 {
 559         dbg_info *dbgi;
 560         ir_node  *node;
 561         ir_node  *block;
 562         ir_node  *noreg;
 563         ir_node  *mem;
 564         ir_node  *push;
 565         ir_node  *val;
 566         ir_node  *base;
 567         ir_node  *index;
 568         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 569         if (!be_is_IncSP(am_base)
 570                         || get_nodes_block(am_base) != get_nodes_block(store))
 571                 return;
 572         mem = get_irn_n(store, n_ia32_Store_mem);
 573         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 574                         || !is_NoMem(mem))
 575                 return;
 576
 577         int incsp_offset = be_get_IncSP_offset(am_base);
 578         if (incsp_offset <= 0)
 579                 return;
 580
 581         /* we have to be at offset 0 */
 582         int my_offset = get_ia32_am_offs_int(store);
 583         if (my_offset != 0) {
 584                 /* TODO here: find out wether there is a store with offset 0 before
 585                  * us and wether we can move it down to our place */
 586                 return;
 587         }
 588         ir_mode *ls_mode = get_ia32_ls_mode(store);
 589         int my_store_size = get_mode_size_bytes(ls_mode);
 590
 591         if (my_offset + my_store_size > incsp_offset)
 592                 return;
 593
 594         /* correctness checking:
 595                 - noone else must write to that stackslot
 596                     (because after translation incsp won't allocate it anymore)
 597         */
 598         sched_foreach_reverse_from(store, node) {
 599                 int i, arity;
 600
 601                 if (node == am_base)
 602                         break;
 603
 604                 /* make sure noone else can use the space on the stack */
 605                 arity = get_irn_arity(node);
 606                 for (i = 0; i < arity; ++i) {
 607                         ir_node *pred = get_irn_n(node, i);
 608                         if (pred != am_base)
 609                                 continue;
 610
 611                         if (i == n_ia32_base &&
 612                                         (get_ia32_op_type(node) == ia32_AddrModeS
 613                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 614                                 int      node_offset  = get_ia32_am_offs_int(node);
 615                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 616                                 int      node_size    = get_mode_size_bytes(node_ls_mode);
 617                                 /* overlapping with our position? abort */
 618                                 if (node_offset < my_offset + my_store_size
 619                                                 && node_offset + node_size >= my_offset)
 620                                         return;
 621                                 /* otherwise it's fine */
 622                                 continue;
 623                         }
 624
 625                         /* strange use of esp: abort */
 626                         return;
 627                 }
 628         }
 629
 630         /* all ok, change to push */
 631         dbgi  = get_irn_dbg_info(store);
 632         block = get_nodes_block(store);
 633         noreg = ia32_new_NoReg_gp(cg);
 634         val   = get_irn_n(store, n_ia32_Store_val);
 635
 636         push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, mem,
 637
 638         create_push(dbgi, current_ir_graph, block, am_base, store);
 639 }
 640 #endif
 641
 642 /**
 643  * Return true if a mode can be stored in the GP register set
 644  */
 645 static inline int mode_needs_gp_reg(ir_mode *mode)
 646 {
 647         if (mode == mode_fpcw)
 648                 return 0;
 649         if (get_mode_size_bits(mode) > 32)
 650                 return 0;
 651         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 652 }
 653
 654 /**
 655  * Tries to create Pops from Load, IncSP combinations.
 656  * The Loads are replaced by Pops, the IncSP is modified
 657  * (possibly into IncSP 0, but not removed).
 658  */
 659 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 660 {
 661         const arch_register_t *esp = &ia32_registers[REG_ESP];
 662         int      i, maxslot, inc_ofs, ofs;
 663         ir_node  *node, *pred_sp, *block;
 664         ir_node  *loads[MAXPUSH_OPTIMIZE];
 665         ir_graph *irg;
 666         unsigned regmask = 0;
 667         unsigned copymask = ~0;
 668
 669         memset(loads, 0, sizeof(loads));
 670         assert(be_is_IncSP(irn));
 671
 672         inc_ofs = -be_get_IncSP_offset(irn);
 673         if (inc_ofs < 4)
 674                 return;
 675
 676         /*
 677          * We first walk the schedule before the IncSP node as long as we find
 678          * suitable Loads that could be transformed to a Pop.
 679          * We save them into the stores array which is sorted by the frame offset/4
 680          * attached to the node
 681          */
 682         maxslot = -1;
 683         pred_sp = be_get_IncSP_pred(irn);
 684         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 685                 int offset;
 686                 int loadslot;
 687                 const arch_register_t *sreg, *dreg;
 688
 689                 /* it has to be a Load */
 690                 if (!is_ia32_Load(node)) {
 691                         if (be_is_Copy(node)) {
 692                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 693                                         /* not a GP copy, ignore */
 694                                         continue;
 695                                 }
 696                                 dreg = arch_get_irn_register(node);
 697                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 698                                 if (regmask & copymask & (1 << sreg->index)) {
 699                                         break;
 700                                 }
 701                                 if (regmask & copymask & (1 << dreg->index)) {
 702                                         break;
 703                                 }
 704                                 /* we CAN skip Copies if neither the destination nor the source
 705                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 706                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 707                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 708                                 continue;
 709                         }
 710                         break;
 711                 }
 712
 713                 /* we can handle only GP loads */
 714                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 715                         continue;
 716
 717                 /* it has to use our predecessor sp value */
 718                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 719                         /* it would be ok if this load does not use a Pop result,
 720                          * but we do not check this */
 721                         break;
 722                 }
 723
 724                 /* should have NO index */
 725                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 726                         break;
 727
 728                 offset = get_ia32_am_offs_int(node);
 729                 /* we should NEVER access uninitialized stack BELOW the current SP */
 730                 assert(offset >= 0);
 731
 732                 /* storing at half-slots is bad */
 733                 if ((offset & 3) != 0)
 734                         break;
 735
 736                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 737                         continue;
 738                 /* ignore those outside the possible windows */
 739                 if (offset > inc_ofs - 4)
 740                         continue;
 741                 loadslot = offset >> 2;
 742
 743                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 744                 if (loads[loadslot] != NULL)
 745                         break;
 746
 747                 dreg = arch_irn_get_register(node, pn_ia32_Load_res);
 748                 if (regmask & (1 << dreg->index)) {
 749                         /* this register is already used */
 750                         break;
 751                 }
 752                 regmask |= 1 << dreg->index;
 753
 754                 loads[loadslot] = node;
 755                 if (loadslot > maxslot)
 756                         maxslot = loadslot;
 757         }
 758
 759         if (maxslot < 0)
 760                 return;
 761
 762         /* find the first slot */
 763         for (i = maxslot; i >= 0; --i) {
 764                 ir_node *load = loads[i];
 765
 766                 if (load == NULL)
 767                         break;
 768         }
 769
 770         ofs = inc_ofs - (maxslot + 1) * 4;
 771         inc_ofs = (i+1) * 4;
 772
 773         /* create a new IncSP if needed */
 774         block = get_nodes_block(irn);
 775         irg   = get_irn_irg(irn);
 776         if (inc_ofs > 0) {
 777                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 778                 sched_add_before(irn, pred_sp);
 779         }
 780
 781         /* walk through the Loads and create Pops for them */
 782         for (++i; i <= maxslot; ++i) {
 783                 ir_node *load = loads[i];
 784                 ir_node *mem, *pop;
 785                 const ir_edge_t *edge, *tmp;
 786                 const arch_register_t *reg;
 787
 788                 mem = get_irn_n(load, n_ia32_mem);
 789                 reg = arch_irn_get_register(load, pn_ia32_Load_res);
 790
 791                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 792                 arch_irn_set_register(pop, pn_ia32_Load_res, reg);
 793
 794                 copy_mark(load, pop);
 795
 796                 /* create stackpointer Proj */
 797                 pred_sp = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 798                 arch_set_irn_register(pred_sp, esp);
 799
 800                 sched_add_before(irn, pop);
 801
 802                 /* rewire now */
 803                 foreach_out_edge_safe(load, edge, tmp) {
 804                         ir_node *proj = get_edge_src_irn(edge);
 805
 806                         set_Proj_pred(proj, pop);
 807                 }
 808
 809                 /* we can remove the Load now */
 810                 sched_remove(load);
 811                 kill_node(load);
 812         }
 813
 814         be_set_IncSP_offset(irn, -ofs);
 815         be_set_IncSP_pred(irn, pred_sp);
 816 }
 817
 818
 819 /**
 820  * Find a free GP register if possible, else return NULL.
 821  */
 822 static const arch_register_t *get_free_gp_reg(ir_graph *irg)
 823 {
 824         be_irg_t *birg = be_birg_from_irg(irg);
 825         int i;
 826
 827         for (i = 0; i < N_ia32_gp_REGS; ++i) {
 828                 const arch_register_t *reg = &ia32_reg_classes[CLASS_ia32_gp].regs[i];
 829                 if (!rbitset_is_set(birg->allocatable_regs, reg->global_index))
 830                         continue;
 831
 832                 if (be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 833                         return reg;
 834         }
 835
 836         return NULL;
 837 }
 838
 839 /**
 840  * Creates a Pop instruction before the given schedule point.
 841  *
 842  * @param dbgi        debug info
 843  * @param block       the block
 844  * @param stack       the previous stack value
 845  * @param schedpoint  the new node is added before this node
 846  * @param reg         the register to pop
 847  *
 848  * @return the new stack value
 849  */
 850 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 851                            ir_node *stack, ir_node *schedpoint,
 852                            const arch_register_t *reg)
 853 {
 854         const arch_register_t *esp = &ia32_registers[REG_ESP];
 855         ir_graph *irg = get_irn_irg(block);
 856         ir_node *pop;
 857         ir_node *keep;
 858         ir_node *val;
 859         ir_node *in[1];
 860
 861         pop   = new_bd_ia32_Pop(dbgi, block, new_r_NoMem(irg), stack);
 862
 863         stack = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 864         arch_set_irn_register(stack, esp);
 865         val   = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_res);
 866         arch_set_irn_register(val, reg);
 867
 868         sched_add_before(schedpoint, pop);
 869
 870         in[0] = val;
 871         keep  = be_new_Keep(block, 1, in);
 872         sched_add_before(schedpoint, keep);
 873
 874         return stack;
 875 }
 876
 877 /**
 878  * Optimize an IncSp by replacing it with Push/Pop.
 879  */
 880 static void peephole_be_IncSP(ir_node *node)
 881 {
 882         const arch_register_t *esp = &ia32_registers[REG_ESP];
 883         const arch_register_t *reg;
 884         dbg_info              *dbgi;
 885         ir_node               *block;
 886         ir_node               *stack;
 887         int                    offset;
 888
 889         /* first optimize incsp->incsp combinations */
 890         node = be_peephole_IncSP_IncSP(node);
 891
 892         /* transform IncSP->Store combinations to Push where possible */
 893         peephole_IncSP_Store_to_push(node);
 894
 895         /* transform Load->IncSP combinations to Pop where possible */
 896         peephole_Load_IncSP_to_pop(node);
 897
 898         if (arch_get_irn_register(node) != esp)
 899                 return;
 900
 901         /* replace IncSP -4 by Pop freereg when possible */
 902         offset = be_get_IncSP_offset(node);
 903         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 904             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 905             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 906             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 907                 return;
 908
 909         if (offset < 0) {
 910                 /* we need a free register for pop */
 911                 reg = get_free_gp_reg(get_irn_irg(node));
 912                 if (reg == NULL)
 913                         return;
 914
 915                 dbgi  = get_irn_dbg_info(node);
 916                 block = get_nodes_block(node);
 917                 stack = be_get_IncSP_pred(node);
 918
 919                 stack = create_pop(dbgi, block, stack, node, reg);
 920
 921                 if (offset == -8) {
 922                         stack = create_pop(dbgi, block, stack, node, reg);
 923                 }
 924         } else {
 925                 dbgi  = get_irn_dbg_info(node);
 926                 block = get_nodes_block(node);
 927                 stack = be_get_IncSP_pred(node);
 928                 stack = new_bd_ia32_PushEax(dbgi, block, stack);
 929                 arch_set_irn_register(stack, esp);
 930                 sched_add_before(node, stack);
 931
 932                 if (offset == +8) {
 933                         stack = new_bd_ia32_PushEax(dbgi, block, stack);
 934                         arch_set_irn_register(stack, esp);
 935                         sched_add_before(node, stack);
 936                 }
 937         }
 938
 939         be_peephole_exchange(node, stack);
 940 }
 941
 942 /**
 943  * Peephole optimisation for ia32_Const's
 944  */
 945 static void peephole_ia32_Const(ir_node *node)
 946 {
 947         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 948         const arch_register_t       *reg;
 949         ir_node                     *block;
 950         dbg_info                    *dbgi;
 951         ir_node                     *xorn;
 952
 953         /* try to transform a mov 0, reg to xor reg reg */
 954         if (attr->offset != 0 || attr->symconst != NULL)
 955                 return;
 956         if (ia32_cg_config.use_mov_0)
 957                 return;
 958         /* xor destroys the flags, so no-one must be using them */
 959         if (be_peephole_get_value(CLASS_ia32_flags, REG_FLAGS_EFLAGS) != NULL)
 960                 return;
 961
 962         reg = arch_get_irn_register(node);
 963         assert(be_peephole_get_reg_value(reg) == NULL);
 964
 965         /* create xor(produceval, produceval) */
 966         block = get_nodes_block(node);
 967         dbgi  = get_irn_dbg_info(node);
 968         xorn  = new_bd_ia32_Xor0(dbgi, block);
 969         arch_set_irn_register(xorn, reg);
 970
 971         sched_add_before(node, xorn);
 972
 973         copy_mark(node, xorn);
 974         be_peephole_exchange(node, xorn);
 975 }
 976
 977 static inline int is_noreg(const ir_node *node)
 978 {
 979         return is_ia32_NoReg_GP(node);
 980 }
 981
 982 ir_node *ia32_immediate_from_long(long val)
 983 {
 984         ir_graph *irg         = current_ir_graph;
 985         ir_node  *start_block = get_irg_start_block(irg);
 986         ir_node  *immediate
 987                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
 988         arch_set_irn_register(immediate, &ia32_registers[REG_GP_NOREG]);
 989
 990         return immediate;
 991 }
 992
 993 static ir_node *create_immediate_from_am(const ir_node *node)
 994 {
 995         ir_node   *block   = get_nodes_block(node);
 996         int        offset  = get_ia32_am_offs_int(node);
 997         int        sc_sign = is_ia32_am_sc_sign(node);
 998         const ia32_attr_t *attr = get_ia32_attr_const(node);
 999         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
1000         ir_entity *entity  = get_ia32_am_sc(node);
1001         ir_node   *res;
1002
1003         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
1004                                     offset);
1005         arch_set_irn_register(res, &ia32_registers[REG_GP_NOREG]);
1006         return res;
1007 }
1008
1009 static int is_am_one(const ir_node *node)
1010 {
1011         int        offset  = get_ia32_am_offs_int(node);
1012         ir_entity *entity  = get_ia32_am_sc(node);
1013
1014         return offset == 1 && entity == NULL;
1015 }
1016
1017 static int is_am_minus_one(const ir_node *node)
1018 {
1019         int        offset  = get_ia32_am_offs_int(node);
1020         ir_entity *entity  = get_ia32_am_sc(node);
1021
1022         return offset == -1 && entity == NULL;
1023 }
1024
1025 /**
1026  * Transforms a LEA into an Add or SHL if possible.
1027  */
1028 static void peephole_ia32_Lea(ir_node *node)
1029 {
1030         ir_graph              *irg;
1031         ir_node               *base;
1032         ir_node               *index;
1033         const arch_register_t *base_reg;
1034         const arch_register_t *index_reg;
1035         const arch_register_t *out_reg;
1036         int                    scale;
1037         int                    has_immediates;
1038         ir_node               *op1;
1039         ir_node               *op2;
1040         dbg_info              *dbgi;
1041         ir_node               *block;
1042         ir_node               *res;
1043         ir_node               *noreg;
1044         ir_node               *nomem;
1045
1046         assert(is_ia32_Lea(node));
1047
1048         /* we can only do this if it is allowed to clobber the flags */
1049         if (be_peephole_get_value(CLASS_ia32_flags, REG_FLAGS_EFLAGS) != NULL)
1050                 return;
1051
1052         base  = get_irn_n(node, n_ia32_Lea_base);
1053         index = get_irn_n(node, n_ia32_Lea_index);
1054
1055         if (is_noreg(base)) {
1056                 base     = NULL;
1057                 base_reg = NULL;
1058         } else {
1059                 base_reg = arch_get_irn_register(base);
1060         }
1061         if (is_noreg(index)) {
1062                 index     = NULL;
1063                 index_reg = NULL;
1064         } else {
1065                 index_reg = arch_get_irn_register(index);
1066         }
1067
1068         if (base == NULL && index == NULL) {
1069                 /* we shouldn't construct these in the first place... */
1070 #ifdef DEBUG_libfirm
1071                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1072 #endif
1073                 return;
1074         }
1075
1076         out_reg = arch_get_irn_register(node);
1077         scale   = get_ia32_am_scale(node);
1078         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1079         /* check if we have immediates values (frame entities should already be
1080          * expressed in the offsets) */
1081         if (get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1082                 has_immediates = 1;
1083         } else {
1084                 has_immediates = 0;
1085         }
1086
1087         /* we can transform leas where the out register is the same as either the
1088          * base or index register back to an Add or Shl */
1089         if (out_reg == base_reg) {
1090                 if (index == NULL) {
1091 #ifdef DEBUG_libfirm
1092                         if (!has_immediates) {
1093                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1094                                            "just a copy\n");
1095                         }
1096 #endif
1097                         op1 = base;
1098                         goto make_add_immediate;
1099                 }
1100                 if (scale == 0 && !has_immediates) {
1101                         op1 = base;
1102                         op2 = index;
1103                         goto make_add;
1104                 }
1105                 /* can't create an add */
1106                 return;
1107         } else if (out_reg == index_reg) {
1108                 if (base == NULL) {
1109                         if (has_immediates && scale == 0) {
1110                                 op1 = index;
1111                                 goto make_add_immediate;
1112                         } else if (!has_immediates && scale > 0) {
1113                                 op1 = index;
1114                                 op2 = ia32_immediate_from_long(scale);
1115                                 goto make_shl;
1116                         } else if (!has_immediates) {
1117 #ifdef DEBUG_libfirm
1118                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1119                                            "just a copy\n");
1120 #endif
1121                         }
1122                 } else if (scale == 0 && !has_immediates) {
1123                         op1 = index;
1124                         op2 = base;
1125                         goto make_add;
1126                 }
1127                 /* can't create an add */
1128                 return;
1129         } else {
1130                 /* can't create an add */
1131                 return;
1132         }
1133
1134 make_add_immediate:
1135         if (ia32_cg_config.use_incdec) {
1136                 if (is_am_one(node)) {
1137                         dbgi  = get_irn_dbg_info(node);
1138                         block = get_nodes_block(node);
1139                         res   = new_bd_ia32_Inc(dbgi, block, op1);
1140                         arch_set_irn_register(res, out_reg);
1141                         goto exchange;
1142                 }
1143                 if (is_am_minus_one(node)) {
1144                         dbgi  = get_irn_dbg_info(node);
1145                         block = get_nodes_block(node);
1146                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1147                         arch_set_irn_register(res, out_reg);
1148                         goto exchange;
1149                 }
1150         }
1151         op2 = create_immediate_from_am(node);
1152
1153 make_add:
1154         dbgi  = get_irn_dbg_info(node);
1155         block = get_nodes_block(node);
1156         irg   = get_irn_irg(node);
1157         noreg = ia32_new_NoReg_gp(irg);
1158         nomem = new_r_NoMem(irg);
1159         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1160         arch_set_irn_register(res, out_reg);
1161         set_ia32_commutative(res);
1162         goto exchange;
1163
1164 make_shl:
1165         dbgi  = get_irn_dbg_info(node);
1166         block = get_nodes_block(node);
1167         irg   = get_irn_irg(node);
1168         noreg = ia32_new_NoReg_gp(irg);
1169         nomem = new_r_NoMem(irg);
1170         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1171         arch_set_irn_register(res, out_reg);
1172         goto exchange;
1173
1174 exchange:
1175         SET_IA32_ORIG_NODE(res, node);
1176
1177         /* add new ADD/SHL to schedule */
1178         DBG_OPT_LEA2ADD(node, res);
1179
1180         /* exchange the Add and the LEA */
1181         sched_add_before(node, res);
1182         copy_mark(node, res);
1183         be_peephole_exchange(node, res);
1184 }
1185
1186 /**
1187  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1188  */
1189 static void peephole_ia32_Imul_split(ir_node *imul)
1190 {
1191         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1192         const arch_register_t *reg;
1193         ir_node               *res;
1194
1195         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1196                 /* no memory, imm form ignore */
1197                 return;
1198         }
1199         /* we need a free register */
1200         reg = get_free_gp_reg(get_irn_irg(imul));
1201         if (reg == NULL)
1202                 return;
1203
1204         /* fine, we can rebuild it */
1205         res = turn_back_am(imul);
1206         arch_set_irn_register(res, reg);
1207 }
1208
1209 /**
1210  * Replace xorps r,r and xorpd r,r by pxor r,r
1211  */
1212 static void peephole_ia32_xZero(ir_node *xorn)
1213 {
1214         set_irn_op(xorn, op_ia32_xPzero);
1215 }
1216
1217 /**
1218  * Replace 16bit sign extension from ax to eax by shorter cwtl
1219  */
1220 static void peephole_ia32_Conv_I2I(ir_node *node)
1221 {
1222         const arch_register_t *eax          = &ia32_registers[REG_EAX];
1223         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1224         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1225         dbg_info              *dbgi;
1226         ir_node               *block;
1227         ir_node               *cwtl;
1228
1229         if (get_mode_size_bits(smaller_mode) != 16 ||
1230                         !mode_is_signed(smaller_mode)          ||
1231                         eax != arch_get_irn_register(val)      ||
1232                         eax != arch_irn_get_register(node, pn_ia32_Conv_I2I_res))
1233                 return;
1234
1235         dbgi  = get_irn_dbg_info(node);
1236         block = get_nodes_block(node);
1237         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1238         arch_set_irn_register(cwtl, eax);
1239         sched_add_before(node, cwtl);
1240         be_peephole_exchange(node, cwtl);
1241 }
1242
1243 /**
1244  * Register a peephole optimisation function.
1245  */
1246 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1247 {
1248         assert(op->ops.generic == NULL);
1249         op->ops.generic = (op_func)func;
1250 }
1251
1252 /* Perform peephole-optimizations. */
1253 void ia32_peephole_optimization(ir_graph *irg)
1254 {
1255         /* register peephole optimisations */
1256         clear_irp_opcodes_generic_func();
1257         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1258         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1259         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1260         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1261         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1262         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1263         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1264         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1265         if (! ia32_cg_config.use_imul_mem_imm32)
1266                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1267         if (ia32_cg_config.use_pxor)
1268                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1269         if (ia32_cg_config.use_short_sex_eax)
1270                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1271
1272         be_peephole_opt(irg);
1273 }
1274
1275 /**
1276  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1277  * all it's Projs are removed as well.
1278  * @param irn  The irn to be removed from schedule
1279  */
1280 static inline void try_kill(ir_node *node)
1281 {
1282         if (get_irn_mode(node) == mode_T) {
1283                 const ir_edge_t *edge, *next;
1284                 foreach_out_edge_safe(node, edge, next) {
1285                         ir_node *proj = get_edge_src_irn(edge);
1286                         try_kill(proj);
1287                 }
1288         }
1289
1290         if (get_irn_n_edges(node) != 0)
1291                 return;
1292
1293         if (sched_is_scheduled(node)) {
1294                 sched_remove(node);
1295         }
1296
1297         kill_node(node);
1298 }
1299
1300 static void optimize_conv_store(ir_node *node)
1301 {
1302         ir_node *pred;
1303         ir_node *pred_proj;
1304         ir_mode *conv_mode;
1305         ir_mode *store_mode;
1306
1307         if (!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1308                 return;
1309
1310         assert((int)n_ia32_Store_val == (int)n_ia32_Store8Bit_val);
1311         pred_proj = get_irn_n(node, n_ia32_Store_val);
1312         if (is_Proj(pred_proj)) {
1313                 pred = get_Proj_pred(pred_proj);
1314         } else {
1315                 pred = pred_proj;
1316         }
1317         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1318                 return;
1319         if (get_ia32_op_type(pred) != ia32_Normal)
1320                 return;
1321
1322         /* the store only stores the lower bits, so we only need the conv
1323          * it it shrinks the mode */
1324         conv_mode  = get_ia32_ls_mode(pred);
1325         store_mode = get_ia32_ls_mode(node);
1326         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1327                 return;
1328
1329         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1330         if (get_irn_n_edges(pred_proj) == 0) {
1331                 kill_node(pred_proj);
1332                 if (pred != pred_proj)
1333                         kill_node(pred);
1334         }
1335 }
1336
1337 static void optimize_load_conv(ir_node *node)
1338 {
1339         ir_node *pred, *predpred;
1340         ir_mode *load_mode;
1341         ir_mode *conv_mode;
1342
1343         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1344                 return;
1345
1346         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1347         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1348         if (!is_Proj(pred))
1349                 return;
1350
1351         predpred = get_Proj_pred(pred);
1352         if (!is_ia32_Load(predpred))
1353                 return;
1354
1355         /* the load is sign extending the upper bits, so we only need the conv
1356          * if it shrinks the mode */
1357         load_mode = get_ia32_ls_mode(predpred);
1358         conv_mode = get_ia32_ls_mode(node);
1359         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1360                 return;
1361
1362         if (get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1363                 /* change the load if it has only 1 user */
1364                 if (get_irn_n_edges(pred) == 1) {
1365                         ir_mode *newmode;
1366                         if (get_mode_sign(conv_mode)) {
1367                                 newmode = find_signed_mode(load_mode);
1368                         } else {
1369                                 newmode = find_unsigned_mode(load_mode);
1370                         }
1371                         assert(newmode != NULL);
1372                         set_ia32_ls_mode(predpred, newmode);
1373                 } else {
1374                         /* otherwise we have to keep the conv */
1375                         return;
1376                 }
1377         }
1378
1379         /* kill the conv */
1380         exchange(node, pred);
1381 }
1382
1383 static void optimize_conv_conv(ir_node *node)
1384 {
1385         ir_node *pred_proj, *pred, *result_conv;
1386         ir_mode *pred_mode, *conv_mode;
1387         int      conv_mode_bits;
1388         int      pred_mode_bits;
1389
1390         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1391                 return;
1392
1393         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1394         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1395         if (is_Proj(pred_proj))
1396                 pred = get_Proj_pred(pred_proj);
1397         else
1398                 pred = pred_proj;
1399
1400         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1401                 return;
1402
1403         /* we know that after a conv, the upper bits are sign extended
1404          * so we only need the 2nd conv if it shrinks the mode */
1405         conv_mode      = get_ia32_ls_mode(node);
1406         conv_mode_bits = get_mode_size_bits(conv_mode);
1407         pred_mode      = get_ia32_ls_mode(pred);
1408         pred_mode_bits = get_mode_size_bits(pred_mode);
1409
1410         if (conv_mode_bits == pred_mode_bits
1411                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1412                 result_conv = pred_proj;
1413         } else if (conv_mode_bits <= pred_mode_bits) {
1414                 /* if 2nd conv is smaller then first conv, then we can always take the
1415                  * 2nd conv */
1416                 if (get_irn_n_edges(pred_proj) == 1) {
1417                         result_conv = pred_proj;
1418                         set_ia32_ls_mode(pred, conv_mode);
1419
1420                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1421                         if (get_mode_size_bits(conv_mode) == 8) {
1422                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1423                                 arch_set_in_register_reqs(pred,
1424                                                           arch_get_in_register_reqs(node));
1425                         }
1426                 } else {
1427                         /* we don't want to end up with 2 loads, so we better do nothing */
1428                         if (get_irn_mode(pred) == mode_T) {
1429                                 return;
1430                         }
1431
1432                         result_conv = exact_copy(pred);
1433                         set_ia32_ls_mode(result_conv, conv_mode);
1434
1435                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1436                         if (get_mode_size_bits(conv_mode) == 8) {
1437                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1438                                 arch_set_in_register_reqs(result_conv,
1439                                                           arch_get_in_register_reqs(node));
1440                         }
1441                 }
1442         } else {
1443                 /* if both convs have the same sign, then we can take the smaller one */
1444                 if (get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1445                         result_conv = pred_proj;
1446                 } else {
1447                         /* no optimisation possible if smaller conv is sign-extend */
1448                         if (mode_is_signed(pred_mode)) {
1449                                 return;
1450                         }
1451                         /* we can take the smaller conv if it is unsigned */
1452                         result_conv = pred_proj;
1453                 }
1454         }
1455
1456         /* Some user (like Phis) won't be happy if we change the mode. */
1457         set_irn_mode(result_conv, get_irn_mode(node));
1458
1459         /* kill the conv */
1460         exchange(node, result_conv);
1461
1462         if (get_irn_n_edges(pred_proj) == 0) {
1463                 kill_node(pred_proj);
1464                 if (pred != pred_proj)
1465                         kill_node(pred);
1466         }
1467         optimize_conv_conv(result_conv);
1468 }
1469
1470 static void optimize_node(ir_node *node, void *env)
1471 {
1472         (void) env;
1473
1474         optimize_load_conv(node);
1475         optimize_conv_store(node);
1476         optimize_conv_conv(node);
1477 }
1478
1479 /**
1480  * Performs conv and address mode optimization.
1481  */
1482 void ia32_optimize_graph(ir_graph *irg)
1483 {
1484         irg_walk_blkwise_graph(irg, NULL, optimize_node, NULL);
1485 }
1486
1487 void ia32_init_optimize(void)
1488 {
1489         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1490 }