nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * This file is part of libFirm.
   3  * Copyright (C) 2012 University of Karlsruhe.
   4  */
   5
   6 /**
   7  * @file
   8  * @brief       Implements several optimizations for IA32.
   9  * @author      Matthias Braun, Christian Wuerdig
  10  */
  11 #include "config.h"
  12
  13 #include "irnode.h"
  14 #include "irprog_t.h"
  15 #include "ircons.h"
  16 #include "irtools.h"
  17 #include "firm_types.h"
  18 #include "iredges.h"
  19 #include "tv.h"
  20 #include "irgmod.h"
  21 #include "irgwalk.h"
  22 #include "heights.h"
  23 #include "irprintf.h"
  24 #include "irdump.h"
  25 #include "error.h"
  26 #include "firmstat_t.h"
  27
  28 #include "be_t.h"
  29 #include "beabi.h"
  30 #include "benode.h"
  31 #include "besched.h"
  32 #include "bepeephole.h"
  33
  34 #include "ia32_new_nodes.h"
  35 #include "ia32_optimize.h"
  36 #include "bearch_ia32_t.h"
  37 #include "gen_ia32_regalloc_if.h"
  38 #include "ia32_common_transform.h"
  39 #include "ia32_transform.h"
  40 #include "ia32_dbg_stat.h"
  41 #include "ia32_architecture.h"
  42
  43 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  44
  45 static void copy_mark(const ir_node *old, ir_node *newn)
  46 {
  47         if (is_ia32_is_reload(old))
  48                 set_ia32_is_reload(newn);
  49         if (is_ia32_is_spill(old))
  50                 set_ia32_is_spill(newn);
  51         if (is_ia32_is_remat(old))
  52                 set_ia32_is_remat(newn);
  53 }
  54
  55 typedef enum produces_flag_t {
  56         produces_no_flag,
  57         produces_zero_sign,
  58         produces_zero_in_carry
  59 } produces_flag_t;
  60
  61 /**
  62  * Return which usable flag the given node produces about the result.
  63  * That is zero (ZF) and sign(SF).
  64  * We do not check for carry (CF) or overflow (OF).
  65  *
  66  * @param node  the node to check
  67  * @param pn    the projection number of the used result
  68  */
  69 static produces_flag_t check_produces_zero_sign(ir_node *node, int pn)
  70 {
  71         ir_node                     *count;
  72         const ia32_immediate_attr_t *imm_attr;
  73
  74         if (!is_ia32_irn(node))
  75                 return produces_no_flag;
  76
  77         switch (get_ia32_irn_opcode(node)) {
  78                 case iro_ia32_Add:
  79                 case iro_ia32_Adc:
  80                 case iro_ia32_And:
  81                 case iro_ia32_Or:
  82                 case iro_ia32_Xor:
  83                 case iro_ia32_Sub:
  84                 case iro_ia32_Sbb:
  85                 case iro_ia32_Neg:
  86                 case iro_ia32_Inc:
  87                 case iro_ia32_Dec:
  88                         break;
  89
  90                 case iro_ia32_ShlD:
  91                 case iro_ia32_ShrD:
  92                         assert((int)n_ia32_ShlD_count == (int)n_ia32_ShrD_count);
  93                         count = get_irn_n(node, n_ia32_ShlD_count);
  94                         goto check_shift_amount;
  95
  96                 case iro_ia32_Shl:
  97                 case iro_ia32_Shr:
  98                 case iro_ia32_Sar:
  99                         assert((int)n_ia32_Shl_count == (int)n_ia32_Shr_count
 100                                         && (int)n_ia32_Shl_count == (int)n_ia32_Sar_count);
 101                         count = get_irn_n(node, n_ia32_Shl_count);
 102 check_shift_amount:
 103                         /* when shift count is zero the flags are not affected, so we can only
 104                          * do this for constants != 0 */
 105                         if (!is_ia32_Immediate(count))
 106                                 return produces_no_flag;
 107
 108                         imm_attr = get_ia32_immediate_attr_const(count);
 109                         if (imm_attr->symconst != NULL)
 110                                 return produces_no_flag;
 111                         if ((imm_attr->offset & 0x1f) == 0)
 112                                 return produces_no_flag;
 113                         break;
 114
 115                 case iro_ia32_Mul:
 116                         return pn == pn_ia32_Mul_res_high ?
 117                                 produces_zero_in_carry : produces_no_flag;
 118
 119                 default:
 120                         return produces_no_flag;
 121         }
 122
 123         return pn == pn_ia32_res ? produces_zero_sign : produces_no_flag;
 124 }
 125
 126 /**
 127  * Replace Cmp(x, 0) by a Test(x, x)
 128  */
 129 static void peephole_ia32_Cmp(ir_node *const node)
 130 {
 131         if (get_ia32_op_type(node) != ia32_Normal)
 132                 return;
 133
 134         ir_node *const right = get_irn_n(node, n_ia32_Cmp_right);
 135         if (!is_ia32_Immediate(right))
 136                 return;
 137
 138         ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 139         if (imm->symconst != NULL || imm->offset != 0)
 140                 return;
 141
 142         dbg_info *const dbgi         = get_irn_dbg_info(node);
 143         ir_node  *const block        = get_nodes_block(node);
 144         ir_graph *const irg          = get_Block_irg(block);
 145         ir_node  *const noreg        = ia32_new_NoReg_gp(irg);
 146         ir_node  *const nomem        = get_irg_no_mem(irg);
 147         ir_node  *const op           = get_irn_n(node, n_ia32_Cmp_left);
 148         int       const ins_permuted = get_ia32_attr(node)->data.ins_permuted;
 149
 150         ir_mode *const ls_mode = get_ia32_ls_mode(node);
 151         ir_node *const test    = get_mode_size_bits(ls_mode) == 8
 152                 ? new_bd_ia32_Test_8bit(dbgi, block, noreg, noreg, nomem, op, op, ins_permuted)
 153                 : new_bd_ia32_Test     (dbgi, block, noreg, noreg, nomem, op, op, ins_permuted);
 154         set_ia32_ls_mode(test, ls_mode);
 155
 156         arch_register_t const *const reg = arch_get_irn_register_out(node, pn_ia32_Cmp_eflags);
 157         arch_set_irn_register_out(test, pn_ia32_Test_eflags, reg);
 158
 159         foreach_out_edge_safe(node, edge) {
 160                 ir_node *const user = get_edge_src_irn(edge);
 161
 162                 if (is_Proj(user))
 163                         exchange(user, test);
 164         }
 165
 166         sched_add_before(node, test);
 167         copy_mark(node, test);
 168         be_peephole_exchange(node, test);
 169 }
 170
 171 /**
 172  * Peephole optimization for Test instructions.
 173  * - Remove the Test, if an appropriate flag was produced which is still live
 174  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 175  */
 176 static void peephole_ia32_Test(ir_node *node)
 177 {
 178         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 179         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 180
 181         if (left == right) { /* we need a test for 0 */
 182                 ir_node         *block = get_nodes_block(node);
 183                 int              pn    = pn_ia32_res;
 184                 ir_node         *op    = left;
 185                 ir_node         *flags_proj;
 186                 ir_mode         *flags_mode;
 187                 ir_mode         *op_mode;
 188                 ir_node         *schedpoint;
 189                 produces_flag_t  produced;
 190
 191                 if (get_nodes_block(left) != block)
 192                         return;
 193
 194                 if (is_Proj(op)) {
 195                         pn = get_Proj_proj(op);
 196                         op = get_Proj_pred(op);
 197                 }
 198
 199                 /* walk schedule up and abort when we find left or some other node
 200                  * destroys the flags */
 201                 schedpoint = node;
 202                 for (;;) {
 203                         schedpoint = sched_prev(schedpoint);
 204                         if (schedpoint == op)
 205                                 break;
 206                         if (arch_irn_is(schedpoint, modify_flags))
 207                                 return;
 208                         if (schedpoint == block)
 209                                 panic("couldn't find left");
 210                 }
 211
 212                 produced = check_produces_zero_sign(op, pn);
 213                 if (produced == produces_no_flag)
 214                         return;
 215
 216                 /* make sure users only look at the sign/zero flag */
 217                 foreach_out_edge(node, edge) {
 218                         ir_node              *user = get_edge_src_irn(edge);
 219                         ia32_condition_code_t cc  = get_ia32_condcode(user);
 220
 221                         if (cc == ia32_cc_equal || cc == ia32_cc_not_equal)
 222                                 continue;
 223                         if (produced == produces_zero_sign
 224                                 && (cc == ia32_cc_sign || cc == ia32_cc_not_sign)) {
 225                                 continue;
 226                         }
 227                         return;
 228                 }
 229
 230                 op_mode = get_ia32_ls_mode(op);
 231                 if (op_mode == NULL)
 232                         op_mode = get_irn_mode(op);
 233
 234                 /* Make sure we operate on the same bit size */
 235                 if (get_mode_size_bits(op_mode) != get_mode_size_bits(get_ia32_ls_mode(node)))
 236                         return;
 237
 238                 if (produced == produces_zero_in_carry) {
 239                         /* patch users to look at the carry instead of the zero flag */
 240                         foreach_out_edge(node, edge) {
 241                                 ir_node              *user = get_edge_src_irn(edge);
 242                                 ia32_condition_code_t cc   = get_ia32_condcode(user);
 243
 244                                 switch (cc) {
 245                                 case ia32_cc_equal:     cc = ia32_cc_above_equal; break;
 246                                 case ia32_cc_not_equal: cc = ia32_cc_below;       break;
 247                                 default: panic("unexpected pn");
 248                                 }
 249                                 set_ia32_condcode(user, cc);
 250                         }
 251                 }
 252
 253                 if (get_irn_mode(op) != mode_T) {
 254                         set_irn_mode(op, mode_T);
 255
 256                         /* If there are other users, reroute them to result proj */
 257                         if (get_irn_n_edges(op) != 2) {
 258                                 ir_node *res = new_r_Proj(op, mode_Iu, pn_ia32_res);
 259                                 edges_reroute_except(op, res, res);
 260                         }
 261                 } else {
 262                         if (get_irn_n_edges(left) == 2)
 263                                 kill_node(left);
 264                 }
 265
 266                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 267                 flags_proj = new_r_Proj(op, flags_mode, pn_ia32_flags);
 268                 arch_set_irn_register(flags_proj, &ia32_registers[REG_EFLAGS]);
 269
 270                 assert(get_irn_mode(node) != mode_T);
 271
 272                 be_peephole_exchange(node, flags_proj);
 273         } else if (is_ia32_Immediate(right)) {
 274                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 275                 unsigned                           offset;
 276
 277                 /* A test with a symconst is rather strange, but better safe than sorry */
 278                 if (imm->symconst != NULL)
 279                         return;
 280
 281                 offset = imm->offset;
 282                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 283                         ia32_attr_t *const attr = get_ia32_attr(node);
 284                         ir_graph    *const irg  = get_irn_irg(node);
 285
 286                         if ((offset & 0xFFFFFF00) == 0) {
 287                                 /* attr->am_offs += 0; */
 288                         } else if ((offset & 0xFFFF00FF) == 0) {
 289                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >>  8);
 290                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 291                                 attr->am_offs += 1;
 292                         } else if ((offset & 0xFF00FFFF) == 0) {
 293                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >> 16);
 294                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 295                                 attr->am_offs += 2;
 296                         } else if ((offset & 0x00FFFFFF) == 0) {
 297                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >> 24);
 298                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 299                                 attr->am_offs += 3;
 300                         } else {
 301                                 return;
 302                         }
 303                 } else if (offset < 256) {
 304                         arch_register_t const* const reg = arch_get_irn_register(left);
 305
 306                         if (reg != &ia32_registers[REG_EAX] &&
 307                                         reg != &ia32_registers[REG_EBX] &&
 308                                         reg != &ia32_registers[REG_ECX] &&
 309                                         reg != &ia32_registers[REG_EDX]) {
 310                                 return;
 311                         }
 312                 } else {
 313                         return;
 314                 }
 315
 316                 /* Technically we should build a Test8Bit because of the register
 317                  * constraints, but nobody changes registers at this point anymore. */
 318                 set_ia32_ls_mode(node, mode_Bu);
 319         }
 320 }
 321
 322 /**
 323  * AMD Athlon works faster when RET is not destination of
 324  * conditional jump or directly preceded by other jump instruction.
 325  * Can be avoided by placing a Rep prefix before the return.
 326  */
 327 static void peephole_ia32_Return(ir_node *node)
 328 {
 329         if (!ia32_cg_config.use_pad_return)
 330                 return;
 331
 332         /* check if this return is the first on the block */
 333         sched_foreach_reverse_before(node, irn) {
 334                 switch (get_irn_opcode(irn)) {
 335                 case beo_Start:
 336                         /* ignore no code generated */
 337                         continue;
 338                 case beo_IncSP:
 339                         /* arg, IncSP 0 nodes might occur, ignore these */
 340                         if (be_get_IncSP_offset(irn) == 0)
 341                                 continue;
 342                         return;
 343                 case iro_Phi:
 344                         continue;
 345                 default:
 346                         return;
 347                 }
 348         }
 349
 350         /* ensure, that the 3 byte return is generated */
 351         be_Return_set_emit_pop(node, 1);
 352 }
 353
 354 /* only optimize up to 48 stores behind IncSPs */
 355 #define MAXPUSH_OPTIMIZE    48
 356
 357 /**
 358  * Tries to create Push's from IncSP, Store combinations.
 359  * The Stores are replaced by Push's, the IncSP is modified
 360  * (possibly into IncSP 0, but not removed).
 361  */
 362 static void peephole_IncSP_Store_to_push(ir_node *irn)
 363 {
 364         int       i;
 365         int       maxslot;
 366         ir_node  *node;
 367         ir_node  *stores[MAXPUSH_OPTIMIZE];
 368         ir_node  *block;
 369         ir_graph *irg;
 370         ir_node  *curr_sp;
 371         ir_mode  *spmode;
 372         ir_node  *first_push = NULL;
 373
 374         memset(stores, 0, sizeof(stores));
 375
 376         int inc_ofs = be_get_IncSP_offset(irn);
 377         if (inc_ofs < 4)
 378                 return;
 379
 380         /*
 381          * We first walk the schedule after the IncSP node as long as we find
 382          * suitable Stores that could be transformed to a Push.
 383          * We save them into the stores array which is sorted by the frame offset/4
 384          * attached to the node
 385          */
 386         maxslot = -1;
 387         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 388                 ir_node *mem;
 389                 int offset;
 390                 int storeslot;
 391
 392                 /* it has to be a Store */
 393                 if (!is_ia32_Store(node))
 394                         break;
 395
 396                 /* it has to use our sp value */
 397                 if (get_irn_n(node, n_ia32_base) != irn)
 398                         continue;
 399                 /* Store has to be attached to NoMem */
 400                 mem = get_irn_n(node, n_ia32_mem);
 401                 if (!is_NoMem(mem))
 402                         continue;
 403
 404                 /* unfortunately we can't support the full AMs possible for push at the
 405                  * moment. TODO: fix this */
 406                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 407                         break;
 408
 409                 offset = get_ia32_am_offs_int(node);
 410                 /* we should NEVER access uninitialized stack BELOW the current SP */
 411                 assert(offset >= 0);
 412
 413                 /* storing at half-slots is bad */
 414                 if ((offset & 3) != 0)
 415                         break;
 416
 417                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 418                         continue;
 419                 storeslot = offset >> 2;
 420
 421                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 422                 if (stores[storeslot] != NULL)
 423                         break;
 424
 425                 stores[storeslot] = node;
 426                 if (storeslot > maxslot)
 427                         maxslot = storeslot;
 428         }
 429
 430         curr_sp = irn;
 431
 432         for (i = -1; i < maxslot; ++i) {
 433                 if (stores[i + 1] == NULL)
 434                         break;
 435         }
 436
 437         /* walk through the Stores and create Pushs for them */
 438         block  = get_nodes_block(irn);
 439         spmode = get_irn_mode(irn);
 440         irg    = get_irn_irg(irn);
 441         for (; i >= 0; --i) {
 442                 const arch_register_t *spreg;
 443                 ir_node *push;
 444                 ir_node *val, *mem, *mem_proj;
 445                 ir_node *store = stores[i];
 446                 ir_node *noreg = ia32_new_NoReg_gp(irg);
 447
 448                 val = get_irn_n(store, n_ia32_unary_op);
 449                 mem = get_irn_n(store, n_ia32_mem);
 450                 spreg = arch_get_irn_register(curr_sp);
 451
 452                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg,
 453                                         mem, val, curr_sp);
 454                 copy_mark(store, push);
 455
 456                 if (first_push == NULL)
 457                         first_push = push;
 458
 459                 sched_add_after(skip_Proj(curr_sp), push);
 460
 461                 /* create stackpointer Proj */
 462                 curr_sp = new_r_Proj(push, spmode, pn_ia32_Push_stack);
 463                 arch_set_irn_register(curr_sp, spreg);
 464
 465                 /* create memory Proj */
 466                 mem_proj = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 467
 468                 /* rewire Store Projs */
 469                 foreach_out_edge_safe(store, edge) {
 470                         ir_node *proj = get_edge_src_irn(edge);
 471                         if (!is_Proj(proj))
 472                                 continue;
 473                         switch (get_Proj_proj(proj)) {
 474                         case pn_ia32_Store_M:
 475                                 exchange(proj, mem_proj);
 476                                 break;
 477                         default:
 478                                 panic("unexpected Proj on Store->IncSp");
 479                         }
 480                 }
 481
 482                 /* use the memproj now */
 483                 be_peephole_exchange(store, push);
 484
 485                 inc_ofs -= 4;
 486         }
 487
 488         foreach_out_edge_safe(irn, edge) {
 489                 ir_node *const src = get_edge_src_irn(edge);
 490                 int      const pos = get_edge_src_pos(edge);
 491
 492                 if (src == first_push)
 493                         continue;
 494
 495                 set_irn_n(src, pos, curr_sp);
 496         }
 497
 498         be_set_IncSP_offset(irn, inc_ofs);
 499 }
 500
 501 /**
 502  * Return true if a mode can be stored in the GP register set
 503  */
 504 static inline int mode_needs_gp_reg(ir_mode *mode)
 505 {
 506         if (mode == ia32_mode_fpcw)
 507                 return 0;
 508         if (get_mode_size_bits(mode) > 32)
 509                 return 0;
 510         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 511 }
 512
 513 /**
 514  * Tries to create Pops from Load, IncSP combinations.
 515  * The Loads are replaced by Pops, the IncSP is modified
 516  * (possibly into IncSP 0, but not removed).
 517  */
 518 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 519 {
 520         const arch_register_t *esp = &ia32_registers[REG_ESP];
 521         int      i, maxslot, ofs;
 522         ir_node  *node, *pred_sp, *block;
 523         ir_node  *loads[MAXPUSH_OPTIMIZE];
 524         unsigned regmask = 0;
 525         unsigned copymask = ~0;
 526
 527         memset(loads, 0, sizeof(loads));
 528
 529         int inc_ofs = -be_get_IncSP_offset(irn);
 530         if (inc_ofs < 4)
 531                 return;
 532
 533         /*
 534          * We first walk the schedule before the IncSP node as long as we find
 535          * suitable Loads that could be transformed to a Pop.
 536          * We save them into the stores array which is sorted by the frame offset/4
 537          * attached to the node
 538          */
 539         maxslot = -1;
 540         pred_sp = be_get_IncSP_pred(irn);
 541         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 542                 int offset;
 543                 int loadslot;
 544                 const arch_register_t *sreg, *dreg;
 545
 546                 /* it has to be a Load */
 547                 if (!is_ia32_Load(node)) {
 548                         if (be_is_Copy(node)) {
 549                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 550                                         /* not a GP copy, ignore */
 551                                         continue;
 552                                 }
 553                                 dreg = arch_get_irn_register(node);
 554                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 555                                 if (regmask & copymask & (1 << sreg->index)) {
 556                                         break;
 557                                 }
 558                                 if (regmask & copymask & (1 << dreg->index)) {
 559                                         break;
 560                                 }
 561                                 /* we CAN skip Copies if neither the destination nor the source
 562                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 563                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 564                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 565                                 continue;
 566                         }
 567                         break;
 568                 }
 569
 570                 /* we can handle only GP loads */
 571                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 572                         continue;
 573
 574                 /* it has to use our predecessor sp value */
 575                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 576                         /* it would be ok if this load does not use a Pop result,
 577                          * but we do not check this */
 578                         break;
 579                 }
 580
 581                 /* should have NO index */
 582                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 583                         break;
 584
 585                 offset = get_ia32_am_offs_int(node);
 586                 /* we should NEVER access uninitialized stack BELOW the current SP */
 587                 assert(offset >= 0);
 588
 589                 /* storing at half-slots is bad */
 590                 if ((offset & 3) != 0)
 591                         break;
 592
 593                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 594                         continue;
 595                 /* ignore those outside the possible windows */
 596                 if (offset > inc_ofs - 4)
 597                         continue;
 598                 loadslot = offset >> 2;
 599
 600                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 601                 if (loads[loadslot] != NULL)
 602                         break;
 603
 604                 dreg = arch_get_irn_register_out(node, pn_ia32_Load_res);
 605                 if (regmask & (1 << dreg->index)) {
 606                         /* this register is already used */
 607                         break;
 608                 }
 609                 regmask |= 1 << dreg->index;
 610
 611                 loads[loadslot] = node;
 612                 if (loadslot > maxslot)
 613                         maxslot = loadslot;
 614         }
 615
 616         if (maxslot < 0)
 617                 return;
 618
 619         /* find the first slot */
 620         for (i = maxslot; i >= 0; --i) {
 621                 ir_node *load = loads[i];
 622
 623                 if (load == NULL)
 624                         break;
 625         }
 626
 627         ofs = inc_ofs - (maxslot + 1) * 4;
 628         inc_ofs = (i+1) * 4;
 629
 630         /* create a new IncSP if needed */
 631         block = get_nodes_block(irn);
 632         if (inc_ofs > 0) {
 633                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 634                 sched_add_before(irn, pred_sp);
 635         }
 636
 637         /* walk through the Loads and create Pops for them */
 638         for (++i; i <= maxslot; ++i) {
 639                 ir_node *load = loads[i];
 640                 ir_node *mem, *pop;
 641                 const arch_register_t *reg;
 642
 643                 mem = get_irn_n(load, n_ia32_mem);
 644                 reg = arch_get_irn_register_out(load, pn_ia32_Load_res);
 645
 646                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 647                 arch_set_irn_register_out(pop, pn_ia32_Load_res, reg);
 648
 649                 copy_mark(load, pop);
 650
 651                 /* create stackpointer Proj */
 652                 pred_sp = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 653                 arch_set_irn_register(pred_sp, esp);
 654
 655                 sched_add_before(irn, pop);
 656
 657                 /* rewire now */
 658                 foreach_out_edge_safe(load, edge) {
 659                         ir_node *proj = get_edge_src_irn(edge);
 660
 661                         set_Proj_pred(proj, pop);
 662                 }
 663
 664                 /* we can remove the Load now */
 665                 sched_remove(load);
 666                 kill_node(load);
 667         }
 668
 669         be_set_IncSP_offset(irn, -ofs);
 670         be_set_IncSP_pred(irn, pred_sp);
 671 }
 672
 673
 674 /**
 675  * Find a free GP register if possible, else return NULL.
 676  */
 677 static const arch_register_t *get_free_gp_reg(ir_graph *irg)
 678 {
 679         be_irg_t *birg = be_birg_from_irg(irg);
 680         int i;
 681
 682         for (i = 0; i < N_ia32_gp_REGS; ++i) {
 683                 const arch_register_t *reg = &ia32_reg_classes[CLASS_ia32_gp].regs[i];
 684                 if (!rbitset_is_set(birg->allocatable_regs, reg->global_index))
 685                         continue;
 686
 687                 if (be_peephole_get_value(reg->global_index) == NULL)
 688                         return reg;
 689         }
 690
 691         return NULL;
 692 }
 693
 694 /**
 695  * Creates a Pop instruction before the given schedule point.
 696  *
 697  * @param dbgi        debug info
 698  * @param block       the block
 699  * @param stack       the previous stack value
 700  * @param schedpoint  the new node is added before this node
 701  * @param reg         the register to pop
 702  *
 703  * @return the new stack value
 704  */
 705 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 706                            ir_node *stack, ir_node *schedpoint,
 707                            const arch_register_t *reg)
 708 {
 709         const arch_register_t *esp = &ia32_registers[REG_ESP];
 710         ir_graph *irg = get_irn_irg(block);
 711         ir_node *pop;
 712         ir_node *keep;
 713         ir_node *val;
 714         ir_node *in[1];
 715
 716         pop   = new_bd_ia32_Pop(dbgi, block, get_irg_no_mem(irg), stack);
 717
 718         stack = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 719         arch_set_irn_register(stack, esp);
 720         val   = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_res);
 721         arch_set_irn_register(val, reg);
 722
 723         sched_add_before(schedpoint, pop);
 724
 725         in[0] = val;
 726         keep  = be_new_Keep(block, 1, in);
 727         sched_add_before(schedpoint, keep);
 728
 729         return stack;
 730 }
 731
 732 /**
 733  * Optimize an IncSp by replacing it with Push/Pop.
 734  */
 735 static void peephole_be_IncSP(ir_node *node)
 736 {
 737         const arch_register_t *esp = &ia32_registers[REG_ESP];
 738         const arch_register_t *reg;
 739         dbg_info              *dbgi;
 740         ir_node               *block;
 741         ir_node               *stack;
 742         int                    offset;
 743
 744         /* first optimize incsp->incsp combinations */
 745         node = be_peephole_IncSP_IncSP(node);
 746
 747         /* transform IncSP->Store combinations to Push where possible */
 748         peephole_IncSP_Store_to_push(node);
 749
 750         /* transform Load->IncSP combinations to Pop where possible */
 751         peephole_Load_IncSP_to_pop(node);
 752
 753         if (arch_get_irn_register(node) != esp)
 754                 return;
 755
 756         /* replace IncSP -4 by Pop freereg when possible */
 757         offset = be_get_IncSP_offset(node);
 758         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 759             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 760             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 761             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 762                 return;
 763
 764         if (offset < 0) {
 765                 /* we need a free register for pop */
 766                 reg = get_free_gp_reg(get_irn_irg(node));
 767                 if (reg == NULL)
 768                         return;
 769
 770                 dbgi  = get_irn_dbg_info(node);
 771                 block = get_nodes_block(node);
 772                 stack = be_get_IncSP_pred(node);
 773
 774                 stack = create_pop(dbgi, block, stack, node, reg);
 775
 776                 if (offset == -8) {
 777                         stack = create_pop(dbgi, block, stack, node, reg);
 778                 }
 779         } else {
 780                 dbgi  = get_irn_dbg_info(node);
 781                 block = get_nodes_block(node);
 782                 stack = be_get_IncSP_pred(node);
 783                 stack = new_bd_ia32_PushEax(dbgi, block, stack);
 784                 arch_set_irn_register(stack, esp);
 785                 sched_add_before(node, stack);
 786
 787                 if (offset == +8) {
 788                         stack = new_bd_ia32_PushEax(dbgi, block, stack);
 789                         arch_set_irn_register(stack, esp);
 790                         sched_add_before(node, stack);
 791                 }
 792         }
 793
 794         be_peephole_exchange(node, stack);
 795 }
 796
 797 /**
 798  * Peephole optimisation for ia32_Const's
 799  */
 800 static void peephole_ia32_Const(ir_node *node)
 801 {
 802         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 803         const arch_register_t       *reg;
 804         ir_node                     *block;
 805         dbg_info                    *dbgi;
 806         ir_node                     *xorn;
 807
 808         /* try to transform a mov 0, reg to xor reg reg */
 809         if (attr->offset != 0 || attr->symconst != NULL)
 810                 return;
 811         if (ia32_cg_config.use_mov_0)
 812                 return;
 813         /* xor destroys the flags, so no-one must be using them */
 814         if (be_peephole_get_value(REG_EFLAGS) != NULL)
 815                 return;
 816
 817         reg = arch_get_irn_register(node);
 818         assert(be_peephole_get_reg_value(reg) == NULL);
 819
 820         /* create xor(produceval, produceval) */
 821         block = get_nodes_block(node);
 822         dbgi  = get_irn_dbg_info(node);
 823         xorn  = new_bd_ia32_Xor0(dbgi, block);
 824         arch_set_irn_register(xorn, reg);
 825
 826         sched_add_before(node, xorn);
 827
 828         copy_mark(node, xorn);
 829         be_peephole_exchange(node, xorn);
 830 }
 831
 832 static inline int is_noreg(const ir_node *node)
 833 {
 834         return is_ia32_NoReg_GP(node);
 835 }
 836
 837 ir_node *ia32_immediate_from_long(long val)
 838 {
 839         ir_graph *irg         = current_ir_graph;
 840         ir_node  *start_block = get_irg_start_block(irg);
 841         ir_node  *immediate
 842                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
 843         arch_set_irn_register(immediate, &ia32_registers[REG_GP_NOREG]);
 844
 845         return immediate;
 846 }
 847
 848 static ir_node *create_immediate_from_am(const ir_node *node)
 849 {
 850         ir_node   *block   = get_nodes_block(node);
 851         int        offset  = get_ia32_am_offs_int(node);
 852         int        sc_sign = is_ia32_am_sc_sign(node);
 853         const ia32_attr_t *attr = get_ia32_attr_const(node);
 854         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
 855         ir_entity *entity  = get_ia32_am_sc(node);
 856         ir_node   *res;
 857
 858         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
 859                                     offset);
 860         arch_set_irn_register(res, &ia32_registers[REG_GP_NOREG]);
 861         return res;
 862 }
 863
 864 static int is_am_one(const ir_node *node)
 865 {
 866         int        offset  = get_ia32_am_offs_int(node);
 867         ir_entity *entity  = get_ia32_am_sc(node);
 868
 869         return offset == 1 && entity == NULL;
 870 }
 871
 872 static int is_am_minus_one(const ir_node *node)
 873 {
 874         int        offset  = get_ia32_am_offs_int(node);
 875         ir_entity *entity  = get_ia32_am_sc(node);
 876
 877         return offset == -1 && entity == NULL;
 878 }
 879
 880 /**
 881  * Transforms a LEA into an Add or SHL if possible.
 882  */
 883 static void peephole_ia32_Lea(ir_node *node)
 884 {
 885         ir_node               *base;
 886         ir_node               *index;
 887         const arch_register_t *base_reg;
 888         const arch_register_t *index_reg;
 889         const arch_register_t *out_reg;
 890         int                    scale;
 891         int                    has_immediates;
 892         ir_node               *op1;
 893         ir_node               *op2;
 894         dbg_info              *dbgi;
 895         ir_node               *block;
 896         ir_node               *res;
 897
 898         assert(is_ia32_Lea(node));
 899
 900         /* we can only do this if it is allowed to clobber the flags */
 901         if (be_peephole_get_value(REG_EFLAGS) != NULL)
 902                 return;
 903
 904         base  = get_irn_n(node, n_ia32_Lea_base);
 905         index = get_irn_n(node, n_ia32_Lea_index);
 906
 907         if (is_noreg(base)) {
 908                 base     = NULL;
 909                 base_reg = NULL;
 910         } else {
 911                 base_reg = arch_get_irn_register(base);
 912         }
 913         if (is_noreg(index)) {
 914                 index     = NULL;
 915                 index_reg = NULL;
 916         } else {
 917                 index_reg = arch_get_irn_register(index);
 918         }
 919
 920         if (base == NULL && index == NULL) {
 921                 /* we shouldn't construct these in the first place... */
 922 #ifdef DEBUG_libfirm
 923                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 924 #endif
 925                 return;
 926         }
 927
 928         out_reg = arch_get_irn_register(node);
 929         scale   = get_ia32_am_scale(node);
 930         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 931         /* check if we have immediates values (frame entities should already be
 932          * expressed in the offsets) */
 933         if (get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 934                 has_immediates = 1;
 935         } else {
 936                 has_immediates = 0;
 937         }
 938
 939         /* we can transform leas where the out register is the same as either the
 940          * base or index register back to an Add or Shl */
 941         if (out_reg == base_reg) {
 942                 if (index == NULL) {
 943 #ifdef DEBUG_libfirm
 944                         if (!has_immediates) {
 945                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 946                                            "just a copy\n");
 947                         }
 948 #endif
 949                         op1 = base;
 950                         goto make_add_immediate;
 951                 }
 952                 if (scale == 0 && !has_immediates) {
 953                         op1 = base;
 954                         op2 = index;
 955                         goto make_add;
 956                 }
 957                 /* can't create an add */
 958                 return;
 959         } else if (out_reg == index_reg) {
 960                 if (base == NULL) {
 961                         if (has_immediates && scale == 0) {
 962                                 op1 = index;
 963                                 goto make_add_immediate;
 964                         } else if (!has_immediates && scale > 0) {
 965                                 op1 = index;
 966                                 op2 = ia32_immediate_from_long(scale);
 967                                 goto make_shl;
 968                         } else if (!has_immediates) {
 969 #ifdef DEBUG_libfirm
 970                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 971                                            "just a copy\n");
 972 #endif
 973                         }
 974                 } else if (scale == 0 && !has_immediates) {
 975                         op1 = index;
 976                         op2 = base;
 977                         goto make_add;
 978                 }
 979                 /* can't create an add */
 980                 return;
 981         } else {
 982                 /* can't create an add */
 983                 return;
 984         }
 985
 986 make_add_immediate:
 987         if (ia32_cg_config.use_incdec) {
 988                 if (is_am_one(node)) {
 989                         dbgi  = get_irn_dbg_info(node);
 990                         block = get_nodes_block(node);
 991                         res   = new_bd_ia32_Inc(dbgi, block, op1);
 992                         arch_set_irn_register(res, out_reg);
 993                         goto exchange;
 994                 }
 995                 if (is_am_minus_one(node)) {
 996                         dbgi  = get_irn_dbg_info(node);
 997                         block = get_nodes_block(node);
 998                         res   = new_bd_ia32_Dec(dbgi, block, op1);
 999                         arch_set_irn_register(res, out_reg);
1000                         goto exchange;
1001                 }
1002         }
1003         op2 = create_immediate_from_am(node);
1004
1005 make_add:
1006         dbgi  = get_irn_dbg_info(node);
1007         block = get_nodes_block(node);
1008         ir_graph *irg   = get_irn_irg(node);
1009         ir_node  *noreg = ia32_new_NoReg_gp(irg);
1010         ir_node  *nomem = get_irg_no_mem(irg);
1011         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1012         arch_set_irn_register(res, out_reg);
1013         set_ia32_commutative(res);
1014         goto exchange;
1015
1016 make_shl:
1017         dbgi  = get_irn_dbg_info(node);
1018         block = get_nodes_block(node);
1019         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1020         arch_set_irn_register(res, out_reg);
1021         goto exchange;
1022
1023 exchange:
1024         SET_IA32_ORIG_NODE(res, node);
1025
1026         /* add new ADD/SHL to schedule */
1027         DBG_OPT_LEA2ADD(node, res);
1028
1029         /* exchange the Add and the LEA */
1030         sched_add_before(node, res);
1031         copy_mark(node, res);
1032         be_peephole_exchange(node, res);
1033 }
1034
1035 /**
1036  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1037  */
1038 static void peephole_ia32_Imul_split(ir_node *imul)
1039 {
1040         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1041         const arch_register_t *reg;
1042         ir_node               *res;
1043
1044         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1045                 /* no memory, imm form ignore */
1046                 return;
1047         }
1048         /* we need a free register */
1049         reg = get_free_gp_reg(get_irn_irg(imul));
1050         if (reg == NULL)
1051                 return;
1052
1053         /* fine, we can rebuild it */
1054         res = ia32_turn_back_am(imul);
1055         arch_set_irn_register(res, reg);
1056 }
1057
1058 /**
1059  * Replace xorps r,r and xorpd r,r by pxor r,r
1060  */
1061 static void peephole_ia32_xZero(ir_node *xorn)
1062 {
1063         set_irn_op(xorn, op_ia32_xPzero);
1064 }
1065
1066 /**
1067  * Replace 16bit sign extension from ax to eax by shorter cwtl
1068  */
1069 static void peephole_ia32_Conv_I2I(ir_node *node)
1070 {
1071         const arch_register_t *eax          = &ia32_registers[REG_EAX];
1072         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1073         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1074         dbg_info              *dbgi;
1075         ir_node               *block;
1076         ir_node               *cwtl;
1077
1078         if (get_mode_size_bits(smaller_mode) != 16 ||
1079                         !mode_is_signed(smaller_mode)          ||
1080                         eax != arch_get_irn_register(val)      ||
1081                         eax != arch_get_irn_register_out(node, pn_ia32_Conv_I2I_res))
1082                 return;
1083
1084         dbgi  = get_irn_dbg_info(node);
1085         block = get_nodes_block(node);
1086         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1087         arch_set_irn_register(cwtl, eax);
1088         sched_add_before(node, cwtl);
1089         be_peephole_exchange(node, cwtl);
1090 }
1091
1092 /**
1093  * Register a peephole optimisation function.
1094  */
1095 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1096 {
1097         assert(op->ops.generic == NULL);
1098         op->ops.generic = (op_func)func;
1099 }
1100
1101 /* Perform peephole-optimizations. */
1102 void ia32_peephole_optimization(ir_graph *irg)
1103 {
1104         /* we currently do it in 2 passes because:
1105          *    Lea -> Add could be usefull as flag producer for Test later
1106          */
1107
1108         /* pass 1 */
1109         ir_clear_opcodes_generic_func();
1110         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1111         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1112         if (ia32_cg_config.use_short_sex_eax)
1113                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1114         if (ia32_cg_config.use_pxor)
1115                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1116         if (! ia32_cg_config.use_imul_mem_imm32)
1117                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1118         be_peephole_opt(irg);
1119
1120         /* pass 2 */
1121         ir_clear_opcodes_generic_func();
1122         register_peephole_optimisation(op_ia32_Const, peephole_ia32_Const);
1123         register_peephole_optimisation(op_be_IncSP,   peephole_be_IncSP);
1124         register_peephole_optimisation(op_ia32_Test,  peephole_ia32_Test);
1125         register_peephole_optimisation(op_be_Return,  peephole_ia32_Return);
1126         be_peephole_opt(irg);
1127 }
1128
1129 /**
1130  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1131  * all its Projs are removed as well.
1132  * @param irn  The irn to be removed from schedule
1133  */
1134 static inline void try_kill(ir_node *node)
1135 {
1136         if (get_irn_mode(node) == mode_T) {
1137                 foreach_out_edge_safe(node, edge) {
1138                         ir_node *proj = get_edge_src_irn(edge);
1139                         try_kill(proj);
1140                 }
1141         }
1142
1143         if (get_irn_n_edges(node) != 0)
1144                 return;
1145
1146         if (sched_is_scheduled(node)) {
1147                 sched_remove(node);
1148         }
1149
1150         kill_node(node);
1151 }
1152
1153 static void optimize_conv_store(ir_node *node)
1154 {
1155         ir_node *pred;
1156         ir_node *pred_proj;
1157         ir_mode *conv_mode;
1158         ir_mode *store_mode;
1159
1160         if (!is_ia32_Store(node))
1161                 return;
1162
1163         pred_proj = get_irn_n(node, n_ia32_Store_val);
1164         if (is_Proj(pred_proj)) {
1165                 pred = get_Proj_pred(pred_proj);
1166         } else {
1167                 pred = pred_proj;
1168         }
1169         if (!is_ia32_Conv_I2I(pred))
1170                 return;
1171         if (get_ia32_op_type(pred) != ia32_Normal)
1172                 return;
1173
1174         /* the store only stores the lower bits, so we only need the conv
1175          * it it shrinks the mode */
1176         conv_mode  = get_ia32_ls_mode(pred);
1177         store_mode = get_ia32_ls_mode(node);
1178         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1179                 return;
1180
1181         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Store(Conv) (%+F, %+F)\n", node, pred);
1182         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1183         if (get_irn_n_edges(pred_proj) == 0) {
1184                 kill_node(pred_proj);
1185                 if (pred != pred_proj)
1186                         kill_node(pred);
1187         }
1188 }
1189
1190 static void optimize_load_conv(ir_node *node)
1191 {
1192         ir_node *pred, *predpred;
1193         ir_mode *load_mode;
1194         ir_mode *conv_mode;
1195
1196         if (!is_ia32_Conv_I2I(node))
1197                 return;
1198
1199         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1200         if (!is_Proj(pred))
1201                 return;
1202
1203         predpred = get_Proj_pred(pred);
1204         if (!is_ia32_Load(predpred))
1205                 return;
1206
1207         /* the load is sign extending the upper bits, so we only need the conv
1208          * if it shrinks the mode */
1209         load_mode = get_ia32_ls_mode(predpred);
1210         conv_mode = get_ia32_ls_mode(node);
1211         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1212                 return;
1213
1214         if (get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1215                 /* change the load if it has only 1 user */
1216                 if (get_irn_n_edges(pred) == 1) {
1217                         ir_mode *newmode;
1218                         if (get_mode_sign(conv_mode)) {
1219                                 newmode = find_signed_mode(load_mode);
1220                         } else {
1221                                 newmode = find_unsigned_mode(load_mode);
1222                         }
1223                         assert(newmode != NULL);
1224                         set_ia32_ls_mode(predpred, newmode);
1225                 } else {
1226                         /* otherwise we have to keep the conv */
1227                         return;
1228                 }
1229         }
1230
1231         /* kill the conv */
1232         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Conv(Load) (%+F, %+F)\n", node, predpred);
1233         exchange(node, pred);
1234 }
1235
1236 static void optimize_conv_conv(ir_node *node)
1237 {
1238         ir_node *pred_proj, *pred, *result_conv;
1239         ir_mode *pred_mode, *conv_mode;
1240         int      conv_mode_bits;
1241         int      pred_mode_bits;
1242
1243         if (!is_ia32_Conv_I2I(node))
1244                 return;
1245
1246         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1247         if (is_Proj(pred_proj))
1248                 pred = get_Proj_pred(pred_proj);
1249         else
1250                 pred = pred_proj;
1251
1252         if (!is_ia32_Conv_I2I(pred))
1253                 return;
1254
1255         /* we know that after a conv, the upper bits are sign extended
1256          * so we only need the 2nd conv if it shrinks the mode */
1257         conv_mode      = get_ia32_ls_mode(node);
1258         conv_mode_bits = get_mode_size_bits(conv_mode);
1259         pred_mode      = get_ia32_ls_mode(pred);
1260         pred_mode_bits = get_mode_size_bits(pred_mode);
1261
1262         if (conv_mode_bits == pred_mode_bits
1263                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1264                 result_conv = pred_proj;
1265         } else if (conv_mode_bits <= pred_mode_bits) {
1266                 /* if 2nd conv is smaller then first conv, then we can always take the
1267                  * 2nd conv */
1268                 if (get_irn_n_edges(pred_proj) == 1) {
1269                         result_conv = pred_proj;
1270                         set_ia32_ls_mode(pred, conv_mode);
1271
1272                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1273                         if (get_mode_size_bits(conv_mode) == 8) {
1274                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1275                                 set_irn_op(pred, op_ia32_Conv_I2I);
1276                                 arch_set_irn_register_reqs_in(pred, reqs);
1277                         }
1278                 } else {
1279                         /* we don't want to end up with 2 loads, so we better do nothing */
1280                         if (get_irn_mode(pred) == mode_T) {
1281                                 return;
1282                         }
1283
1284                         result_conv = exact_copy(pred);
1285                         set_ia32_ls_mode(result_conv, conv_mode);
1286
1287                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1288                         if (get_mode_size_bits(conv_mode) == 8) {
1289                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1290                                 set_irn_op(result_conv, op_ia32_Conv_I2I);
1291                                 arch_set_irn_register_reqs_in(result_conv, reqs);
1292                         }
1293                 }
1294         } else {
1295                 /* if both convs have the same sign, then we can take the smaller one */
1296                 if (get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1297                         result_conv = pred_proj;
1298                 } else {
1299                         /* no optimisation possible if smaller conv is sign-extend */
1300                         if (mode_is_signed(pred_mode)) {
1301                                 return;
1302                         }
1303                         /* we can take the smaller conv if it is unsigned */
1304                         result_conv = pred_proj;
1305                 }
1306         }
1307
1308         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Conv(Conv) (%+F, %+F)\n", node, pred);
1309         /* Some user (like Phis) won't be happy if we change the mode. */
1310         set_irn_mode(result_conv, get_irn_mode(node));
1311
1312         /* kill the conv */
1313         exchange(node, result_conv);
1314
1315         if (get_irn_n_edges(pred_proj) == 0) {
1316                 kill_node(pred_proj);
1317                 if (pred != pred_proj)
1318                         kill_node(pred);
1319         }
1320         optimize_conv_conv(result_conv);
1321 }
1322
1323 static void optimize_node(ir_node *node, void *env)
1324 {
1325         (void) env;
1326
1327         optimize_load_conv(node);
1328         optimize_conv_store(node);
1329         optimize_conv_conv(node);
1330 }
1331
1332 /**
1333  * Performs conv and address mode optimization.
1334  */
1335 void ia32_optimize_graph(ir_graph *irg)
1336 {
1337         irg_walk_blkwise_graph(irg, NULL, optimize_node, NULL);
1338 }
1339
1340 void ia32_init_optimize(void)
1341 {
1342         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1343 }