nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "irprog_t.h"
  32 #include "ircons.h"
  33 #include "irtools.h"
  34 #include "firm_types.h"
  35 #include "iredges.h"
  36 #include "tv.h"
  37 #include "irgmod.h"
  38 #include "irgwalk.h"
  39 #include "height.h"
  40 #include "irbitset.h"
  41 #include "irprintf.h"
  42 #include "error.h"
  43
  44 #include "../be_t.h"
  45 #include "../beabi.h"
  46 #include "../benode_t.h"
  47 #include "../besched_t.h"
  48 #include "../bepeephole.h"
  49
  50 #include "ia32_new_nodes.h"
  51 #include "ia32_optimize.h"
  52 #include "bearch_ia32_t.h"
  53 #include "gen_ia32_regalloc_if.h"
  54 #include "ia32_transform.h"
  55 #include "ia32_dbg_stat.h"
  56 #include "ia32_util.h"
  57 #include "ia32_architecture.h"
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static const arch_env_t *arch_env;
  62 static ia32_code_gen_t  *cg;
  63
  64 static void peephole_IncSP_IncSP(ir_node *node);
  65
  66 #if 0
  67 static void peephole_ia32_Store_IncSP_to_push(ir_node *node)
  68 {
  69         ir_node  *base  = get_irn_n(node, n_ia32_Store_base);
  70         ir_node  *index = get_irn_n(node, n_ia32_Store_index);
  71         ir_node  *mem   = get_irn_n(node, n_ia32_Store_mem);
  72         ir_node  *incsp = base;
  73         ir_node  *val;
  74         ir_node  *noreg;
  75         ir_graph *irg;
  76         ir_node  *block;
  77         dbg_info *dbgi;
  78         ir_mode  *mode;
  79         ir_node  *push;
  80         ir_node  *proj;
  81         int       offset;
  82         int       node_offset;
  83
  84         /* nomem inidicates the store doesn't alias with anything else */
  85         if(!is_NoMem(mem))
  86                 return;
  87
  88         /* find an IncSP in front of us, we might have to skip barriers for this */
  89         while(is_Proj(incsp)) {
  90                 ir_node *proj_pred = get_Proj_pred(incsp);
  91                 if(!be_is_Barrier(proj_pred))
  92                         return;
  93                 incsp = get_irn_n(proj_pred, get_Proj_proj(incsp));
  94         }
  95         if(!be_is_IncSP(incsp))
  96                 return;
  97
  98         peephole_IncSP_IncSP(incsp);
  99
 100         /* must be in the same block */
 101         if(get_nodes_block(incsp) != get_nodes_block(node))
 102                 return;
 103
 104         if(!is_ia32_NoReg_GP(index) || get_ia32_am_sc(node) != NULL) {
 105                 panic("Invalid storeAM found (%+F)", node);
 106         }
 107
 108         /* we should be the store to the end of the stackspace */
 109         offset      = be_get_IncSP_offset(incsp);
 110         mode        = get_ia32_ls_mode(node);
 111         node_offset = get_ia32_am_offs_int(node);
 112         if(node_offset != offset - get_mode_size_bytes(mode))
 113                 return;
 114
 115         /* we can use a push instead of the store */
 116         irg   = current_ir_graph;
 117         block = get_nodes_block(node);
 118         dbgi  = get_irn_dbg_info(node);
 119         noreg = ia32_new_NoReg_gp(cg);
 120         base  = be_get_IncSP_pred(incsp);
 121         val   = get_irn_n(node, n_ia32_Store_val);
 122         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, mem, base, val);
 123
 124         proj  = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 125
 126         be_set_IncSP_offset(incsp, offset - get_mode_size_bytes(mode));
 127
 128         sched_add_before(node, push);
 129         sched_remove(node);
 130
 131         be_peephole_before_exchange(node, proj);
 132         exchange(node, proj);
 133         be_peephole_after_exchange(proj);
 134 }
 135
 136 static void peephole_ia32_Store(ir_node *node)
 137 {
 138         peephole_ia32_Store_IncSP_to_push(node);
 139 }
 140 #endif
 141
 142 static int produces_zero_flag(ir_node *node, int pn)
 143 {
 144         ir_node                     *count;
 145         const ia32_immediate_attr_t *imm_attr;
 146
 147         if(!is_ia32_irn(node))
 148                 return 0;
 149
 150         if(pn >= 0) {
 151                 if(pn != pn_ia32_res)
 152                         return 0;
 153         }
 154
 155         switch(get_ia32_irn_opcode(node)) {
 156         case iro_ia32_Add:
 157         case iro_ia32_Adc:
 158         case iro_ia32_And:
 159         case iro_ia32_Or:
 160         case iro_ia32_Xor:
 161         case iro_ia32_Sub:
 162         case iro_ia32_Sbb:
 163         case iro_ia32_Neg:
 164         case iro_ia32_Inc:
 165         case iro_ia32_Dec:
 166                 return 1;
 167
 168         case iro_ia32_ShlD:
 169         case iro_ia32_ShrD:
 170         case iro_ia32_Shl:
 171         case iro_ia32_Shr:
 172         case iro_ia32_Sar:
 173                 assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 174                 assert(n_ia32_Shl_count == n_ia32_Shr_count
 175                                 && n_ia32_Shl_count == n_ia32_Sar_count);
 176                 if(is_ia32_ShlD(node) || is_ia32_ShrD(node)) {
 177                         count = get_irn_n(node, n_ia32_ShlD_count);
 178                 } else {
 179                         count = get_irn_n(node, n_ia32_Shl_count);
 180                 }
 181                 /* when shift count is zero the flags are not affected, so we can only
 182                  * do this for constants != 0 */
 183                 if(!is_ia32_Immediate(count))
 184                         return 0;
 185
 186                 imm_attr = get_ia32_immediate_attr_const(count);
 187                 if(imm_attr->symconst != NULL)
 188                         return 0;
 189                 if((imm_attr->offset & 0x1f) == 0)
 190                         return 0;
 191                 return 1;
 192
 193         default:
 194                 break;
 195         }
 196         return 0;
 197 }
 198
 199 static ir_node *turn_into_mode_t(ir_node *node)
 200 {
 201         ir_node               *block;
 202         ir_node               *res_proj;
 203         ir_node               *new_node;
 204         const arch_register_t *reg;
 205
 206         if(get_irn_mode(node) == mode_T)
 207                 return node;
 208
 209         assert(get_irn_mode(node) == mode_Iu);
 210
 211         new_node = exact_copy(node);
 212         set_irn_mode(new_node, mode_T);
 213
 214         block    = get_nodes_block(new_node);
 215         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 216                               pn_ia32_res);
 217
 218         reg = arch_get_irn_register(arch_env, node);
 219         arch_set_irn_register(arch_env, res_proj, reg);
 220
 221         be_peephole_before_exchange(node, res_proj);
 222         sched_add_before(node, new_node);
 223         sched_remove(node);
 224         exchange(node, res_proj);
 225         be_peephole_after_exchange(res_proj);
 226
 227         return new_node;
 228 }
 229
 230 static void peephole_ia32_Test(ir_node *node)
 231 {
 232         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 233         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 234         ir_node *flags_proj;
 235         ir_node *block;
 236         ir_mode *flags_mode;
 237         int      pn    = -1;
 238         ir_node *schedpoint;
 239         const ir_edge_t       *edge;
 240
 241         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 242                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 243
 244         /* we need a test for 0 */
 245         if(left != right)
 246                 return;
 247
 248         block = get_nodes_block(node);
 249         if(get_nodes_block(left) != block)
 250                 return;
 251
 252         if(is_Proj(left)) {
 253                 pn   = get_Proj_proj(left);
 254                 left = get_Proj_pred(left);
 255         }
 256
 257         /* happens rarely, but if it does code will panic' */
 258         if (is_ia32_Unknown_GP(left))
 259                 return;
 260
 261         /* walk schedule up and abort when we find left or some other node destroys
 262            the flags */
 263         schedpoint = sched_prev(node);
 264         while(schedpoint != left) {
 265                 schedpoint = sched_prev(schedpoint);
 266                 if(arch_irn_is(arch_env, schedpoint, modify_flags))
 267                         return;
 268                 if(schedpoint == block)
 269                         panic("couldn't find left");
 270         }
 271
 272         /* make sure only Lg/Eq tests are used */
 273         foreach_out_edge(node, edge) {
 274                 ir_node *user = get_edge_src_irn(edge);
 275                 int      pnc  = get_ia32_condcode(user);
 276
 277                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 278                         return;
 279                 }
 280         }
 281
 282         if(!produces_zero_flag(left, pn))
 283                 return;
 284
 285         left = turn_into_mode_t(left);
 286
 287         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 288         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 289                                 pn_ia32_flags);
 290         arch_set_irn_register(arch_env, flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 291
 292         assert(get_irn_mode(node) != mode_T);
 293
 294         be_peephole_before_exchange(node, flags_proj);
 295         exchange(node, flags_proj);
 296         sched_remove(node);
 297         be_peephole_after_exchange(flags_proj);
 298 }
 299
 300 // only optimize up to 48 stores behind IncSPs
 301 #define MAXPUSH_OPTIMIZE        48
 302
 303 /**
 304  * Tries to create pushs from IncSP,Store combinations
 305  */
 306 static void peephole_IncSP_Store_to_push(ir_node *irn)
 307 {
 308         int i;
 309         int offset;
 310         ir_node *node;
 311         ir_node *stores[MAXPUSH_OPTIMIZE];
 312         ir_node *block = get_nodes_block(irn);
 313         ir_graph *irg = cg->irg;
 314         ir_node *curr_sp;
 315         ir_mode *spmode = get_irn_mode(irn);
 316
 317         memset(stores, 0, sizeof(stores));
 318
 319         assert(be_is_IncSP(irn));
 320
 321         offset = be_get_IncSP_offset(irn);
 322         if(offset < 4)
 323                 return;
 324
 325         /*
 326          * We first walk the schedule after the IncSP node as long as we find
 327          * suitable stores that could be transformed to a push.
 328          * We save them into the stores array which is sorted by the frame offset/4
 329          * attached to the node
 330          */
 331         for(node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 332                 ir_node *mem;
 333                 int offset;
 334                 int storeslot;
 335
 336                 // it has to be a store
 337                 if(!is_ia32_Store(node))
 338                         break;
 339
 340                 // it has to use our sp value
 341                 if(get_irn_n(node, n_ia32_base) != irn)
 342                         continue;
 343                 // store has to be attached to NoMem
 344                 mem = get_irn_n(node, n_ia32_mem);
 345                 if(!is_NoMem(mem)) {
 346                         continue;
 347                 }
 348
 349                 /* unfortunately we can't support the full AMs possible for push at the
 350                  * moment. TODO: fix this */
 351                 if(get_ia32_am_scale(node) > 0 || !is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 352                         break;
 353
 354                 offset = get_ia32_am_offs_int(node);
 355
 356                 storeslot = offset / 4;
 357                 if(storeslot >= MAXPUSH_OPTIMIZE)
 358                         continue;
 359
 360                 // storing into the same slot twice is bad (and shouldn't happen...)
 361                 if(stores[storeslot] != NULL)
 362                         break;
 363
 364                 // storing at half-slots is bad
 365                 if(offset % 4 != 0)
 366                         break;
 367
 368                 stores[storeslot] = node;
 369         }
 370
 371         curr_sp = be_get_IncSP_pred(irn);
 372
 373         // walk the stores in inverse order and create pushs for them
 374         i = (offset / 4) - 1;
 375         if(i >= MAXPUSH_OPTIMIZE) {
 376                 i = MAXPUSH_OPTIMIZE - 1;
 377         }
 378
 379         for( ; i >= 0; --i) {
 380                 const arch_register_t *spreg;
 381                 ir_node *push;
 382                 ir_node *val, *mem, *mem_proj;
 383                 ir_node *store = stores[i];
 384                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 385
 386                 if(store == NULL || is_Bad(store))
 387                         break;
 388
 389                 val = get_irn_n(store, n_ia32_unary_op);
 390                 mem = get_irn_n(store, n_ia32_mem);
 391                 spreg = arch_get_irn_register(cg->arch_env, curr_sp);
 392
 393                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, curr_sp, val);
 394
 395                 sched_add_before(irn, push);
 396
 397                 // create stackpointer proj
 398                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 399                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
 400
 401                 // create memory proj
 402                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 403
 404                 // use the memproj now
 405                 exchange(store, mem_proj);
 406
 407                 // we can remove the store now
 408                 sched_remove(store);
 409
 410                 offset -= 4;
 411         }
 412
 413         be_set_IncSP_offset(irn, offset);
 414         be_set_IncSP_pred(irn, curr_sp);
 415 }
 416
 417 /**
 418  * Tries to optimize two following IncSP.
 419  */
 420 static void peephole_IncSP_IncSP(ir_node *node)
 421 {
 422         int      pred_offs;
 423         int      curr_offs;
 424         int      offs;
 425         ir_node *pred = be_get_IncSP_pred(node);
 426         ir_node *predpred;
 427
 428         if(!be_is_IncSP(pred))
 429                 return;
 430
 431         if(get_irn_n_edges(pred) > 1)
 432                 return;
 433
 434         pred_offs = be_get_IncSP_offset(pred);
 435         curr_offs = be_get_IncSP_offset(node);
 436
 437         if(pred_offs == BE_STACK_FRAME_SIZE_EXPAND) {
 438                 if(curr_offs != BE_STACK_FRAME_SIZE_SHRINK) {
 439                         return;
 440                 }
 441                 offs = 0;
 442         } else if(pred_offs == BE_STACK_FRAME_SIZE_SHRINK) {
 443                 if(curr_offs != BE_STACK_FRAME_SIZE_EXPAND) {
 444                         return;
 445                 }
 446                 offs = 0;
 447         } else if(curr_offs == BE_STACK_FRAME_SIZE_EXPAND
 448                         || curr_offs == BE_STACK_FRAME_SIZE_SHRINK) {
 449                 return;
 450         } else {
 451                 offs = curr_offs + pred_offs;
 452         }
 453
 454         /* add pred offset to ours and remove pred IncSP */
 455         be_set_IncSP_offset(node, offs);
 456
 457         predpred = be_get_IncSP_pred(pred);
 458         be_peephole_before_exchange(pred, predpred);
 459
 460         /* rewire dependency edges */
 461         edges_reroute_kind(pred, predpred, EDGE_KIND_DEP, current_ir_graph);
 462         be_set_IncSP_pred(node, predpred);
 463         sched_remove(pred);
 464         be_kill_node(pred);
 465
 466         be_peephole_after_exchange(predpred);
 467 }
 468
 469 static const arch_register_t *get_free_gp_reg(void)
 470 {
 471         int i;
 472
 473         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 474                 const arch_register_t *reg = &ia32_gp_regs[i];
 475                 if(arch_register_type_is(reg, ignore))
 476                         continue;
 477
 478                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 479                         return &ia32_gp_regs[i];
 480         }
 481
 482         return NULL;
 483 }
 484
 485 static void peephole_be_IncSP(ir_node *node)
 486 {
 487         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 488         const arch_register_t *reg;
 489         ir_graph              *irg;
 490         dbg_info              *dbgi;
 491         ir_node               *block;
 492         ir_node               *keep;
 493         ir_node               *val;
 494         ir_node               *pop;
 495         ir_node               *noreg;
 496         ir_node               *stack;
 497         int                    offset;
 498
 499         /* first optimize incsp->incsp combinations */
 500         peephole_IncSP_IncSP(node);
 501
 502         /* transform IncSP->Store combinations to Push where possible */
 503         peephole_IncSP_Store_to_push(node);
 504
 505         /* replace IncSP -4 by Pop freereg when possible */
 506         offset = be_get_IncSP_offset(node);
 507         if(offset != -4)
 508                 return;
 509
 510         if(arch_get_irn_register(arch_env, node) != esp)
 511                 return;
 512
 513         reg = get_free_gp_reg();
 514         if(reg == NULL)
 515                 return;
 516
 517         irg   = current_ir_graph;
 518         dbgi  = get_irn_dbg_info(node);
 519         block = get_nodes_block(node);
 520         noreg = ia32_new_NoReg_gp(cg);
 521         stack = be_get_IncSP_pred(node);
 522         pop   = new_rd_ia32_Pop(dbgi, irg, block, noreg, noreg, new_NoMem(), stack);
 523
 524         stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 525         arch_set_irn_register(arch_env, stack, esp);
 526         val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 527         arch_set_irn_register(arch_env, val, reg);
 528
 529         sched_add_before(node, pop);
 530
 531         keep  = sched_next(node);
 532         if(!be_is_Keep(keep)) {
 533                 ir_node *in[1];
 534                 in[0] = val;
 535                 keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 536                 sched_add_before(node, keep);
 537         } else {
 538                 be_Keep_add_node(keep, &ia32_reg_classes[CLASS_ia32_gp], val);
 539         }
 540
 541         be_peephole_before_exchange(node, stack);
 542         sched_remove(node);
 543         exchange(node, stack);
 544         be_peephole_after_exchange(stack);
 545 }
 546
 547 /**
 548  * Peephole optimisation for ia32_Const's
 549  */
 550 static void peephole_ia32_Const(ir_node *node)
 551 {
 552         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 553         const arch_register_t       *reg;
 554         ir_graph                    *irg = current_ir_graph;
 555         ir_node                     *block;
 556         dbg_info                    *dbgi;
 557         ir_node                     *produceval;
 558         ir_node                     *xor;
 559         ir_node                     *noreg;
 560
 561         /* try to transform a mov 0, reg to xor reg reg */
 562         if(attr->offset != 0 || attr->symconst != NULL)
 563                 return;
 564         /* xor destroys the flags, so no-one must be using them */
 565         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 566                 return;
 567
 568         reg = arch_get_irn_register(arch_env, node);
 569         assert(be_peephole_get_reg_value(reg) == NULL);
 570
 571         /* create xor(produceval, produceval) */
 572         block      = get_nodes_block(node);
 573         dbgi       = get_irn_dbg_info(node);
 574         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 575         arch_set_irn_register(arch_env, produceval, reg);
 576
 577         noreg = ia32_new_NoReg_gp(cg);
 578         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 579                                 produceval, produceval);
 580         arch_set_irn_register(arch_env, xor, reg);
 581
 582         sched_add_before(node, produceval);
 583         sched_add_before(node, xor);
 584
 585         be_peephole_before_exchange(node, xor);
 586         exchange(node, xor);
 587         sched_remove(node);
 588         be_peephole_after_exchange(xor);
 589 }
 590
 591 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 592 {
 593         return node == cg->noreg_gp;
 594 }
 595
 596 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
 597 {
 598         ir_graph *irg         = current_ir_graph;
 599         ir_node  *start_block = get_irg_start_block(irg);
 600         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 601                                                       0, val);
 602         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 603
 604         return immediate;
 605 }
 606
 607 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
 608                                          const ir_node *node)
 609 {
 610         ir_graph  *irg     = get_irn_irg(node);
 611         ir_node   *block   = get_nodes_block(node);
 612         int        offset  = get_ia32_am_offs_int(node);
 613         int        sc_sign = is_ia32_am_sc_sign(node);
 614         ir_entity *entity  = get_ia32_am_sc(node);
 615         ir_node   *res;
 616
 617         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 618         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
 619         return res;
 620 }
 621
 622 static int is_am_one(const ir_node *node)
 623 {
 624         int        offset  = get_ia32_am_offs_int(node);
 625         ir_entity *entity  = get_ia32_am_sc(node);
 626
 627         return offset == 1 && entity == NULL;
 628 }
 629
 630 static int is_am_minus_one(const ir_node *node)
 631 {
 632         int        offset  = get_ia32_am_offs_int(node);
 633         ir_entity *entity  = get_ia32_am_sc(node);
 634
 635         return offset == -1 && entity == NULL;
 636 }
 637
 638 /**
 639  * Transforms a LEA into an Add or SHL if possible.
 640  */
 641 static void peephole_ia32_Lea(ir_node *node)
 642 {
 643         const arch_env_t      *arch_env = cg->arch_env;
 644         ir_graph              *irg      = current_ir_graph;
 645         ir_node               *base;
 646         ir_node               *index;
 647         const arch_register_t *base_reg;
 648         const arch_register_t *index_reg;
 649         const arch_register_t *out_reg;
 650         int                    scale;
 651         int                    has_immediates;
 652         ir_node               *op1;
 653         ir_node               *op2;
 654         dbg_info              *dbgi;
 655         ir_node               *block;
 656         ir_node               *res;
 657         ir_node               *noreg;
 658         ir_node               *nomem;
 659
 660         assert(is_ia32_Lea(node));
 661
 662         /* we can only do this if are allowed to globber the flags */
 663         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 664                 return;
 665
 666         base  = get_irn_n(node, n_ia32_Lea_base);
 667         index = get_irn_n(node, n_ia32_Lea_index);
 668
 669         if(is_noreg(cg, base)) {
 670                 base     = NULL;
 671                 base_reg = NULL;
 672         } else {
 673                 base_reg = arch_get_irn_register(arch_env, base);
 674         }
 675         if(is_noreg(cg, index)) {
 676                 index     = NULL;
 677                 index_reg = NULL;
 678         } else {
 679                 index_reg = arch_get_irn_register(arch_env, index);
 680         }
 681
 682         if(base == NULL && index == NULL) {
 683                 /* we shouldn't construct these in the first place... */
 684 #ifdef DEBUG_libfirm
 685                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 686 #endif
 687                 return;
 688         }
 689
 690         out_reg = arch_get_irn_register(arch_env, node);
 691         scale   = get_ia32_am_scale(node);
 692         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 693         /* check if we have immediates values (frame entities should already be
 694          * expressed in the offsets) */
 695         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 696                 has_immediates = 1;
 697         } else {
 698                 has_immediates = 0;
 699         }
 700
 701         /* we can transform leas where the out register is the same as either the
 702          * base or index register back to an Add or Shl */
 703         if(out_reg == base_reg) {
 704                 if(index == NULL) {
 705 #ifdef DEBUG_libfirm
 706                         if(!has_immediates) {
 707                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 708                                            "just a copy\n");
 709                         }
 710 #endif
 711                         op1 = base;
 712                         goto make_add_immediate;
 713                 }
 714                 if(scale == 0 && !has_immediates) {
 715                         op1 = base;
 716                         op2 = index;
 717                         goto make_add;
 718                 }
 719                 /* can't create an add */
 720                 return;
 721         } else if(out_reg == index_reg) {
 722                 if(base == NULL) {
 723                         if(has_immediates && scale == 0) {
 724                                 op1 = index;
 725                                 goto make_add_immediate;
 726                         } else if(!has_immediates && scale > 0) {
 727                                 op1 = index;
 728                                 op2 = create_immediate_from_int(cg, scale);
 729                                 goto make_shl;
 730                         } else if(!has_immediates) {
 731 #ifdef DEBUG_libfirm
 732                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 733                                            "just a copy\n");
 734 #endif
 735                         }
 736                 } else if(scale == 0 && !has_immediates) {
 737                         op1 = index;
 738                         op2 = base;
 739                         goto make_add;
 740                 }
 741                 /* can't create an add */
 742                 return;
 743         } else {
 744                 /* can't create an add */
 745                 return;
 746         }
 747
 748 make_add_immediate:
 749         if(ia32_cg_config.use_incdec) {
 750                 if(is_am_one(node)) {
 751                         dbgi  = get_irn_dbg_info(node);
 752                         block = get_nodes_block(node);
 753                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
 754                         arch_set_irn_register(arch_env, res, out_reg);
 755                         goto exchange;
 756                 }
 757                 if(is_am_minus_one(node)) {
 758                         dbgi  = get_irn_dbg_info(node);
 759                         block = get_nodes_block(node);
 760                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
 761                         arch_set_irn_register(arch_env, res, out_reg);
 762                         goto exchange;
 763                 }
 764         }
 765         op2 = create_immediate_from_am(cg, node);
 766
 767 make_add:
 768         dbgi  = get_irn_dbg_info(node);
 769         block = get_nodes_block(node);
 770         noreg = ia32_new_NoReg_gp(cg);
 771         nomem = new_NoMem();
 772         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
 773         arch_set_irn_register(arch_env, res, out_reg);
 774         set_ia32_commutative(res);
 775         goto exchange;
 776
 777 make_shl:
 778         dbgi  = get_irn_dbg_info(node);
 779         block = get_nodes_block(node);
 780         noreg = ia32_new_NoReg_gp(cg);
 781         nomem = new_NoMem();
 782         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
 783         arch_set_irn_register(arch_env, res, out_reg);
 784         goto exchange;
 785
 786 exchange:
 787         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
 788
 789         /* add new ADD/SHL to schedule */
 790         DBG_OPT_LEA2ADD(node, res);
 791
 792         /* exchange the Add and the LEA */
 793         be_peephole_before_exchange(node, res);
 794         sched_add_before(node, res);
 795         sched_remove(node);
 796         exchange(node, res);
 797         be_peephole_after_exchange(res);
 798 }
 799
 800 /**
 801  * Register a peephole optimisation function.
 802  */
 803 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
 804         assert(op->ops.generic == NULL);
 805         op->ops.generic = (void*) func;
 806 }
 807
 808 /* Perform peephole-optimizations. */
 809 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
 810 {
 811         cg       = new_cg;
 812         arch_env = cg->arch_env;
 813
 814         /* register peephole optimisations */
 815         clear_irp_opcodes_generic_func();
 816         register_peephole_optimisation(op_ia32_Const, peephole_ia32_Const);
 817         //register_peephole_optimisation(op_ia32_Store, peephole_ia32_Store);
 818         register_peephole_optimisation(op_be_IncSP, peephole_be_IncSP);
 819         register_peephole_optimisation(op_ia32_Lea, peephole_ia32_Lea);
 820         register_peephole_optimisation(op_ia32_Test, peephole_ia32_Test);
 821         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
 822
 823         be_peephole_opt(cg->birg);
 824 }
 825
 826 /**
 827  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
 828  * all it's Projs are removed as well.
 829  * @param irn  The irn to be removed from schedule
 830  */
 831 static INLINE void try_kill(ir_node *node)
 832 {
 833         if(get_irn_mode(node) == mode_T) {
 834                 const ir_edge_t *edge, *next;
 835                 foreach_out_edge_safe(node, edge, next) {
 836                         ir_node *proj = get_edge_src_irn(edge);
 837                         try_kill(proj);
 838                 }
 839         }
 840
 841         if(get_irn_n_edges(node) != 0)
 842                 return;
 843
 844         if (sched_is_scheduled(node)) {
 845                 sched_remove(node);
 846         }
 847
 848         be_kill_node(node);
 849 }
 850
 851 static void optimize_conv_store(ir_node *node)
 852 {
 853         ir_node *pred;
 854         ir_node *pred_proj;
 855         ir_mode *conv_mode;
 856         ir_mode *store_mode;
 857
 858         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
 859                 return;
 860
 861         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
 862         pred_proj = get_irn_n(node, n_ia32_Store_val);
 863         if(is_Proj(pred_proj)) {
 864                 pred = get_Proj_pred(pred_proj);
 865         } else {
 866                 pred = pred_proj;
 867         }
 868         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
 869                 return;
 870         if(get_ia32_op_type(pred) != ia32_Normal)
 871                 return;
 872
 873         /* the store only stores the lower bits, so we only need the conv
 874          * it it shrinks the mode */
 875         conv_mode  = get_ia32_ls_mode(pred);
 876         store_mode = get_ia32_ls_mode(node);
 877         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
 878                 return;
 879
 880         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
 881         if(get_irn_n_edges(pred_proj) == 0) {
 882                 be_kill_node(pred_proj);
 883                 if(pred != pred_proj)
 884                         be_kill_node(pred);
 885         }
 886 }
 887
 888 static void optimize_load_conv(ir_node *node)
 889 {
 890         ir_node *pred, *predpred;
 891         ir_mode *load_mode;
 892         ir_mode *conv_mode;
 893
 894         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
 895                 return;
 896
 897         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
 898         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
 899         if(!is_Proj(pred))
 900                 return;
 901
 902         predpred = get_Proj_pred(pred);
 903         if(!is_ia32_Load(predpred))
 904                 return;
 905
 906         /* the load is sign extending the upper bits, so we only need the conv
 907          * if it shrinks the mode */
 908         load_mode = get_ia32_ls_mode(predpred);
 909         conv_mode = get_ia32_ls_mode(node);
 910         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
 911                 return;
 912
 913         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
 914                 /* change the load if it has only 1 user */
 915                 if(get_irn_n_edges(pred) == 1) {
 916                         ir_mode *newmode;
 917                         if(get_mode_sign(conv_mode)) {
 918                                 newmode = find_signed_mode(load_mode);
 919                         } else {
 920                                 newmode = find_unsigned_mode(load_mode);
 921                         }
 922                         assert(newmode != NULL);
 923                         set_ia32_ls_mode(predpred, newmode);
 924                 } else {
 925                         /* otherwise we have to keep the conv */
 926                         return;
 927                 }
 928         }
 929
 930         /* kill the conv */
 931         exchange(node, pred);
 932 }
 933
 934 static void optimize_conv_conv(ir_node *node)
 935 {
 936         ir_node *pred_proj, *pred, *result_conv;
 937         ir_mode *pred_mode, *conv_mode;
 938         int      conv_mode_bits;
 939         int      pred_mode_bits;
 940
 941         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
 942                 return;
 943
 944         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
 945         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
 946         if(is_Proj(pred_proj))
 947                 pred = get_Proj_pred(pred_proj);
 948         else
 949                 pred = pred_proj;
 950
 951         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
 952                 return;
 953
 954         /* we know that after a conv, the upper bits are sign extended
 955          * so we only need the 2nd conv if it shrinks the mode */
 956         conv_mode      = get_ia32_ls_mode(node);
 957         conv_mode_bits = get_mode_size_bits(conv_mode);
 958         pred_mode      = get_ia32_ls_mode(pred);
 959         pred_mode_bits = get_mode_size_bits(pred_mode);
 960
 961         if(conv_mode_bits == pred_mode_bits
 962                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
 963                 result_conv = pred_proj;
 964         } else if(conv_mode_bits <= pred_mode_bits) {
 965                 /* if 2nd conv is smaller then first conv, then we can always take the
 966                  * 2nd conv */
 967                 if(get_irn_n_edges(pred_proj) == 1) {
 968                         result_conv = pred_proj;
 969                         set_ia32_ls_mode(pred, conv_mode);
 970
 971                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
 972                         if (get_mode_size_bits(conv_mode) == 8) {
 973                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
 974                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
 975                         }
 976                 } else {
 977                         /* we don't want to end up with 2 loads, so we better do nothing */
 978                         if(get_irn_mode(pred) == mode_T) {
 979                                 return;
 980                         }
 981
 982                         result_conv = exact_copy(pred);
 983                         set_ia32_ls_mode(result_conv, conv_mode);
 984
 985                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
 986                         if (get_mode_size_bits(conv_mode) == 8) {
 987                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
 988                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
 989                         }
 990                 }
 991         } else {
 992                 /* if both convs have the same sign, then we can take the smaller one */
 993                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
 994                         result_conv = pred_proj;
 995                 } else {
 996                         /* no optimisation possible if smaller conv is sign-extend */
 997                         if(mode_is_signed(pred_mode)) {
 998                                 return;
 999                         }
1000                         /* we can take the smaller conv if it is unsigned */
1001                         result_conv = pred_proj;
1002                 }
1003         }
1004
1005         /* kill the conv */
1006         exchange(node, result_conv);
1007
1008         if(get_irn_n_edges(pred_proj) == 0) {
1009                 be_kill_node(pred_proj);
1010                 if(pred != pred_proj)
1011                         be_kill_node(pred);
1012         }
1013         optimize_conv_conv(result_conv);
1014 }
1015
1016 static void optimize_node(ir_node *node, void *env)
1017 {
1018         (void) env;
1019
1020         optimize_load_conv(node);
1021         optimize_conv_store(node);
1022         optimize_conv_conv(node);
1023 }
1024
1025 /**
1026  * Performs conv and address mode optimization.
1027  */
1028 void ia32_optimize_graph(ia32_code_gen_t *cg)
1029 {
1030         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1031
1032         if (cg->dump)
1033                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1034 }
1035
1036 void ia32_init_optimize(void)
1037 {
1038         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1039 }