nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "irprog_t.h"
  32 #include "ircons.h"
  33 #include "irtools.h"
  34 #include "firm_types.h"
  35 #include "iredges.h"
  36 #include "tv.h"
  37 #include "irgmod.h"
  38 #include "irgwalk.h"
  39 #include "height.h"
  40 #include "irbitset.h"
  41 #include "irprintf.h"
  42 #include "error.h"
  43
  44 #include "../be_t.h"
  45 #include "../beabi.h"
  46 #include "../benode_t.h"
  47 #include "../besched_t.h"
  48 #include "../bepeephole.h"
  49
  50 #include "ia32_new_nodes.h"
  51 #include "ia32_optimize.h"
  52 #include "bearch_ia32_t.h"
  53 #include "gen_ia32_regalloc_if.h"
  54 #include "ia32_transform.h"
  55 #include "ia32_dbg_stat.h"
  56 #include "ia32_util.h"
  57 #include "ia32_architecture.h"
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static const arch_env_t *arch_env;
  62 static ia32_code_gen_t  *cg;
  63
  64 static void peephole_IncSP_IncSP(ir_node *node);
  65
  66 #if 0
  67 static void peephole_ia32_Store_IncSP_to_push(ir_node *node)
  68 {
  69         ir_node  *base  = get_irn_n(node, n_ia32_Store_base);
  70         ir_node  *index = get_irn_n(node, n_ia32_Store_index);
  71         ir_node  *mem   = get_irn_n(node, n_ia32_Store_mem);
  72         ir_node  *incsp = base;
  73         ir_node  *val;
  74         ir_node  *noreg;
  75         ir_graph *irg;
  76         ir_node  *block;
  77         dbg_info *dbgi;
  78         ir_mode  *mode;
  79         ir_node  *push;
  80         ir_node  *proj;
  81         int       offset;
  82         int       node_offset;
  83
  84         /* nomem inidicates the store doesn't alias with anything else */
  85         if(!is_NoMem(mem))
  86                 return;
  87
  88         /* find an IncSP in front of us, we might have to skip barriers for this */
  89         while(is_Proj(incsp)) {
  90                 ir_node *proj_pred = get_Proj_pred(incsp);
  91                 if(!be_is_Barrier(proj_pred))
  92                         return;
  93                 incsp = get_irn_n(proj_pred, get_Proj_proj(incsp));
  94         }
  95         if(!be_is_IncSP(incsp))
  96                 return;
  97
  98         peephole_IncSP_IncSP(incsp);
  99
 100         /* must be in the same block */
 101         if(get_nodes_block(incsp) != get_nodes_block(node))
 102                 return;
 103
 104         if(!is_ia32_NoReg_GP(index) || get_ia32_am_sc(node) != NULL) {
 105                 panic("Invalid storeAM found (%+F)", node);
 106         }
 107
 108         /* we should be the store to the end of the stackspace */
 109         offset      = be_get_IncSP_offset(incsp);
 110         mode        = get_ia32_ls_mode(node);
 111         node_offset = get_ia32_am_offs_int(node);
 112         if(node_offset != offset - get_mode_size_bytes(mode))
 113                 return;
 114
 115         /* we can use a push instead of the store */
 116         irg   = current_ir_graph;
 117         block = get_nodes_block(node);
 118         dbgi  = get_irn_dbg_info(node);
 119         noreg = ia32_new_NoReg_gp(cg);
 120         base  = be_get_IncSP_pred(incsp);
 121         val   = get_irn_n(node, n_ia32_Store_val);
 122         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, mem, val, base);
 123
 124         proj  = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 125
 126         be_set_IncSP_offset(incsp, offset - get_mode_size_bytes(mode));
 127
 128         sched_add_before(node, push);
 129         sched_remove(node);
 130
 131         be_peephole_before_exchange(node, proj);
 132         exchange(node, proj);
 133         be_peephole_after_exchange(proj);
 134 }
 135
 136 static void peephole_ia32_Store(ir_node *node)
 137 {
 138         peephole_ia32_Store_IncSP_to_push(node);
 139 }
 140 #endif
 141
 142 static int produces_zero_flag(ir_node *node, int pn)
 143 {
 144         ir_node                     *count;
 145         const ia32_immediate_attr_t *imm_attr;
 146
 147         if(!is_ia32_irn(node))
 148                 return 0;
 149
 150         if(pn >= 0) {
 151                 if(pn != pn_ia32_res)
 152                         return 0;
 153         }
 154
 155         switch(get_ia32_irn_opcode(node)) {
 156         case iro_ia32_Add:
 157         case iro_ia32_Adc:
 158         case iro_ia32_And:
 159         case iro_ia32_Or:
 160         case iro_ia32_Xor:
 161         case iro_ia32_Sub:
 162         case iro_ia32_Sbb:
 163         case iro_ia32_Neg:
 164         case iro_ia32_Inc:
 165         case iro_ia32_Dec:
 166                 return 1;
 167
 168         case iro_ia32_ShlD:
 169         case iro_ia32_ShrD:
 170         case iro_ia32_Shl:
 171         case iro_ia32_Shr:
 172         case iro_ia32_Sar:
 173                 assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 174                 assert(n_ia32_Shl_count == n_ia32_Shr_count
 175                                 && n_ia32_Shl_count == n_ia32_Sar_count);
 176                 if(is_ia32_ShlD(node) || is_ia32_ShrD(node)) {
 177                         count = get_irn_n(node, n_ia32_ShlD_count);
 178                 } else {
 179                         count = get_irn_n(node, n_ia32_Shl_count);
 180                 }
 181                 /* when shift count is zero the flags are not affected, so we can only
 182                  * do this for constants != 0 */
 183                 if(!is_ia32_Immediate(count))
 184                         return 0;
 185
 186                 imm_attr = get_ia32_immediate_attr_const(count);
 187                 if(imm_attr->symconst != NULL)
 188                         return 0;
 189                 if((imm_attr->offset & 0x1f) == 0)
 190                         return 0;
 191                 return 1;
 192
 193         default:
 194                 break;
 195         }
 196         return 0;
 197 }
 198
 199 static ir_node *turn_into_mode_t(ir_node *node)
 200 {
 201         ir_node               *block;
 202         ir_node               *res_proj;
 203         ir_node               *new_node;
 204         const arch_register_t *reg;
 205
 206         if(get_irn_mode(node) == mode_T)
 207                 return node;
 208
 209         assert(get_irn_mode(node) == mode_Iu);
 210
 211         new_node = exact_copy(node);
 212         set_irn_mode(new_node, mode_T);
 213
 214         block    = get_nodes_block(new_node);
 215         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 216                               pn_ia32_res);
 217
 218         reg = arch_get_irn_register(arch_env, node);
 219         arch_set_irn_register(arch_env, res_proj, reg);
 220
 221         be_peephole_before_exchange(node, res_proj);
 222         sched_add_before(node, new_node);
 223         sched_remove(node);
 224         exchange(node, res_proj);
 225         be_peephole_after_exchange(res_proj);
 226
 227         return new_node;
 228 }
 229
 230 static void peephole_ia32_Test(ir_node *node)
 231 {
 232         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 233         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 234         ir_node *flags_proj;
 235         ir_node *block;
 236         ir_mode *flags_mode;
 237         int      pn    = -1;
 238         ir_node *schedpoint;
 239         const ir_edge_t       *edge;
 240
 241         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 242                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 243
 244         /* we need a test for 0 */
 245         if(left != right)
 246                 return;
 247
 248         block = get_nodes_block(node);
 249         if(get_nodes_block(left) != block)
 250                 return;
 251
 252         if(is_Proj(left)) {
 253                 pn   = get_Proj_proj(left);
 254                 left = get_Proj_pred(left);
 255         }
 256
 257         /* happens rarely, but if it does code will panic' */
 258         if (is_ia32_Unknown_GP(left))
 259                 return;
 260
 261         /* walk schedule up and abort when we find left or some other node destroys
 262            the flags */
 263         schedpoint = sched_prev(node);
 264         while(schedpoint != left) {
 265                 schedpoint = sched_prev(schedpoint);
 266                 if(arch_irn_is(arch_env, schedpoint, modify_flags))
 267                         return;
 268                 if(schedpoint == block)
 269                         panic("couldn't find left");
 270         }
 271
 272         /* make sure only Lg/Eq tests are used */
 273         foreach_out_edge(node, edge) {
 274                 ir_node *user = get_edge_src_irn(edge);
 275                 int      pnc  = get_ia32_condcode(user);
 276
 277                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 278                         return;
 279                 }
 280         }
 281
 282         if(!produces_zero_flag(left, pn))
 283                 return;
 284
 285         left = turn_into_mode_t(left);
 286
 287         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 288         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 289                                 pn_ia32_flags);
 290         arch_set_irn_register(arch_env, flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 291
 292         assert(get_irn_mode(node) != mode_T);
 293
 294         be_peephole_before_exchange(node, flags_proj);
 295         exchange(node, flags_proj);
 296         sched_remove(node);
 297         be_peephole_after_exchange(flags_proj);
 298 }
 299
 300 /**
 301  * AMD Athlon works faster when RET is not destination of
 302  * conditional jump or directly preceded by other jump instruction.
 303  * Can be avoided by placing a Rep prefix before the return.
 304  */
 305 static void peephole_ia32_Return(ir_node *node) {
 306         ir_node *block, *irn;
 307
 308         if (!ia32_cg_config.use_pad_return)
 309                 return;
 310
 311         block = get_nodes_block(node);
 312
 313         if (get_Block_n_cfgpreds(block) == 1) {
 314                 ir_node *pred = get_Block_cfgpred(block, 0);
 315
 316                 if (is_Jmp(pred)) {
 317                         /* The block of the return has only one predecessor,
 318                            which jumps directly to this block.
 319                            This jump will be encoded as a fall through, so we
 320                            ignore it here.
 321                            However, the predecessor might be empty, so it must be
 322                            ensured that empty blocks are gone away ... */
 323                         return;
 324                 }
 325         }
 326
 327         /* check if this return is the first on the block */
 328         sched_foreach_reverse_from(node, irn) {
 329                 switch (get_irn_opcode(irn)) {
 330                 case beo_Return:
 331                         /* the return node itself, ignore */
 332                         continue;
 333                 case beo_Barrier:
 334                         /* ignore the barrier, no code generated */
 335                         continue;
 336                 case beo_IncSP:
 337                         /* arg, IncSP 0 nodes might occur, ignore these */
 338                         if (be_get_IncSP_offset(irn) == 0)
 339                                 continue;
 340                         return;
 341                 case iro_Phi:
 342                         continue;
 343                 default:
 344                         return;
 345                 }
 346         }
 347         /* yep, return is the first real instruction in this block */
 348 #if 0
 349         {
 350                 /* add an rep prefix to the return */
 351                 ir_node *rep = new_rd_ia32_RepPrefix(get_irn_dbg_info(node), current_ir_graph, block);
 352                 keep_alive(rep);
 353                 sched_add_before(node, rep);
 354         }
 355 #else
 356         /* ensure, that the 3 byte return is generated */
 357         be_Return_set_emit_pop(node, 1);
 358 #endif
 359 }
 360
 361 /* only optimize up to 48 stores behind IncSPs */
 362 #define MAXPUSH_OPTIMIZE        48
 363
 364 /**
 365  * Tries to create pushs from IncSP,Store combinations.
 366  * The Stores are replaced by Push's, the IncSP is modified
 367  * (possibly into IncSP 0, but not removed).
 368  */
 369 static void peephole_IncSP_Store_to_push(ir_node *irn)
 370 {
 371         int i;
 372         int offset;
 373         ir_node *node;
 374         ir_node *stores[MAXPUSH_OPTIMIZE];
 375         ir_node *block = get_nodes_block(irn);
 376         ir_graph *irg = cg->irg;
 377         ir_node *curr_sp;
 378         ir_mode *spmode = get_irn_mode(irn);
 379
 380         memset(stores, 0, sizeof(stores));
 381
 382         assert(be_is_IncSP(irn));
 383
 384         offset = be_get_IncSP_offset(irn);
 385         if (offset < 4)
 386                 return;
 387
 388         /*
 389          * We first walk the schedule after the IncSP node as long as we find
 390          * suitable stores that could be transformed to a push.
 391          * We save them into the stores array which is sorted by the frame offset/4
 392          * attached to the node
 393          */
 394         for(node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 395                 ir_node *mem;
 396                 int offset;
 397                 int storeslot;
 398
 399                 // it has to be a store
 400                 if(!is_ia32_Store(node))
 401                         break;
 402
 403                 // it has to use our sp value
 404                 if(get_irn_n(node, n_ia32_base) != irn)
 405                         continue;
 406                 // store has to be attached to NoMem
 407                 mem = get_irn_n(node, n_ia32_mem);
 408                 if(!is_NoMem(mem)) {
 409                         continue;
 410                 }
 411
 412                 /* unfortunately we can't support the full AMs possible for push at the
 413                  * moment. TODO: fix this */
 414                 if(get_ia32_am_scale(node) > 0 || !is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 415                         break;
 416
 417                 offset = get_ia32_am_offs_int(node);
 418
 419                 storeslot = offset / 4;
 420                 if(storeslot >= MAXPUSH_OPTIMIZE)
 421                         continue;
 422
 423                 // storing into the same slot twice is bad (and shouldn't happen...)
 424                 if(stores[storeslot] != NULL)
 425                         break;
 426
 427                 // storing at half-slots is bad
 428                 if(offset % 4 != 0)
 429                         break;
 430
 431                 stores[storeslot] = node;
 432         }
 433
 434         curr_sp = be_get_IncSP_pred(irn);
 435
 436         // walk the stores in inverse order and create pushs for them
 437         i = (offset / 4) - 1;
 438         if(i >= MAXPUSH_OPTIMIZE) {
 439                 i = MAXPUSH_OPTIMIZE - 1;
 440         }
 441
 442         for( ; i >= 0; --i) {
 443                 const arch_register_t *spreg;
 444                 ir_node *push;
 445                 ir_node *val, *mem, *mem_proj;
 446                 ir_node *store = stores[i];
 447                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 448
 449                 if(store == NULL || is_Bad(store))
 450                         break;
 451
 452                 val = get_irn_n(store, n_ia32_unary_op);
 453                 mem = get_irn_n(store, n_ia32_mem);
 454                 spreg = arch_get_irn_register(cg->arch_env, curr_sp);
 455
 456                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, val, curr_sp);
 457
 458                 sched_add_before(irn, push);
 459
 460                 // create stackpointer proj
 461                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 462                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
 463
 464                 // create memory proj
 465                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 466
 467                 // use the memproj now
 468                 exchange(store, mem_proj);
 469
 470                 // we can remove the store now
 471                 sched_remove(store);
 472
 473                 offset -= 4;
 474         }
 475
 476         be_set_IncSP_offset(irn, offset);
 477         be_set_IncSP_pred(irn, curr_sp);
 478 }
 479
 480 /**
 481  * Find a free GP register if possible, else return NULL.
 482  */
 483 static const arch_register_t *get_free_gp_reg(void)
 484 {
 485         int i;
 486
 487         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 488                 const arch_register_t *reg = &ia32_gp_regs[i];
 489                 if(arch_register_type_is(reg, ignore))
 490                         continue;
 491
 492                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 493                         return &ia32_gp_regs[i];
 494         }
 495
 496         return NULL;
 497 }
 498
 499 /**
 500  * Creates a Pop instruction before the given schedule point.
 501  *
 502  * @param dbgi        debug info
 503  * @param irg         the graph
 504  * @param block       the block
 505  * @param stack       the previous stack value
 506  * @param schedpoint  the new node is added before this node
 507  * @param reg         the register to pop
 508  *
 509  * @return the new stack value
 510  */
 511 static ir_node *create_pop(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 512                            ir_node *stack, ir_node *schedpoint,
 513                            const arch_register_t *reg)
 514 {
 515         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 516         ir_node *pop;
 517         ir_node *keep;
 518         ir_node *val;
 519         ir_node *in[1];
 520
 521         pop   = new_rd_ia32_Pop(dbgi, irg, block, new_NoMem(), stack);
 522
 523         stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 524         arch_set_irn_register(arch_env, stack, esp);
 525         val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 526         arch_set_irn_register(arch_env, val, reg);
 527
 528         sched_add_before(schedpoint, pop);
 529
 530         in[0] = val;
 531         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 532         sched_add_before(schedpoint, keep);
 533
 534         return stack;
 535 }
 536
 537 /**
 538  * Creates a Push instruction before the given schedule point.
 539  *
 540  * @param dbgi        debug info
 541  * @param irg         the graph
 542  * @param block       the block
 543  * @param stack       the previous stack value
 544  * @param schedpoint  the new node is added before this node
 545  * @param reg         the register to pop
 546  *
 547  * @return the new stack value
 548  */
 549 static ir_node *create_push(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 550                             ir_node *stack, ir_node *schedpoint,
 551                             const arch_register_t *reg)
 552 {
 553         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 554         ir_node *noreg, *nomem, *push, *val;
 555
 556         val  = new_rd_ia32_ProduceVal(NULL, irg, block);
 557         arch_set_irn_register(arch_env, val, reg);
 558         sched_add_before(schedpoint, val);
 559
 560         noreg = ia32_new_NoReg_gp(cg);
 561         nomem = get_irg_no_mem(irg);
 562         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, nomem, val, stack);
 563         sched_add_before(schedpoint, push);
 564
 565         stack = new_r_Proj(irg, block, push, mode_Iu, pn_ia32_Push_stack);
 566         arch_set_irn_register(arch_env, stack, esp);
 567
 568         return stack;
 569 }
 570
 571 /**
 572  * Optimize an IncSp by replacing it with push/pop
 573  */
 574 static void peephole_be_IncSP(ir_node *node)
 575 {
 576         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 577         const arch_register_t *reg;
 578         ir_graph              *irg = current_ir_graph;
 579         dbg_info              *dbgi;
 580         ir_node               *block;
 581         ir_node               *stack;
 582         int                    offset;
 583
 584         /* first optimize incsp->incsp combinations */
 585         be_peephole_IncSP_IncSP(node);
 586
 587         /* transform IncSP->Store combinations to Push where possible */
 588         peephole_IncSP_Store_to_push(node);
 589
 590         if (arch_get_irn_register(arch_env, node) != esp)
 591                 return;
 592
 593         /* replace IncSP -4 by Pop freereg when possible */
 594         offset = be_get_IncSP_offset(node);
 595         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 596             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 597             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 598             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 599                 return;
 600
 601         if (offset < 0) {
 602                 /* we need a free register for pop */
 603                 reg = get_free_gp_reg();
 604                 if (reg == NULL)
 605                         return;
 606
 607                 dbgi  = get_irn_dbg_info(node);
 608                 block = get_nodes_block(node);
 609                 stack = be_get_IncSP_pred(node);
 610
 611                 stack = create_pop(dbgi, irg, block, stack, node, reg);
 612
 613                 if (offset == -8) {
 614                         stack = create_pop(dbgi, irg, block, stack, node, reg);
 615                 }
 616         } else {
 617                 dbgi  = get_irn_dbg_info(node);
 618                 block = get_nodes_block(node);
 619                 stack = be_get_IncSP_pred(node);
 620                 reg   = &ia32_gp_regs[REG_EAX];
 621
 622                 stack = create_push(dbgi, irg, block, stack, node, reg);
 623
 624                 if (offset == +8) {
 625                         stack = create_push(dbgi, irg, block, stack, node, reg);
 626                 }
 627         }
 628
 629         be_peephole_before_exchange(node, stack);
 630         sched_remove(node);
 631         exchange(node, stack);
 632         be_peephole_after_exchange(stack);
 633 }
 634
 635 /**
 636  * Peephole optimisation for ia32_Const's
 637  */
 638 static void peephole_ia32_Const(ir_node *node)
 639 {
 640         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 641         const arch_register_t       *reg;
 642         ir_graph                    *irg = current_ir_graph;
 643         ir_node                     *block;
 644         dbg_info                    *dbgi;
 645         ir_node                     *produceval;
 646         ir_node                     *xor;
 647         ir_node                     *noreg;
 648
 649         /* try to transform a mov 0, reg to xor reg reg */
 650         if (attr->offset != 0 || attr->symconst != NULL)
 651                 return;
 652         if (ia32_cg_config.use_mov_0)
 653                 return;
 654         /* xor destroys the flags, so no-one must be using them */
 655         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 656                 return;
 657
 658         reg = arch_get_irn_register(arch_env, node);
 659         assert(be_peephole_get_reg_value(reg) == NULL);
 660
 661         /* create xor(produceval, produceval) */
 662         block      = get_nodes_block(node);
 663         dbgi       = get_irn_dbg_info(node);
 664         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 665         arch_set_irn_register(arch_env, produceval, reg);
 666
 667         noreg = ia32_new_NoReg_gp(cg);
 668         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 669                                 produceval, produceval);
 670         arch_set_irn_register(arch_env, xor, reg);
 671
 672         sched_add_before(node, produceval);
 673         sched_add_before(node, xor);
 674
 675         be_peephole_before_exchange(node, xor);
 676         exchange(node, xor);
 677         sched_remove(node);
 678         be_peephole_after_exchange(xor);
 679 }
 680
 681 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 682 {
 683         return node == cg->noreg_gp;
 684 }
 685
 686 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
 687 {
 688         ir_graph *irg         = current_ir_graph;
 689         ir_node  *start_block = get_irg_start_block(irg);
 690         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 691                                                       0, val);
 692         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 693
 694         return immediate;
 695 }
 696
 697 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
 698                                          const ir_node *node)
 699 {
 700         ir_graph  *irg     = get_irn_irg(node);
 701         ir_node   *block   = get_nodes_block(node);
 702         int        offset  = get_ia32_am_offs_int(node);
 703         int        sc_sign = is_ia32_am_sc_sign(node);
 704         ir_entity *entity  = get_ia32_am_sc(node);
 705         ir_node   *res;
 706
 707         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 708         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
 709         return res;
 710 }
 711
 712 static int is_am_one(const ir_node *node)
 713 {
 714         int        offset  = get_ia32_am_offs_int(node);
 715         ir_entity *entity  = get_ia32_am_sc(node);
 716
 717         return offset == 1 && entity == NULL;
 718 }
 719
 720 static int is_am_minus_one(const ir_node *node)
 721 {
 722         int        offset  = get_ia32_am_offs_int(node);
 723         ir_entity *entity  = get_ia32_am_sc(node);
 724
 725         return offset == -1 && entity == NULL;
 726 }
 727
 728 /**
 729  * Transforms a LEA into an Add or SHL if possible.
 730  */
 731 static void peephole_ia32_Lea(ir_node *node)
 732 {
 733         const arch_env_t      *arch_env = cg->arch_env;
 734         ir_graph              *irg      = current_ir_graph;
 735         ir_node               *base;
 736         ir_node               *index;
 737         const arch_register_t *base_reg;
 738         const arch_register_t *index_reg;
 739         const arch_register_t *out_reg;
 740         int                    scale;
 741         int                    has_immediates;
 742         ir_node               *op1;
 743         ir_node               *op2;
 744         dbg_info              *dbgi;
 745         ir_node               *block;
 746         ir_node               *res;
 747         ir_node               *noreg;
 748         ir_node               *nomem;
 749
 750         assert(is_ia32_Lea(node));
 751
 752         /* we can only do this if are allowed to globber the flags */
 753         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 754                 return;
 755
 756         base  = get_irn_n(node, n_ia32_Lea_base);
 757         index = get_irn_n(node, n_ia32_Lea_index);
 758
 759         if(is_noreg(cg, base)) {
 760                 base     = NULL;
 761                 base_reg = NULL;
 762         } else {
 763                 base_reg = arch_get_irn_register(arch_env, base);
 764         }
 765         if(is_noreg(cg, index)) {
 766                 index     = NULL;
 767                 index_reg = NULL;
 768         } else {
 769                 index_reg = arch_get_irn_register(arch_env, index);
 770         }
 771
 772         if(base == NULL && index == NULL) {
 773                 /* we shouldn't construct these in the first place... */
 774 #ifdef DEBUG_libfirm
 775                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 776 #endif
 777                 return;
 778         }
 779
 780         out_reg = arch_get_irn_register(arch_env, node);
 781         scale   = get_ia32_am_scale(node);
 782         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 783         /* check if we have immediates values (frame entities should already be
 784          * expressed in the offsets) */
 785         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 786                 has_immediates = 1;
 787         } else {
 788                 has_immediates = 0;
 789         }
 790
 791         /* we can transform leas where the out register is the same as either the
 792          * base or index register back to an Add or Shl */
 793         if(out_reg == base_reg) {
 794                 if(index == NULL) {
 795 #ifdef DEBUG_libfirm
 796                         if(!has_immediates) {
 797                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 798                                            "just a copy\n");
 799                         }
 800 #endif
 801                         op1 = base;
 802                         goto make_add_immediate;
 803                 }
 804                 if(scale == 0 && !has_immediates) {
 805                         op1 = base;
 806                         op2 = index;
 807                         goto make_add;
 808                 }
 809                 /* can't create an add */
 810                 return;
 811         } else if(out_reg == index_reg) {
 812                 if(base == NULL) {
 813                         if(has_immediates && scale == 0) {
 814                                 op1 = index;
 815                                 goto make_add_immediate;
 816                         } else if(!has_immediates && scale > 0) {
 817                                 op1 = index;
 818                                 op2 = create_immediate_from_int(cg, scale);
 819                                 goto make_shl;
 820                         } else if(!has_immediates) {
 821 #ifdef DEBUG_libfirm
 822                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 823                                            "just a copy\n");
 824 #endif
 825                         }
 826                 } else if(scale == 0 && !has_immediates) {
 827                         op1 = index;
 828                         op2 = base;
 829                         goto make_add;
 830                 }
 831                 /* can't create an add */
 832                 return;
 833         } else {
 834                 /* can't create an add */
 835                 return;
 836         }
 837
 838 make_add_immediate:
 839         if(ia32_cg_config.use_incdec) {
 840                 if(is_am_one(node)) {
 841                         dbgi  = get_irn_dbg_info(node);
 842                         block = get_nodes_block(node);
 843                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
 844                         arch_set_irn_register(arch_env, res, out_reg);
 845                         goto exchange;
 846                 }
 847                 if(is_am_minus_one(node)) {
 848                         dbgi  = get_irn_dbg_info(node);
 849                         block = get_nodes_block(node);
 850                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
 851                         arch_set_irn_register(arch_env, res, out_reg);
 852                         goto exchange;
 853                 }
 854         }
 855         op2 = create_immediate_from_am(cg, node);
 856
 857 make_add:
 858         dbgi  = get_irn_dbg_info(node);
 859         block = get_nodes_block(node);
 860         noreg = ia32_new_NoReg_gp(cg);
 861         nomem = new_NoMem();
 862         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
 863         arch_set_irn_register(arch_env, res, out_reg);
 864         set_ia32_commutative(res);
 865         goto exchange;
 866
 867 make_shl:
 868         dbgi  = get_irn_dbg_info(node);
 869         block = get_nodes_block(node);
 870         noreg = ia32_new_NoReg_gp(cg);
 871         nomem = new_NoMem();
 872         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
 873         arch_set_irn_register(arch_env, res, out_reg);
 874         goto exchange;
 875
 876 exchange:
 877         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
 878
 879         /* add new ADD/SHL to schedule */
 880         DBG_OPT_LEA2ADD(node, res);
 881
 882         /* exchange the Add and the LEA */
 883         be_peephole_before_exchange(node, res);
 884         sched_add_before(node, res);
 885         sched_remove(node);
 886         exchange(node, res);
 887         be_peephole_after_exchange(res);
 888 }
 889
 890 /**
 891  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
 892  */
 893 static void peephole_ia32_Imul_split(ir_node *imul) {
 894         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
 895         const arch_register_t *reg;
 896         ir_node               *load, *block, *base, *index, *mem, *res, *noreg;
 897         dbg_info              *dbgi;
 898         ir_graph              *irg;
 899
 900         if (! is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
 901                 /* no memory, imm form ignore */
 902                 return;
 903         }
 904         /* we need a free register */
 905         reg = get_free_gp_reg();
 906         if (reg == NULL)
 907                 return;
 908
 909         /* fine, we can rebuild it */
 910         dbgi  = get_irn_dbg_info(imul);
 911         block = get_nodes_block(imul);
 912         irg   = current_ir_graph;
 913         base  = get_irn_n(imul, n_ia32_IMul_base);
 914         index = get_irn_n(imul, n_ia32_IMul_index);
 915         mem   = get_irn_n(imul, n_ia32_IMul_mem);
 916         load = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
 917
 918         /* copy all attributes */
 919         set_irn_pinned(load, get_irn_pinned(imul));
 920         set_ia32_op_type(load, ia32_AddrModeS);
 921         set_ia32_ls_mode(load, get_ia32_ls_mode(imul));
 922
 923         set_ia32_am_scale(load, get_ia32_am_scale(imul));
 924         set_ia32_am_sc(load, get_ia32_am_sc(imul));
 925         set_ia32_am_offs_int(load, get_ia32_am_offs_int(imul));
 926         if (is_ia32_am_sc_sign(imul))
 927                 set_ia32_am_sc_sign(load);
 928         if (is_ia32_use_frame(imul))
 929                 set_ia32_use_frame(load);
 930         set_ia32_frame_ent(load, get_ia32_frame_ent(imul));
 931
 932         sched_add_before(imul, load);
 933
 934         mem = new_rd_Proj(dbgi, irg, block, load, mode_M, pn_ia32_Load_M);
 935         res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
 936
 937         arch_set_irn_register(arch_env, res, reg);
 938         be_peephole_after_exchange(res);
 939
 940         set_irn_n(imul, n_ia32_IMul_mem, mem);
 941         noreg = get_irn_n(imul, n_ia32_IMul_left);
 942         set_irn_n(imul, n_ia32_IMul_left, res);
 943         set_ia32_op_type(imul, ia32_Normal);
 944 }
 945
 946 /**
 947  * Replace xorps r,r and xorpd r,r by pxor r,r
 948  */
 949 static void peephole_ia32_xZero(ir_node *xor) {
 950         set_irn_op(xor, op_ia32_xPzero);
 951 }
 952
 953 /**
 954  * Register a peephole optimisation function.
 955  */
 956 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
 957         assert(op->ops.generic == NULL);
 958         op->ops.generic = (op_func)func;
 959 }
 960
 961 /* Perform peephole-optimizations. */
 962 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
 963 {
 964         cg       = new_cg;
 965         arch_env = cg->arch_env;
 966
 967         /* register peephole optimisations */
 968         clear_irp_opcodes_generic_func();
 969         register_peephole_optimisation(op_ia32_Const, peephole_ia32_Const);
 970         //register_peephole_optimisation(op_ia32_Store, peephole_ia32_Store);
 971         register_peephole_optimisation(op_be_IncSP, peephole_be_IncSP);
 972         register_peephole_optimisation(op_ia32_Lea, peephole_ia32_Lea);
 973         register_peephole_optimisation(op_ia32_Test, peephole_ia32_Test);
 974         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
 975         register_peephole_optimisation(op_be_Return, peephole_ia32_Return);
 976         if (! ia32_cg_config.use_imul_mem_imm32)
 977                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
 978         if (ia32_cg_config.use_pxor)
 979                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
 980
 981         be_peephole_opt(cg->birg);
 982 }
 983
 984 /**
 985  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
 986  * all it's Projs are removed as well.
 987  * @param irn  The irn to be removed from schedule
 988  */
 989 static INLINE void try_kill(ir_node *node)
 990 {
 991         if(get_irn_mode(node) == mode_T) {
 992                 const ir_edge_t *edge, *next;
 993                 foreach_out_edge_safe(node, edge, next) {
 994                         ir_node *proj = get_edge_src_irn(edge);
 995                         try_kill(proj);
 996                 }
 997         }
 998
 999         if(get_irn_n_edges(node) != 0)
1000                 return;
1001
1002         if (sched_is_scheduled(node)) {
1003                 sched_remove(node);
1004         }
1005
1006         be_kill_node(node);
1007 }
1008
1009 static void optimize_conv_store(ir_node *node)
1010 {
1011         ir_node *pred;
1012         ir_node *pred_proj;
1013         ir_mode *conv_mode;
1014         ir_mode *store_mode;
1015
1016         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1017                 return;
1018
1019         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1020         pred_proj = get_irn_n(node, n_ia32_Store_val);
1021         if(is_Proj(pred_proj)) {
1022                 pred = get_Proj_pred(pred_proj);
1023         } else {
1024                 pred = pred_proj;
1025         }
1026         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1027                 return;
1028         if(get_ia32_op_type(pred) != ia32_Normal)
1029                 return;
1030
1031         /* the store only stores the lower bits, so we only need the conv
1032          * it it shrinks the mode */
1033         conv_mode  = get_ia32_ls_mode(pred);
1034         store_mode = get_ia32_ls_mode(node);
1035         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1036                 return;
1037
1038         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1039         if(get_irn_n_edges(pred_proj) == 0) {
1040                 be_kill_node(pred_proj);
1041                 if(pred != pred_proj)
1042                         be_kill_node(pred);
1043         }
1044 }
1045
1046 static void optimize_load_conv(ir_node *node)
1047 {
1048         ir_node *pred, *predpred;
1049         ir_mode *load_mode;
1050         ir_mode *conv_mode;
1051
1052         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1053                 return;
1054
1055         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1056         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1057         if(!is_Proj(pred))
1058                 return;
1059
1060         predpred = get_Proj_pred(pred);
1061         if(!is_ia32_Load(predpred))
1062                 return;
1063
1064         /* the load is sign extending the upper bits, so we only need the conv
1065          * if it shrinks the mode */
1066         load_mode = get_ia32_ls_mode(predpred);
1067         conv_mode = get_ia32_ls_mode(node);
1068         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1069                 return;
1070
1071         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1072                 /* change the load if it has only 1 user */
1073                 if(get_irn_n_edges(pred) == 1) {
1074                         ir_mode *newmode;
1075                         if(get_mode_sign(conv_mode)) {
1076                                 newmode = find_signed_mode(load_mode);
1077                         } else {
1078                                 newmode = find_unsigned_mode(load_mode);
1079                         }
1080                         assert(newmode != NULL);
1081                         set_ia32_ls_mode(predpred, newmode);
1082                 } else {
1083                         /* otherwise we have to keep the conv */
1084                         return;
1085                 }
1086         }
1087
1088         /* kill the conv */
1089         exchange(node, pred);
1090 }
1091
1092 static void optimize_conv_conv(ir_node *node)
1093 {
1094         ir_node *pred_proj, *pred, *result_conv;
1095         ir_mode *pred_mode, *conv_mode;
1096         int      conv_mode_bits;
1097         int      pred_mode_bits;
1098
1099         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1100                 return;
1101
1102         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1103         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1104         if(is_Proj(pred_proj))
1105                 pred = get_Proj_pred(pred_proj);
1106         else
1107                 pred = pred_proj;
1108
1109         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1110                 return;
1111
1112         /* we know that after a conv, the upper bits are sign extended
1113          * so we only need the 2nd conv if it shrinks the mode */
1114         conv_mode      = get_ia32_ls_mode(node);
1115         conv_mode_bits = get_mode_size_bits(conv_mode);
1116         pred_mode      = get_ia32_ls_mode(pred);
1117         pred_mode_bits = get_mode_size_bits(pred_mode);
1118
1119         if(conv_mode_bits == pred_mode_bits
1120                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1121                 result_conv = pred_proj;
1122         } else if(conv_mode_bits <= pred_mode_bits) {
1123                 /* if 2nd conv is smaller then first conv, then we can always take the
1124                  * 2nd conv */
1125                 if(get_irn_n_edges(pred_proj) == 1) {
1126                         result_conv = pred_proj;
1127                         set_ia32_ls_mode(pred, conv_mode);
1128
1129                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1130                         if (get_mode_size_bits(conv_mode) == 8) {
1131                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1132                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1133                         }
1134                 } else {
1135                         /* we don't want to end up with 2 loads, so we better do nothing */
1136                         if(get_irn_mode(pred) == mode_T) {
1137                                 return;
1138                         }
1139
1140                         result_conv = exact_copy(pred);
1141                         set_ia32_ls_mode(result_conv, conv_mode);
1142
1143                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1144                         if (get_mode_size_bits(conv_mode) == 8) {
1145                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1146                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1147                         }
1148                 }
1149         } else {
1150                 /* if both convs have the same sign, then we can take the smaller one */
1151                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1152                         result_conv = pred_proj;
1153                 } else {
1154                         /* no optimisation possible if smaller conv is sign-extend */
1155                         if(mode_is_signed(pred_mode)) {
1156                                 return;
1157                         }
1158                         /* we can take the smaller conv if it is unsigned */
1159                         result_conv = pred_proj;
1160                 }
1161         }
1162
1163         /* kill the conv */
1164         exchange(node, result_conv);
1165
1166         if(get_irn_n_edges(pred_proj) == 0) {
1167                 be_kill_node(pred_proj);
1168                 if(pred != pred_proj)
1169                         be_kill_node(pred);
1170         }
1171         optimize_conv_conv(result_conv);
1172 }
1173
1174 static void optimize_node(ir_node *node, void *env)
1175 {
1176         (void) env;
1177
1178         optimize_load_conv(node);
1179         optimize_conv_store(node);
1180         optimize_conv_conv(node);
1181 }
1182
1183 /**
1184  * Performs conv and address mode optimization.
1185  */
1186 void ia32_optimize_graph(ia32_code_gen_t *cg)
1187 {
1188         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1189
1190         if (cg->dump)
1191                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1192 }
1193
1194 void ia32_init_optimize(void)
1195 {
1196         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1197 }