nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  */
  25 #include "config.h"
  26
  27 #include "irnode.h"
  28 #include "irprog_t.h"
  29 #include "ircons.h"
  30 #include "irtools.h"
  31 #include "firm_types.h"
  32 #include "iredges.h"
  33 #include "tv.h"
  34 #include "irgmod.h"
  35 #include "irgwalk.h"
  36 #include "heights.h"
  37 #include "irprintf.h"
  38 #include "irdump.h"
  39 #include "error.h"
  40
  41 #include "be_t.h"
  42 #include "beabi.h"
  43 #include "benode.h"
  44 #include "besched.h"
  45 #include "bepeephole.h"
  46
  47 #include "ia32_new_nodes.h"
  48 #include "ia32_optimize.h"
  49 #include "bearch_ia32_t.h"
  50 #include "gen_ia32_regalloc_if.h"
  51 #include "ia32_common_transform.h"
  52 #include "ia32_transform.h"
  53 #include "ia32_dbg_stat.h"
  54 #include "ia32_architecture.h"
  55
  56 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  57
  58 static void copy_mark(const ir_node *old, ir_node *newn)
  59 {
  60         if (is_ia32_is_reload(old))
  61                 set_ia32_is_reload(newn);
  62         if (is_ia32_is_spill(old))
  63                 set_ia32_is_spill(newn);
  64         if (is_ia32_is_remat(old))
  65                 set_ia32_is_remat(newn);
  66 }
  67
  68 typedef enum produces_flag_t {
  69         produces_no_flag,
  70         produces_zero_sign,
  71         produces_zero_in_carry
  72 } produces_flag_t;
  73
  74 /**
  75  * Return which usable flag the given node produces about the result.
  76  * That is zero (ZF) and sign(SF).
  77  * We do not check for carry (CF) or overflow (OF).
  78  *
  79  * @param node  the node to check
  80  * @param pn    the projection number of the used result
  81  */
  82 static produces_flag_t check_produces_zero_sign(ir_node *node, int pn)
  83 {
  84         ir_node                     *count;
  85         const ia32_immediate_attr_t *imm_attr;
  86
  87         if (!is_ia32_irn(node))
  88                 return produces_no_flag;
  89
  90         switch (get_ia32_irn_opcode(node)) {
  91                 case iro_ia32_Add:
  92                 case iro_ia32_Adc:
  93                 case iro_ia32_And:
  94                 case iro_ia32_Or:
  95                 case iro_ia32_Xor:
  96                 case iro_ia32_Sub:
  97                 case iro_ia32_Sbb:
  98                 case iro_ia32_Neg:
  99                 case iro_ia32_Inc:
 100                 case iro_ia32_Dec:
 101                         break;
 102
 103                 case iro_ia32_ShlD:
 104                 case iro_ia32_ShrD:
 105                         assert((int)n_ia32_ShlD_count == (int)n_ia32_ShrD_count);
 106                         count = get_irn_n(node, n_ia32_ShlD_count);
 107                         goto check_shift_amount;
 108
 109                 case iro_ia32_Shl:
 110                 case iro_ia32_Shr:
 111                 case iro_ia32_Sar:
 112                         assert((int)n_ia32_Shl_count == (int)n_ia32_Shr_count
 113                                         && (int)n_ia32_Shl_count == (int)n_ia32_Sar_count);
 114                         count = get_irn_n(node, n_ia32_Shl_count);
 115 check_shift_amount:
 116                         /* when shift count is zero the flags are not affected, so we can only
 117                          * do this for constants != 0 */
 118                         if (!is_ia32_Immediate(count))
 119                                 return produces_no_flag;
 120
 121                         imm_attr = get_ia32_immediate_attr_const(count);
 122                         if (imm_attr->symconst != NULL)
 123                                 return produces_no_flag;
 124                         if ((imm_attr->offset & 0x1f) == 0)
 125                                 return produces_no_flag;
 126                         break;
 127
 128                 case iro_ia32_Mul:
 129                         return pn == pn_ia32_Mul_res_high ?
 130                                 produces_zero_in_carry : produces_no_flag;
 131
 132                 default:
 133                         return produces_no_flag;
 134         }
 135
 136         return pn == pn_ia32_res ? produces_zero_sign : produces_no_flag;
 137 }
 138
 139 /**
 140  * Replace Cmp(x, 0) by a Test(x, x)
 141  */
 142 static void peephole_ia32_Cmp(ir_node *const node)
 143 {
 144         ir_node                     *right;
 145         ir_graph                    *irg;
 146         ia32_immediate_attr_t const *imm;
 147         dbg_info                    *dbgi;
 148         ir_node                     *block;
 149         ir_node                     *noreg;
 150         ir_node                     *nomem;
 151         ir_node                     *op;
 152         ia32_attr_t           const *attr;
 153         int                          ins_permuted;
 154         ir_node                     *test;
 155         arch_register_t       const *reg;
 156
 157         if (get_ia32_op_type(node) != ia32_Normal)
 158                 return;
 159
 160         right = get_irn_n(node, n_ia32_Cmp_right);
 161         if (!is_ia32_Immediate(right))
 162                 return;
 163
 164         imm = get_ia32_immediate_attr_const(right);
 165         if (imm->symconst != NULL || imm->offset != 0)
 166                 return;
 167
 168         dbgi         = get_irn_dbg_info(node);
 169         irg          = get_irn_irg(node);
 170         block        = get_nodes_block(node);
 171         noreg        = ia32_new_NoReg_gp(irg);
 172         nomem        = get_irg_no_mem(current_ir_graph);
 173         op           = get_irn_n(node, n_ia32_Cmp_left);
 174         attr         = get_ia32_attr(node);
 175         ins_permuted = attr->data.ins_permuted;
 176
 177         if (is_ia32_Cmp(node)) {
 178                 test = new_bd_ia32_Test(dbgi, block, noreg, noreg, nomem,
 179                                         op, op, ins_permuted);
 180         } else {
 181                 test = new_bd_ia32_Test8Bit(dbgi, block, noreg, noreg, nomem,
 182                                             op, op, ins_permuted);
 183         }
 184         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 185
 186         reg = arch_get_irn_register_out(node, pn_ia32_Cmp_eflags);
 187         arch_set_irn_register_out(test, pn_ia32_Test_eflags, reg);
 188
 189         foreach_out_edge_safe(node, edge) {
 190                 ir_node *const user = get_edge_src_irn(edge);
 191
 192                 if (is_Proj(user))
 193                         exchange(user, test);
 194         }
 195
 196         sched_add_before(node, test);
 197         copy_mark(node, test);
 198         be_peephole_exchange(node, test);
 199 }
 200
 201 /**
 202  * Peephole optimization for Test instructions.
 203  * - Remove the Test, if an appropriate flag was produced which is still live
 204  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 205  */
 206 static void peephole_ia32_Test(ir_node *node)
 207 {
 208         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 209         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 210
 211         assert((int)n_ia32_Test_left == (int)n_ia32_Test8Bit_left
 212                         && (int)n_ia32_Test_right == (int)n_ia32_Test8Bit_right);
 213
 214         if (left == right) { /* we need a test for 0 */
 215                 ir_node         *block = get_nodes_block(node);
 216                 int              pn    = pn_ia32_res;
 217                 ir_node         *op    = left;
 218                 ir_node         *flags_proj;
 219                 ir_mode         *flags_mode;
 220                 ir_mode         *op_mode;
 221                 ir_node         *schedpoint;
 222                 produces_flag_t  produced;
 223
 224                 if (get_nodes_block(left) != block)
 225                         return;
 226
 227                 if (is_Proj(op)) {
 228                         pn = get_Proj_proj(op);
 229                         op = get_Proj_pred(op);
 230                 }
 231
 232                 /* walk schedule up and abort when we find left or some other node
 233                  * destroys the flags */
 234                 schedpoint = node;
 235                 for (;;) {
 236                         schedpoint = sched_prev(schedpoint);
 237                         if (schedpoint == op)
 238                                 break;
 239                         if (arch_irn_is(schedpoint, modify_flags))
 240                                 return;
 241                         if (schedpoint == block)
 242                                 panic("couldn't find left");
 243                 }
 244
 245                 produced = check_produces_zero_sign(op, pn);
 246                 if (produced == produces_no_flag)
 247                         return;
 248
 249                 /* make sure users only look at the sign/zero flag */
 250                 foreach_out_edge(node, edge) {
 251                         ir_node              *user = get_edge_src_irn(edge);
 252                         ia32_condition_code_t cc  = get_ia32_condcode(user);
 253
 254                         if (cc == ia32_cc_equal || cc == ia32_cc_not_equal)
 255                                 continue;
 256                         if (produced == produces_zero_sign
 257                                 && (cc == ia32_cc_sign || cc == ia32_cc_not_sign)) {
 258                                 continue;
 259                         }
 260                         return;
 261                 }
 262
 263                 op_mode = get_ia32_ls_mode(op);
 264                 if (op_mode == NULL)
 265                         op_mode = get_irn_mode(op);
 266
 267                 /* Make sure we operate on the same bit size */
 268                 if (get_mode_size_bits(op_mode) != get_mode_size_bits(get_ia32_ls_mode(node)))
 269                         return;
 270
 271                 if (produced == produces_zero_in_carry) {
 272                         /* patch users to look at the carry instead of the zero flag */
 273                         foreach_out_edge(node, edge) {
 274                                 ir_node              *user = get_edge_src_irn(edge);
 275                                 ia32_condition_code_t cc   = get_ia32_condcode(user);
 276
 277                                 switch (cc) {
 278                                 case ia32_cc_equal:     cc = ia32_cc_above_equal; break;
 279                                 case ia32_cc_not_equal: cc = ia32_cc_below;       break;
 280                                 default: panic("unexpected pn");
 281                                 }
 282                                 set_ia32_condcode(user, cc);
 283                         }
 284                 }
 285
 286                 if (get_irn_mode(op) != mode_T) {
 287                         set_irn_mode(op, mode_T);
 288
 289                         /* If there are other users, reroute them to result proj */
 290                         if (get_irn_n_edges(op) != 2) {
 291                                 ir_node *res = new_r_Proj(op, mode_Iu, pn_ia32_res);
 292
 293                                 edges_reroute(op, res);
 294                                 /* Reattach the result proj to left */
 295                                 set_Proj_pred(res, op);
 296                         }
 297                 } else {
 298                         if (get_irn_n_edges(left) == 2)
 299                                 kill_node(left);
 300                 }
 301
 302                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 303                 flags_proj = new_r_Proj(op, flags_mode, pn_ia32_flags);
 304                 arch_set_irn_register(flags_proj, &ia32_registers[REG_EFLAGS]);
 305
 306                 assert(get_irn_mode(node) != mode_T);
 307
 308                 be_peephole_exchange(node, flags_proj);
 309         } else if (is_ia32_Immediate(right)) {
 310                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 311                 unsigned                           offset;
 312
 313                 /* A test with a symconst is rather strange, but better safe than sorry */
 314                 if (imm->symconst != NULL)
 315                         return;
 316
 317                 offset = imm->offset;
 318                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 319                         ia32_attr_t *const attr = get_ia32_attr(node);
 320
 321                         if ((offset & 0xFFFFFF00) == 0) {
 322                                 /* attr->am_offs += 0; */
 323                         } else if ((offset & 0xFFFF00FF) == 0) {
 324                                 ir_node *imm_node = ia32_create_Immediate(NULL, 0, offset>>8);
 325                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 326                                 attr->am_offs += 1;
 327                         } else if ((offset & 0xFF00FFFF) == 0) {
 328                                 ir_node *imm_node = ia32_create_Immediate(NULL, 0, offset>>16);
 329                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 330                                 attr->am_offs += 2;
 331                         } else if ((offset & 0x00FFFFFF) == 0) {
 332                                 ir_node *imm_node = ia32_create_Immediate(NULL, 0, offset>>24);
 333                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 334                                 attr->am_offs += 3;
 335                         } else {
 336                                 return;
 337                         }
 338                 } else if (offset < 256) {
 339                         arch_register_t const* const reg = arch_get_irn_register(left);
 340
 341                         if (reg != &ia32_registers[REG_EAX] &&
 342                                         reg != &ia32_registers[REG_EBX] &&
 343                                         reg != &ia32_registers[REG_ECX] &&
 344                                         reg != &ia32_registers[REG_EDX]) {
 345                                 return;
 346                         }
 347                 } else {
 348                         return;
 349                 }
 350
 351                 /* Technically we should build a Test8Bit because of the register
 352                  * constraints, but nobody changes registers at this point anymore. */
 353                 set_ia32_ls_mode(node, mode_Bu);
 354         }
 355 }
 356
 357 /**
 358  * AMD Athlon works faster when RET is not destination of
 359  * conditional jump or directly preceded by other jump instruction.
 360  * Can be avoided by placing a Rep prefix before the return.
 361  */
 362 static void peephole_ia32_Return(ir_node *node)
 363 {
 364         if (!ia32_cg_config.use_pad_return)
 365                 return;
 366
 367         /* check if this return is the first on the block */
 368         sched_foreach_reverse_from(node, irn) {
 369                 switch (get_irn_opcode(irn)) {
 370                 case beo_Return:
 371                         /* the return node itself, ignore */
 372                         continue;
 373                 case iro_Start:
 374                 case beo_Start:
 375                         /* ignore no code generated */
 376                         continue;
 377                 case beo_IncSP:
 378                         /* arg, IncSP 0 nodes might occur, ignore these */
 379                         if (be_get_IncSP_offset(irn) == 0)
 380                                 continue;
 381                         return;
 382                 case iro_Phi:
 383                         continue;
 384                 default:
 385                         return;
 386                 }
 387         }
 388
 389         /* ensure, that the 3 byte return is generated */
 390         be_Return_set_emit_pop(node, 1);
 391 }
 392
 393 /* only optimize up to 48 stores behind IncSPs */
 394 #define MAXPUSH_OPTIMIZE    48
 395
 396 /**
 397  * Tries to create Push's from IncSP, Store combinations.
 398  * The Stores are replaced by Push's, the IncSP is modified
 399  * (possibly into IncSP 0, but not removed).
 400  */
 401 static void peephole_IncSP_Store_to_push(ir_node *irn)
 402 {
 403         int       i;
 404         int       maxslot;
 405         int       inc_ofs;
 406         ir_node  *node;
 407         ir_node  *stores[MAXPUSH_OPTIMIZE];
 408         ir_node  *block;
 409         ir_graph *irg;
 410         ir_node  *curr_sp;
 411         ir_mode  *spmode;
 412         ir_node  *first_push = NULL;
 413
 414         memset(stores, 0, sizeof(stores));
 415
 416         assert(be_is_IncSP(irn));
 417
 418         inc_ofs = be_get_IncSP_offset(irn);
 419         if (inc_ofs < 4)
 420                 return;
 421
 422         /*
 423          * We first walk the schedule after the IncSP node as long as we find
 424          * suitable Stores that could be transformed to a Push.
 425          * We save them into the stores array which is sorted by the frame offset/4
 426          * attached to the node
 427          */
 428         maxslot = -1;
 429         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 430                 ir_node *mem;
 431                 int offset;
 432                 int storeslot;
 433
 434                 /* it has to be a Store */
 435                 if (!is_ia32_Store(node))
 436                         break;
 437
 438                 /* it has to use our sp value */
 439                 if (get_irn_n(node, n_ia32_base) != irn)
 440                         continue;
 441                 /* Store has to be attached to NoMem */
 442                 mem = get_irn_n(node, n_ia32_mem);
 443                 if (!is_NoMem(mem))
 444                         continue;
 445
 446                 /* unfortunately we can't support the full AMs possible for push at the
 447                  * moment. TODO: fix this */
 448                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 449                         break;
 450
 451                 offset = get_ia32_am_offs_int(node);
 452                 /* we should NEVER access uninitialized stack BELOW the current SP */
 453                 assert(offset >= 0);
 454
 455                 /* storing at half-slots is bad */
 456                 if ((offset & 3) != 0)
 457                         break;
 458
 459                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 460                         continue;
 461                 storeslot = offset >> 2;
 462
 463                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 464                 if (stores[storeslot] != NULL)
 465                         break;
 466
 467                 stores[storeslot] = node;
 468                 if (storeslot > maxslot)
 469                         maxslot = storeslot;
 470         }
 471
 472         curr_sp = irn;
 473
 474         for (i = -1; i < maxslot; ++i) {
 475                 if (stores[i + 1] == NULL)
 476                         break;
 477         }
 478
 479         /* walk through the Stores and create Pushs for them */
 480         block  = get_nodes_block(irn);
 481         spmode = get_irn_mode(irn);
 482         irg    = get_irn_irg(irn);
 483         for (; i >= 0; --i) {
 484                 const arch_register_t *spreg;
 485                 ir_node *push;
 486                 ir_node *val, *mem, *mem_proj;
 487                 ir_node *store = stores[i];
 488                 ir_node *noreg = ia32_new_NoReg_gp(irg);
 489
 490                 val = get_irn_n(store, n_ia32_unary_op);
 491                 mem = get_irn_n(store, n_ia32_mem);
 492                 spreg = arch_get_irn_register(curr_sp);
 493
 494                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg,
 495                                         mem, val, curr_sp);
 496                 copy_mark(store, push);
 497
 498                 if (first_push == NULL)
 499                         first_push = push;
 500
 501                 sched_add_after(skip_Proj(curr_sp), push);
 502
 503                 /* create stackpointer Proj */
 504                 curr_sp = new_r_Proj(push, spmode, pn_ia32_Push_stack);
 505                 arch_set_irn_register(curr_sp, spreg);
 506
 507                 /* create memory Proj */
 508                 mem_proj = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 509
 510                 /* rewire Store Projs */
 511                 foreach_out_edge_safe(store, edge) {
 512                         ir_node *proj = get_edge_src_irn(edge);
 513                         if (!is_Proj(proj))
 514                                 continue;
 515                         switch (get_Proj_proj(proj)) {
 516                         case pn_ia32_Store_M:
 517                                 exchange(proj, mem_proj);
 518                                 break;
 519                         default:
 520                                 panic("unexpected Proj on Store->IncSp");
 521                         }
 522                 }
 523
 524                 /* use the memproj now */
 525                 be_peephole_exchange(store, push);
 526
 527                 inc_ofs -= 4;
 528         }
 529
 530         foreach_out_edge_safe(irn, edge) {
 531                 ir_node *const src = get_edge_src_irn(edge);
 532                 int      const pos = get_edge_src_pos(edge);
 533
 534                 if (src == first_push)
 535                         continue;
 536
 537                 set_irn_n(src, pos, curr_sp);
 538         }
 539
 540         be_set_IncSP_offset(irn, inc_ofs);
 541 }
 542
 543 #if 0
 544 /**
 545  * Creates a Push instruction before the given schedule point.
 546  *
 547  * @param dbgi        debug info
 548  * @param block       the block
 549  * @param stack       the previous stack value
 550  * @param schedpoint  the new node is added before this node
 551  * @param reg         the register to pop
 552  *
 553  * @return the new stack value
 554  */
 555 static ir_node *create_push(dbg_info *dbgi, ir_node *block,
 556                             ir_node *stack, ir_node *schedpoint)
 557 {
 558         const arch_register_t *esp = &ia32_registers[REG_ESP];
 559
 560         ir_node *val   = ia32_new_NoReg_gp(cg);
 561         ir_node *noreg = ia32_new_NoReg_gp(cg);
 562         ir_graph *irg  = get_irn_irg(block);
 563         ir_node *nomem = get_irg_no_mem(irg);
 564         ir_node *push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, nomem, val, stack);
 565         sched_add_before(schedpoint, push);
 566
 567         stack = new_r_Proj(push, mode_Iu, pn_ia32_Push_stack);
 568         arch_set_irn_register(stack, esp);
 569
 570         return stack;
 571 }
 572
 573 static void peephole_store_incsp(ir_node *store)
 574 {
 575         dbg_info *dbgi;
 576         ir_node  *block;
 577         ir_node  *noreg;
 578         ir_node  *mem;
 579         ir_node  *push;
 580         ir_node  *val;
 581         ir_node  *base;
 582         ir_node  *index;
 583         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 584         if (!be_is_IncSP(am_base)
 585                         || get_nodes_block(am_base) != get_nodes_block(store))
 586                 return;
 587         mem = get_irn_n(store, n_ia32_Store_mem);
 588         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 589                         || !is_NoMem(mem))
 590                 return;
 591
 592         int incsp_offset = be_get_IncSP_offset(am_base);
 593         if (incsp_offset <= 0)
 594                 return;
 595
 596         /* we have to be at offset 0 */
 597         int my_offset = get_ia32_am_offs_int(store);
 598         if (my_offset != 0) {
 599                 /* TODO here: find out whether there is a store with offset 0 before
 600                  * us and whether we can move it down to our place */
 601                 return;
 602         }
 603         ir_mode *ls_mode = get_ia32_ls_mode(store);
 604         int my_store_size = get_mode_size_bytes(ls_mode);
 605
 606         if (my_offset + my_store_size > incsp_offset)
 607                 return;
 608
 609         /* correctness checking:
 610                 - noone else must write to that stackslot
 611                     (because after translation incsp won't allocate it anymore)
 612         */
 613         sched_foreach_reverse_from(store, node) {
 614                 int i, arity;
 615
 616                 if (node == am_base)
 617                         break;
 618
 619                 /* make sure noone else can use the space on the stack */
 620                 arity = get_irn_arity(node);
 621                 for (i = 0; i < arity; ++i) {
 622                         ir_node *pred = get_irn_n(node, i);
 623                         if (pred != am_base)
 624                                 continue;
 625
 626                         if (i == n_ia32_base &&
 627                                         (get_ia32_op_type(node) == ia32_AddrModeS
 628                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 629                                 int      node_offset  = get_ia32_am_offs_int(node);
 630                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 631                                 int      node_size    = get_mode_size_bytes(node_ls_mode);
 632                                 /* overlapping with our position? abort */
 633                                 if (node_offset < my_offset + my_store_size
 634                                                 && node_offset + node_size >= my_offset)
 635                                         return;
 636                                 /* otherwise it's fine */
 637                                 continue;
 638                         }
 639
 640                         /* strange use of esp: abort */
 641                         return;
 642                 }
 643         }
 644
 645         /* all ok, change to push */
 646         dbgi  = get_irn_dbg_info(store);
 647         block = get_nodes_block(store);
 648         noreg = ia32_new_NoReg_gp(cg);
 649         val   = get_irn_n(store, n_ia32_Store_val);
 650
 651         push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, mem,
 652
 653         create_push(dbgi, current_ir_graph, block, am_base, store);
 654 }
 655 #endif
 656
 657 /**
 658  * Return true if a mode can be stored in the GP register set
 659  */
 660 static inline int mode_needs_gp_reg(ir_mode *mode)
 661 {
 662         if (mode == ia32_mode_fpcw)
 663                 return 0;
 664         if (get_mode_size_bits(mode) > 32)
 665                 return 0;
 666         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 667 }
 668
 669 /**
 670  * Tries to create Pops from Load, IncSP combinations.
 671  * The Loads are replaced by Pops, the IncSP is modified
 672  * (possibly into IncSP 0, but not removed).
 673  */
 674 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 675 {
 676         const arch_register_t *esp = &ia32_registers[REG_ESP];
 677         int      i, maxslot, inc_ofs, ofs;
 678         ir_node  *node, *pred_sp, *block;
 679         ir_node  *loads[MAXPUSH_OPTIMIZE];
 680         unsigned regmask = 0;
 681         unsigned copymask = ~0;
 682
 683         memset(loads, 0, sizeof(loads));
 684         assert(be_is_IncSP(irn));
 685
 686         inc_ofs = -be_get_IncSP_offset(irn);
 687         if (inc_ofs < 4)
 688                 return;
 689
 690         /*
 691          * We first walk the schedule before the IncSP node as long as we find
 692          * suitable Loads that could be transformed to a Pop.
 693          * We save them into the stores array which is sorted by the frame offset/4
 694          * attached to the node
 695          */
 696         maxslot = -1;
 697         pred_sp = be_get_IncSP_pred(irn);
 698         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 699                 int offset;
 700                 int loadslot;
 701                 const arch_register_t *sreg, *dreg;
 702
 703                 /* it has to be a Load */
 704                 if (!is_ia32_Load(node)) {
 705                         if (be_is_Copy(node)) {
 706                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 707                                         /* not a GP copy, ignore */
 708                                         continue;
 709                                 }
 710                                 dreg = arch_get_irn_register(node);
 711                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 712                                 if (regmask & copymask & (1 << sreg->index)) {
 713                                         break;
 714                                 }
 715                                 if (regmask & copymask & (1 << dreg->index)) {
 716                                         break;
 717                                 }
 718                                 /* we CAN skip Copies if neither the destination nor the source
 719                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 720                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 721                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 722                                 continue;
 723                         }
 724                         break;
 725                 }
 726
 727                 /* we can handle only GP loads */
 728                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 729                         continue;
 730
 731                 /* it has to use our predecessor sp value */
 732                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 733                         /* it would be ok if this load does not use a Pop result,
 734                          * but we do not check this */
 735                         break;
 736                 }
 737
 738                 /* should have NO index */
 739                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 740                         break;
 741
 742                 offset = get_ia32_am_offs_int(node);
 743                 /* we should NEVER access uninitialized stack BELOW the current SP */
 744                 assert(offset >= 0);
 745
 746                 /* storing at half-slots is bad */
 747                 if ((offset & 3) != 0)
 748                         break;
 749
 750                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 751                         continue;
 752                 /* ignore those outside the possible windows */
 753                 if (offset > inc_ofs - 4)
 754                         continue;
 755                 loadslot = offset >> 2;
 756
 757                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 758                 if (loads[loadslot] != NULL)
 759                         break;
 760
 761                 dreg = arch_get_irn_register_out(node, pn_ia32_Load_res);
 762                 if (regmask & (1 << dreg->index)) {
 763                         /* this register is already used */
 764                         break;
 765                 }
 766                 regmask |= 1 << dreg->index;
 767
 768                 loads[loadslot] = node;
 769                 if (loadslot > maxslot)
 770                         maxslot = loadslot;
 771         }
 772
 773         if (maxslot < 0)
 774                 return;
 775
 776         /* find the first slot */
 777         for (i = maxslot; i >= 0; --i) {
 778                 ir_node *load = loads[i];
 779
 780                 if (load == NULL)
 781                         break;
 782         }
 783
 784         ofs = inc_ofs - (maxslot + 1) * 4;
 785         inc_ofs = (i+1) * 4;
 786
 787         /* create a new IncSP if needed */
 788         block = get_nodes_block(irn);
 789         if (inc_ofs > 0) {
 790                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 791                 sched_add_before(irn, pred_sp);
 792         }
 793
 794         /* walk through the Loads and create Pops for them */
 795         for (++i; i <= maxslot; ++i) {
 796                 ir_node *load = loads[i];
 797                 ir_node *mem, *pop;
 798                 const arch_register_t *reg;
 799
 800                 mem = get_irn_n(load, n_ia32_mem);
 801                 reg = arch_get_irn_register_out(load, pn_ia32_Load_res);
 802
 803                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 804                 arch_set_irn_register_out(pop, pn_ia32_Load_res, reg);
 805
 806                 copy_mark(load, pop);
 807
 808                 /* create stackpointer Proj */
 809                 pred_sp = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 810                 arch_set_irn_register(pred_sp, esp);
 811
 812                 sched_add_before(irn, pop);
 813
 814                 /* rewire now */
 815                 foreach_out_edge_safe(load, edge) {
 816                         ir_node *proj = get_edge_src_irn(edge);
 817
 818                         set_Proj_pred(proj, pop);
 819                 }
 820
 821                 /* we can remove the Load now */
 822                 sched_remove(load);
 823                 kill_node(load);
 824         }
 825
 826         be_set_IncSP_offset(irn, -ofs);
 827         be_set_IncSP_pred(irn, pred_sp);
 828 }
 829
 830
 831 /**
 832  * Find a free GP register if possible, else return NULL.
 833  */
 834 static const arch_register_t *get_free_gp_reg(ir_graph *irg)
 835 {
 836         be_irg_t *birg = be_birg_from_irg(irg);
 837         int i;
 838
 839         for (i = 0; i < N_ia32_gp_REGS; ++i) {
 840                 const arch_register_t *reg = &ia32_reg_classes[CLASS_ia32_gp].regs[i];
 841                 if (!rbitset_is_set(birg->allocatable_regs, reg->global_index))
 842                         continue;
 843
 844                 if (be_peephole_get_value(reg->global_index) == NULL)
 845                         return reg;
 846         }
 847
 848         return NULL;
 849 }
 850
 851 /**
 852  * Creates a Pop instruction before the given schedule point.
 853  *
 854  * @param dbgi        debug info
 855  * @param block       the block
 856  * @param stack       the previous stack value
 857  * @param schedpoint  the new node is added before this node
 858  * @param reg         the register to pop
 859  *
 860  * @return the new stack value
 861  */
 862 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 863                            ir_node *stack, ir_node *schedpoint,
 864                            const arch_register_t *reg)
 865 {
 866         const arch_register_t *esp = &ia32_registers[REG_ESP];
 867         ir_graph *irg = get_irn_irg(block);
 868         ir_node *pop;
 869         ir_node *keep;
 870         ir_node *val;
 871         ir_node *in[1];
 872
 873         pop   = new_bd_ia32_Pop(dbgi, block, get_irg_no_mem(irg), stack);
 874
 875         stack = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 876         arch_set_irn_register(stack, esp);
 877         val   = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_res);
 878         arch_set_irn_register(val, reg);
 879
 880         sched_add_before(schedpoint, pop);
 881
 882         in[0] = val;
 883         keep  = be_new_Keep(block, 1, in);
 884         sched_add_before(schedpoint, keep);
 885
 886         return stack;
 887 }
 888
 889 /**
 890  * Optimize an IncSp by replacing it with Push/Pop.
 891  */
 892 static void peephole_be_IncSP(ir_node *node)
 893 {
 894         const arch_register_t *esp = &ia32_registers[REG_ESP];
 895         const arch_register_t *reg;
 896         dbg_info              *dbgi;
 897         ir_node               *block;
 898         ir_node               *stack;
 899         int                    offset;
 900
 901         /* first optimize incsp->incsp combinations */
 902         node = be_peephole_IncSP_IncSP(node);
 903
 904         /* transform IncSP->Store combinations to Push where possible */
 905         peephole_IncSP_Store_to_push(node);
 906
 907         /* transform Load->IncSP combinations to Pop where possible */
 908         peephole_Load_IncSP_to_pop(node);
 909
 910         if (arch_get_irn_register(node) != esp)
 911                 return;
 912
 913         /* replace IncSP -4 by Pop freereg when possible */
 914         offset = be_get_IncSP_offset(node);
 915         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 916             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 917             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 918             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 919                 return;
 920
 921         if (offset < 0) {
 922                 /* we need a free register for pop */
 923                 reg = get_free_gp_reg(get_irn_irg(node));
 924                 if (reg == NULL)
 925                         return;
 926
 927                 dbgi  = get_irn_dbg_info(node);
 928                 block = get_nodes_block(node);
 929                 stack = be_get_IncSP_pred(node);
 930
 931                 stack = create_pop(dbgi, block, stack, node, reg);
 932
 933                 if (offset == -8) {
 934                         stack = create_pop(dbgi, block, stack, node, reg);
 935                 }
 936         } else {
 937                 dbgi  = get_irn_dbg_info(node);
 938                 block = get_nodes_block(node);
 939                 stack = be_get_IncSP_pred(node);
 940                 stack = new_bd_ia32_PushEax(dbgi, block, stack);
 941                 arch_set_irn_register(stack, esp);
 942                 sched_add_before(node, stack);
 943
 944                 if (offset == +8) {
 945                         stack = new_bd_ia32_PushEax(dbgi, block, stack);
 946                         arch_set_irn_register(stack, esp);
 947                         sched_add_before(node, stack);
 948                 }
 949         }
 950
 951         be_peephole_exchange(node, stack);
 952 }
 953
 954 /**
 955  * Peephole optimisation for ia32_Const's
 956  */
 957 static void peephole_ia32_Const(ir_node *node)
 958 {
 959         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 960         const arch_register_t       *reg;
 961         ir_node                     *block;
 962         dbg_info                    *dbgi;
 963         ir_node                     *xorn;
 964
 965         /* try to transform a mov 0, reg to xor reg reg */
 966         if (attr->offset != 0 || attr->symconst != NULL)
 967                 return;
 968         if (ia32_cg_config.use_mov_0)
 969                 return;
 970         /* xor destroys the flags, so no-one must be using them */
 971         if (be_peephole_get_value(REG_EFLAGS) != NULL)
 972                 return;
 973
 974         reg = arch_get_irn_register(node);
 975         assert(be_peephole_get_reg_value(reg) == NULL);
 976
 977         /* create xor(produceval, produceval) */
 978         block = get_nodes_block(node);
 979         dbgi  = get_irn_dbg_info(node);
 980         xorn  = new_bd_ia32_Xor0(dbgi, block);
 981         arch_set_irn_register(xorn, reg);
 982
 983         sched_add_before(node, xorn);
 984
 985         copy_mark(node, xorn);
 986         be_peephole_exchange(node, xorn);
 987 }
 988
 989 static inline int is_noreg(const ir_node *node)
 990 {
 991         return is_ia32_NoReg_GP(node);
 992 }
 993
 994 ir_node *ia32_immediate_from_long(long val)
 995 {
 996         ir_graph *irg         = current_ir_graph;
 997         ir_node  *start_block = get_irg_start_block(irg);
 998         ir_node  *immediate
 999                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
1000         arch_set_irn_register(immediate, &ia32_registers[REG_GP_NOREG]);
1001
1002         return immediate;
1003 }
1004
1005 static ir_node *create_immediate_from_am(const ir_node *node)
1006 {
1007         ir_node   *block   = get_nodes_block(node);
1008         int        offset  = get_ia32_am_offs_int(node);
1009         int        sc_sign = is_ia32_am_sc_sign(node);
1010         const ia32_attr_t *attr = get_ia32_attr_const(node);
1011         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
1012         ir_entity *entity  = get_ia32_am_sc(node);
1013         ir_node   *res;
1014
1015         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
1016                                     offset);
1017         arch_set_irn_register(res, &ia32_registers[REG_GP_NOREG]);
1018         return res;
1019 }
1020
1021 static int is_am_one(const ir_node *node)
1022 {
1023         int        offset  = get_ia32_am_offs_int(node);
1024         ir_entity *entity  = get_ia32_am_sc(node);
1025
1026         return offset == 1 && entity == NULL;
1027 }
1028
1029 static int is_am_minus_one(const ir_node *node)
1030 {
1031         int        offset  = get_ia32_am_offs_int(node);
1032         ir_entity *entity  = get_ia32_am_sc(node);
1033
1034         return offset == -1 && entity == NULL;
1035 }
1036
1037 /**
1038  * Transforms a LEA into an Add or SHL if possible.
1039  */
1040 static void peephole_ia32_Lea(ir_node *node)
1041 {
1042         ir_node               *base;
1043         ir_node               *index;
1044         const arch_register_t *base_reg;
1045         const arch_register_t *index_reg;
1046         const arch_register_t *out_reg;
1047         int                    scale;
1048         int                    has_immediates;
1049         ir_node               *op1;
1050         ir_node               *op2;
1051         dbg_info              *dbgi;
1052         ir_node               *block;
1053         ir_node               *res;
1054
1055         assert(is_ia32_Lea(node));
1056
1057         /* we can only do this if it is allowed to clobber the flags */
1058         if (be_peephole_get_value(REG_EFLAGS) != NULL)
1059                 return;
1060
1061         base  = get_irn_n(node, n_ia32_Lea_base);
1062         index = get_irn_n(node, n_ia32_Lea_index);
1063
1064         if (is_noreg(base)) {
1065                 base     = NULL;
1066                 base_reg = NULL;
1067         } else {
1068                 base_reg = arch_get_irn_register(base);
1069         }
1070         if (is_noreg(index)) {
1071                 index     = NULL;
1072                 index_reg = NULL;
1073         } else {
1074                 index_reg = arch_get_irn_register(index);
1075         }
1076
1077         if (base == NULL && index == NULL) {
1078                 /* we shouldn't construct these in the first place... */
1079 #ifdef DEBUG_libfirm
1080                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1081 #endif
1082                 return;
1083         }
1084
1085         out_reg = arch_get_irn_register(node);
1086         scale   = get_ia32_am_scale(node);
1087         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1088         /* check if we have immediates values (frame entities should already be
1089          * expressed in the offsets) */
1090         if (get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1091                 has_immediates = 1;
1092         } else {
1093                 has_immediates = 0;
1094         }
1095
1096         /* we can transform leas where the out register is the same as either the
1097          * base or index register back to an Add or Shl */
1098         if (out_reg == base_reg) {
1099                 if (index == NULL) {
1100 #ifdef DEBUG_libfirm
1101                         if (!has_immediates) {
1102                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1103                                            "just a copy\n");
1104                         }
1105 #endif
1106                         op1 = base;
1107                         goto make_add_immediate;
1108                 }
1109                 if (scale == 0 && !has_immediates) {
1110                         op1 = base;
1111                         op2 = index;
1112                         goto make_add;
1113                 }
1114                 /* can't create an add */
1115                 return;
1116         } else if (out_reg == index_reg) {
1117                 if (base == NULL) {
1118                         if (has_immediates && scale == 0) {
1119                                 op1 = index;
1120                                 goto make_add_immediate;
1121                         } else if (!has_immediates && scale > 0) {
1122                                 op1 = index;
1123                                 op2 = ia32_immediate_from_long(scale);
1124                                 goto make_shl;
1125                         } else if (!has_immediates) {
1126 #ifdef DEBUG_libfirm
1127                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1128                                            "just a copy\n");
1129 #endif
1130                         }
1131                 } else if (scale == 0 && !has_immediates) {
1132                         op1 = index;
1133                         op2 = base;
1134                         goto make_add;
1135                 }
1136                 /* can't create an add */
1137                 return;
1138         } else {
1139                 /* can't create an add */
1140                 return;
1141         }
1142
1143 make_add_immediate:
1144         if (ia32_cg_config.use_incdec) {
1145                 if (is_am_one(node)) {
1146                         dbgi  = get_irn_dbg_info(node);
1147                         block = get_nodes_block(node);
1148                         res   = new_bd_ia32_Inc(dbgi, block, op1);
1149                         arch_set_irn_register(res, out_reg);
1150                         goto exchange;
1151                 }
1152                 if (is_am_minus_one(node)) {
1153                         dbgi  = get_irn_dbg_info(node);
1154                         block = get_nodes_block(node);
1155                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1156                         arch_set_irn_register(res, out_reg);
1157                         goto exchange;
1158                 }
1159         }
1160         op2 = create_immediate_from_am(node);
1161
1162 make_add:
1163         dbgi  = get_irn_dbg_info(node);
1164         block = get_nodes_block(node);
1165         ir_graph *irg   = get_irn_irg(node);
1166         ir_node  *noreg = ia32_new_NoReg_gp(irg);
1167         ir_node  *nomem = get_irg_no_mem(irg);
1168         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1169         arch_set_irn_register(res, out_reg);
1170         set_ia32_commutative(res);
1171         goto exchange;
1172
1173 make_shl:
1174         dbgi  = get_irn_dbg_info(node);
1175         block = get_nodes_block(node);
1176         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1177         arch_set_irn_register(res, out_reg);
1178         goto exchange;
1179
1180 exchange:
1181         SET_IA32_ORIG_NODE(res, node);
1182
1183         /* add new ADD/SHL to schedule */
1184         DBG_OPT_LEA2ADD(node, res);
1185
1186         /* exchange the Add and the LEA */
1187         sched_add_before(node, res);
1188         copy_mark(node, res);
1189         be_peephole_exchange(node, res);
1190 }
1191
1192 /**
1193  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1194  */
1195 static void peephole_ia32_Imul_split(ir_node *imul)
1196 {
1197         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1198         const arch_register_t *reg;
1199         ir_node               *res;
1200
1201         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1202                 /* no memory, imm form ignore */
1203                 return;
1204         }
1205         /* we need a free register */
1206         reg = get_free_gp_reg(get_irn_irg(imul));
1207         if (reg == NULL)
1208                 return;
1209
1210         /* fine, we can rebuild it */
1211         res = ia32_turn_back_am(imul);
1212         arch_set_irn_register(res, reg);
1213 }
1214
1215 /**
1216  * Replace xorps r,r and xorpd r,r by pxor r,r
1217  */
1218 static void peephole_ia32_xZero(ir_node *xorn)
1219 {
1220         set_irn_op(xorn, op_ia32_xPzero);
1221 }
1222
1223 /**
1224  * Replace 16bit sign extension from ax to eax by shorter cwtl
1225  */
1226 static void peephole_ia32_Conv_I2I(ir_node *node)
1227 {
1228         const arch_register_t *eax          = &ia32_registers[REG_EAX];
1229         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1230         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1231         dbg_info              *dbgi;
1232         ir_node               *block;
1233         ir_node               *cwtl;
1234
1235         if (get_mode_size_bits(smaller_mode) != 16 ||
1236                         !mode_is_signed(smaller_mode)          ||
1237                         eax != arch_get_irn_register(val)      ||
1238                         eax != arch_get_irn_register_out(node, pn_ia32_Conv_I2I_res))
1239                 return;
1240
1241         dbgi  = get_irn_dbg_info(node);
1242         block = get_nodes_block(node);
1243         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1244         arch_set_irn_register(cwtl, eax);
1245         sched_add_before(node, cwtl);
1246         be_peephole_exchange(node, cwtl);
1247 }
1248
1249 /**
1250  * Register a peephole optimisation function.
1251  */
1252 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1253 {
1254         assert(op->ops.generic == NULL);
1255         op->ops.generic = (op_func)func;
1256 }
1257
1258 /* Perform peephole-optimizations. */
1259 void ia32_peephole_optimization(ir_graph *irg)
1260 {
1261         /* we currently do it in 2 passes because:
1262          *    Lea -> Add could be usefull as flag producer for Test later
1263          */
1264
1265         /* pass 1 */
1266         ir_clear_opcodes_generic_func();
1267         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1268         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1269         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1270         if (ia32_cg_config.use_short_sex_eax)
1271                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1272         if (ia32_cg_config.use_pxor)
1273                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1274         if (! ia32_cg_config.use_imul_mem_imm32)
1275                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1276         be_peephole_opt(irg);
1277
1278         /* pass 2 */
1279         ir_clear_opcodes_generic_func();
1280         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1281         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1282         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1283         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1284         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1285         be_peephole_opt(irg);
1286 }
1287
1288 /**
1289  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1290  * all its Projs are removed as well.
1291  * @param irn  The irn to be removed from schedule
1292  */
1293 static inline void try_kill(ir_node *node)
1294 {
1295         if (get_irn_mode(node) == mode_T) {
1296                 foreach_out_edge_safe(node, edge) {
1297                         ir_node *proj = get_edge_src_irn(edge);
1298                         try_kill(proj);
1299                 }
1300         }
1301
1302         if (get_irn_n_edges(node) != 0)
1303                 return;
1304
1305         if (sched_is_scheduled(node)) {
1306                 sched_remove(node);
1307         }
1308
1309         kill_node(node);
1310 }
1311
1312 static void optimize_conv_store(ir_node *node)
1313 {
1314         ir_node *pred;
1315         ir_node *pred_proj;
1316         ir_mode *conv_mode;
1317         ir_mode *store_mode;
1318
1319         if (!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1320                 return;
1321
1322         assert((int)n_ia32_Store_val == (int)n_ia32_Store8Bit_val);
1323         pred_proj = get_irn_n(node, n_ia32_Store_val);
1324         if (is_Proj(pred_proj)) {
1325                 pred = get_Proj_pred(pred_proj);
1326         } else {
1327                 pred = pred_proj;
1328         }
1329         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1330                 return;
1331         if (get_ia32_op_type(pred) != ia32_Normal)
1332                 return;
1333
1334         /* the store only stores the lower bits, so we only need the conv
1335          * it it shrinks the mode */
1336         conv_mode  = get_ia32_ls_mode(pred);
1337         store_mode = get_ia32_ls_mode(node);
1338         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1339                 return;
1340
1341         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Store(Conv) (%+F, %+F)\n", node, pred);
1342         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1343         if (get_irn_n_edges(pred_proj) == 0) {
1344                 kill_node(pred_proj);
1345                 if (pred != pred_proj)
1346                         kill_node(pred);
1347         }
1348 }
1349
1350 static void optimize_load_conv(ir_node *node)
1351 {
1352         ir_node *pred, *predpred;
1353         ir_mode *load_mode;
1354         ir_mode *conv_mode;
1355
1356         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1357                 return;
1358
1359         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1360         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1361         if (!is_Proj(pred))
1362                 return;
1363
1364         predpred = get_Proj_pred(pred);
1365         if (!is_ia32_Load(predpred))
1366                 return;
1367
1368         /* the load is sign extending the upper bits, so we only need the conv
1369          * if it shrinks the mode */
1370         load_mode = get_ia32_ls_mode(predpred);
1371         conv_mode = get_ia32_ls_mode(node);
1372         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1373                 return;
1374
1375         if (get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1376                 /* change the load if it has only 1 user */
1377                 if (get_irn_n_edges(pred) == 1) {
1378                         ir_mode *newmode;
1379                         if (get_mode_sign(conv_mode)) {
1380                                 newmode = find_signed_mode(load_mode);
1381                         } else {
1382                                 newmode = find_unsigned_mode(load_mode);
1383                         }
1384                         assert(newmode != NULL);
1385                         set_ia32_ls_mode(predpred, newmode);
1386                 } else {
1387                         /* otherwise we have to keep the conv */
1388                         return;
1389                 }
1390         }
1391
1392         /* kill the conv */
1393         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Conv(Load) (%+F, %+F)\n", node, predpred);
1394         exchange(node, pred);
1395 }
1396
1397 static void optimize_conv_conv(ir_node *node)
1398 {
1399         ir_node *pred_proj, *pred, *result_conv;
1400         ir_mode *pred_mode, *conv_mode;
1401         int      conv_mode_bits;
1402         int      pred_mode_bits;
1403
1404         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1405                 return;
1406
1407         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1408         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1409         if (is_Proj(pred_proj))
1410                 pred = get_Proj_pred(pred_proj);
1411         else
1412                 pred = pred_proj;
1413
1414         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1415                 return;
1416
1417         /* we know that after a conv, the upper bits are sign extended
1418          * so we only need the 2nd conv if it shrinks the mode */
1419         conv_mode      = get_ia32_ls_mode(node);
1420         conv_mode_bits = get_mode_size_bits(conv_mode);
1421         pred_mode      = get_ia32_ls_mode(pred);
1422         pred_mode_bits = get_mode_size_bits(pred_mode);
1423
1424         if (conv_mode_bits == pred_mode_bits
1425                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1426                 result_conv = pred_proj;
1427         } else if (conv_mode_bits <= pred_mode_bits) {
1428                 /* if 2nd conv is smaller then first conv, then we can always take the
1429                  * 2nd conv */
1430                 if (get_irn_n_edges(pred_proj) == 1) {
1431                         result_conv = pred_proj;
1432                         set_ia32_ls_mode(pred, conv_mode);
1433
1434                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1435                         if (get_mode_size_bits(conv_mode) == 8) {
1436                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1437                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1438                                 arch_set_irn_register_reqs_in(pred, reqs);
1439                         }
1440                 } else {
1441                         /* we don't want to end up with 2 loads, so we better do nothing */
1442                         if (get_irn_mode(pred) == mode_T) {
1443                                 return;
1444                         }
1445
1446                         result_conv = exact_copy(pred);
1447                         set_ia32_ls_mode(result_conv, conv_mode);
1448
1449                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1450                         if (get_mode_size_bits(conv_mode) == 8) {
1451                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1452                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1453                                 arch_set_irn_register_reqs_in(result_conv, reqs);
1454                         }
1455                 }
1456         } else {
1457                 /* if both convs have the same sign, then we can take the smaller one */
1458                 if (get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1459                         result_conv = pred_proj;
1460                 } else {
1461                         /* no optimisation possible if smaller conv is sign-extend */
1462                         if (mode_is_signed(pred_mode)) {
1463                                 return;
1464                         }
1465                         /* we can take the smaller conv if it is unsigned */
1466                         result_conv = pred_proj;
1467                 }
1468         }
1469
1470         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Conv(Conv) (%+F, %+F)\n", node, pred);
1471         /* Some user (like Phis) won't be happy if we change the mode. */
1472         set_irn_mode(result_conv, get_irn_mode(node));
1473
1474         /* kill the conv */
1475         exchange(node, result_conv);
1476
1477         if (get_irn_n_edges(pred_proj) == 0) {
1478                 kill_node(pred_proj);
1479                 if (pred != pred_proj)
1480                         kill_node(pred);
1481         }
1482         optimize_conv_conv(result_conv);
1483 }
1484
1485 static void optimize_node(ir_node *node, void *env)
1486 {
1487         (void) env;
1488
1489         optimize_load_conv(node);
1490         optimize_conv_store(node);
1491         optimize_conv_conv(node);
1492 }
1493
1494 /**
1495  * Performs conv and address mode optimization.
1496  */
1497 void ia32_optimize_graph(ir_graph *irg)
1498 {
1499         irg_walk_blkwise_graph(irg, NULL, optimize_node, NULL);
1500 }
1501
1502 void ia32_init_optimize(void)
1503 {
1504         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1505 }