nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode.h"
  29 #include "irprog_t.h"
  30 #include "ircons.h"
  31 #include "irtools.h"
  32 #include "firm_types.h"
  33 #include "iredges.h"
  34 #include "tv.h"
  35 #include "irgmod.h"
  36 #include "irgwalk.h"
  37 #include "heights.h"
  38 #include "irbitset.h"
  39 #include "irprintf.h"
  40 #include "irdump.h"
  41 #include "error.h"
  42
  43 #include "../be_t.h"
  44 #include "../beabi.h"
  45 #include "../benode.h"
  46 #include "../besched.h"
  47 #include "../bepeephole.h"
  48
  49 #include "ia32_new_nodes.h"
  50 #include "ia32_optimize.h"
  51 #include "bearch_ia32_t.h"
  52 #include "gen_ia32_regalloc_if.h"
  53 #include "ia32_common_transform.h"
  54 #include "ia32_transform.h"
  55 #include "ia32_dbg_stat.h"
  56 #include "ia32_util.h"
  57 #include "ia32_architecture.h"
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static void copy_mark(const ir_node *old, ir_node *newn)
  62 {
  63         if (is_ia32_is_reload(old))
  64                 set_ia32_is_reload(newn);
  65         if (is_ia32_is_spill(old))
  66                 set_ia32_is_spill(newn);
  67         if (is_ia32_is_remat(old))
  68                 set_ia32_is_remat(newn);
  69 }
  70
  71 typedef enum produces_flag_t {
  72         produces_no_flag,
  73         produces_flag_zero,
  74         produces_flag_carry
  75 } produces_flag_t;
  76
  77 /**
  78  * Return which usable flag the given node produces
  79  *
  80  * @param node  the node to check
  81  * @param pn    the projection number of the used result
  82  */
  83 static produces_flag_t produces_test_flag(ir_node *node, int pn)
  84 {
  85         ir_node                     *count;
  86         const ia32_immediate_attr_t *imm_attr;
  87
  88         if (!is_ia32_irn(node))
  89                 return produces_no_flag;
  90
  91         switch (get_ia32_irn_opcode(node)) {
  92                 case iro_ia32_Add:
  93                 case iro_ia32_Adc:
  94                 case iro_ia32_And:
  95                 case iro_ia32_Or:
  96                 case iro_ia32_Xor:
  97                 case iro_ia32_Sub:
  98                 case iro_ia32_Sbb:
  99                 case iro_ia32_Neg:
 100                 case iro_ia32_Inc:
 101                 case iro_ia32_Dec:
 102                         break;
 103
 104                 case iro_ia32_ShlD:
 105                 case iro_ia32_ShrD:
 106                         assert((int)n_ia32_ShlD_count == (int)n_ia32_ShrD_count);
 107                         count = get_irn_n(node, n_ia32_ShlD_count);
 108                         goto check_shift_amount;
 109
 110                 case iro_ia32_Shl:
 111                 case iro_ia32_Shr:
 112                 case iro_ia32_Sar:
 113                         assert((int)n_ia32_Shl_count == (int)n_ia32_Shr_count
 114                                         && (int)n_ia32_Shl_count == (int)n_ia32_Sar_count);
 115                         count = get_irn_n(node, n_ia32_Shl_count);
 116 check_shift_amount:
 117                         /* when shift count is zero the flags are not affected, so we can only
 118                          * do this for constants != 0 */
 119                         if (!is_ia32_Immediate(count))
 120                                 return produces_no_flag;
 121
 122                         imm_attr = get_ia32_immediate_attr_const(count);
 123                         if (imm_attr->symconst != NULL)
 124                                 return produces_no_flag;
 125                         if ((imm_attr->offset & 0x1f) == 0)
 126                                 return produces_no_flag;
 127                         break;
 128
 129                 case iro_ia32_Mul:
 130                         return pn == pn_ia32_Mul_res_high ?
 131                                 produces_flag_carry : produces_no_flag;
 132
 133                 default:
 134                         return produces_no_flag;
 135         }
 136
 137         return pn == pn_ia32_res ?
 138                 produces_flag_zero : produces_no_flag;
 139 }
 140
 141 /**
 142  * Replace Cmp(x, 0) by a Test(x, x)
 143  */
 144 static void peephole_ia32_Cmp(ir_node *const node)
 145 {
 146         ir_node                     *right;
 147         ir_graph                    *irg;
 148         ia32_immediate_attr_t const *imm;
 149         dbg_info                    *dbgi;
 150         ir_node                     *block;
 151         ir_node                     *noreg;
 152         ir_node                     *nomem;
 153         ir_node                     *op;
 154         ia32_attr_t           const *attr;
 155         int                          ins_permuted;
 156         ir_node                     *test;
 157         arch_register_t       const *reg;
 158         ir_edge_t             const *edge;
 159         ir_edge_t             const *tmp;
 160
 161         if (get_ia32_op_type(node) != ia32_Normal)
 162                 return;
 163
 164         right = get_irn_n(node, n_ia32_Cmp_right);
 165         if (!is_ia32_Immediate(right))
 166                 return;
 167
 168         imm = get_ia32_immediate_attr_const(right);
 169         if (imm->symconst != NULL || imm->offset != 0)
 170                 return;
 171
 172         dbgi         = get_irn_dbg_info(node);
 173         irg          = get_irn_irg(node);
 174         block        = get_nodes_block(node);
 175         noreg        = ia32_new_NoReg_gp(irg);
 176         nomem        = get_irg_no_mem(current_ir_graph);
 177         op           = get_irn_n(node, n_ia32_Cmp_left);
 178         attr         = get_ia32_attr(node);
 179         ins_permuted = attr->data.ins_permuted;
 180
 181         if (is_ia32_Cmp(node)) {
 182                 test = new_bd_ia32_Test(dbgi, block, noreg, noreg, nomem,
 183                                         op, op, ins_permuted);
 184         } else {
 185                 test = new_bd_ia32_Test8Bit(dbgi, block, noreg, noreg, nomem,
 186                                             op, op, ins_permuted);
 187         }
 188         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 189
 190         reg = arch_irn_get_register(node, pn_ia32_Cmp_eflags);
 191         arch_irn_set_register(test, pn_ia32_Test_eflags, reg);
 192
 193         foreach_out_edge_safe(node, edge, tmp) {
 194                 ir_node *const user = get_edge_src_irn(edge);
 195
 196                 if (is_Proj(user))
 197                         exchange(user, test);
 198         }
 199
 200         sched_add_before(node, test);
 201         copy_mark(node, test);
 202         be_peephole_exchange(node, test);
 203 }
 204
 205 /**
 206  * Peephole optimization for Test instructions.
 207  * - Remove the Test, if an appropriate flag was produced which is still live
 208  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 209  */
 210 static void peephole_ia32_Test(ir_node *node)
 211 {
 212         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 213         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 214
 215         assert((int)n_ia32_Test_left == (int)n_ia32_Test8Bit_left
 216                         && (int)n_ia32_Test_right == (int)n_ia32_Test8Bit_right);
 217
 218         if (left == right) { /* we need a test for 0 */
 219                 ir_node         *block = get_nodes_block(node);
 220                 int              pn    = pn_ia32_res;
 221                 ir_node         *flags_proj;
 222                 ir_mode         *flags_mode;
 223                 ir_node         *schedpoint;
 224                 const ir_edge_t *edge;
 225
 226                 if (get_nodes_block(left) != block)
 227                         return;
 228
 229                 if (is_Proj(left)) {
 230                         pn   = get_Proj_proj(left);
 231                         left = get_Proj_pred(left);
 232                 }
 233
 234                 /* walk schedule up and abort when we find left or some other node
 235                  * destroys the flags */
 236                 schedpoint = node;
 237                 for (;;) {
 238                         schedpoint = sched_prev(schedpoint);
 239                         if (schedpoint == left)
 240                                 break;
 241                         if (arch_irn_is(schedpoint, modify_flags))
 242                                 return;
 243                         if (schedpoint == block)
 244                                 panic("couldn't find left");
 245                 }
 246
 247                 /* make sure only Lg/Eq tests are used */
 248                 foreach_out_edge(node, edge) {
 249                         ir_node              *user = get_edge_src_irn(edge);
 250                         ia32_condition_code_t cc  = get_ia32_condcode(user);
 251
 252                         if (cc != ia32_cc_equal && cc != ia32_cc_not_equal) {
 253                                 return;
 254                         }
 255                 }
 256
 257                 switch (produces_test_flag(left, pn)) {
 258                         case produces_flag_zero:
 259                                 break;
 260
 261                         case produces_flag_carry:
 262                                 foreach_out_edge(node, edge) {
 263                                         ir_node              *user = get_edge_src_irn(edge);
 264                                         ia32_condition_code_t cc   = get_ia32_condcode(user);
 265
 266                                         switch (cc) {
 267                                         case ia32_cc_equal:     cc = ia32_cc_above_equal; break; /* CF = 0 */
 268                                         case ia32_cc_not_equal: cc = ia32_cc_below;       break; /* CF = 1 */
 269                                         default: panic("unexpected pn");
 270                                         }
 271                                         set_ia32_condcode(user, cc);
 272                                 }
 273                                 break;
 274
 275                         default:
 276                                 return;
 277                 }
 278
 279                 if (get_irn_mode(left) != mode_T) {
 280                         set_irn_mode(left, mode_T);
 281
 282                         /* If there are other users, reroute them to result proj */
 283                         if (get_irn_n_edges(left) != 2) {
 284                                 ir_node *res = new_r_Proj(left, mode_Iu, pn_ia32_res);
 285
 286                                 edges_reroute(left, res, current_ir_graph);
 287                                 /* Reattach the result proj to left */
 288                                 set_Proj_pred(res, left);
 289                         }
 290                 }
 291
 292                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 293                 flags_proj = new_r_Proj(left, flags_mode, pn_ia32_flags);
 294                 arch_set_irn_register(flags_proj, &ia32_registers[REG_EFLAGS]);
 295
 296                 assert(get_irn_mode(node) != mode_T);
 297
 298                 be_peephole_exchange(node, flags_proj);
 299         } else if (is_ia32_Immediate(right)) {
 300                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 301                 unsigned                           offset;
 302
 303                 /* A test with a symconst is rather strange, but better safe than sorry */
 304                 if (imm->symconst != NULL)
 305                         return;
 306
 307                 offset = imm->offset;
 308                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 309                         ia32_attr_t *const attr = get_ia32_attr(node);
 310
 311                         if ((offset & 0xFFFFFF00) == 0) {
 312                                 /* attr->am_offs += 0; */
 313                         } else if ((offset & 0xFFFF00FF) == 0) {
 314                                 ir_node *imm = ia32_create_Immediate(NULL, 0, offset >>  8);
 315                                 set_irn_n(node, n_ia32_Test_right, imm);
 316                                 attr->am_offs += 1;
 317                         } else if ((offset & 0xFF00FFFF) == 0) {
 318                                 ir_node *imm = ia32_create_Immediate(NULL, 0, offset >> 16);
 319                                 set_irn_n(node, n_ia32_Test_right, imm);
 320                                 attr->am_offs += 2;
 321                         } else if ((offset & 0x00FFFFFF) == 0) {
 322                                 ir_node *imm = ia32_create_Immediate(NULL, 0, offset >> 24);
 323                                 set_irn_n(node, n_ia32_Test_right, imm);
 324                                 attr->am_offs += 3;
 325                         } else {
 326                                 return;
 327                         }
 328                 } else if (offset < 256) {
 329                         arch_register_t const* const reg = arch_get_irn_register(left);
 330
 331                         if (reg != &ia32_registers[REG_EAX] &&
 332                                         reg != &ia32_registers[REG_EBX] &&
 333                                         reg != &ia32_registers[REG_ECX] &&
 334                                         reg != &ia32_registers[REG_EDX]) {
 335                                 return;
 336                         }
 337                 } else {
 338                         return;
 339                 }
 340
 341                 /* Technically we should build a Test8Bit because of the register
 342                  * constraints, but nobody changes registers at this point anymore. */
 343                 set_ia32_ls_mode(node, mode_Bu);
 344         }
 345 }
 346
 347 /**
 348  * AMD Athlon works faster when RET is not destination of
 349  * conditional jump or directly preceded by other jump instruction.
 350  * Can be avoided by placing a Rep prefix before the return.
 351  */
 352 static void peephole_ia32_Return(ir_node *node)
 353 {
 354         ir_node *block, *irn;
 355
 356         if (!ia32_cg_config.use_pad_return)
 357                 return;
 358
 359         block = get_nodes_block(node);
 360
 361         /* check if this return is the first on the block */
 362         sched_foreach_reverse_from(node, irn) {
 363                 switch (get_irn_opcode(irn)) {
 364                 case beo_Return:
 365                         /* the return node itself, ignore */
 366                         continue;
 367                 case iro_Start:
 368                 case beo_Start:
 369                 case beo_Barrier:
 370                         /* ignore no code generated */
 371                         continue;
 372                 case beo_IncSP:
 373                         /* arg, IncSP 0 nodes might occur, ignore these */
 374                         if (be_get_IncSP_offset(irn) == 0)
 375                                 continue;
 376                         return;
 377                 case iro_Phi:
 378                         continue;
 379                 default:
 380                         return;
 381                 }
 382         }
 383
 384         /* ensure, that the 3 byte return is generated */
 385         be_Return_set_emit_pop(node, 1);
 386 }
 387
 388 /* only optimize up to 48 stores behind IncSPs */
 389 #define MAXPUSH_OPTIMIZE    48
 390
 391 /**
 392  * Tries to create Push's from IncSP, Store combinations.
 393  * The Stores are replaced by Push's, the IncSP is modified
 394  * (possibly into IncSP 0, but not removed).
 395  */
 396 static void peephole_IncSP_Store_to_push(ir_node *irn)
 397 {
 398         int              i;
 399         int              maxslot;
 400         int              inc_ofs;
 401         ir_node         *node;
 402         ir_node         *stores[MAXPUSH_OPTIMIZE];
 403         ir_node         *block;
 404         ir_graph        *irg;
 405         ir_node         *curr_sp;
 406         ir_mode         *spmode;
 407         ir_node         *first_push = NULL;
 408         ir_edge_t const *edge;
 409         ir_edge_t const *next;
 410
 411         memset(stores, 0, sizeof(stores));
 412
 413         assert(be_is_IncSP(irn));
 414
 415         inc_ofs = be_get_IncSP_offset(irn);
 416         if (inc_ofs < 4)
 417                 return;
 418
 419         /*
 420          * We first walk the schedule after the IncSP node as long as we find
 421          * suitable Stores that could be transformed to a Push.
 422          * We save them into the stores array which is sorted by the frame offset/4
 423          * attached to the node
 424          */
 425         maxslot = -1;
 426         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 427                 ir_node *mem;
 428                 int offset;
 429                 int storeslot;
 430
 431                 /* it has to be a Store */
 432                 if (!is_ia32_Store(node))
 433                         break;
 434
 435                 /* it has to use our sp value */
 436                 if (get_irn_n(node, n_ia32_base) != irn)
 437                         continue;
 438                 /* Store has to be attached to NoMem */
 439                 mem = get_irn_n(node, n_ia32_mem);
 440                 if (!is_NoMem(mem))
 441                         continue;
 442
 443                 /* unfortunately we can't support the full AMs possible for push at the
 444                  * moment. TODO: fix this */
 445                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 446                         break;
 447
 448                 offset = get_ia32_am_offs_int(node);
 449                 /* we should NEVER access uninitialized stack BELOW the current SP */
 450                 assert(offset >= 0);
 451
 452                 /* storing at half-slots is bad */
 453                 if ((offset & 3) != 0)
 454                         break;
 455
 456                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 457                         continue;
 458                 storeslot = offset >> 2;
 459
 460                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 461                 if (stores[storeslot] != NULL)
 462                         break;
 463
 464                 stores[storeslot] = node;
 465                 if (storeslot > maxslot)
 466                         maxslot = storeslot;
 467         }
 468
 469         curr_sp = irn;
 470
 471         for (i = -1; i < maxslot; ++i) {
 472                 if (stores[i + 1] == NULL)
 473                         break;
 474         }
 475
 476         /* walk through the Stores and create Pushs for them */
 477         block  = get_nodes_block(irn);
 478         spmode = get_irn_mode(irn);
 479         irg    = get_irn_irg(irn);
 480         for (; i >= 0; --i) {
 481                 const arch_register_t *spreg;
 482                 ir_node *push;
 483                 ir_node *val, *mem, *mem_proj;
 484                 ir_node *store = stores[i];
 485                 ir_node *noreg = ia32_new_NoReg_gp(irg);
 486
 487                 val = get_irn_n(store, n_ia32_unary_op);
 488                 mem = get_irn_n(store, n_ia32_mem);
 489                 spreg = arch_get_irn_register(curr_sp);
 490
 491                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg, mem, val, curr_sp);
 492                 copy_mark(store, push);
 493
 494                 if (first_push == NULL)
 495                         first_push = push;
 496
 497                 sched_add_after(skip_Proj(curr_sp), push);
 498
 499                 /* create stackpointer Proj */
 500                 curr_sp = new_r_Proj(push, spmode, pn_ia32_Push_stack);
 501                 arch_set_irn_register(curr_sp, spreg);
 502
 503                 /* create memory Proj */
 504                 mem_proj = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 505
 506                 /* use the memproj now */
 507                 be_peephole_exchange(store, mem_proj);
 508
 509                 inc_ofs -= 4;
 510         }
 511
 512         foreach_out_edge_safe(irn, edge, next) {
 513                 ir_node *const src = get_edge_src_irn(edge);
 514                 int      const pos = get_edge_src_pos(edge);
 515
 516                 if (src == first_push)
 517                         continue;
 518
 519                 set_irn_n(src, pos, curr_sp);
 520         }
 521
 522         be_set_IncSP_offset(irn, inc_ofs);
 523 }
 524
 525 #if 0
 526 /**
 527  * Creates a Push instruction before the given schedule point.
 528  *
 529  * @param dbgi        debug info
 530  * @param block       the block
 531  * @param stack       the previous stack value
 532  * @param schedpoint  the new node is added before this node
 533  * @param reg         the register to pop
 534  *
 535  * @return the new stack value
 536  */
 537 static ir_node *create_push(dbg_info *dbgi, ir_node *block,
 538                             ir_node *stack, ir_node *schedpoint)
 539 {
 540         const arch_register_t *esp = &ia32_registers[REG_ESP];
 541
 542         ir_node *val   = ia32_new_NoReg_gp(cg);
 543         ir_node *noreg = ia32_new_NoReg_gp(cg);
 544         ir_graph *irg  = get_irn_irg(block);
 545         ir_node *nomem = new_r_NoMem(irg);
 546         ir_node *push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, nomem, val, stack);
 547         sched_add_before(schedpoint, push);
 548
 549         stack = new_r_Proj(push, mode_Iu, pn_ia32_Push_stack);
 550         arch_set_irn_register(stack, esp);
 551
 552         return stack;
 553 }
 554
 555 static void peephole_store_incsp(ir_node *store)
 556 {
 557         dbg_info *dbgi;
 558         ir_node  *node;
 559         ir_node  *block;
 560         ir_node  *noreg;
 561         ir_node  *mem;
 562         ir_node  *push;
 563         ir_node  *val;
 564         ir_node  *base;
 565         ir_node  *index;
 566         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 567         if (!be_is_IncSP(am_base)
 568                         || get_nodes_block(am_base) != get_nodes_block(store))
 569                 return;
 570         mem = get_irn_n(store, n_ia32_Store_mem);
 571         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 572                         || !is_NoMem(mem))
 573                 return;
 574
 575         int incsp_offset = be_get_IncSP_offset(am_base);
 576         if (incsp_offset <= 0)
 577                 return;
 578
 579         /* we have to be at offset 0 */
 580         int my_offset = get_ia32_am_offs_int(store);
 581         if (my_offset != 0) {
 582                 /* TODO here: find out wether there is a store with offset 0 before
 583                  * us and wether we can move it down to our place */
 584                 return;
 585         }
 586         ir_mode *ls_mode = get_ia32_ls_mode(store);
 587         int my_store_size = get_mode_size_bytes(ls_mode);
 588
 589         if (my_offset + my_store_size > incsp_offset)
 590                 return;
 591
 592         /* correctness checking:
 593                 - noone else must write to that stackslot
 594                     (because after translation incsp won't allocate it anymore)
 595         */
 596         sched_foreach_reverse_from(store, node) {
 597                 int i, arity;
 598
 599                 if (node == am_base)
 600                         break;
 601
 602                 /* make sure noone else can use the space on the stack */
 603                 arity = get_irn_arity(node);
 604                 for (i = 0; i < arity; ++i) {
 605                         ir_node *pred = get_irn_n(node, i);
 606                         if (pred != am_base)
 607                                 continue;
 608
 609                         if (i == n_ia32_base &&
 610                                         (get_ia32_op_type(node) == ia32_AddrModeS
 611                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 612                                 int      node_offset  = get_ia32_am_offs_int(node);
 613                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 614                                 int      node_size    = get_mode_size_bytes(node_ls_mode);
 615                                 /* overlapping with our position? abort */
 616                                 if (node_offset < my_offset + my_store_size
 617                                                 && node_offset + node_size >= my_offset)
 618                                         return;
 619                                 /* otherwise it's fine */
 620                                 continue;
 621                         }
 622
 623                         /* strange use of esp: abort */
 624                         return;
 625                 }
 626         }
 627
 628         /* all ok, change to push */
 629         dbgi  = get_irn_dbg_info(store);
 630         block = get_nodes_block(store);
 631         noreg = ia32_new_NoReg_gp(cg);
 632         val   = get_irn_n(store, n_ia32_Store_val);
 633
 634         push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, mem,
 635
 636         create_push(dbgi, current_ir_graph, block, am_base, store);
 637 }
 638 #endif
 639
 640 /**
 641  * Return true if a mode can be stored in the GP register set
 642  */
 643 static inline int mode_needs_gp_reg(ir_mode *mode)
 644 {
 645         if (mode == ia32_mode_fpcw)
 646                 return 0;
 647         if (get_mode_size_bits(mode) > 32)
 648                 return 0;
 649         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 650 }
 651
 652 /**
 653  * Tries to create Pops from Load, IncSP combinations.
 654  * The Loads are replaced by Pops, the IncSP is modified
 655  * (possibly into IncSP 0, but not removed).
 656  */
 657 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 658 {
 659         const arch_register_t *esp = &ia32_registers[REG_ESP];
 660         int      i, maxslot, inc_ofs, ofs;
 661         ir_node  *node, *pred_sp, *block;
 662         ir_node  *loads[MAXPUSH_OPTIMIZE];
 663         ir_graph *irg;
 664         unsigned regmask = 0;
 665         unsigned copymask = ~0;
 666
 667         memset(loads, 0, sizeof(loads));
 668         assert(be_is_IncSP(irn));
 669
 670         inc_ofs = -be_get_IncSP_offset(irn);
 671         if (inc_ofs < 4)
 672                 return;
 673
 674         /*
 675          * We first walk the schedule before the IncSP node as long as we find
 676          * suitable Loads that could be transformed to a Pop.
 677          * We save them into the stores array which is sorted by the frame offset/4
 678          * attached to the node
 679          */
 680         maxslot = -1;
 681         pred_sp = be_get_IncSP_pred(irn);
 682         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 683                 int offset;
 684                 int loadslot;
 685                 const arch_register_t *sreg, *dreg;
 686
 687                 /* it has to be a Load */
 688                 if (!is_ia32_Load(node)) {
 689                         if (be_is_Copy(node)) {
 690                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 691                                         /* not a GP copy, ignore */
 692                                         continue;
 693                                 }
 694                                 dreg = arch_get_irn_register(node);
 695                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 696                                 if (regmask & copymask & (1 << sreg->index)) {
 697                                         break;
 698                                 }
 699                                 if (regmask & copymask & (1 << dreg->index)) {
 700                                         break;
 701                                 }
 702                                 /* we CAN skip Copies if neither the destination nor the source
 703                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 704                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 705                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 706                                 continue;
 707                         }
 708                         break;
 709                 }
 710
 711                 /* we can handle only GP loads */
 712                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 713                         continue;
 714
 715                 /* it has to use our predecessor sp value */
 716                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 717                         /* it would be ok if this load does not use a Pop result,
 718                          * but we do not check this */
 719                         break;
 720                 }
 721
 722                 /* should have NO index */
 723                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 724                         break;
 725
 726                 offset = get_ia32_am_offs_int(node);
 727                 /* we should NEVER access uninitialized stack BELOW the current SP */
 728                 assert(offset >= 0);
 729
 730                 /* storing at half-slots is bad */
 731                 if ((offset & 3) != 0)
 732                         break;
 733
 734                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 735                         continue;
 736                 /* ignore those outside the possible windows */
 737                 if (offset > inc_ofs - 4)
 738                         continue;
 739                 loadslot = offset >> 2;
 740
 741                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 742                 if (loads[loadslot] != NULL)
 743                         break;
 744
 745                 dreg = arch_irn_get_register(node, pn_ia32_Load_res);
 746                 if (regmask & (1 << dreg->index)) {
 747                         /* this register is already used */
 748                         break;
 749                 }
 750                 regmask |= 1 << dreg->index;
 751
 752                 loads[loadslot] = node;
 753                 if (loadslot > maxslot)
 754                         maxslot = loadslot;
 755         }
 756
 757         if (maxslot < 0)
 758                 return;
 759
 760         /* find the first slot */
 761         for (i = maxslot; i >= 0; --i) {
 762                 ir_node *load = loads[i];
 763
 764                 if (load == NULL)
 765                         break;
 766         }
 767
 768         ofs = inc_ofs - (maxslot + 1) * 4;
 769         inc_ofs = (i+1) * 4;
 770
 771         /* create a new IncSP if needed */
 772         block = get_nodes_block(irn);
 773         irg   = get_irn_irg(irn);
 774         if (inc_ofs > 0) {
 775                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 776                 sched_add_before(irn, pred_sp);
 777         }
 778
 779         /* walk through the Loads and create Pops for them */
 780         for (++i; i <= maxslot; ++i) {
 781                 ir_node *load = loads[i];
 782                 ir_node *mem, *pop;
 783                 const ir_edge_t *edge, *tmp;
 784                 const arch_register_t *reg;
 785
 786                 mem = get_irn_n(load, n_ia32_mem);
 787                 reg = arch_irn_get_register(load, pn_ia32_Load_res);
 788
 789                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 790                 arch_irn_set_register(pop, pn_ia32_Load_res, reg);
 791
 792                 copy_mark(load, pop);
 793
 794                 /* create stackpointer Proj */
 795                 pred_sp = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 796                 arch_set_irn_register(pred_sp, esp);
 797
 798                 sched_add_before(irn, pop);
 799
 800                 /* rewire now */
 801                 foreach_out_edge_safe(load, edge, tmp) {
 802                         ir_node *proj = get_edge_src_irn(edge);
 803
 804                         set_Proj_pred(proj, pop);
 805                 }
 806
 807                 /* we can remove the Load now */
 808                 sched_remove(load);
 809                 kill_node(load);
 810         }
 811
 812         be_set_IncSP_offset(irn, -ofs);
 813         be_set_IncSP_pred(irn, pred_sp);
 814 }
 815
 816
 817 /**
 818  * Find a free GP register if possible, else return NULL.
 819  */
 820 static const arch_register_t *get_free_gp_reg(ir_graph *irg)
 821 {
 822         be_irg_t *birg = be_birg_from_irg(irg);
 823         int i;
 824
 825         for (i = 0; i < N_ia32_gp_REGS; ++i) {
 826                 const arch_register_t *reg = &ia32_reg_classes[CLASS_ia32_gp].regs[i];
 827                 if (!rbitset_is_set(birg->allocatable_regs, reg->global_index))
 828                         continue;
 829
 830                 if (be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 831                         return reg;
 832         }
 833
 834         return NULL;
 835 }
 836
 837 /**
 838  * Creates a Pop instruction before the given schedule point.
 839  *
 840  * @param dbgi        debug info
 841  * @param block       the block
 842  * @param stack       the previous stack value
 843  * @param schedpoint  the new node is added before this node
 844  * @param reg         the register to pop
 845  *
 846  * @return the new stack value
 847  */
 848 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 849                            ir_node *stack, ir_node *schedpoint,
 850                            const arch_register_t *reg)
 851 {
 852         const arch_register_t *esp = &ia32_registers[REG_ESP];
 853         ir_graph *irg = get_irn_irg(block);
 854         ir_node *pop;
 855         ir_node *keep;
 856         ir_node *val;
 857         ir_node *in[1];
 858
 859         pop   = new_bd_ia32_Pop(dbgi, block, new_r_NoMem(irg), stack);
 860
 861         stack = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 862         arch_set_irn_register(stack, esp);
 863         val   = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_res);
 864         arch_set_irn_register(val, reg);
 865
 866         sched_add_before(schedpoint, pop);
 867
 868         in[0] = val;
 869         keep  = be_new_Keep(block, 1, in);
 870         sched_add_before(schedpoint, keep);
 871
 872         return stack;
 873 }
 874
 875 /**
 876  * Optimize an IncSp by replacing it with Push/Pop.
 877  */
 878 static void peephole_be_IncSP(ir_node *node)
 879 {
 880         const arch_register_t *esp = &ia32_registers[REG_ESP];
 881         const arch_register_t *reg;
 882         dbg_info              *dbgi;
 883         ir_node               *block;
 884         ir_node               *stack;
 885         int                    offset;
 886
 887         /* first optimize incsp->incsp combinations */
 888         node = be_peephole_IncSP_IncSP(node);
 889
 890         /* transform IncSP->Store combinations to Push where possible */
 891         peephole_IncSP_Store_to_push(node);
 892
 893         /* transform Load->IncSP combinations to Pop where possible */
 894         peephole_Load_IncSP_to_pop(node);
 895
 896         if (arch_get_irn_register(node) != esp)
 897                 return;
 898
 899         /* replace IncSP -4 by Pop freereg when possible */
 900         offset = be_get_IncSP_offset(node);
 901         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 902             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 903             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 904             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 905                 return;
 906
 907         if (offset < 0) {
 908                 /* we need a free register for pop */
 909                 reg = get_free_gp_reg(get_irn_irg(node));
 910                 if (reg == NULL)
 911                         return;
 912
 913                 dbgi  = get_irn_dbg_info(node);
 914                 block = get_nodes_block(node);
 915                 stack = be_get_IncSP_pred(node);
 916
 917                 stack = create_pop(dbgi, block, stack, node, reg);
 918
 919                 if (offset == -8) {
 920                         stack = create_pop(dbgi, block, stack, node, reg);
 921                 }
 922         } else {
 923                 dbgi  = get_irn_dbg_info(node);
 924                 block = get_nodes_block(node);
 925                 stack = be_get_IncSP_pred(node);
 926                 stack = new_bd_ia32_PushEax(dbgi, block, stack);
 927                 arch_set_irn_register(stack, esp);
 928                 sched_add_before(node, stack);
 929
 930                 if (offset == +8) {
 931                         stack = new_bd_ia32_PushEax(dbgi, block, stack);
 932                         arch_set_irn_register(stack, esp);
 933                         sched_add_before(node, stack);
 934                 }
 935         }
 936
 937         be_peephole_exchange(node, stack);
 938 }
 939
 940 /**
 941  * Peephole optimisation for ia32_Const's
 942  */
 943 static void peephole_ia32_Const(ir_node *node)
 944 {
 945         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 946         const arch_register_t       *reg;
 947         ir_node                     *block;
 948         dbg_info                    *dbgi;
 949         ir_node                     *xorn;
 950
 951         /* try to transform a mov 0, reg to xor reg reg */
 952         if (attr->offset != 0 || attr->symconst != NULL)
 953                 return;
 954         if (ia32_cg_config.use_mov_0)
 955                 return;
 956         /* xor destroys the flags, so no-one must be using them */
 957         if (be_peephole_get_value(CLASS_ia32_flags, REG_FLAGS_EFLAGS) != NULL)
 958                 return;
 959
 960         reg = arch_get_irn_register(node);
 961         assert(be_peephole_get_reg_value(reg) == NULL);
 962
 963         /* create xor(produceval, produceval) */
 964         block = get_nodes_block(node);
 965         dbgi  = get_irn_dbg_info(node);
 966         xorn  = new_bd_ia32_Xor0(dbgi, block);
 967         arch_set_irn_register(xorn, reg);
 968
 969         sched_add_before(node, xorn);
 970
 971         copy_mark(node, xorn);
 972         be_peephole_exchange(node, xorn);
 973 }
 974
 975 static inline int is_noreg(const ir_node *node)
 976 {
 977         return is_ia32_NoReg_GP(node);
 978 }
 979
 980 ir_node *ia32_immediate_from_long(long val)
 981 {
 982         ir_graph *irg         = current_ir_graph;
 983         ir_node  *start_block = get_irg_start_block(irg);
 984         ir_node  *immediate
 985                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
 986         arch_set_irn_register(immediate, &ia32_registers[REG_GP_NOREG]);
 987
 988         return immediate;
 989 }
 990
 991 static ir_node *create_immediate_from_am(const ir_node *node)
 992 {
 993         ir_node   *block   = get_nodes_block(node);
 994         int        offset  = get_ia32_am_offs_int(node);
 995         int        sc_sign = is_ia32_am_sc_sign(node);
 996         const ia32_attr_t *attr = get_ia32_attr_const(node);
 997         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
 998         ir_entity *entity  = get_ia32_am_sc(node);
 999         ir_node   *res;
1000
1001         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
1002                                     offset);
1003         arch_set_irn_register(res, &ia32_registers[REG_GP_NOREG]);
1004         return res;
1005 }
1006
1007 static int is_am_one(const ir_node *node)
1008 {
1009         int        offset  = get_ia32_am_offs_int(node);
1010         ir_entity *entity  = get_ia32_am_sc(node);
1011
1012         return offset == 1 && entity == NULL;
1013 }
1014
1015 static int is_am_minus_one(const ir_node *node)
1016 {
1017         int        offset  = get_ia32_am_offs_int(node);
1018         ir_entity *entity  = get_ia32_am_sc(node);
1019
1020         return offset == -1 && entity == NULL;
1021 }
1022
1023 /**
1024  * Transforms a LEA into an Add or SHL if possible.
1025  */
1026 static void peephole_ia32_Lea(ir_node *node)
1027 {
1028         ir_graph              *irg;
1029         ir_node               *base;
1030         ir_node               *index;
1031         const arch_register_t *base_reg;
1032         const arch_register_t *index_reg;
1033         const arch_register_t *out_reg;
1034         int                    scale;
1035         int                    has_immediates;
1036         ir_node               *op1;
1037         ir_node               *op2;
1038         dbg_info              *dbgi;
1039         ir_node               *block;
1040         ir_node               *res;
1041         ir_node               *noreg;
1042         ir_node               *nomem;
1043
1044         assert(is_ia32_Lea(node));
1045
1046         /* we can only do this if it is allowed to clobber the flags */
1047         if (be_peephole_get_value(CLASS_ia32_flags, REG_FLAGS_EFLAGS) != NULL)
1048                 return;
1049
1050         base  = get_irn_n(node, n_ia32_Lea_base);
1051         index = get_irn_n(node, n_ia32_Lea_index);
1052
1053         if (is_noreg(base)) {
1054                 base     = NULL;
1055                 base_reg = NULL;
1056         } else {
1057                 base_reg = arch_get_irn_register(base);
1058         }
1059         if (is_noreg(index)) {
1060                 index     = NULL;
1061                 index_reg = NULL;
1062         } else {
1063                 index_reg = arch_get_irn_register(index);
1064         }
1065
1066         if (base == NULL && index == NULL) {
1067                 /* we shouldn't construct these in the first place... */
1068 #ifdef DEBUG_libfirm
1069                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1070 #endif
1071                 return;
1072         }
1073
1074         out_reg = arch_get_irn_register(node);
1075         scale   = get_ia32_am_scale(node);
1076         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1077         /* check if we have immediates values (frame entities should already be
1078          * expressed in the offsets) */
1079         if (get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1080                 has_immediates = 1;
1081         } else {
1082                 has_immediates = 0;
1083         }
1084
1085         /* we can transform leas where the out register is the same as either the
1086          * base or index register back to an Add or Shl */
1087         if (out_reg == base_reg) {
1088                 if (index == NULL) {
1089 #ifdef DEBUG_libfirm
1090                         if (!has_immediates) {
1091                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1092                                            "just a copy\n");
1093                         }
1094 #endif
1095                         op1 = base;
1096                         goto make_add_immediate;
1097                 }
1098                 if (scale == 0 && !has_immediates) {
1099                         op1 = base;
1100                         op2 = index;
1101                         goto make_add;
1102                 }
1103                 /* can't create an add */
1104                 return;
1105         } else if (out_reg == index_reg) {
1106                 if (base == NULL) {
1107                         if (has_immediates && scale == 0) {
1108                                 op1 = index;
1109                                 goto make_add_immediate;
1110                         } else if (!has_immediates && scale > 0) {
1111                                 op1 = index;
1112                                 op2 = ia32_immediate_from_long(scale);
1113                                 goto make_shl;
1114                         } else if (!has_immediates) {
1115 #ifdef DEBUG_libfirm
1116                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1117                                            "just a copy\n");
1118 #endif
1119                         }
1120                 } else if (scale == 0 && !has_immediates) {
1121                         op1 = index;
1122                         op2 = base;
1123                         goto make_add;
1124                 }
1125                 /* can't create an add */
1126                 return;
1127         } else {
1128                 /* can't create an add */
1129                 return;
1130         }
1131
1132 make_add_immediate:
1133         if (ia32_cg_config.use_incdec) {
1134                 if (is_am_one(node)) {
1135                         dbgi  = get_irn_dbg_info(node);
1136                         block = get_nodes_block(node);
1137                         res   = new_bd_ia32_Inc(dbgi, block, op1);
1138                         arch_set_irn_register(res, out_reg);
1139                         goto exchange;
1140                 }
1141                 if (is_am_minus_one(node)) {
1142                         dbgi  = get_irn_dbg_info(node);
1143                         block = get_nodes_block(node);
1144                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1145                         arch_set_irn_register(res, out_reg);
1146                         goto exchange;
1147                 }
1148         }
1149         op2 = create_immediate_from_am(node);
1150
1151 make_add:
1152         dbgi  = get_irn_dbg_info(node);
1153         block = get_nodes_block(node);
1154         irg   = get_irn_irg(node);
1155         noreg = ia32_new_NoReg_gp(irg);
1156         nomem = new_r_NoMem(irg);
1157         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1158         arch_set_irn_register(res, out_reg);
1159         set_ia32_commutative(res);
1160         goto exchange;
1161
1162 make_shl:
1163         dbgi  = get_irn_dbg_info(node);
1164         block = get_nodes_block(node);
1165         irg   = get_irn_irg(node);
1166         noreg = ia32_new_NoReg_gp(irg);
1167         nomem = new_r_NoMem(irg);
1168         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1169         arch_set_irn_register(res, out_reg);
1170         goto exchange;
1171
1172 exchange:
1173         SET_IA32_ORIG_NODE(res, node);
1174
1175         /* add new ADD/SHL to schedule */
1176         DBG_OPT_LEA2ADD(node, res);
1177
1178         /* exchange the Add and the LEA */
1179         sched_add_before(node, res);
1180         copy_mark(node, res);
1181         be_peephole_exchange(node, res);
1182 }
1183
1184 /**
1185  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1186  */
1187 static void peephole_ia32_Imul_split(ir_node *imul)
1188 {
1189         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1190         const arch_register_t *reg;
1191         ir_node               *res;
1192
1193         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1194                 /* no memory, imm form ignore */
1195                 return;
1196         }
1197         /* we need a free register */
1198         reg = get_free_gp_reg(get_irn_irg(imul));
1199         if (reg == NULL)
1200                 return;
1201
1202         /* fine, we can rebuild it */
1203         res = ia32_turn_back_am(imul);
1204         arch_set_irn_register(res, reg);
1205 }
1206
1207 /**
1208  * Replace xorps r,r and xorpd r,r by pxor r,r
1209  */
1210 static void peephole_ia32_xZero(ir_node *xorn)
1211 {
1212         set_irn_op(xorn, op_ia32_xPzero);
1213 }
1214
1215 /**
1216  * Replace 16bit sign extension from ax to eax by shorter cwtl
1217  */
1218 static void peephole_ia32_Conv_I2I(ir_node *node)
1219 {
1220         const arch_register_t *eax          = &ia32_registers[REG_EAX];
1221         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1222         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1223         dbg_info              *dbgi;
1224         ir_node               *block;
1225         ir_node               *cwtl;
1226
1227         if (get_mode_size_bits(smaller_mode) != 16 ||
1228                         !mode_is_signed(smaller_mode)          ||
1229                         eax != arch_get_irn_register(val)      ||
1230                         eax != arch_irn_get_register(node, pn_ia32_Conv_I2I_res))
1231                 return;
1232
1233         dbgi  = get_irn_dbg_info(node);
1234         block = get_nodes_block(node);
1235         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1236         arch_set_irn_register(cwtl, eax);
1237         sched_add_before(node, cwtl);
1238         be_peephole_exchange(node, cwtl);
1239 }
1240
1241 /**
1242  * Register a peephole optimisation function.
1243  */
1244 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1245 {
1246         assert(op->ops.generic == NULL);
1247         op->ops.generic = (op_func)func;
1248 }
1249
1250 /* Perform peephole-optimizations. */
1251 void ia32_peephole_optimization(ir_graph *irg)
1252 {
1253         /* register peephole optimisations */
1254         clear_irp_opcodes_generic_func();
1255         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1256         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1257         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1258         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1259         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1260         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1261         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1262         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1263         if (! ia32_cg_config.use_imul_mem_imm32)
1264                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1265         if (ia32_cg_config.use_pxor)
1266                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1267         if (ia32_cg_config.use_short_sex_eax)
1268                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1269
1270         be_peephole_opt(irg);
1271 }
1272
1273 /**
1274  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1275  * all it's Projs are removed as well.
1276  * @param irn  The irn to be removed from schedule
1277  */
1278 static inline void try_kill(ir_node *node)
1279 {
1280         if (get_irn_mode(node) == mode_T) {
1281                 const ir_edge_t *edge, *next;
1282                 foreach_out_edge_safe(node, edge, next) {
1283                         ir_node *proj = get_edge_src_irn(edge);
1284                         try_kill(proj);
1285                 }
1286         }
1287
1288         if (get_irn_n_edges(node) != 0)
1289                 return;
1290
1291         if (sched_is_scheduled(node)) {
1292                 sched_remove(node);
1293         }
1294
1295         kill_node(node);
1296 }
1297
1298 static void optimize_conv_store(ir_node *node)
1299 {
1300         ir_node *pred;
1301         ir_node *pred_proj;
1302         ir_mode *conv_mode;
1303         ir_mode *store_mode;
1304
1305         if (!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1306                 return;
1307
1308         assert((int)n_ia32_Store_val == (int)n_ia32_Store8Bit_val);
1309         pred_proj = get_irn_n(node, n_ia32_Store_val);
1310         if (is_Proj(pred_proj)) {
1311                 pred = get_Proj_pred(pred_proj);
1312         } else {
1313                 pred = pred_proj;
1314         }
1315         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1316                 return;
1317         if (get_ia32_op_type(pred) != ia32_Normal)
1318                 return;
1319
1320         /* the store only stores the lower bits, so we only need the conv
1321          * it it shrinks the mode */
1322         conv_mode  = get_ia32_ls_mode(pred);
1323         store_mode = get_ia32_ls_mode(node);
1324         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1325                 return;
1326
1327         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1328         if (get_irn_n_edges(pred_proj) == 0) {
1329                 kill_node(pred_proj);
1330                 if (pred != pred_proj)
1331                         kill_node(pred);
1332         }
1333 }
1334
1335 static void optimize_load_conv(ir_node *node)
1336 {
1337         ir_node *pred, *predpred;
1338         ir_mode *load_mode;
1339         ir_mode *conv_mode;
1340
1341         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1342                 return;
1343
1344         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1345         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1346         if (!is_Proj(pred))
1347                 return;
1348
1349         predpred = get_Proj_pred(pred);
1350         if (!is_ia32_Load(predpred))
1351                 return;
1352
1353         /* the load is sign extending the upper bits, so we only need the conv
1354          * if it shrinks the mode */
1355         load_mode = get_ia32_ls_mode(predpred);
1356         conv_mode = get_ia32_ls_mode(node);
1357         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1358                 return;
1359
1360         if (get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1361                 /* change the load if it has only 1 user */
1362                 if (get_irn_n_edges(pred) == 1) {
1363                         ir_mode *newmode;
1364                         if (get_mode_sign(conv_mode)) {
1365                                 newmode = find_signed_mode(load_mode);
1366                         } else {
1367                                 newmode = find_unsigned_mode(load_mode);
1368                         }
1369                         assert(newmode != NULL);
1370                         set_ia32_ls_mode(predpred, newmode);
1371                 } else {
1372                         /* otherwise we have to keep the conv */
1373                         return;
1374                 }
1375         }
1376
1377         /* kill the conv */
1378         exchange(node, pred);
1379 }
1380
1381 static void optimize_conv_conv(ir_node *node)
1382 {
1383         ir_node *pred_proj, *pred, *result_conv;
1384         ir_mode *pred_mode, *conv_mode;
1385         int      conv_mode_bits;
1386         int      pred_mode_bits;
1387
1388         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1389                 return;
1390
1391         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1392         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1393         if (is_Proj(pred_proj))
1394                 pred = get_Proj_pred(pred_proj);
1395         else
1396                 pred = pred_proj;
1397
1398         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1399                 return;
1400
1401         /* we know that after a conv, the upper bits are sign extended
1402          * so we only need the 2nd conv if it shrinks the mode */
1403         conv_mode      = get_ia32_ls_mode(node);
1404         conv_mode_bits = get_mode_size_bits(conv_mode);
1405         pred_mode      = get_ia32_ls_mode(pred);
1406         pred_mode_bits = get_mode_size_bits(pred_mode);
1407
1408         if (conv_mode_bits == pred_mode_bits
1409                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1410                 result_conv = pred_proj;
1411         } else if (conv_mode_bits <= pred_mode_bits) {
1412                 /* if 2nd conv is smaller then first conv, then we can always take the
1413                  * 2nd conv */
1414                 if (get_irn_n_edges(pred_proj) == 1) {
1415                         result_conv = pred_proj;
1416                         set_ia32_ls_mode(pred, conv_mode);
1417
1418                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1419                         if (get_mode_size_bits(conv_mode) == 8) {
1420                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1421                                 arch_set_in_register_reqs(pred,
1422                                                           arch_get_in_register_reqs(node));
1423                         }
1424                 } else {
1425                         /* we don't want to end up with 2 loads, so we better do nothing */
1426                         if (get_irn_mode(pred) == mode_T) {
1427                                 return;
1428                         }
1429
1430                         result_conv = exact_copy(pred);
1431                         set_ia32_ls_mode(result_conv, conv_mode);
1432
1433                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1434                         if (get_mode_size_bits(conv_mode) == 8) {
1435                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1436                                 arch_set_in_register_reqs(result_conv,
1437                                                           arch_get_in_register_reqs(node));
1438                         }
1439                 }
1440         } else {
1441                 /* if both convs have the same sign, then we can take the smaller one */
1442                 if (get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1443                         result_conv = pred_proj;
1444                 } else {
1445                         /* no optimisation possible if smaller conv is sign-extend */
1446                         if (mode_is_signed(pred_mode)) {
1447                                 return;
1448                         }
1449                         /* we can take the smaller conv if it is unsigned */
1450                         result_conv = pred_proj;
1451                 }
1452         }
1453
1454         /* Some user (like Phis) won't be happy if we change the mode. */
1455         set_irn_mode(result_conv, get_irn_mode(node));
1456
1457         /* kill the conv */
1458         exchange(node, result_conv);
1459
1460         if (get_irn_n_edges(pred_proj) == 0) {
1461                 kill_node(pred_proj);
1462                 if (pred != pred_proj)
1463                         kill_node(pred);
1464         }
1465         optimize_conv_conv(result_conv);
1466 }
1467
1468 static void optimize_node(ir_node *node, void *env)
1469 {
1470         (void) env;
1471
1472         optimize_load_conv(node);
1473         optimize_conv_store(node);
1474         optimize_conv_conv(node);
1475 }
1476
1477 /**
1478  * Performs conv and address mode optimization.
1479  */
1480 void ia32_optimize_graph(ir_graph *irg)
1481 {
1482         irg_walk_blkwise_graph(irg, NULL, optimize_node, NULL);
1483 }
1484
1485 void ia32_init_optimize(void)
1486 {
1487         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1488 }