nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "irprog_t.h"
  32 #include "ircons.h"
  33 #include "irtools.h"
  34 #include "firm_types.h"
  35 #include "iredges.h"
  36 #include "tv.h"
  37 #include "irgmod.h"
  38 #include "irgwalk.h"
  39 #include "height.h"
  40 #include "irbitset.h"
  41 #include "irprintf.h"
  42 #include "error.h"
  43
  44 #include "../be_t.h"
  45 #include "../beabi.h"
  46 #include "../benode_t.h"
  47 #include "../besched_t.h"
  48 #include "../bepeephole.h"
  49
  50 #include "ia32_new_nodes.h"
  51 #include "ia32_optimize.h"
  52 #include "bearch_ia32_t.h"
  53 #include "gen_ia32_regalloc_if.h"
  54 #include "ia32_common_transform.h"
  55 #include "ia32_transform.h"
  56 #include "ia32_dbg_stat.h"
  57 #include "ia32_util.h"
  58 #include "ia32_architecture.h"
  59
  60 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  61
  62 static const arch_env_t *arch_env;
  63 static ia32_code_gen_t  *cg;
  64
  65 static void copy_mark(const ir_node *old, ir_node *new)
  66 {
  67         if (is_ia32_is_reload(old))
  68                 set_ia32_is_reload(new);
  69         if (is_ia32_is_spill(old))
  70                 set_ia32_is_spill(new);
  71         if (is_ia32_is_remat(old))
  72                 set_ia32_is_remat(new);
  73 }
  74
  75 /**
  76  * Returns non-zero if the given node produces
  77  * a zero flag.
  78  *
  79  * @param node  the node to check
  80  * @param pn    if >= 0, the projection number of the used result
  81  */
  82 static int produces_zero_flag(ir_node *node, int pn)
  83 {
  84         ir_node                     *count;
  85         const ia32_immediate_attr_t *imm_attr;
  86
  87         if (!is_ia32_irn(node))
  88                 return 0;
  89
  90         if (pn >= 0) {
  91                 if (pn != pn_ia32_res)
  92                         return 0;
  93         }
  94
  95         switch (get_ia32_irn_opcode(node)) {
  96         case iro_ia32_Add:
  97         case iro_ia32_Adc:
  98         case iro_ia32_And:
  99         case iro_ia32_Or:
 100         case iro_ia32_Xor:
 101         case iro_ia32_Sub:
 102         case iro_ia32_Sbb:
 103         case iro_ia32_Neg:
 104         case iro_ia32_Inc:
 105         case iro_ia32_Dec:
 106                 return 1;
 107
 108         case iro_ia32_ShlD:
 109         case iro_ia32_ShrD:
 110                 assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 111                 count = get_irn_n(node, n_ia32_ShlD_count);
 112                 goto check_shift_amount;
 113
 114         case iro_ia32_Shl:
 115         case iro_ia32_Shr:
 116         case iro_ia32_Sar:
 117                 assert(n_ia32_Shl_count == n_ia32_Shr_count
 118                                 && n_ia32_Shl_count == n_ia32_Sar_count);
 119                 count = get_irn_n(node, n_ia32_Shl_count);
 120 check_shift_amount:
 121                 /* when shift count is zero the flags are not affected, so we can only
 122                  * do this for constants != 0 */
 123                 if (!is_ia32_Immediate(count))
 124                         return 0;
 125
 126                 imm_attr = get_ia32_immediate_attr_const(count);
 127                 if (imm_attr->symconst != NULL)
 128                         return 0;
 129                 if ((imm_attr->offset & 0x1f) == 0)
 130                         return 0;
 131                 return 1;
 132
 133         default:
 134                 break;
 135         }
 136         return 0;
 137 }
 138
 139 /**
 140  * If the given node has not mode_T, creates a mode_T version (with a result Proj).
 141  *
 142  * @param node  the node to change
 143  *
 144  * @return the new mode_T node (if the mode was changed) or node itself
 145  */
 146 static ir_node *turn_into_mode_t(ir_node *node)
 147 {
 148         ir_node               *block;
 149         ir_node               *res_proj;
 150         ir_node               *new_node;
 151         const arch_register_t *reg;
 152
 153         if(get_irn_mode(node) == mode_T)
 154                 return node;
 155
 156         assert(get_irn_mode(node) == mode_Iu);
 157
 158         new_node = exact_copy(node);
 159         set_irn_mode(new_node, mode_T);
 160
 161         block    = get_nodes_block(new_node);
 162         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 163                               pn_ia32_res);
 164
 165         reg = arch_get_irn_register(arch_env, node);
 166         arch_set_irn_register(arch_env, res_proj, reg);
 167
 168         sched_add_before(node, new_node);
 169         be_peephole_exchange(node, res_proj);
 170         return new_node;
 171 }
 172
 173 /**
 174  * Replace Cmp(x, 0) by a Test(x, x)
 175  */
 176 static void peephole_ia32_Cmp(ir_node *const node)
 177 {
 178         ir_node                     *right;
 179         ia32_immediate_attr_t const *imm;
 180         dbg_info                    *dbgi;
 181         ir_graph                    *irg;
 182         ir_node                     *block;
 183         ir_node                     *noreg;
 184         ir_node                     *nomem;
 185         ir_node                     *op;
 186         ia32_attr_t           const *attr;
 187         int                          ins_permuted;
 188         int                          cmp_unsigned;
 189         ir_node                     *test;
 190         arch_register_t       const *reg;
 191         ir_edge_t             const *edge;
 192         ir_edge_t             const *tmp;
 193
 194         if (get_ia32_op_type(node) != ia32_Normal)
 195                 return;
 196
 197         right = get_irn_n(node, n_ia32_Cmp_right);
 198         if (!is_ia32_Immediate(right))
 199                 return;
 200
 201         imm = get_ia32_immediate_attr_const(right);
 202         if (imm->symconst != NULL || imm->offset != 0)
 203                 return;
 204
 205         dbgi         = get_irn_dbg_info(node);
 206         irg          = current_ir_graph;
 207         block        = get_nodes_block(node);
 208         noreg        = ia32_new_NoReg_gp(cg);
 209         nomem        = get_irg_no_mem(irg);
 210         op           = get_irn_n(node, n_ia32_Cmp_left);
 211         attr         = get_irn_generic_attr(node);
 212         ins_permuted = attr->data.ins_permuted;
 213         cmp_unsigned = attr->data.cmp_unsigned;
 214
 215         if (is_ia32_Cmp(node)) {
 216                 test = new_rd_ia32_Test(dbgi, irg, block, noreg, noreg, nomem,
 217                                         op, op, ins_permuted, cmp_unsigned);
 218         } else {
 219                 test = new_rd_ia32_Test8Bit(dbgi, irg, block, noreg, noreg, nomem,
 220                                             op, op, ins_permuted, cmp_unsigned);
 221         }
 222         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 223
 224         reg = arch_get_irn_register(arch_env, node);
 225         arch_set_irn_register(arch_env, test, reg);
 226
 227         foreach_out_edge_safe(node, edge, tmp) {
 228                 ir_node *const user = get_edge_src_irn(edge);
 229
 230                 if (is_Proj(user))
 231                         exchange(user, test);
 232         }
 233
 234         sched_add_before(node, test);
 235         copy_mark(node, test);
 236         be_peephole_exchange(node, test);
 237 }
 238
 239 /**
 240  * Peephole optimization for Test instructions.
 241  * We can remove the Test, if a zero flags was produced which is still
 242  * live.
 243  */
 244 static void peephole_ia32_Test(ir_node *node)
 245 {
 246         ir_node         *left  = get_irn_n(node, n_ia32_Test_left);
 247         ir_node         *right = get_irn_n(node, n_ia32_Test_right);
 248         ir_node         *flags_proj;
 249         ir_node         *block;
 250         ir_mode         *flags_mode;
 251         int              pn    = -1;
 252         ir_node         *schedpoint;
 253         const ir_edge_t *edge;
 254
 255         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 256                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 257
 258         /* we need a test for 0 */
 259         if(left != right)
 260                 return;
 261
 262         block = get_nodes_block(node);
 263         if(get_nodes_block(left) != block)
 264                 return;
 265
 266         if(is_Proj(left)) {
 267                 pn   = get_Proj_proj(left);
 268                 left = get_Proj_pred(left);
 269         }
 270
 271         /* happens rarely, but if it does code will panic' */
 272         if (is_ia32_Unknown_GP(left))
 273                 return;
 274
 275         /* walk schedule up and abort when we find left or some other node destroys
 276            the flags */
 277         schedpoint = sched_prev(node);
 278         while(schedpoint != left) {
 279                 schedpoint = sched_prev(schedpoint);
 280                 if(arch_irn_is(arch_env, schedpoint, modify_flags))
 281                         return;
 282                 if(schedpoint == block)
 283                         panic("couldn't find left");
 284         }
 285
 286         /* make sure only Lg/Eq tests are used */
 287         foreach_out_edge(node, edge) {
 288                 ir_node *user = get_edge_src_irn(edge);
 289                 int      pnc  = get_ia32_condcode(user);
 290
 291                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 292                         return;
 293                 }
 294         }
 295
 296         if(!produces_zero_flag(left, pn))
 297                 return;
 298
 299         left = turn_into_mode_t(left);
 300
 301         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 302         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 303                                 pn_ia32_flags);
 304         arch_set_irn_register(arch_env, flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 305
 306         assert(get_irn_mode(node) != mode_T);
 307
 308         be_peephole_exchange(node, flags_proj);
 309 }
 310
 311 /**
 312  * AMD Athlon works faster when RET is not destination of
 313  * conditional jump or directly preceded by other jump instruction.
 314  * Can be avoided by placing a Rep prefix before the return.
 315  */
 316 static void peephole_ia32_Return(ir_node *node) {
 317         ir_node *block, *irn;
 318
 319         if (!ia32_cg_config.use_pad_return)
 320                 return;
 321
 322         block = get_nodes_block(node);
 323
 324         /* check if this return is the first on the block */
 325         sched_foreach_reverse_from(node, irn) {
 326                 switch (get_irn_opcode(irn)) {
 327                 case beo_Return:
 328                         /* the return node itself, ignore */
 329                         continue;
 330                 case beo_Barrier:
 331                         /* ignore the barrier, no code generated */
 332                         continue;
 333                 case beo_IncSP:
 334                         /* arg, IncSP 0 nodes might occur, ignore these */
 335                         if (be_get_IncSP_offset(irn) == 0)
 336                                 continue;
 337                         return;
 338                 case iro_Phi:
 339                         continue;
 340                 default:
 341                         return;
 342                 }
 343         }
 344
 345         /* ensure, that the 3 byte return is generated */
 346         be_Return_set_emit_pop(node, 1);
 347 }
 348
 349 /* only optimize up to 48 stores behind IncSPs */
 350 #define MAXPUSH_OPTIMIZE        48
 351
 352 /**
 353  * Tries to create Push's from IncSP, Store combinations.
 354  * The Stores are replaced by Push's, the IncSP is modified
 355  * (possibly into IncSP 0, but not removed).
 356  */
 357 static void peephole_IncSP_Store_to_push(ir_node *irn)
 358 {
 359         int              i;
 360         int              maxslot;
 361         int              inc_ofs;
 362         ir_node         *node;
 363         ir_node         *stores[MAXPUSH_OPTIMIZE];
 364         ir_node         *block;
 365         ir_graph        *irg;
 366         ir_node         *curr_sp;
 367         ir_mode         *spmode;
 368         ir_node         *first_push = NULL;
 369         ir_edge_t const *edge;
 370         ir_edge_t const *next;
 371
 372         memset(stores, 0, sizeof(stores));
 373
 374         assert(be_is_IncSP(irn));
 375
 376         inc_ofs = be_get_IncSP_offset(irn);
 377         if (inc_ofs < 4)
 378                 return;
 379
 380         /*
 381          * We first walk the schedule after the IncSP node as long as we find
 382          * suitable Stores that could be transformed to a Push.
 383          * We save them into the stores array which is sorted by the frame offset/4
 384          * attached to the node
 385          */
 386         maxslot = -1;
 387         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 388                 ir_node *mem;
 389                 int offset;
 390                 int storeslot;
 391
 392                 /* it has to be a Store */
 393                 if (!is_ia32_Store(node))
 394                         break;
 395
 396                 /* it has to use our sp value */
 397                 if (get_irn_n(node, n_ia32_base) != irn)
 398                         continue;
 399                 /* Store has to be attached to NoMem */
 400                 mem = get_irn_n(node, n_ia32_mem);
 401                 if (!is_NoMem(mem))
 402                         continue;
 403
 404                 /* unfortunately we can't support the full AMs possible for push at the
 405                  * moment. TODO: fix this */
 406                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 407                         break;
 408
 409                 offset = get_ia32_am_offs_int(node);
 410                 /* we should NEVER access uninitialized stack BELOW the current SP */
 411                 assert(offset >= 0);
 412
 413                 /* storing at half-slots is bad */
 414                 if ((offset & 3) != 0)
 415                         break;
 416
 417                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 418                         continue;
 419                 storeslot = offset >> 2;
 420
 421                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 422                 if (stores[storeslot] != NULL)
 423                         break;
 424
 425                 stores[storeslot] = node;
 426                 if (storeslot > maxslot)
 427                         maxslot = storeslot;
 428         }
 429
 430         curr_sp = irn;
 431
 432         for (i = -1; i < maxslot; ++i) {
 433                 if (stores[i + 1] == NULL)
 434                         break;
 435         }
 436
 437         /* walk through the Stores and create Pushs for them */
 438         block  = get_nodes_block(irn);
 439         spmode = get_irn_mode(irn);
 440         irg    = cg->irg;
 441         for (; i >= 0; --i) {
 442                 const arch_register_t *spreg;
 443                 ir_node *push;
 444                 ir_node *val, *mem, *mem_proj;
 445                 ir_node *store = stores[i];
 446                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 447
 448                 val = get_irn_n(store, n_ia32_unary_op);
 449                 mem = get_irn_n(store, n_ia32_mem);
 450                 spreg = arch_get_irn_register(cg->arch_env, curr_sp);
 451
 452                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, val, curr_sp);
 453                 copy_mark(store, push);
 454
 455                 if (first_push == NULL)
 456                         first_push = push;
 457
 458                 sched_add_after(curr_sp, push);
 459
 460                 /* create stackpointer Proj */
 461                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 462                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
 463
 464                 /* create memory Proj */
 465                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 466
 467                 /* use the memproj now */
 468                 be_peephole_exchange(store, mem_proj);
 469
 470                 inc_ofs -= 4;
 471         }
 472
 473         foreach_out_edge_safe(irn, edge, next) {
 474                 ir_node *const src = get_edge_src_irn(edge);
 475                 int      const pos = get_edge_src_pos(edge);
 476
 477                 if (src == first_push)
 478                         continue;
 479
 480                 set_irn_n(src, pos, curr_sp);
 481         }
 482
 483         be_set_IncSP_offset(irn, inc_ofs);
 484 }
 485
 486 #if 0
 487 static void peephole_store_incsp(ir_node *store)
 488 {
 489         dbg_info *dbgi;
 490         ir_node  *node;
 491         ir_node  *block;
 492         ir_node  *noref;
 493         ir_node  *mem;
 494         ir_node  *push;
 495         ir_node  *val;
 496         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 497         if (!be_is_IncSP(am_base)
 498                         || get_nodes_block(am_base) != get_nodes_block(store))
 499                 return;
 500         mem = get_irn_n(store, n_ia32_Store_mem);
 501         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 502                         || !is_NoMem(mem))
 503                 return;
 504
 505         int incsp_offset = be_get_IncSP_offset(am_base);
 506         if (incsp_offset <= 0)
 507                 return;
 508
 509         /* we have to be at offset 0 */
 510         int my_offset = get_ia32_am_offs_int(store);
 511         if (my_offset != 0) {
 512                 /* TODO here: find out wether there is a store with offset 0 before
 513                  * us and wether we can move it down to our place */
 514                 return;
 515         }
 516         ir_mode *ls_mode = get_ia32_ls_mode(store);
 517         int my_store_size = get_mode_size_bytes(ls_mode);
 518
 519         if (my_offset + my_store_size > incsp_offset)
 520                 return;
 521
 522         /* correctness checking:
 523                 - noone else must write to that stackslot
 524                     (because after translation incsp won't allocate it anymore)
 525         */
 526         sched_foreach_reverse_from(store, node) {
 527                 int i, arity;
 528
 529                 if (node == am_base)
 530                         break;
 531
 532                 /* make sure noone else can use the space on the stack */
 533                 arity = get_irn_arity(node);
 534                 for (i = 0; i < arity; ++i) {
 535                         ir_node *pred = get_irn_n(node, i);
 536                         if (pred != am_base)
 537                                 continue;
 538
 539                         if (i == n_ia32_base &&
 540                                         (get_ia32_op_type(node) == ia32_AddrModeS
 541                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 542                                 int      node_offset  = get_ia32_am_offs_int(node);
 543                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 544                                 int      node_size    = get_mode_size_bytes(node);
 545                                 /* overlapping with our position? abort */
 546                                 if (node_offset < my_offset + my_store_size
 547                                                 && node_offset + node_size >= my_offset)
 548                                         return;
 549                                 /* otherwise it's fine */
 550                                 continue;
 551                         }
 552
 553                         /* strange use of esp: abort */
 554                         return;
 555                 }
 556         }
 557
 558         /* all ok, change to push */
 559         dbgi  = get_irn_dbg_info(store);
 560         block = get_nodes_block(store);
 561         noreg = ia32_new_NoReg_gp(cg);
 562         val   = get_ia32_
 563
 564         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, mem,
 565
 566         create_push(dbgi, current_ir_graph, block, am_base, store);
 567 }
 568 #endif
 569
 570 /**
 571  * Return true if a mode can be stored in the GP register set
 572  */
 573 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 574         if (mode == mode_fpcw)
 575                 return 0;
 576         if (get_mode_size_bits(mode) > 32)
 577                 return 0;
 578         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 579 }
 580
 581 /**
 582  * Tries to create Pops from Load, IncSP combinations.
 583  * The Loads are replaced by Pops, the IncSP is modified
 584  * (possibly into IncSP 0, but not removed).
 585  */
 586 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 587 {
 588         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 589         int      i, maxslot, inc_ofs, ofs;
 590         ir_node  *node, *pred_sp, *block;
 591         ir_node  *loads[MAXPUSH_OPTIMIZE];
 592         ir_graph *irg;
 593         unsigned regmask = 0;
 594         unsigned copymask = ~0;
 595
 596         memset(loads, 0, sizeof(loads));
 597         assert(be_is_IncSP(irn));
 598
 599         inc_ofs = -be_get_IncSP_offset(irn);
 600         if (inc_ofs < 4)
 601                 return;
 602
 603         /*
 604          * We first walk the schedule before the IncSP node as long as we find
 605          * suitable Loads that could be transformed to a Pop.
 606          * We save them into the stores array which is sorted by the frame offset/4
 607          * attached to the node
 608          */
 609         maxslot = -1;
 610         pred_sp = be_get_IncSP_pred(irn);
 611         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 612                 int offset;
 613                 int loadslot;
 614                 const arch_register_t *sreg, *dreg;
 615
 616                 /* it has to be a Load */
 617                 if (!is_ia32_Load(node)) {
 618                         if (be_is_Copy(node)) {
 619                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 620                                         /* not a GP copy, ignore */
 621                                         continue;
 622                                 }
 623                                 dreg = arch_get_irn_register(arch_env, node);
 624                                 sreg = arch_get_irn_register(arch_env, be_get_Copy_op(node));
 625                                 if (regmask & copymask & (1 << sreg->index)) {
 626                                         break;
 627                                 }
 628                                 if (regmask & copymask & (1 << dreg->index)) {
 629                                         break;
 630                                 }
 631                                 /* we CAN skip Copies if neither the destination nor the source
 632                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 633                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 634                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 635                                 continue;
 636                         }
 637                         break;
 638                 }
 639
 640                 /* we can handle only GP loads */
 641                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 642                         continue;
 643
 644                 /* it has to use our predecessor sp value */
 645                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 646                         /* it would be ok if this load does not use a Pop result,
 647                          * but we do not check this */
 648                         break;
 649                 }
 650
 651                 /* should have NO index */
 652                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 653                         break;
 654
 655                 offset = get_ia32_am_offs_int(node);
 656                 /* we should NEVER access uninitialized stack BELOW the current SP */
 657                 assert(offset >= 0);
 658
 659                 /* storing at half-slots is bad */
 660                 if ((offset & 3) != 0)
 661                         break;
 662
 663                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 664                         continue;
 665                 /* ignore those outside the possible windows */
 666                 if (offset > inc_ofs - 4)
 667                         continue;
 668                 loadslot = offset >> 2;
 669
 670                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 671                 if (loads[loadslot] != NULL)
 672                         break;
 673
 674                 dreg = arch_get_irn_register(arch_env, node);
 675                 if (regmask & (1 << dreg->index)) {
 676                         /* this register is already used */
 677                         break;
 678                 }
 679                 regmask |= 1 << dreg->index;
 680
 681                 loads[loadslot] = node;
 682                 if (loadslot > maxslot)
 683                         maxslot = loadslot;
 684         }
 685
 686         if (maxslot < 0)
 687                 return;
 688
 689         /* find the first slot */
 690         for (i = maxslot; i >= 0; --i) {
 691                 ir_node *load = loads[i];
 692
 693                 if (load == NULL)
 694                         break;
 695         }
 696
 697         ofs = inc_ofs - (maxslot + 1) * 4;
 698         inc_ofs = (i+1) * 4;
 699
 700         /* create a new IncSP if needed */
 701         block = get_nodes_block(irn);
 702         irg   = cg->irg;
 703         if (inc_ofs > 0) {
 704                 pred_sp = be_new_IncSP(esp, irg, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 705                 sched_add_before(irn, pred_sp);
 706         }
 707
 708         /* walk through the Loads and create Pops for them */
 709         for (++i; i <= maxslot; ++i) {
 710                 ir_node *load = loads[i];
 711                 ir_node *mem, *pop;
 712                 const ir_edge_t *edge, *tmp;
 713                 const arch_register_t *reg;
 714
 715                 mem = get_irn_n(load, n_ia32_mem);
 716                 reg = arch_get_irn_register(arch_env, load);
 717
 718                 pop = new_rd_ia32_Pop(get_irn_dbg_info(load), irg, block, mem, pred_sp);
 719                 arch_set_irn_register(arch_env, pop, reg);
 720
 721                 copy_mark(load, pop);
 722
 723                 /* create stackpointer Proj */
 724                 pred_sp = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 725                 arch_set_irn_register(arch_env, pred_sp, esp);
 726
 727                 sched_add_before(irn, pop);
 728
 729                 /* rewire now */
 730                 foreach_out_edge_safe(load, edge, tmp) {
 731                         ir_node *proj = get_edge_src_irn(edge);
 732
 733                         set_Proj_pred(proj, pop);
 734                 }
 735
 736                 /* we can remove the Load now */
 737                 sched_remove(load);
 738                 kill_node(load);
 739         }
 740
 741         be_set_IncSP_offset(irn, -ofs);
 742         be_set_IncSP_pred(irn, pred_sp);
 743 }
 744
 745
 746 /**
 747  * Find a free GP register if possible, else return NULL.
 748  */
 749 static const arch_register_t *get_free_gp_reg(void)
 750 {
 751         int i;
 752
 753         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 754                 const arch_register_t *reg = &ia32_gp_regs[i];
 755                 if(arch_register_type_is(reg, ignore))
 756                         continue;
 757
 758                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 759                         return &ia32_gp_regs[i];
 760         }
 761
 762         return NULL;
 763 }
 764
 765 /**
 766  * Creates a Pop instruction before the given schedule point.
 767  *
 768  * @param dbgi        debug info
 769  * @param irg         the graph
 770  * @param block       the block
 771  * @param stack       the previous stack value
 772  * @param schedpoint  the new node is added before this node
 773  * @param reg         the register to pop
 774  *
 775  * @return the new stack value
 776  */
 777 static ir_node *create_pop(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 778                            ir_node *stack, ir_node *schedpoint,
 779                            const arch_register_t *reg)
 780 {
 781         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 782         ir_node *pop;
 783         ir_node *keep;
 784         ir_node *val;
 785         ir_node *in[1];
 786
 787         pop   = new_rd_ia32_Pop(dbgi, irg, block, new_NoMem(), stack);
 788
 789         stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 790         arch_set_irn_register(arch_env, stack, esp);
 791         val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 792         arch_set_irn_register(arch_env, val, reg);
 793
 794         sched_add_before(schedpoint, pop);
 795
 796         in[0] = val;
 797         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 798         sched_add_before(schedpoint, keep);
 799
 800         return stack;
 801 }
 802
 803 /**
 804  * Creates a Push instruction before the given schedule point.
 805  *
 806  * @param dbgi        debug info
 807  * @param irg         the graph
 808  * @param block       the block
 809  * @param stack       the previous stack value
 810  * @param schedpoint  the new node is added before this node
 811  * @param reg         the register to pop
 812  *
 813  * @return the new stack value
 814  */
 815 static ir_node *create_push(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 816                             ir_node *stack, ir_node *schedpoint)
 817 {
 818         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 819
 820         ir_node *val   = ia32_new_Unknown_gp(cg);
 821         ir_node *noreg = ia32_new_NoReg_gp(cg);
 822         ir_node *nomem = get_irg_no_mem(irg);
 823         ir_node *push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, nomem, val, stack);
 824         sched_add_before(schedpoint, push);
 825
 826         stack = new_r_Proj(irg, block, push, mode_Iu, pn_ia32_Push_stack);
 827         arch_set_irn_register(arch_env, stack, esp);
 828
 829         return stack;
 830 }
 831
 832 /**
 833  * Optimize an IncSp by replacing it with Push/Pop.
 834  */
 835 static void peephole_be_IncSP(ir_node *node)
 836 {
 837         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 838         const arch_register_t *reg;
 839         ir_graph              *irg = current_ir_graph;
 840         dbg_info              *dbgi;
 841         ir_node               *block;
 842         ir_node               *stack;
 843         int                    offset;
 844
 845         /* first optimize incsp->incsp combinations */
 846         node = be_peephole_IncSP_IncSP(node);
 847
 848         /* transform IncSP->Store combinations to Push where possible */
 849         peephole_IncSP_Store_to_push(node);
 850
 851         /* transform Load->IncSP combinations to Pop where possible */
 852         peephole_Load_IncSP_to_pop(node);
 853
 854         if (arch_get_irn_register(arch_env, node) != esp)
 855                 return;
 856
 857         /* replace IncSP -4 by Pop freereg when possible */
 858         offset = be_get_IncSP_offset(node);
 859         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 860             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 861             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 862             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 863                 return;
 864
 865         if (offset < 0) {
 866                 /* we need a free register for pop */
 867                 reg = get_free_gp_reg();
 868                 if (reg == NULL)
 869                         return;
 870
 871                 dbgi  = get_irn_dbg_info(node);
 872                 block = get_nodes_block(node);
 873                 stack = be_get_IncSP_pred(node);
 874
 875                 stack = create_pop(dbgi, irg, block, stack, node, reg);
 876
 877                 if (offset == -8) {
 878                         stack = create_pop(dbgi, irg, block, stack, node, reg);
 879                 }
 880         } else {
 881                 dbgi  = get_irn_dbg_info(node);
 882                 block = get_nodes_block(node);
 883                 stack = be_get_IncSP_pred(node);
 884                 stack = create_push(dbgi, irg, block, stack, node);
 885
 886                 if (offset == +8) {
 887                         stack = create_push(dbgi, irg, block, stack, node);
 888                 }
 889         }
 890
 891         be_peephole_exchange(node, stack);
 892 }
 893
 894 /**
 895  * Peephole optimisation for ia32_Const's
 896  */
 897 static void peephole_ia32_Const(ir_node *node)
 898 {
 899         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 900         const arch_register_t       *reg;
 901         ir_graph                    *irg = current_ir_graph;
 902         ir_node                     *block;
 903         dbg_info                    *dbgi;
 904         ir_node                     *produceval;
 905         ir_node                     *xor;
 906         ir_node                     *noreg;
 907
 908         /* try to transform a mov 0, reg to xor reg reg */
 909         if (attr->offset != 0 || attr->symconst != NULL)
 910                 return;
 911         if (ia32_cg_config.use_mov_0)
 912                 return;
 913         /* xor destroys the flags, so no-one must be using them */
 914         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 915                 return;
 916
 917         reg = arch_get_irn_register(arch_env, node);
 918         assert(be_peephole_get_reg_value(reg) == NULL);
 919
 920         /* create xor(produceval, produceval) */
 921         block      = get_nodes_block(node);
 922         dbgi       = get_irn_dbg_info(node);
 923         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 924         arch_set_irn_register(arch_env, produceval, reg);
 925
 926         noreg = ia32_new_NoReg_gp(cg);
 927         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 928                                 produceval, produceval);
 929         arch_set_irn_register(arch_env, xor, reg);
 930
 931         sched_add_before(node, produceval);
 932         sched_add_before(node, xor);
 933
 934         copy_mark(node, xor);
 935         be_peephole_exchange(node, xor);
 936 }
 937
 938 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 939 {
 940         return node == cg->noreg_gp;
 941 }
 942
 943 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
 944 {
 945         ir_graph *irg         = current_ir_graph;
 946         ir_node  *start_block = get_irg_start_block(irg);
 947         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 948                                                       0, val);
 949         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 950
 951         return immediate;
 952 }
 953
 954 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
 955                                          const ir_node *node)
 956 {
 957         ir_graph  *irg     = get_irn_irg(node);
 958         ir_node   *block   = get_nodes_block(node);
 959         int        offset  = get_ia32_am_offs_int(node);
 960         int        sc_sign = is_ia32_am_sc_sign(node);
 961         ir_entity *entity  = get_ia32_am_sc(node);
 962         ir_node   *res;
 963
 964         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 965         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
 966         return res;
 967 }
 968
 969 static int is_am_one(const ir_node *node)
 970 {
 971         int        offset  = get_ia32_am_offs_int(node);
 972         ir_entity *entity  = get_ia32_am_sc(node);
 973
 974         return offset == 1 && entity == NULL;
 975 }
 976
 977 static int is_am_minus_one(const ir_node *node)
 978 {
 979         int        offset  = get_ia32_am_offs_int(node);
 980         ir_entity *entity  = get_ia32_am_sc(node);
 981
 982         return offset == -1 && entity == NULL;
 983 }
 984
 985 /**
 986  * Transforms a LEA into an Add or SHL if possible.
 987  */
 988 static void peephole_ia32_Lea(ir_node *node)
 989 {
 990         const arch_env_t      *arch_env = cg->arch_env;
 991         ir_graph              *irg      = current_ir_graph;
 992         ir_node               *base;
 993         ir_node               *index;
 994         const arch_register_t *base_reg;
 995         const arch_register_t *index_reg;
 996         const arch_register_t *out_reg;
 997         int                    scale;
 998         int                    has_immediates;
 999         ir_node               *op1;
1000         ir_node               *op2;
1001         dbg_info              *dbgi;
1002         ir_node               *block;
1003         ir_node               *res;
1004         ir_node               *noreg;
1005         ir_node               *nomem;
1006
1007         assert(is_ia32_Lea(node));
1008
1009         /* we can only do this if are allowed to globber the flags */
1010         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
1011                 return;
1012
1013         base  = get_irn_n(node, n_ia32_Lea_base);
1014         index = get_irn_n(node, n_ia32_Lea_index);
1015
1016         if(is_noreg(cg, base)) {
1017                 base     = NULL;
1018                 base_reg = NULL;
1019         } else {
1020                 base_reg = arch_get_irn_register(arch_env, base);
1021         }
1022         if(is_noreg(cg, index)) {
1023                 index     = NULL;
1024                 index_reg = NULL;
1025         } else {
1026                 index_reg = arch_get_irn_register(arch_env, index);
1027         }
1028
1029         if(base == NULL && index == NULL) {
1030                 /* we shouldn't construct these in the first place... */
1031 #ifdef DEBUG_libfirm
1032                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1033 #endif
1034                 return;
1035         }
1036
1037         out_reg = arch_get_irn_register(arch_env, node);
1038         scale   = get_ia32_am_scale(node);
1039         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1040         /* check if we have immediates values (frame entities should already be
1041          * expressed in the offsets) */
1042         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1043                 has_immediates = 1;
1044         } else {
1045                 has_immediates = 0;
1046         }
1047
1048         /* we can transform leas where the out register is the same as either the
1049          * base or index register back to an Add or Shl */
1050         if(out_reg == base_reg) {
1051                 if(index == NULL) {
1052 #ifdef DEBUG_libfirm
1053                         if(!has_immediates) {
1054                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1055                                            "just a copy\n");
1056                         }
1057 #endif
1058                         op1 = base;
1059                         goto make_add_immediate;
1060                 }
1061                 if(scale == 0 && !has_immediates) {
1062                         op1 = base;
1063                         op2 = index;
1064                         goto make_add;
1065                 }
1066                 /* can't create an add */
1067                 return;
1068         } else if(out_reg == index_reg) {
1069                 if(base == NULL) {
1070                         if(has_immediates && scale == 0) {
1071                                 op1 = index;
1072                                 goto make_add_immediate;
1073                         } else if(!has_immediates && scale > 0) {
1074                                 op1 = index;
1075                                 op2 = create_immediate_from_int(cg, scale);
1076                                 goto make_shl;
1077                         } else if(!has_immediates) {
1078 #ifdef DEBUG_libfirm
1079                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1080                                            "just a copy\n");
1081 #endif
1082                         }
1083                 } else if(scale == 0 && !has_immediates) {
1084                         op1 = index;
1085                         op2 = base;
1086                         goto make_add;
1087                 }
1088                 /* can't create an add */
1089                 return;
1090         } else {
1091                 /* can't create an add */
1092                 return;
1093         }
1094
1095 make_add_immediate:
1096         if(ia32_cg_config.use_incdec) {
1097                 if(is_am_one(node)) {
1098                         dbgi  = get_irn_dbg_info(node);
1099                         block = get_nodes_block(node);
1100                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
1101                         arch_set_irn_register(arch_env, res, out_reg);
1102                         goto exchange;
1103                 }
1104                 if(is_am_minus_one(node)) {
1105                         dbgi  = get_irn_dbg_info(node);
1106                         block = get_nodes_block(node);
1107                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
1108                         arch_set_irn_register(arch_env, res, out_reg);
1109                         goto exchange;
1110                 }
1111         }
1112         op2 = create_immediate_from_am(cg, node);
1113
1114 make_add:
1115         dbgi  = get_irn_dbg_info(node);
1116         block = get_nodes_block(node);
1117         noreg = ia32_new_NoReg_gp(cg);
1118         nomem = new_NoMem();
1119         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
1120         arch_set_irn_register(arch_env, res, out_reg);
1121         set_ia32_commutative(res);
1122         goto exchange;
1123
1124 make_shl:
1125         dbgi  = get_irn_dbg_info(node);
1126         block = get_nodes_block(node);
1127         noreg = ia32_new_NoReg_gp(cg);
1128         nomem = new_NoMem();
1129         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
1130         arch_set_irn_register(arch_env, res, out_reg);
1131         goto exchange;
1132
1133 exchange:
1134         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
1135
1136         /* add new ADD/SHL to schedule */
1137         DBG_OPT_LEA2ADD(node, res);
1138
1139         /* exchange the Add and the LEA */
1140         sched_add_before(node, res);
1141         copy_mark(node, res);
1142         be_peephole_exchange(node, res);
1143 }
1144
1145 /**
1146  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1147  */
1148 static void peephole_ia32_Imul_split(ir_node *imul) {
1149         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1150         const arch_register_t *reg;
1151         ir_node               *load, *block, *base, *index, *mem, *res, *noreg;
1152         dbg_info              *dbgi;
1153         ir_graph              *irg;
1154
1155         if (! is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1156                 /* no memory, imm form ignore */
1157                 return;
1158         }
1159         /* we need a free register */
1160         reg = get_free_gp_reg();
1161         if (reg == NULL)
1162                 return;
1163
1164         /* fine, we can rebuild it */
1165         dbgi  = get_irn_dbg_info(imul);
1166         block = get_nodes_block(imul);
1167         irg   = current_ir_graph;
1168         base  = get_irn_n(imul, n_ia32_IMul_base);
1169         index = get_irn_n(imul, n_ia32_IMul_index);
1170         mem   = get_irn_n(imul, n_ia32_IMul_mem);
1171         load = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1172
1173         /* copy all attributes */
1174         set_irn_pinned(    load, get_irn_pinned(imul));
1175         set_ia32_op_type(  load, ia32_AddrModeS);
1176         ia32_copy_am_attrs(load, imul);
1177
1178         set_ia32_am_offs_int( imul, 0);
1179         set_ia32_am_sc(       imul, NULL);
1180         set_ia32_am_scale(    imul, 0);
1181         clear_ia32_am_sc_sign(imul);
1182
1183         sched_add_before(imul, load);
1184
1185         mem = new_rd_Proj(dbgi, irg, block, load, mode_M, pn_ia32_Load_M);
1186         res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1187
1188         arch_set_irn_register(arch_env, res, reg);
1189         be_peephole_new_node(res);
1190
1191         set_irn_n(imul, n_ia32_IMul_mem, mem);
1192         noreg = get_irn_n(imul, n_ia32_IMul_left);
1193         set_irn_n(imul, n_ia32_IMul_base,  noreg);
1194         set_irn_n(imul, n_ia32_IMul_index, noreg);
1195         set_irn_n(imul, n_ia32_IMul_left,  res);
1196         set_ia32_op_type(imul, ia32_Normal);
1197 }
1198
1199 /**
1200  * Replace xorps r,r and xorpd r,r by pxor r,r
1201  */
1202 static void peephole_ia32_xZero(ir_node *xor) {
1203         set_irn_op(xor, op_ia32_xPzero);
1204 }
1205
1206 /**
1207  * Register a peephole optimisation function.
1208  */
1209 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
1210         assert(op->ops.generic == NULL);
1211         op->ops.generic = (op_func)func;
1212 }
1213
1214 /* Perform peephole-optimizations. */
1215 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
1216 {
1217         cg       = new_cg;
1218         arch_env = cg->arch_env;
1219
1220         /* register peephole optimisations */
1221         clear_irp_opcodes_generic_func();
1222         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1223         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1224         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1225         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1226         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1227         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1228         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1229         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1230         if (! ia32_cg_config.use_imul_mem_imm32)
1231                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1232         if (ia32_cg_config.use_pxor)
1233                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1234
1235         be_peephole_opt(cg->birg);
1236 }
1237
1238 /**
1239  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1240  * all it's Projs are removed as well.
1241  * @param irn  The irn to be removed from schedule
1242  */
1243 static INLINE void try_kill(ir_node *node)
1244 {
1245         if(get_irn_mode(node) == mode_T) {
1246                 const ir_edge_t *edge, *next;
1247                 foreach_out_edge_safe(node, edge, next) {
1248                         ir_node *proj = get_edge_src_irn(edge);
1249                         try_kill(proj);
1250                 }
1251         }
1252
1253         if(get_irn_n_edges(node) != 0)
1254                 return;
1255
1256         if (sched_is_scheduled(node)) {
1257                 sched_remove(node);
1258         }
1259
1260         kill_node(node);
1261 }
1262
1263 static void optimize_conv_store(ir_node *node)
1264 {
1265         ir_node *pred;
1266         ir_node *pred_proj;
1267         ir_mode *conv_mode;
1268         ir_mode *store_mode;
1269
1270         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1271                 return;
1272
1273         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1274         pred_proj = get_irn_n(node, n_ia32_Store_val);
1275         if(is_Proj(pred_proj)) {
1276                 pred = get_Proj_pred(pred_proj);
1277         } else {
1278                 pred = pred_proj;
1279         }
1280         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1281                 return;
1282         if(get_ia32_op_type(pred) != ia32_Normal)
1283                 return;
1284
1285         /* the store only stores the lower bits, so we only need the conv
1286          * it it shrinks the mode */
1287         conv_mode  = get_ia32_ls_mode(pred);
1288         store_mode = get_ia32_ls_mode(node);
1289         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1290                 return;
1291
1292         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1293         if(get_irn_n_edges(pred_proj) == 0) {
1294                 kill_node(pred_proj);
1295                 if(pred != pred_proj)
1296                         kill_node(pred);
1297         }
1298 }
1299
1300 static void optimize_load_conv(ir_node *node)
1301 {
1302         ir_node *pred, *predpred;
1303         ir_mode *load_mode;
1304         ir_mode *conv_mode;
1305
1306         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1307                 return;
1308
1309         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1310         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1311         if(!is_Proj(pred))
1312                 return;
1313
1314         predpred = get_Proj_pred(pred);
1315         if(!is_ia32_Load(predpred))
1316                 return;
1317
1318         /* the load is sign extending the upper bits, so we only need the conv
1319          * if it shrinks the mode */
1320         load_mode = get_ia32_ls_mode(predpred);
1321         conv_mode = get_ia32_ls_mode(node);
1322         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1323                 return;
1324
1325         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1326                 /* change the load if it has only 1 user */
1327                 if(get_irn_n_edges(pred) == 1) {
1328                         ir_mode *newmode;
1329                         if(get_mode_sign(conv_mode)) {
1330                                 newmode = find_signed_mode(load_mode);
1331                         } else {
1332                                 newmode = find_unsigned_mode(load_mode);
1333                         }
1334                         assert(newmode != NULL);
1335                         set_ia32_ls_mode(predpred, newmode);
1336                 } else {
1337                         /* otherwise we have to keep the conv */
1338                         return;
1339                 }
1340         }
1341
1342         /* kill the conv */
1343         exchange(node, pred);
1344 }
1345
1346 static void optimize_conv_conv(ir_node *node)
1347 {
1348         ir_node *pred_proj, *pred, *result_conv;
1349         ir_mode *pred_mode, *conv_mode;
1350         int      conv_mode_bits;
1351         int      pred_mode_bits;
1352
1353         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1354                 return;
1355
1356         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1357         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1358         if(is_Proj(pred_proj))
1359                 pred = get_Proj_pred(pred_proj);
1360         else
1361                 pred = pred_proj;
1362
1363         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1364                 return;
1365
1366         /* we know that after a conv, the upper bits are sign extended
1367          * so we only need the 2nd conv if it shrinks the mode */
1368         conv_mode      = get_ia32_ls_mode(node);
1369         conv_mode_bits = get_mode_size_bits(conv_mode);
1370         pred_mode      = get_ia32_ls_mode(pred);
1371         pred_mode_bits = get_mode_size_bits(pred_mode);
1372
1373         if(conv_mode_bits == pred_mode_bits
1374                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1375                 result_conv = pred_proj;
1376         } else if(conv_mode_bits <= pred_mode_bits) {
1377                 /* if 2nd conv is smaller then first conv, then we can always take the
1378                  * 2nd conv */
1379                 if(get_irn_n_edges(pred_proj) == 1) {
1380                         result_conv = pred_proj;
1381                         set_ia32_ls_mode(pred, conv_mode);
1382
1383                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1384                         if (get_mode_size_bits(conv_mode) == 8) {
1385                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1386                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1387                         }
1388                 } else {
1389                         /* we don't want to end up with 2 loads, so we better do nothing */
1390                         if(get_irn_mode(pred) == mode_T) {
1391                                 return;
1392                         }
1393
1394                         result_conv = exact_copy(pred);
1395                         set_ia32_ls_mode(result_conv, conv_mode);
1396
1397                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1398                         if (get_mode_size_bits(conv_mode) == 8) {
1399                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1400                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1401                         }
1402                 }
1403         } else {
1404                 /* if both convs have the same sign, then we can take the smaller one */
1405                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1406                         result_conv = pred_proj;
1407                 } else {
1408                         /* no optimisation possible if smaller conv is sign-extend */
1409                         if(mode_is_signed(pred_mode)) {
1410                                 return;
1411                         }
1412                         /* we can take the smaller conv if it is unsigned */
1413                         result_conv = pred_proj;
1414                 }
1415         }
1416
1417         /* kill the conv */
1418         exchange(node, result_conv);
1419
1420         if(get_irn_n_edges(pred_proj) == 0) {
1421                 kill_node(pred_proj);
1422                 if(pred != pred_proj)
1423                         kill_node(pred);
1424         }
1425         optimize_conv_conv(result_conv);
1426 }
1427
1428 static void optimize_node(ir_node *node, void *env)
1429 {
1430         (void) env;
1431
1432         optimize_load_conv(node);
1433         optimize_conv_store(node);
1434         optimize_conv_conv(node);
1435 }
1436
1437 /**
1438  * Performs conv and address mode optimization.
1439  */
1440 void ia32_optimize_graph(ia32_code_gen_t *cg)
1441 {
1442         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1443
1444         if (cg->dump)
1445                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1446 }
1447
1448 void ia32_init_optimize(void)
1449 {
1450         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1451 }