nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /**
   2  * Project:     libFIRM
   3  * File name:   ir/be/ia32/ia32_optimize.c
   4  * Purpose:     Implements several optimizations for IA32
   5  * Author:      Christian Wuerdig
   6  * CVS-ID:      $Id$
   7  * Copyright:   (c) 2006 Universität Karlsruhe
   8  * Licence:     This file protected by GPL -  GNU GENERAL PUBLIC LICENSE.
   9  */
  10
  11 #ifdef HAVE_CONFIG_H
  12 #include "config.h"
  13 #endif
  14
  15 #include "irnode.h"
  16 #include "irprog_t.h"
  17 #include "ircons.h"
  18 #include "firm_types.h"
  19 #include "iredges.h"
  20 #include "tv.h"
  21 #include "irgmod.h"
  22 #include "irgwalk.h"
  23 #include "height.h"
  24 #include "irbitset.h"
  25
  26 #include "../be_t.h"
  27 #include "../beabi.h"
  28 #include "../benode_t.h"
  29 #include "../besched_t.h"
  30
  31 #include "ia32_new_nodes.h"
  32 #include "bearch_ia32_t.h"
  33 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  34 #include "ia32_transform.h"
  35 #include "ia32_dbg_stat.h"
  36 #include "ia32_util.h"
  37
  38 typedef enum {
  39         IA32_AM_CAND_NONE  = 0,
  40         IA32_AM_CAND_LEFT  = 1,
  41         IA32_AM_CAND_RIGHT = 2,
  42         IA32_AM_CAND_BOTH  = 3
  43 } ia32_am_cand_t;
  44
  45 #undef is_NoMem
  46 #define is_NoMem(irn) (get_irn_op(irn) == op_NoMem)
  47
  48 typedef int is_op_func_t(const ir_node *n);
  49 typedef ir_node *load_func_t(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
  50
  51 /**
  52  * checks if a node represents the NOREG value
  53  */
  54 static int be_is_NoReg(ia32_code_gen_t *cg, const ir_node *irn) {
  55   be_abi_irg_t *babi = cg->birg->abi;
  56         const arch_register_t *fp_noreg = USE_SSE2(cg) ?
  57                 &ia32_xmm_regs[REG_XMM_NOREG] : &ia32_vfp_regs[REG_VFP_NOREG];
  58
  59         return (be_abi_get_callee_save_irn(babi, &ia32_gp_regs[REG_GP_NOREG]) == irn) ||
  60                (be_abi_get_callee_save_irn(babi, fp_noreg) == irn);
  61 }
  62
  63
  64
  65 /*************************************************
  66  *   _____                _              _
  67  *  / ____|              | |            | |
  68  * | |     ___  _ __  ___| |_ __ _ _ __ | |_ ___
  69  * | |    / _ \| '_ \/ __| __/ _` | '_ \| __/ __|
  70  * | |___| (_) | | | \__ \ || (_| | | | | |_\__ \
  71  *  \_____\___/|_| |_|___/\__\__,_|_| |_|\__|___/
  72  *
  73  *************************************************/
  74
  75 /**
  76  * creates a unique ident by adding a number to a tag
  77  *
  78  * @param tag   the tag string, must contain a %d if a number
  79  *              should be added
  80  */
  81 static ident *unique_id(const char *tag)
  82 {
  83         static unsigned id = 0;
  84         char str[256];
  85
  86         snprintf(str, sizeof(str), tag, ++id);
  87         return new_id_from_str(str);
  88 }
  89
  90 /**
  91  * Transforms a SymConst.
  92  *
  93  * @param mod     the debug module
  94  * @param block   the block the new node should belong to
  95  * @param node    the ir SymConst node
  96  * @param mode    mode of the SymConst
  97  * @return the created ia32 Const node
  98  */
  99 static ir_node *gen_SymConst(ia32_transform_env_t *env) {
 100         dbg_info *dbg   = env->dbg;
 101         ir_mode  *mode  = env->mode;
 102         ir_graph *irg   = env->irg;
 103         ir_node  *block = env->block;
 104         ir_node  *cnst;
 105
 106         if (mode_is_float(mode)) {
 107                 FP_USED(env->cg);
 108                 if (USE_SSE2(env->cg))
 109                         cnst = new_rd_ia32_xConst(dbg, irg, block, get_irg_no_mem(irg), mode);
 110                 else
 111                         cnst = new_rd_ia32_vfConst(dbg, irg, block, get_irg_no_mem(irg), mode);
 112         }
 113         else
 114                 cnst = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode);
 115
 116         set_ia32_Const_attr(cnst, env->irn);
 117
 118         return cnst;
 119 }
 120
 121 /**
 122  * Get a primitive type for a mode.
 123  */
 124 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 125 {
 126         pmap_entry *e = pmap_find(types, mode);
 127         ir_type *res;
 128
 129         if (! e) {
 130                 char buf[64];
 131                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 132                 res = new_type_primitive(new_id_from_str(buf), mode);
 133                 pmap_insert(types, mode, res);
 134         }
 135         else
 136                 res = e->value;
 137         return res;
 138 }
 139
 140 /**
 141  * Get an entity that is initialized with a tarval
 142  */
 143 static entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 144 {
 145         tarval *tv    = get_Const_tarval(cnst);
 146         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 147         entity *res;
 148         ir_graph *rem;
 149
 150         if (! e) {
 151                 ir_mode *mode = get_irn_mode(cnst);
 152                 ir_type *tp = get_Const_type(cnst);
 153                 if (tp == firm_unknown_type)
 154                         tp = get_prim_type(cg->isa->types, mode);
 155
 156                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 157
 158                 set_entity_ld_ident(res, get_entity_ident(res));
 159                 set_entity_visibility(res, visibility_local);
 160                 set_entity_variability(res, variability_constant);
 161                 set_entity_allocation(res, allocation_static);
 162
 163                  /* we create a new entity here: It's initialization must resist on the
 164                     const code irg */
 165                 rem = current_ir_graph;
 166                 current_ir_graph = get_const_code_irg();
 167                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 168                 current_ir_graph = rem;
 169
 170                 pmap_insert(cg->isa->tv_ent, tv, res);
 171         }
 172         else
 173                 res = e->value;
 174         return res;
 175 }
 176
 177 /**
 178  * Transforms a Const.
 179  *
 180  * @param mod     the debug module
 181  * @param block   the block the new node should belong to
 182  * @param node    the ir Const node
 183  * @param mode    mode of the Const
 184  * @return the created ia32 Const node
 185  */
 186 static ir_node *gen_Const(ia32_transform_env_t *env) {
 187         ir_node *cnst, *load;
 188         symconst_symbol sym;
 189         ir_graph *irg   = env->irg;
 190         ir_node  *block = env->block;
 191         ir_node  *node  = env->irn;
 192         dbg_info *dbg   = env->dbg;
 193         ir_mode  *mode  = env->mode;
 194
 195         if (mode_is_float(mode)) {
 196                 FP_USED(env->cg);
 197                 if (! USE_SSE2(env->cg)) {
 198                         cnst_classify_t clss = classify_Const(node);
 199
 200                         if (clss == CNST_NULL)
 201                                 return new_rd_ia32_vfldz(dbg, irg, block, mode);
 202                         else if (clss == CNST_ONE)
 203                                 return new_rd_ia32_vfld1(dbg, irg, block, mode);
 204                 }
 205                 sym.entity_p = get_entity_for_tv(env->cg, node);
 206
 207
 208                 cnst      = new_rd_SymConst(dbg, irg, block, sym, symconst_addr_ent);
 209                 load      = new_r_Load(irg, block, get_irg_no_mem(irg), cnst, mode);
 210                 load      = new_r_Proj(irg, block, load, mode, pn_Load_res);
 211                 env->irn  = cnst;
 212                 env->mode = mode_P;
 213                 cnst      = gen_SymConst(env);
 214                 set_Load_ptr(get_Proj_pred(load), cnst);
 215                 cnst      = load;
 216         }
 217         else {
 218                 cnst = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), get_irn_mode(node));
 219                 set_ia32_Const_attr(cnst, node);
 220         }
 221         return cnst;
 222 }
 223
 224 /**
 225  * Transforms (all) Const's into ia32_Const and places them in the
 226  * block where they are used (or in the cfg-pred Block in case of Phi's).
 227  * Additionally all reference nodes are changed into mode_Is nodes.
 228  * NOTE: irn must be a firm constant!
 229  */
 230 static void ia32_transform_const(ir_node *irn, void *env) {
 231         ia32_code_gen_t      *cg   = env;
 232         ir_node              *cnst = NULL;
 233         ia32_transform_env_t tenv;
 234
 235         tenv.cg   = cg;
 236         tenv.irg  = cg->irg;
 237         tenv.mode = get_irn_mode(irn);
 238         tenv.dbg  = get_irn_dbg_info(irn);
 239         tenv.irn  = irn;
 240         DEBUG_ONLY(tenv.mod = cg->mod;)
 241
 242         /* place const either in the smallest dominator of all its users or the original block */
 243         if (cg->opt & IA32_OPT_PLACECNST)
 244                 tenv.block = node_users_smallest_common_dominator(irn, 1);
 245         else
 246                 tenv.block = get_nodes_block(irn);
 247
 248         switch (get_irn_opcode(irn)) {
 249                 case iro_Const:
 250                         cnst = gen_Const(&tenv);
 251                         break;
 252                 case iro_SymConst:
 253                         cnst = gen_SymConst(&tenv);
 254                         break;
 255                 default:
 256                         assert(0 && "Wrong usage of ia32_transform_const!");
 257         }
 258
 259         assert(cnst && "Could not create ia32 Const");
 260
 261         /* set the new ia32 const */
 262         exchange(irn, cnst);
 263 }
 264
 265 /**
 266  * Transform all firm consts and assure, we visit each const only once.
 267  */
 268 static void ia32_place_consts_walker(ir_node *irn, void *env) {
 269         ia32_code_gen_t *cg = env;
 270
 271         if(!is_Const(irn) && !is_SymConst(irn))
 272                 return;
 273
 274         ia32_transform_const(irn, cg);
 275 }
 276
 277 /**
 278  * Replace reference modes with mode_Iu and preserve store value modes.
 279  */
 280 static void ia32_set_modes(ir_node *irn, void *env) {
 281         if (is_Block(irn))
 282                 return;
 283
 284         /* transform all reference nodes into mode_Iu nodes */
 285         if (mode_is_reference(get_irn_mode(irn))) {
 286                 set_irn_mode(irn, mode_Iu);
 287         }
 288 }
 289
 290 /**
 291  * Walks over the graph, transforms all firm consts into ia32 consts
 292  * and places them into the "best" block.
 293  * @param cg  The ia32 codegenerator object
 294  */
 295 static void ia32_transform_all_firm_consts(ia32_code_gen_t *cg) {
 296         irg_walk_graph(cg->irg, NULL, ia32_place_consts_walker, cg);
 297 }
 298
 299 /* Place all consts and change pointer arithmetics into unsigned integer arithmetics. */
 300 void ia32_pre_transform_phase(ia32_code_gen_t *cg) {
 301         /*
 302                 We need to transform the consts twice:
 303                 - the psi condition tree transformer needs existing constants to be ia32 constants
 304                 - the psi condition tree transformer inserts new firm constants which need to be transformed
 305         */
 306         ia32_transform_all_firm_consts(cg);
 307         irg_walk_graph(cg->irg, ia32_set_modes, ia32_transform_psi_cond_tree, cg);
 308         ia32_transform_all_firm_consts(cg);
 309 }
 310
 311 /********************************************************************************************************
 312  *  _____                _           _         ____        _   _           _          _   _
 313  * |  __ \              | |         | |       / __ \      | | (_)         (_)        | | (_)
 314  * | |__) |__  ___ _ __ | |__   ___ | | ___  | |  | |_ __ | |_ _ _ __ ___  _ ______ _| |_ _  ___  _ __
 315  * |  ___/ _ \/ _ \ '_ \| '_ \ / _ \| |/ _ \ | |  | | '_ \| __| | '_ ` _ \| |_  / _` | __| |/ _ \| '_ \
 316  * | |  |  __/  __/ |_) | | | | (_) | |  __/ | |__| | |_) | |_| | | | | | | |/ / (_| | |_| | (_) | | | |
 317  * |_|   \___|\___| .__/|_| |_|\___/|_|\___|  \____/| .__/ \__|_|_| |_| |_|_/___\__,_|\__|_|\___/|_| |_|
 318  *                | |                               | |
 319  *                |_|                               |_|
 320  ********************************************************************************************************/
 321
 322 /**
 323  * NOTE: THESE PEEPHOLE OPTIMIZATIONS MUST BE CALLED AFTER SCHEDULING AND REGISTER ALLOCATION.
 324  */
 325
 326 static int ia32_cnst_compare(ir_node *n1, ir_node *n2) {
 327         return get_ia32_id_cnst(n1) == get_ia32_id_cnst(n2);
 328 }
 329
 330 /**
 331  * Checks for potential CJmp/CJmpAM optimization candidates.
 332  */
 333 static ir_node *ia32_determine_cjmp_cand(ir_node *irn, is_op_func_t *is_op_func) {
 334         ir_node *cand = NULL;
 335         ir_node *prev = sched_prev(irn);
 336
 337         if (is_Block(prev)) {
 338                 if (get_Block_n_cfgpreds(prev) == 1)
 339                         prev = get_Block_cfgpred(prev, 0);
 340                 else
 341                         prev = NULL;
 342         }
 343
 344         /* The predecessor must be a ProjX. */
 345         if (prev && is_Proj(prev) && get_irn_mode(prev) == mode_X) {
 346                 prev = get_Proj_pred(prev);
 347
 348                 if (is_op_func(prev))
 349                         cand = prev;
 350         }
 351
 352         return cand;
 353 }
 354
 355 static int is_TestJmp_cand(const ir_node *irn) {
 356         return is_ia32_TestJmp(irn) || is_ia32_And(irn);
 357 }
 358
 359 /**
 360  * Checks if two consecutive arguments of cand matches
 361  * the two arguments of irn (TestJmp).
 362  */
 363 static int is_TestJmp_replacement(ir_node *cand, ir_node *irn) {
 364         ir_node *in1       = get_irn_n(irn, 0);
 365         ir_node *in2       = get_irn_n(irn, 1);
 366         int      i, n      = get_irn_arity(cand);
 367         int      same_args = 0;
 368
 369         for (i = 0; i < n - 1; i++) {
 370                 if (get_irn_n(cand, i)     == in1 &&
 371                         get_irn_n(cand, i + 1) == in2)
 372                 {
 373                         same_args = 1;
 374                         break;
 375                 }
 376         }
 377
 378         if (same_args)
 379                 return ia32_cnst_compare(cand, irn);
 380
 381         return 0;
 382 }
 383
 384 /**
 385  * Tries to replace a TestJmp by a CJmp or CJmpAM (in case of And)
 386  */
 387 static void ia32_optimize_TestJmp(ir_node *irn, ia32_code_gen_t *cg) {
 388         ir_node *cand    = ia32_determine_cjmp_cand(irn, is_TestJmp_cand);
 389         int      replace = 0;
 390
 391         /* we found a possible candidate */
 392         replace = cand ? is_TestJmp_replacement(cand, irn) : 0;
 393
 394         if (replace) {
 395                 DBG((cg->mod, LEVEL_1, "replacing %+F by ", irn));
 396
 397                 if (is_ia32_And(cand))
 398                         set_irn_op(irn, op_ia32_CJmpAM);
 399                 else
 400                         set_irn_op(irn, op_ia32_CJmp);
 401
 402                 DB((cg->mod, LEVEL_1, "%+F\n", irn));
 403         }
 404 }
 405
 406 static int is_CondJmp_cand(const ir_node *irn) {
 407         return is_ia32_CondJmp(irn) || is_ia32_Sub(irn);
 408 }
 409
 410 /**
 411  * Checks if the arguments of cand are the same of irn.
 412  */
 413 static int is_CondJmp_replacement(ir_node *cand, ir_node *irn) {
 414         int i, n      = get_irn_arity(cand);
 415         int same_args = 1;
 416
 417         for (i = 0; i < n; i++) {
 418                 if (get_irn_n(cand, i) != get_irn_n(irn, i)) {
 419                         same_args = 0;
 420                         break;
 421                 }
 422         }
 423
 424         if (same_args)
 425                 return ia32_cnst_compare(cand, irn);
 426
 427         return 0;
 428 }
 429
 430 /**
 431  * Tries to replace a CondJmp by a CJmpAM
 432  */
 433 static void ia32_optimize_CondJmp(ir_node *irn, ia32_code_gen_t *cg) {
 434         ir_node *cand    = ia32_determine_cjmp_cand(irn, is_CondJmp_cand);
 435         int      replace = 0;
 436
 437         /* we found a possible candidate */
 438         replace = cand ? is_CondJmp_replacement(cand, irn) : 0;
 439
 440         if (replace) {
 441                 DBG((cg->mod, LEVEL_1, "replacing %+F by ", irn));
 442                 DBG_OPT_CJMP(irn);
 443
 444                 set_irn_op(irn, op_ia32_CJmpAM);
 445
 446                 DB((cg->mod, LEVEL_1, "%+F\n", irn));
 447         }
 448 }
 449
 450 #if 0
 451 /**
 452  * Creates a Push from Store(IncSP(gp_reg_size))
 453  */
 454 static void ia32_create_Push(ir_node *irn, ia32_code_gen_t *cg) {
 455         ir_node  *sp  = get_irn_n(irn, 0);
 456         ir_graph *irg = cg->irg;
 457         ir_node *val, *next, *push, *bl, *proj_M, *proj_res, *old_proj_M, *mem;
 458         const ir_edge_t *edge;
 459         heights_t *h;
 460
 461         /* do not create push if store has already an offset assigned or base is not a IncSP */
 462         if (get_ia32_am_offs(irn) || ! be_is_IncSP(sp))
 463                 return;
 464
 465         /* do not create push if index is not NOREG */
 466         if (arch_get_irn_register(cg->arch_env, get_irn_n(irn, 1)) !=
 467                 &ia32_gp_regs[REG_GP_NOREG])
 468                 return;
 469
 470         /* do not create push for floating point */
 471         val = get_irn_n(irn, 2);
 472         if (mode_is_float(get_irn_mode(val)))
 473                 return;
 474
 475         /* do not create push if IncSp doesn't expand stack or expand size is different from register size */
 476         if (be_get_IncSP_offset(sp) != get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_gp].mode))
 477                 return;
 478
 479         /* do not create push, if there is a path (inside the block) from the push value to IncSP */
 480         h = heights_new(cg->irg);
 481         if (get_nodes_block(val) == get_nodes_block(sp) &&
 482                 heights_reachable_in_block(h, val, sp))
 483         {
 484                 heights_free(h);
 485                 return;
 486         }
 487         heights_free(h);
 488
 489         /* ok, translate into Push */
 490         edge       = get_irn_out_edge_first(irn);
 491         old_proj_M = get_edge_src_irn(edge);
 492         bl         = get_nodes_block(irn);
 493
 494         next = sched_next(irn);
 495         sched_remove(irn);
 496         sched_remove(sp);
 497
 498         /*
 499                 build memory input:
 500                 if the IncSP points to NoMem -> just use the memory input from store
 501                 if IncSP points to somewhere else -> sync memory of IncSP and Store
 502         */
 503         mem  = get_irn_n(irn, 3);
 504         push = new_rd_ia32_Push(NULL, irg, bl, be_get_IncSP_pred(sp), val, mem);
 505         proj_res = new_r_Proj(irg, bl, push, get_irn_mode(sp), pn_ia32_Push_stack);
 506         proj_M   = new_r_Proj(irg, bl, push, mode_M, pn_ia32_Push_M);
 507
 508         /* copy a possible constant from the store */
 509         set_ia32_id_cnst(push, get_ia32_id_cnst(irn));
 510         set_ia32_immop_type(push, get_ia32_immop_type(irn));
 511
 512         /* the push must have SP out register */
 513         arch_set_irn_register(cg->arch_env, push, arch_get_irn_register(cg->arch_env, sp));
 514
 515         exchange(old_proj_M, proj_M);
 516         exchange(sp, proj_res);
 517         sched_add_before(next, push);
 518         sched_add_after(push, proj_res);
 519 }
 520 #endif
 521
 522 // only optimize up to 48 stores behind IncSPs
 523 #define MAXPUSH_OPTIMIZE        48
 524
 525 /**
 526  * Tries to create pushs from IncSP,Store combinations
 527  */
 528 static void ia32_create_Pushs(ir_node *irn, ia32_code_gen_t *cg) {
 529         int i;
 530         int offset;
 531         ir_node *node;
 532         ir_node *stores[MAXPUSH_OPTIMIZE];
 533         ir_node *block = get_nodes_block(irn);
 534         ir_graph *irg = cg->irg;
 535         ir_node *curr_sp;
 536         ir_mode *spmode = get_irn_mode(irn);
 537
 538         memset(stores, 0, sizeof(stores));
 539
 540         assert(be_is_IncSP(irn));
 541
 542         offset = be_get_IncSP_offset(irn);
 543         if(offset < 4)
 544                 return;
 545
 546         /*
 547          * We first walk the schedule after the IncSP node as long as we find
 548          * suitable stores that could be transformed to a push.
 549          * We save them into the stores array which is sorted by the frame offset/4
 550          * attached to the node
 551          */
 552         for(node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 553                 const char *am_offs;
 554                 ir_node *mem;
 555                 int offset = -1;
 556                 int n;
 557                 int storeslot;
 558
 559                 // it has to be a store
 560                 if(!is_ia32_Store(node))
 561                         break;
 562
 563                 // it has to use our sp value
 564                 if(get_irn_n(node, 0) != irn)
 565                         continue;
 566                 // store has to be attached to NoMem
 567                 mem = get_irn_n(node, 3);
 568                 if(!is_NoMem(mem)) {
 569                         continue;
 570                 }
 571
 572                 if( (get_ia32_am_flavour(node) & ia32_am_IS) != 0)
 573                         break;
 574
 575                 am_offs = get_ia32_am_offs(node);
 576                 if(am_offs == NULL) {
 577                         offset = 0;
 578                 } else {
 579                         // the am_offs has to be of the form "+NUMBER"
 580                         if(sscanf(am_offs, "+%d%n", &offset, &n) != 1 || am_offs[n] != '\0') {
 581                                 // we shouldn't have any cases in the compiler at the moment
 582                                 // that produce something different from esp+XX
 583                                 assert(0);
 584                                 break;
 585                         }
 586                 }
 587
 588                 storeslot = offset / 4;
 589                 if(storeslot >= MAXPUSH_OPTIMIZE)
 590                         continue;
 591
 592                 // storing into the same slot twice is bad (and shouldn't happen...)
 593                 if(stores[storeslot] != NULL)
 594                         break;
 595
 596                 // storing at half-slots is bad
 597                 if(offset % 4 != 0)
 598                         break;
 599
 600                 stores[storeslot] = node;
 601         }
 602
 603         curr_sp = get_irn_n(irn, 0);
 604
 605         // walk the stores in inverse order and create pushs for them
 606         i = (offset / 4) - 1;
 607         if(i >= MAXPUSH_OPTIMIZE) {
 608                 i = MAXPUSH_OPTIMIZE - 1;
 609         }
 610
 611         for( ; i >= 0; --i) {
 612                 const ir_edge_t *edge, *next;
 613                 const arch_register_t *spreg;
 614                 ir_node *push;
 615                 ir_node *val, *mem;
 616                 ir_node *store = stores[i];
 617
 618                 if(store == NULL || is_Bad(store))
 619                         break;
 620
 621                 val = get_irn_n(store, 2);
 622                 mem = get_irn_n(store, 3);
 623                 spreg = arch_get_irn_register(cg->arch_env, curr_sp);
 624
 625                 // create a push
 626                 push = new_rd_ia32_Push(NULL, irg, block, curr_sp, val, mem);
 627                 if(get_ia32_immop_type(store) != ia32_ImmNone) {
 628                         copy_ia32_Immop_attr(push, store);
 629                 }
 630                 sched_add_before(irn, push);
 631
 632                 // create stackpointer proj
 633                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 634                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
 635                 sched_add_before(irn, curr_sp);
 636
 637                 // rewire memprojs of the store
 638                 foreach_out_edge_safe(store, edge, next) {
 639                         ir_node *succ = get_edge_src_irn(edge);
 640
 641                         assert(is_Proj(succ) && get_Proj_proj(succ) == pn_ia32_Store_M);
 642                         set_irn_n(succ, 0, push);
 643                 }
 644
 645                 // we can remove the store from schedule now
 646                 sched_remove(store);
 647
 648                 offset -= 4;
 649         }
 650
 651         be_set_IncSP_offset(irn, offset);
 652
 653         // can we remove the IncSP now?
 654         if(offset == 0) {
 655                 const ir_edge_t *edge, *next;
 656
 657                 sched_remove(irn);
 658                 set_irn_n(irn, 0, new_Bad());
 659
 660                 foreach_out_edge_safe(irn, edge, next) {
 661                         ir_node *arg = get_edge_src_irn(edge);
 662                         int pos = get_edge_src_pos(edge);
 663
 664                         set_irn_n(arg, pos, curr_sp);
 665                 }
 666
 667                 sched_remove(irn);
 668                 set_irn_n(irn, 0, new_Bad());
 669         } else {
 670                 set_irn_n(irn, 0, curr_sp);
 671         }
 672 }
 673
 674 /**
 675  * Tries to optimize two following IncSP.
 676  */
 677 static void ia32_optimize_IncSP(ir_node *irn, ia32_code_gen_t *cg) {
 678         ir_node *prev = be_get_IncSP_pred(irn);
 679         int real_uses = get_irn_n_edges(prev);
 680
 681         if (be_is_IncSP(prev) && real_uses == 1) {
 682                 /* first IncSP has only one IncSP user, kill the first one */
 683                 int prev_offs = be_get_IncSP_offset(prev);
 684                 int curr_offs = be_get_IncSP_offset(irn);
 685
 686                 be_set_IncSP_offset(prev, prev_offs + curr_offs);
 687
 688                 /* Omit the optimized IncSP */
 689                 be_set_IncSP_pred(irn, be_get_IncSP_pred(prev));
 690                 sched_remove(prev);
 691         }
 692 }
 693
 694 /**
 695  * Performs Peephole Optimizations.
 696  */
 697 static void ia32_peephole_optimize_node(ir_node *irn, void *env) {
 698         ia32_code_gen_t *cg = env;
 699
 700         /* AMD CPUs want explicit compare before conditional jump  */
 701         if (! ARCH_AMD(cg->opt_arch)) {
 702                 if (is_ia32_TestJmp(irn))
 703                         ia32_optimize_TestJmp(irn, cg);
 704                 else if (is_ia32_CondJmp(irn))
 705                         ia32_optimize_CondJmp(irn, cg);
 706         }
 707
 708         if (be_is_IncSP(irn)) {
 709                 // optimize_IncSP doesn't respect dependency edges yet...
 710                 //ia32_optimize_IncSP(irn, cg);
 711                 ia32_create_Pushs(irn, cg);
 712         }
 713 }
 714
 715 void ia32_peephole_optimization(ir_graph *irg, ia32_code_gen_t *cg) {
 716         irg_walk_graph(irg, ia32_peephole_optimize_node, NULL, cg);
 717 }
 718
 719
 720 /******************************************************************
 721  *              _     _                   __  __           _
 722  *     /\      | |   | |                 |  \/  |         | |
 723  *    /  \   __| | __| |_ __ ___  ___ ___| \  / | ___   __| | ___
 724  *   / /\ \ / _` |/ _` | '__/ _ \/ __/ __| |\/| |/ _ \ / _` |/ _ \
 725  *  / ____ \ (_| | (_| | | |  __/\__ \__ \ |  | | (_) | (_| |  __/
 726  * /_/    \_\__,_|\__,_|_|  \___||___/___/_|  |_|\___/ \__,_|\___|
 727  *
 728  ******************************************************************/
 729
 730 typedef struct {
 731         ia32_code_gen_t *cg;
 732         heights_t       *h;
 733 } ia32_am_opt_env_t;
 734
 735 static int node_is_ia32_comm(const ir_node *irn) {
 736         return is_ia32_irn(irn) ? is_ia32_commutative(irn) : 0;
 737 }
 738
 739 static int ia32_get_irn_n_edges(const ir_node *irn) {
 740         const ir_edge_t *edge;
 741         int cnt = 0;
 742
 743         foreach_out_edge(irn, edge) {
 744                 cnt++;
 745         }
 746
 747         return cnt;
 748 }
 749
 750 /**
 751  * Determines if pred is a Proj and if is_op_func returns true for it's predecessor.
 752  *
 753  * @param pred       The node to be checked
 754  * @param is_op_func The check-function
 755  * @return 1 if conditions are fulfilled, 0 otherwise
 756  */
 757 static int pred_is_specific_node(const ir_node *pred, is_op_func_t *is_op_func) {
 758         if (is_Proj(pred) && is_op_func(get_Proj_pred(pred))) {
 759                 return 1;
 760         }
 761
 762         return 0;
 763 }
 764
 765 /**
 766  * Determines if pred is a Proj and if is_op_func returns true for it's predecessor
 767  * and if the predecessor is in block bl.
 768  *
 769  * @param bl         The block
 770  * @param pred       The node to be checked
 771  * @param is_op_func The check-function
 772  * @return 1 if conditions are fulfilled, 0 otherwise
 773  */
 774 static int pred_is_specific_nodeblock(const ir_node *bl, const ir_node *pred,
 775         int (*is_op_func)(const ir_node *n))
 776 {
 777         if (is_Proj(pred)) {
 778                 pred = get_Proj_pred(pred);
 779                 if ((bl == get_nodes_block(pred)) && is_op_func(pred)) {
 780                         return 1;
 781                 }
 782         }
 783
 784         return 0;
 785 }
 786
 787 /**
 788  * Checks if irn is a candidate for address calculation.
 789  *
 790  * - none of the operand must be a Load  within the same block OR
 791  * - all Loads must have more than one user                    OR
 792  * - the irn has a frame entity (it's a former FrameAddr)
 793  *
 794  * @param block   The block the Loads must/mustnot be in
 795  * @param irn     The irn to check
 796  * return 1 if irn is a candidate, 0 otherwise
 797  */
 798 static int is_addr_candidate(const ir_node *block, const ir_node *irn) {
 799         ir_node *in, *left, *right;
 800         int      n, is_cand = 1;
 801
 802         left  = get_irn_n(irn, 2);
 803         right = get_irn_n(irn, 3);
 804
 805         in = left;
 806
 807         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 808                 n         = ia32_get_irn_n_edges(in);
 809                 is_cand   = (n == 1) ? 0 : is_cand;  /* load with only one user: don't create LEA */
 810         }
 811
 812         in = right;
 813
 814         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 815                 n         = ia32_get_irn_n_edges(in);
 816                 is_cand   = (n == 1) ? 0 : is_cand;  /* load with only one user: don't create LEA */
 817         }
 818
 819         is_cand = get_ia32_frame_ent(irn) ? 1 : is_cand;
 820
 821         return is_cand;
 822 }
 823
 824 /**
 825  * Checks if irn is a candidate for address mode.
 826  *
 827  * address mode (AM):
 828  * - at least one operand has to be a Load within the same block AND
 829  * - the load must not have other users than the irn             AND
 830  * - the irn must not have a frame entity set
 831  *
 832  * @param cg          The ia32 code generator
 833  * @param h           The height information of the irg
 834  * @param block       The block the Loads must/mustnot be in
 835  * @param irn         The irn to check
 836  * return 0 if irn is no candidate, 1 if left load can be used, 2 if right one, 3 for both
 837  */
 838 static ia32_am_cand_t is_am_candidate(ia32_code_gen_t *cg, heights_t *h, const ir_node *block, ir_node *irn) {
 839         ir_node *in, *load, *other, *left, *right;
 840         int      n, is_cand = 0, cand;
 841
 842         if (is_ia32_Ld(irn) || is_ia32_St(irn) || is_ia32_Store8Bit(irn) || is_ia32_vfild(irn) || is_ia32_vfist(irn) ||
 843                 is_ia32_GetST0(irn) || is_ia32_SetST0(irn) || is_ia32_xStoreSimple(irn))
 844                 return 0;
 845
 846         left  = get_irn_n(irn, 2);
 847         right = get_irn_n(irn, 3);
 848
 849         in = left;
 850
 851         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 852                 n         = ia32_get_irn_n_edges(in);
 853                 is_cand   = (n == 1) ? 1 : is_cand;  /* load with more than one user: no AM */
 854
 855                 load  = get_Proj_pred(in);
 856                 other = right;
 857
 858                 /* 8bit Loads are not supported, they cannot be used with every register */
 859                 if (get_mode_size_bits(get_ia32_ls_mode(load)) < 16)
 860                         is_cand = 0;
 861
 862                 /* If there is a data dependency of other irn from load: cannot use AM */
 863                 if (is_cand && get_nodes_block(other) == block) {
 864                         other   = skip_Proj(other);
 865                         is_cand = heights_reachable_in_block(h, other, load) ? 0 : is_cand;
 866                         /* this could happen in loops */
 867                         is_cand = heights_reachable_in_block(h, load, irn) ? 0 : is_cand;
 868                 }
 869         }
 870
 871         cand    = is_cand ? IA32_AM_CAND_LEFT : IA32_AM_CAND_NONE;
 872         in      = right;
 873         is_cand = 0;
 874
 875         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 876                 n         = ia32_get_irn_n_edges(in);
 877                 is_cand   = (n == 1) ? 1 : is_cand;  /* load with more than one user: no AM */
 878
 879                 load  = get_Proj_pred(in);
 880                 other = left;
 881
 882                 /* 8bit Loads are not supported, they cannot be used with every register */
 883                 if (get_mode_size_bits(get_ia32_ls_mode(load)) < 16)
 884                         is_cand = 0;
 885
 886                 /* If there is a data dependency of other irn from load: cannot use load */
 887                 if (is_cand && get_nodes_block(other) == block) {
 888                         other   = skip_Proj(other);
 889                         is_cand = heights_reachable_in_block(h, other, load) ? 0 : is_cand;
 890                         /* this could happen in loops */
 891                         is_cand = heights_reachable_in_block(h, load, irn) ? 0 : is_cand;
 892                 }
 893         }
 894
 895         cand = is_cand ? (cand | IA32_AM_CAND_RIGHT) : cand;
 896
 897         /* check some special cases */
 898         if (USE_SSE2(cg) && is_ia32_Conv_I2FP(irn)) {
 899                 /* SSE Conv I -> FP cvtsi2s(s|d) can only load 32 bit values */
 900                 if (get_mode_size_bits(get_ia32_tgt_mode(irn)) != 32)
 901                         cand = IA32_AM_CAND_NONE;
 902         }
 903         else if (is_ia32_Conv_I2I(irn)) {
 904                 /* we cannot load an N bit value and implicitly convert it into an M bit value if N > M */
 905                 if (get_mode_size_bits(get_ia32_src_mode(irn)) > get_mode_size_bits(get_ia32_tgt_mode(irn)))
 906                         cand = IA32_AM_CAND_NONE;
 907         }
 908
 909         /* if the irn has a frame entity: we do not use address mode */
 910         return get_ia32_frame_ent(irn) ? IA32_AM_CAND_NONE : cand;
 911 }
 912
 913 /**
 914  * Compares the base and index addr and the load/store entities
 915  * and returns 1 if they are equal.
 916  */
 917 static int load_store_addr_is_equal(const ir_node *load, const ir_node *store,
 918                                                                         const ir_node *addr_b, const ir_node *addr_i)
 919 {
 920         int     is_equal = (addr_b == get_irn_n(load, 0)) && (addr_i == get_irn_n(load, 1));
 921         entity *lent     = get_ia32_frame_ent(load);
 922         entity *sent     = get_ia32_frame_ent(store);
 923         ident  *lid      = get_ia32_am_sc(load);
 924         ident  *sid      = get_ia32_am_sc(store);
 925         char   *loffs    = get_ia32_am_offs(load);
 926         char   *soffs    = get_ia32_am_offs(store);
 927
 928         /* are both entities set and equal? */
 929         if (is_equal && (lent || sent))
 930                 is_equal = lent && sent && (lent == sent);
 931
 932         /* are address mode idents set and equal? */
 933         if (is_equal && (lid || sid))
 934                 is_equal = lid && sid && (lid == sid);
 935
 936         /* are offsets set and equal */
 937         if (is_equal && (loffs || soffs))
 938                 is_equal = loffs && soffs && strcmp(loffs, soffs) == 0;
 939
 940         /* are the load and the store of the same mode? */
 941         is_equal = is_equal ? get_ia32_ls_mode(load) == get_ia32_ls_mode(store) : 0;
 942
 943         return is_equal;
 944 }
 945
 946 typedef enum _ia32_take_lea_attr {
 947         IA32_LEA_ATTR_NONE  = 0,
 948         IA32_LEA_ATTR_BASE  = (1 << 0),
 949         IA32_LEA_ATTR_INDEX = (1 << 1),
 950         IA32_LEA_ATTR_OFFS  = (1 << 2),
 951         IA32_LEA_ATTR_SCALE = (1 << 3),
 952         IA32_LEA_ATTR_AMSC  = (1 << 4),
 953         IA32_LEA_ATTR_FENT  = (1 << 5)
 954 } ia32_take_lea_attr;
 955
 956 /**
 957  * Decides if we have to keep the LEA operand or if we can assimilate it.
 958  */
 959 static int do_new_lea(ir_node *irn, ir_node *base, ir_node *index, ir_node *lea,
 960                 int have_am_sc, ia32_code_gen_t *cg)
 961 {
 962         entity  *irn_ent  = get_ia32_frame_ent(irn);
 963         entity  *lea_ent  = get_ia32_frame_ent(lea);
 964         int      ret_val  = 0;
 965         int      is_noreg_base  = be_is_NoReg(cg, base);
 966         int      is_noreg_index = be_is_NoReg(cg, index);
 967         ia32_am_flavour_t am_flav = get_ia32_am_flavour(lea);
 968
 969         /* If the Add and the LEA both have a different frame entity set: keep */
 970         if (irn_ent && lea_ent && (irn_ent != lea_ent))
 971                 return IA32_LEA_ATTR_NONE;
 972         else if (! irn_ent && lea_ent)
 973                 ret_val |= IA32_LEA_ATTR_FENT;
 974
 975         /* If the Add and the LEA both have already an address mode symconst: keep */
 976         if (have_am_sc && get_ia32_am_sc(lea))
 977                 return IA32_LEA_ATTR_NONE;
 978         else if (get_ia32_am_sc(lea))
 979                 ret_val |= IA32_LEA_ATTR_AMSC;
 980
 981         /* Check the different base-index combinations */
 982
 983         if (! is_noreg_base && ! is_noreg_index) {
 984                 /* Assimilate if base is the lea and the LEA is just a Base + Offset calculation */
 985                 if ((base == lea) && ! (am_flav & ia32_I ? 1 : 0)) {
 986                         if (am_flav & ia32_O)
 987                                 ret_val |= IA32_LEA_ATTR_OFFS;
 988
 989                         ret_val |= IA32_LEA_ATTR_BASE;
 990                 }
 991                 else
 992                         return IA32_LEA_ATTR_NONE;
 993         }
 994         else if (! is_noreg_base && is_noreg_index) {
 995                 /* Base is set but index not */
 996                 if (base == lea) {
 997                         /* Base points to LEA: assimilate everything */
 998                         if (am_flav & ia32_O)
 999                                 ret_val |= IA32_LEA_ATTR_OFFS;
1000                         if (am_flav & ia32_S)
1001                                 ret_val |= IA32_LEA_ATTR_SCALE;
1002                         if (am_flav & ia32_I)
1003                                 ret_val |= IA32_LEA_ATTR_INDEX;
1004
1005                         ret_val |= IA32_LEA_ATTR_BASE;
1006                 }
1007                 else if (am_flav & ia32_B ? 0 : 1) {
1008                         /* Base is not the LEA but the LEA is an index only calculation: assimilate */
1009                         if (am_flav & ia32_O)
1010                                 ret_val |= IA32_LEA_ATTR_OFFS;
1011                         if (am_flav & ia32_S)
1012                                 ret_val |= IA32_LEA_ATTR_SCALE;
1013
1014                         ret_val |= IA32_LEA_ATTR_INDEX;
1015                 }
1016                 else
1017                         return IA32_LEA_ATTR_NONE;
1018         }
1019         else if (is_noreg_base && ! is_noreg_index) {
1020                 /* Index is set but not base */
1021                 if (index == lea) {
1022                         /* Index points to LEA: assimilate everything */
1023                         if (am_flav & ia32_O)
1024                                 ret_val |= IA32_LEA_ATTR_OFFS;
1025                         if (am_flav & ia32_S)
1026                                 ret_val |= IA32_LEA_ATTR_SCALE;
1027                         if (am_flav & ia32_B)
1028                                 ret_val |= IA32_LEA_ATTR_BASE;
1029
1030                         ret_val |= IA32_LEA_ATTR_INDEX;
1031                 }
1032                 else if (am_flav & ia32_I ? 0 : 1) {
1033                         /* Index is not the LEA but the LEA is a base only calculation: assimilate */
1034                         if (am_flav & ia32_O)
1035                                 ret_val |= IA32_LEA_ATTR_OFFS;
1036                         if (am_flav & ia32_S)
1037                                 ret_val |= IA32_LEA_ATTR_SCALE;
1038
1039                         ret_val |= IA32_LEA_ATTR_BASE;
1040                 }
1041                 else
1042                         return IA32_LEA_ATTR_NONE;
1043         }
1044         else {
1045                 assert(0 && "There must have been set base or index");
1046         }
1047
1048         return ret_val;
1049 }
1050
1051 /**
1052  * Adds res before irn into schedule if irn was scheduled.
1053  * @param irn  The schedule point
1054  * @param res  The node to be scheduled
1055  */
1056 static INLINE void try_add_to_sched(ir_node *irn, ir_node *res) {
1057         if (sched_is_scheduled(irn))
1058                 sched_add_before(irn, res);
1059 }
1060
1061 /**
1062  * Removes irn from schedule if it was scheduled. If irn is a mode_T node
1063  * all it's Projs are removed as well.
1064  * @param irn  The irn to be removed from schedule
1065  */
1066 static INLINE void try_remove_from_sched(ir_node *irn) {
1067         if (sched_is_scheduled(irn)) {
1068                 if (get_irn_mode(irn) == mode_T) {
1069                         const ir_edge_t *edge;
1070                         foreach_out_edge(irn, edge) {
1071                                 ir_node *proj = get_edge_src_irn(edge);
1072                                 if (sched_is_scheduled(proj))
1073                                         sched_remove(proj);
1074                         }
1075                 }
1076                 sched_remove(irn);
1077         }
1078 }
1079
1080 /**
1081  * Folds Add or Sub to LEA if possible
1082  */
1083 static ir_node *fold_addr(ia32_code_gen_t *cg, ir_node *irn, ir_node *noreg) {
1084         ir_graph   *irg        = get_irn_irg(irn);
1085         dbg_info   *dbg        = get_irn_dbg_info(irn);
1086         ir_node    *block      = get_nodes_block(irn);
1087         ir_node    *res        = irn;
1088         ir_node    *shift      = NULL;
1089         ir_node    *lea_o      = NULL;
1090         ir_node    *lea        = NULL;
1091         char       *offs       = NULL;
1092         const char *offs_cnst  = NULL;
1093         char       *offs_lea   = NULL;
1094         int         scale      = 0;
1095         int         isadd      = 0;
1096         int         dolea      = 0;
1097         int         have_am_sc = 0;
1098         int         am_sc_sign = 0;
1099         ident      *am_sc      = NULL;
1100         entity     *lea_ent    = NULL;
1101         ir_node    *left, *right, *temp;
1102         ir_node    *base, *index;
1103         int consumed_left_shift;
1104         ia32_am_flavour_t am_flav;
1105         DEBUG_ONLY(firm_dbg_module_t *mod = cg->mod;)
1106
1107         if (is_ia32_Add(irn))
1108                 isadd = 1;
1109
1110         left  = get_irn_n(irn, 2);
1111         right = get_irn_n(irn, 3);
1112
1113         /* "normalize" arguments in case of add with two operands */
1114         if  (isadd && ! be_is_NoReg(cg, right)) {
1115                 /* put LEA == ia32_am_O as right operand */
1116                 if (is_ia32_Lea(left) && get_ia32_am_flavour(left) == ia32_am_O) {
1117                         set_irn_n(irn, 2, right);
1118                         set_irn_n(irn, 3, left);
1119                         temp  = left;
1120                         left  = right;
1121                         right = temp;
1122                 }
1123
1124                 /* put LEA != ia32_am_O as left operand */
1125                 if (is_ia32_Lea(right) && get_ia32_am_flavour(right) != ia32_am_O) {
1126                         set_irn_n(irn, 2, right);
1127                         set_irn_n(irn, 3, left);
1128                         temp  = left;
1129                         left  = right;
1130                         right = temp;
1131                 }
1132
1133                 /* put SHL as left operand iff left is NOT a LEA */
1134                 if (! is_ia32_Lea(left) && pred_is_specific_node(right, is_ia32_Shl)) {
1135                         set_irn_n(irn, 2, right);
1136                         set_irn_n(irn, 3, left);
1137                         temp  = left;
1138                         left  = right;
1139                         right = temp;
1140                 }
1141         }
1142
1143         base    = left;
1144         index   = noreg;
1145         offs    = NULL;
1146         scale   = 0;
1147         am_flav = 0;
1148
1149         /* check for operation with immediate */
1150         if (is_ia32_ImmConst(irn)) {
1151                 DBG((mod, LEVEL_1, "\tfound op with imm const"));
1152
1153                 offs_cnst = get_ia32_cnst(irn);
1154                 dolea     = 1;
1155         }
1156         else if (is_ia32_ImmSymConst(irn)) {
1157                 DBG((mod, LEVEL_1, "\tfound op with imm symconst"));
1158
1159                 have_am_sc = 1;
1160                 dolea      = 1;
1161                 am_sc      = get_ia32_id_cnst(irn);
1162                 am_sc_sign = is_ia32_am_sc_sign(irn);
1163         }
1164
1165         /* determine the operand which needs to be checked */
1166         temp = be_is_NoReg(cg, right) ? left : right;
1167
1168         /* check if right operand is AMConst (LEA with ia32_am_O)  */
1169         /* but we can only eat it up if there is no other symconst */
1170         /* because the linker won't accept two symconsts           */
1171         if (! have_am_sc && is_ia32_Lea(temp) && get_ia32_am_flavour(temp) == ia32_am_O) {
1172                 DBG((mod, LEVEL_1, "\tgot op with LEA am_O"));
1173
1174                 offs_lea   = get_ia32_am_offs(temp);
1175                 am_sc      = get_ia32_am_sc(temp);
1176                 am_sc_sign = is_ia32_am_sc_sign(temp);
1177                 have_am_sc = 1;
1178                 dolea      = 1;
1179                 lea_o      = temp;
1180
1181                 if (temp == base)
1182                         base = noreg;
1183                 else if (temp == right)
1184                         right = noreg;
1185         }
1186
1187         if (isadd) {
1188                 /* default for add -> make right operand to index */
1189                 index               = right;
1190                 dolea               = 1;
1191                 consumed_left_shift = -1;
1192
1193                 DBG((mod, LEVEL_1, "\tgot LEA candidate with index %+F\n", index));
1194
1195                 /* determine the operand which needs to be checked */
1196                 temp = left;
1197                 if (is_ia32_Lea(left)) {
1198                         temp = right;
1199                         consumed_left_shift = 0;
1200                 }
1201
1202                 /* check for SHL 1,2,3 */
1203                 if (pred_is_specific_node(temp, is_ia32_Shl)) {
1204                         temp  = get_Proj_pred(temp);
1205                         shift = temp;
1206
1207                         if (get_ia32_Immop_tarval(temp)) {
1208                                 scale = get_tarval_long(get_ia32_Immop_tarval(temp));
1209
1210                                 if (scale <= 3) {
1211                                         index               = get_irn_n(temp, 2);
1212                                         consumed_left_shift = consumed_left_shift < 0 ? 1 : 0;
1213
1214                                         DBG((mod, LEVEL_1, "\tgot scaled index %+F\n", index));
1215                                 }
1216                                 else {
1217                                         scale = 0;
1218                                         shift = NULL;
1219                                 }
1220                         }
1221                 }
1222
1223                 /* fix base */
1224                 if (! be_is_NoReg(cg, index)) {
1225                         /* if we have index, but left == right -> no base */
1226                         if (left == right) {
1227                                 base = noreg;
1228                         }
1229                         else if (consumed_left_shift == 1) {
1230                                 /* -> base is right operand  */
1231                                 base = (right == lea_o) ? noreg : right;
1232                         }
1233                 }
1234         }
1235
1236         /* Try to assimilate a LEA as left operand */
1237         if (is_ia32_Lea(left) && (get_ia32_am_flavour(left) != ia32_am_O)) {
1238                 /* check if we can assimilate the LEA */
1239                 int take_attr = do_new_lea(irn, base, index, left, have_am_sc, cg);
1240
1241                 if (take_attr == IA32_LEA_ATTR_NONE) {
1242                         DBG((mod, LEVEL_1, "\tleave old LEA, creating new one\n"));
1243                 }
1244                 else {
1245                         DBG((mod, LEVEL_1, "\tgot LEA as left operand ... assimilating\n"));
1246                         lea = left; /* for statistics */
1247
1248                         if (take_attr & IA32_LEA_ATTR_OFFS)
1249                                 offs = get_ia32_am_offs(left);
1250
1251                         if (take_attr & IA32_LEA_ATTR_AMSC) {
1252                                 am_sc      = get_ia32_am_sc(left);
1253                                 have_am_sc = 1;
1254                                 am_sc_sign = is_ia32_am_sc_sign(left);
1255                         }
1256
1257                         if (take_attr & IA32_LEA_ATTR_SCALE)
1258                                 scale = get_ia32_am_scale(left);
1259
1260                         if (take_attr & IA32_LEA_ATTR_BASE)
1261                                 base = get_irn_n(left, 0);
1262
1263                         if (take_attr & IA32_LEA_ATTR_INDEX)
1264                                 index = get_irn_n(left, 1);
1265
1266                         if (take_attr & IA32_LEA_ATTR_FENT)
1267                                 lea_ent = get_ia32_frame_ent(left);
1268                 }
1269         }
1270
1271         /* ok, we can create a new LEA */
1272         if (dolea) {
1273                 res = new_rd_ia32_Lea(dbg, irg, block, base, index, mode_Is);
1274
1275                 /* add the old offset of a previous LEA */
1276                 if (offs) {
1277                         add_ia32_am_offs(res, offs);
1278                 }
1279
1280                 /* add the new offset */
1281                 if (isadd) {
1282                         if (offs_cnst) {
1283                                 add_ia32_am_offs(res, offs_cnst);
1284                         }
1285                         if (offs_lea) {
1286                                 add_ia32_am_offs(res, offs_lea);
1287                         }
1288                 }
1289                 else {
1290                         /* either lea_O-cnst, -cnst or -lea_O  */
1291                         if (offs_cnst) {
1292                                 if (offs_lea) {
1293                                         add_ia32_am_offs(res, offs_lea);
1294                                 }
1295
1296                                 sub_ia32_am_offs(res, offs_cnst);
1297                         }
1298                         else {
1299                                 sub_ia32_am_offs(res, offs_lea);
1300                         }
1301                 }
1302
1303                 /* set the address mode symconst */
1304                 if (have_am_sc) {
1305                         set_ia32_am_sc(res, am_sc);
1306                         if (am_sc_sign)
1307                                 set_ia32_am_sc_sign(res);
1308                 }
1309
1310                 /* copy the frame entity (could be set in case of Add */
1311                 /* which was a FrameAddr) */
1312                 if (lea_ent)
1313                         set_ia32_frame_ent(res, lea_ent);
1314                 else
1315                         set_ia32_frame_ent(res, get_ia32_frame_ent(irn));
1316
1317                 if (get_ia32_frame_ent(res))
1318                         set_ia32_use_frame(res);
1319
1320                 /* set scale */
1321                 set_ia32_am_scale(res, scale);
1322
1323                 am_flav = ia32_am_N;
1324                 /* determine new am flavour */
1325                 if (offs || offs_cnst || offs_lea || have_am_sc) {
1326                         am_flav |= ia32_O;
1327                 }
1328                 if (! be_is_NoReg(cg, base)) {
1329                         am_flav |= ia32_B;
1330                 }
1331                 if (! be_is_NoReg(cg, index)) {
1332                         am_flav |= ia32_I;
1333                 }
1334                 if (scale > 0) {
1335                         am_flav |= ia32_S;
1336                 }
1337                 set_ia32_am_flavour(res, am_flav);
1338
1339                 set_ia32_op_type(res, ia32_AddrModeS);
1340
1341                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
1342
1343                 DBG((mod, LEVEL_1, "\tLEA [%+F + %+F * %d + %s]\n", base, index, scale, get_ia32_am_offs(res)));
1344
1345                 /* we will exchange it, report here before the Proj is created */
1346                 if (shift && lea && lea_o) {
1347                         try_remove_from_sched(shift);
1348                         try_remove_from_sched(lea);
1349                         try_remove_from_sched(lea_o);
1350                         DBG_OPT_LEA4(irn, lea_o, lea, shift, res);
1351                 }
1352                 else if (shift && lea) {
1353                         try_remove_from_sched(shift);
1354                         try_remove_from_sched(lea);
1355                         DBG_OPT_LEA3(irn, lea, shift, res);
1356                 }
1357                 else if (shift && lea_o) {
1358                         try_remove_from_sched(shift);
1359                         try_remove_from_sched(lea_o);
1360                         DBG_OPT_LEA3(irn, lea_o, shift, res);
1361                 }
1362                 else if (lea && lea_o) {
1363                         try_remove_from_sched(lea);
1364                         try_remove_from_sched(lea_o);
1365                         DBG_OPT_LEA3(irn, lea_o, lea, res);
1366                 }
1367                 else if (shift) {
1368                         try_remove_from_sched(shift);
1369                         DBG_OPT_LEA2(irn, shift, res);
1370                 }
1371                 else if (lea) {
1372                         try_remove_from_sched(lea);
1373                         DBG_OPT_LEA2(irn, lea, res);
1374                 }
1375                 else if (lea_o) {
1376                         try_remove_from_sched(lea_o);
1377                         DBG_OPT_LEA2(irn, lea_o, res);
1378                 }
1379                 else
1380                         DBG_OPT_LEA1(irn, res);
1381
1382                 /* get the result Proj of the Add/Sub */
1383                 try_add_to_sched(irn, res);
1384                 try_remove_from_sched(irn);
1385                 irn = ia32_get_res_proj(irn);
1386
1387                 assert(irn && "Couldn't find result proj");
1388
1389                 /* exchange the old op with the new LEA */
1390                 exchange(irn, res);
1391         }
1392
1393         return res;
1394 }
1395
1396
1397 /**
1398  * Merges a Load/Store node with a LEA.
1399  * @param irn The Load/Store node
1400  * @param lea The LEA
1401  */
1402 static void merge_loadstore_lea(ir_node *irn, ir_node *lea) {
1403         entity *irn_ent = get_ia32_frame_ent(irn);
1404         entity *lea_ent = get_ia32_frame_ent(lea);
1405
1406         /* If the irn and the LEA both have a different frame entity set: do not merge */
1407         if (irn_ent && lea_ent && (irn_ent != lea_ent))
1408                 return;
1409         else if (! irn_ent && lea_ent) {
1410                 set_ia32_frame_ent(irn, lea_ent);
1411                 set_ia32_use_frame(irn);
1412         }
1413
1414         /* get the AM attributes from the LEA */
1415         add_ia32_am_offs(irn, get_ia32_am_offs(lea));
1416         set_ia32_am_scale(irn, get_ia32_am_scale(lea));
1417         set_ia32_am_flavour(irn, get_ia32_am_flavour(lea));
1418
1419         set_ia32_am_sc(irn, get_ia32_am_sc(lea));
1420         if (is_ia32_am_sc_sign(lea))
1421                 set_ia32_am_sc_sign(irn);
1422
1423         set_ia32_op_type(irn, is_ia32_Ld(irn) ? ia32_AddrModeS : ia32_AddrModeD);
1424
1425         /* set base and index */
1426         set_irn_n(irn, 0, get_irn_n(lea, 0));
1427         set_irn_n(irn, 1, get_irn_n(lea, 1));
1428
1429         try_remove_from_sched(lea);
1430
1431         /* clear remat flag */
1432         set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1433
1434         if (is_ia32_Ld(irn))
1435                 DBG_OPT_LOAD_LEA(lea, irn);
1436         else
1437                 DBG_OPT_STORE_LEA(lea, irn);
1438
1439 }
1440
1441 /**
1442  * Sets new_right index of irn to right and new_left index to left.
1443  * Also exchange left and right
1444  */
1445 static void exchange_left_right(ir_node *irn, ir_node **left, ir_node **right, int new_left, int new_right) {
1446         ir_node *temp;
1447
1448         set_irn_n(irn, new_right, *right);
1449         set_irn_n(irn, new_left, *left);
1450
1451         temp   = *left;
1452         *left  = *right;
1453         *right = temp;
1454
1455         /* this is only needed for Compares, but currently ALL nodes
1456          * have this attribute :-) */
1457         set_ia32_pncode(irn, get_inversed_pnc(get_ia32_pncode(irn)));
1458 }
1459
1460 /**
1461  * Performs address calculation optimization (create LEAs if possible)
1462  */
1463 static void optimize_lea(ir_node *irn, void *env) {
1464         ia32_code_gen_t *cg  = env;
1465         ir_node         *block, *noreg_gp, *left, *right;
1466
1467         if (! is_ia32_irn(irn))
1468                 return;
1469
1470         /* Following cases can occur:                                  */
1471         /* - Sub (l, imm) -> LEA [base - offset]                       */
1472         /* - Sub (l, r == LEA with ia32_am_O)   -> LEA [base - offset] */
1473         /* - Add (l, imm) -> LEA [base + offset]                       */
1474         /* - Add (l, r == LEA with ia32_am_O)  -> LEA [base + offset]  */
1475         /* - Add (l == LEA with ia32_am_O, r)  -> LEA [base + offset]  */
1476         /* - Add (l, r) -> LEA [base + index * scale]                  */
1477         /*              with scale > 1 iff l/r == shl (1,2,3)          */
1478
1479         if (is_ia32_Sub(irn) || is_ia32_Add(irn)) {
1480                 left     = get_irn_n(irn, 2);
1481                 right    = get_irn_n(irn, 3);
1482                 block    = get_nodes_block(irn);
1483                 noreg_gp = ia32_new_NoReg_gp(cg);
1484
1485             /* Do not try to create a LEA if one of the operands is a Load. */
1486                 /* check is irn is a candidate for address calculation */
1487                 if (is_addr_candidate(block, irn)) {
1488                         ir_node *res;
1489
1490                         DBG((cg->mod, LEVEL_1, "\tfound address calculation candidate %+F ... ", irn));
1491                         res = fold_addr(cg, irn, noreg_gp);
1492
1493                         if (res != irn)
1494                                 DB((cg->mod, LEVEL_1, "transformed into %+F\n", res));
1495                         else
1496                                 DB((cg->mod, LEVEL_1, "not transformed\n"));
1497                 }
1498         }
1499         else if (is_ia32_Ld(irn) || is_ia32_St(irn) || is_ia32_Store8Bit(irn)) {
1500                 /* - Load  -> LEA into Load  } TODO: If the LEA is used by more than one Load/Store */
1501                 /* - Store -> LEA into Store }       it might be better to keep the LEA             */
1502                 left = get_irn_n(irn, 0);
1503
1504                 if (is_ia32_Lea(left)) {
1505                         const ir_edge_t *edge, *ne;
1506                         ir_node *src;
1507
1508                         /* merge all Loads/Stores connected to this LEA with the LEA */
1509                         foreach_out_edge_safe(left, edge, ne) {
1510                                 src = get_edge_src_irn(edge);
1511
1512                                 if (src && (get_edge_src_pos(edge) == 0) && (is_ia32_Ld(src) || is_ia32_St(src) || is_ia32_Store8Bit(src))) {
1513                                         DBG((cg->mod, LEVEL_1, "\nmerging %+F into %+F\n", left, irn));
1514                                         if (! is_ia32_got_lea(src))
1515                                                 merge_loadstore_lea(src, left);
1516                                         set_ia32_got_lea(src);
1517                                 }
1518                         }
1519                 }
1520         }
1521 }
1522
1523
1524 /**
1525  * Checks for address mode patterns and performs the
1526  * necessary transformations.
1527  * This function is called by a walker.
1528  */
1529 static void optimize_am(ir_node *irn, void *env) {
1530         ia32_am_opt_env_t *am_opt_env = env;
1531         ia32_code_gen_t   *cg         = am_opt_env->cg;
1532         heights_t         *h          = am_opt_env->h;
1533         ir_node           *block, *noreg_gp, *noreg_fp;
1534         ir_node           *left, *right;
1535         ir_node           *store, *load, *mem_proj;
1536         ir_node           *succ, *addr_b, *addr_i;
1537         int               check_am_src          = 0;
1538         int               need_exchange_on_fail = 0;
1539         DEBUG_ONLY(firm_dbg_module_t *mod = cg->mod;)
1540
1541         if (! is_ia32_irn(irn) || is_ia32_Ld(irn) || is_ia32_St(irn) || is_ia32_Store8Bit(irn))
1542                 return;
1543
1544         block    = get_nodes_block(irn);
1545         noreg_gp = ia32_new_NoReg_gp(cg);
1546         noreg_fp = ia32_new_NoReg_fp(cg);
1547
1548         DBG((mod, LEVEL_1, "checking for AM\n"));
1549
1550         /* fold following patterns:                                                         */
1551         /* - op -> Load into AMop with am_Source                                            */
1552         /*   conditions:                                                                    */
1553         /*     - op is am_Source capable AND                                                */
1554         /*     - the Load is only used by this op AND                                       */
1555         /*     - the Load is in the same block                                              */
1556         /* - Store -> op -> Load  into AMop with am_Dest                                    */
1557         /*   conditions:                                                                    */
1558         /*     - op is am_Dest capable AND                                                  */
1559         /*     - the Store uses the same address as the Load AND                            */
1560         /*     - the Load is only used by this op AND                                       */
1561         /*     - the Load and Store are in the same block AND                               */
1562         /*     - nobody else uses the result of the op                                      */
1563
1564         if ((get_ia32_am_support(irn) != ia32_am_None) && ! is_ia32_Lea(irn)) {
1565                 ia32_am_cand_t cand      = is_am_candidate(cg, h, block, irn);
1566                 ia32_am_cand_t orig_cand = cand;
1567
1568                 /* cand == 1: load is left;   cand == 2: load is right; */
1569
1570                 if (cand == IA32_AM_CAND_NONE)
1571                         return;
1572
1573                 DBG((mod, LEVEL_1, "\tfound address mode candidate %+F ... ", irn));
1574
1575                 left  = get_irn_n(irn, 2);
1576                 if (get_irn_arity(irn) == 4) {
1577                         /* it's an "unary" operation */
1578                         right = left;
1579                 }
1580                 else {
1581                         right = get_irn_n(irn, 3);
1582                 }
1583
1584                 /* normalize commutative ops */
1585                 if (node_is_ia32_comm(irn) && (cand == IA32_AM_CAND_RIGHT)) {
1586
1587                         /* Assure that left operand is always a Load if there is one    */
1588                         /* because non-commutative ops can only use Dest AM if the left */
1589                         /* operand is a load, so we only need to check left operand.    */
1590
1591                         exchange_left_right(irn, &left, &right, 3, 2);
1592                         need_exchange_on_fail = 1;
1593
1594                         /* now: load is right */
1595                         cand = IA32_AM_CAND_LEFT;
1596                 }
1597
1598                 /* check for Store -> op -> Load */
1599
1600                 /* Store -> op -> Load optimization is only possible if supported by op */
1601                 /* and if right operand is a Load                                       */
1602                 if ((get_ia32_am_support(irn) & ia32_am_Dest) && (cand & IA32_AM_CAND_LEFT))
1603                 {
1604                         /* An address mode capable op always has a result Proj.                  */
1605                         /* If this Proj is used by more than one other node, we don't need to    */
1606                         /* check further, otherwise we check for Store and remember the address, */
1607                         /* the Store points to. */
1608
1609                         succ = ia32_get_res_proj(irn);
1610                         assert(succ && "Couldn't find result proj");
1611
1612                         addr_b = NULL;
1613                         addr_i = NULL;
1614                         store  = NULL;
1615
1616                         /* now check for users and Store */
1617                         if (ia32_get_irn_n_edges(succ) == 1) {
1618                                 succ = get_edge_src_irn(get_irn_out_edge_first(succ));
1619
1620                                 if (is_ia32_xStore(succ) || is_ia32_Store(succ)) {
1621                                         store  = succ;
1622                                         addr_b = get_irn_n(store, 0);
1623                                         addr_i = get_irn_n(store, 1);
1624                                 }
1625                         }
1626
1627                         if (store) {
1628                                 /* we found a Store as single user: Now check for Load */
1629
1630                                 /* skip the Proj for easier access */
1631                                 load = is_Proj(right) ? (is_ia32_Load(get_Proj_pred(right)) ? get_Proj_pred(right) : NULL) : NULL;
1632
1633                                 /* Extra check for commutative ops with two Loads */
1634                                 /* -> put the interesting Load left               */
1635                                 if (load && node_is_ia32_comm(irn) && (cand == IA32_AM_CAND_BOTH)) {
1636                                         if (load_store_addr_is_equal(load, store, addr_b, addr_i)) {
1637                                                 /* We exchange left and right, so it's easier to kill     */
1638                                                 /* the correct Load later and to handle unary operations. */
1639                                                 exchange_left_right(irn, &left, &right, 3, 2);
1640                                                 need_exchange_on_fail ^= 1;
1641                                         }
1642                                 }
1643
1644                                 /* skip the Proj for easier access */
1645                                 load = get_Proj_pred(left);
1646
1647                                 /* Compare Load and Store address */
1648                                 if (load_store_addr_is_equal(load, store, addr_b, addr_i)) {
1649                                         /* Left Load is from same address, so we can */
1650                                         /* disconnect the Load and Store here        */
1651
1652                                         /* set new base, index and attributes */
1653                                         set_irn_n(irn, 0, addr_b);
1654                                         set_irn_n(irn, 1, addr_i);
1655                                         add_ia32_am_offs(irn, get_ia32_am_offs(load));
1656                                         set_ia32_am_scale(irn, get_ia32_am_scale(load));
1657                                         set_ia32_am_flavour(irn, get_ia32_am_flavour(load));
1658                                         set_ia32_op_type(irn, ia32_AddrModeD);
1659                                         set_ia32_frame_ent(irn, get_ia32_frame_ent(load));
1660                                         set_ia32_ls_mode(irn, get_ia32_ls_mode(load));
1661
1662                                         set_ia32_am_sc(irn, get_ia32_am_sc(load));
1663                                         if (is_ia32_am_sc_sign(load))
1664                                                 set_ia32_am_sc_sign(irn);
1665
1666                                         if (is_ia32_use_frame(load))
1667                                                 set_ia32_use_frame(irn);
1668
1669                                         /* connect to Load memory and disconnect Load */
1670                                         if (get_irn_arity(irn) == 5) {
1671                                                 /* binary AMop */
1672                                                 set_irn_n(irn, 4, get_irn_n(load, 2));
1673                                                 set_irn_n(irn, 2, noreg_gp);
1674                                         }
1675                                         else {
1676                                                 /* unary AMop */
1677                                                 set_irn_n(irn, 3, get_irn_n(load, 2));
1678                                                 set_irn_n(irn, 2, noreg_gp);
1679                                         }
1680
1681                                         /* connect the memory Proj of the Store to the op */
1682                                         mem_proj = ia32_get_proj_for_mode(store, mode_M);
1683                                         set_Proj_pred(mem_proj, irn);
1684                                         set_Proj_proj(mem_proj, 1);
1685
1686                                         /* clear remat flag */
1687                                         set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1688
1689                                         try_remove_from_sched(load);
1690                                         try_remove_from_sched(store);
1691                                         DBG_OPT_AM_D(load, store, irn);
1692
1693                                         DB((mod, LEVEL_1, "merged with %+F and %+F into dest AM\n", load, store));
1694
1695                                         need_exchange_on_fail = 0;
1696                                 }
1697                         } /* if (store) */
1698                         else if (get_ia32_am_support(irn) & ia32_am_Source) {
1699                                 /* There was no store, check if we still can optimize for source address mode */
1700                                 check_am_src = 1;
1701                         }
1702                 } /* if (support AM Dest) */
1703                 else if (get_ia32_am_support(irn) & ia32_am_Source) {
1704                         /* op doesn't support am AM Dest -> check for AM Source */
1705                         check_am_src = 1;
1706                 }
1707
1708                 /* was exchanged but optimize failed: exchange back */
1709                 if (need_exchange_on_fail) {
1710                         exchange_left_right(irn, &left, &right, 3, 2);
1711                         cand = orig_cand;
1712                 }
1713
1714                 need_exchange_on_fail = 0;
1715
1716                 /* normalize commutative ops */
1717                 if (check_am_src && node_is_ia32_comm(irn) && (cand == IA32_AM_CAND_LEFT)) {
1718
1719                         /* Assure that right operand is always a Load if there is one  */
1720                         /* because non-commutative ops can only use Source AM if the   */
1721                         /* right operand is a Load, so we only need to check the right */
1722                         /* operand afterwards.                                         */
1723
1724                         exchange_left_right(irn, &left, &right, 3, 2);
1725                         need_exchange_on_fail = 1;
1726
1727                         /* now: load is left */
1728                         cand = IA32_AM_CAND_RIGHT;
1729                 }
1730
1731                 /* optimize op -> Load iff Load is only used by this op    */
1732                 /* and right operand is a Load which only used by this irn */
1733                 if (check_am_src                &&
1734                         (cand & IA32_AM_CAND_RIGHT) &&
1735                         (get_irn_arity(irn) == 5)   &&
1736                         (ia32_get_irn_n_edges(right) == 1))
1737                 {
1738                         right = get_Proj_pred(right);
1739
1740                         addr_b = get_irn_n(right, 0);
1741                         addr_i = get_irn_n(right, 1);
1742
1743                         /* set new base, index and attributes */
1744                         set_irn_n(irn, 0, addr_b);
1745                         set_irn_n(irn, 1, addr_i);
1746                         add_ia32_am_offs(irn, get_ia32_am_offs(right));
1747                         set_ia32_am_scale(irn, get_ia32_am_scale(right));
1748                         set_ia32_am_flavour(irn, get_ia32_am_flavour(right));
1749                         set_ia32_op_type(irn, ia32_AddrModeS);
1750                         set_ia32_frame_ent(irn, get_ia32_frame_ent(right));
1751                         set_ia32_ls_mode(irn, get_ia32_ls_mode(right));
1752
1753                         set_ia32_am_sc(irn, get_ia32_am_sc(right));
1754                         if (is_ia32_am_sc_sign(right))
1755                                 set_ia32_am_sc_sign(irn);
1756
1757                         /* clear remat flag */
1758                         set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1759
1760                         if (is_ia32_use_frame(right))
1761                                 set_ia32_use_frame(irn);
1762
1763                         /* connect to Load memory */
1764                         set_irn_n(irn, 4, get_irn_n(right, 2));
1765
1766                         /* this is only needed for Compares, but currently ALL nodes
1767                          * have this attribute :-) */
1768                         set_ia32_pncode(irn, get_inversed_pnc(get_ia32_pncode(irn)));
1769
1770                         /* disconnect from Load */
1771                         set_irn_n(irn, 3, noreg_gp);
1772
1773                         DBG_OPT_AM_S(right, irn);
1774
1775                         /* If Load has a memory Proj, connect it to the op */
1776                         mem_proj = ia32_get_proj_for_mode(right, mode_M);
1777                         if (mem_proj) {
1778                                 set_Proj_pred(mem_proj, irn);
1779                                 set_Proj_proj(mem_proj, 1);
1780                         }
1781
1782                         try_remove_from_sched(right);
1783
1784                         DB((mod, LEVEL_1, "merged with %+F into source AM\n", right));
1785                 }
1786                 else {
1787                         /* was exchanged but optimize failed: exchange back */
1788                         if (need_exchange_on_fail)
1789                                 exchange_left_right(irn, &left, &right, 3, 2);
1790                 }
1791         }
1792 }
1793
1794 /**
1795  * Performs address mode optimization.
1796  */
1797 void ia32_optimize_addressmode(ia32_code_gen_t *cg) {
1798         /* if we are supposed to do AM or LEA optimization: recalculate edges */
1799         if (cg->opt & (IA32_OPT_DOAM | IA32_OPT_LEA)) {
1800                 edges_deactivate(cg->irg);
1801                 edges_activate(cg->irg);
1802         }
1803         else {
1804                 /* no optimizations at all */
1805                 return;
1806         }
1807
1808         /* beware: we cannot optimize LEA and AM in one run because */
1809         /*         LEA optimization adds new nodes to the irg which */
1810         /*         invalidates the phase data                       */
1811
1812         if (cg->opt & IA32_OPT_LEA) {
1813                 irg_walk_blkwise_graph(cg->irg, NULL, optimize_lea, cg);
1814         }
1815
1816         if (cg->dump)
1817                 be_dump(cg->irg, "-lea", dump_ir_block_graph_sched);
1818
1819         if (cg->opt & IA32_OPT_DOAM) {
1820                 /* we need height information for am optimization */
1821                 heights_t *h = heights_new(cg->irg);
1822                 ia32_am_opt_env_t env;
1823
1824                 env.cg = cg;
1825                 env.h  = h;
1826
1827                 irg_walk_blkwise_graph(cg->irg, NULL, optimize_am, &env);
1828
1829                 heights_free(h);
1830         }
1831 }