nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /**
   2  * Project:     libFIRM
   3  * File name:   ir/be/ia32/ia32_optimize.c
   4  * Purpose:     Implements several optimizations for IA32
   5  * Author:      Christian Wuerdig
   6  * CVS-ID:      $Id$
   7  * Copyright:   (c) 2006 Universität Karlsruhe
   8  * Licence:     This file protected by GPL -  GNU GENERAL PUBLIC LICENSE.
   9  */
  10
  11 #ifdef HAVE_CONFIG_H
  12 #include "config.h"
  13 #endif
  14
  15 #include "irnode.h"
  16 #include "irprog_t.h"
  17 #include "ircons.h"
  18 #include "firm_types.h"
  19 #include "iredges.h"
  20 #include "tv.h"
  21 #include "irgmod.h"
  22 #include "irgwalk.h"
  23 #include "height.h"
  24 #include "irbitset.h"
  25
  26 #include "../be_t.h"
  27 #include "../beabi.h"
  28 #include "../benode_t.h"
  29 #include "../besched_t.h"
  30
  31 #include "ia32_new_nodes.h"
  32 #include "bearch_ia32_t.h"
  33 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  34 #include "ia32_transform.h"
  35 #include "ia32_dbg_stat.h"
  36 #include "ia32_util.h"
  37
  38 typedef struct _ia32_place_env_t {
  39         ia32_code_gen_t *cg;
  40         bitset_t        *visited;
  41 } ia32_place_env_t;
  42
  43 typedef enum {
  44         IA32_AM_CAND_NONE  = 0,
  45         IA32_AM_CAND_LEFT  = 1,
  46         IA32_AM_CAND_RIGHT = 2,
  47         IA32_AM_CAND_BOTH  = 3
  48 } ia32_am_cand_t;
  49
  50 #undef is_NoMem
  51 #define is_NoMem(irn) (get_irn_op(irn) == op_NoMem)
  52
  53 typedef int is_op_func_t(const ir_node *n);
  54 typedef ir_node *load_func_t(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
  55
  56 /**
  57  * checks if a node represents the NOREG value
  58  */
  59 static int be_is_NoReg(ia32_code_gen_t *cg, const ir_node *irn) {
  60   be_abi_irg_t *babi = cg->birg->abi;
  61         const arch_register_t *fp_noreg = USE_SSE2(cg) ?
  62                 &ia32_xmm_regs[REG_XMM_NOREG] : &ia32_vfp_regs[REG_VFP_NOREG];
  63
  64         return (be_abi_get_callee_save_irn(babi, &ia32_gp_regs[REG_GP_NOREG]) == irn) ||
  65                (be_abi_get_callee_save_irn(babi, fp_noreg) == irn);
  66 }
  67
  68
  69
  70 /*************************************************
  71  *   _____                _              _
  72  *  / ____|              | |            | |
  73  * | |     ___  _ __  ___| |_ __ _ _ __ | |_ ___
  74  * | |    / _ \| '_ \/ __| __/ _` | '_ \| __/ __|
  75  * | |___| (_) | | | \__ \ || (_| | | | | |_\__ \
  76  *  \_____\___/|_| |_|___/\__\__,_|_| |_|\__|___/
  77  *
  78  *************************************************/
  79
  80 /**
  81  * creates a unique ident by adding a number to a tag
  82  *
  83  * @param tag   the tag string, must contain a %d if a number
  84  *              should be added
  85  */
  86 static ident *unique_id(const char *tag)
  87 {
  88         static unsigned id = 0;
  89         char str[256];
  90
  91         snprintf(str, sizeof(str), tag, ++id);
  92         return new_id_from_str(str);
  93 }
  94
  95 /**
  96  * Transforms a SymConst.
  97  *
  98  * @param mod     the debug module
  99  * @param block   the block the new node should belong to
 100  * @param node    the ir SymConst node
 101  * @param mode    mode of the SymConst
 102  * @return the created ia32 Const node
 103  */
 104 static ir_node *gen_SymConst(ia32_transform_env_t *env) {
 105         dbg_info *dbg   = env->dbg;
 106         ir_mode  *mode  = env->mode;
 107         ir_graph *irg   = env->irg;
 108         ir_node  *block = env->block;
 109         ir_node  *cnst;
 110
 111         if (mode_is_float(mode)) {
 112                 FP_USED(env->cg);
 113                 if (USE_SSE2(env->cg))
 114                         cnst = new_rd_ia32_xConst(dbg, irg, block, get_irg_no_mem(irg), mode);
 115                 else
 116                         cnst = new_rd_ia32_vfConst(dbg, irg, block, get_irg_no_mem(irg), mode);
 117         }
 118         else
 119                 cnst = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode);
 120
 121         set_ia32_Const_attr(cnst, env->irn);
 122
 123         return cnst;
 124 }
 125
 126 /**
 127  * Get a primitive type for a mode.
 128  */
 129 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 130 {
 131         pmap_entry *e = pmap_find(types, mode);
 132         ir_type *res;
 133
 134         if (! e) {
 135                 char buf[64];
 136                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 137                 res = new_type_primitive(new_id_from_str(buf), mode);
 138                 pmap_insert(types, mode, res);
 139         }
 140         else
 141                 res = e->value;
 142         return res;
 143 }
 144
 145 /**
 146  * Get an entity that is initialized with a tarval
 147  */
 148 static entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 149 {
 150         tarval *tv    = get_Const_tarval(cnst);
 151         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 152         entity *res;
 153         ir_graph *rem;
 154
 155         if (! e) {
 156                 ir_mode *mode = get_irn_mode(cnst);
 157                 ir_type *tp = get_Const_type(cnst);
 158                 if (tp == firm_unknown_type)
 159                         tp = get_prim_type(cg->isa->types, mode);
 160
 161                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 162
 163                 set_entity_ld_ident(res, get_entity_ident(res));
 164                 set_entity_visibility(res, visibility_local);
 165                 set_entity_variability(res, variability_constant);
 166                 set_entity_allocation(res, allocation_static);
 167
 168                  /* we create a new entity here: It's initialization must resist on the
 169                     const code irg */
 170                 rem = current_ir_graph;
 171                 current_ir_graph = get_const_code_irg();
 172                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 173                 current_ir_graph = rem;
 174
 175                 pmap_insert(cg->isa->tv_ent, tv, res);
 176         }
 177         else
 178                 res = e->value;
 179         return res;
 180 }
 181
 182 /**
 183  * Transforms a Const.
 184  *
 185  * @param mod     the debug module
 186  * @param block   the block the new node should belong to
 187  * @param node    the ir Const node
 188  * @param mode    mode of the Const
 189  * @return the created ia32 Const node
 190  */
 191 static ir_node *gen_Const(ia32_transform_env_t *env) {
 192         ir_node *cnst, *load;
 193         symconst_symbol sym;
 194         ir_graph *irg   = env->irg;
 195         ir_node  *block = env->block;
 196         ir_node  *node  = env->irn;
 197         dbg_info *dbg   = env->dbg;
 198         ir_mode  *mode  = env->mode;
 199
 200         if (mode_is_float(mode)) {
 201                 FP_USED(env->cg);
 202                 if (! USE_SSE2(env->cg)) {
 203                         cnst_classify_t clss = classify_Const(node);
 204
 205                         if (clss == CNST_NULL)
 206                                 return new_rd_ia32_vfldz(dbg, irg, block, mode);
 207                         else if (clss == CNST_ONE)
 208                                 return new_rd_ia32_vfld1(dbg, irg, block, mode);
 209                 }
 210                 sym.entity_p = get_entity_for_tv(env->cg, node);
 211
 212
 213                 cnst      = new_rd_SymConst(dbg, irg, block, sym, symconst_addr_ent);
 214                 load      = new_r_Load(irg, block, get_irg_no_mem(irg), cnst, mode);
 215                 load      = new_r_Proj(irg, block, load, mode, pn_Load_res);
 216                 env->irn  = cnst;
 217                 env->mode = mode_P;
 218                 cnst      = gen_SymConst(env);
 219                 set_Load_ptr(get_Proj_pred(load), cnst);
 220                 cnst      = load;
 221         }
 222         else {
 223                 cnst = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), get_irn_mode(node));
 224                 set_ia32_Const_attr(cnst, node);
 225         }
 226         return cnst;
 227 }
 228
 229 /**
 230  * Transforms (all) Const's into ia32_Const and places them in the
 231  * block where they are used (or in the cfg-pred Block in case of Phi's).
 232  * Additionally all reference nodes are changed into mode_Is nodes.
 233  * NOTE: irn must be a firm constant!
 234  */
 235 static void ia32_transform_const(ir_node *irn, void *env) {
 236         ia32_code_gen_t      *cg   = env;
 237         ir_node              *cnst = NULL;
 238         ia32_transform_env_t tenv;
 239
 240         tenv.cg   = cg;
 241         tenv.irg  = cg->irg;
 242         tenv.mode = get_irn_mode(irn);
 243         tenv.dbg  = get_irn_dbg_info(irn);
 244         tenv.irn  = irn;
 245         DEBUG_ONLY(tenv.mod = cg->mod;)
 246
 247         /* place const either in the smallest dominator of all its users or the original block */
 248         if (cg->opt & IA32_OPT_PLACECNST)
 249                 tenv.block = node_users_smallest_common_dominator(irn, 1);
 250         else
 251                 tenv.block = get_nodes_block(irn);
 252
 253         switch (get_irn_opcode(irn)) {
 254                 case iro_Const:
 255                         cnst = gen_Const(&tenv);
 256                         break;
 257                 case iro_SymConst:
 258                         cnst = gen_SymConst(&tenv);
 259                         break;
 260                 default:
 261                         assert(0 && "Wrong usage of ia32_transform_const!");
 262         }
 263
 264         assert(cnst && "Could not create ia32 Const");
 265
 266         /* set the new ia32 const */
 267         exchange(irn, cnst);
 268 }
 269
 270 /**
 271  * Transform all firm consts and assure, we visit each const only once.
 272  */
 273 static void ia32_place_consts_walker(ir_node *irn, void *env) {
 274         ia32_place_env_t *penv = env;
 275         opcode           opc   = get_irn_opcode(irn);
 276
 277         /* transform only firm consts which are not already visited */
 278         if ((opc != iro_Const && opc != iro_SymConst) || bitset_is_set(penv->visited, get_irn_idx(irn)))
 279                 return;
 280
 281         /* mark const visited */
 282         bitset_set(penv->visited, get_irn_idx(irn));
 283
 284         ia32_transform_const(irn, penv->cg);
 285 }
 286
 287 /**
 288  * Replace reference modes with mode_Iu and preserve store value modes.
 289  */
 290 static void ia32_set_modes(ir_node *irn, void *env) {
 291         if (is_Block(irn))
 292                 return;
 293
 294         /* transform all reference nodes into mode_Iu nodes */
 295         if (mode_is_reference(get_irn_mode(irn))) {
 296                 set_irn_mode(irn, mode_Iu);
 297         }
 298 }
 299
 300 /**
 301  * Walks over the graph, transforms all firm consts into ia32 consts
 302  * and places them into the "best" block.
 303  * @param cg  The ia32 codegenerator object
 304  */
 305 static void ia32_transform_all_firm_consts(ia32_code_gen_t *cg) {
 306         ia32_place_env_t penv;
 307
 308         penv.cg      = cg;
 309         penv.visited = bitset_irg_malloc(cg->irg);
 310         irg_walk_graph(cg->irg, NULL, ia32_place_consts_walker, &penv);
 311         bitset_free(penv.visited);
 312 }
 313
 314 /* Place all consts and change pointer arithmetics into unsigned integer arithmetics. */
 315 void ia32_pre_transform_phase(ia32_code_gen_t *cg) {
 316         /*
 317                 We need to transform the consts twice:
 318                 - the psi condition tree transformer needs existing constants to be ia32 constants
 319                 - the psi condition tree transformer inserts new firm constants which need to be transformed
 320         */
 321         ia32_transform_all_firm_consts(cg);
 322         irg_walk_graph(cg->irg, ia32_set_modes, ia32_transform_psi_cond_tree, cg);
 323         ia32_transform_all_firm_consts(cg);
 324 }
 325
 326 /********************************************************************************************************
 327  *  _____                _           _         ____        _   _           _          _   _
 328  * |  __ \              | |         | |       / __ \      | | (_)         (_)        | | (_)
 329  * | |__) |__  ___ _ __ | |__   ___ | | ___  | |  | |_ __ | |_ _ _ __ ___  _ ______ _| |_ _  ___  _ __
 330  * |  ___/ _ \/ _ \ '_ \| '_ \ / _ \| |/ _ \ | |  | | '_ \| __| | '_ ` _ \| |_  / _` | __| |/ _ \| '_ \
 331  * | |  |  __/  __/ |_) | | | | (_) | |  __/ | |__| | |_) | |_| | | | | | | |/ / (_| | |_| | (_) | | | |
 332  * |_|   \___|\___| .__/|_| |_|\___/|_|\___|  \____/| .__/ \__|_|_| |_| |_|_/___\__,_|\__|_|\___/|_| |_|
 333  *                | |                               | |
 334  *                |_|                               |_|
 335  ********************************************************************************************************/
 336
 337 /**
 338  * NOTE: THESE PEEPHOLE OPTIMIZATIONS MUST BE CALLED AFTER SCHEDULING AND REGISTER ALLOCATION.
 339  */
 340
 341 static int ia32_cnst_compare(ir_node *n1, ir_node *n2) {
 342         return get_ia32_id_cnst(n1) == get_ia32_id_cnst(n2);
 343 }
 344
 345 /**
 346  * Checks for potential CJmp/CJmpAM optimization candidates.
 347  */
 348 static ir_node *ia32_determine_cjmp_cand(ir_node *irn, is_op_func_t *is_op_func) {
 349         ir_node *cand = NULL;
 350         ir_node *prev = sched_prev(irn);
 351
 352         if (is_Block(prev)) {
 353                 if (get_Block_n_cfgpreds(prev) == 1)
 354                         prev = get_Block_cfgpred(prev, 0);
 355                 else
 356                         prev = NULL;
 357         }
 358
 359         /* The predecessor must be a ProjX. */
 360         if (prev && is_Proj(prev) && get_irn_mode(prev) == mode_X) {
 361                 prev = get_Proj_pred(prev);
 362
 363                 if (is_op_func(prev))
 364                         cand = prev;
 365         }
 366
 367         return cand;
 368 }
 369
 370 static int is_TestJmp_cand(const ir_node *irn) {
 371         return is_ia32_TestJmp(irn) || is_ia32_And(irn);
 372 }
 373
 374 /**
 375  * Checks if two consecutive arguments of cand matches
 376  * the two arguments of irn (TestJmp).
 377  */
 378 static int is_TestJmp_replacement(ir_node *cand, ir_node *irn) {
 379         ir_node *in1       = get_irn_n(irn, 0);
 380         ir_node *in2       = get_irn_n(irn, 1);
 381         int      i, n      = get_irn_arity(cand);
 382         int      same_args = 0;
 383
 384         for (i = 0; i < n - 1; i++) {
 385                 if (get_irn_n(cand, i)     == in1 &&
 386                         get_irn_n(cand, i + 1) == in2)
 387                 {
 388                         same_args = 1;
 389                         break;
 390                 }
 391         }
 392
 393         if (same_args)
 394                 return ia32_cnst_compare(cand, irn);
 395
 396         return 0;
 397 }
 398
 399 /**
 400  * Tries to replace a TestJmp by a CJmp or CJmpAM (in case of And)
 401  */
 402 static void ia32_optimize_TestJmp(ir_node *irn, ia32_code_gen_t *cg) {
 403         ir_node *cand    = ia32_determine_cjmp_cand(irn, is_TestJmp_cand);
 404         int      replace = 0;
 405
 406         /* we found a possible candidate */
 407         replace = cand ? is_TestJmp_replacement(cand, irn) : 0;
 408
 409         if (replace) {
 410                 DBG((cg->mod, LEVEL_1, "replacing %+F by ", irn));
 411
 412                 if (is_ia32_And(cand))
 413                         set_irn_op(irn, op_ia32_CJmpAM);
 414                 else
 415                         set_irn_op(irn, op_ia32_CJmp);
 416
 417                 DB((cg->mod, LEVEL_1, "%+F\n", irn));
 418         }
 419 }
 420
 421 static int is_CondJmp_cand(const ir_node *irn) {
 422         return is_ia32_CondJmp(irn) || is_ia32_Sub(irn);
 423 }
 424
 425 /**
 426  * Checks if the arguments of cand are the same of irn.
 427  */
 428 static int is_CondJmp_replacement(ir_node *cand, ir_node *irn) {
 429         int i, n      = get_irn_arity(cand);
 430         int same_args = 1;
 431
 432         for (i = 0; i < n; i++) {
 433                 if (get_irn_n(cand, i) != get_irn_n(irn, i)) {
 434                         same_args = 0;
 435                         break;
 436                 }
 437         }
 438
 439         if (same_args)
 440                 return ia32_cnst_compare(cand, irn);
 441
 442         return 0;
 443 }
 444
 445 /**
 446  * Tries to replace a CondJmp by a CJmpAM
 447  */
 448 static void ia32_optimize_CondJmp(ir_node *irn, ia32_code_gen_t *cg) {
 449         ir_node *cand    = ia32_determine_cjmp_cand(irn, is_CondJmp_cand);
 450         int      replace = 0;
 451
 452         /* we found a possible candidate */
 453         replace = cand ? is_CondJmp_replacement(cand, irn) : 0;
 454
 455         if (replace) {
 456                 DBG((cg->mod, LEVEL_1, "replacing %+F by ", irn));
 457                 DBG_OPT_CJMP(irn);
 458
 459                 set_irn_op(irn, op_ia32_CJmpAM);
 460
 461                 DB((cg->mod, LEVEL_1, "%+F\n", irn));
 462         }
 463 }
 464
 465 /**
 466  * Creates a Push from Store(IncSP(gp_reg_size))
 467  */
 468 static void ia32_create_Push(ir_node *irn, ia32_code_gen_t *cg) {
 469         ir_node  *sp  = get_irn_n(irn, 0);
 470         ir_graph *irg = cg->irg;
 471         ir_node *val, *next, *push, *bl, *proj_M, *proj_res, *old_proj_M, *mem;
 472         const ir_edge_t *edge;
 473         heights_t *h;
 474
 475         /* do not create push if store has already an offset assigned or base is not a IncSP */
 476         if (get_ia32_am_offs(irn) || ! be_is_IncSP(sp))
 477                 return;
 478
 479         /* do not create push if index is not NOREG */
 480         if (arch_get_irn_register(cg->arch_env, get_irn_n(irn, 1)) !=
 481                 &ia32_gp_regs[REG_GP_NOREG])
 482                 return;
 483
 484         /* do not create push for floating point */
 485         val = get_irn_n(irn, 2);
 486         if (mode_is_float(get_irn_mode(val)))
 487                 return;
 488
 489         /* do not create push if IncSp doesn't expand stack or expand size is different from register size */
 490         if (be_get_IncSP_direction(sp) != be_stack_dir_expand ||
 491                 be_get_IncSP_offset(sp) != (unsigned) get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_gp].mode))
 492                 return;
 493
 494         /* do not create push, if there is a path (inside the block) from the push value to IncSP */
 495         h = heights_new(cg->irg);
 496         if (get_nodes_block(val) == get_nodes_block(sp) &&
 497                 heights_reachable_in_block(h, val, sp))
 498         {
 499                 heights_free(h);
 500                 return;
 501         }
 502         heights_free(h);
 503
 504         /* ok, translate into Push */
 505         edge       = get_irn_out_edge_first(irn);
 506         old_proj_M = get_edge_src_irn(edge);
 507         bl         = get_nodes_block(irn);
 508
 509         next = sched_next(irn);
 510         sched_remove(irn);
 511         sched_remove(sp);
 512
 513         /*
 514                 build memory input:
 515                 if the IncSP points to NoMem -> just use the memory input from store
 516                 if IncSP points to somewhere else -> sync memory of IncSP and Store
 517         */
 518         mem = be_get_IncSP_mem(sp);
 519         if (mem == get_irg_no_mem(irg))
 520                 mem = get_irn_n(irn, 3);
 521         else {
 522                 ir_node *in[2];
 523
 524                 in[0] = mem;
 525                 in[1] = get_irn_n(irn, 3);
 526                 mem   = new_r_Sync(irg, bl, 2, in);
 527         }
 528
 529         push = new_rd_ia32_Push(NULL, irg, bl, be_get_IncSP_pred(sp), val, mem);
 530         proj_res = new_r_Proj(irg, bl, push, get_irn_mode(sp), pn_ia32_Push_stack);
 531         proj_M   = new_r_Proj(irg, bl, push, mode_M, pn_ia32_Push_M);
 532
 533         /* copy a possible constant from the store */
 534         set_ia32_id_cnst(push, get_ia32_id_cnst(irn));
 535         set_ia32_immop_type(push, get_ia32_immop_type(irn));
 536
 537         /* the push must have SP out register */
 538         arch_set_irn_register(cg->arch_env, push, arch_get_irn_register(cg->arch_env, sp));
 539
 540         exchange(old_proj_M, proj_M);
 541         exchange(sp, proj_res);
 542         sched_add_before(next, push);
 543         sched_add_after(push, proj_res);
 544 }
 545
 546 /**
 547  * Creates a Pop from IncSP(Load(sp))
 548  */
 549 static void ia32_create_Pop(ir_node *irn, ia32_code_gen_t *cg) {
 550         ir_node *old_proj_M = be_get_IncSP_mem(irn);
 551         ir_node *load = skip_Proj(old_proj_M);
 552         ir_node *old_proj_res = NULL;
 553         ir_node *bl, *pop, *next, *proj_res, *proj_sp, *proj_M;
 554         const ir_edge_t *edge;
 555         const arch_register_t *reg, *sp;
 556
 557         if (! is_ia32_Load(load) || get_ia32_am_offs(load))
 558                 return;
 559
 560         if (arch_get_irn_register(cg->arch_env, get_irn_n(load, 1)) !=
 561                 &ia32_gp_regs[REG_GP_NOREG])
 562                 return;
 563         if (arch_get_irn_register(cg->arch_env, get_irn_n(load, 0)) != cg->isa->arch_isa.sp)
 564                 return;
 565
 566         /* ok, translate into pop */
 567         foreach_out_edge(load, edge) {
 568                 ir_node *succ = get_edge_src_irn(edge);
 569                 if (succ != old_proj_M) {
 570                         old_proj_res = succ;
 571                         break;
 572                 }
 573         }
 574         if (! old_proj_res) {
 575                 assert(0);
 576                 return; /* should not happen */
 577         }
 578
 579         bl = get_nodes_block(load);
 580
 581         /* IncSP is typically scheduled after the load, so remove it first */
 582         sched_remove(irn);
 583         next = sched_next(old_proj_res);
 584         sched_remove(old_proj_res);
 585         sched_remove(load);
 586
 587         reg = arch_get_irn_register(cg->arch_env, load);
 588         sp  = arch_get_irn_register(cg->arch_env, irn);
 589
 590         pop      = new_rd_ia32_Pop(NULL, current_ir_graph, bl, get_irn_n(irn, 0), get_irn_n(load, 2));
 591         proj_res = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(old_proj_res), pn_ia32_Pop_res);
 592         proj_sp  = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(irn), pn_ia32_Pop_stack);
 593         proj_M   = new_r_Proj(current_ir_graph, bl, pop, mode_M, pn_ia32_Pop_M);
 594
 595         exchange(old_proj_M, proj_M);
 596         exchange(old_proj_res, proj_res);
 597         exchange(irn, proj_sp);
 598
 599         arch_set_irn_register(cg->arch_env, proj_res, reg);
 600         arch_set_irn_register(cg->arch_env, proj_sp, sp);
 601
 602         sched_add_before(next, proj_sp);
 603         sched_add_before(proj_sp, proj_res);
 604         sched_add_before(proj_res,pop);
 605 }
 606
 607 /**
 608  * Tries to optimize two following IncSP.
 609  */
 610 static void ia32_optimize_IncSP(ir_node *irn, ia32_code_gen_t *cg) {
 611         ir_node *prev = be_get_IncSP_pred(irn);
 612         int real_uses = get_irn_n_edges(prev);
 613
 614         if (be_is_IncSP(prev) && real_uses == 1) {
 615                 /* first IncSP has only one IncSP user, kill the first one */
 616                 unsigned       prev_offs = be_get_IncSP_offset(prev);
 617                 be_stack_dir_t prev_dir  = be_get_IncSP_direction(prev);
 618                 unsigned       curr_offs = be_get_IncSP_offset(irn);
 619                 be_stack_dir_t curr_dir  = be_get_IncSP_direction(irn);
 620
 621                 int new_ofs = prev_offs * (prev_dir == be_stack_dir_expand ? -1 : +1) +
 622                                     curr_offs * (curr_dir == be_stack_dir_expand ? -1 : +1);
 623
 624                 if (new_ofs < 0) {
 625                         new_ofs  = -new_ofs;
 626                         curr_dir = be_stack_dir_expand;
 627                 }
 628                 else
 629                         curr_dir = be_stack_dir_shrink;
 630                 be_set_IncSP_offset(prev, 0);
 631                 be_set_IncSP_offset(irn, (unsigned)new_ofs);
 632                 be_set_IncSP_direction(irn, curr_dir);
 633
 634                 /* Omit the optimized IncSP */
 635                 be_set_IncSP_pred(irn, be_get_IncSP_pred(prev));
 636         }
 637 }
 638
 639 /**
 640  * Performs Peephole Optimizations.
 641  */
 642 void ia32_peephole_optimization(ir_node *irn, void *env) {
 643         ia32_code_gen_t *cg = env;
 644
 645         /* AMD CPUs want explicit compare before conditional jump  */
 646         if (! ARCH_AMD(cg->opt_arch)) {
 647                 if (is_ia32_TestJmp(irn))
 648                         ia32_optimize_TestJmp(irn, cg);
 649                 else if (is_ia32_CondJmp(irn))
 650                         ia32_optimize_CondJmp(irn, cg);
 651         }
 652         /* seems to be buggy when using Pushes */
 653         else if (be_is_IncSP(irn))
 654                 ia32_optimize_IncSP(irn, cg);
 655         else if (is_ia32_Store(irn))
 656                 ia32_create_Push(irn, cg);
 657 }
 658
 659
 660
 661 /******************************************************************
 662  *              _     _                   __  __           _
 663  *     /\      | |   | |                 |  \/  |         | |
 664  *    /  \   __| | __| |_ __ ___  ___ ___| \  / | ___   __| | ___
 665  *   / /\ \ / _` |/ _` | '__/ _ \/ __/ __| |\/| |/ _ \ / _` |/ _ \
 666  *  / ____ \ (_| | (_| | | |  __/\__ \__ \ |  | | (_) | (_| |  __/
 667  * /_/    \_\__,_|\__,_|_|  \___||___/___/_|  |_|\___/ \__,_|\___|
 668  *
 669  ******************************************************************/
 670
 671 typedef struct {
 672         ia32_code_gen_t *cg;
 673         heights_t       *h;
 674 } ia32_am_opt_env_t;
 675
 676 static int node_is_ia32_comm(const ir_node *irn) {
 677         return is_ia32_irn(irn) ? is_ia32_commutative(irn) : 0;
 678 }
 679
 680 static int ia32_get_irn_n_edges(const ir_node *irn) {
 681         const ir_edge_t *edge;
 682         int cnt = 0;
 683
 684         foreach_out_edge(irn, edge) {
 685                 cnt++;
 686         }
 687
 688         return cnt;
 689 }
 690
 691 /**
 692  * Determines if pred is a Proj and if is_op_func returns true for it's predecessor.
 693  *
 694  * @param pred       The node to be checked
 695  * @param is_op_func The check-function
 696  * @return 1 if conditions are fulfilled, 0 otherwise
 697  */
 698 static int pred_is_specific_node(const ir_node *pred, is_op_func_t *is_op_func) {
 699         if (is_Proj(pred) && is_op_func(get_Proj_pred(pred))) {
 700                 return 1;
 701         }
 702
 703         return 0;
 704 }
 705
 706 /**
 707  * Determines if pred is a Proj and if is_op_func returns true for it's predecessor
 708  * and if the predecessor is in block bl.
 709  *
 710  * @param bl         The block
 711  * @param pred       The node to be checked
 712  * @param is_op_func The check-function
 713  * @return 1 if conditions are fulfilled, 0 otherwise
 714  */
 715 static int pred_is_specific_nodeblock(const ir_node *bl, const ir_node *pred,
 716         int (*is_op_func)(const ir_node *n))
 717 {
 718         if (is_Proj(pred)) {
 719                 pred = get_Proj_pred(pred);
 720                 if ((bl == get_nodes_block(pred)) && is_op_func(pred)) {
 721                         return 1;
 722                 }
 723         }
 724
 725         return 0;
 726 }
 727
 728 /**
 729  * Checks if irn is a candidate for address calculation.
 730  *
 731  * - none of the operand must be a Load  within the same block OR
 732  * - all Loads must have more than one user                    OR
 733  * - the irn has a frame entity (it's a former FrameAddr)
 734  *
 735  * @param block   The block the Loads must/mustnot be in
 736  * @param irn     The irn to check
 737  * return 1 if irn is a candidate, 0 otherwise
 738  */
 739 static int is_addr_candidate(const ir_node *block, const ir_node *irn) {
 740         ir_node *in, *left, *right;
 741         int      n, is_cand = 1;
 742
 743         left  = get_irn_n(irn, 2);
 744         right = get_irn_n(irn, 3);
 745
 746         in = left;
 747
 748         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 749                 n         = ia32_get_irn_n_edges(in);
 750                 is_cand   = (n == 1) ? 0 : is_cand;  /* load with only one user: don't create LEA */
 751         }
 752
 753         in = right;
 754
 755         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 756                 n         = ia32_get_irn_n_edges(in);
 757                 is_cand   = (n == 1) ? 0 : is_cand;  /* load with only one user: don't create LEA */
 758         }
 759
 760         is_cand = get_ia32_frame_ent(irn) ? 1 : is_cand;
 761
 762         return is_cand;
 763 }
 764
 765 /**
 766  * Checks if irn is a candidate for address mode.
 767  *
 768  * address mode (AM):
 769  * - at least one operand has to be a Load within the same block AND
 770  * - the load must not have other users than the irn             AND
 771  * - the irn must not have a frame entity set
 772  *
 773  * @param cg          The ia32 code generator
 774  * @param h           The height information of the irg
 775  * @param block       The block the Loads must/mustnot be in
 776  * @param irn         The irn to check
 777  * return 0 if irn is no candidate, 1 if left load can be used, 2 if right one, 3 for both
 778  */
 779 static ia32_am_cand_t is_am_candidate(ia32_code_gen_t *cg, heights_t *h, const ir_node *block, ir_node *irn) {
 780         ir_node *in, *load, *other, *left, *right;
 781         int      n, is_cand = 0, cand;
 782
 783         if (is_ia32_Ld(irn) || is_ia32_St(irn) || is_ia32_Store8Bit(irn) || is_ia32_vfild(irn) || is_ia32_vfist(irn) ||
 784                 is_ia32_GetST0(irn) || is_ia32_SetST0(irn) || is_ia32_xStoreSimple(irn))
 785                 return 0;
 786
 787         left  = get_irn_n(irn, 2);
 788         right = get_irn_n(irn, 3);
 789
 790         in = left;
 791
 792         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 793                 n         = ia32_get_irn_n_edges(in);
 794                 is_cand   = (n == 1) ? 1 : is_cand;  /* load with more than one user: no AM */
 795
 796                 load  = get_Proj_pred(in);
 797                 other = right;
 798
 799                 /* 8bit Loads are not supported, they cannot be used with every register */
 800                 if (get_mode_size_bits(get_ia32_ls_mode(load)) < 16)
 801                         is_cand = 0;
 802
 803                 /* If there is a data dependency of other irn from load: cannot use AM */
 804                 if (is_cand && get_nodes_block(other) == block) {
 805                         other   = skip_Proj(other);
 806                         is_cand = heights_reachable_in_block(h, other, load) ? 0 : is_cand;
 807                         /* this could happen in loops */
 808                         is_cand = heights_reachable_in_block(h, load, irn) ? 0 : is_cand;
 809                 }
 810         }
 811
 812         cand    = is_cand ? IA32_AM_CAND_LEFT : IA32_AM_CAND_NONE;
 813         in      = right;
 814         is_cand = 0;
 815
 816         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 817                 n         = ia32_get_irn_n_edges(in);
 818                 is_cand   = (n == 1) ? 1 : is_cand;  /* load with more than one user: no AM */
 819
 820                 load  = get_Proj_pred(in);
 821                 other = left;
 822
 823                 /* 8bit Loads are not supported, they cannot be used with every register */
 824                 if (get_mode_size_bits(get_ia32_ls_mode(load)) < 16)
 825                         is_cand = 0;
 826
 827                 /* If there is a data dependency of other irn from load: cannot use load */
 828                 if (is_cand && get_nodes_block(other) == block) {
 829                         other   = skip_Proj(other);
 830                         is_cand = heights_reachable_in_block(h, other, load) ? 0 : is_cand;
 831                         /* this could happen in loops */
 832                         is_cand = heights_reachable_in_block(h, load, irn) ? 0 : is_cand;
 833                 }
 834         }
 835
 836         cand = is_cand ? (cand | IA32_AM_CAND_RIGHT) : cand;
 837
 838         /* check some special cases */
 839         if (USE_SSE2(cg) && is_ia32_Conv_I2FP(irn)) {
 840                 /* SSE Conv I -> FP cvtsi2s(s|d) can only load 32 bit values */
 841                 if (get_mode_size_bits(get_ia32_tgt_mode(irn)) != 32)
 842                         cand = IA32_AM_CAND_NONE;
 843         }
 844         else if (is_ia32_Conv_I2I(irn)) {
 845                 /* we cannot load an N bit value and implicitly convert it into an M bit value if N > M */
 846                 if (get_mode_size_bits(get_ia32_src_mode(irn)) > get_mode_size_bits(get_ia32_tgt_mode(irn)))
 847                         cand = IA32_AM_CAND_NONE;
 848         }
 849
 850         /* if the irn has a frame entity: we do not use address mode */
 851         return get_ia32_frame_ent(irn) ? IA32_AM_CAND_NONE : cand;
 852 }
 853
 854 /**
 855  * Compares the base and index addr and the load/store entities
 856  * and returns 1 if they are equal.
 857  */
 858 static int load_store_addr_is_equal(const ir_node *load, const ir_node *store,
 859                                                                         const ir_node *addr_b, const ir_node *addr_i)
 860 {
 861         int     is_equal = (addr_b == get_irn_n(load, 0)) && (addr_i == get_irn_n(load, 1));
 862         entity *lent     = get_ia32_frame_ent(load);
 863         entity *sent     = get_ia32_frame_ent(store);
 864         ident  *lid      = get_ia32_am_sc(load);
 865         ident  *sid      = get_ia32_am_sc(store);
 866         char   *loffs    = get_ia32_am_offs(load);
 867         char   *soffs    = get_ia32_am_offs(store);
 868
 869         /* are both entities set and equal? */
 870         if (is_equal && (lent || sent))
 871                 is_equal = lent && sent && (lent == sent);
 872
 873         /* are address mode idents set and equal? */
 874         if (is_equal && (lid || sid))
 875                 is_equal = lid && sid && (lid == sid);
 876
 877         /* are offsets set and equal */
 878         if (is_equal && (loffs || soffs))
 879                 is_equal = loffs && soffs && strcmp(loffs, soffs) == 0;
 880
 881         /* are the load and the store of the same mode? */
 882         is_equal = is_equal ? get_ia32_ls_mode(load) == get_ia32_ls_mode(store) : 0;
 883
 884         return is_equal;
 885 }
 886
 887 typedef enum _ia32_take_lea_attr {
 888         IA32_LEA_ATTR_NONE  = 0,
 889         IA32_LEA_ATTR_BASE  = (1 << 0),
 890         IA32_LEA_ATTR_INDEX = (1 << 1),
 891         IA32_LEA_ATTR_OFFS  = (1 << 2),
 892         IA32_LEA_ATTR_SCALE = (1 << 3),
 893         IA32_LEA_ATTR_AMSC  = (1 << 4),
 894         IA32_LEA_ATTR_FENT  = (1 << 5)
 895 } ia32_take_lea_attr;
 896
 897 /**
 898  * Decides if we have to keep the LEA operand or if we can assimilate it.
 899  */
 900 static int do_new_lea(ir_node *irn, ir_node *base, ir_node *index, ir_node *lea,
 901                 int have_am_sc, ia32_code_gen_t *cg)
 902 {
 903         entity  *irn_ent  = get_ia32_frame_ent(irn);
 904         entity  *lea_ent  = get_ia32_frame_ent(lea);
 905         int      ret_val  = 0;
 906         int      is_noreg_base  = be_is_NoReg(cg, base);
 907         int      is_noreg_index = be_is_NoReg(cg, index);
 908         ia32_am_flavour_t am_flav = get_ia32_am_flavour(lea);
 909
 910         /* If the Add and the LEA both have a different frame entity set: keep */
 911         if (irn_ent && lea_ent && (irn_ent != lea_ent))
 912                 return IA32_LEA_ATTR_NONE;
 913         else if (! irn_ent && lea_ent)
 914                 ret_val |= IA32_LEA_ATTR_FENT;
 915
 916         /* If the Add and the LEA both have already an address mode symconst: keep */
 917         if (have_am_sc && get_ia32_am_sc(lea))
 918                 return IA32_LEA_ATTR_NONE;
 919         else if (get_ia32_am_sc(lea))
 920                 ret_val |= IA32_LEA_ATTR_AMSC;
 921
 922         /* Check the different base-index combinations */
 923
 924         if (! is_noreg_base && ! is_noreg_index) {
 925                 /* Assimilate if base is the lea and the LEA is just a Base + Offset calculation */
 926                 if ((base == lea) && ! (am_flav & ia32_I ? 1 : 0)) {
 927                         if (am_flav & ia32_O)
 928                                 ret_val |= IA32_LEA_ATTR_OFFS;
 929
 930                         ret_val |= IA32_LEA_ATTR_BASE;
 931                 }
 932                 else
 933                         return IA32_LEA_ATTR_NONE;
 934         }
 935         else if (! is_noreg_base && is_noreg_index) {
 936                 /* Base is set but index not */
 937                 if (base == lea) {
 938                         /* Base points to LEA: assimilate everything */
 939                         if (am_flav & ia32_O)
 940                                 ret_val |= IA32_LEA_ATTR_OFFS;
 941                         if (am_flav & ia32_S)
 942                                 ret_val |= IA32_LEA_ATTR_SCALE;
 943                         if (am_flav & ia32_I)
 944                                 ret_val |= IA32_LEA_ATTR_INDEX;
 945
 946                         ret_val |= IA32_LEA_ATTR_BASE;
 947                 }
 948                 else if (am_flav & ia32_B ? 0 : 1) {
 949                         /* Base is not the LEA but the LEA is an index only calculation: assimilate */
 950                         if (am_flav & ia32_O)
 951                                 ret_val |= IA32_LEA_ATTR_OFFS;
 952                         if (am_flav & ia32_S)
 953                                 ret_val |= IA32_LEA_ATTR_SCALE;
 954
 955                         ret_val |= IA32_LEA_ATTR_INDEX;
 956                 }
 957                 else
 958                         return IA32_LEA_ATTR_NONE;
 959         }
 960         else if (is_noreg_base && ! is_noreg_index) {
 961                 /* Index is set but not base */
 962                 if (index == lea) {
 963                         /* Index points to LEA: assimilate everything */
 964                         if (am_flav & ia32_O)
 965                                 ret_val |= IA32_LEA_ATTR_OFFS;
 966                         if (am_flav & ia32_S)
 967                                 ret_val |= IA32_LEA_ATTR_SCALE;
 968                         if (am_flav & ia32_B)
 969                                 ret_val |= IA32_LEA_ATTR_BASE;
 970
 971                         ret_val |= IA32_LEA_ATTR_INDEX;
 972                 }
 973                 else if (am_flav & ia32_I ? 0 : 1) {
 974                         /* Index is not the LEA but the LEA is a base only calculation: assimilate */
 975                         if (am_flav & ia32_O)
 976                                 ret_val |= IA32_LEA_ATTR_OFFS;
 977                         if (am_flav & ia32_S)
 978                                 ret_val |= IA32_LEA_ATTR_SCALE;
 979
 980                         ret_val |= IA32_LEA_ATTR_BASE;
 981                 }
 982                 else
 983                         return IA32_LEA_ATTR_NONE;
 984         }
 985         else {
 986                 assert(0 && "There must have been set base or index");
 987         }
 988
 989         return ret_val;
 990 }
 991
 992 /**
 993  * Adds res before irn into schedule if irn was scheduled.
 994  * @param irn  The schedule point
 995  * @param res  The node to be scheduled
 996  */
 997 static INLINE void try_add_to_sched(ir_node *irn, ir_node *res) {
 998         if (sched_is_scheduled(irn))
 999                 sched_add_before(irn, res);
1000 }
1001
1002 /**
1003  * Removes irn from schedule if it was scheduled. If irn is a mode_T node
1004  * all it's Projs are removed as well.
1005  * @param irn  The irn to be removed from schedule
1006  */
1007 static INLINE void try_remove_from_sched(ir_node *irn) {
1008         if (sched_is_scheduled(irn)) {
1009                 if (get_irn_mode(irn) == mode_T) {
1010                         const ir_edge_t *edge;
1011                         foreach_out_edge(irn, edge) {
1012                                 ir_node *proj = get_edge_src_irn(edge);
1013                                 if (sched_is_scheduled(proj))
1014                                         sched_remove(proj);
1015                         }
1016                 }
1017                 sched_remove(irn);
1018         }
1019 }
1020
1021 /**
1022  * Folds Add or Sub to LEA if possible
1023  */
1024 static ir_node *fold_addr(ia32_code_gen_t *cg, ir_node *irn, ir_node *noreg) {
1025         ir_graph   *irg        = get_irn_irg(irn);
1026         dbg_info   *dbg        = get_irn_dbg_info(irn);
1027         ir_node    *block      = get_nodes_block(irn);
1028         ir_node    *res        = irn;
1029         ir_node    *shift      = NULL;
1030         ir_node    *lea_o      = NULL;
1031         ir_node    *lea        = NULL;
1032         char       *offs       = NULL;
1033         const char *offs_cnst  = NULL;
1034         char       *offs_lea   = NULL;
1035         int         scale      = 0;
1036         int         isadd      = 0;
1037         int         dolea      = 0;
1038         int         have_am_sc = 0;
1039         int         am_sc_sign = 0;
1040         ident      *am_sc      = NULL;
1041         entity     *lea_ent    = NULL;
1042         ir_node    *left, *right, *temp;
1043         ir_node    *base, *index;
1044         int consumed_left_shift;
1045         ia32_am_flavour_t am_flav;
1046         DEBUG_ONLY(firm_dbg_module_t *mod = cg->mod;)
1047
1048         if (is_ia32_Add(irn))
1049                 isadd = 1;
1050
1051         left  = get_irn_n(irn, 2);
1052         right = get_irn_n(irn, 3);
1053
1054         /* "normalize" arguments in case of add with two operands */
1055         if  (isadd && ! be_is_NoReg(cg, right)) {
1056                 /* put LEA == ia32_am_O as right operand */
1057                 if (is_ia32_Lea(left) && get_ia32_am_flavour(left) == ia32_am_O) {
1058                         set_irn_n(irn, 2, right);
1059                         set_irn_n(irn, 3, left);
1060                         temp  = left;
1061                         left  = right;
1062                         right = temp;
1063                 }
1064
1065                 /* put LEA != ia32_am_O as left operand */
1066                 if (is_ia32_Lea(right) && get_ia32_am_flavour(right) != ia32_am_O) {
1067                         set_irn_n(irn, 2, right);
1068                         set_irn_n(irn, 3, left);
1069                         temp  = left;
1070                         left  = right;
1071                         right = temp;
1072                 }
1073
1074                 /* put SHL as left operand iff left is NOT a LEA */
1075                 if (! is_ia32_Lea(left) && pred_is_specific_node(right, is_ia32_Shl)) {
1076                         set_irn_n(irn, 2, right);
1077                         set_irn_n(irn, 3, left);
1078                         temp  = left;
1079                         left  = right;
1080                         right = temp;
1081                 }
1082         }
1083
1084         base    = left;
1085         index   = noreg;
1086         offs    = NULL;
1087         scale   = 0;
1088         am_flav = 0;
1089
1090         /* check for operation with immediate */
1091         if (is_ia32_ImmConst(irn)) {
1092                 DBG((mod, LEVEL_1, "\tfound op with imm const"));
1093
1094                 offs_cnst = get_ia32_cnst(irn);
1095                 dolea     = 1;
1096         }
1097         else if (is_ia32_ImmSymConst(irn)) {
1098                 DBG((mod, LEVEL_1, "\tfound op with imm symconst"));
1099
1100                 have_am_sc = 1;
1101                 dolea      = 1;
1102                 am_sc      = get_ia32_id_cnst(irn);
1103                 am_sc_sign = is_ia32_am_sc_sign(irn);
1104         }
1105
1106         /* determine the operand which needs to be checked */
1107         temp = be_is_NoReg(cg, right) ? left : right;
1108
1109         /* check if right operand is AMConst (LEA with ia32_am_O)  */
1110         /* but we can only eat it up if there is no other symconst */
1111         /* because the linker won't accept two symconsts           */
1112         if (! have_am_sc && is_ia32_Lea(temp) && get_ia32_am_flavour(temp) == ia32_am_O) {
1113                 DBG((mod, LEVEL_1, "\tgot op with LEA am_O"));
1114
1115                 offs_lea   = get_ia32_am_offs(temp);
1116                 am_sc      = get_ia32_am_sc(temp);
1117                 am_sc_sign = is_ia32_am_sc_sign(temp);
1118                 have_am_sc = 1;
1119                 dolea      = 1;
1120                 lea_o      = temp;
1121
1122                 if (temp == base)
1123                         base = noreg;
1124                 else if (temp == right)
1125                         right = noreg;
1126         }
1127
1128         if (isadd) {
1129                 /* default for add -> make right operand to index */
1130                 index               = right;
1131                 dolea               = 1;
1132                 consumed_left_shift = -1;
1133
1134                 DBG((mod, LEVEL_1, "\tgot LEA candidate with index %+F\n", index));
1135
1136                 /* determine the operand which needs to be checked */
1137                 temp = left;
1138                 if (is_ia32_Lea(left)) {
1139                         temp = right;
1140                         consumed_left_shift = 0;
1141                 }
1142
1143                 /* check for SHL 1,2,3 */
1144                 if (pred_is_specific_node(temp, is_ia32_Shl)) {
1145                         temp  = get_Proj_pred(temp);
1146                         shift = temp;
1147
1148                         if (get_ia32_Immop_tarval(temp)) {
1149                                 scale = get_tarval_long(get_ia32_Immop_tarval(temp));
1150
1151                                 if (scale <= 3) {
1152                                         index               = get_irn_n(temp, 2);
1153                                         consumed_left_shift = consumed_left_shift < 0 ? 1 : 0;
1154
1155                                         DBG((mod, LEVEL_1, "\tgot scaled index %+F\n", index));
1156                                 }
1157                                 else {
1158                                         scale = 0;
1159                                         shift = NULL;
1160                                 }
1161                         }
1162                 }
1163
1164                 /* fix base */
1165                 if (! be_is_NoReg(cg, index)) {
1166                         /* if we have index, but left == right -> no base */
1167                         if (left == right) {
1168                                 base = noreg;
1169                         }
1170                         else if (consumed_left_shift == 1) {
1171                                 /* -> base is right operand  */
1172                                 base = (right == lea_o) ? noreg : right;
1173                         }
1174                 }
1175         }
1176
1177         /* Try to assimilate a LEA as left operand */
1178         if (is_ia32_Lea(left) && (get_ia32_am_flavour(left) != ia32_am_O)) {
1179                 /* check if we can assimilate the LEA */
1180                 int take_attr = do_new_lea(irn, base, index, left, have_am_sc, cg);
1181
1182                 if (take_attr == IA32_LEA_ATTR_NONE) {
1183                         DBG((mod, LEVEL_1, "\tleave old LEA, creating new one\n"));
1184                 }
1185                 else {
1186                         DBG((mod, LEVEL_1, "\tgot LEA as left operand ... assimilating\n"));
1187                         lea = left; /* for statistics */
1188
1189                         if (take_attr & IA32_LEA_ATTR_OFFS)
1190                                 offs = get_ia32_am_offs(left);
1191
1192                         if (take_attr & IA32_LEA_ATTR_AMSC) {
1193                                 am_sc      = get_ia32_am_sc(left);
1194                                 have_am_sc = 1;
1195                                 am_sc_sign = is_ia32_am_sc_sign(left);
1196                         }
1197
1198                         if (take_attr & IA32_LEA_ATTR_SCALE)
1199                                 scale = get_ia32_am_scale(left);
1200
1201                         if (take_attr & IA32_LEA_ATTR_BASE)
1202                                 base = get_irn_n(left, 0);
1203
1204                         if (take_attr & IA32_LEA_ATTR_INDEX)
1205                                 index = get_irn_n(left, 1);
1206
1207                         if (take_attr & IA32_LEA_ATTR_FENT)
1208                                 lea_ent = get_ia32_frame_ent(left);
1209                 }
1210         }
1211
1212         /* ok, we can create a new LEA */
1213         if (dolea) {
1214                 res = new_rd_ia32_Lea(dbg, irg, block, base, index, mode_Is);
1215
1216                 /* add the old offset of a previous LEA */
1217                 if (offs) {
1218                         add_ia32_am_offs(res, offs);
1219                 }
1220
1221                 /* add the new offset */
1222                 if (isadd) {
1223                         if (offs_cnst) {
1224                                 add_ia32_am_offs(res, offs_cnst);
1225                         }
1226                         if (offs_lea) {
1227                                 add_ia32_am_offs(res, offs_lea);
1228                         }
1229                 }
1230                 else {
1231                         /* either lea_O-cnst, -cnst or -lea_O  */
1232                         if (offs_cnst) {
1233                                 if (offs_lea) {
1234                                         add_ia32_am_offs(res, offs_lea);
1235                                 }
1236
1237                                 sub_ia32_am_offs(res, offs_cnst);
1238                         }
1239                         else {
1240                                 sub_ia32_am_offs(res, offs_lea);
1241                         }
1242                 }
1243
1244                 /* set the address mode symconst */
1245                 if (have_am_sc) {
1246                         set_ia32_am_sc(res, am_sc);
1247                         if (am_sc_sign)
1248                                 set_ia32_am_sc_sign(res);
1249                 }
1250
1251                 /* copy the frame entity (could be set in case of Add */
1252                 /* which was a FrameAddr) */
1253                 if (lea_ent)
1254                         set_ia32_frame_ent(res, lea_ent);
1255                 else
1256                         set_ia32_frame_ent(res, get_ia32_frame_ent(irn));
1257
1258                 if (get_ia32_frame_ent(res))
1259                         set_ia32_use_frame(res);
1260
1261                 /* set scale */
1262                 set_ia32_am_scale(res, scale);
1263
1264                 am_flav = ia32_am_N;
1265                 /* determine new am flavour */
1266                 if (offs || offs_cnst || offs_lea || have_am_sc) {
1267                         am_flav |= ia32_O;
1268                 }
1269                 if (! be_is_NoReg(cg, base)) {
1270                         am_flav |= ia32_B;
1271                 }
1272                 if (! be_is_NoReg(cg, index)) {
1273                         am_flav |= ia32_I;
1274                 }
1275                 if (scale > 0) {
1276                         am_flav |= ia32_S;
1277                 }
1278                 set_ia32_am_flavour(res, am_flav);
1279
1280                 set_ia32_op_type(res, ia32_AddrModeS);
1281
1282                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
1283
1284                 DBG((mod, LEVEL_1, "\tLEA [%+F + %+F * %d + %s]\n", base, index, scale, get_ia32_am_offs(res)));
1285
1286                 /* we will exchange it, report here before the Proj is created */
1287                 if (shift && lea && lea_o) {
1288                         try_remove_from_sched(shift);
1289                         try_remove_from_sched(lea);
1290                         try_remove_from_sched(lea_o);
1291                         DBG_OPT_LEA4(irn, lea_o, lea, shift, res);
1292                 }
1293                 else if (shift && lea) {
1294                         try_remove_from_sched(shift);
1295                         try_remove_from_sched(lea);
1296                         DBG_OPT_LEA3(irn, lea, shift, res);
1297                 }
1298                 else if (shift && lea_o) {
1299                         try_remove_from_sched(shift);
1300                         try_remove_from_sched(lea_o);
1301                         DBG_OPT_LEA3(irn, lea_o, shift, res);
1302                 }
1303                 else if (lea && lea_o) {
1304                         try_remove_from_sched(lea);
1305                         try_remove_from_sched(lea_o);
1306                         DBG_OPT_LEA3(irn, lea_o, lea, res);
1307                 }
1308                 else if (shift) {
1309                         try_remove_from_sched(shift);
1310                         DBG_OPT_LEA2(irn, shift, res);
1311                 }
1312                 else if (lea) {
1313                         try_remove_from_sched(lea);
1314                         DBG_OPT_LEA2(irn, lea, res);
1315                 }
1316                 else if (lea_o) {
1317                         try_remove_from_sched(lea_o);
1318                         DBG_OPT_LEA2(irn, lea_o, res);
1319                 }
1320                 else
1321                         DBG_OPT_LEA1(irn, res);
1322
1323                 /* get the result Proj of the Add/Sub */
1324                 try_add_to_sched(irn, res);
1325                 try_remove_from_sched(irn);
1326                 irn = ia32_get_res_proj(irn);
1327
1328                 assert(irn && "Couldn't find result proj");
1329
1330                 /* exchange the old op with the new LEA */
1331                 exchange(irn, res);
1332         }
1333
1334         return res;
1335 }
1336
1337
1338 /**
1339  * Merges a Load/Store node with a LEA.
1340  * @param irn The Load/Store node
1341  * @param lea The LEA
1342  */
1343 static void merge_loadstore_lea(ir_node *irn, ir_node *lea) {
1344         entity *irn_ent = get_ia32_frame_ent(irn);
1345         entity *lea_ent = get_ia32_frame_ent(lea);
1346
1347         /* If the irn and the LEA both have a different frame entity set: do not merge */
1348         if (irn_ent && lea_ent && (irn_ent != lea_ent))
1349                 return;
1350         else if (! irn_ent && lea_ent) {
1351                 set_ia32_frame_ent(irn, lea_ent);
1352                 set_ia32_use_frame(irn);
1353         }
1354
1355         /* get the AM attributes from the LEA */
1356         add_ia32_am_offs(irn, get_ia32_am_offs(lea));
1357         set_ia32_am_scale(irn, get_ia32_am_scale(lea));
1358         set_ia32_am_flavour(irn, get_ia32_am_flavour(lea));
1359
1360         set_ia32_am_sc(irn, get_ia32_am_sc(lea));
1361         if (is_ia32_am_sc_sign(lea))
1362                 set_ia32_am_sc_sign(irn);
1363
1364         set_ia32_op_type(irn, is_ia32_Ld(irn) ? ia32_AddrModeS : ia32_AddrModeD);
1365
1366         /* set base and index */
1367         set_irn_n(irn, 0, get_irn_n(lea, 0));
1368         set_irn_n(irn, 1, get_irn_n(lea, 1));
1369
1370         try_remove_from_sched(lea);
1371
1372         /* clear remat flag */
1373         set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1374
1375         if (is_ia32_Ld(irn))
1376                 DBG_OPT_LOAD_LEA(lea, irn);
1377         else
1378                 DBG_OPT_STORE_LEA(lea, irn);
1379
1380 }
1381
1382 /**
1383  * Sets new_right index of irn to right and new_left index to left.
1384  * Also exchange left and right
1385  */
1386 static void exchange_left_right(ir_node *irn, ir_node **left, ir_node **right, int new_left, int new_right) {
1387         ir_node *temp;
1388
1389         set_irn_n(irn, new_right, *right);
1390         set_irn_n(irn, new_left, *left);
1391
1392         temp   = *left;
1393         *left  = *right;
1394         *right = temp;
1395
1396         /* this is only needed for Compares, but currently ALL nodes
1397          * have this attribute :-) */
1398         set_ia32_pncode(irn, get_inversed_pnc(get_ia32_pncode(irn)));
1399 }
1400
1401 /**
1402  * Performs address calculation optimization (create LEAs if possible)
1403  */
1404 static void optimize_lea(ir_node *irn, void *env) {
1405         ia32_code_gen_t *cg  = env;
1406         ir_node         *block, *noreg_gp, *left, *right;
1407
1408         if (! is_ia32_irn(irn))
1409                 return;
1410
1411         /* Following cases can occur:                                  */
1412         /* - Sub (l, imm) -> LEA [base - offset]                       */
1413         /* - Sub (l, r == LEA with ia32_am_O)   -> LEA [base - offset] */
1414         /* - Add (l, imm) -> LEA [base + offset]                       */
1415         /* - Add (l, r == LEA with ia32_am_O)  -> LEA [base + offset]  */
1416         /* - Add (l == LEA with ia32_am_O, r)  -> LEA [base + offset]  */
1417         /* - Add (l, r) -> LEA [base + index * scale]                  */
1418         /*              with scale > 1 iff l/r == shl (1,2,3)          */
1419
1420         if (is_ia32_Sub(irn) || is_ia32_Add(irn)) {
1421                 left     = get_irn_n(irn, 2);
1422                 right    = get_irn_n(irn, 3);
1423                 block    = get_nodes_block(irn);
1424                 noreg_gp = ia32_new_NoReg_gp(cg);
1425
1426             /* Do not try to create a LEA if one of the operands is a Load. */
1427                 /* check is irn is a candidate for address calculation */
1428                 if (is_addr_candidate(block, irn)) {
1429                         ir_node *res;
1430
1431                         DBG((cg->mod, LEVEL_1, "\tfound address calculation candidate %+F ... ", irn));
1432                         res = fold_addr(cg, irn, noreg_gp);
1433
1434                         if (res != irn)
1435                                 DB((cg->mod, LEVEL_1, "transformed into %+F\n", res));
1436                         else
1437                                 DB((cg->mod, LEVEL_1, "not transformed\n"));
1438                 }
1439         }
1440         else if (is_ia32_Ld(irn) || is_ia32_St(irn) || is_ia32_Store8Bit(irn)) {
1441                 /* - Load  -> LEA into Load  } TODO: If the LEA is used by more than one Load/Store */
1442                 /* - Store -> LEA into Store }       it might be better to keep the LEA             */
1443                 left = get_irn_n(irn, 0);
1444
1445                 if (is_ia32_Lea(left)) {
1446                         const ir_edge_t *edge, *ne;
1447                         ir_node *src;
1448
1449                         /* merge all Loads/Stores connected to this LEA with the LEA */
1450                         foreach_out_edge_safe(left, edge, ne) {
1451                                 src = get_edge_src_irn(edge);
1452
1453                                 if (src && (get_edge_src_pos(edge) == 0) && (is_ia32_Ld(src) || is_ia32_St(src) || is_ia32_Store8Bit(src))) {
1454                                         DBG((cg->mod, LEVEL_1, "\nmerging %+F into %+F\n", left, irn));
1455                                         if (! is_ia32_got_lea(src))
1456                                                 merge_loadstore_lea(src, left);
1457                                         set_ia32_got_lea(src);
1458                                 }
1459                         }
1460                 }
1461         }
1462 }
1463
1464
1465 /**
1466  * Checks for address mode patterns and performs the
1467  * necessary transformations.
1468  * This function is called by a walker.
1469  */
1470 static void optimize_am(ir_node *irn, void *env) {
1471         ia32_am_opt_env_t *am_opt_env = env;
1472         ia32_code_gen_t   *cg         = am_opt_env->cg;
1473         heights_t         *h          = am_opt_env->h;
1474         ir_node           *block, *noreg_gp, *noreg_fp;
1475         ir_node           *left, *right;
1476         ir_node           *store, *load, *mem_proj;
1477         ir_node           *succ, *addr_b, *addr_i;
1478         int               check_am_src          = 0;
1479         int               need_exchange_on_fail = 0;
1480         DEBUG_ONLY(firm_dbg_module_t *mod = cg->mod;)
1481
1482         if (! is_ia32_irn(irn) || is_ia32_Ld(irn) || is_ia32_St(irn) || is_ia32_Store8Bit(irn))
1483                 return;
1484
1485         block    = get_nodes_block(irn);
1486         noreg_gp = ia32_new_NoReg_gp(cg);
1487         noreg_fp = ia32_new_NoReg_fp(cg);
1488
1489         DBG((mod, LEVEL_1, "checking for AM\n"));
1490
1491         /* fold following patterns:                                                         */
1492         /* - op -> Load into AMop with am_Source                                            */
1493         /*   conditions:                                                                    */
1494         /*     - op is am_Source capable AND                                                */
1495         /*     - the Load is only used by this op AND                                       */
1496         /*     - the Load is in the same block                                              */
1497         /* - Store -> op -> Load  into AMop with am_Dest                                    */
1498         /*   conditions:                                                                    */
1499         /*     - op is am_Dest capable AND                                                  */
1500         /*     - the Store uses the same address as the Load AND                            */
1501         /*     - the Load is only used by this op AND                                       */
1502         /*     - the Load and Store are in the same block AND                               */
1503         /*     - nobody else uses the result of the op                                      */
1504
1505         if ((get_ia32_am_support(irn) != ia32_am_None) && ! is_ia32_Lea(irn)) {
1506                 ia32_am_cand_t cand      = is_am_candidate(cg, h, block, irn);
1507                 ia32_am_cand_t orig_cand = cand;
1508
1509                 /* cand == 1: load is left;   cand == 2: load is right; */
1510
1511                 if (cand == IA32_AM_CAND_NONE)
1512                         return;
1513
1514                 DBG((mod, LEVEL_1, "\tfound address mode candidate %+F ... ", irn));
1515
1516                 left  = get_irn_n(irn, 2);
1517                 if (get_irn_arity(irn) == 4) {
1518                         /* it's an "unary" operation */
1519                         right = left;
1520                 }
1521                 else {
1522                         right = get_irn_n(irn, 3);
1523                 }
1524
1525                 /* normalize commutative ops */
1526                 if (node_is_ia32_comm(irn) && (cand == IA32_AM_CAND_RIGHT)) {
1527
1528                         /* Assure that left operand is always a Load if there is one    */
1529                         /* because non-commutative ops can only use Dest AM if the left */
1530                         /* operand is a load, so we only need to check left operand.    */
1531
1532                         exchange_left_right(irn, &left, &right, 3, 2);
1533                         need_exchange_on_fail = 1;
1534
1535                         /* now: load is right */
1536                         cand = IA32_AM_CAND_LEFT;
1537                 }
1538
1539                 /* check for Store -> op -> Load */
1540
1541                 /* Store -> op -> Load optimization is only possible if supported by op */
1542                 /* and if right operand is a Load                                       */
1543                 if ((get_ia32_am_support(irn) & ia32_am_Dest) && (cand & IA32_AM_CAND_LEFT))
1544                 {
1545                         /* An address mode capable op always has a result Proj.                  */
1546                         /* If this Proj is used by more than one other node, we don't need to    */
1547                         /* check further, otherwise we check for Store and remember the address, */
1548                         /* the Store points to. */
1549
1550                         succ = ia32_get_res_proj(irn);
1551                         assert(succ && "Couldn't find result proj");
1552
1553                         addr_b = NULL;
1554                         addr_i = NULL;
1555                         store  = NULL;
1556
1557                         /* now check for users and Store */
1558                         if (ia32_get_irn_n_edges(succ) == 1) {
1559                                 succ = get_edge_src_irn(get_irn_out_edge_first(succ));
1560
1561                                 if (is_ia32_xStore(succ) || is_ia32_Store(succ)) {
1562                                         store  = succ;
1563                                         addr_b = get_irn_n(store, 0);
1564                                         addr_i = get_irn_n(store, 1);
1565                                 }
1566                         }
1567
1568                         if (store) {
1569                                 /* we found a Store as single user: Now check for Load */
1570
1571                                 /* skip the Proj for easier access */
1572                                 load = is_Proj(right) ? (is_ia32_Load(get_Proj_pred(right)) ? get_Proj_pred(right) : NULL) : NULL;
1573
1574                                 /* Extra check for commutative ops with two Loads */
1575                                 /* -> put the interesting Load left               */
1576                                 if (load && node_is_ia32_comm(irn) && (cand == IA32_AM_CAND_BOTH)) {
1577                                         if (load_store_addr_is_equal(load, store, addr_b, addr_i)) {
1578                                                 /* We exchange left and right, so it's easier to kill     */
1579                                                 /* the correct Load later and to handle unary operations. */
1580                                                 exchange_left_right(irn, &left, &right, 3, 2);
1581                                                 need_exchange_on_fail ^= 1;
1582                                         }
1583                                 }
1584
1585                                 /* skip the Proj for easier access */
1586                                 load = get_Proj_pred(left);
1587
1588                                 /* Compare Load and Store address */
1589                                 if (load_store_addr_is_equal(load, store, addr_b, addr_i)) {
1590                                         /* Left Load is from same address, so we can */
1591                                         /* disconnect the Load and Store here        */
1592
1593                                         /* set new base, index and attributes */
1594                                         set_irn_n(irn, 0, addr_b);
1595                                         set_irn_n(irn, 1, addr_i);
1596                                         add_ia32_am_offs(irn, get_ia32_am_offs(load));
1597                                         set_ia32_am_scale(irn, get_ia32_am_scale(load));
1598                                         set_ia32_am_flavour(irn, get_ia32_am_flavour(load));
1599                                         set_ia32_op_type(irn, ia32_AddrModeD);
1600                                         set_ia32_frame_ent(irn, get_ia32_frame_ent(load));
1601                                         set_ia32_ls_mode(irn, get_ia32_ls_mode(load));
1602
1603                                         set_ia32_am_sc(irn, get_ia32_am_sc(load));
1604                                         if (is_ia32_am_sc_sign(load))
1605                                                 set_ia32_am_sc_sign(irn);
1606
1607                                         if (is_ia32_use_frame(load))
1608                                                 set_ia32_use_frame(irn);
1609
1610                                         /* connect to Load memory and disconnect Load */
1611                                         if (get_irn_arity(irn) == 5) {
1612                                                 /* binary AMop */
1613                                                 set_irn_n(irn, 4, get_irn_n(load, 2));
1614                                                 set_irn_n(irn, 2, noreg_gp);
1615                                         }
1616                                         else {
1617                                                 /* unary AMop */
1618                                                 set_irn_n(irn, 3, get_irn_n(load, 2));
1619                                                 set_irn_n(irn, 2, noreg_gp);
1620                                         }
1621
1622                                         /* connect the memory Proj of the Store to the op */
1623                                         mem_proj = ia32_get_proj_for_mode(store, mode_M);
1624                                         set_Proj_pred(mem_proj, irn);
1625                                         set_Proj_proj(mem_proj, 1);
1626
1627                                         /* clear remat flag */
1628                                         set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1629
1630                                         try_remove_from_sched(load);
1631                                         try_remove_from_sched(store);
1632                                         DBG_OPT_AM_D(load, store, irn);
1633
1634                                         DB((mod, LEVEL_1, "merged with %+F and %+F into dest AM\n", load, store));
1635
1636                                         need_exchange_on_fail = 0;
1637                                 }
1638                         } /* if (store) */
1639                         else if (get_ia32_am_support(irn) & ia32_am_Source) {
1640                                 /* There was no store, check if we still can optimize for source address mode */
1641                                 check_am_src = 1;
1642                         }
1643                 } /* if (support AM Dest) */
1644                 else if (get_ia32_am_support(irn) & ia32_am_Source) {
1645                         /* op doesn't support am AM Dest -> check for AM Source */
1646                         check_am_src = 1;
1647                 }
1648
1649                 /* was exchanged but optimize failed: exchange back */
1650                 if (need_exchange_on_fail) {
1651                         exchange_left_right(irn, &left, &right, 3, 2);
1652                         cand = orig_cand;
1653                 }
1654
1655                 need_exchange_on_fail = 0;
1656
1657                 /* normalize commutative ops */
1658                 if (check_am_src && node_is_ia32_comm(irn) && (cand == IA32_AM_CAND_LEFT)) {
1659
1660                         /* Assure that right operand is always a Load if there is one  */
1661                         /* because non-commutative ops can only use Source AM if the   */
1662                         /* right operand is a Load, so we only need to check the right */
1663                         /* operand afterwards.                                         */
1664
1665                         exchange_left_right(irn, &left, &right, 3, 2);
1666                         need_exchange_on_fail = 1;
1667
1668                         /* now: load is left */
1669                         cand = IA32_AM_CAND_RIGHT;
1670                 }
1671
1672                 /* optimize op -> Load iff Load is only used by this op    */
1673                 /* and right operand is a Load which only used by this irn */
1674                 if (check_am_src                &&
1675                         (cand & IA32_AM_CAND_RIGHT) &&
1676                         (get_irn_arity(irn) == 5)   &&
1677                         (ia32_get_irn_n_edges(right) == 1))
1678                 {
1679                         right = get_Proj_pred(right);
1680
1681                         addr_b = get_irn_n(right, 0);
1682                         addr_i = get_irn_n(right, 1);
1683
1684                         /* set new base, index and attributes */
1685                         set_irn_n(irn, 0, addr_b);
1686                         set_irn_n(irn, 1, addr_i);
1687                         add_ia32_am_offs(irn, get_ia32_am_offs(right));
1688                         set_ia32_am_scale(irn, get_ia32_am_scale(right));
1689                         set_ia32_am_flavour(irn, get_ia32_am_flavour(right));
1690                         set_ia32_op_type(irn, ia32_AddrModeS);
1691                         set_ia32_frame_ent(irn, get_ia32_frame_ent(right));
1692                         set_ia32_ls_mode(irn, get_ia32_ls_mode(right));
1693
1694                         set_ia32_am_sc(irn, get_ia32_am_sc(right));
1695                         if (is_ia32_am_sc_sign(right))
1696                                 set_ia32_am_sc_sign(irn);
1697
1698                         /* clear remat flag */
1699                         set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1700
1701                         if (is_ia32_use_frame(right))
1702                                 set_ia32_use_frame(irn);
1703
1704                         /* connect to Load memory */
1705                         set_irn_n(irn, 4, get_irn_n(right, 2));
1706
1707                         /* this is only needed for Compares, but currently ALL nodes
1708                          * have this attribute :-) */
1709                         set_ia32_pncode(irn, get_inversed_pnc(get_ia32_pncode(irn)));
1710
1711                         /* disconnect from Load */
1712                         set_irn_n(irn, 3, noreg_gp);
1713
1714                         DBG_OPT_AM_S(right, irn);
1715
1716                         /* If Load has a memory Proj, connect it to the op */
1717                         mem_proj = ia32_get_proj_for_mode(right, mode_M);
1718                         if (mem_proj) {
1719                                 set_Proj_pred(mem_proj, irn);
1720                                 set_Proj_proj(mem_proj, 1);
1721                         }
1722
1723                         try_remove_from_sched(right);
1724
1725                         DB((mod, LEVEL_1, "merged with %+F into source AM\n", right));
1726                 }
1727                 else {
1728                         /* was exchanged but optimize failed: exchange back */
1729                         if (need_exchange_on_fail)
1730                                 exchange_left_right(irn, &left, &right, 3, 2);
1731                 }
1732         }
1733 }
1734
1735 /**
1736  * Performs address mode optimization.
1737  */
1738 void ia32_optimize_addressmode(ia32_code_gen_t *cg) {
1739         /* if we are supposed to do AM or LEA optimization: recalculate edges */
1740         if (cg->opt & (IA32_OPT_DOAM | IA32_OPT_LEA)) {
1741                 edges_deactivate(cg->irg);
1742                 edges_activate(cg->irg);
1743         }
1744         else {
1745                 /* no optimizations at all */
1746                 return;
1747         }
1748
1749         /* beware: we cannot optimize LEA and AM in one run because */
1750         /*         LEA optimization adds new nodes to the irg which */
1751         /*         invalidates the phase data                       */
1752
1753         if (cg->opt & IA32_OPT_LEA) {
1754                 irg_walk_blkwise_graph(cg->irg, NULL, optimize_lea, cg);
1755         }
1756
1757         if (cg->dump)
1758                 be_dump(cg->irg, "-lea", dump_ir_block_graph_sched);
1759
1760         if (cg->opt & IA32_OPT_DOAM) {
1761                 /* we need height information for am optimization */
1762                 heights_t *h = heights_new(cg->irg);
1763                 ia32_am_opt_env_t env;
1764
1765                 env.cg = cg;
1766                 env.h  = h;
1767
1768                 irg_walk_blkwise_graph(cg->irg, NULL, optimize_am, &env);
1769
1770                 heights_free(h);
1771         }
1772 }