nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "irprog_t.h"
  32 #include "ircons.h"
  33 #include "irtools.h"
  34 #include "firm_types.h"
  35 #include "iredges.h"
  36 #include "tv.h"
  37 #include "irgmod.h"
  38 #include "irgwalk.h"
  39 #include "height.h"
  40 #include "irbitset.h"
  41 #include "irprintf.h"
  42 #include "error.h"
  43
  44 #include "../be_t.h"
  45 #include "../beabi.h"
  46 #include "../benode_t.h"
  47 #include "../besched_t.h"
  48 #include "../bepeephole.h"
  49
  50 #include "ia32_new_nodes.h"
  51 #include "ia32_optimize.h"
  52 #include "bearch_ia32_t.h"
  53 #include "gen_ia32_regalloc_if.h"
  54 #include "ia32_transform.h"
  55 #include "ia32_dbg_stat.h"
  56 #include "ia32_util.h"
  57 #include "ia32_architecture.h"
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static const arch_env_t *arch_env;
  62 static ia32_code_gen_t  *cg;
  63
  64 static void peephole_IncSP_IncSP(ir_node *node);
  65
  66 #if 0
  67 static void peephole_ia32_Store_IncSP_to_push(ir_node *node)
  68 {
  69         ir_node  *base  = get_irn_n(node, n_ia32_Store_base);
  70         ir_node  *index = get_irn_n(node, n_ia32_Store_index);
  71         ir_node  *mem   = get_irn_n(node, n_ia32_Store_mem);
  72         ir_node  *incsp = base;
  73         ir_node  *val;
  74         ir_node  *noreg;
  75         ir_graph *irg;
  76         ir_node  *block;
  77         dbg_info *dbgi;
  78         ir_mode  *mode;
  79         ir_node  *push;
  80         ir_node  *proj;
  81         int       offset;
  82         int       node_offset;
  83
  84         /* nomem inidicates the store doesn't alias with anything else */
  85         if(!is_NoMem(mem))
  86                 return;
  87
  88         /* find an IncSP in front of us, we might have to skip barriers for this */
  89         while(is_Proj(incsp)) {
  90                 ir_node *proj_pred = get_Proj_pred(incsp);
  91                 if(!be_is_Barrier(proj_pred))
  92                         return;
  93                 incsp = get_irn_n(proj_pred, get_Proj_proj(incsp));
  94         }
  95         if(!be_is_IncSP(incsp))
  96                 return;
  97
  98         peephole_IncSP_IncSP(incsp);
  99
 100         /* must be in the same block */
 101         if(get_nodes_block(incsp) != get_nodes_block(node))
 102                 return;
 103
 104         if(!is_ia32_NoReg_GP(index) || get_ia32_am_sc(node) != NULL) {
 105                 panic("Invalid storeAM found (%+F)", node);
 106         }
 107
 108         /* we should be the store to the end of the stackspace */
 109         offset      = be_get_IncSP_offset(incsp);
 110         mode        = get_ia32_ls_mode(node);
 111         node_offset = get_ia32_am_offs_int(node);
 112         if(node_offset != offset - get_mode_size_bytes(mode))
 113                 return;
 114
 115         /* we can use a push instead of the store */
 116         irg   = current_ir_graph;
 117         block = get_nodes_block(node);
 118         dbgi  = get_irn_dbg_info(node);
 119         noreg = ia32_new_NoReg_gp(cg);
 120         base  = be_get_IncSP_pred(incsp);
 121         val   = get_irn_n(node, n_ia32_Store_val);
 122         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, mem, val, base);
 123
 124         proj  = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 125
 126         be_set_IncSP_offset(incsp, offset - get_mode_size_bytes(mode));
 127
 128         sched_add_before(node, push);
 129         sched_remove(node);
 130
 131         be_peephole_before_exchange(node, proj);
 132         exchange(node, proj);
 133         be_peephole_after_exchange(proj);
 134 }
 135
 136 static void peephole_ia32_Store(ir_node *node)
 137 {
 138         peephole_ia32_Store_IncSP_to_push(node);
 139 }
 140 #endif
 141
 142 static int produces_zero_flag(ir_node *node, int pn)
 143 {
 144         ir_node                     *count;
 145         const ia32_immediate_attr_t *imm_attr;
 146
 147         if(!is_ia32_irn(node))
 148                 return 0;
 149
 150         if(pn >= 0) {
 151                 if(pn != pn_ia32_res)
 152                         return 0;
 153         }
 154
 155         switch(get_ia32_irn_opcode(node)) {
 156         case iro_ia32_Add:
 157         case iro_ia32_Adc:
 158         case iro_ia32_And:
 159         case iro_ia32_Or:
 160         case iro_ia32_Xor:
 161         case iro_ia32_Sub:
 162         case iro_ia32_Sbb:
 163         case iro_ia32_Neg:
 164         case iro_ia32_Inc:
 165         case iro_ia32_Dec:
 166                 return 1;
 167
 168         case iro_ia32_ShlD:
 169         case iro_ia32_ShrD:
 170         case iro_ia32_Shl:
 171         case iro_ia32_Shr:
 172         case iro_ia32_Sar:
 173                 assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 174                 assert(n_ia32_Shl_count == n_ia32_Shr_count
 175                                 && n_ia32_Shl_count == n_ia32_Sar_count);
 176                 if(is_ia32_ShlD(node) || is_ia32_ShrD(node)) {
 177                         count = get_irn_n(node, n_ia32_ShlD_count);
 178                 } else {
 179                         count = get_irn_n(node, n_ia32_Shl_count);
 180                 }
 181                 /* when shift count is zero the flags are not affected, so we can only
 182                  * do this for constants != 0 */
 183                 if(!is_ia32_Immediate(count))
 184                         return 0;
 185
 186                 imm_attr = get_ia32_immediate_attr_const(count);
 187                 if(imm_attr->symconst != NULL)
 188                         return 0;
 189                 if((imm_attr->offset & 0x1f) == 0)
 190                         return 0;
 191                 return 1;
 192
 193         default:
 194                 break;
 195         }
 196         return 0;
 197 }
 198
 199 static ir_node *turn_into_mode_t(ir_node *node)
 200 {
 201         ir_node               *block;
 202         ir_node               *res_proj;
 203         ir_node               *new_node;
 204         const arch_register_t *reg;
 205
 206         if(get_irn_mode(node) == mode_T)
 207                 return node;
 208
 209         assert(get_irn_mode(node) == mode_Iu);
 210
 211         new_node = exact_copy(node);
 212         set_irn_mode(new_node, mode_T);
 213
 214         block    = get_nodes_block(new_node);
 215         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 216                               pn_ia32_res);
 217
 218         reg = arch_get_irn_register(arch_env, node);
 219         arch_set_irn_register(arch_env, res_proj, reg);
 220
 221         be_peephole_before_exchange(node, res_proj);
 222         sched_add_before(node, new_node);
 223         sched_remove(node);
 224         exchange(node, res_proj);
 225         be_peephole_after_exchange(res_proj);
 226
 227         return new_node;
 228 }
 229
 230 static void peephole_ia32_Test(ir_node *node)
 231 {
 232         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 233         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 234         ir_node *flags_proj;
 235         ir_node *block;
 236         ir_mode *flags_mode;
 237         int      pn    = -1;
 238         ir_node *schedpoint;
 239         const ir_edge_t       *edge;
 240
 241         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 242                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 243
 244         /* we need a test for 0 */
 245         if(left != right)
 246                 return;
 247
 248         block = get_nodes_block(node);
 249         if(get_nodes_block(left) != block)
 250                 return;
 251
 252         if(is_Proj(left)) {
 253                 pn   = get_Proj_proj(left);
 254                 left = get_Proj_pred(left);
 255         }
 256
 257         /* happens rarely, but if it does code will panic' */
 258         if (is_ia32_Unknown_GP(left))
 259                 return;
 260
 261         /* walk schedule up and abort when we find left or some other node destroys
 262            the flags */
 263         schedpoint = sched_prev(node);
 264         while(schedpoint != left) {
 265                 schedpoint = sched_prev(schedpoint);
 266                 if(arch_irn_is(arch_env, schedpoint, modify_flags))
 267                         return;
 268                 if(schedpoint == block)
 269                         panic("couldn't find left");
 270         }
 271
 272         /* make sure only Lg/Eq tests are used */
 273         foreach_out_edge(node, edge) {
 274                 ir_node *user = get_edge_src_irn(edge);
 275                 int      pnc  = get_ia32_condcode(user);
 276
 277                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 278                         return;
 279                 }
 280         }
 281
 282         if(!produces_zero_flag(left, pn))
 283                 return;
 284
 285         left = turn_into_mode_t(left);
 286
 287         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 288         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 289                                 pn_ia32_flags);
 290         arch_set_irn_register(arch_env, flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 291
 292         assert(get_irn_mode(node) != mode_T);
 293
 294         be_peephole_before_exchange(node, flags_proj);
 295         exchange(node, flags_proj);
 296         sched_remove(node);
 297         be_peephole_after_exchange(flags_proj);
 298 }
 299
 300 /**
 301  * AMD Athlon works faster when RET is not destination of
 302  * conditional jump or directly preceded by other jump instruction.
 303  * Can be avoided by placing a Rep prefix before the return.
 304  */
 305 static void peephole_ia32_Return(ir_node *node) {
 306         ir_node *block, *irn;
 307
 308         if (!ia32_cg_config.use_pad_return)
 309                 return;
 310
 311         block = get_nodes_block(node);
 312
 313         if (get_Block_n_cfgpreds(block) == 1) {
 314                 ir_node *pred = get_Block_cfgpred(block, 0);
 315
 316                 if (is_Jmp(pred)) {
 317                         /* The block of the return has only one predecessor,
 318                            which jumps directly to this block.
 319                            This jump will be encoded as a fall through, so we
 320                            ignore it here.
 321                            However, the predecessor might be empty, so it must be
 322                            ensured that empty blocks are gone away ... */
 323                         return;
 324                 }
 325         }
 326
 327         /* check if this return is the first on the block */
 328         sched_foreach_reverse_from(node, irn) {
 329                 switch (get_irn_opcode(irn)) {
 330                 case beo_Return:
 331                         /* the return node itself, ignore */
 332                         continue;
 333                 case beo_Barrier:
 334                         /* ignore the barrier, no code generated */
 335                         continue;
 336                 case beo_IncSP:
 337                         /* arg, IncSP 0 nodes might occur, ignore these */
 338                         if (be_get_IncSP_offset(irn) == 0)
 339                                 continue;
 340                         return;
 341                 case iro_Phi:
 342                         continue;
 343                 default:
 344                         return;
 345                 }
 346         }
 347         /* yep, return is the first real instruction in this block */
 348 #if 0
 349         {
 350                 /* add an rep prefix to the return */
 351                 ir_node *rep = new_rd_ia32_RepPrefix(get_irn_dbg_info(node), current_ir_graph, block);
 352                 keep_alive(rep);
 353                 sched_add_before(node, rep);
 354         }
 355 #else
 356         /* ensure, that the 3 byte return is generated */
 357         be_Return_set_emit_pop(node, 1);
 358 #endif
 359 }
 360
 361 /* only optimize up to 48 stores behind IncSPs */
 362 #define MAXPUSH_OPTIMIZE        48
 363
 364 /**
 365  * Tries to create pushs from IncSP,Store combinations.
 366  * The Stores are replaced by Push's, the IncSP is modified
 367  * (possibly into IncSP 0, but not removed).
 368  */
 369 static void peephole_IncSP_Store_to_push(ir_node *irn)
 370 {
 371         int i;
 372         int offset;
 373         ir_node *node;
 374         ir_node *stores[MAXPUSH_OPTIMIZE];
 375         ir_node *block = get_nodes_block(irn);
 376         ir_graph *irg = cg->irg;
 377         ir_node *curr_sp;
 378         ir_mode *spmode = get_irn_mode(irn);
 379
 380         memset(stores, 0, sizeof(stores));
 381
 382         assert(be_is_IncSP(irn));
 383
 384         offset = be_get_IncSP_offset(irn);
 385         if (offset < 4)
 386                 return;
 387
 388         /*
 389          * We first walk the schedule after the IncSP node as long as we find
 390          * suitable stores that could be transformed to a push.
 391          * We save them into the stores array which is sorted by the frame offset/4
 392          * attached to the node
 393          */
 394         for(node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 395                 ir_node *mem;
 396                 int offset;
 397                 int storeslot;
 398
 399                 // it has to be a store
 400                 if(!is_ia32_Store(node))
 401                         break;
 402
 403                 // it has to use our sp value
 404                 if(get_irn_n(node, n_ia32_base) != irn)
 405                         continue;
 406                 // store has to be attached to NoMem
 407                 mem = get_irn_n(node, n_ia32_mem);
 408                 if(!is_NoMem(mem)) {
 409                         continue;
 410                 }
 411
 412                 /* unfortunately we can't support the full AMs possible for push at the
 413                  * moment. TODO: fix this */
 414                 if(get_ia32_am_scale(node) > 0 || !is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 415                         break;
 416
 417                 offset = get_ia32_am_offs_int(node);
 418
 419                 storeslot = offset / 4;
 420                 if(storeslot >= MAXPUSH_OPTIMIZE)
 421                         continue;
 422
 423                 // storing into the same slot twice is bad (and shouldn't happen...)
 424                 if(stores[storeslot] != NULL)
 425                         break;
 426
 427                 // storing at half-slots is bad
 428                 if(offset % 4 != 0)
 429                         break;
 430
 431                 stores[storeslot] = node;
 432         }
 433
 434         curr_sp = be_get_IncSP_pred(irn);
 435
 436         // walk the stores in inverse order and create pushs for them
 437         i = (offset / 4) - 1;
 438         if(i >= MAXPUSH_OPTIMIZE) {
 439                 i = MAXPUSH_OPTIMIZE - 1;
 440         }
 441
 442         for( ; i >= 0; --i) {
 443                 const arch_register_t *spreg;
 444                 ir_node *push;
 445                 ir_node *val, *mem, *mem_proj;
 446                 ir_node *store = stores[i];
 447                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 448
 449                 if(store == NULL || is_Bad(store))
 450                         break;
 451
 452                 val = get_irn_n(store, n_ia32_unary_op);
 453                 mem = get_irn_n(store, n_ia32_mem);
 454                 spreg = arch_get_irn_register(cg->arch_env, curr_sp);
 455
 456                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, val, curr_sp);
 457
 458                 sched_add_before(irn, push);
 459
 460                 // create stackpointer proj
 461                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 462                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
 463
 464                 // create memory proj
 465                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 466
 467                 // use the memproj now
 468                 exchange(store, mem_proj);
 469
 470                 // we can remove the store now
 471                 sched_remove(store);
 472
 473                 offset -= 4;
 474         }
 475
 476         be_set_IncSP_offset(irn, offset);
 477         be_set_IncSP_pred(irn, curr_sp);
 478 }
 479
 480 /**
 481  * Tries to optimize two following IncSP.
 482  */
 483 static void peephole_IncSP_IncSP(ir_node *node)
 484 {
 485         int      pred_offs;
 486         int      curr_offs;
 487         int      offs;
 488         ir_node *pred = be_get_IncSP_pred(node);
 489         ir_node *predpred;
 490
 491         if(!be_is_IncSP(pred))
 492                 return;
 493
 494         if(get_irn_n_edges(pred) > 1)
 495                 return;
 496
 497         pred_offs = be_get_IncSP_offset(pred);
 498         curr_offs = be_get_IncSP_offset(node);
 499
 500         if(pred_offs == BE_STACK_FRAME_SIZE_EXPAND) {
 501                 if(curr_offs != BE_STACK_FRAME_SIZE_SHRINK) {
 502                         return;
 503                 }
 504                 offs = 0;
 505         } else if(pred_offs == BE_STACK_FRAME_SIZE_SHRINK) {
 506                 if(curr_offs != BE_STACK_FRAME_SIZE_EXPAND) {
 507                         return;
 508                 }
 509                 offs = 0;
 510         } else if(curr_offs == BE_STACK_FRAME_SIZE_EXPAND
 511                         || curr_offs == BE_STACK_FRAME_SIZE_SHRINK) {
 512                 return;
 513         } else {
 514                 offs = curr_offs + pred_offs;
 515         }
 516
 517         /* add pred offset to ours and remove pred IncSP */
 518         be_set_IncSP_offset(node, offs);
 519
 520         predpred = be_get_IncSP_pred(pred);
 521         be_peephole_before_exchange(pred, predpred);
 522
 523         /* rewire dependency edges */
 524         edges_reroute_kind(pred, predpred, EDGE_KIND_DEP, current_ir_graph);
 525         be_set_IncSP_pred(node, predpred);
 526         sched_remove(pred);
 527         be_kill_node(pred);
 528
 529         be_peephole_after_exchange(predpred);
 530 }
 531
 532 /**
 533  * Find a free GP register if possible, else return NULL.
 534  */
 535 static const arch_register_t *get_free_gp_reg(void)
 536 {
 537         int i;
 538
 539         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 540                 const arch_register_t *reg = &ia32_gp_regs[i];
 541                 if(arch_register_type_is(reg, ignore))
 542                         continue;
 543
 544                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 545                         return &ia32_gp_regs[i];
 546         }
 547
 548         return NULL;
 549 }
 550
 551 /**
 552  * Creates a Pop instruction before the given schedule point.
 553  *
 554  * @param dbgi        debug info
 555  * @param irg         the graph
 556  * @param block       the block
 557  * @param stack       the previous stack value
 558  * @param schedpoint  the new node is added before this node
 559  * @param reg         the register to pop
 560  *
 561  * @return the new stack value
 562  */
 563 static ir_node *create_pop(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 564                            ir_node *stack, ir_node *schedpoint,
 565                            const arch_register_t *reg)
 566 {
 567         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 568         ir_node *pop;
 569         ir_node *keep;
 570         ir_node *val;
 571         ir_node *in[1];
 572
 573         pop   = new_rd_ia32_Pop(dbgi, irg, block, new_NoMem(), stack);
 574
 575         stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 576         arch_set_irn_register(arch_env, stack, esp);
 577         val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 578         arch_set_irn_register(arch_env, val, reg);
 579
 580         sched_add_before(schedpoint, pop);
 581
 582         in[0] = val;
 583         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 584         sched_add_before(schedpoint, keep);
 585
 586         return stack;
 587 }
 588
 589 /**
 590  * Creates a Push instruction before the given schedule point.
 591  *
 592  * @param dbgi        debug info
 593  * @param irg         the graph
 594  * @param block       the block
 595  * @param stack       the previous stack value
 596  * @param schedpoint  the new node is added before this node
 597  * @param reg         the register to pop
 598  *
 599  * @return the new stack value
 600  */
 601 static ir_node *create_push(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 602                             ir_node *stack, ir_node *schedpoint,
 603                             const arch_register_t *reg)
 604 {
 605         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 606         ir_node *noreg, *nomem, *push, *val;
 607
 608         val  = new_rd_ia32_ProduceVal(NULL, irg, block);
 609         arch_set_irn_register(arch_env, val, reg);
 610         sched_add_before(schedpoint, val);
 611
 612         noreg = ia32_new_NoReg_gp(cg);
 613         nomem = get_irg_no_mem(irg);
 614         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, nomem, val, stack);
 615         sched_add_before(schedpoint, push);
 616
 617         stack = new_r_Proj(irg, block, push, mode_Iu, pn_ia32_Push_stack);
 618         arch_set_irn_register(arch_env, stack, esp);
 619
 620         return stack;
 621 }
 622
 623 /**
 624  * Optimize an IncSp by replacing it with push/pop
 625  */
 626 static void peephole_be_IncSP(ir_node *node)
 627 {
 628         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 629         const arch_register_t *reg;
 630         ir_graph              *irg = current_ir_graph;
 631         dbg_info              *dbgi;
 632         ir_node               *block;
 633         ir_node               *stack;
 634         int                    offset;
 635
 636         /* first optimize incsp->incsp combinations */
 637         peephole_IncSP_IncSP(node);
 638
 639         /* transform IncSP->Store combinations to Push where possible */
 640         peephole_IncSP_Store_to_push(node);
 641
 642         if (arch_get_irn_register(arch_env, node) != esp)
 643                 return;
 644
 645         /* replace IncSP -4 by Pop freereg when possible */
 646         offset = be_get_IncSP_offset(node);
 647         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 648             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 649             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 650             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 651                 return;
 652
 653         if (offset < 0) {
 654                 /* we need a free register for pop */
 655                 reg = get_free_gp_reg();
 656                 if (reg == NULL)
 657                         return;
 658
 659                 dbgi  = get_irn_dbg_info(node);
 660                 block = get_nodes_block(node);
 661                 stack = be_get_IncSP_pred(node);
 662
 663                 stack = create_pop(dbgi, irg, block, stack, node, reg);
 664
 665                 if (offset == -8) {
 666                         stack = create_pop(dbgi, irg, block, stack, node, reg);
 667                 }
 668         } else {
 669                 dbgi  = get_irn_dbg_info(node);
 670                 block = get_nodes_block(node);
 671                 stack = be_get_IncSP_pred(node);
 672                 reg   = &ia32_gp_regs[REG_EAX];
 673
 674                 stack = create_push(dbgi, irg, block, stack, node, reg);
 675
 676                 if (offset == +8) {
 677                         stack = create_push(dbgi, irg, block, stack, node, reg);
 678                 }
 679         }
 680
 681         be_peephole_before_exchange(node, stack);
 682         sched_remove(node);
 683         exchange(node, stack);
 684         be_peephole_after_exchange(stack);
 685 }
 686
 687 /**
 688  * Peephole optimisation for ia32_Const's
 689  */
 690 static void peephole_ia32_Const(ir_node *node)
 691 {
 692         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 693         const arch_register_t       *reg;
 694         ir_graph                    *irg = current_ir_graph;
 695         ir_node                     *block;
 696         dbg_info                    *dbgi;
 697         ir_node                     *produceval;
 698         ir_node                     *xor;
 699         ir_node                     *noreg;
 700
 701         /* try to transform a mov 0, reg to xor reg reg */
 702         if (attr->offset != 0 || attr->symconst != NULL)
 703                 return;
 704         if (ia32_cg_config.use_mov_0)
 705                 return;
 706         /* xor destroys the flags, so no-one must be using them */
 707         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 708                 return;
 709
 710         reg = arch_get_irn_register(arch_env, node);
 711         assert(be_peephole_get_reg_value(reg) == NULL);
 712
 713         /* create xor(produceval, produceval) */
 714         block      = get_nodes_block(node);
 715         dbgi       = get_irn_dbg_info(node);
 716         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 717         arch_set_irn_register(arch_env, produceval, reg);
 718
 719         noreg = ia32_new_NoReg_gp(cg);
 720         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 721                                 produceval, produceval);
 722         arch_set_irn_register(arch_env, xor, reg);
 723
 724         sched_add_before(node, produceval);
 725         sched_add_before(node, xor);
 726
 727         be_peephole_before_exchange(node, xor);
 728         exchange(node, xor);
 729         sched_remove(node);
 730         be_peephole_after_exchange(xor);
 731 }
 732
 733 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 734 {
 735         return node == cg->noreg_gp;
 736 }
 737
 738 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
 739 {
 740         ir_graph *irg         = current_ir_graph;
 741         ir_node  *start_block = get_irg_start_block(irg);
 742         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 743                                                       0, val);
 744         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 745
 746         return immediate;
 747 }
 748
 749 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
 750                                          const ir_node *node)
 751 {
 752         ir_graph  *irg     = get_irn_irg(node);
 753         ir_node   *block   = get_nodes_block(node);
 754         int        offset  = get_ia32_am_offs_int(node);
 755         int        sc_sign = is_ia32_am_sc_sign(node);
 756         ir_entity *entity  = get_ia32_am_sc(node);
 757         ir_node   *res;
 758
 759         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 760         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
 761         return res;
 762 }
 763
 764 static int is_am_one(const ir_node *node)
 765 {
 766         int        offset  = get_ia32_am_offs_int(node);
 767         ir_entity *entity  = get_ia32_am_sc(node);
 768
 769         return offset == 1 && entity == NULL;
 770 }
 771
 772 static int is_am_minus_one(const ir_node *node)
 773 {
 774         int        offset  = get_ia32_am_offs_int(node);
 775         ir_entity *entity  = get_ia32_am_sc(node);
 776
 777         return offset == -1 && entity == NULL;
 778 }
 779
 780 /**
 781  * Transforms a LEA into an Add or SHL if possible.
 782  */
 783 static void peephole_ia32_Lea(ir_node *node)
 784 {
 785         const arch_env_t      *arch_env = cg->arch_env;
 786         ir_graph              *irg      = current_ir_graph;
 787         ir_node               *base;
 788         ir_node               *index;
 789         const arch_register_t *base_reg;
 790         const arch_register_t *index_reg;
 791         const arch_register_t *out_reg;
 792         int                    scale;
 793         int                    has_immediates;
 794         ir_node               *op1;
 795         ir_node               *op2;
 796         dbg_info              *dbgi;
 797         ir_node               *block;
 798         ir_node               *res;
 799         ir_node               *noreg;
 800         ir_node               *nomem;
 801
 802         assert(is_ia32_Lea(node));
 803
 804         /* we can only do this if are allowed to globber the flags */
 805         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 806                 return;
 807
 808         base  = get_irn_n(node, n_ia32_Lea_base);
 809         index = get_irn_n(node, n_ia32_Lea_index);
 810
 811         if(is_noreg(cg, base)) {
 812                 base     = NULL;
 813                 base_reg = NULL;
 814         } else {
 815                 base_reg = arch_get_irn_register(arch_env, base);
 816         }
 817         if(is_noreg(cg, index)) {
 818                 index     = NULL;
 819                 index_reg = NULL;
 820         } else {
 821                 index_reg = arch_get_irn_register(arch_env, index);
 822         }
 823
 824         if(base == NULL && index == NULL) {
 825                 /* we shouldn't construct these in the first place... */
 826 #ifdef DEBUG_libfirm
 827                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 828 #endif
 829                 return;
 830         }
 831
 832         out_reg = arch_get_irn_register(arch_env, node);
 833         scale   = get_ia32_am_scale(node);
 834         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 835         /* check if we have immediates values (frame entities should already be
 836          * expressed in the offsets) */
 837         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 838                 has_immediates = 1;
 839         } else {
 840                 has_immediates = 0;
 841         }
 842
 843         /* we can transform leas where the out register is the same as either the
 844          * base or index register back to an Add or Shl */
 845         if(out_reg == base_reg) {
 846                 if(index == NULL) {
 847 #ifdef DEBUG_libfirm
 848                         if(!has_immediates) {
 849                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 850                                            "just a copy\n");
 851                         }
 852 #endif
 853                         op1 = base;
 854                         goto make_add_immediate;
 855                 }
 856                 if(scale == 0 && !has_immediates) {
 857                         op1 = base;
 858                         op2 = index;
 859                         goto make_add;
 860                 }
 861                 /* can't create an add */
 862                 return;
 863         } else if(out_reg == index_reg) {
 864                 if(base == NULL) {
 865                         if(has_immediates && scale == 0) {
 866                                 op1 = index;
 867                                 goto make_add_immediate;
 868                         } else if(!has_immediates && scale > 0) {
 869                                 op1 = index;
 870                                 op2 = create_immediate_from_int(cg, scale);
 871                                 goto make_shl;
 872                         } else if(!has_immediates) {
 873 #ifdef DEBUG_libfirm
 874                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 875                                            "just a copy\n");
 876 #endif
 877                         }
 878                 } else if(scale == 0 && !has_immediates) {
 879                         op1 = index;
 880                         op2 = base;
 881                         goto make_add;
 882                 }
 883                 /* can't create an add */
 884                 return;
 885         } else {
 886                 /* can't create an add */
 887                 return;
 888         }
 889
 890 make_add_immediate:
 891         if(ia32_cg_config.use_incdec) {
 892                 if(is_am_one(node)) {
 893                         dbgi  = get_irn_dbg_info(node);
 894                         block = get_nodes_block(node);
 895                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
 896                         arch_set_irn_register(arch_env, res, out_reg);
 897                         goto exchange;
 898                 }
 899                 if(is_am_minus_one(node)) {
 900                         dbgi  = get_irn_dbg_info(node);
 901                         block = get_nodes_block(node);
 902                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
 903                         arch_set_irn_register(arch_env, res, out_reg);
 904                         goto exchange;
 905                 }
 906         }
 907         op2 = create_immediate_from_am(cg, node);
 908
 909 make_add:
 910         dbgi  = get_irn_dbg_info(node);
 911         block = get_nodes_block(node);
 912         noreg = ia32_new_NoReg_gp(cg);
 913         nomem = new_NoMem();
 914         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
 915         arch_set_irn_register(arch_env, res, out_reg);
 916         set_ia32_commutative(res);
 917         goto exchange;
 918
 919 make_shl:
 920         dbgi  = get_irn_dbg_info(node);
 921         block = get_nodes_block(node);
 922         noreg = ia32_new_NoReg_gp(cg);
 923         nomem = new_NoMem();
 924         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
 925         arch_set_irn_register(arch_env, res, out_reg);
 926         goto exchange;
 927
 928 exchange:
 929         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
 930
 931         /* add new ADD/SHL to schedule */
 932         DBG_OPT_LEA2ADD(node, res);
 933
 934         /* exchange the Add and the LEA */
 935         be_peephole_before_exchange(node, res);
 936         sched_add_before(node, res);
 937         sched_remove(node);
 938         exchange(node, res);
 939         be_peephole_after_exchange(res);
 940 }
 941
 942 /**
 943  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
 944  */
 945 static void peephole_ia32_Imul_split(ir_node *imul) {
 946         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
 947         const arch_register_t *reg;
 948         ir_node               *load, *block, *base, *index, *mem, *res, *noreg;
 949         dbg_info              *dbgi;
 950         ir_graph              *irg;
 951
 952         if (! is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
 953                 /* no memory, imm form ignore */
 954                 return;
 955         }
 956         /* we need a free register */
 957         reg = get_free_gp_reg();
 958         if (reg == NULL)
 959                 return;
 960
 961         /* fine, we can rebuild it */
 962         dbgi  = get_irn_dbg_info(imul);
 963         block = get_nodes_block(imul);
 964         irg   = current_ir_graph;
 965         base  = get_irn_n(imul, n_ia32_IMul_base);
 966         index = get_irn_n(imul, n_ia32_IMul_index);
 967         mem   = get_irn_n(imul, n_ia32_IMul_mem);
 968         load = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
 969
 970         /* copy all attributes */
 971         set_irn_pinned(load, get_irn_pinned(imul));
 972         set_ia32_op_type(load, ia32_AddrModeS);
 973         set_ia32_ls_mode(load, get_ia32_ls_mode(imul));
 974
 975         set_ia32_am_scale(load, get_ia32_am_scale(imul));
 976         set_ia32_am_sc(load, get_ia32_am_sc(imul));
 977         set_ia32_am_offs_int(load, get_ia32_am_offs_int(imul));
 978         if (is_ia32_am_sc_sign(imul))
 979                 set_ia32_am_sc_sign(load);
 980         if (is_ia32_use_frame(imul))
 981                 set_ia32_use_frame(load);
 982         set_ia32_frame_ent(load, get_ia32_frame_ent(imul));
 983
 984         sched_add_before(imul, load);
 985
 986         mem = new_rd_Proj(dbgi, irg, block, load, mode_M, pn_ia32_Load_M);
 987         res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
 988
 989         arch_set_irn_register(arch_env, res, reg);
 990         be_peephole_after_exchange(res);
 991
 992         set_irn_n(imul, n_ia32_IMul_mem, mem);
 993         noreg = get_irn_n(imul, n_ia32_IMul_left);
 994         set_irn_n(imul, n_ia32_IMul_left, res);
 995         set_ia32_op_type(imul, ia32_Normal);
 996 }
 997
 998 /**
 999  * Replace xorps r,r and xorpd r,r by pxor r,r
1000  */
1001 static void peephole_ia32_xZero(ir_node *xor) {
1002         set_irn_op(xor, op_ia32_xPzero);
1003 }
1004
1005 /**
1006  * Register a peephole optimisation function.
1007  */
1008 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
1009         assert(op->ops.generic == NULL);
1010         op->ops.generic = (op_func)func;
1011 }
1012
1013 /* Perform peephole-optimizations. */
1014 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
1015 {
1016         cg       = new_cg;
1017         arch_env = cg->arch_env;
1018
1019         /* register peephole optimisations */
1020         clear_irp_opcodes_generic_func();
1021         register_peephole_optimisation(op_ia32_Const, peephole_ia32_Const);
1022         //register_peephole_optimisation(op_ia32_Store, peephole_ia32_Store);
1023         register_peephole_optimisation(op_be_IncSP, peephole_be_IncSP);
1024         register_peephole_optimisation(op_ia32_Lea, peephole_ia32_Lea);
1025         register_peephole_optimisation(op_ia32_Test, peephole_ia32_Test);
1026         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1027         register_peephole_optimisation(op_be_Return, peephole_ia32_Return);
1028         if (! ia32_cg_config.use_imul_mem_imm32)
1029                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1030         if (ia32_cg_config.use_pxor)
1031                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1032
1033         be_peephole_opt(cg->birg);
1034 }
1035
1036 /**
1037  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1038  * all it's Projs are removed as well.
1039  * @param irn  The irn to be removed from schedule
1040  */
1041 static INLINE void try_kill(ir_node *node)
1042 {
1043         if(get_irn_mode(node) == mode_T) {
1044                 const ir_edge_t *edge, *next;
1045                 foreach_out_edge_safe(node, edge, next) {
1046                         ir_node *proj = get_edge_src_irn(edge);
1047                         try_kill(proj);
1048                 }
1049         }
1050
1051         if(get_irn_n_edges(node) != 0)
1052                 return;
1053
1054         if (sched_is_scheduled(node)) {
1055                 sched_remove(node);
1056         }
1057
1058         be_kill_node(node);
1059 }
1060
1061 static void optimize_conv_store(ir_node *node)
1062 {
1063         ir_node *pred;
1064         ir_node *pred_proj;
1065         ir_mode *conv_mode;
1066         ir_mode *store_mode;
1067
1068         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1069                 return;
1070
1071         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1072         pred_proj = get_irn_n(node, n_ia32_Store_val);
1073         if(is_Proj(pred_proj)) {
1074                 pred = get_Proj_pred(pred_proj);
1075         } else {
1076                 pred = pred_proj;
1077         }
1078         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1079                 return;
1080         if(get_ia32_op_type(pred) != ia32_Normal)
1081                 return;
1082
1083         /* the store only stores the lower bits, so we only need the conv
1084          * it it shrinks the mode */
1085         conv_mode  = get_ia32_ls_mode(pred);
1086         store_mode = get_ia32_ls_mode(node);
1087         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1088                 return;
1089
1090         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1091         if(get_irn_n_edges(pred_proj) == 0) {
1092                 be_kill_node(pred_proj);
1093                 if(pred != pred_proj)
1094                         be_kill_node(pred);
1095         }
1096 }
1097
1098 static void optimize_load_conv(ir_node *node)
1099 {
1100         ir_node *pred, *predpred;
1101         ir_mode *load_mode;
1102         ir_mode *conv_mode;
1103
1104         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1105                 return;
1106
1107         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1108         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1109         if(!is_Proj(pred))
1110                 return;
1111
1112         predpred = get_Proj_pred(pred);
1113         if(!is_ia32_Load(predpred))
1114                 return;
1115
1116         /* the load is sign extending the upper bits, so we only need the conv
1117          * if it shrinks the mode */
1118         load_mode = get_ia32_ls_mode(predpred);
1119         conv_mode = get_ia32_ls_mode(node);
1120         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1121                 return;
1122
1123         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1124                 /* change the load if it has only 1 user */
1125                 if(get_irn_n_edges(pred) == 1) {
1126                         ir_mode *newmode;
1127                         if(get_mode_sign(conv_mode)) {
1128                                 newmode = find_signed_mode(load_mode);
1129                         } else {
1130                                 newmode = find_unsigned_mode(load_mode);
1131                         }
1132                         assert(newmode != NULL);
1133                         set_ia32_ls_mode(predpred, newmode);
1134                 } else {
1135                         /* otherwise we have to keep the conv */
1136                         return;
1137                 }
1138         }
1139
1140         /* kill the conv */
1141         exchange(node, pred);
1142 }
1143
1144 static void optimize_conv_conv(ir_node *node)
1145 {
1146         ir_node *pred_proj, *pred, *result_conv;
1147         ir_mode *pred_mode, *conv_mode;
1148         int      conv_mode_bits;
1149         int      pred_mode_bits;
1150
1151         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1152                 return;
1153
1154         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1155         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1156         if(is_Proj(pred_proj))
1157                 pred = get_Proj_pred(pred_proj);
1158         else
1159                 pred = pred_proj;
1160
1161         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1162                 return;
1163
1164         /* we know that after a conv, the upper bits are sign extended
1165          * so we only need the 2nd conv if it shrinks the mode */
1166         conv_mode      = get_ia32_ls_mode(node);
1167         conv_mode_bits = get_mode_size_bits(conv_mode);
1168         pred_mode      = get_ia32_ls_mode(pred);
1169         pred_mode_bits = get_mode_size_bits(pred_mode);
1170
1171         if(conv_mode_bits == pred_mode_bits
1172                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1173                 result_conv = pred_proj;
1174         } else if(conv_mode_bits <= pred_mode_bits) {
1175                 /* if 2nd conv is smaller then first conv, then we can always take the
1176                  * 2nd conv */
1177                 if(get_irn_n_edges(pred_proj) == 1) {
1178                         result_conv = pred_proj;
1179                         set_ia32_ls_mode(pred, conv_mode);
1180
1181                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1182                         if (get_mode_size_bits(conv_mode) == 8) {
1183                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1184                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1185                         }
1186                 } else {
1187                         /* we don't want to end up with 2 loads, so we better do nothing */
1188                         if(get_irn_mode(pred) == mode_T) {
1189                                 return;
1190                         }
1191
1192                         result_conv = exact_copy(pred);
1193                         set_ia32_ls_mode(result_conv, conv_mode);
1194
1195                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1196                         if (get_mode_size_bits(conv_mode) == 8) {
1197                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1198                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1199                         }
1200                 }
1201         } else {
1202                 /* if both convs have the same sign, then we can take the smaller one */
1203                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1204                         result_conv = pred_proj;
1205                 } else {
1206                         /* no optimisation possible if smaller conv is sign-extend */
1207                         if(mode_is_signed(pred_mode)) {
1208                                 return;
1209                         }
1210                         /* we can take the smaller conv if it is unsigned */
1211                         result_conv = pred_proj;
1212                 }
1213         }
1214
1215         /* kill the conv */
1216         exchange(node, result_conv);
1217
1218         if(get_irn_n_edges(pred_proj) == 0) {
1219                 be_kill_node(pred_proj);
1220                 if(pred != pred_proj)
1221                         be_kill_node(pred);
1222         }
1223         optimize_conv_conv(result_conv);
1224 }
1225
1226 static void optimize_node(ir_node *node, void *env)
1227 {
1228         (void) env;
1229
1230         optimize_load_conv(node);
1231         optimize_conv_store(node);
1232         optimize_conv_conv(node);
1233 }
1234
1235 /**
1236  * Performs conv and address mode optimization.
1237  */
1238 void ia32_optimize_graph(ia32_code_gen_t *cg)
1239 {
1240         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1241
1242         if (cg->dump)
1243                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1244 }
1245
1246 void ia32_init_optimize(void)
1247 {
1248         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1249 }