nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode.h"
  29 #include "irprog_t.h"
  30 #include "ircons.h"
  31 #include "irtools.h"
  32 #include "firm_types.h"
  33 #include "iredges.h"
  34 #include "tv.h"
  35 #include "irgmod.h"
  36 #include "irgwalk.h"
  37 #include "height.h"
  38 #include "irbitset.h"
  39 #include "irprintf.h"
  40 #include "error.h"
  41
  42 #include "../be_t.h"
  43 #include "../beabi.h"
  44 #include "../benode_t.h"
  45 #include "../besched_t.h"
  46 #include "../bepeephole.h"
  47
  48 #include "ia32_new_nodes.h"
  49 #include "ia32_optimize.h"
  50 #include "bearch_ia32_t.h"
  51 #include "gen_ia32_regalloc_if.h"
  52 #include "ia32_common_transform.h"
  53 #include "ia32_transform.h"
  54 #include "ia32_dbg_stat.h"
  55 #include "ia32_util.h"
  56 #include "ia32_architecture.h"
  57
  58 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  59
  60 static ia32_code_gen_t *cg;
  61
  62 static void copy_mark(const ir_node *old, ir_node *new)
  63 {
  64         if (is_ia32_is_reload(old))
  65                 set_ia32_is_reload(new);
  66         if (is_ia32_is_spill(old))
  67                 set_ia32_is_spill(new);
  68         if (is_ia32_is_remat(old))
  69                 set_ia32_is_remat(new);
  70 }
  71
  72 typedef enum produces_flag_t {
  73         produces_no_flag,
  74         produces_flag_zero,
  75         produces_flag_carry
  76 } produces_flag_t;
  77
  78 /**
  79  * Return which usable flag the given node produces
  80  *
  81  * @param node  the node to check
  82  * @param pn    the projection number of the used result
  83  */
  84 static produces_flag_t produces_test_flag(ir_node *node, int pn)
  85 {
  86         ir_node                     *count;
  87         const ia32_immediate_attr_t *imm_attr;
  88
  89         if (!is_ia32_irn(node))
  90                 return produces_no_flag;
  91
  92         switch (get_ia32_irn_opcode(node)) {
  93                 case iro_ia32_Add:
  94                 case iro_ia32_Adc:
  95                 case iro_ia32_And:
  96                 case iro_ia32_Or:
  97                 case iro_ia32_Xor:
  98                 case iro_ia32_Sub:
  99                 case iro_ia32_Sbb:
 100                 case iro_ia32_Neg:
 101                 case iro_ia32_Inc:
 102                 case iro_ia32_Dec:
 103                         break;
 104
 105                 case iro_ia32_ShlD:
 106                 case iro_ia32_ShrD:
 107                         assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 108                         count = get_irn_n(node, n_ia32_ShlD_count);
 109                         goto check_shift_amount;
 110
 111                 case iro_ia32_Shl:
 112                 case iro_ia32_Shr:
 113                 case iro_ia32_Sar:
 114                         assert(n_ia32_Shl_count == n_ia32_Shr_count
 115                                         && n_ia32_Shl_count == n_ia32_Sar_count);
 116                         count = get_irn_n(node, n_ia32_Shl_count);
 117 check_shift_amount:
 118                         /* when shift count is zero the flags are not affected, so we can only
 119                          * do this for constants != 0 */
 120                         if (!is_ia32_Immediate(count))
 121                                 return produces_no_flag;
 122
 123                         imm_attr = get_ia32_immediate_attr_const(count);
 124                         if (imm_attr->symconst != NULL)
 125                                 return produces_no_flag;
 126                         if ((imm_attr->offset & 0x1f) == 0)
 127                                 return produces_no_flag;
 128                         break;
 129
 130                 case iro_ia32_Mul:
 131                         return pn == pn_ia32_Mul_res_high ?
 132                                 produces_flag_carry : produces_no_flag;
 133
 134                 default:
 135                         return produces_no_flag;
 136         }
 137
 138         return pn == pn_ia32_res ?
 139                 produces_flag_zero : produces_no_flag;
 140 }
 141
 142 /**
 143  * Replace Cmp(x, 0) by a Test(x, x)
 144  */
 145 static void peephole_ia32_Cmp(ir_node *const node)
 146 {
 147         ir_node                     *right;
 148         ia32_immediate_attr_t const *imm;
 149         dbg_info                    *dbgi;
 150         ir_node                     *block;
 151         ir_node                     *noreg;
 152         ir_node                     *nomem;
 153         ir_node                     *op;
 154         ia32_attr_t           const *attr;
 155         int                          ins_permuted;
 156         int                          cmp_unsigned;
 157         ir_node                     *test;
 158         arch_register_t       const *reg;
 159         ir_edge_t             const *edge;
 160         ir_edge_t             const *tmp;
 161
 162         if (get_ia32_op_type(node) != ia32_Normal)
 163                 return;
 164
 165         right = get_irn_n(node, n_ia32_Cmp_right);
 166         if (!is_ia32_Immediate(right))
 167                 return;
 168
 169         imm = get_ia32_immediate_attr_const(right);
 170         if (imm->symconst != NULL || imm->offset != 0)
 171                 return;
 172
 173         dbgi         = get_irn_dbg_info(node);
 174         block        = get_nodes_block(node);
 175         noreg        = ia32_new_NoReg_gp(cg);
 176         nomem        = get_irg_no_mem(current_ir_graph);
 177         op           = get_irn_n(node, n_ia32_Cmp_left);
 178         attr         = get_irn_generic_attr(node);
 179         ins_permuted = attr->data.ins_permuted;
 180         cmp_unsigned = attr->data.cmp_unsigned;
 181
 182         if (is_ia32_Cmp(node)) {
 183                 test = new_bd_ia32_Test(dbgi, block, noreg, noreg, nomem,
 184                                         op, op, ins_permuted, cmp_unsigned);
 185         } else {
 186                 test = new_bd_ia32_Test8Bit(dbgi, block, noreg, noreg, nomem,
 187                                             op, op, ins_permuted, cmp_unsigned);
 188         }
 189         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 190
 191         reg = arch_irn_get_register(node, pn_ia32_Cmp_eflags);
 192         arch_irn_set_register(test, pn_ia32_Test_eflags, reg);
 193
 194         foreach_out_edge_safe(node, edge, tmp) {
 195                 ir_node *const user = get_edge_src_irn(edge);
 196
 197                 if (is_Proj(user))
 198                         exchange(user, test);
 199         }
 200
 201         sched_add_before(node, test);
 202         copy_mark(node, test);
 203         be_peephole_exchange(node, test);
 204 }
 205
 206 /**
 207  * Peephole optimization for Test instructions.
 208  * - Remove the Test, if an appropriate flag was produced which is still live
 209  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 210  */
 211 static void peephole_ia32_Test(ir_node *node)
 212 {
 213         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 214         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 215
 216         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 217                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 218
 219         if (left == right) { /* we need a test for 0 */
 220                 ir_node         *block = get_nodes_block(node);
 221                 int              pn    = pn_ia32_res;
 222                 ir_node         *flags_proj;
 223                 ir_mode         *flags_mode;
 224                 ir_node         *schedpoint;
 225                 const ir_edge_t *edge;
 226
 227                 if (get_nodes_block(left) != block)
 228                         return;
 229
 230                 if (is_Proj(left)) {
 231                         pn   = get_Proj_proj(left);
 232                         left = get_Proj_pred(left);
 233                 }
 234
 235                 /* happens rarely, but if it does code will panic' */
 236                 if (is_ia32_Unknown_GP(left))
 237                         return;
 238
 239                 /* walk schedule up and abort when we find left or some other node destroys
 240                          the flags */
 241                 schedpoint = node;
 242                 for (;;) {
 243                         schedpoint = sched_prev(schedpoint);
 244                         if (schedpoint == left)
 245                                 break;
 246                         if (arch_irn_is(schedpoint, modify_flags))
 247                                 return;
 248                         if (schedpoint == block)
 249                                 panic("couldn't find left");
 250                 }
 251
 252                 /* make sure only Lg/Eq tests are used */
 253                 foreach_out_edge(node, edge) {
 254                         ir_node *user = get_edge_src_irn(edge);
 255                         int      pnc  = get_ia32_condcode(user);
 256
 257                         if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 258                                 return;
 259                         }
 260                 }
 261
 262                 switch (produces_test_flag(left, pn)) {
 263                         case produces_flag_zero:
 264                                 break;
 265
 266                         case produces_flag_carry:
 267                                 foreach_out_edge(node, edge) {
 268                                         ir_node *user = get_edge_src_irn(edge);
 269                                         int      pnc  = get_ia32_condcode(user);
 270
 271                                         switch (pnc) {
 272                                                 case pn_Cmp_Eq: pnc = pn_Cmp_Ge | ia32_pn_Cmp_unsigned; break;
 273                                                 case pn_Cmp_Lg: pnc = pn_Cmp_Lt | ia32_pn_Cmp_unsigned; break;
 274                                                 default: panic("unexpected pn");
 275                                         }
 276                                         set_ia32_condcode(user, pnc);
 277                                 }
 278                                 break;
 279
 280                         default:
 281                                 return;
 282                 }
 283
 284                 if (get_irn_mode(left) != mode_T) {
 285                         set_irn_mode(left, mode_T);
 286
 287                         /* If there are other users, reroute them to result proj */
 288                         if (get_irn_n_edges(left) != 2) {
 289                                 ir_node *res = new_r_Proj(current_ir_graph, block, left,
 290                                                 mode_Iu, pn_ia32_res);
 291
 292                                 edges_reroute(left, res, current_ir_graph);
 293                                 /* Reattach the result proj to left */
 294                                 set_Proj_pred(res, left);
 295                         }
 296                 }
 297
 298                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 299                 flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 300                                 pn_ia32_flags);
 301                 arch_set_irn_register(flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 302
 303                 assert(get_irn_mode(node) != mode_T);
 304
 305                 be_peephole_exchange(node, flags_proj);
 306         } else if (is_ia32_Immediate(right)) {
 307                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 308                 unsigned                           offset;
 309
 310                 /* A test with a symconst is rather strange, but better safe than sorry */
 311                 if (imm->symconst != NULL)
 312                         return;
 313
 314                 offset = imm->offset;
 315                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 316                         ia32_attr_t *const attr = get_irn_generic_attr(node);
 317
 318                         if ((offset & 0xFFFFFF00) == 0) {
 319                                 /* attr->am_offs += 0; */
 320                         } else if ((offset & 0xFFFF00FF) == 0) {
 321                                 ir_node *imm = create_Immediate(NULL, 0, offset >>  8);
 322                                 set_irn_n(node, n_ia32_Test_right, imm);
 323                                 attr->am_offs += 1;
 324                         } else if ((offset & 0xFF00FFFF) == 0) {
 325                                 ir_node *imm = create_Immediate(NULL, 0, offset >> 16);
 326                                 set_irn_n(node, n_ia32_Test_right, imm);
 327                                 attr->am_offs += 2;
 328                         } else if ((offset & 0x00FFFFFF) == 0) {
 329                                 ir_node *imm = create_Immediate(NULL, 0, offset >> 24);
 330                                 set_irn_n(node, n_ia32_Test_right, imm);
 331                                 attr->am_offs += 3;
 332                         } else {
 333                                 return;
 334                         }
 335                 } else if (offset < 256) {
 336                         arch_register_t const* const reg = arch_get_irn_register(left);
 337
 338                         if (reg != &ia32_gp_regs[REG_EAX] &&
 339                                         reg != &ia32_gp_regs[REG_EBX] &&
 340                                         reg != &ia32_gp_regs[REG_ECX] &&
 341                                         reg != &ia32_gp_regs[REG_EDX]) {
 342                                 return;
 343                         }
 344                 } else {
 345                         return;
 346                 }
 347
 348                 /* Technically we should build a Test8Bit because of the register
 349                  * constraints, but nobody changes registers at this point anymore. */
 350                 set_ia32_ls_mode(node, mode_Bu);
 351         }
 352 }
 353
 354 /**
 355  * AMD Athlon works faster when RET is not destination of
 356  * conditional jump or directly preceded by other jump instruction.
 357  * Can be avoided by placing a Rep prefix before the return.
 358  */
 359 static void peephole_ia32_Return(ir_node *node) {
 360         ir_node *block, *irn;
 361
 362         if (!ia32_cg_config.use_pad_return)
 363                 return;
 364
 365         block = get_nodes_block(node);
 366
 367         /* check if this return is the first on the block */
 368         sched_foreach_reverse_from(node, irn) {
 369                 switch (get_irn_opcode(irn)) {
 370                 case beo_Return:
 371                         /* the return node itself, ignore */
 372                         continue;
 373                 case iro_Start:
 374                 case beo_RegParams:
 375                 case beo_Barrier:
 376                         /* ignore no code generated */
 377                         continue;
 378                 case beo_IncSP:
 379                         /* arg, IncSP 0 nodes might occur, ignore these */
 380                         if (be_get_IncSP_offset(irn) == 0)
 381                                 continue;
 382                         return;
 383                 case iro_Phi:
 384                         continue;
 385                 default:
 386                         return;
 387                 }
 388         }
 389
 390         /* ensure, that the 3 byte return is generated */
 391         be_Return_set_emit_pop(node, 1);
 392 }
 393
 394 /* only optimize up to 48 stores behind IncSPs */
 395 #define MAXPUSH_OPTIMIZE        48
 396
 397 /**
 398  * Tries to create Push's from IncSP, Store combinations.
 399  * The Stores are replaced by Push's, the IncSP is modified
 400  * (possibly into IncSP 0, but not removed).
 401  */
 402 static void peephole_IncSP_Store_to_push(ir_node *irn)
 403 {
 404         int              i;
 405         int              maxslot;
 406         int              inc_ofs;
 407         ir_node         *node;
 408         ir_node         *stores[MAXPUSH_OPTIMIZE];
 409         ir_node         *block;
 410         ir_graph        *irg;
 411         ir_node         *curr_sp;
 412         ir_mode         *spmode;
 413         ir_node         *first_push = NULL;
 414         ir_edge_t const *edge;
 415         ir_edge_t const *next;
 416
 417         memset(stores, 0, sizeof(stores));
 418
 419         assert(be_is_IncSP(irn));
 420
 421         inc_ofs = be_get_IncSP_offset(irn);
 422         if (inc_ofs < 4)
 423                 return;
 424
 425         /*
 426          * We first walk the schedule after the IncSP node as long as we find
 427          * suitable Stores that could be transformed to a Push.
 428          * We save them into the stores array which is sorted by the frame offset/4
 429          * attached to the node
 430          */
 431         maxslot = -1;
 432         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 433                 ir_node *mem;
 434                 int offset;
 435                 int storeslot;
 436
 437                 /* it has to be a Store */
 438                 if (!is_ia32_Store(node))
 439                         break;
 440
 441                 /* it has to use our sp value */
 442                 if (get_irn_n(node, n_ia32_base) != irn)
 443                         continue;
 444                 /* Store has to be attached to NoMem */
 445                 mem = get_irn_n(node, n_ia32_mem);
 446                 if (!is_NoMem(mem))
 447                         continue;
 448
 449                 /* unfortunately we can't support the full AMs possible for push at the
 450                  * moment. TODO: fix this */
 451                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 452                         break;
 453
 454                 offset = get_ia32_am_offs_int(node);
 455                 /* we should NEVER access uninitialized stack BELOW the current SP */
 456                 assert(offset >= 0);
 457
 458                 /* storing at half-slots is bad */
 459                 if ((offset & 3) != 0)
 460                         break;
 461
 462                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 463                         continue;
 464                 storeslot = offset >> 2;
 465
 466                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 467                 if (stores[storeslot] != NULL)
 468                         break;
 469
 470                 stores[storeslot] = node;
 471                 if (storeslot > maxslot)
 472                         maxslot = storeslot;
 473         }
 474
 475         curr_sp = irn;
 476
 477         for (i = -1; i < maxslot; ++i) {
 478                 if (stores[i + 1] == NULL)
 479                         break;
 480         }
 481
 482         /* walk through the Stores and create Pushs for them */
 483         block  = get_nodes_block(irn);
 484         spmode = get_irn_mode(irn);
 485         irg    = cg->irg;
 486         for (; i >= 0; --i) {
 487                 const arch_register_t *spreg;
 488                 ir_node *push;
 489                 ir_node *val, *mem, *mem_proj;
 490                 ir_node *store = stores[i];
 491                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 492
 493                 val = get_irn_n(store, n_ia32_unary_op);
 494                 mem = get_irn_n(store, n_ia32_mem);
 495                 spreg = arch_get_irn_register(curr_sp);
 496
 497                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg, mem, val, curr_sp);
 498                 copy_mark(store, push);
 499
 500                 if (first_push == NULL)
 501                         first_push = push;
 502
 503                 sched_add_after(curr_sp, push);
 504
 505                 /* create stackpointer Proj */
 506                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 507                 arch_set_irn_register(curr_sp, spreg);
 508
 509                 /* create memory Proj */
 510                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 511
 512                 /* use the memproj now */
 513                 be_peephole_exchange(store, mem_proj);
 514
 515                 inc_ofs -= 4;
 516         }
 517
 518         foreach_out_edge_safe(irn, edge, next) {
 519                 ir_node *const src = get_edge_src_irn(edge);
 520                 int      const pos = get_edge_src_pos(edge);
 521
 522                 if (src == first_push)
 523                         continue;
 524
 525                 set_irn_n(src, pos, curr_sp);
 526         }
 527
 528         be_set_IncSP_offset(irn, inc_ofs);
 529 }
 530
 531 #if 0
 532 static void peephole_store_incsp(ir_node *store)
 533 {
 534         dbg_info *dbgi;
 535         ir_node  *node;
 536         ir_node  *block;
 537         ir_node  *noreg;
 538         ir_node  *mem;
 539         ir_node  *push;
 540         ir_node  *val;
 541         ir_node  *base;
 542         ir_node  *index;
 543         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 544         if (!be_is_IncSP(am_base)
 545                         || get_nodes_block(am_base) != get_nodes_block(store))
 546                 return;
 547         mem = get_irn_n(store, n_ia32_Store_mem);
 548         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 549                         || !is_NoMem(mem))
 550                 return;
 551
 552         int incsp_offset = be_get_IncSP_offset(am_base);
 553         if (incsp_offset <= 0)
 554                 return;
 555
 556         /* we have to be at offset 0 */
 557         int my_offset = get_ia32_am_offs_int(store);
 558         if (my_offset != 0) {
 559                 /* TODO here: find out wether there is a store with offset 0 before
 560                  * us and wether we can move it down to our place */
 561                 return;
 562         }
 563         ir_mode *ls_mode = get_ia32_ls_mode(store);
 564         int my_store_size = get_mode_size_bytes(ls_mode);
 565
 566         if (my_offset + my_store_size > incsp_offset)
 567                 return;
 568
 569         /* correctness checking:
 570                 - noone else must write to that stackslot
 571                     (because after translation incsp won't allocate it anymore)
 572         */
 573         sched_foreach_reverse_from(store, node) {
 574                 int i, arity;
 575
 576                 if (node == am_base)
 577                         break;
 578
 579                 /* make sure noone else can use the space on the stack */
 580                 arity = get_irn_arity(node);
 581                 for (i = 0; i < arity; ++i) {
 582                         ir_node *pred = get_irn_n(node, i);
 583                         if (pred != am_base)
 584                                 continue;
 585
 586                         if (i == n_ia32_base &&
 587                                         (get_ia32_op_type(node) == ia32_AddrModeS
 588                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 589                                 int      node_offset  = get_ia32_am_offs_int(node);
 590                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 591                                 int      node_size    = get_mode_size_bytes(node_ls_mode);
 592                                 /* overlapping with our position? abort */
 593                                 if (node_offset < my_offset + my_store_size
 594                                                 && node_offset + node_size >= my_offset)
 595                                         return;
 596                                 /* otherwise it's fine */
 597                                 continue;
 598                         }
 599
 600                         /* strange use of esp: abort */
 601                         return;
 602                 }
 603         }
 604
 605         /* all ok, change to push */
 606         dbgi  = get_irn_dbg_info(store);
 607         block = get_nodes_block(store);
 608         noreg = ia32_new_NoReg_gp(cg);
 609         val   = get_irn_n(store, n_ia32_Store_val);
 610
 611         push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, mem,
 612
 613         create_push(dbgi, current_ir_graph, block, am_base, store);
 614 }
 615 #endif
 616
 617 /**
 618  * Return true if a mode can be stored in the GP register set
 619  */
 620 static inline int mode_needs_gp_reg(ir_mode *mode) {
 621         if (mode == mode_fpcw)
 622                 return 0;
 623         if (get_mode_size_bits(mode) > 32)
 624                 return 0;
 625         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 626 }
 627
 628 /**
 629  * Tries to create Pops from Load, IncSP combinations.
 630  * The Loads are replaced by Pops, the IncSP is modified
 631  * (possibly into IncSP 0, but not removed).
 632  */
 633 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 634 {
 635         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 636         int      i, maxslot, inc_ofs, ofs;
 637         ir_node  *node, *pred_sp, *block;
 638         ir_node  *loads[MAXPUSH_OPTIMIZE];
 639         ir_graph *irg;
 640         unsigned regmask = 0;
 641         unsigned copymask = ~0;
 642
 643         memset(loads, 0, sizeof(loads));
 644         assert(be_is_IncSP(irn));
 645
 646         inc_ofs = -be_get_IncSP_offset(irn);
 647         if (inc_ofs < 4)
 648                 return;
 649
 650         /*
 651          * We first walk the schedule before the IncSP node as long as we find
 652          * suitable Loads that could be transformed to a Pop.
 653          * We save them into the stores array which is sorted by the frame offset/4
 654          * attached to the node
 655          */
 656         maxslot = -1;
 657         pred_sp = be_get_IncSP_pred(irn);
 658         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 659                 int offset;
 660                 int loadslot;
 661                 const arch_register_t *sreg, *dreg;
 662
 663                 /* it has to be a Load */
 664                 if (!is_ia32_Load(node)) {
 665                         if (be_is_Copy(node)) {
 666                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 667                                         /* not a GP copy, ignore */
 668                                         continue;
 669                                 }
 670                                 dreg = arch_get_irn_register(node);
 671                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 672                                 if (regmask & copymask & (1 << sreg->index)) {
 673                                         break;
 674                                 }
 675                                 if (regmask & copymask & (1 << dreg->index)) {
 676                                         break;
 677                                 }
 678                                 /* we CAN skip Copies if neither the destination nor the source
 679                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 680                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 681                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 682                                 continue;
 683                         }
 684                         break;
 685                 }
 686
 687                 /* we can handle only GP loads */
 688                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 689                         continue;
 690
 691                 /* it has to use our predecessor sp value */
 692                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 693                         /* it would be ok if this load does not use a Pop result,
 694                          * but we do not check this */
 695                         break;
 696                 }
 697
 698                 /* should have NO index */
 699                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 700                         break;
 701
 702                 offset = get_ia32_am_offs_int(node);
 703                 /* we should NEVER access uninitialized stack BELOW the current SP */
 704                 assert(offset >= 0);
 705
 706                 /* storing at half-slots is bad */
 707                 if ((offset & 3) != 0)
 708                         break;
 709
 710                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 711                         continue;
 712                 /* ignore those outside the possible windows */
 713                 if (offset > inc_ofs - 4)
 714                         continue;
 715                 loadslot = offset >> 2;
 716
 717                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 718                 if (loads[loadslot] != NULL)
 719                         break;
 720
 721                 dreg = arch_irn_get_register(node, pn_ia32_Load_res);
 722                 if (regmask & (1 << dreg->index)) {
 723                         /* this register is already used */
 724                         break;
 725                 }
 726                 regmask |= 1 << dreg->index;
 727
 728                 loads[loadslot] = node;
 729                 if (loadslot > maxslot)
 730                         maxslot = loadslot;
 731         }
 732
 733         if (maxslot < 0)
 734                 return;
 735
 736         /* find the first slot */
 737         for (i = maxslot; i >= 0; --i) {
 738                 ir_node *load = loads[i];
 739
 740                 if (load == NULL)
 741                         break;
 742         }
 743
 744         ofs = inc_ofs - (maxslot + 1) * 4;
 745         inc_ofs = (i+1) * 4;
 746
 747         /* create a new IncSP if needed */
 748         block = get_nodes_block(irn);
 749         irg   = cg->irg;
 750         if (inc_ofs > 0) {
 751                 pred_sp = be_new_IncSP(esp, irg, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 752                 sched_add_before(irn, pred_sp);
 753         }
 754
 755         /* walk through the Loads and create Pops for them */
 756         for (++i; i <= maxslot; ++i) {
 757                 ir_node *load = loads[i];
 758                 ir_node *mem, *pop;
 759                 const ir_edge_t *edge, *tmp;
 760                 const arch_register_t *reg;
 761
 762                 mem = get_irn_n(load, n_ia32_mem);
 763                 reg = arch_irn_get_register(load, pn_ia32_Load_res);
 764
 765                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 766                 arch_irn_set_register(pop, pn_ia32_Load_res, reg);
 767
 768                 copy_mark(load, pop);
 769
 770                 /* create stackpointer Proj */
 771                 pred_sp = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 772                 arch_set_irn_register(pred_sp, esp);
 773
 774                 sched_add_before(irn, pop);
 775
 776                 /* rewire now */
 777                 foreach_out_edge_safe(load, edge, tmp) {
 778                         ir_node *proj = get_edge_src_irn(edge);
 779
 780                         set_Proj_pred(proj, pop);
 781                 }
 782
 783                 /* we can remove the Load now */
 784                 sched_remove(load);
 785                 kill_node(load);
 786         }
 787
 788         be_set_IncSP_offset(irn, -ofs);
 789         be_set_IncSP_pred(irn, pred_sp);
 790 }
 791
 792
 793 /**
 794  * Find a free GP register if possible, else return NULL.
 795  */
 796 static const arch_register_t *get_free_gp_reg(void)
 797 {
 798         int i;
 799
 800         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 801                 const arch_register_t *reg = &ia32_gp_regs[i];
 802                 if(arch_register_type_is(reg, ignore))
 803                         continue;
 804
 805                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 806                         return &ia32_gp_regs[i];
 807         }
 808
 809         return NULL;
 810 }
 811
 812 /**
 813  * Creates a Pop instruction before the given schedule point.
 814  *
 815  * @param dbgi        debug info
 816  * @param irg         the graph
 817  * @param block       the block
 818  * @param stack       the previous stack value
 819  * @param schedpoint  the new node is added before this node
 820  * @param reg         the register to pop
 821  *
 822  * @return the new stack value
 823  */
 824 static ir_node *create_pop(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 825                            ir_node *stack, ir_node *schedpoint,
 826                            const arch_register_t *reg)
 827 {
 828         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 829         ir_node *pop;
 830         ir_node *keep;
 831         ir_node *val;
 832         ir_node *in[1];
 833
 834         pop   = new_bd_ia32_Pop(dbgi, block, new_NoMem(), stack);
 835
 836         stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 837         arch_set_irn_register(stack, esp);
 838         val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 839         arch_set_irn_register(val, reg);
 840
 841         sched_add_before(schedpoint, pop);
 842
 843         in[0] = val;
 844         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 845         sched_add_before(schedpoint, keep);
 846
 847         return stack;
 848 }
 849
 850 /**
 851  * Creates a Push instruction before the given schedule point.
 852  *
 853  * @param dbgi        debug info
 854  * @param irg         the graph
 855  * @param block       the block
 856  * @param stack       the previous stack value
 857  * @param schedpoint  the new node is added before this node
 858  * @param reg         the register to pop
 859  *
 860  * @return the new stack value
 861  */
 862 static ir_node *create_push(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 863                             ir_node *stack, ir_node *schedpoint)
 864 {
 865         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 866
 867         ir_node *val   = ia32_new_Unknown_gp(cg);
 868         ir_node *noreg = ia32_new_NoReg_gp(cg);
 869         ir_node *nomem = get_irg_no_mem(irg);
 870         ir_node *push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, nomem, val, stack);
 871         sched_add_before(schedpoint, push);
 872
 873         stack = new_r_Proj(irg, block, push, mode_Iu, pn_ia32_Push_stack);
 874         arch_set_irn_register(stack, esp);
 875
 876         return stack;
 877 }
 878
 879 /**
 880  * Optimize an IncSp by replacing it with Push/Pop.
 881  */
 882 static void peephole_be_IncSP(ir_node *node)
 883 {
 884         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 885         const arch_register_t *reg;
 886         ir_graph              *irg = current_ir_graph;
 887         dbg_info              *dbgi;
 888         ir_node               *block;
 889         ir_node               *stack;
 890         int                    offset;
 891
 892         /* first optimize incsp->incsp combinations */
 893         node = be_peephole_IncSP_IncSP(node);
 894
 895         /* transform IncSP->Store combinations to Push where possible */
 896         peephole_IncSP_Store_to_push(node);
 897
 898         /* transform Load->IncSP combinations to Pop where possible */
 899         peephole_Load_IncSP_to_pop(node);
 900
 901         if (arch_get_irn_register(node) != esp)
 902                 return;
 903
 904         /* replace IncSP -4 by Pop freereg when possible */
 905         offset = be_get_IncSP_offset(node);
 906         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 907             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 908             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 909             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 910                 return;
 911
 912         if (offset < 0) {
 913                 /* we need a free register for pop */
 914                 reg = get_free_gp_reg();
 915                 if (reg == NULL)
 916                         return;
 917
 918                 dbgi  = get_irn_dbg_info(node);
 919                 block = get_nodes_block(node);
 920                 stack = be_get_IncSP_pred(node);
 921
 922                 stack = create_pop(dbgi, irg, block, stack, node, reg);
 923
 924                 if (offset == -8) {
 925                         stack = create_pop(dbgi, irg, block, stack, node, reg);
 926                 }
 927         } else {
 928                 dbgi  = get_irn_dbg_info(node);
 929                 block = get_nodes_block(node);
 930                 stack = be_get_IncSP_pred(node);
 931                 stack = create_push(dbgi, irg, block, stack, node);
 932
 933                 if (offset == +8) {
 934                         stack = create_push(dbgi, irg, block, stack, node);
 935                 }
 936         }
 937
 938         be_peephole_exchange(node, stack);
 939 }
 940
 941 /**
 942  * Peephole optimisation for ia32_Const's
 943  */
 944 static void peephole_ia32_Const(ir_node *node)
 945 {
 946         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 947         const arch_register_t       *reg;
 948         ir_node                     *block;
 949         dbg_info                    *dbgi;
 950         ir_node                     *produceval;
 951         ir_node                     *xor;
 952         ir_node                     *noreg;
 953
 954         /* try to transform a mov 0, reg to xor reg reg */
 955         if (attr->offset != 0 || attr->symconst != NULL)
 956                 return;
 957         if (ia32_cg_config.use_mov_0)
 958                 return;
 959         /* xor destroys the flags, so no-one must be using them */
 960         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 961                 return;
 962
 963         reg = arch_get_irn_register(node);
 964         assert(be_peephole_get_reg_value(reg) == NULL);
 965
 966         /* create xor(produceval, produceval) */
 967         block      = get_nodes_block(node);
 968         dbgi       = get_irn_dbg_info(node);
 969         produceval = new_bd_ia32_ProduceVal(dbgi, block);
 970         arch_set_irn_register(produceval, reg);
 971
 972         noreg = ia32_new_NoReg_gp(cg);
 973         xor   = new_bd_ia32_Xor(dbgi, block, noreg, noreg, new_NoMem(), produceval,
 974                         produceval);
 975         arch_set_irn_register(xor, reg);
 976
 977         sched_add_before(node, produceval);
 978         sched_add_before(node, xor);
 979
 980         copy_mark(node, xor);
 981         be_peephole_exchange(node, xor);
 982 }
 983
 984 static inline int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 985 {
 986         return node == cg->noreg_gp;
 987 }
 988
 989 static ir_node *create_immediate_from_int(int val)
 990 {
 991         ir_graph *irg         = current_ir_graph;
 992         ir_node  *start_block = get_irg_start_block(irg);
 993         ir_node  *immediate   = new_bd_ia32_Immediate(NULL, start_block, NULL, 0,
 994                         val);
 995         arch_set_irn_register(immediate, &ia32_gp_regs[REG_GP_NOREG]);
 996
 997         return immediate;
 998 }
 999
1000 static ir_node *create_immediate_from_am(const ir_node *node)
1001 {
1002         ir_node   *block   = get_nodes_block(node);
1003         int        offset  = get_ia32_am_offs_int(node);
1004         int        sc_sign = is_ia32_am_sc_sign(node);
1005         ir_entity *entity  = get_ia32_am_sc(node);
1006         ir_node   *res;
1007
1008         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, offset);
1009         arch_set_irn_register(res, &ia32_gp_regs[REG_GP_NOREG]);
1010         return res;
1011 }
1012
1013 static int is_am_one(const ir_node *node)
1014 {
1015         int        offset  = get_ia32_am_offs_int(node);
1016         ir_entity *entity  = get_ia32_am_sc(node);
1017
1018         return offset == 1 && entity == NULL;
1019 }
1020
1021 static int is_am_minus_one(const ir_node *node)
1022 {
1023         int        offset  = get_ia32_am_offs_int(node);
1024         ir_entity *entity  = get_ia32_am_sc(node);
1025
1026         return offset == -1 && entity == NULL;
1027 }
1028
1029 /**
1030  * Transforms a LEA into an Add or SHL if possible.
1031  */
1032 static void peephole_ia32_Lea(ir_node *node)
1033 {
1034         ir_node               *base;
1035         ir_node               *index;
1036         const arch_register_t *base_reg;
1037         const arch_register_t *index_reg;
1038         const arch_register_t *out_reg;
1039         int                    scale;
1040         int                    has_immediates;
1041         ir_node               *op1;
1042         ir_node               *op2;
1043         dbg_info              *dbgi;
1044         ir_node               *block;
1045         ir_node               *res;
1046         ir_node               *noreg;
1047         ir_node               *nomem;
1048
1049         assert(is_ia32_Lea(node));
1050
1051         /* we can only do this if are allowed to globber the flags */
1052         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
1053                 return;
1054
1055         base  = get_irn_n(node, n_ia32_Lea_base);
1056         index = get_irn_n(node, n_ia32_Lea_index);
1057
1058         if(is_noreg(cg, base)) {
1059                 base     = NULL;
1060                 base_reg = NULL;
1061         } else {
1062                 base_reg = arch_get_irn_register(base);
1063         }
1064         if(is_noreg(cg, index)) {
1065                 index     = NULL;
1066                 index_reg = NULL;
1067         } else {
1068                 index_reg = arch_get_irn_register(index);
1069         }
1070
1071         if(base == NULL && index == NULL) {
1072                 /* we shouldn't construct these in the first place... */
1073 #ifdef DEBUG_libfirm
1074                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1075 #endif
1076                 return;
1077         }
1078
1079         out_reg = arch_get_irn_register(node);
1080         scale   = get_ia32_am_scale(node);
1081         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1082         /* check if we have immediates values (frame entities should already be
1083          * expressed in the offsets) */
1084         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1085                 has_immediates = 1;
1086         } else {
1087                 has_immediates = 0;
1088         }
1089
1090         /* we can transform leas where the out register is the same as either the
1091          * base or index register back to an Add or Shl */
1092         if(out_reg == base_reg) {
1093                 if(index == NULL) {
1094 #ifdef DEBUG_libfirm
1095                         if(!has_immediates) {
1096                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1097                                            "just a copy\n");
1098                         }
1099 #endif
1100                         op1 = base;
1101                         goto make_add_immediate;
1102                 }
1103                 if(scale == 0 && !has_immediates) {
1104                         op1 = base;
1105                         op2 = index;
1106                         goto make_add;
1107                 }
1108                 /* can't create an add */
1109                 return;
1110         } else if(out_reg == index_reg) {
1111                 if(base == NULL) {
1112                         if(has_immediates && scale == 0) {
1113                                 op1 = index;
1114                                 goto make_add_immediate;
1115                         } else if(!has_immediates && scale > 0) {
1116                                 op1 = index;
1117                                 op2 = create_immediate_from_int(scale);
1118                                 goto make_shl;
1119                         } else if(!has_immediates) {
1120 #ifdef DEBUG_libfirm
1121                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1122                                            "just a copy\n");
1123 #endif
1124                         }
1125                 } else if(scale == 0 && !has_immediates) {
1126                         op1 = index;
1127                         op2 = base;
1128                         goto make_add;
1129                 }
1130                 /* can't create an add */
1131                 return;
1132         } else {
1133                 /* can't create an add */
1134                 return;
1135         }
1136
1137 make_add_immediate:
1138         if(ia32_cg_config.use_incdec) {
1139                 if(is_am_one(node)) {
1140                         dbgi  = get_irn_dbg_info(node);
1141                         block = get_nodes_block(node);
1142                         res   = new_bd_ia32_Inc(dbgi, block, op1);
1143                         arch_set_irn_register(res, out_reg);
1144                         goto exchange;
1145                 }
1146                 if(is_am_minus_one(node)) {
1147                         dbgi  = get_irn_dbg_info(node);
1148                         block = get_nodes_block(node);
1149                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1150                         arch_set_irn_register(res, out_reg);
1151                         goto exchange;
1152                 }
1153         }
1154         op2 = create_immediate_from_am(node);
1155
1156 make_add:
1157         dbgi  = get_irn_dbg_info(node);
1158         block = get_nodes_block(node);
1159         noreg = ia32_new_NoReg_gp(cg);
1160         nomem = new_NoMem();
1161         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1162         arch_set_irn_register(res, out_reg);
1163         set_ia32_commutative(res);
1164         goto exchange;
1165
1166 make_shl:
1167         dbgi  = get_irn_dbg_info(node);
1168         block = get_nodes_block(node);
1169         noreg = ia32_new_NoReg_gp(cg);
1170         nomem = new_NoMem();
1171         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1172         arch_set_irn_register(res, out_reg);
1173         goto exchange;
1174
1175 exchange:
1176         SET_IA32_ORIG_NODE(res, node);
1177
1178         /* add new ADD/SHL to schedule */
1179         DBG_OPT_LEA2ADD(node, res);
1180
1181         /* exchange the Add and the LEA */
1182         sched_add_before(node, res);
1183         copy_mark(node, res);
1184         be_peephole_exchange(node, res);
1185 }
1186
1187 /**
1188  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1189  */
1190 static void peephole_ia32_Imul_split(ir_node *imul)
1191 {
1192         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1193         const arch_register_t *reg;
1194         ir_node               *res;
1195
1196         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1197                 /* no memory, imm form ignore */
1198                 return;
1199         }
1200         /* we need a free register */
1201         reg = get_free_gp_reg();
1202         if (reg == NULL)
1203                 return;
1204
1205         /* fine, we can rebuild it */
1206         res = turn_back_am(imul);
1207         arch_set_irn_register(res, reg);
1208 }
1209
1210 /**
1211  * Replace xorps r,r and xorpd r,r by pxor r,r
1212  */
1213 static void peephole_ia32_xZero(ir_node *xor)
1214 {
1215         set_irn_op(xor, op_ia32_xPzero);
1216 }
1217
1218 /**
1219  * Replace 16bit sign extension from ax to eax by shorter cwtl
1220  */
1221 static void peephole_ia32_Conv_I2I(ir_node *node)
1222 {
1223         const arch_register_t *eax          = &ia32_gp_regs[REG_EAX];
1224         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1225         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1226         dbg_info              *dbgi;
1227         ir_node               *block;
1228         ir_node               *cwtl;
1229
1230         if (get_mode_size_bits(smaller_mode) != 16 ||
1231                         !mode_is_signed(smaller_mode)          ||
1232                         eax != arch_get_irn_register(val)      ||
1233                         eax != arch_irn_get_register(node, pn_ia32_Conv_I2I_res))
1234                 return;
1235
1236         dbgi  = get_irn_dbg_info(node);
1237         block = get_nodes_block(node);
1238         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1239         arch_set_irn_register(cwtl, eax);
1240         sched_add_before(node, cwtl);
1241         be_peephole_exchange(node, cwtl);
1242 }
1243
1244 /**
1245  * Register a peephole optimisation function.
1246  */
1247 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1248 {
1249         assert(op->ops.generic == NULL);
1250         op->ops.generic = (op_func)func;
1251 }
1252
1253 /* Perform peephole-optimizations. */
1254 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
1255 {
1256         cg = new_cg;
1257
1258         /* register peephole optimisations */
1259         clear_irp_opcodes_generic_func();
1260         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1261         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1262         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1263         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1264         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1265         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1266         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1267         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1268         if (! ia32_cg_config.use_imul_mem_imm32)
1269                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1270         if (ia32_cg_config.use_pxor)
1271                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1272         if (ia32_cg_config.use_short_sex_eax)
1273                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1274
1275         be_peephole_opt(cg->birg);
1276 }
1277
1278 /**
1279  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1280  * all it's Projs are removed as well.
1281  * @param irn  The irn to be removed from schedule
1282  */
1283 static inline void try_kill(ir_node *node)
1284 {
1285         if(get_irn_mode(node) == mode_T) {
1286                 const ir_edge_t *edge, *next;
1287                 foreach_out_edge_safe(node, edge, next) {
1288                         ir_node *proj = get_edge_src_irn(edge);
1289                         try_kill(proj);
1290                 }
1291         }
1292
1293         if(get_irn_n_edges(node) != 0)
1294                 return;
1295
1296         if (sched_is_scheduled(node)) {
1297                 sched_remove(node);
1298         }
1299
1300         kill_node(node);
1301 }
1302
1303 static void optimize_conv_store(ir_node *node)
1304 {
1305         ir_node *pred;
1306         ir_node *pred_proj;
1307         ir_mode *conv_mode;
1308         ir_mode *store_mode;
1309
1310         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1311                 return;
1312
1313         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1314         pred_proj = get_irn_n(node, n_ia32_Store_val);
1315         if(is_Proj(pred_proj)) {
1316                 pred = get_Proj_pred(pred_proj);
1317         } else {
1318                 pred = pred_proj;
1319         }
1320         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1321                 return;
1322         if(get_ia32_op_type(pred) != ia32_Normal)
1323                 return;
1324
1325         /* the store only stores the lower bits, so we only need the conv
1326          * it it shrinks the mode */
1327         conv_mode  = get_ia32_ls_mode(pred);
1328         store_mode = get_ia32_ls_mode(node);
1329         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1330                 return;
1331
1332         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1333         if(get_irn_n_edges(pred_proj) == 0) {
1334                 kill_node(pred_proj);
1335                 if(pred != pred_proj)
1336                         kill_node(pred);
1337         }
1338 }
1339
1340 static void optimize_load_conv(ir_node *node)
1341 {
1342         ir_node *pred, *predpred;
1343         ir_mode *load_mode;
1344         ir_mode *conv_mode;
1345
1346         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1347                 return;
1348
1349         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1350         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1351         if(!is_Proj(pred))
1352                 return;
1353
1354         predpred = get_Proj_pred(pred);
1355         if(!is_ia32_Load(predpred))
1356                 return;
1357
1358         /* the load is sign extending the upper bits, so we only need the conv
1359          * if it shrinks the mode */
1360         load_mode = get_ia32_ls_mode(predpred);
1361         conv_mode = get_ia32_ls_mode(node);
1362         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1363                 return;
1364
1365         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1366                 /* change the load if it has only 1 user */
1367                 if(get_irn_n_edges(pred) == 1) {
1368                         ir_mode *newmode;
1369                         if(get_mode_sign(conv_mode)) {
1370                                 newmode = find_signed_mode(load_mode);
1371                         } else {
1372                                 newmode = find_unsigned_mode(load_mode);
1373                         }
1374                         assert(newmode != NULL);
1375                         set_ia32_ls_mode(predpred, newmode);
1376                 } else {
1377                         /* otherwise we have to keep the conv */
1378                         return;
1379                 }
1380         }
1381
1382         /* kill the conv */
1383         exchange(node, pred);
1384 }
1385
1386 static void optimize_conv_conv(ir_node *node)
1387 {
1388         ir_node *pred_proj, *pred, *result_conv;
1389         ir_mode *pred_mode, *conv_mode;
1390         int      conv_mode_bits;
1391         int      pred_mode_bits;
1392
1393         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1394                 return;
1395
1396         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1397         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1398         if(is_Proj(pred_proj))
1399                 pred = get_Proj_pred(pred_proj);
1400         else
1401                 pred = pred_proj;
1402
1403         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1404                 return;
1405
1406         /* we know that after a conv, the upper bits are sign extended
1407          * so we only need the 2nd conv if it shrinks the mode */
1408         conv_mode      = get_ia32_ls_mode(node);
1409         conv_mode_bits = get_mode_size_bits(conv_mode);
1410         pred_mode      = get_ia32_ls_mode(pred);
1411         pred_mode_bits = get_mode_size_bits(pred_mode);
1412
1413         if(conv_mode_bits == pred_mode_bits
1414                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1415                 result_conv = pred_proj;
1416         } else if(conv_mode_bits <= pred_mode_bits) {
1417                 /* if 2nd conv is smaller then first conv, then we can always take the
1418                  * 2nd conv */
1419                 if(get_irn_n_edges(pred_proj) == 1) {
1420                         result_conv = pred_proj;
1421                         set_ia32_ls_mode(pred, conv_mode);
1422
1423                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1424                         if (get_mode_size_bits(conv_mode) == 8) {
1425                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1426                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1427                         }
1428                 } else {
1429                         /* we don't want to end up with 2 loads, so we better do nothing */
1430                         if(get_irn_mode(pred) == mode_T) {
1431                                 return;
1432                         }
1433
1434                         result_conv = exact_copy(pred);
1435                         set_ia32_ls_mode(result_conv, conv_mode);
1436
1437                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1438                         if (get_mode_size_bits(conv_mode) == 8) {
1439                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1440                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1441                         }
1442                 }
1443         } else {
1444                 /* if both convs have the same sign, then we can take the smaller one */
1445                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1446                         result_conv = pred_proj;
1447                 } else {
1448                         /* no optimisation possible if smaller conv is sign-extend */
1449                         if(mode_is_signed(pred_mode)) {
1450                                 return;
1451                         }
1452                         /* we can take the smaller conv if it is unsigned */
1453                         result_conv = pred_proj;
1454                 }
1455         }
1456
1457         /* Some user (like Phis) won't be happy if we change the mode. */
1458         set_irn_mode(result_conv, get_irn_mode(node));
1459
1460         /* kill the conv */
1461         exchange(node, result_conv);
1462
1463         if(get_irn_n_edges(pred_proj) == 0) {
1464                 kill_node(pred_proj);
1465                 if(pred != pred_proj)
1466                         kill_node(pred);
1467         }
1468         optimize_conv_conv(result_conv);
1469 }
1470
1471 static void optimize_node(ir_node *node, void *env)
1472 {
1473         (void) env;
1474
1475         optimize_load_conv(node);
1476         optimize_conv_store(node);
1477         optimize_conv_conv(node);
1478 }
1479
1480 /**
1481  * Performs conv and address mode optimization.
1482  */
1483 void ia32_optimize_graph(ia32_code_gen_t *cg)
1484 {
1485         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1486
1487         if (cg->dump)
1488                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1489 }
1490
1491 void ia32_init_optimize(void)
1492 {
1493         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1494 }