nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode.h"
  29 #include "irprog_t.h"
  30 #include "ircons.h"
  31 #include "irtools.h"
  32 #include "firm_types.h"
  33 #include "iredges.h"
  34 #include "tv.h"
  35 #include "irgmod.h"
  36 #include "irgwalk.h"
  37 #include "height.h"
  38 #include "irbitset.h"
  39 #include "irprintf.h"
  40 #include "error.h"
  41
  42 #include "../be_t.h"
  43 #include "../beabi.h"
  44 #include "../benode_t.h"
  45 #include "../besched_t.h"
  46 #include "../bepeephole.h"
  47
  48 #include "ia32_new_nodes.h"
  49 #include "ia32_optimize.h"
  50 #include "bearch_ia32_t.h"
  51 #include "gen_ia32_regalloc_if.h"
  52 #include "ia32_common_transform.h"
  53 #include "ia32_transform.h"
  54 #include "ia32_dbg_stat.h"
  55 #include "ia32_util.h"
  56 #include "ia32_architecture.h"
  57
  58 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  59
  60 static ia32_code_gen_t *cg;
  61
  62 static void copy_mark(const ir_node *old, ir_node *new)
  63 {
  64         if (is_ia32_is_reload(old))
  65                 set_ia32_is_reload(new);
  66         if (is_ia32_is_spill(old))
  67                 set_ia32_is_spill(new);
  68         if (is_ia32_is_remat(old))
  69                 set_ia32_is_remat(new);
  70 }
  71
  72 typedef enum produces_flag_t {
  73         produces_no_flag,
  74         produces_flag_zero,
  75         produces_flag_carry
  76 } produces_flag_t;
  77
  78 /**
  79  * Return which usable flag the given node produces
  80  *
  81  * @param node  the node to check
  82  * @param pn    the projection number of the used result
  83  */
  84 static produces_flag_t produces_test_flag(ir_node *node, int pn)
  85 {
  86         ir_node                     *count;
  87         const ia32_immediate_attr_t *imm_attr;
  88
  89         if (!is_ia32_irn(node))
  90                 return produces_no_flag;
  91
  92         switch (get_ia32_irn_opcode(node)) {
  93                 case iro_ia32_Add:
  94                 case iro_ia32_Adc:
  95                 case iro_ia32_And:
  96                 case iro_ia32_Or:
  97                 case iro_ia32_Xor:
  98                 case iro_ia32_Sub:
  99                 case iro_ia32_Sbb:
 100                 case iro_ia32_Neg:
 101                 case iro_ia32_Inc:
 102                 case iro_ia32_Dec:
 103                         break;
 104
 105                 case iro_ia32_ShlD:
 106                 case iro_ia32_ShrD:
 107                         assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 108                         count = get_irn_n(node, n_ia32_ShlD_count);
 109                         goto check_shift_amount;
 110
 111                 case iro_ia32_Shl:
 112                 case iro_ia32_Shr:
 113                 case iro_ia32_Sar:
 114                         assert(n_ia32_Shl_count == n_ia32_Shr_count
 115                                         && n_ia32_Shl_count == n_ia32_Sar_count);
 116                         count = get_irn_n(node, n_ia32_Shl_count);
 117 check_shift_amount:
 118                         /* when shift count is zero the flags are not affected, so we can only
 119                          * do this for constants != 0 */
 120                         if (!is_ia32_Immediate(count))
 121                                 return produces_no_flag;
 122
 123                         imm_attr = get_ia32_immediate_attr_const(count);
 124                         if (imm_attr->symconst != NULL)
 125                                 return produces_no_flag;
 126                         if ((imm_attr->offset & 0x1f) == 0)
 127                                 return produces_no_flag;
 128                         break;
 129
 130                 case iro_ia32_Mul:
 131                         return pn == pn_ia32_Mul_res_high ?
 132                                 produces_flag_carry : produces_no_flag;
 133
 134                 default:
 135                         return produces_no_flag;
 136         }
 137
 138         return pn == pn_ia32_res ?
 139                 produces_flag_zero : produces_no_flag;
 140 }
 141
 142 /**
 143  * If the given node has not mode_T, creates a mode_T version (with a result Proj).
 144  *
 145  * @param node  the node to change
 146  *
 147  * @return the new mode_T node (if the mode was changed) or node itself
 148  */
 149 static ir_node *turn_into_mode_t(ir_node *node)
 150 {
 151         ir_node               *block;
 152         ir_node               *res_proj;
 153         ir_node               *new_node;
 154         const arch_register_t *reg;
 155
 156         if(get_irn_mode(node) == mode_T)
 157                 return node;
 158
 159         assert(get_irn_mode(node) == mode_Iu);
 160
 161         new_node = exact_copy(node);
 162         set_irn_mode(new_node, mode_T);
 163
 164         block    = get_nodes_block(new_node);
 165         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 166                               pn_ia32_res);
 167
 168         reg = arch_get_irn_register(node);
 169         arch_set_irn_register(res_proj, reg);
 170
 171         sched_add_before(node, new_node);
 172         be_peephole_exchange(node, res_proj);
 173         return new_node;
 174 }
 175
 176 /**
 177  * Replace Cmp(x, 0) by a Test(x, x)
 178  */
 179 static void peephole_ia32_Cmp(ir_node *const node)
 180 {
 181         ir_node                     *right;
 182         ia32_immediate_attr_t const *imm;
 183         dbg_info                    *dbgi;
 184         ir_node                     *block;
 185         ir_node                     *noreg;
 186         ir_node                     *nomem;
 187         ir_node                     *op;
 188         ia32_attr_t           const *attr;
 189         int                          ins_permuted;
 190         int                          cmp_unsigned;
 191         ir_node                     *test;
 192         arch_register_t       const *reg;
 193         ir_edge_t             const *edge;
 194         ir_edge_t             const *tmp;
 195
 196         if (get_ia32_op_type(node) != ia32_Normal)
 197                 return;
 198
 199         right = get_irn_n(node, n_ia32_Cmp_right);
 200         if (!is_ia32_Immediate(right))
 201                 return;
 202
 203         imm = get_ia32_immediate_attr_const(right);
 204         if (imm->symconst != NULL || imm->offset != 0)
 205                 return;
 206
 207         dbgi         = get_irn_dbg_info(node);
 208         block        = get_nodes_block(node);
 209         noreg        = ia32_new_NoReg_gp(cg);
 210         nomem        = get_irg_no_mem(current_ir_graph);
 211         op           = get_irn_n(node, n_ia32_Cmp_left);
 212         attr         = get_irn_generic_attr(node);
 213         ins_permuted = attr->data.ins_permuted;
 214         cmp_unsigned = attr->data.cmp_unsigned;
 215
 216         if (is_ia32_Cmp(node)) {
 217                 test = new_bd_ia32_Test(dbgi, block, noreg, noreg, nomem,
 218                                         op, op, ins_permuted, cmp_unsigned);
 219         } else {
 220                 test = new_bd_ia32_Test8Bit(dbgi, block, noreg, noreg, nomem,
 221                                             op, op, ins_permuted, cmp_unsigned);
 222         }
 223         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 224
 225         reg = arch_irn_get_register(node, pn_ia32_Cmp_eflags);
 226         arch_irn_set_register(test, pn_ia32_Test_eflags, reg);
 227
 228         foreach_out_edge_safe(node, edge, tmp) {
 229                 ir_node *const user = get_edge_src_irn(edge);
 230
 231                 if (is_Proj(user))
 232                         exchange(user, test);
 233         }
 234
 235         sched_add_before(node, test);
 236         copy_mark(node, test);
 237         be_peephole_exchange(node, test);
 238 }
 239
 240 /**
 241  * Peephole optimization for Test instructions.
 242  * - Remove the Test, if an appropriate flag was produced which is still live
 243  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 244  */
 245 static void peephole_ia32_Test(ir_node *node)
 246 {
 247         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 248         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 249
 250         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 251                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 252
 253         if (left == right) { /* we need a test for 0 */
 254                 ir_node         *block = get_nodes_block(node);
 255                 int              pn    = pn_ia32_res;
 256                 ir_node         *flags_proj;
 257                 ir_mode         *flags_mode;
 258                 ir_node         *schedpoint;
 259                 const ir_edge_t *edge;
 260
 261                 if (get_nodes_block(left) != block)
 262                         return;
 263
 264                 if (is_Proj(left)) {
 265                         pn   = get_Proj_proj(left);
 266                         left = get_Proj_pred(left);
 267                 }
 268
 269                 /* happens rarely, but if it does code will panic' */
 270                 if (is_ia32_Unknown_GP(left))
 271                         return;
 272
 273                 /* walk schedule up and abort when we find left or some other node destroys
 274                          the flags */
 275                 schedpoint = node;
 276                 for (;;) {
 277                         schedpoint = sched_prev(schedpoint);
 278                         if (schedpoint == left)
 279                                 break;
 280                         if (arch_irn_is(schedpoint, modify_flags))
 281                                 return;
 282                         if (schedpoint == block)
 283                                 panic("couldn't find left");
 284                 }
 285
 286                 /* make sure only Lg/Eq tests are used */
 287                 foreach_out_edge(node, edge) {
 288                         ir_node *user = get_edge_src_irn(edge);
 289                         int      pnc  = get_ia32_condcode(user);
 290
 291                         if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 292                                 return;
 293                         }
 294                 }
 295
 296                 switch (produces_test_flag(left, pn)) {
 297                         case produces_flag_zero:
 298                                 break;
 299
 300                         case produces_flag_carry:
 301                                 foreach_out_edge(node, edge) {
 302                                         ir_node *user = get_edge_src_irn(edge);
 303                                         int      pnc  = get_ia32_condcode(user);
 304
 305                                         switch (pnc) {
 306                                                 case pn_Cmp_Eq: pnc = pn_Cmp_Ge | ia32_pn_Cmp_unsigned; break;
 307                                                 case pn_Cmp_Lg: pnc = pn_Cmp_Lt | ia32_pn_Cmp_unsigned; break;
 308                                                 default: panic("unexpected pn");
 309                                         }
 310                                         set_ia32_condcode(user, pnc);
 311                                 }
 312                                 break;
 313
 314                         default:
 315                                 return;
 316                 }
 317
 318                 left = turn_into_mode_t(left);
 319
 320                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 321                 flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 322                                 pn_ia32_flags);
 323                 arch_set_irn_register(flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 324
 325                 assert(get_irn_mode(node) != mode_T);
 326
 327                 be_peephole_exchange(node, flags_proj);
 328         } else if (is_ia32_Immediate(right)) {
 329                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 330                 unsigned                           offset;
 331
 332                 /* A test with a symconst is rather strange, but better safe than sorry */
 333                 if (imm->symconst != NULL)
 334                         return;
 335
 336                 offset = imm->offset;
 337                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 338                         ia32_attr_t *const attr = get_irn_generic_attr(node);
 339
 340                         if ((offset & 0xFFFFFF00) == 0) {
 341                                 /* attr->am_offs += 0; */
 342                         } else if ((offset & 0xFFFF00FF) == 0) {
 343                                 ir_node *imm = create_Immediate(NULL, 0, offset >>  8);
 344                                 set_irn_n(node, n_ia32_Test_right, imm);
 345                                 attr->am_offs += 1;
 346                         } else if ((offset & 0xFF00FFFF) == 0) {
 347                                 ir_node *imm = create_Immediate(NULL, 0, offset >> 16);
 348                                 set_irn_n(node, n_ia32_Test_right, imm);
 349                                 attr->am_offs += 2;
 350                         } else if ((offset & 0x00FFFFFF) == 0) {
 351                                 ir_node *imm = create_Immediate(NULL, 0, offset >> 24);
 352                                 set_irn_n(node, n_ia32_Test_right, imm);
 353                                 attr->am_offs += 3;
 354                         } else {
 355                                 return;
 356                         }
 357                 } else if (offset < 256) {
 358                         arch_register_t const* const reg = arch_get_irn_register(left);
 359
 360                         if (reg != &ia32_gp_regs[REG_EAX] &&
 361                                         reg != &ia32_gp_regs[REG_EBX] &&
 362                                         reg != &ia32_gp_regs[REG_ECX] &&
 363                                         reg != &ia32_gp_regs[REG_EDX]) {
 364                                 return;
 365                         }
 366                 } else {
 367                         return;
 368                 }
 369
 370                 /* Technically we should build a Test8Bit because of the register
 371                  * constraints, but nobody changes registers at this point anymore. */
 372                 set_ia32_ls_mode(node, mode_Bu);
 373         }
 374 }
 375
 376 /**
 377  * AMD Athlon works faster when RET is not destination of
 378  * conditional jump or directly preceded by other jump instruction.
 379  * Can be avoided by placing a Rep prefix before the return.
 380  */
 381 static void peephole_ia32_Return(ir_node *node) {
 382         ir_node *block, *irn;
 383
 384         if (!ia32_cg_config.use_pad_return)
 385                 return;
 386
 387         block = get_nodes_block(node);
 388
 389         /* check if this return is the first on the block */
 390         sched_foreach_reverse_from(node, irn) {
 391                 switch (get_irn_opcode(irn)) {
 392                 case beo_Return:
 393                         /* the return node itself, ignore */
 394                         continue;
 395                 case iro_Start:
 396                 case beo_RegParams:
 397                 case beo_Barrier:
 398                         /* ignore no code generated */
 399                         continue;
 400                 case beo_IncSP:
 401                         /* arg, IncSP 0 nodes might occur, ignore these */
 402                         if (be_get_IncSP_offset(irn) == 0)
 403                                 continue;
 404                         return;
 405                 case iro_Phi:
 406                         continue;
 407                 default:
 408                         return;
 409                 }
 410         }
 411
 412         /* ensure, that the 3 byte return is generated */
 413         be_Return_set_emit_pop(node, 1);
 414 }
 415
 416 /* only optimize up to 48 stores behind IncSPs */
 417 #define MAXPUSH_OPTIMIZE        48
 418
 419 /**
 420  * Tries to create Push's from IncSP, Store combinations.
 421  * The Stores are replaced by Push's, the IncSP is modified
 422  * (possibly into IncSP 0, but not removed).
 423  */
 424 static void peephole_IncSP_Store_to_push(ir_node *irn)
 425 {
 426         int              i;
 427         int              maxslot;
 428         int              inc_ofs;
 429         ir_node         *node;
 430         ir_node         *stores[MAXPUSH_OPTIMIZE];
 431         ir_node         *block;
 432         ir_graph        *irg;
 433         ir_node         *curr_sp;
 434         ir_mode         *spmode;
 435         ir_node         *first_push = NULL;
 436         ir_edge_t const *edge;
 437         ir_edge_t const *next;
 438
 439         memset(stores, 0, sizeof(stores));
 440
 441         assert(be_is_IncSP(irn));
 442
 443         inc_ofs = be_get_IncSP_offset(irn);
 444         if (inc_ofs < 4)
 445                 return;
 446
 447         /*
 448          * We first walk the schedule after the IncSP node as long as we find
 449          * suitable Stores that could be transformed to a Push.
 450          * We save them into the stores array which is sorted by the frame offset/4
 451          * attached to the node
 452          */
 453         maxslot = -1;
 454         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 455                 ir_node *mem;
 456                 int offset;
 457                 int storeslot;
 458
 459                 /* it has to be a Store */
 460                 if (!is_ia32_Store(node))
 461                         break;
 462
 463                 /* it has to use our sp value */
 464                 if (get_irn_n(node, n_ia32_base) != irn)
 465                         continue;
 466                 /* Store has to be attached to NoMem */
 467                 mem = get_irn_n(node, n_ia32_mem);
 468                 if (!is_NoMem(mem))
 469                         continue;
 470
 471                 /* unfortunately we can't support the full AMs possible for push at the
 472                  * moment. TODO: fix this */
 473                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 474                         break;
 475
 476                 offset = get_ia32_am_offs_int(node);
 477                 /* we should NEVER access uninitialized stack BELOW the current SP */
 478                 assert(offset >= 0);
 479
 480                 /* storing at half-slots is bad */
 481                 if ((offset & 3) != 0)
 482                         break;
 483
 484                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 485                         continue;
 486                 storeslot = offset >> 2;
 487
 488                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 489                 if (stores[storeslot] != NULL)
 490                         break;
 491
 492                 stores[storeslot] = node;
 493                 if (storeslot > maxslot)
 494                         maxslot = storeslot;
 495         }
 496
 497         curr_sp = irn;
 498
 499         for (i = -1; i < maxslot; ++i) {
 500                 if (stores[i + 1] == NULL)
 501                         break;
 502         }
 503
 504         /* walk through the Stores and create Pushs for them */
 505         block  = get_nodes_block(irn);
 506         spmode = get_irn_mode(irn);
 507         irg    = cg->irg;
 508         for (; i >= 0; --i) {
 509                 const arch_register_t *spreg;
 510                 ir_node *push;
 511                 ir_node *val, *mem, *mem_proj;
 512                 ir_node *store = stores[i];
 513                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 514
 515                 val = get_irn_n(store, n_ia32_unary_op);
 516                 mem = get_irn_n(store, n_ia32_mem);
 517                 spreg = arch_get_irn_register(curr_sp);
 518
 519                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg, mem, val, curr_sp);
 520                 copy_mark(store, push);
 521
 522                 if (first_push == NULL)
 523                         first_push = push;
 524
 525                 sched_add_after(curr_sp, push);
 526
 527                 /* create stackpointer Proj */
 528                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 529                 arch_set_irn_register(curr_sp, spreg);
 530
 531                 /* create memory Proj */
 532                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 533
 534                 /* use the memproj now */
 535                 be_peephole_exchange(store, mem_proj);
 536
 537                 inc_ofs -= 4;
 538         }
 539
 540         foreach_out_edge_safe(irn, edge, next) {
 541                 ir_node *const src = get_edge_src_irn(edge);
 542                 int      const pos = get_edge_src_pos(edge);
 543
 544                 if (src == first_push)
 545                         continue;
 546
 547                 set_irn_n(src, pos, curr_sp);
 548         }
 549
 550         be_set_IncSP_offset(irn, inc_ofs);
 551 }
 552
 553 #if 0
 554 static void peephole_store_incsp(ir_node *store)
 555 {
 556         dbg_info *dbgi;
 557         ir_node  *node;
 558         ir_node  *block;
 559         ir_node  *noreg;
 560         ir_node  *mem;
 561         ir_node  *push;
 562         ir_node  *val;
 563         ir_node  *base;
 564         ir_node  *index;
 565         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 566         if (!be_is_IncSP(am_base)
 567                         || get_nodes_block(am_base) != get_nodes_block(store))
 568                 return;
 569         mem = get_irn_n(store, n_ia32_Store_mem);
 570         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 571                         || !is_NoMem(mem))
 572                 return;
 573
 574         int incsp_offset = be_get_IncSP_offset(am_base);
 575         if (incsp_offset <= 0)
 576                 return;
 577
 578         /* we have to be at offset 0 */
 579         int my_offset = get_ia32_am_offs_int(store);
 580         if (my_offset != 0) {
 581                 /* TODO here: find out wether there is a store with offset 0 before
 582                  * us and wether we can move it down to our place */
 583                 return;
 584         }
 585         ir_mode *ls_mode = get_ia32_ls_mode(store);
 586         int my_store_size = get_mode_size_bytes(ls_mode);
 587
 588         if (my_offset + my_store_size > incsp_offset)
 589                 return;
 590
 591         /* correctness checking:
 592                 - noone else must write to that stackslot
 593                     (because after translation incsp won't allocate it anymore)
 594         */
 595         sched_foreach_reverse_from(store, node) {
 596                 int i, arity;
 597
 598                 if (node == am_base)
 599                         break;
 600
 601                 /* make sure noone else can use the space on the stack */
 602                 arity = get_irn_arity(node);
 603                 for (i = 0; i < arity; ++i) {
 604                         ir_node *pred = get_irn_n(node, i);
 605                         if (pred != am_base)
 606                                 continue;
 607
 608                         if (i == n_ia32_base &&
 609                                         (get_ia32_op_type(node) == ia32_AddrModeS
 610                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 611                                 int      node_offset  = get_ia32_am_offs_int(node);
 612                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 613                                 int      node_size    = get_mode_size_bytes(node_ls_mode);
 614                                 /* overlapping with our position? abort */
 615                                 if (node_offset < my_offset + my_store_size
 616                                                 && node_offset + node_size >= my_offset)
 617                                         return;
 618                                 /* otherwise it's fine */
 619                                 continue;
 620                         }
 621
 622                         /* strange use of esp: abort */
 623                         return;
 624                 }
 625         }
 626
 627         /* all ok, change to push */
 628         dbgi  = get_irn_dbg_info(store);
 629         block = get_nodes_block(store);
 630         noreg = ia32_new_NoReg_gp(cg);
 631         val   = get_irn_n(store, n_ia32_Store_val);
 632
 633         push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, mem,
 634
 635         create_push(dbgi, current_ir_graph, block, am_base, store);
 636 }
 637 #endif
 638
 639 /**
 640  * Return true if a mode can be stored in the GP register set
 641  */
 642 static inline int mode_needs_gp_reg(ir_mode *mode) {
 643         if (mode == mode_fpcw)
 644                 return 0;
 645         if (get_mode_size_bits(mode) > 32)
 646                 return 0;
 647         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 648 }
 649
 650 /**
 651  * Tries to create Pops from Load, IncSP combinations.
 652  * The Loads are replaced by Pops, the IncSP is modified
 653  * (possibly into IncSP 0, but not removed).
 654  */
 655 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 656 {
 657         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 658         int      i, maxslot, inc_ofs, ofs;
 659         ir_node  *node, *pred_sp, *block;
 660         ir_node  *loads[MAXPUSH_OPTIMIZE];
 661         ir_graph *irg;
 662         unsigned regmask = 0;
 663         unsigned copymask = ~0;
 664
 665         memset(loads, 0, sizeof(loads));
 666         assert(be_is_IncSP(irn));
 667
 668         inc_ofs = -be_get_IncSP_offset(irn);
 669         if (inc_ofs < 4)
 670                 return;
 671
 672         /*
 673          * We first walk the schedule before the IncSP node as long as we find
 674          * suitable Loads that could be transformed to a Pop.
 675          * We save them into the stores array which is sorted by the frame offset/4
 676          * attached to the node
 677          */
 678         maxslot = -1;
 679         pred_sp = be_get_IncSP_pred(irn);
 680         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 681                 int offset;
 682                 int loadslot;
 683                 const arch_register_t *sreg, *dreg;
 684
 685                 /* it has to be a Load */
 686                 if (!is_ia32_Load(node)) {
 687                         if (be_is_Copy(node)) {
 688                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 689                                         /* not a GP copy, ignore */
 690                                         continue;
 691                                 }
 692                                 dreg = arch_get_irn_register(node);
 693                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 694                                 if (regmask & copymask & (1 << sreg->index)) {
 695                                         break;
 696                                 }
 697                                 if (regmask & copymask & (1 << dreg->index)) {
 698                                         break;
 699                                 }
 700                                 /* we CAN skip Copies if neither the destination nor the source
 701                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 702                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 703                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 704                                 continue;
 705                         }
 706                         break;
 707                 }
 708
 709                 /* we can handle only GP loads */
 710                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 711                         continue;
 712
 713                 /* it has to use our predecessor sp value */
 714                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 715                         /* it would be ok if this load does not use a Pop result,
 716                          * but we do not check this */
 717                         break;
 718                 }
 719
 720                 /* should have NO index */
 721                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 722                         break;
 723
 724                 offset = get_ia32_am_offs_int(node);
 725                 /* we should NEVER access uninitialized stack BELOW the current SP */
 726                 assert(offset >= 0);
 727
 728                 /* storing at half-slots is bad */
 729                 if ((offset & 3) != 0)
 730                         break;
 731
 732                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 733                         continue;
 734                 /* ignore those outside the possible windows */
 735                 if (offset > inc_ofs - 4)
 736                         continue;
 737                 loadslot = offset >> 2;
 738
 739                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 740                 if (loads[loadslot] != NULL)
 741                         break;
 742
 743                 dreg = arch_irn_get_register(node, pn_ia32_Load_res);
 744                 if (regmask & (1 << dreg->index)) {
 745                         /* this register is already used */
 746                         break;
 747                 }
 748                 regmask |= 1 << dreg->index;
 749
 750                 loads[loadslot] = node;
 751                 if (loadslot > maxslot)
 752                         maxslot = loadslot;
 753         }
 754
 755         if (maxslot < 0)
 756                 return;
 757
 758         /* find the first slot */
 759         for (i = maxslot; i >= 0; --i) {
 760                 ir_node *load = loads[i];
 761
 762                 if (load == NULL)
 763                         break;
 764         }
 765
 766         ofs = inc_ofs - (maxslot + 1) * 4;
 767         inc_ofs = (i+1) * 4;
 768
 769         /* create a new IncSP if needed */
 770         block = get_nodes_block(irn);
 771         irg   = cg->irg;
 772         if (inc_ofs > 0) {
 773                 pred_sp = be_new_IncSP(esp, irg, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 774                 sched_add_before(irn, pred_sp);
 775         }
 776
 777         /* walk through the Loads and create Pops for them */
 778         for (++i; i <= maxslot; ++i) {
 779                 ir_node *load = loads[i];
 780                 ir_node *mem, *pop;
 781                 const ir_edge_t *edge, *tmp;
 782                 const arch_register_t *reg;
 783
 784                 mem = get_irn_n(load, n_ia32_mem);
 785                 reg = arch_irn_get_register(load, pn_ia32_Load_res);
 786
 787                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 788                 arch_irn_set_register(pop, pn_ia32_Load_res, reg);
 789
 790                 copy_mark(load, pop);
 791
 792                 /* create stackpointer Proj */
 793                 pred_sp = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 794                 arch_set_irn_register(pred_sp, esp);
 795
 796                 sched_add_before(irn, pop);
 797
 798                 /* rewire now */
 799                 foreach_out_edge_safe(load, edge, tmp) {
 800                         ir_node *proj = get_edge_src_irn(edge);
 801
 802                         set_Proj_pred(proj, pop);
 803                 }
 804
 805                 /* we can remove the Load now */
 806                 sched_remove(load);
 807                 kill_node(load);
 808         }
 809
 810         be_set_IncSP_offset(irn, -ofs);
 811         be_set_IncSP_pred(irn, pred_sp);
 812 }
 813
 814
 815 /**
 816  * Find a free GP register if possible, else return NULL.
 817  */
 818 static const arch_register_t *get_free_gp_reg(void)
 819 {
 820         int i;
 821
 822         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 823                 const arch_register_t *reg = &ia32_gp_regs[i];
 824                 if(arch_register_type_is(reg, ignore))
 825                         continue;
 826
 827                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 828                         return &ia32_gp_regs[i];
 829         }
 830
 831         return NULL;
 832 }
 833
 834 /**
 835  * Creates a Pop instruction before the given schedule point.
 836  *
 837  * @param dbgi        debug info
 838  * @param irg         the graph
 839  * @param block       the block
 840  * @param stack       the previous stack value
 841  * @param schedpoint  the new node is added before this node
 842  * @param reg         the register to pop
 843  *
 844  * @return the new stack value
 845  */
 846 static ir_node *create_pop(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 847                            ir_node *stack, ir_node *schedpoint,
 848                            const arch_register_t *reg)
 849 {
 850         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 851         ir_node *pop;
 852         ir_node *keep;
 853         ir_node *val;
 854         ir_node *in[1];
 855
 856         pop   = new_bd_ia32_Pop(dbgi, block, new_NoMem(), stack);
 857
 858         stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 859         arch_set_irn_register(stack, esp);
 860         val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 861         arch_set_irn_register(val, reg);
 862
 863         sched_add_before(schedpoint, pop);
 864
 865         in[0] = val;
 866         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 867         sched_add_before(schedpoint, keep);
 868
 869         return stack;
 870 }
 871
 872 /**
 873  * Creates a Push instruction before the given schedule point.
 874  *
 875  * @param dbgi        debug info
 876  * @param irg         the graph
 877  * @param block       the block
 878  * @param stack       the previous stack value
 879  * @param schedpoint  the new node is added before this node
 880  * @param reg         the register to pop
 881  *
 882  * @return the new stack value
 883  */
 884 static ir_node *create_push(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 885                             ir_node *stack, ir_node *schedpoint)
 886 {
 887         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 888
 889         ir_node *val   = ia32_new_Unknown_gp(cg);
 890         ir_node *noreg = ia32_new_NoReg_gp(cg);
 891         ir_node *nomem = get_irg_no_mem(irg);
 892         ir_node *push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, nomem, val, stack);
 893         sched_add_before(schedpoint, push);
 894
 895         stack = new_r_Proj(irg, block, push, mode_Iu, pn_ia32_Push_stack);
 896         arch_set_irn_register(stack, esp);
 897
 898         return stack;
 899 }
 900
 901 /**
 902  * Optimize an IncSp by replacing it with Push/Pop.
 903  */
 904 static void peephole_be_IncSP(ir_node *node)
 905 {
 906         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 907         const arch_register_t *reg;
 908         ir_graph              *irg = current_ir_graph;
 909         dbg_info              *dbgi;
 910         ir_node               *block;
 911         ir_node               *stack;
 912         int                    offset;
 913
 914         /* first optimize incsp->incsp combinations */
 915         node = be_peephole_IncSP_IncSP(node);
 916
 917         /* transform IncSP->Store combinations to Push where possible */
 918         peephole_IncSP_Store_to_push(node);
 919
 920         /* transform Load->IncSP combinations to Pop where possible */
 921         peephole_Load_IncSP_to_pop(node);
 922
 923         if (arch_get_irn_register(node) != esp)
 924                 return;
 925
 926         /* replace IncSP -4 by Pop freereg when possible */
 927         offset = be_get_IncSP_offset(node);
 928         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 929             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 930             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 931             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 932                 return;
 933
 934         if (offset < 0) {
 935                 /* we need a free register for pop */
 936                 reg = get_free_gp_reg();
 937                 if (reg == NULL)
 938                         return;
 939
 940                 dbgi  = get_irn_dbg_info(node);
 941                 block = get_nodes_block(node);
 942                 stack = be_get_IncSP_pred(node);
 943
 944                 stack = create_pop(dbgi, irg, block, stack, node, reg);
 945
 946                 if (offset == -8) {
 947                         stack = create_pop(dbgi, irg, block, stack, node, reg);
 948                 }
 949         } else {
 950                 dbgi  = get_irn_dbg_info(node);
 951                 block = get_nodes_block(node);
 952                 stack = be_get_IncSP_pred(node);
 953                 stack = create_push(dbgi, irg, block, stack, node);
 954
 955                 if (offset == +8) {
 956                         stack = create_push(dbgi, irg, block, stack, node);
 957                 }
 958         }
 959
 960         be_peephole_exchange(node, stack);
 961 }
 962
 963 /**
 964  * Peephole optimisation for ia32_Const's
 965  */
 966 static void peephole_ia32_Const(ir_node *node)
 967 {
 968         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 969         const arch_register_t       *reg;
 970         ir_node                     *block;
 971         dbg_info                    *dbgi;
 972         ir_node                     *produceval;
 973         ir_node                     *xor;
 974         ir_node                     *noreg;
 975
 976         /* try to transform a mov 0, reg to xor reg reg */
 977         if (attr->offset != 0 || attr->symconst != NULL)
 978                 return;
 979         if (ia32_cg_config.use_mov_0)
 980                 return;
 981         /* xor destroys the flags, so no-one must be using them */
 982         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 983                 return;
 984
 985         reg = arch_get_irn_register(node);
 986         assert(be_peephole_get_reg_value(reg) == NULL);
 987
 988         /* create xor(produceval, produceval) */
 989         block      = get_nodes_block(node);
 990         dbgi       = get_irn_dbg_info(node);
 991         produceval = new_bd_ia32_ProduceVal(dbgi, block);
 992         arch_set_irn_register(produceval, reg);
 993
 994         noreg = ia32_new_NoReg_gp(cg);
 995         xor   = new_bd_ia32_Xor(dbgi, block, noreg, noreg, new_NoMem(), produceval,
 996                         produceval);
 997         arch_set_irn_register(xor, reg);
 998
 999         sched_add_before(node, produceval);
1000         sched_add_before(node, xor);
1001
1002         copy_mark(node, xor);
1003         be_peephole_exchange(node, xor);
1004 }
1005
1006 static inline int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
1007 {
1008         return node == cg->noreg_gp;
1009 }
1010
1011 static ir_node *create_immediate_from_int(int val)
1012 {
1013         ir_graph *irg         = current_ir_graph;
1014         ir_node  *start_block = get_irg_start_block(irg);
1015         ir_node  *immediate   = new_bd_ia32_Immediate(NULL, start_block, NULL, 0,
1016                         val);
1017         arch_set_irn_register(immediate, &ia32_gp_regs[REG_GP_NOREG]);
1018
1019         return immediate;
1020 }
1021
1022 static ir_node *create_immediate_from_am(const ir_node *node)
1023 {
1024         ir_node   *block   = get_nodes_block(node);
1025         int        offset  = get_ia32_am_offs_int(node);
1026         int        sc_sign = is_ia32_am_sc_sign(node);
1027         ir_entity *entity  = get_ia32_am_sc(node);
1028         ir_node   *res;
1029
1030         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, offset);
1031         arch_set_irn_register(res, &ia32_gp_regs[REG_GP_NOREG]);
1032         return res;
1033 }
1034
1035 static int is_am_one(const ir_node *node)
1036 {
1037         int        offset  = get_ia32_am_offs_int(node);
1038         ir_entity *entity  = get_ia32_am_sc(node);
1039
1040         return offset == 1 && entity == NULL;
1041 }
1042
1043 static int is_am_minus_one(const ir_node *node)
1044 {
1045         int        offset  = get_ia32_am_offs_int(node);
1046         ir_entity *entity  = get_ia32_am_sc(node);
1047
1048         return offset == -1 && entity == NULL;
1049 }
1050
1051 /**
1052  * Transforms a LEA into an Add or SHL if possible.
1053  */
1054 static void peephole_ia32_Lea(ir_node *node)
1055 {
1056         ir_node               *base;
1057         ir_node               *index;
1058         const arch_register_t *base_reg;
1059         const arch_register_t *index_reg;
1060         const arch_register_t *out_reg;
1061         int                    scale;
1062         int                    has_immediates;
1063         ir_node               *op1;
1064         ir_node               *op2;
1065         dbg_info              *dbgi;
1066         ir_node               *block;
1067         ir_node               *res;
1068         ir_node               *noreg;
1069         ir_node               *nomem;
1070
1071         assert(is_ia32_Lea(node));
1072
1073         /* we can only do this if are allowed to globber the flags */
1074         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
1075                 return;
1076
1077         base  = get_irn_n(node, n_ia32_Lea_base);
1078         index = get_irn_n(node, n_ia32_Lea_index);
1079
1080         if(is_noreg(cg, base)) {
1081                 base     = NULL;
1082                 base_reg = NULL;
1083         } else {
1084                 base_reg = arch_get_irn_register(base);
1085         }
1086         if(is_noreg(cg, index)) {
1087                 index     = NULL;
1088                 index_reg = NULL;
1089         } else {
1090                 index_reg = arch_get_irn_register(index);
1091         }
1092
1093         if(base == NULL && index == NULL) {
1094                 /* we shouldn't construct these in the first place... */
1095 #ifdef DEBUG_libfirm
1096                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1097 #endif
1098                 return;
1099         }
1100
1101         out_reg = arch_get_irn_register(node);
1102         scale   = get_ia32_am_scale(node);
1103         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1104         /* check if we have immediates values (frame entities should already be
1105          * expressed in the offsets) */
1106         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1107                 has_immediates = 1;
1108         } else {
1109                 has_immediates = 0;
1110         }
1111
1112         /* we can transform leas where the out register is the same as either the
1113          * base or index register back to an Add or Shl */
1114         if(out_reg == base_reg) {
1115                 if(index == NULL) {
1116 #ifdef DEBUG_libfirm
1117                         if(!has_immediates) {
1118                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1119                                            "just a copy\n");
1120                         }
1121 #endif
1122                         op1 = base;
1123                         goto make_add_immediate;
1124                 }
1125                 if(scale == 0 && !has_immediates) {
1126                         op1 = base;
1127                         op2 = index;
1128                         goto make_add;
1129                 }
1130                 /* can't create an add */
1131                 return;
1132         } else if(out_reg == index_reg) {
1133                 if(base == NULL) {
1134                         if(has_immediates && scale == 0) {
1135                                 op1 = index;
1136                                 goto make_add_immediate;
1137                         } else if(!has_immediates && scale > 0) {
1138                                 op1 = index;
1139                                 op2 = create_immediate_from_int(scale);
1140                                 goto make_shl;
1141                         } else if(!has_immediates) {
1142 #ifdef DEBUG_libfirm
1143                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1144                                            "just a copy\n");
1145 #endif
1146                         }
1147                 } else if(scale == 0 && !has_immediates) {
1148                         op1 = index;
1149                         op2 = base;
1150                         goto make_add;
1151                 }
1152                 /* can't create an add */
1153                 return;
1154         } else {
1155                 /* can't create an add */
1156                 return;
1157         }
1158
1159 make_add_immediate:
1160         if(ia32_cg_config.use_incdec) {
1161                 if(is_am_one(node)) {
1162                         dbgi  = get_irn_dbg_info(node);
1163                         block = get_nodes_block(node);
1164                         res   = new_bd_ia32_Inc(dbgi, block, op1);
1165                         arch_set_irn_register(res, out_reg);
1166                         goto exchange;
1167                 }
1168                 if(is_am_minus_one(node)) {
1169                         dbgi  = get_irn_dbg_info(node);
1170                         block = get_nodes_block(node);
1171                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1172                         arch_set_irn_register(res, out_reg);
1173                         goto exchange;
1174                 }
1175         }
1176         op2 = create_immediate_from_am(node);
1177
1178 make_add:
1179         dbgi  = get_irn_dbg_info(node);
1180         block = get_nodes_block(node);
1181         noreg = ia32_new_NoReg_gp(cg);
1182         nomem = new_NoMem();
1183         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1184         arch_set_irn_register(res, out_reg);
1185         set_ia32_commutative(res);
1186         goto exchange;
1187
1188 make_shl:
1189         dbgi  = get_irn_dbg_info(node);
1190         block = get_nodes_block(node);
1191         noreg = ia32_new_NoReg_gp(cg);
1192         nomem = new_NoMem();
1193         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1194         arch_set_irn_register(res, out_reg);
1195         goto exchange;
1196
1197 exchange:
1198         SET_IA32_ORIG_NODE(res, node);
1199
1200         /* add new ADD/SHL to schedule */
1201         DBG_OPT_LEA2ADD(node, res);
1202
1203         /* exchange the Add and the LEA */
1204         sched_add_before(node, res);
1205         copy_mark(node, res);
1206         be_peephole_exchange(node, res);
1207 }
1208
1209 /**
1210  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1211  */
1212 static void peephole_ia32_Imul_split(ir_node *imul)
1213 {
1214         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1215         const arch_register_t *reg;
1216         ir_node               *res;
1217
1218         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1219                 /* no memory, imm form ignore */
1220                 return;
1221         }
1222         /* we need a free register */
1223         reg = get_free_gp_reg();
1224         if (reg == NULL)
1225                 return;
1226
1227         /* fine, we can rebuild it */
1228         res = turn_back_am(imul);
1229         arch_set_irn_register(res, reg);
1230 }
1231
1232 /**
1233  * Replace xorps r,r and xorpd r,r by pxor r,r
1234  */
1235 static void peephole_ia32_xZero(ir_node *xor) {
1236         set_irn_op(xor, op_ia32_xPzero);
1237 }
1238
1239 /**
1240  * Register a peephole optimisation function.
1241  */
1242 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
1243         assert(op->ops.generic == NULL);
1244         op->ops.generic = (op_func)func;
1245 }
1246
1247 /* Perform peephole-optimizations. */
1248 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
1249 {
1250         cg = new_cg;
1251
1252         /* register peephole optimisations */
1253         clear_irp_opcodes_generic_func();
1254         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1255         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1256         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1257         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1258         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1259         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1260         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1261         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1262         if (! ia32_cg_config.use_imul_mem_imm32)
1263                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1264         if (ia32_cg_config.use_pxor)
1265                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1266
1267         be_peephole_opt(cg->birg);
1268 }
1269
1270 /**
1271  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1272  * all it's Projs are removed as well.
1273  * @param irn  The irn to be removed from schedule
1274  */
1275 static inline void try_kill(ir_node *node)
1276 {
1277         if(get_irn_mode(node) == mode_T) {
1278                 const ir_edge_t *edge, *next;
1279                 foreach_out_edge_safe(node, edge, next) {
1280                         ir_node *proj = get_edge_src_irn(edge);
1281                         try_kill(proj);
1282                 }
1283         }
1284
1285         if(get_irn_n_edges(node) != 0)
1286                 return;
1287
1288         if (sched_is_scheduled(node)) {
1289                 sched_remove(node);
1290         }
1291
1292         kill_node(node);
1293 }
1294
1295 static void optimize_conv_store(ir_node *node)
1296 {
1297         ir_node *pred;
1298         ir_node *pred_proj;
1299         ir_mode *conv_mode;
1300         ir_mode *store_mode;
1301
1302         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1303                 return;
1304
1305         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1306         pred_proj = get_irn_n(node, n_ia32_Store_val);
1307         if(is_Proj(pred_proj)) {
1308                 pred = get_Proj_pred(pred_proj);
1309         } else {
1310                 pred = pred_proj;
1311         }
1312         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1313                 return;
1314         if(get_ia32_op_type(pred) != ia32_Normal)
1315                 return;
1316
1317         /* the store only stores the lower bits, so we only need the conv
1318          * it it shrinks the mode */
1319         conv_mode  = get_ia32_ls_mode(pred);
1320         store_mode = get_ia32_ls_mode(node);
1321         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1322                 return;
1323
1324         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1325         if(get_irn_n_edges(pred_proj) == 0) {
1326                 kill_node(pred_proj);
1327                 if(pred != pred_proj)
1328                         kill_node(pred);
1329         }
1330 }
1331
1332 static void optimize_load_conv(ir_node *node)
1333 {
1334         ir_node *pred, *predpred;
1335         ir_mode *load_mode;
1336         ir_mode *conv_mode;
1337
1338         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1339                 return;
1340
1341         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1342         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1343         if(!is_Proj(pred))
1344                 return;
1345
1346         predpred = get_Proj_pred(pred);
1347         if(!is_ia32_Load(predpred))
1348                 return;
1349
1350         /* the load is sign extending the upper bits, so we only need the conv
1351          * if it shrinks the mode */
1352         load_mode = get_ia32_ls_mode(predpred);
1353         conv_mode = get_ia32_ls_mode(node);
1354         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1355                 return;
1356
1357         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1358                 /* change the load if it has only 1 user */
1359                 if(get_irn_n_edges(pred) == 1) {
1360                         ir_mode *newmode;
1361                         if(get_mode_sign(conv_mode)) {
1362                                 newmode = find_signed_mode(load_mode);
1363                         } else {
1364                                 newmode = find_unsigned_mode(load_mode);
1365                         }
1366                         assert(newmode != NULL);
1367                         set_ia32_ls_mode(predpred, newmode);
1368                 } else {
1369                         /* otherwise we have to keep the conv */
1370                         return;
1371                 }
1372         }
1373
1374         /* kill the conv */
1375         exchange(node, pred);
1376 }
1377
1378 static void optimize_conv_conv(ir_node *node)
1379 {
1380         ir_node *pred_proj, *pred, *result_conv;
1381         ir_mode *pred_mode, *conv_mode;
1382         int      conv_mode_bits;
1383         int      pred_mode_bits;
1384
1385         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1386                 return;
1387
1388         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1389         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1390         if(is_Proj(pred_proj))
1391                 pred = get_Proj_pred(pred_proj);
1392         else
1393                 pred = pred_proj;
1394
1395         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1396                 return;
1397
1398         /* we know that after a conv, the upper bits are sign extended
1399          * so we only need the 2nd conv if it shrinks the mode */
1400         conv_mode      = get_ia32_ls_mode(node);
1401         conv_mode_bits = get_mode_size_bits(conv_mode);
1402         pred_mode      = get_ia32_ls_mode(pred);
1403         pred_mode_bits = get_mode_size_bits(pred_mode);
1404
1405         if(conv_mode_bits == pred_mode_bits
1406                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1407                 result_conv = pred_proj;
1408         } else if(conv_mode_bits <= pred_mode_bits) {
1409                 /* if 2nd conv is smaller then first conv, then we can always take the
1410                  * 2nd conv */
1411                 if(get_irn_n_edges(pred_proj) == 1) {
1412                         result_conv = pred_proj;
1413                         set_ia32_ls_mode(pred, conv_mode);
1414
1415                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1416                         if (get_mode_size_bits(conv_mode) == 8) {
1417                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1418                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1419                         }
1420                 } else {
1421                         /* we don't want to end up with 2 loads, so we better do nothing */
1422                         if(get_irn_mode(pred) == mode_T) {
1423                                 return;
1424                         }
1425
1426                         result_conv = exact_copy(pred);
1427                         set_ia32_ls_mode(result_conv, conv_mode);
1428
1429                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1430                         if (get_mode_size_bits(conv_mode) == 8) {
1431                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1432                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1433                         }
1434                 }
1435         } else {
1436                 /* if both convs have the same sign, then we can take the smaller one */
1437                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1438                         result_conv = pred_proj;
1439                 } else {
1440                         /* no optimisation possible if smaller conv is sign-extend */
1441                         if(mode_is_signed(pred_mode)) {
1442                                 return;
1443                         }
1444                         /* we can take the smaller conv if it is unsigned */
1445                         result_conv = pred_proj;
1446                 }
1447         }
1448
1449         /* Some user (like Phis) won't be happy if we change the mode. */
1450         set_irn_mode(result_conv, get_irn_mode(node));
1451
1452         /* kill the conv */
1453         exchange(node, result_conv);
1454
1455         if(get_irn_n_edges(pred_proj) == 0) {
1456                 kill_node(pred_proj);
1457                 if(pred != pred_proj)
1458                         kill_node(pred);
1459         }
1460         optimize_conv_conv(result_conv);
1461 }
1462
1463 static void optimize_node(ir_node *node, void *env)
1464 {
1465         (void) env;
1466
1467         optimize_load_conv(node);
1468         optimize_conv_store(node);
1469         optimize_conv_conv(node);
1470 }
1471
1472 /**
1473  * Performs conv and address mode optimization.
1474  */
1475 void ia32_optimize_graph(ia32_code_gen_t *cg)
1476 {
1477         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1478
1479         if (cg->dump)
1480                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1481 }
1482
1483 void ia32_init_optimize(void)
1484 {
1485         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1486 }