nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode.h"
  29 #include "irprog_t.h"
  30 #include "ircons.h"
  31 #include "irtools.h"
  32 #include "firm_types.h"
  33 #include "iredges.h"
  34 #include "tv.h"
  35 #include "irgmod.h"
  36 #include "irgwalk.h"
  37 #include "heights.h"
  38 #include "irbitset.h"
  39 #include "irprintf.h"
  40 #include "irdump.h"
  41 #include "error.h"
  42
  43 #include "be_t.h"
  44 #include "beabi.h"
  45 #include "benode.h"
  46 #include "besched.h"
  47 #include "bepeephole.h"
  48
  49 #include "ia32_new_nodes.h"
  50 #include "ia32_optimize.h"
  51 #include "bearch_ia32_t.h"
  52 #include "gen_ia32_regalloc_if.h"
  53 #include "ia32_common_transform.h"
  54 #include "ia32_transform.h"
  55 #include "ia32_dbg_stat.h"
  56 #include "ia32_architecture.h"
  57
  58 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  59
  60 static void copy_mark(const ir_node *old, ir_node *newn)
  61 {
  62         if (is_ia32_is_reload(old))
  63                 set_ia32_is_reload(newn);
  64         if (is_ia32_is_spill(old))
  65                 set_ia32_is_spill(newn);
  66         if (is_ia32_is_remat(old))
  67                 set_ia32_is_remat(newn);
  68 }
  69
  70 typedef enum produces_flag_t {
  71         produces_no_flag,
  72         produces_flag_zero,
  73         produces_flag_carry
  74 } produces_flag_t;
  75
  76 /**
  77  * Return which usable flag the given node produces
  78  *
  79  * @param node  the node to check
  80  * @param pn    the projection number of the used result
  81  */
  82 static produces_flag_t produces_test_flag(ir_node *node, int pn)
  83 {
  84         ir_node                     *count;
  85         const ia32_immediate_attr_t *imm_attr;
  86
  87         if (!is_ia32_irn(node))
  88                 return produces_no_flag;
  89
  90         switch (get_ia32_irn_opcode(node)) {
  91                 case iro_ia32_Add:
  92                 case iro_ia32_Adc:
  93                 case iro_ia32_And:
  94                 case iro_ia32_Or:
  95                 case iro_ia32_Xor:
  96                 case iro_ia32_Sub:
  97                 case iro_ia32_Sbb:
  98                 case iro_ia32_Neg:
  99                 case iro_ia32_Inc:
 100                 case iro_ia32_Dec:
 101                         break;
 102
 103                 case iro_ia32_ShlD:
 104                 case iro_ia32_ShrD:
 105                         assert((int)n_ia32_ShlD_count == (int)n_ia32_ShrD_count);
 106                         count = get_irn_n(node, n_ia32_ShlD_count);
 107                         goto check_shift_amount;
 108
 109                 case iro_ia32_Shl:
 110                 case iro_ia32_Shr:
 111                 case iro_ia32_Sar:
 112                         assert((int)n_ia32_Shl_count == (int)n_ia32_Shr_count
 113                                         && (int)n_ia32_Shl_count == (int)n_ia32_Sar_count);
 114                         count = get_irn_n(node, n_ia32_Shl_count);
 115 check_shift_amount:
 116                         /* when shift count is zero the flags are not affected, so we can only
 117                          * do this for constants != 0 */
 118                         if (!is_ia32_Immediate(count))
 119                                 return produces_no_flag;
 120
 121                         imm_attr = get_ia32_immediate_attr_const(count);
 122                         if (imm_attr->symconst != NULL)
 123                                 return produces_no_flag;
 124                         if ((imm_attr->offset & 0x1f) == 0)
 125                                 return produces_no_flag;
 126                         break;
 127
 128                 case iro_ia32_Mul:
 129                         return pn == pn_ia32_Mul_res_high ?
 130                                 produces_flag_carry : produces_no_flag;
 131
 132                 default:
 133                         return produces_no_flag;
 134         }
 135
 136         return pn == pn_ia32_res ?
 137                 produces_flag_zero : produces_no_flag;
 138 }
 139
 140 /**
 141  * Replace Cmp(x, 0) by a Test(x, x)
 142  */
 143 static void peephole_ia32_Cmp(ir_node *const node)
 144 {
 145         ir_node                     *right;
 146         ir_graph                    *irg;
 147         ia32_immediate_attr_t const *imm;
 148         dbg_info                    *dbgi;
 149         ir_node                     *block;
 150         ir_node                     *noreg;
 151         ir_node                     *nomem;
 152         ir_node                     *op;
 153         ia32_attr_t           const *attr;
 154         int                          ins_permuted;
 155         ir_node                     *test;
 156         arch_register_t       const *reg;
 157         ir_edge_t             const *edge;
 158         ir_edge_t             const *tmp;
 159
 160         if (get_ia32_op_type(node) != ia32_Normal)
 161                 return;
 162
 163         right = get_irn_n(node, n_ia32_Cmp_right);
 164         if (!is_ia32_Immediate(right))
 165                 return;
 166
 167         imm = get_ia32_immediate_attr_const(right);
 168         if (imm->symconst != NULL || imm->offset != 0)
 169                 return;
 170
 171         dbgi         = get_irn_dbg_info(node);
 172         irg          = get_irn_irg(node);
 173         block        = get_nodes_block(node);
 174         noreg        = ia32_new_NoReg_gp(irg);
 175         nomem        = get_irg_no_mem(current_ir_graph);
 176         op           = get_irn_n(node, n_ia32_Cmp_left);
 177         attr         = get_ia32_attr(node);
 178         ins_permuted = attr->data.ins_permuted;
 179
 180         if (is_ia32_Cmp(node)) {
 181                 test = new_bd_ia32_Test(dbgi, block, noreg, noreg, nomem,
 182                                         op, op, ins_permuted);
 183         } else {
 184                 test = new_bd_ia32_Test8Bit(dbgi, block, noreg, noreg, nomem,
 185                                             op, op, ins_permuted);
 186         }
 187         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 188
 189         reg = arch_get_irn_register_out(node, pn_ia32_Cmp_eflags);
 190         arch_set_irn_register_out(test, pn_ia32_Test_eflags, reg);
 191
 192         foreach_out_edge_safe(node, edge, tmp) {
 193                 ir_node *const user = get_edge_src_irn(edge);
 194
 195                 if (is_Proj(user))
 196                         exchange(user, test);
 197         }
 198
 199         sched_add_before(node, test);
 200         copy_mark(node, test);
 201         be_peephole_exchange(node, test);
 202 }
 203
 204 /**
 205  * Peephole optimization for Test instructions.
 206  * - Remove the Test, if an appropriate flag was produced which is still live
 207  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 208  */
 209 static void peephole_ia32_Test(ir_node *node)
 210 {
 211         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 212         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 213
 214         assert((int)n_ia32_Test_left == (int)n_ia32_Test8Bit_left
 215                         && (int)n_ia32_Test_right == (int)n_ia32_Test8Bit_right);
 216
 217         if (left == right) { /* we need a test for 0 */
 218                 ir_node         *block = get_nodes_block(node);
 219                 int              pn    = pn_ia32_res;
 220                 ir_node         *op    = left;
 221                 ir_node         *flags_proj;
 222                 ir_mode         *flags_mode;
 223                 ir_mode         *op_mode;
 224                 ir_node         *schedpoint;
 225                 const ir_edge_t *edge;
 226
 227                 if (get_nodes_block(left) != block)
 228                         return;
 229
 230                 if (is_Proj(op)) {
 231                         pn = get_Proj_proj(op);
 232                         op = get_Proj_pred(op);
 233                 }
 234
 235                 /* walk schedule up and abort when we find left or some other node
 236                  * destroys the flags */
 237                 schedpoint = node;
 238                 for (;;) {
 239                         schedpoint = sched_prev(schedpoint);
 240                         if (schedpoint == op)
 241                                 break;
 242                         if (arch_irn_is(schedpoint, modify_flags))
 243                                 return;
 244                         if (schedpoint == block)
 245                                 panic("couldn't find left");
 246                 }
 247
 248                 /* make sure only Lg/Eq tests are used */
 249                 foreach_out_edge(node, edge) {
 250                         ir_node              *user = get_edge_src_irn(edge);
 251                         ia32_condition_code_t cc  = get_ia32_condcode(user);
 252
 253                         if (cc != ia32_cc_equal && cc != ia32_cc_not_equal) {
 254                                 return;
 255                         }
 256                 }
 257
 258                 switch (produces_test_flag(op, pn)) {
 259                         case produces_flag_zero:
 260                                 break;
 261
 262                         case produces_flag_carry:
 263                                 foreach_out_edge(node, edge) {
 264                                         ir_node              *user = get_edge_src_irn(edge);
 265                                         ia32_condition_code_t cc   = get_ia32_condcode(user);
 266
 267                                         switch (cc) {
 268                                         case ia32_cc_equal:     cc = ia32_cc_above_equal; break; /* CF = 0 */
 269                                         case ia32_cc_not_equal: cc = ia32_cc_below;       break; /* CF = 1 */
 270                                         default: panic("unexpected pn");
 271                                         }
 272                                         set_ia32_condcode(user, cc);
 273                                 }
 274                                 break;
 275
 276                         default:
 277                                 return;
 278                 }
 279
 280                 op_mode = get_ia32_ls_mode(op);
 281                 if (op_mode == NULL)
 282                         op_mode = get_irn_mode(op);
 283
 284                 /* Make sure we operate on the same bit size */
 285                 if (get_mode_size_bits(op_mode) != get_mode_size_bits(get_ia32_ls_mode(node)))
 286                         return;
 287
 288                 if (get_irn_mode(op) != mode_T) {
 289                         set_irn_mode(op, mode_T);
 290
 291                         /* If there are other users, reroute them to result proj */
 292                         if (get_irn_n_edges(op) != 2) {
 293                                 ir_node *res = new_r_Proj(op, mode_Iu, pn_ia32_res);
 294
 295                                 edges_reroute(op, res);
 296                                 /* Reattach the result proj to left */
 297                                 set_Proj_pred(res, op);
 298                         }
 299                 } else {
 300                         if (get_irn_n_edges(left) == 2)
 301                                 kill_node(left);
 302                 }
 303
 304                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 305                 flags_proj = new_r_Proj(op, flags_mode, pn_ia32_flags);
 306                 arch_set_irn_register(flags_proj, &ia32_registers[REG_EFLAGS]);
 307
 308                 assert(get_irn_mode(node) != mode_T);
 309
 310                 be_peephole_exchange(node, flags_proj);
 311         } else if (is_ia32_Immediate(right)) {
 312                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 313                 unsigned                           offset;
 314
 315                 /* A test with a symconst is rather strange, but better safe than sorry */
 316                 if (imm->symconst != NULL)
 317                         return;
 318
 319                 offset = imm->offset;
 320                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 321                         ia32_attr_t *const attr = get_ia32_attr(node);
 322
 323                         if ((offset & 0xFFFFFF00) == 0) {
 324                                 /* attr->am_offs += 0; */
 325                         } else if ((offset & 0xFFFF00FF) == 0) {
 326                                 ir_node *imm_node = ia32_create_Immediate(NULL, 0, offset>>8);
 327                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 328                                 attr->am_offs += 1;
 329                         } else if ((offset & 0xFF00FFFF) == 0) {
 330                                 ir_node *imm_node = ia32_create_Immediate(NULL, 0, offset>>16);
 331                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 332                                 attr->am_offs += 2;
 333                         } else if ((offset & 0x00FFFFFF) == 0) {
 334                                 ir_node *imm_node = ia32_create_Immediate(NULL, 0, offset>>24);
 335                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 336                                 attr->am_offs += 3;
 337                         } else {
 338                                 return;
 339                         }
 340                 } else if (offset < 256) {
 341                         arch_register_t const* const reg = arch_get_irn_register(left);
 342
 343                         if (reg != &ia32_registers[REG_EAX] &&
 344                                         reg != &ia32_registers[REG_EBX] &&
 345                                         reg != &ia32_registers[REG_ECX] &&
 346                                         reg != &ia32_registers[REG_EDX]) {
 347                                 return;
 348                         }
 349                 } else {
 350                         return;
 351                 }
 352
 353                 /* Technically we should build a Test8Bit because of the register
 354                  * constraints, but nobody changes registers at this point anymore. */
 355                 set_ia32_ls_mode(node, mode_Bu);
 356         }
 357 }
 358
 359 /**
 360  * AMD Athlon works faster when RET is not destination of
 361  * conditional jump or directly preceded by other jump instruction.
 362  * Can be avoided by placing a Rep prefix before the return.
 363  */
 364 static void peephole_ia32_Return(ir_node *node)
 365 {
 366         ir_node *irn;
 367
 368         if (!ia32_cg_config.use_pad_return)
 369                 return;
 370
 371         /* check if this return is the first on the block */
 372         sched_foreach_reverse_from(node, irn) {
 373                 switch (get_irn_opcode(irn)) {
 374                 case beo_Return:
 375                         /* the return node itself, ignore */
 376                         continue;
 377                 case iro_Start:
 378                 case beo_Start:
 379                         /* ignore no code generated */
 380                         continue;
 381                 case beo_IncSP:
 382                         /* arg, IncSP 0 nodes might occur, ignore these */
 383                         if (be_get_IncSP_offset(irn) == 0)
 384                                 continue;
 385                         return;
 386                 case iro_Phi:
 387                         continue;
 388                 default:
 389                         return;
 390                 }
 391         }
 392
 393         /* ensure, that the 3 byte return is generated */
 394         be_Return_set_emit_pop(node, 1);
 395 }
 396
 397 /* only optimize up to 48 stores behind IncSPs */
 398 #define MAXPUSH_OPTIMIZE    48
 399
 400 /**
 401  * Tries to create Push's from IncSP, Store combinations.
 402  * The Stores are replaced by Push's, the IncSP is modified
 403  * (possibly into IncSP 0, but not removed).
 404  */
 405 static void peephole_IncSP_Store_to_push(ir_node *irn)
 406 {
 407         int              i;
 408         int              maxslot;
 409         int              inc_ofs;
 410         ir_node         *node;
 411         ir_node         *stores[MAXPUSH_OPTIMIZE];
 412         ir_node         *block;
 413         ir_graph        *irg;
 414         ir_node         *curr_sp;
 415         ir_mode         *spmode;
 416         ir_node         *first_push = NULL;
 417         ir_edge_t const *edge;
 418         ir_edge_t const *next;
 419
 420         memset(stores, 0, sizeof(stores));
 421
 422         assert(be_is_IncSP(irn));
 423
 424         inc_ofs = be_get_IncSP_offset(irn);
 425         if (inc_ofs < 4)
 426                 return;
 427
 428         /*
 429          * We first walk the schedule after the IncSP node as long as we find
 430          * suitable Stores that could be transformed to a Push.
 431          * We save them into the stores array which is sorted by the frame offset/4
 432          * attached to the node
 433          */
 434         maxslot = -1;
 435         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 436                 ir_node *mem;
 437                 int offset;
 438                 int storeslot;
 439
 440                 /* it has to be a Store */
 441                 if (!is_ia32_Store(node))
 442                         break;
 443
 444                 /* it has to use our sp value */
 445                 if (get_irn_n(node, n_ia32_base) != irn)
 446                         continue;
 447                 /* Store has to be attached to NoMem */
 448                 mem = get_irn_n(node, n_ia32_mem);
 449                 if (!is_NoMem(mem))
 450                         continue;
 451
 452                 /* unfortunately we can't support the full AMs possible for push at the
 453                  * moment. TODO: fix this */
 454                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 455                         break;
 456
 457                 offset = get_ia32_am_offs_int(node);
 458                 /* we should NEVER access uninitialized stack BELOW the current SP */
 459                 assert(offset >= 0);
 460
 461                 /* storing at half-slots is bad */
 462                 if ((offset & 3) != 0)
 463                         break;
 464
 465                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 466                         continue;
 467                 storeslot = offset >> 2;
 468
 469                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 470                 if (stores[storeslot] != NULL)
 471                         break;
 472
 473                 stores[storeslot] = node;
 474                 if (storeslot > maxslot)
 475                         maxslot = storeslot;
 476         }
 477
 478         curr_sp = irn;
 479
 480         for (i = -1; i < maxslot; ++i) {
 481                 if (stores[i + 1] == NULL)
 482                         break;
 483         }
 484
 485         /* walk through the Stores and create Pushs for them */
 486         block  = get_nodes_block(irn);
 487         spmode = get_irn_mode(irn);
 488         irg    = get_irn_irg(irn);
 489         for (; i >= 0; --i) {
 490                 const arch_register_t *spreg;
 491                 ir_node *push;
 492                 ir_node *val, *mem, *mem_proj;
 493                 ir_node *store = stores[i];
 494                 ir_node *noreg = ia32_new_NoReg_gp(irg);
 495
 496                 val = get_irn_n(store, n_ia32_unary_op);
 497                 mem = get_irn_n(store, n_ia32_mem);
 498                 spreg = arch_get_irn_register(curr_sp);
 499
 500                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg,
 501                                         mem, val, curr_sp);
 502                 copy_mark(store, push);
 503
 504                 if (first_push == NULL)
 505                         first_push = push;
 506
 507                 sched_add_after(skip_Proj(curr_sp), push);
 508
 509                 /* create stackpointer Proj */
 510                 curr_sp = new_r_Proj(push, spmode, pn_ia32_Push_stack);
 511                 arch_set_irn_register(curr_sp, spreg);
 512
 513                 /* create memory Proj */
 514                 mem_proj = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 515
 516                 /* rewire Store Projs */
 517                 foreach_out_edge_safe(store, edge, next) {
 518                         ir_node *proj = get_edge_src_irn(edge);
 519                         if (!is_Proj(proj))
 520                                 continue;
 521                         switch (get_Proj_proj(proj)) {
 522                         case pn_ia32_Store_M:
 523                                 exchange(proj, mem_proj);
 524                                 break;
 525                         default:
 526                                 panic("unexpected Proj on Store->IncSp");
 527                         }
 528                 }
 529
 530                 /* use the memproj now */
 531                 be_peephole_exchange(store, push);
 532
 533                 inc_ofs -= 4;
 534         }
 535
 536         foreach_out_edge_safe(irn, edge, next) {
 537                 ir_node *const src = get_edge_src_irn(edge);
 538                 int      const pos = get_edge_src_pos(edge);
 539
 540                 if (src == first_push)
 541                         continue;
 542
 543                 set_irn_n(src, pos, curr_sp);
 544         }
 545
 546         be_set_IncSP_offset(irn, inc_ofs);
 547 }
 548
 549 #if 0
 550 /**
 551  * Creates a Push instruction before the given schedule point.
 552  *
 553  * @param dbgi        debug info
 554  * @param block       the block
 555  * @param stack       the previous stack value
 556  * @param schedpoint  the new node is added before this node
 557  * @param reg         the register to pop
 558  *
 559  * @return the new stack value
 560  */
 561 static ir_node *create_push(dbg_info *dbgi, ir_node *block,
 562                             ir_node *stack, ir_node *schedpoint)
 563 {
 564         const arch_register_t *esp = &ia32_registers[REG_ESP];
 565
 566         ir_node *val   = ia32_new_NoReg_gp(cg);
 567         ir_node *noreg = ia32_new_NoReg_gp(cg);
 568         ir_graph *irg  = get_irn_irg(block);
 569         ir_node *nomem = get_irg_no_mem(irg);
 570         ir_node *push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, nomem, val, stack);
 571         sched_add_before(schedpoint, push);
 572
 573         stack = new_r_Proj(push, mode_Iu, pn_ia32_Push_stack);
 574         arch_set_irn_register(stack, esp);
 575
 576         return stack;
 577 }
 578
 579 static void peephole_store_incsp(ir_node *store)
 580 {
 581         dbg_info *dbgi;
 582         ir_node  *node;
 583         ir_node  *block;
 584         ir_node  *noreg;
 585         ir_node  *mem;
 586         ir_node  *push;
 587         ir_node  *val;
 588         ir_node  *base;
 589         ir_node  *index;
 590         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 591         if (!be_is_IncSP(am_base)
 592                         || get_nodes_block(am_base) != get_nodes_block(store))
 593                 return;
 594         mem = get_irn_n(store, n_ia32_Store_mem);
 595         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 596                         || !is_NoMem(mem))
 597                 return;
 598
 599         int incsp_offset = be_get_IncSP_offset(am_base);
 600         if (incsp_offset <= 0)
 601                 return;
 602
 603         /* we have to be at offset 0 */
 604         int my_offset = get_ia32_am_offs_int(store);
 605         if (my_offset != 0) {
 606                 /* TODO here: find out whether there is a store with offset 0 before
 607                  * us and whether we can move it down to our place */
 608                 return;
 609         }
 610         ir_mode *ls_mode = get_ia32_ls_mode(store);
 611         int my_store_size = get_mode_size_bytes(ls_mode);
 612
 613         if (my_offset + my_store_size > incsp_offset)
 614                 return;
 615
 616         /* correctness checking:
 617                 - noone else must write to that stackslot
 618                     (because after translation incsp won't allocate it anymore)
 619         */
 620         sched_foreach_reverse_from(store, node) {
 621                 int i, arity;
 622
 623                 if (node == am_base)
 624                         break;
 625
 626                 /* make sure noone else can use the space on the stack */
 627                 arity = get_irn_arity(node);
 628                 for (i = 0; i < arity; ++i) {
 629                         ir_node *pred = get_irn_n(node, i);
 630                         if (pred != am_base)
 631                                 continue;
 632
 633                         if (i == n_ia32_base &&
 634                                         (get_ia32_op_type(node) == ia32_AddrModeS
 635                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 636                                 int      node_offset  = get_ia32_am_offs_int(node);
 637                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 638                                 int      node_size    = get_mode_size_bytes(node_ls_mode);
 639                                 /* overlapping with our position? abort */
 640                                 if (node_offset < my_offset + my_store_size
 641                                                 && node_offset + node_size >= my_offset)
 642                                         return;
 643                                 /* otherwise it's fine */
 644                                 continue;
 645                         }
 646
 647                         /* strange use of esp: abort */
 648                         return;
 649                 }
 650         }
 651
 652         /* all ok, change to push */
 653         dbgi  = get_irn_dbg_info(store);
 654         block = get_nodes_block(store);
 655         noreg = ia32_new_NoReg_gp(cg);
 656         val   = get_irn_n(store, n_ia32_Store_val);
 657
 658         push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, mem,
 659
 660         create_push(dbgi, current_ir_graph, block, am_base, store);
 661 }
 662 #endif
 663
 664 /**
 665  * Return true if a mode can be stored in the GP register set
 666  */
 667 static inline int mode_needs_gp_reg(ir_mode *mode)
 668 {
 669         if (mode == ia32_mode_fpcw)
 670                 return 0;
 671         if (get_mode_size_bits(mode) > 32)
 672                 return 0;
 673         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 674 }
 675
 676 /**
 677  * Tries to create Pops from Load, IncSP combinations.
 678  * The Loads are replaced by Pops, the IncSP is modified
 679  * (possibly into IncSP 0, but not removed).
 680  */
 681 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 682 {
 683         const arch_register_t *esp = &ia32_registers[REG_ESP];
 684         int      i, maxslot, inc_ofs, ofs;
 685         ir_node  *node, *pred_sp, *block;
 686         ir_node  *loads[MAXPUSH_OPTIMIZE];
 687         unsigned regmask = 0;
 688         unsigned copymask = ~0;
 689
 690         memset(loads, 0, sizeof(loads));
 691         assert(be_is_IncSP(irn));
 692
 693         inc_ofs = -be_get_IncSP_offset(irn);
 694         if (inc_ofs < 4)
 695                 return;
 696
 697         /*
 698          * We first walk the schedule before the IncSP node as long as we find
 699          * suitable Loads that could be transformed to a Pop.
 700          * We save them into the stores array which is sorted by the frame offset/4
 701          * attached to the node
 702          */
 703         maxslot = -1;
 704         pred_sp = be_get_IncSP_pred(irn);
 705         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 706                 int offset;
 707                 int loadslot;
 708                 const arch_register_t *sreg, *dreg;
 709
 710                 /* it has to be a Load */
 711                 if (!is_ia32_Load(node)) {
 712                         if (be_is_Copy(node)) {
 713                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 714                                         /* not a GP copy, ignore */
 715                                         continue;
 716                                 }
 717                                 dreg = arch_get_irn_register(node);
 718                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 719                                 if (regmask & copymask & (1 << sreg->index)) {
 720                                         break;
 721                                 }
 722                                 if (regmask & copymask & (1 << dreg->index)) {
 723                                         break;
 724                                 }
 725                                 /* we CAN skip Copies if neither the destination nor the source
 726                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 727                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 728                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 729                                 continue;
 730                         }
 731                         break;
 732                 }
 733
 734                 /* we can handle only GP loads */
 735                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 736                         continue;
 737
 738                 /* it has to use our predecessor sp value */
 739                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 740                         /* it would be ok if this load does not use a Pop result,
 741                          * but we do not check this */
 742                         break;
 743                 }
 744
 745                 /* should have NO index */
 746                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 747                         break;
 748
 749                 offset = get_ia32_am_offs_int(node);
 750                 /* we should NEVER access uninitialized stack BELOW the current SP */
 751                 assert(offset >= 0);
 752
 753                 /* storing at half-slots is bad */
 754                 if ((offset & 3) != 0)
 755                         break;
 756
 757                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 758                         continue;
 759                 /* ignore those outside the possible windows */
 760                 if (offset > inc_ofs - 4)
 761                         continue;
 762                 loadslot = offset >> 2;
 763
 764                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 765                 if (loads[loadslot] != NULL)
 766                         break;
 767
 768                 dreg = arch_get_irn_register_out(node, pn_ia32_Load_res);
 769                 if (regmask & (1 << dreg->index)) {
 770                         /* this register is already used */
 771                         break;
 772                 }
 773                 regmask |= 1 << dreg->index;
 774
 775                 loads[loadslot] = node;
 776                 if (loadslot > maxslot)
 777                         maxslot = loadslot;
 778         }
 779
 780         if (maxslot < 0)
 781                 return;
 782
 783         /* find the first slot */
 784         for (i = maxslot; i >= 0; --i) {
 785                 ir_node *load = loads[i];
 786
 787                 if (load == NULL)
 788                         break;
 789         }
 790
 791         ofs = inc_ofs - (maxslot + 1) * 4;
 792         inc_ofs = (i+1) * 4;
 793
 794         /* create a new IncSP if needed */
 795         block = get_nodes_block(irn);
 796         if (inc_ofs > 0) {
 797                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 798                 sched_add_before(irn, pred_sp);
 799         }
 800
 801         /* walk through the Loads and create Pops for them */
 802         for (++i; i <= maxslot; ++i) {
 803                 ir_node *load = loads[i];
 804                 ir_node *mem, *pop;
 805                 const ir_edge_t *edge, *tmp;
 806                 const arch_register_t *reg;
 807
 808                 mem = get_irn_n(load, n_ia32_mem);
 809                 reg = arch_get_irn_register_out(load, pn_ia32_Load_res);
 810
 811                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 812                 arch_set_irn_register_out(pop, pn_ia32_Load_res, reg);
 813
 814                 copy_mark(load, pop);
 815
 816                 /* create stackpointer Proj */
 817                 pred_sp = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 818                 arch_set_irn_register(pred_sp, esp);
 819
 820                 sched_add_before(irn, pop);
 821
 822                 /* rewire now */
 823                 foreach_out_edge_safe(load, edge, tmp) {
 824                         ir_node *proj = get_edge_src_irn(edge);
 825
 826                         set_Proj_pred(proj, pop);
 827                 }
 828
 829                 /* we can remove the Load now */
 830                 sched_remove(load);
 831                 kill_node(load);
 832         }
 833
 834         be_set_IncSP_offset(irn, -ofs);
 835         be_set_IncSP_pred(irn, pred_sp);
 836 }
 837
 838
 839 /**
 840  * Find a free GP register if possible, else return NULL.
 841  */
 842 static const arch_register_t *get_free_gp_reg(ir_graph *irg)
 843 {
 844         be_irg_t *birg = be_birg_from_irg(irg);
 845         int i;
 846
 847         for (i = 0; i < N_ia32_gp_REGS; ++i) {
 848                 const arch_register_t *reg = &ia32_reg_classes[CLASS_ia32_gp].regs[i];
 849                 if (!rbitset_is_set(birg->allocatable_regs, reg->global_index))
 850                         continue;
 851
 852                 if (be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 853                         return reg;
 854         }
 855
 856         return NULL;
 857 }
 858
 859 /**
 860  * Creates a Pop instruction before the given schedule point.
 861  *
 862  * @param dbgi        debug info
 863  * @param block       the block
 864  * @param stack       the previous stack value
 865  * @param schedpoint  the new node is added before this node
 866  * @param reg         the register to pop
 867  *
 868  * @return the new stack value
 869  */
 870 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 871                            ir_node *stack, ir_node *schedpoint,
 872                            const arch_register_t *reg)
 873 {
 874         const arch_register_t *esp = &ia32_registers[REG_ESP];
 875         ir_graph *irg = get_irn_irg(block);
 876         ir_node *pop;
 877         ir_node *keep;
 878         ir_node *val;
 879         ir_node *in[1];
 880
 881         pop   = new_bd_ia32_Pop(dbgi, block, get_irg_no_mem(irg), stack);
 882
 883         stack = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 884         arch_set_irn_register(stack, esp);
 885         val   = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_res);
 886         arch_set_irn_register(val, reg);
 887
 888         sched_add_before(schedpoint, pop);
 889
 890         in[0] = val;
 891         keep  = be_new_Keep(block, 1, in);
 892         sched_add_before(schedpoint, keep);
 893
 894         return stack;
 895 }
 896
 897 /**
 898  * Optimize an IncSp by replacing it with Push/Pop.
 899  */
 900 static void peephole_be_IncSP(ir_node *node)
 901 {
 902         const arch_register_t *esp = &ia32_registers[REG_ESP];
 903         const arch_register_t *reg;
 904         dbg_info              *dbgi;
 905         ir_node               *block;
 906         ir_node               *stack;
 907         int                    offset;
 908
 909         /* first optimize incsp->incsp combinations */
 910         node = be_peephole_IncSP_IncSP(node);
 911
 912         /* transform IncSP->Store combinations to Push where possible */
 913         peephole_IncSP_Store_to_push(node);
 914
 915         /* transform Load->IncSP combinations to Pop where possible */
 916         peephole_Load_IncSP_to_pop(node);
 917
 918         if (arch_get_irn_register(node) != esp)
 919                 return;
 920
 921         /* replace IncSP -4 by Pop freereg when possible */
 922         offset = be_get_IncSP_offset(node);
 923         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 924             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 925             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 926             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 927                 return;
 928
 929         if (offset < 0) {
 930                 /* we need a free register for pop */
 931                 reg = get_free_gp_reg(get_irn_irg(node));
 932                 if (reg == NULL)
 933                         return;
 934
 935                 dbgi  = get_irn_dbg_info(node);
 936                 block = get_nodes_block(node);
 937                 stack = be_get_IncSP_pred(node);
 938
 939                 stack = create_pop(dbgi, block, stack, node, reg);
 940
 941                 if (offset == -8) {
 942                         stack = create_pop(dbgi, block, stack, node, reg);
 943                 }
 944         } else {
 945                 dbgi  = get_irn_dbg_info(node);
 946                 block = get_nodes_block(node);
 947                 stack = be_get_IncSP_pred(node);
 948                 stack = new_bd_ia32_PushEax(dbgi, block, stack);
 949                 arch_set_irn_register(stack, esp);
 950                 sched_add_before(node, stack);
 951
 952                 if (offset == +8) {
 953                         stack = new_bd_ia32_PushEax(dbgi, block, stack);
 954                         arch_set_irn_register(stack, esp);
 955                         sched_add_before(node, stack);
 956                 }
 957         }
 958
 959         be_peephole_exchange(node, stack);
 960 }
 961
 962 /**
 963  * Peephole optimisation for ia32_Const's
 964  */
 965 static void peephole_ia32_Const(ir_node *node)
 966 {
 967         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 968         const arch_register_t       *reg;
 969         ir_node                     *block;
 970         dbg_info                    *dbgi;
 971         ir_node                     *xorn;
 972
 973         /* try to transform a mov 0, reg to xor reg reg */
 974         if (attr->offset != 0 || attr->symconst != NULL)
 975                 return;
 976         if (ia32_cg_config.use_mov_0)
 977                 return;
 978         /* xor destroys the flags, so no-one must be using them */
 979         if (be_peephole_get_value(CLASS_ia32_flags, REG_FLAGS_EFLAGS) != NULL)
 980                 return;
 981
 982         reg = arch_get_irn_register(node);
 983         assert(be_peephole_get_reg_value(reg) == NULL);
 984
 985         /* create xor(produceval, produceval) */
 986         block = get_nodes_block(node);
 987         dbgi  = get_irn_dbg_info(node);
 988         xorn  = new_bd_ia32_Xor0(dbgi, block);
 989         arch_set_irn_register(xorn, reg);
 990
 991         sched_add_before(node, xorn);
 992
 993         copy_mark(node, xorn);
 994         be_peephole_exchange(node, xorn);
 995 }
 996
 997 static inline int is_noreg(const ir_node *node)
 998 {
 999         return is_ia32_NoReg_GP(node);
1000 }
1001
1002 ir_node *ia32_immediate_from_long(long val)
1003 {
1004         ir_graph *irg         = current_ir_graph;
1005         ir_node  *start_block = get_irg_start_block(irg);
1006         ir_node  *immediate
1007                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
1008         arch_set_irn_register(immediate, &ia32_registers[REG_GP_NOREG]);
1009
1010         return immediate;
1011 }
1012
1013 static ir_node *create_immediate_from_am(const ir_node *node)
1014 {
1015         ir_node   *block   = get_nodes_block(node);
1016         int        offset  = get_ia32_am_offs_int(node);
1017         int        sc_sign = is_ia32_am_sc_sign(node);
1018         const ia32_attr_t *attr = get_ia32_attr_const(node);
1019         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
1020         ir_entity *entity  = get_ia32_am_sc(node);
1021         ir_node   *res;
1022
1023         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
1024                                     offset);
1025         arch_set_irn_register(res, &ia32_registers[REG_GP_NOREG]);
1026         return res;
1027 }
1028
1029 static int is_am_one(const ir_node *node)
1030 {
1031         int        offset  = get_ia32_am_offs_int(node);
1032         ir_entity *entity  = get_ia32_am_sc(node);
1033
1034         return offset == 1 && entity == NULL;
1035 }
1036
1037 static int is_am_minus_one(const ir_node *node)
1038 {
1039         int        offset  = get_ia32_am_offs_int(node);
1040         ir_entity *entity  = get_ia32_am_sc(node);
1041
1042         return offset == -1 && entity == NULL;
1043 }
1044
1045 /**
1046  * Transforms a LEA into an Add or SHL if possible.
1047  */
1048 static void peephole_ia32_Lea(ir_node *node)
1049 {
1050         ir_graph              *irg;
1051         ir_node               *base;
1052         ir_node               *index;
1053         const arch_register_t *base_reg;
1054         const arch_register_t *index_reg;
1055         const arch_register_t *out_reg;
1056         int                    scale;
1057         int                    has_immediates;
1058         ir_node               *op1;
1059         ir_node               *op2;
1060         dbg_info              *dbgi;
1061         ir_node               *block;
1062         ir_node               *res;
1063         ir_node               *noreg;
1064         ir_node               *nomem;
1065
1066         assert(is_ia32_Lea(node));
1067
1068         /* we can only do this if it is allowed to clobber the flags */
1069         if (be_peephole_get_value(CLASS_ia32_flags, REG_FLAGS_EFLAGS) != NULL)
1070                 return;
1071
1072         base  = get_irn_n(node, n_ia32_Lea_base);
1073         index = get_irn_n(node, n_ia32_Lea_index);
1074
1075         if (is_noreg(base)) {
1076                 base     = NULL;
1077                 base_reg = NULL;
1078         } else {
1079                 base_reg = arch_get_irn_register(base);
1080         }
1081         if (is_noreg(index)) {
1082                 index     = NULL;
1083                 index_reg = NULL;
1084         } else {
1085                 index_reg = arch_get_irn_register(index);
1086         }
1087
1088         if (base == NULL && index == NULL) {
1089                 /* we shouldn't construct these in the first place... */
1090 #ifdef DEBUG_libfirm
1091                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1092 #endif
1093                 return;
1094         }
1095
1096         out_reg = arch_get_irn_register(node);
1097         scale   = get_ia32_am_scale(node);
1098         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1099         /* check if we have immediates values (frame entities should already be
1100          * expressed in the offsets) */
1101         if (get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1102                 has_immediates = 1;
1103         } else {
1104                 has_immediates = 0;
1105         }
1106
1107         /* we can transform leas where the out register is the same as either the
1108          * base or index register back to an Add or Shl */
1109         if (out_reg == base_reg) {
1110                 if (index == NULL) {
1111 #ifdef DEBUG_libfirm
1112                         if (!has_immediates) {
1113                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1114                                            "just a copy\n");
1115                         }
1116 #endif
1117                         op1 = base;
1118                         goto make_add_immediate;
1119                 }
1120                 if (scale == 0 && !has_immediates) {
1121                         op1 = base;
1122                         op2 = index;
1123                         goto make_add;
1124                 }
1125                 /* can't create an add */
1126                 return;
1127         } else if (out_reg == index_reg) {
1128                 if (base == NULL) {
1129                         if (has_immediates && scale == 0) {
1130                                 op1 = index;
1131                                 goto make_add_immediate;
1132                         } else if (!has_immediates && scale > 0) {
1133                                 op1 = index;
1134                                 op2 = ia32_immediate_from_long(scale);
1135                                 goto make_shl;
1136                         } else if (!has_immediates) {
1137 #ifdef DEBUG_libfirm
1138                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1139                                            "just a copy\n");
1140 #endif
1141                         }
1142                 } else if (scale == 0 && !has_immediates) {
1143                         op1 = index;
1144                         op2 = base;
1145                         goto make_add;
1146                 }
1147                 /* can't create an add */
1148                 return;
1149         } else {
1150                 /* can't create an add */
1151                 return;
1152         }
1153
1154 make_add_immediate:
1155         if (ia32_cg_config.use_incdec) {
1156                 if (is_am_one(node)) {
1157                         dbgi  = get_irn_dbg_info(node);
1158                         block = get_nodes_block(node);
1159                         res   = new_bd_ia32_Inc(dbgi, block, op1);
1160                         arch_set_irn_register(res, out_reg);
1161                         goto exchange;
1162                 }
1163                 if (is_am_minus_one(node)) {
1164                         dbgi  = get_irn_dbg_info(node);
1165                         block = get_nodes_block(node);
1166                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1167                         arch_set_irn_register(res, out_reg);
1168                         goto exchange;
1169                 }
1170         }
1171         op2 = create_immediate_from_am(node);
1172
1173 make_add:
1174         dbgi  = get_irn_dbg_info(node);
1175         block = get_nodes_block(node);
1176         irg   = get_irn_irg(node);
1177         noreg = ia32_new_NoReg_gp(irg);
1178         nomem = get_irg_no_mem(irg);
1179         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1180         arch_set_irn_register(res, out_reg);
1181         set_ia32_commutative(res);
1182         goto exchange;
1183
1184 make_shl:
1185         dbgi  = get_irn_dbg_info(node);
1186         block = get_nodes_block(node);
1187         irg   = get_irn_irg(node);
1188         noreg = ia32_new_NoReg_gp(irg);
1189         nomem = get_irg_no_mem(irg);
1190         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1191         arch_set_irn_register(res, out_reg);
1192         goto exchange;
1193
1194 exchange:
1195         SET_IA32_ORIG_NODE(res, node);
1196
1197         /* add new ADD/SHL to schedule */
1198         DBG_OPT_LEA2ADD(node, res);
1199
1200         /* exchange the Add and the LEA */
1201         sched_add_before(node, res);
1202         copy_mark(node, res);
1203         be_peephole_exchange(node, res);
1204 }
1205
1206 /**
1207  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1208  */
1209 static void peephole_ia32_Imul_split(ir_node *imul)
1210 {
1211         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1212         const arch_register_t *reg;
1213         ir_node               *res;
1214
1215         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1216                 /* no memory, imm form ignore */
1217                 return;
1218         }
1219         /* we need a free register */
1220         reg = get_free_gp_reg(get_irn_irg(imul));
1221         if (reg == NULL)
1222                 return;
1223
1224         /* fine, we can rebuild it */
1225         res = ia32_turn_back_am(imul);
1226         arch_set_irn_register(res, reg);
1227 }
1228
1229 /**
1230  * Replace xorps r,r and xorpd r,r by pxor r,r
1231  */
1232 static void peephole_ia32_xZero(ir_node *xorn)
1233 {
1234         set_irn_op(xorn, op_ia32_xPzero);
1235 }
1236
1237 /**
1238  * Replace 16bit sign extension from ax to eax by shorter cwtl
1239  */
1240 static void peephole_ia32_Conv_I2I(ir_node *node)
1241 {
1242         const arch_register_t *eax          = &ia32_registers[REG_EAX];
1243         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1244         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1245         dbg_info              *dbgi;
1246         ir_node               *block;
1247         ir_node               *cwtl;
1248
1249         if (get_mode_size_bits(smaller_mode) != 16 ||
1250                         !mode_is_signed(smaller_mode)          ||
1251                         eax != arch_get_irn_register(val)      ||
1252                         eax != arch_get_irn_register_out(node, pn_ia32_Conv_I2I_res))
1253                 return;
1254
1255         dbgi  = get_irn_dbg_info(node);
1256         block = get_nodes_block(node);
1257         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1258         arch_set_irn_register(cwtl, eax);
1259         sched_add_before(node, cwtl);
1260         be_peephole_exchange(node, cwtl);
1261 }
1262
1263 /**
1264  * Register a peephole optimisation function.
1265  */
1266 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1267 {
1268         assert(op->ops.generic == NULL);
1269         op->ops.generic = (op_func)func;
1270 }
1271
1272 /* Perform peephole-optimizations. */
1273 void ia32_peephole_optimization(ir_graph *irg)
1274 {
1275         /* register peephole optimisations */
1276         clear_irp_opcodes_generic_func();
1277         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1278         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1279         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1280         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1281         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1282         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1283         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1284         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1285         if (! ia32_cg_config.use_imul_mem_imm32)
1286                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1287         if (ia32_cg_config.use_pxor)
1288                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1289         if (ia32_cg_config.use_short_sex_eax)
1290                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1291
1292         be_peephole_opt(irg);
1293 }
1294
1295 /**
1296  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1297  * all its Projs are removed as well.
1298  * @param irn  The irn to be removed from schedule
1299  */
1300 static inline void try_kill(ir_node *node)
1301 {
1302         if (get_irn_mode(node) == mode_T) {
1303                 const ir_edge_t *edge, *next;
1304                 foreach_out_edge_safe(node, edge, next) {
1305                         ir_node *proj = get_edge_src_irn(edge);
1306                         try_kill(proj);
1307                 }
1308         }
1309
1310         if (get_irn_n_edges(node) != 0)
1311                 return;
1312
1313         if (sched_is_scheduled(node)) {
1314                 sched_remove(node);
1315         }
1316
1317         kill_node(node);
1318 }
1319
1320 static void optimize_conv_store(ir_node *node)
1321 {
1322         ir_node *pred;
1323         ir_node *pred_proj;
1324         ir_mode *conv_mode;
1325         ir_mode *store_mode;
1326
1327         if (!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1328                 return;
1329
1330         assert((int)n_ia32_Store_val == (int)n_ia32_Store8Bit_val);
1331         pred_proj = get_irn_n(node, n_ia32_Store_val);
1332         if (is_Proj(pred_proj)) {
1333                 pred = get_Proj_pred(pred_proj);
1334         } else {
1335                 pred = pred_proj;
1336         }
1337         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1338                 return;
1339         if (get_ia32_op_type(pred) != ia32_Normal)
1340                 return;
1341
1342         /* the store only stores the lower bits, so we only need the conv
1343          * it it shrinks the mode */
1344         conv_mode  = get_ia32_ls_mode(pred);
1345         store_mode = get_ia32_ls_mode(node);
1346         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1347                 return;
1348
1349         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1350         if (get_irn_n_edges(pred_proj) == 0) {
1351                 kill_node(pred_proj);
1352                 if (pred != pred_proj)
1353                         kill_node(pred);
1354         }
1355 }
1356
1357 static void optimize_load_conv(ir_node *node)
1358 {
1359         ir_node *pred, *predpred;
1360         ir_mode *load_mode;
1361         ir_mode *conv_mode;
1362
1363         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1364                 return;
1365
1366         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1367         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1368         if (!is_Proj(pred))
1369                 return;
1370
1371         predpred = get_Proj_pred(pred);
1372         if (!is_ia32_Load(predpred))
1373                 return;
1374
1375         /* the load is sign extending the upper bits, so we only need the conv
1376          * if it shrinks the mode */
1377         load_mode = get_ia32_ls_mode(predpred);
1378         conv_mode = get_ia32_ls_mode(node);
1379         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1380                 return;
1381
1382         if (get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1383                 /* change the load if it has only 1 user */
1384                 if (get_irn_n_edges(pred) == 1) {
1385                         ir_mode *newmode;
1386                         if (get_mode_sign(conv_mode)) {
1387                                 newmode = find_signed_mode(load_mode);
1388                         } else {
1389                                 newmode = find_unsigned_mode(load_mode);
1390                         }
1391                         assert(newmode != NULL);
1392                         set_ia32_ls_mode(predpred, newmode);
1393                 } else {
1394                         /* otherwise we have to keep the conv */
1395                         return;
1396                 }
1397         }
1398
1399         /* kill the conv */
1400         exchange(node, pred);
1401 }
1402
1403 static void optimize_conv_conv(ir_node *node)
1404 {
1405         ir_node *pred_proj, *pred, *result_conv;
1406         ir_mode *pred_mode, *conv_mode;
1407         int      conv_mode_bits;
1408         int      pred_mode_bits;
1409
1410         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1411                 return;
1412
1413         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1414         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1415         if (is_Proj(pred_proj))
1416                 pred = get_Proj_pred(pred_proj);
1417         else
1418                 pred = pred_proj;
1419
1420         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1421                 return;
1422
1423         /* we know that after a conv, the upper bits are sign extended
1424          * so we only need the 2nd conv if it shrinks the mode */
1425         conv_mode      = get_ia32_ls_mode(node);
1426         conv_mode_bits = get_mode_size_bits(conv_mode);
1427         pred_mode      = get_ia32_ls_mode(pred);
1428         pred_mode_bits = get_mode_size_bits(pred_mode);
1429
1430         if (conv_mode_bits == pred_mode_bits
1431                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1432                 result_conv = pred_proj;
1433         } else if (conv_mode_bits <= pred_mode_bits) {
1434                 /* if 2nd conv is smaller then first conv, then we can always take the
1435                  * 2nd conv */
1436                 if (get_irn_n_edges(pred_proj) == 1) {
1437                         result_conv = pred_proj;
1438                         set_ia32_ls_mode(pred, conv_mode);
1439
1440                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1441                         if (get_mode_size_bits(conv_mode) == 8) {
1442                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1443                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1444                                 arch_set_irn_register_reqs_in(pred, reqs);
1445                         }
1446                 } else {
1447                         /* we don't want to end up with 2 loads, so we better do nothing */
1448                         if (get_irn_mode(pred) == mode_T) {
1449                                 return;
1450                         }
1451
1452                         result_conv = exact_copy(pred);
1453                         set_ia32_ls_mode(result_conv, conv_mode);
1454
1455                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1456                         if (get_mode_size_bits(conv_mode) == 8) {
1457                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1458                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1459                                 arch_set_irn_register_reqs_in(result_conv, reqs);
1460                         }
1461                 }
1462         } else {
1463                 /* if both convs have the same sign, then we can take the smaller one */
1464                 if (get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1465                         result_conv = pred_proj;
1466                 } else {
1467                         /* no optimisation possible if smaller conv is sign-extend */
1468                         if (mode_is_signed(pred_mode)) {
1469                                 return;
1470                         }
1471                         /* we can take the smaller conv if it is unsigned */
1472                         result_conv = pred_proj;
1473                 }
1474         }
1475
1476         /* Some user (like Phis) won't be happy if we change the mode. */
1477         set_irn_mode(result_conv, get_irn_mode(node));
1478
1479         /* kill the conv */
1480         exchange(node, result_conv);
1481
1482         if (get_irn_n_edges(pred_proj) == 0) {
1483                 kill_node(pred_proj);
1484                 if (pred != pred_proj)
1485                         kill_node(pred);
1486         }
1487         optimize_conv_conv(result_conv);
1488 }
1489
1490 static void optimize_node(ir_node *node, void *env)
1491 {
1492         (void) env;
1493
1494         optimize_load_conv(node);
1495         optimize_conv_store(node);
1496         optimize_conv_conv(node);
1497 }
1498
1499 /**
1500  * Performs conv and address mode optimization.
1501  */
1502 void ia32_optimize_graph(ir_graph *irg)
1503 {
1504         irg_walk_blkwise_graph(irg, NULL, optimize_node, NULL);
1505 }
1506
1507 void ia32_init_optimize(void)
1508 {
1509         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1510 }