nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /**
   2  * Project:     libFIRM
   3  * File name:   ir/be/ia32/ia32_optimize.c
   4  * Purpose:     Implements several optimizations for IA32
   5  * Author:      Christian Wuerdig
   6  * CVS-ID:      $Id$
   7  * Copyright:   (c) 2006 Universität Karlsruhe
   8  * Licence:     This file protected by GPL -  GNU GENERAL PUBLIC LICENSE.
   9  */
  10
  11 #ifdef HAVE_CONFIG_H
  12 #include "config.h"
  13 #endif
  14
  15 #include "irnode.h"
  16 #include "irprog_t.h"
  17 #include "ircons.h"
  18 #include "firm_types.h"
  19 #include "iredges.h"
  20 #include "tv.h"
  21 #include "irgmod.h"
  22 #include "irgwalk.h"
  23 #include "height.h"
  24
  25 #include "../be_t.h"
  26 #include "../beabi.h"
  27 #include "../benode_t.h"
  28 #include "../besched_t.h"
  29
  30 #include "ia32_new_nodes.h"
  31 #include "bearch_ia32_t.h"
  32 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  33 #include "ia32_transform.h"
  34 #include "ia32_dbg_stat.h"
  35
  36 typedef enum {
  37         IA32_AM_CAND_NONE  = 0,
  38         IA32_AM_CAND_LEFT  = 1,
  39         IA32_AM_CAND_RIGHT = 2,
  40         IA32_AM_CAND_BOTH  = 3
  41 } ia32_am_cand_t;
  42
  43 #undef is_NoMem
  44 #define is_NoMem(irn) (get_irn_op(irn) == op_NoMem)
  45
  46 typedef int is_op_func_t(const ir_node *n);
  47
  48 /**
  49  * checks if a node represents the NOREG value
  50  */
  51 static int be_is_NoReg(ia32_code_gen_t *cg, const ir_node *irn) {
  52   be_abi_irg_t *babi = cg->birg->abi;
  53         const arch_register_t *fp_noreg = USE_SSE2(cg) ?
  54                 &ia32_xmm_regs[REG_XMM_NOREG] : &ia32_vfp_regs[REG_VFP_NOREG];
  55
  56         return (be_abi_get_callee_save_irn(babi, &ia32_gp_regs[REG_GP_NOREG]) == irn) ||
  57                (be_abi_get_callee_save_irn(babi, fp_noreg) == irn);
  58 }
  59
  60
  61
  62 /*************************************************
  63  *   _____                _              _
  64  *  / ____|              | |            | |
  65  * | |     ___  _ __  ___| |_ __ _ _ __ | |_ ___
  66  * | |    / _ \| '_ \/ __| __/ _` | '_ \| __/ __|
  67  * | |___| (_) | | | \__ \ || (_| | | | | |_\__ \
  68  *  \_____\___/|_| |_|___/\__\__,_|_| |_|\__|___/
  69  *
  70  *************************************************/
  71
  72 /**
  73  * creates a unique ident by adding a number to a tag
  74  *
  75  * @param tag   the tag string, must contain a %d if a number
  76  *              should be added
  77  */
  78 static ident *unique_id(const char *tag)
  79 {
  80         static unsigned id = 0;
  81         char str[256];
  82
  83         snprintf(str, sizeof(str), tag, ++id);
  84         return new_id_from_str(str);
  85 }
  86
  87
  88
  89 /**
  90  * Transforms a SymConst.
  91  *
  92  * @param mod     the debug module
  93  * @param block   the block the new node should belong to
  94  * @param node    the ir SymConst node
  95  * @param mode    mode of the SymConst
  96  * @return the created ia32 Const node
  97  */
  98 static ir_node *gen_SymConst(ia32_transform_env_t *env) {
  99         ir_node  *cnst;
 100         dbg_info *dbg   = env->dbg;
 101         ir_mode  *mode  = env->mode;
 102         ir_graph *irg   = env->irg;
 103         ir_node  *block = env->block;
 104
 105         if (mode_is_float(mode)) {
 106                 FP_USED(env->cg);
 107                 if (USE_SSE2(env->cg))
 108                         cnst = new_rd_ia32_xConst(dbg, irg, block, get_irg_no_mem(irg), mode);
 109                 else
 110                         cnst = new_rd_ia32_vfConst(dbg, irg, block, get_irg_no_mem(irg), mode);
 111         }
 112         else
 113                 cnst = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode);
 114
 115         set_ia32_Const_attr(cnst, env->irn);
 116
 117         return cnst;
 118 }
 119
 120 /**
 121  * Get a primitive type for a mode.
 122  */
 123 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 124 {
 125         pmap_entry *e = pmap_find(types, mode);
 126         ir_type *res;
 127
 128         if (! e) {
 129                 char buf[64];
 130                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 131                 res = new_type_primitive(new_id_from_str(buf), mode);
 132                 pmap_insert(types, mode, res);
 133         }
 134         else
 135                 res = e->value;
 136         return res;
 137 }
 138
 139 /**
 140  * Get an entity that is initialized with a tarval
 141  */
 142 static entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 143 {
 144         tarval *tv    = get_Const_tarval(cnst);
 145         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 146         entity *res;
 147         ir_graph *rem;
 148
 149         if (! e) {
 150                 ir_mode *mode = get_irn_mode(cnst);
 151                 ir_type *tp = get_Const_type(cnst);
 152                 if (tp == firm_unknown_type)
 153                         tp = get_prim_type(cg->isa->types, mode);
 154
 155                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 156
 157                 set_entity_ld_ident(res, get_entity_ident(res));
 158                 set_entity_visibility(res, visibility_local);
 159                 set_entity_variability(res, variability_constant);
 160                 set_entity_allocation(res, allocation_static);
 161
 162                  /* we create a new entity here: It's initialization must resist on the
 163                     const code irg */
 164                 rem = current_ir_graph;
 165                 current_ir_graph = get_const_code_irg();
 166                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 167                 current_ir_graph = rem;
 168
 169                 pmap_insert(cg->isa->tv_ent, tv, res);
 170         }
 171         else
 172                 res = e->value;
 173         return res;
 174 }
 175
 176 /**
 177  * Transforms a Const.
 178  *
 179  * @param mod     the debug module
 180  * @param block   the block the new node should belong to
 181  * @param node    the ir Const node
 182  * @param mode    mode of the Const
 183  * @return the created ia32 Const node
 184  */
 185 static ir_node *gen_Const(ia32_transform_env_t *env) {
 186         ir_node *cnst;
 187         symconst_symbol sym;
 188         ir_graph *irg   = env->irg;
 189         ir_node  *block = env->block;
 190         ir_node  *node  = env->irn;
 191         dbg_info *dbg   = env->dbg;
 192         ir_mode  *mode  = env->mode;
 193
 194         if (mode_is_float(mode)) {
 195                 FP_USED(env->cg);
 196                 if (! USE_SSE2(env->cg)) {
 197                         cnst_classify_t clss = classify_Const(node);
 198
 199                         if (clss == CNST_NULL)
 200                                 return new_rd_ia32_vfldz(dbg, irg, block, mode);
 201                         else if (clss == CNST_ONE)
 202                                 return new_rd_ia32_vfld1(dbg, irg, block, mode);
 203                 }
 204                 sym.entity_p = get_entity_for_tv(env->cg, node);
 205
 206                 cnst = new_rd_SymConst(dbg, irg, block, sym, symconst_addr_ent);
 207                 env->irn = cnst;
 208                 cnst = gen_SymConst(env);
 209         }
 210         else {
 211                 cnst = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), get_irn_mode(node));
 212                 set_ia32_Const_attr(cnst, node);
 213         }
 214         return cnst;
 215 }
 216
 217
 218
 219 /**
 220  * Transforms (all) Const's into ia32_Const and places them in the
 221  * block where they are used (or in the cfg-pred Block in case of Phi's).
 222  * Additionally all reference nodes are changed into mode_Is nodes.
 223  */
 224 void ia32_place_consts_set_modes(ir_node *irn, void *env) {
 225         ia32_code_gen_t      *cg = env;
 226         ia32_transform_env_t  tenv;
 227         ir_mode              *mode;
 228         ir_node              *pred, *cnst;
 229         int                   i;
 230         opcode                opc;
 231
 232         if (is_Block(irn))
 233                 return;
 234
 235         mode = get_irn_mode(irn);
 236
 237         /* transform all reference nodes into mode_Is nodes */
 238         if (mode_is_reference(mode)) {
 239                 mode = mode_Is;
 240                 set_irn_mode(irn, mode);
 241         }
 242
 243         tenv.block    = get_nodes_block(irn);
 244         tenv.cg       = cg;
 245         tenv.irg      = cg->irg;
 246         DEBUG_ONLY(tenv.mod      = cg->mod;)
 247
 248         /* Loop over all predecessors and check for Sym/Const nodes */
 249         for (i = get_irn_arity(irn) - 1; i >= 0; --i) {
 250                 pred      = get_irn_n(irn, i);
 251                 cnst      = NULL;
 252                 opc       = get_irn_opcode(pred);
 253                 tenv.irn  = pred;
 254                 tenv.mode = get_irn_mode(pred);
 255                 tenv.dbg  = get_irn_dbg_info(pred);
 256
 257                 /* If it's a Phi, then we need to create the */
 258                 /* new Const in it's predecessor block       */
 259                 if (is_Phi(irn)) {
 260                         tenv.block = get_Block_cfgpred_block(get_nodes_block(irn), i);
 261                 }
 262
 263                 /* put the const into the block where the original const was */
 264                 if (! (cg->opt & IA32_OPT_PLACECNST)) {
 265                         tenv.block = get_nodes_block(pred);
 266                 }
 267
 268                 switch (opc) {
 269                         case iro_Const:
 270                                 cnst = gen_Const(&tenv);
 271                                 break;
 272                         case iro_SymConst:
 273                                 cnst = gen_SymConst(&tenv);
 274                                 break;
 275                         default:
 276                                 break;
 277                 }
 278
 279                 /* if we found a const, then set it */
 280                 if (cnst) {
 281                         set_irn_n(irn, i, cnst);
 282                 }
 283         }
 284 }
 285
 286
 287
 288 /********************************************************************************************************
 289  *  _____                _           _         ____        _   _           _          _   _
 290  * |  __ \              | |         | |       / __ \      | | (_)         (_)        | | (_)
 291  * | |__) |__  ___ _ __ | |__   ___ | | ___  | |  | |_ __ | |_ _ _ __ ___  _ ______ _| |_ _  ___  _ __
 292  * |  ___/ _ \/ _ \ '_ \| '_ \ / _ \| |/ _ \ | |  | | '_ \| __| | '_ ` _ \| |_  / _` | __| |/ _ \| '_ \
 293  * | |  |  __/  __/ |_) | | | | (_) | |  __/ | |__| | |_) | |_| | | | | | | |/ / (_| | |_| | (_) | | | |
 294  * |_|   \___|\___| .__/|_| |_|\___/|_|\___|  \____/| .__/ \__|_|_| |_| |_|_/___\__,_|\__|_|\___/|_| |_|
 295  *                | |                               | |
 296  *                |_|                               |_|
 297  ********************************************************************************************************/
 298
 299 /**
 300  * NOTE: THESE PEEPHOLE OPTIMIZATIONS MUST BE CALLED AFTER SCHEDULING AND REGISTER ALLOCATION.
 301  */
 302
 303 static int ia32_cnst_compare(ir_node *n1, ir_node *n2) {
 304         return get_ia32_id_cnst(n1) == get_ia32_id_cnst(n2);
 305 }
 306
 307 /**
 308  * Checks for potential CJmp/CJmpAM optimization candidates.
 309  */
 310 static ir_node *ia32_determine_cjmp_cand(ir_node *irn, is_op_func_t *is_op_func) {
 311         ir_node *cand = NULL;
 312         ir_node *prev = sched_prev(irn);
 313
 314         if (is_Block(prev)) {
 315                 if (get_Block_n_cfgpreds(prev) == 1)
 316                         prev = get_Block_cfgpred(prev, 0);
 317                 else
 318                         prev = NULL;
 319         }
 320
 321         /* The predecessor must be a ProjX. */
 322         if (prev && is_Proj(prev) && get_irn_mode(prev) == mode_X) {
 323                 prev = get_Proj_pred(prev);
 324
 325                 if (is_op_func(prev))
 326                         cand = prev;
 327         }
 328
 329         return cand;
 330 }
 331
 332 static int is_TestJmp_cand(const ir_node *irn) {
 333         return is_ia32_TestJmp(irn) || is_ia32_And(irn);
 334 }
 335
 336 /**
 337  * Checks if two consecutive arguments of cand matches
 338  * the two arguments of irn (TestJmp).
 339  */
 340 static int is_TestJmp_replacement(ir_node *cand, ir_node *irn) {
 341         ir_node *in1       = get_irn_n(irn, 0);
 342         ir_node *in2       = get_irn_n(irn, 1);
 343         int      i, n      = get_irn_arity(cand);
 344         int      same_args = 0;
 345
 346         for (i = 0; i < n - 1; i++) {
 347                 if (get_irn_n(cand, i)     == in1 &&
 348                         get_irn_n(cand, i + 1) == in2)
 349                 {
 350                         same_args = 1;
 351                         break;
 352                 }
 353         }
 354
 355         if (same_args)
 356                 return ia32_cnst_compare(cand, irn);
 357
 358         return 0;
 359 }
 360
 361 /**
 362  * Tries to replace a TestJmp by a CJmp or CJmpAM (in case of And)
 363  */
 364 static void ia32_optimize_TestJmp(ir_node *irn, ia32_code_gen_t *cg) {
 365         ir_node *cand    = ia32_determine_cjmp_cand(irn, is_TestJmp_cand);
 366         int      replace = 0;
 367
 368         /* we found a possible candidate */
 369         replace = cand ? is_TestJmp_replacement(cand, irn) : 0;
 370
 371         if (replace) {
 372                 DBG((cg->mod, LEVEL_1, "replacing %+F by ", irn));
 373
 374                 if (is_ia32_And(cand))
 375                         set_irn_op(irn, op_ia32_CJmpAM);
 376                 else
 377                         set_irn_op(irn, op_ia32_CJmp);
 378
 379                 DB((cg->mod, LEVEL_1, "%+F\n", irn));
 380         }
 381 }
 382
 383 static int is_CondJmp_cand(const ir_node *irn) {
 384         return is_ia32_CondJmp(irn) || is_ia32_Sub(irn);
 385 }
 386
 387 /**
 388  * Checks if the arguments of cand are the same of irn.
 389  */
 390 static int is_CondJmp_replacement(ir_node *cand, ir_node *irn) {
 391         int i, n      = get_irn_arity(cand);
 392         int same_args = 1;
 393
 394         for (i = 0; i < n; i++) {
 395                 if (get_irn_n(cand, i) != get_irn_n(irn, i)) {
 396                         same_args = 0;
 397                         break;
 398                 }
 399         }
 400
 401         if (same_args)
 402                 return ia32_cnst_compare(cand, irn);
 403
 404         return 0;
 405 }
 406
 407 /**
 408  * Tries to replace a CondJmp by a CJmpAM
 409  */
 410 static void ia32_optimize_CondJmp(ir_node *irn, ia32_code_gen_t *cg) {
 411         ir_node *cand    = ia32_determine_cjmp_cand(irn, is_CondJmp_cand);
 412         int      replace = 0;
 413
 414         /* we found a possible candidate */
 415         replace = cand ? is_CondJmp_replacement(cand, irn) : 0;
 416
 417         if (replace) {
 418                 DBG((cg->mod, LEVEL_1, "replacing %+F by ", irn));
 419                 DBG_OPT_CJMP(irn);
 420
 421                 set_irn_op(irn, op_ia32_CJmpAM);
 422
 423                 DB((cg->mod, LEVEL_1, "%+F\n", irn));
 424         }
 425 }
 426
 427 /**
 428  * Creates a Push from Store(IncSP(gp_reg_size))
 429  */
 430 static void ia32_create_Push(ir_node *irn, ia32_code_gen_t *cg) {
 431         ir_node *sp  = get_irn_n(irn, 0);
 432         ir_node *val, *next, *push, *bl, *proj_M, *proj_res, *old_proj_M;
 433         const ir_edge_t *edge;
 434
 435         if (get_ia32_am_offs(irn) || !be_is_IncSP(sp))
 436                 return;
 437
 438         if (arch_get_irn_register(cg->arch_env, get_irn_n(irn, 1)) !=
 439                 &ia32_gp_regs[REG_GP_NOREG])
 440                 return;
 441
 442         val = get_irn_n(irn, 2);
 443         if (mode_is_float(get_irn_mode(val)))
 444                 return;
 445
 446         if (be_get_IncSP_direction(sp) != be_stack_dir_expand ||
 447                 be_get_IncSP_offset(sp) != get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_gp].mode))
 448                 return;
 449
 450         /* ok, translate into Push */
 451         edge = get_irn_out_edge_first(irn);
 452         old_proj_M = get_edge_src_irn(edge);
 453
 454         next = sched_next(irn);
 455         sched_remove(irn);
 456         sched_remove(sp);
 457
 458         bl   = get_nodes_block(irn);
 459         push = new_rd_ia32_Push(NULL, current_ir_graph, bl,
 460                 be_get_IncSP_pred(sp), val, be_get_IncSP_mem(sp));
 461         proj_res = new_r_Proj(current_ir_graph, bl, push, get_irn_mode(sp), pn_ia32_Push_stack);
 462         proj_M   = new_r_Proj(current_ir_graph, bl, push, mode_M, pn_ia32_Push_M);
 463
 464         /* copy a possible constant from the store */
 465         set_ia32_id_cnst(push, get_ia32_id_cnst(irn));
 466         set_ia32_immop_type(push, get_ia32_immop_type(irn));
 467
 468         /* the push must have SP out register */
 469         arch_set_irn_register(cg->arch_env, push, arch_get_irn_register(cg->arch_env, sp));
 470
 471         exchange(old_proj_M, proj_M);
 472         exchange(sp, proj_res);
 473         sched_add_before(next, push);
 474         sched_add_after(push, proj_res);
 475 }
 476
 477 /**
 478  * Creates a Pop from IncSP(Load(sp))
 479  */
 480 static void ia32_create_Pop(ir_node *irn, ia32_code_gen_t *cg) {
 481         ir_node *old_proj_M = be_get_IncSP_mem(irn);
 482         ir_node *load = skip_Proj(old_proj_M);
 483         ir_node *old_proj_res = NULL;
 484         ir_node *bl, *pop, *next, *proj_res, *proj_sp, *proj_M;
 485         const ir_edge_t *edge;
 486         const arch_register_t *reg, *sp;
 487
 488         if (! is_ia32_Load(load) || get_ia32_am_offs(load))
 489                 return;
 490
 491         if (arch_get_irn_register(cg->arch_env, get_irn_n(load, 1)) !=
 492                 &ia32_gp_regs[REG_GP_NOREG])
 493                 return;
 494         if (arch_get_irn_register(cg->arch_env, get_irn_n(load, 0)) != cg->isa->arch_isa.sp)
 495                 return;
 496
 497         /* ok, translate into pop */
 498         foreach_out_edge(load, edge) {
 499                 ir_node *succ = get_edge_src_irn(edge);
 500                 if (succ != old_proj_M) {
 501                         old_proj_res = succ;
 502                         break;
 503                 }
 504         }
 505         if (! old_proj_res) {
 506                 assert(0);
 507                 return; /* should not happen */
 508         }
 509
 510         bl = get_nodes_block(load);
 511
 512         /* IncSP is typically scheduled after the load, so remove it first */
 513         sched_remove(irn);
 514         next = sched_next(old_proj_res);
 515         sched_remove(old_proj_res);
 516         sched_remove(load);
 517
 518         reg = arch_get_irn_register(cg->arch_env, load);
 519         sp  = arch_get_irn_register(cg->arch_env, irn);
 520
 521         pop      = new_rd_ia32_Pop(NULL, current_ir_graph, bl, get_irn_n(irn, 0), get_irn_n(load, 2));
 522         proj_res = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(old_proj_res), pn_ia32_Pop_res);
 523         proj_sp  = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(irn), pn_ia32_Pop_stack);
 524         proj_M   = new_r_Proj(current_ir_graph, bl, pop, mode_M, pn_ia32_Pop_M);
 525
 526         exchange(old_proj_M, proj_M);
 527         exchange(old_proj_res, proj_res);
 528         exchange(irn, proj_sp);
 529
 530         arch_set_irn_register(cg->arch_env, proj_res, reg);
 531         arch_set_irn_register(cg->arch_env, proj_sp, sp);
 532
 533         sched_add_before(next, proj_sp);
 534         sched_add_before(proj_sp, proj_res);
 535         sched_add_before(proj_res,pop);
 536 }
 537
 538 /**
 539  * Tries to optimize two following IncSP.
 540  */
 541 static void ia32_optimize_IncSP(ir_node *irn, ia32_code_gen_t *cg) {
 542         ir_node *prev = be_get_IncSP_pred(irn);
 543         int real_uses = get_irn_n_edges(prev);
 544
 545         if (be_is_IncSP(prev) && real_uses == 1) {
 546                 /* first IncSP has only one IncSP user, kill the first one */
 547                 unsigned       prev_offs = be_get_IncSP_offset(prev);
 548                 be_stack_dir_t prev_dir  = be_get_IncSP_direction(prev);
 549                 unsigned       curr_offs = be_get_IncSP_offset(irn);
 550                 be_stack_dir_t curr_dir  = be_get_IncSP_direction(irn);
 551
 552                 int new_ofs = prev_offs * (prev_dir == be_stack_dir_expand ? -1 : +1) +
 553                                     curr_offs * (curr_dir == be_stack_dir_expand ? -1 : +1);
 554
 555                 if (new_ofs < 0) {
 556                         new_ofs  = -new_ofs;
 557                         curr_dir = be_stack_dir_expand;
 558                 }
 559                 else
 560                         curr_dir = be_stack_dir_shrink;
 561                 be_set_IncSP_offset(prev, 0);
 562                 be_set_IncSP_offset(irn, (unsigned)new_ofs);
 563                 be_set_IncSP_direction(irn, curr_dir);
 564
 565                 /* Omit the optimized IncSP */
 566                 be_set_IncSP_pred(irn, be_get_IncSP_pred(prev));
 567         }
 568 }
 569
 570 /**
 571  * Performs Peephole Optimizations.
 572  */
 573 void ia32_peephole_optimization(ir_node *irn, void *env) {
 574         ia32_code_gen_t *cg = env;
 575
 576         if (is_ia32_TestJmp(irn))
 577                 ia32_optimize_TestJmp(irn, cg);
 578         else if (is_ia32_CondJmp(irn))
 579                 ia32_optimize_CondJmp(irn, cg);
 580         /* seems to be buggy when using Pushes */
 581 //      else if (be_is_IncSP(irn))
 582 //              ia32_optimize_IncSP(irn, cg);
 583         else if (is_ia32_Store(irn))
 584                 ia32_create_Push(irn, cg);
 585 }
 586
 587
 588
 589 /******************************************************************
 590  *              _     _                   __  __           _
 591  *     /\      | |   | |                 |  \/  |         | |
 592  *    /  \   __| | __| |_ __ ___  ___ ___| \  / | ___   __| | ___
 593  *   / /\ \ / _` |/ _` | '__/ _ \/ __/ __| |\/| |/ _ \ / _` |/ _ \
 594  *  / ____ \ (_| | (_| | | |  __/\__ \__ \ |  | | (_) | (_| |  __/
 595  * /_/    \_\__,_|\__,_|_|  \___||___/___/_|  |_|\___/ \__,_|\___|
 596  *
 597  ******************************************************************/
 598
 599 typedef struct {
 600         ia32_code_gen_t *cg;
 601         heights_t       *h;
 602 } ia32_am_opt_env_t;
 603
 604 static int node_is_ia32_comm(const ir_node *irn) {
 605         return is_ia32_irn(irn) ? is_ia32_commutative(irn) : 0;
 606 }
 607
 608 static int ia32_get_irn_n_edges(const ir_node *irn) {
 609         const ir_edge_t *edge;
 610         int cnt = 0;
 611
 612         foreach_out_edge(irn, edge) {
 613                 cnt++;
 614         }
 615
 616         return cnt;
 617 }
 618
 619 /**
 620  * Returns the first mode_M Proj connected to irn.
 621  */
 622 static ir_node *get_mem_proj(const ir_node *irn) {
 623         const ir_edge_t *edge;
 624         ir_node         *src;
 625
 626         assert(get_irn_mode(irn) == mode_T && "expected mode_T node");
 627
 628         foreach_out_edge(irn, edge) {
 629                 src = get_edge_src_irn(edge);
 630
 631                 assert(is_Proj(src) && "Proj expected");
 632
 633                 if (get_irn_mode(src) == mode_M)
 634                         return src;
 635         }
 636
 637         return NULL;
 638 }
 639
 640 /**
 641  * Returns the first Proj with mode != mode_M connected to irn.
 642  */
 643 static ir_node *get_res_proj(const ir_node *irn) {
 644         const ir_edge_t *edge;
 645         ir_node         *src;
 646
 647         assert(get_irn_mode(irn) == mode_T && "expected mode_T node");
 648
 649         foreach_out_edge(irn, edge) {
 650                 src = get_edge_src_irn(edge);
 651
 652                 assert(is_Proj(src) && "Proj expected");
 653
 654                 if (get_irn_mode(src) != mode_M)
 655                         return src;
 656         }
 657
 658         return NULL;
 659 }
 660
 661 /**
 662  * Determines if pred is a Proj and if is_op_func returns true for it's predecessor.
 663  *
 664  * @param pred       The node to be checked
 665  * @param is_op_func The check-function
 666  * @return 1 if conditions are fulfilled, 0 otherwise
 667  */
 668 static int pred_is_specific_node(const ir_node *pred, is_op_func_t *is_op_func) {
 669         if (is_Proj(pred) && is_op_func(get_Proj_pred(pred))) {
 670                 return 1;
 671         }
 672
 673         return 0;
 674 }
 675
 676 /**
 677  * Determines if pred is a Proj and if is_op_func returns true for it's predecessor
 678  * and if the predecessor is in block bl.
 679  *
 680  * @param bl         The block
 681  * @param pred       The node to be checked
 682  * @param is_op_func The check-function
 683  * @return 1 if conditions are fulfilled, 0 otherwise
 684  */
 685 static int pred_is_specific_nodeblock(const ir_node *bl, const ir_node *pred,
 686         int (*is_op_func)(const ir_node *n))
 687 {
 688         if (is_Proj(pred)) {
 689                 pred = get_Proj_pred(pred);
 690                 if ((bl == get_nodes_block(pred)) && is_op_func(pred)) {
 691                         return 1;
 692                 }
 693         }
 694
 695         return 0;
 696 }
 697
 698 /**
 699  * Checks if irn is a candidate for address calculation.
 700  *
 701  * - none of the operand must be a Load  within the same block OR
 702  * - all Loads must have more than one user                    OR
 703  * - the irn has a frame entity (it's a former FrameAddr)
 704  *
 705  * @param block   The block the Loads must/mustnot be in
 706  * @param irn     The irn to check
 707  * return 1 if irn is a candidate, 0 otherwise
 708  */
 709 static int is_addr_candidate(const ir_node *block, const ir_node *irn) {
 710         ir_node *in, *left, *right;
 711         int      n, is_cand = 1;
 712
 713         left  = get_irn_n(irn, 2);
 714         right = get_irn_n(irn, 3);
 715
 716         in = left;
 717
 718         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 719                 n         = ia32_get_irn_n_edges(in);
 720                 is_cand   = (n == 1) ? 0 : is_cand;  /* load with only one user: don't create LEA */
 721         }
 722
 723         in = right;
 724
 725         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 726                 n         = ia32_get_irn_n_edges(in);
 727                 is_cand   = (n == 1) ? 0 : is_cand;  /* load with only one user: don't create LEA */
 728         }
 729
 730         is_cand = get_ia32_frame_ent(irn) ? 1 : is_cand;
 731
 732         return is_cand;
 733 }
 734
 735 /**
 736  * Checks if irn is a candidate for address mode.
 737  *
 738  * address mode (AM):
 739  * - at least one operand has to be a Load within the same block AND
 740  * - the load must not have other users than the irn             AND
 741  * - the irn must not have a frame entity set
 742  *
 743  * @param h           The height information of the irg
 744  * @param block       The block the Loads must/mustnot be in
 745  * @param irn         The irn to check
 746  * return 0 if irn is no candidate, 1 if left load can be used, 2 if right one, 3 for both
 747  */
 748 static ia32_am_cand_t is_am_candidate(heights_t *h, const ir_node *block, ir_node *irn) {
 749         ir_node *in, *load, *other, *left, *right;
 750         int      n, is_cand = 0, cand;
 751
 752         if (is_ia32_Ld(irn) || is_ia32_St(irn) || is_ia32_Store8Bit(irn))
 753                 return 0;
 754
 755         left  = get_irn_n(irn, 2);
 756         right = get_irn_n(irn, 3);
 757
 758         in = left;
 759
 760         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 761                 n         = ia32_get_irn_n_edges(in);
 762                 is_cand   = (n == 1) ? 1 : is_cand;  /* load with more than one user: no AM */
 763
 764                 load  = get_Proj_pred(in);
 765                 other = right;
 766
 767                 /* If there is a data dependency of other irn from load: cannot use AM */
 768                 if (get_nodes_block(other) == block) {
 769                         other   = skip_Proj(other);
 770                         is_cand = heights_reachable_in_block(h, other, load) ? 0 : is_cand;
 771                 }
 772         }
 773
 774         cand    = is_cand ? IA32_AM_CAND_LEFT : IA32_AM_CAND_NONE;
 775         in      = right;
 776         is_cand = 0;
 777
 778         if (pred_is_specific_nodeblock(block, in, is_ia32_Ld)) {
 779                 n         = ia32_get_irn_n_edges(in);
 780                 is_cand   = (n == 1) ? 1 : is_cand;  /* load with more than one user: no AM */
 781
 782                 load  = get_Proj_pred(in);
 783                 other = left;
 784
 785                 /* If there is a data dependency of other irn from load: cannot use load */
 786                 if (get_nodes_block(other) == block) {
 787                         other   = skip_Proj(other);
 788                         is_cand = heights_reachable_in_block(h, other, load) ? 0 : is_cand;
 789                 }
 790         }
 791
 792         cand = is_cand ? (cand | IA32_AM_CAND_RIGHT) : cand;
 793
 794         /* if the irn has a frame entity: we do not use address mode */
 795         return get_ia32_frame_ent(irn) ? IA32_AM_CAND_NONE : cand;
 796 }
 797
 798 /**
 799  * Compares the base and index addr and the load/store entities
 800  * and returns 1 if they are equal.
 801  */
 802 static int load_store_addr_is_equal(const ir_node *load, const ir_node *store,
 803                                                                         const ir_node *addr_b, const ir_node *addr_i)
 804 {
 805         int     is_equal = (addr_b == get_irn_n(load, 0)) && (addr_i == get_irn_n(load, 1));
 806         entity *lent     = get_ia32_frame_ent(load);
 807         entity *sent     = get_ia32_frame_ent(store);
 808         ident  *lid      = get_ia32_am_sc(load);
 809         ident  *sid      = get_ia32_am_sc(store);
 810         char   *loffs    = get_ia32_am_offs(load);
 811         char   *soffs    = get_ia32_am_offs(store);
 812
 813         /* are both entities set and equal? */
 814         if (is_equal && (lent || sent))
 815                 is_equal = lent && sent && (lent == sent);
 816
 817         /* are address mode idents set and equal? */
 818         if (is_equal && (lid || sid))
 819                 is_equal = lid && sid && (lid == sid);
 820
 821         /* are offsets set and equal */
 822         if (is_equal && (loffs || soffs))
 823                 is_equal = loffs && soffs && strcmp(loffs, soffs) == 0;
 824
 825         /* are the load and the store of the same mode? */
 826         is_equal = is_equal ? get_ia32_ls_mode(load) == get_ia32_ls_mode(store) : 0;
 827
 828         return is_equal;
 829 }
 830
 831 typedef enum _ia32_take_lea_attr {
 832         IA32_LEA_ATTR_NONE  = 0,
 833         IA32_LEA_ATTR_BASE  = (1 << 0),
 834         IA32_LEA_ATTR_INDEX = (1 << 1),
 835         IA32_LEA_ATTR_OFFS  = (1 << 2),
 836         IA32_LEA_ATTR_SCALE = (1 << 3),
 837         IA32_LEA_ATTR_AMSC  = (1 << 4),
 838         IA32_LEA_ATTR_FENT  = (1 << 5)
 839 } ia32_take_lea_attr;
 840
 841 /**
 842  * Decides if we have to keep the LEA operand or if we can assimilate it.
 843  */
 844 static int do_new_lea(ir_node *irn, ir_node *base, ir_node *index, ir_node *lea,
 845                 int have_am_sc, ia32_code_gen_t *cg)
 846 {
 847         ir_node *lea_base = get_irn_n(lea, 0);
 848         ir_node *lea_idx  = get_irn_n(lea, 1);
 849         entity  *irn_ent  = get_ia32_frame_ent(irn);
 850         entity  *lea_ent  = get_ia32_frame_ent(lea);
 851         int      ret_val  = 0;
 852         int      is_noreg_base  = be_is_NoReg(cg, base);
 853         int      is_noreg_index = be_is_NoReg(cg, index);
 854         ia32_am_flavour_t am_flav = get_ia32_am_flavour(lea);
 855
 856         /* If the Add and the LEA both have a different frame entity set: keep */
 857         if (irn_ent && lea_ent && (irn_ent != lea_ent))
 858                 return IA32_LEA_ATTR_NONE;
 859         else if (! irn_ent && lea_ent)
 860                 ret_val |= IA32_LEA_ATTR_FENT;
 861
 862         /* If the Add and the LEA both have already an address mode symconst: keep */
 863         if (have_am_sc && get_ia32_am_sc(lea))
 864                 return IA32_LEA_ATTR_NONE;
 865         else if (get_ia32_am_sc(lea))
 866                 ret_val |= IA32_LEA_ATTR_AMSC;
 867
 868         /* Check the different base-index combinations */
 869
 870         if (! is_noreg_base && ! is_noreg_index) {
 871                 /* Assimilate if base is the lea and the LEA is just a Base + Offset calculation */
 872                 if ((base == lea) && ! (am_flav & ia32_I ? 1 : 0)) {
 873                         if (am_flav & ia32_O)
 874                                 ret_val |= IA32_LEA_ATTR_OFFS;
 875
 876                         ret_val |= IA32_LEA_ATTR_BASE;
 877                 }
 878                 else
 879                         return IA32_LEA_ATTR_NONE;
 880         }
 881         else if (! is_noreg_base && is_noreg_index) {
 882                 /* Base is set but index not */
 883                 if (base == lea) {
 884                         /* Base points to LEA: assimilate everything */
 885                         if (am_flav & ia32_O)
 886                                 ret_val |= IA32_LEA_ATTR_OFFS;
 887                         if (am_flav & ia32_S)
 888                                 ret_val |= IA32_LEA_ATTR_SCALE;
 889                         if (am_flav & ia32_I)
 890                                 ret_val |= IA32_LEA_ATTR_INDEX;
 891
 892                         ret_val |= IA32_LEA_ATTR_BASE;
 893                 }
 894                 else if (am_flav & ia32_B ? 0 : 1) {
 895                         /* Base is not the LEA but the LEA is an index only calculation: assimilate */
 896                         if (am_flav & ia32_O)
 897                                 ret_val |= IA32_LEA_ATTR_OFFS;
 898                         if (am_flav & ia32_S)
 899                                 ret_val |= IA32_LEA_ATTR_SCALE;
 900
 901                         ret_val |= IA32_LEA_ATTR_INDEX;
 902                 }
 903                 else
 904                         return IA32_LEA_ATTR_NONE;
 905         }
 906         else if (is_noreg_base && ! is_noreg_index) {
 907                 /* Index is set but not base */
 908                 if (index == lea) {
 909                         /* Index points to LEA: assimilate everything */
 910                         if (am_flav & ia32_O)
 911                                 ret_val |= IA32_LEA_ATTR_OFFS;
 912                         if (am_flav & ia32_S)
 913                                 ret_val |= IA32_LEA_ATTR_SCALE;
 914                         if (am_flav & ia32_B)
 915                                 ret_val |= IA32_LEA_ATTR_BASE;
 916
 917                         ret_val |= IA32_LEA_ATTR_INDEX;
 918                 }
 919                 else if (am_flav & ia32_I ? 0 : 1) {
 920                         /* Index is not the LEA but the LEA is a base only calculation: assimilate */
 921                         if (am_flav & ia32_O)
 922                                 ret_val |= IA32_LEA_ATTR_OFFS;
 923                         if (am_flav & ia32_S)
 924                                 ret_val |= IA32_LEA_ATTR_SCALE;
 925
 926                         ret_val |= IA32_LEA_ATTR_BASE;
 927                 }
 928                 else
 929                         return IA32_LEA_ATTR_NONE;
 930         }
 931         else {
 932                 assert(0 && "There must have been set base or index");
 933         }
 934
 935         return ret_val;
 936 }
 937
 938
 939 /**
 940  * Folds Add or Sub to LEA if possible
 941  */
 942 static ir_node *fold_addr(ia32_code_gen_t *cg, ir_node *irn, ir_node *noreg) {
 943         ir_graph   *irg        = get_irn_irg(irn);
 944         dbg_info   *dbg        = get_irn_dbg_info(irn);
 945         ir_node    *block      = get_nodes_block(irn);
 946         ir_node    *res        = irn;
 947         ir_node    *shift      = NULL;
 948         ir_node    *lea_o      = NULL;
 949         ir_node    *lea        = NULL;
 950         char       *offs       = NULL;
 951         const char *offs_cnst  = NULL;
 952         char       *offs_lea   = NULL;
 953         int         scale      = 0;
 954         int         isadd      = 0;
 955         int         dolea      = 0;
 956         int         have_am_sc = 0;
 957         int         am_sc_sign = 0;
 958         ident      *am_sc      = NULL;
 959         entity     *lea_ent    = NULL;
 960         ir_node    *left, *right, *temp;
 961         ir_node    *base, *index;
 962         ia32_am_flavour_t am_flav;
 963         DEBUG_ONLY(firm_dbg_module_t *mod = cg->mod;)
 964
 965         if (is_ia32_Add(irn))
 966                 isadd = 1;
 967
 968         left  = get_irn_n(irn, 2);
 969         right = get_irn_n(irn, 3);
 970
 971         /* "normalize" arguments in case of add with two operands */
 972         if  (isadd && ! be_is_NoReg(cg, right)) {
 973                 /* put LEA == ia32_am_O as right operand */
 974                 if (is_ia32_Lea(left) && get_ia32_am_flavour(left) == ia32_am_O) {
 975                         set_irn_n(irn, 2, right);
 976                         set_irn_n(irn, 3, left);
 977                         temp  = left;
 978                         left  = right;
 979                         right = temp;
 980                 }
 981
 982                 /* put LEA != ia32_am_O as left operand */
 983                 if (is_ia32_Lea(right) && get_ia32_am_flavour(right) != ia32_am_O) {
 984                         set_irn_n(irn, 2, right);
 985                         set_irn_n(irn, 3, left);
 986                         temp  = left;
 987                         left  = right;
 988                         right = temp;
 989                 }
 990
 991                 /* put SHL as left operand iff left is NOT a LEA */
 992                 if (! is_ia32_Lea(left) && pred_is_specific_node(right, is_ia32_Shl)) {
 993                         set_irn_n(irn, 2, right);
 994                         set_irn_n(irn, 3, left);
 995                         temp  = left;
 996                         left  = right;
 997                         right = temp;
 998                 }
 999         }
1000
1001         base    = left;
1002         index   = noreg;
1003         offs    = NULL;
1004         scale   = 0;
1005         am_flav = 0;
1006
1007         /* check for operation with immediate */
1008         if (is_ia32_ImmConst(irn)) {
1009                 DBG((mod, LEVEL_1, "\tfound op with imm const"));
1010
1011                 offs_cnst = get_ia32_cnst(irn);
1012                 dolea     = 1;
1013         }
1014         else if (is_ia32_ImmSymConst(irn)) {
1015                 DBG((mod, LEVEL_1, "\tfound op with imm symconst"));
1016
1017                 have_am_sc = 1;
1018                 dolea      = 1;
1019                 am_sc      = get_ia32_id_cnst(irn);
1020                 am_sc_sign = is_ia32_am_sc_sign(irn);
1021         }
1022
1023         /* determine the operand which needs to be checked */
1024         if (be_is_NoReg(cg, right)) {
1025                 temp = left;
1026         }
1027         else {
1028                 temp = right;
1029         }
1030
1031         /* check if right operand is AMConst (LEA with ia32_am_O)  */
1032         /* but we can only eat it up if there is no other symconst */
1033         /* because the linker won't accept two symconsts           */
1034         if (! have_am_sc && is_ia32_Lea(temp) && get_ia32_am_flavour(temp) == ia32_am_O) {
1035                 DBG((mod, LEVEL_1, "\tgot op with LEA am_O"));
1036
1037                 offs_lea   = get_ia32_am_offs(temp);
1038                 am_sc      = get_ia32_am_sc(temp);
1039                 am_sc_sign = is_ia32_am_sc_sign(temp);
1040                 have_am_sc = 1;
1041                 dolea      = 1;
1042                 lea_o      = temp;
1043         }
1044
1045         if (isadd) {
1046                 /* default for add -> make right operand to index */
1047                 index = right;
1048                 dolea = 1;
1049
1050                 DBG((mod, LEVEL_1, "\tgot LEA candidate with index %+F\n", index));
1051
1052                 /* determine the operand which needs to be checked */
1053                 temp = left;
1054                 if (is_ia32_Lea(left)) {
1055                         temp = right;
1056                 }
1057
1058                 /* check for SHL 1,2,3 */
1059                 if (pred_is_specific_node(temp, is_ia32_Shl)) {
1060                         temp  = get_Proj_pred(temp);
1061                         shift = temp;
1062
1063                         if (get_ia32_Immop_tarval(temp)) {
1064                                 scale = get_tarval_long(get_ia32_Immop_tarval(temp));
1065
1066                                 if (scale <= 3) {
1067                                         index = get_irn_n(temp, 2);
1068
1069                                         DBG((mod, LEVEL_1, "\tgot scaled index %+F\n", index));
1070                                 }
1071                                 else {
1072                                         scale = 0;
1073                                         shift = NULL;
1074                                 }
1075                         }
1076                 }
1077
1078                 /* fix base */
1079                 if (! be_is_NoReg(cg, index)) {
1080                         /* if we have index, but left == right -> no base */
1081                         if (left == right) {
1082                                 base = noreg;
1083                         }
1084                         else if (! is_ia32_Lea(left) && (index != right)) {
1085                                 /* index != right -> we found a good Shl           */
1086                                 /* left  != LEA   -> this Shl was the left operand */
1087                                 /* -> base is right operand                        */
1088                                 base = right;
1089                         }
1090                 }
1091         }
1092
1093         /* Try to assimilate a LEA as left operand */
1094         if (is_ia32_Lea(left) && (get_ia32_am_flavour(left) != ia32_am_O)) {
1095                 /* check if we can assimilate the LEA */
1096                 int take_attr = do_new_lea(irn, base, index, left, have_am_sc, cg);
1097
1098                 if (take_attr == IA32_LEA_ATTR_NONE) {
1099                         DBG((mod, LEVEL_1, "\tleave old LEA, creating new one\n"));
1100                 }
1101                 else {
1102                         DBG((mod, LEVEL_1, "\tgot LEA as left operand ... assimilating\n"));
1103                         lea = left; /* for statistics */
1104
1105                         if (take_attr & IA32_LEA_ATTR_OFFS)
1106                                 offs = get_ia32_am_offs(left);
1107
1108                         if (take_attr & IA32_LEA_ATTR_AMSC) {
1109                                 am_sc      = get_ia32_am_sc(left);
1110                                 have_am_sc = 1;
1111                                 am_sc_sign = is_ia32_am_sc_sign(left);
1112                         }
1113
1114                         if (take_attr & IA32_LEA_ATTR_SCALE)
1115                                 scale = get_ia32_am_scale(left);
1116
1117                         if (take_attr & IA32_LEA_ATTR_BASE)
1118                                 base = get_irn_n(left, 0);
1119
1120                         if (take_attr & IA32_LEA_ATTR_INDEX)
1121                                 index = get_irn_n(left, 1);
1122
1123                         if (take_attr & IA32_LEA_ATTR_FENT)
1124                                 lea_ent = get_ia32_frame_ent(left);
1125                 }
1126         }
1127
1128         /* ok, we can create a new LEA */
1129         if (dolea) {
1130                 res = new_rd_ia32_Lea(dbg, irg, block, base, index, mode_Is);
1131
1132                 /* add the old offset of a previous LEA */
1133                 if (offs) {
1134                         add_ia32_am_offs(res, offs);
1135                 }
1136
1137                 /* add the new offset */
1138                 if (isadd) {
1139                         if (offs_cnst) {
1140                                 add_ia32_am_offs(res, offs_cnst);
1141                         }
1142                         if (offs_lea) {
1143                                 add_ia32_am_offs(res, offs_lea);
1144                         }
1145                 }
1146                 else {
1147                         /* either lea_O-cnst, -cnst or -lea_O  */
1148                         if (offs_cnst) {
1149                                 if (offs_lea) {
1150                                         add_ia32_am_offs(res, offs_lea);
1151                                 }
1152
1153                                 sub_ia32_am_offs(res, offs_cnst);
1154                         }
1155                         else {
1156                                 sub_ia32_am_offs(res, offs_lea);
1157                         }
1158                 }
1159
1160                 /* set the address mode symconst */
1161                 if (have_am_sc) {
1162                         set_ia32_am_sc(res, am_sc);
1163                         if (am_sc_sign)
1164                                 set_ia32_am_sc_sign(res);
1165                 }
1166
1167                 /* copy the frame entity (could be set in case of Add */
1168                 /* which was a FrameAddr) */
1169                 if (lea_ent)
1170                         set_ia32_frame_ent(res, lea_ent);
1171                 else
1172                         set_ia32_frame_ent(res, get_ia32_frame_ent(irn));
1173
1174                 if (get_ia32_frame_ent(res))
1175                         set_ia32_use_frame(res);
1176
1177                 /* set scale */
1178                 set_ia32_am_scale(res, scale);
1179
1180                 am_flav = ia32_am_N;
1181                 /* determine new am flavour */
1182                 if (offs || offs_cnst || offs_lea || have_am_sc) {
1183                         am_flav |= ia32_O;
1184                 }
1185                 if (! be_is_NoReg(cg, base)) {
1186                         am_flav |= ia32_B;
1187                 }
1188                 if (! be_is_NoReg(cg, index)) {
1189                         am_flav |= ia32_I;
1190                 }
1191                 if (scale > 0) {
1192                         am_flav |= ia32_S;
1193                 }
1194                 set_ia32_am_flavour(res, am_flav);
1195
1196                 set_ia32_op_type(res, ia32_AddrModeS);
1197
1198                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
1199
1200                 DBG((mod, LEVEL_1, "\tLEA [%+F + %+F * %d + %s]\n", base, index, scale, get_ia32_am_offs(res)));
1201
1202                 /* we will exchange it, report here before the Proj is created */
1203                 if (shift && lea && lea_o)
1204                         DBG_OPT_LEA4(irn, lea_o, lea, shift, res);
1205                 else if (shift && lea)
1206                         DBG_OPT_LEA3(irn, lea, shift, res);
1207                 else if (shift && lea_o)
1208                         DBG_OPT_LEA3(irn, lea_o, shift, res);
1209                 else if (lea && lea_o)
1210                         DBG_OPT_LEA3(irn, lea_o, lea, res);
1211                 else if (shift)
1212                         DBG_OPT_LEA2(irn, shift, res);
1213                 else if (lea)
1214                         DBG_OPT_LEA2(irn, lea, res);
1215                 else if (lea_o)
1216                         DBG_OPT_LEA2(irn, lea_o, res);
1217                 else
1218                         DBG_OPT_LEA1(irn, res);
1219
1220                 /* get the result Proj of the Add/Sub */
1221                 irn = get_res_proj(irn);
1222
1223                 assert(irn && "Couldn't find result proj");
1224
1225                 /* exchange the old op with the new LEA */
1226                 exchange(irn, res);
1227         }
1228
1229         return res;
1230 }
1231
1232
1233 /**
1234  * Merges a Load/Store node with a LEA.
1235  * @param irn The Load/Store node
1236  * @param lea The LEA
1237  */
1238 static void merge_loadstore_lea(ir_node *irn, ir_node *lea) {
1239         entity *irn_ent = get_ia32_frame_ent(irn);
1240         entity *lea_ent = get_ia32_frame_ent(lea);
1241
1242         /* If the irn and the LEA both have a different frame entity set: do not merge */
1243         if (irn_ent && lea_ent && (irn_ent != lea_ent))
1244                 return;
1245         else if (! irn_ent && lea_ent) {
1246                 set_ia32_frame_ent(irn, lea_ent);
1247                 set_ia32_use_frame(irn);
1248         }
1249
1250         /* get the AM attributes from the LEA */
1251         add_ia32_am_offs(irn, get_ia32_am_offs(lea));
1252         set_ia32_am_scale(irn, get_ia32_am_scale(lea));
1253         set_ia32_am_flavour(irn, get_ia32_am_flavour(lea));
1254
1255         set_ia32_am_sc(irn, get_ia32_am_sc(lea));
1256         if (is_ia32_am_sc_sign(lea))
1257                 set_ia32_am_sc_sign(irn);
1258
1259         set_ia32_op_type(irn, is_ia32_Ld(irn) ? ia32_AddrModeS : ia32_AddrModeD);
1260
1261         /* set base and index */
1262         set_irn_n(irn, 0, get_irn_n(lea, 0));
1263         set_irn_n(irn, 1, get_irn_n(lea, 1));
1264
1265         /* clear remat flag */
1266         set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1267
1268         if (is_ia32_Ld(irn))
1269                 DBG_OPT_LOAD_LEA(lea, irn);
1270         else
1271                 DBG_OPT_STORE_LEA(lea, irn);
1272
1273 }
1274
1275 /**
1276  * Sets new_right index of irn to right and new_left index to left.
1277  * Also exchange left and right
1278  */
1279 static void exchange_left_right(ir_node *irn, ir_node **left, ir_node **right, int new_left, int new_right) {
1280         ir_node *temp;
1281
1282         set_irn_n(irn, new_right, *right);
1283         set_irn_n(irn, new_left, *left);
1284
1285         temp   = *left;
1286         *left  = *right;
1287         *right = temp;
1288
1289         /* this is only needed for Compares, but currently ALL nodes
1290          * have this attribute :-) */
1291         set_ia32_pncode(irn, get_inversed_pnc(get_ia32_pncode(irn)));
1292 }
1293
1294 /**
1295  * Performs address calculation optimization (create LEAs if possible)
1296  */
1297 static void optimize_lea(ir_node *irn, void *env) {
1298         ia32_code_gen_t *cg  = env;
1299         ir_node         *block, *noreg_gp, *left, *right;
1300
1301         if (! is_ia32_irn(irn))
1302                 return;
1303
1304         /* Following cases can occur:                                  */
1305         /* - Sub (l, imm) -> LEA [base - offset]                       */
1306         /* - Sub (l, r == LEA with ia32_am_O)   -> LEA [base - offset] */
1307         /* - Add (l, imm) -> LEA [base + offset]                       */
1308         /* - Add (l, r == LEA with ia32_am_O)  -> LEA [base + offset]  */
1309         /* - Add (l == LEA with ia32_am_O, r)  -> LEA [base + offset]  */
1310         /* - Add (l, r) -> LEA [base + index * scale]                  */
1311         /*              with scale > 1 iff l/r == shl (1,2,3)          */
1312
1313         if (is_ia32_Sub(irn) || is_ia32_Add(irn)) {
1314                 left     = get_irn_n(irn, 2);
1315                 right    = get_irn_n(irn, 3);
1316                 block    = get_nodes_block(irn);
1317                 noreg_gp = ia32_new_NoReg_gp(cg);
1318
1319             /* Do not try to create a LEA if one of the operands is a Load. */
1320                 /* check is irn is a candidate for address calculation */
1321                 if (is_addr_candidate(block, irn)) {
1322                         ir_node *res;
1323
1324                         DBG((cg->mod, LEVEL_1, "\tfound address calculation candidate %+F ... ", irn));
1325                         res = fold_addr(cg, irn, noreg_gp);
1326
1327                         if (res != irn)
1328                                 DB((cg->mod, LEVEL_1, "transformed into %+F\n", res));
1329                         else
1330                                 DB((cg->mod, LEVEL_1, "not transformed\n"));
1331                 }
1332         }
1333         else if (is_ia32_Ld(irn) || is_ia32_St(irn) || is_ia32_Store8Bit(irn)) {
1334                 /* - Load  -> LEA into Load  } TODO: If the LEA is used by more than one Load/Store */
1335                 /* - Store -> LEA into Store }       it might be better to keep the LEA             */
1336                 left = get_irn_n(irn, 0);
1337
1338                 if (is_ia32_Lea(left)) {
1339                         const ir_edge_t *edge, *ne;
1340                         ir_node *src;
1341
1342                         /* merge all Loads/Stores connected to this LEA with the LEA */
1343                         foreach_out_edge_safe(left, edge, ne) {
1344                                 src = get_edge_src_irn(edge);
1345
1346                                 if (src && (is_ia32_Ld(src) || is_ia32_St(src) || is_ia32_Store8Bit(src))) {
1347                                         DBG((cg->mod, LEVEL_1, "\nmerging %+F into %+F\n", left, irn));
1348                                         if (! is_ia32_got_lea(src))
1349                                                 merge_loadstore_lea(src, left);
1350                                         set_ia32_got_lea(src);
1351                                 }
1352                         }
1353                 }
1354         }
1355 }
1356
1357
1358 /**
1359  * Checks for address mode patterns and performs the
1360  * necessary transformations.
1361  * This function is called by a walker.
1362  */
1363 static void optimize_am(ir_node *irn, void *env) {
1364         ia32_am_opt_env_t *am_opt_env = env;
1365         ia32_code_gen_t   *cg         = am_opt_env->cg;
1366         heights_t         *h          = am_opt_env->h;
1367         ir_node           *block, *noreg_gp, *noreg_fp;
1368         ir_node           *left, *right;
1369         ir_node           *store, *load, *mem_proj;
1370         ir_node           *succ, *addr_b, *addr_i;
1371         int               check_am_src          = 0;
1372         int               need_exchange_on_fail = 0;
1373         DEBUG_ONLY(firm_dbg_module_t *mod = cg->mod;)
1374
1375         if (! is_ia32_irn(irn))
1376                 return;
1377
1378         block    = get_nodes_block(irn);
1379         noreg_gp = ia32_new_NoReg_gp(cg);
1380         noreg_fp = ia32_new_NoReg_fp(cg);
1381
1382         DBG((mod, LEVEL_1, "checking for AM\n"));
1383
1384         /* fold following patterns:                                                         */
1385         /* - op -> Load into AMop with am_Source                                            */
1386         /*   conditions:                                                                    */
1387         /*     - op is am_Source capable AND                                                */
1388         /*     - the Load is only used by this op AND                                       */
1389         /*     - the Load is in the same block                                              */
1390         /* - Store -> op -> Load  into AMop with am_Dest                                    */
1391         /*   conditions:                                                                    */
1392         /*     - op is am_Dest capable AND                                                  */
1393         /*     - the Store uses the same address as the Load AND                            */
1394         /*     - the Load is only used by this op AND                                       */
1395         /*     - the Load and Store are in the same block AND                               */
1396         /*     - nobody else uses the result of the op                                      */
1397
1398         if ((get_ia32_am_support(irn) != ia32_am_None) && ! is_ia32_Lea(irn)) {
1399                 ia32_am_cand_t cand      = is_am_candidate(h, block, irn);
1400                 ia32_am_cand_t orig_cand = cand;
1401
1402                 /* cand == 1: load is left;   cand == 2: load is right; */
1403
1404                 if (cand == IA32_AM_CAND_NONE)
1405                         return;
1406
1407                 DBG((mod, LEVEL_1, "\tfound address mode candidate %+F ... ", irn));
1408
1409                 left  = get_irn_n(irn, 2);
1410                 if (get_irn_arity(irn) == 4) {
1411                         /* it's an "unary" operation */
1412                         right = left;
1413                 }
1414                 else {
1415                         right = get_irn_n(irn, 3);
1416                 }
1417
1418                 /* normalize commutative ops */
1419                 if (node_is_ia32_comm(irn) && (cand == IA32_AM_CAND_LEFT)) {
1420
1421                         /* Assure that right operand is always a Load if there is one    */
1422                         /* because non-commutative ops can only use Dest AM if the right */
1423                         /* operand is a load, so we only need to check right operand.    */
1424
1425                         exchange_left_right(irn, &left, &right, 3, 2);
1426                         need_exchange_on_fail = 1;
1427
1428                         /* now: load is right */
1429                         cand = IA32_AM_CAND_RIGHT;
1430                 }
1431
1432                 /* check for Store -> op -> Load */
1433
1434                 /* Store -> op -> Load optimization is only possible if supported by op */
1435                 /* and if right operand is a Load                                       */
1436                 if ((get_ia32_am_support(irn) & ia32_am_Dest) && (cand & IA32_AM_CAND_RIGHT))
1437                 {
1438                         /* An address mode capable op always has a result Proj.                  */
1439                         /* If this Proj is used by more than one other node, we don't need to    */
1440                         /* check further, otherwise we check for Store and remember the address, */
1441                         /* the Store points to. */
1442
1443                         succ = get_res_proj(irn);
1444                         assert(succ && "Couldn't find result proj");
1445
1446                         addr_b = NULL;
1447                         addr_i = NULL;
1448                         store  = NULL;
1449
1450                         /* now check for users and Store */
1451                         if (ia32_get_irn_n_edges(succ) == 1) {
1452                                 succ = get_edge_src_irn(get_irn_out_edge_first(succ));
1453
1454                                 if (is_ia32_xStore(succ) || is_ia32_Store(succ)) {
1455                                         store  = succ;
1456                                         addr_b = get_irn_n(store, 0);
1457                                         addr_i = get_irn_n(store, 1);
1458                                 }
1459                         }
1460
1461                         if (store) {
1462                                 /* we found a Store as single user: Now check for Load */
1463
1464                                 /* Extra check for commutative ops with two Loads */
1465                                 /* -> put the interesting Load right              */
1466                                 if (node_is_ia32_comm(irn) && (cand == IA32_AM_CAND_BOTH)) {
1467                                         if ((addr_b == get_irn_n(get_Proj_pred(left), 0)) &&
1468                                                 (addr_i == get_irn_n(get_Proj_pred(left), 1)))
1469                                         {
1470                                                 /* We exchange left and right, so it's easier to kill     */
1471                                                 /* the correct Load later and to handle unary operations. */
1472                                                 exchange_left_right(irn, &left, &right, 3, 2);
1473                                                 need_exchange_on_fail ^= 1;
1474                                         }
1475                                 }
1476
1477                                 /* skip the Proj for easier access */
1478                                 load = get_Proj_pred(right);
1479
1480                                 /* Compare Load and Store address */
1481                                 if (load_store_addr_is_equal(load, store, addr_b, addr_i)) {
1482                                         /* Right Load is from same address, so we can */
1483                                         /* disconnect the Load and Store here        */
1484
1485                                         /* set new base, index and attributes */
1486                                         set_irn_n(irn, 0, addr_b);
1487                                         set_irn_n(irn, 1, addr_i);
1488                                         add_ia32_am_offs(irn, get_ia32_am_offs(load));
1489                                         set_ia32_am_scale(irn, get_ia32_am_scale(load));
1490                                         set_ia32_am_flavour(irn, get_ia32_am_flavour(load));
1491                                         set_ia32_op_type(irn, ia32_AddrModeD);
1492                                         set_ia32_frame_ent(irn, get_ia32_frame_ent(load));
1493                                         set_ia32_ls_mode(irn, get_ia32_ls_mode(load));
1494
1495                                         set_ia32_am_sc(irn, get_ia32_am_sc(load));
1496                                         if (is_ia32_am_sc_sign(load))
1497                                                 set_ia32_am_sc_sign(irn);
1498
1499                                         if (is_ia32_use_frame(load))
1500                                                 set_ia32_use_frame(irn);
1501
1502                                         /* connect to Load memory and disconnect Load */
1503                                         if (get_irn_arity(irn) == 5) {
1504                                                 /* binary AMop */
1505                                                 set_irn_n(irn, 4, get_irn_n(load, 2));
1506                                                 set_irn_n(irn, 3, noreg_gp);
1507                                         }
1508                                         else {
1509                                                 /* unary AMop */
1510                                                 set_irn_n(irn, 3, get_irn_n(load, 2));
1511                                                 set_irn_n(irn, 2, noreg_gp);
1512                                         }
1513
1514                                         /* connect the memory Proj of the Store to the op */
1515                                         mem_proj = get_mem_proj(store);
1516                                         set_Proj_pred(mem_proj, irn);
1517                                         set_Proj_proj(mem_proj, 1);
1518
1519                                         /* clear remat flag */
1520                                         set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1521
1522                                         DBG_OPT_AM_D(load, store, irn);
1523
1524                                         DB((mod, LEVEL_1, "merged with %+F and %+F into dest AM\n", load, store));
1525
1526                                         need_exchange_on_fail = 0;
1527                                 }
1528                         } /* if (store) */
1529                         else if (get_ia32_am_support(irn) & ia32_am_Source) {
1530                                 /* There was no store, check if we still can optimize for source address mode */
1531                                 check_am_src = 1;
1532                         }
1533                 } /* if (support AM Dest) */
1534                 else if (get_ia32_am_support(irn) & ia32_am_Source) {
1535                         /* op doesn't support am AM Dest -> check for AM Source */
1536                         check_am_src = 1;
1537                 }
1538
1539                 /* was exchanged but optimize failed: exchange back */
1540                 if (need_exchange_on_fail) {
1541                         exchange_left_right(irn, &left, &right, 3, 2);
1542                         cand = orig_cand;
1543                 }
1544
1545                 need_exchange_on_fail = 0;
1546
1547                 /* normalize commutative ops */
1548                 if (check_am_src && node_is_ia32_comm(irn) && (cand == IA32_AM_CAND_RIGHT)) {
1549
1550                         /* Assure that left operand is always a Load if there is one */
1551                         /* because non-commutative ops can only use Source AM if the */
1552                         /* left operand is a Load, so we only need to check the left */
1553                         /* operand afterwards.                                       */
1554
1555                         exchange_left_right(irn, &left, &right, 3, 2);
1556                         need_exchange_on_fail = 1;
1557
1558                         /* now: load is left */
1559                         cand = IA32_AM_CAND_LEFT;
1560                 }
1561
1562                 /* optimize op -> Load iff Load is only used by this op   */
1563                 /* and left operand is a Load which only used by this irn */
1564                 if (check_am_src               &&
1565                         (cand & IA32_AM_CAND_LEFT) &&
1566                         (ia32_get_irn_n_edges(left) == 1))
1567                 {
1568                         left = get_Proj_pred(left);
1569
1570                         addr_b = get_irn_n(left, 0);
1571                         addr_i = get_irn_n(left, 1);
1572
1573                         /* set new base, index and attributes */
1574                         set_irn_n(irn, 0, addr_b);
1575                         set_irn_n(irn, 1, addr_i);
1576                         add_ia32_am_offs(irn, get_ia32_am_offs(left));
1577                         set_ia32_am_scale(irn, get_ia32_am_scale(left));
1578                         set_ia32_am_flavour(irn, get_ia32_am_flavour(left));
1579                         set_ia32_op_type(irn, ia32_AddrModeS);
1580                         set_ia32_frame_ent(irn, get_ia32_frame_ent(left));
1581                         set_ia32_ls_mode(irn, get_ia32_ls_mode(left));
1582
1583                         set_ia32_am_sc(irn, get_ia32_am_sc(left));
1584                         if (is_ia32_am_sc_sign(left))
1585                                 set_ia32_am_sc_sign(irn);
1586
1587                         /* clear remat flag */
1588                         set_ia32_flags(irn, get_ia32_flags(irn) & ~arch_irn_flags_rematerializable);
1589
1590                         if (is_ia32_use_frame(left))
1591                                 set_ia32_use_frame(irn);
1592
1593                         /* connect to Load memory */
1594                         if (get_irn_arity(irn) == 5) {
1595                                 /* binary AMop */
1596                                 set_irn_n(irn, 4, get_irn_n(left, 2));
1597
1598                                 /* this is only needed for Compares, but currently ALL nodes
1599                                  * have this attribute :-) */
1600                                 set_ia32_pncode(irn, get_inversed_pnc(get_ia32_pncode(irn)));
1601
1602                                 /* disconnect from Load */
1603                                 /* (make second op -> first, set second in to noreg) */
1604                                 set_irn_n(irn, 2, get_irn_n(irn, 3));
1605                                 set_irn_n(irn, 3, noreg_gp);
1606                         }
1607                         else {
1608                                 /* unary AMop */
1609                                 set_irn_n(irn, 3, get_irn_n(left, 2));
1610
1611                                 /* disconnect from Load */
1612                                 set_irn_n(irn, 2, noreg_gp);
1613                         }
1614
1615                         DBG_OPT_AM_S(left, irn);
1616
1617                         /* If Load has a memory Proj, connect it to the op */
1618                         mem_proj = get_mem_proj(left);
1619                         if (mem_proj) {
1620                                 set_Proj_pred(mem_proj, irn);
1621                                 set_Proj_proj(mem_proj, 1);
1622                         }
1623
1624                         DB((mod, LEVEL_1, "merged with %+F into source AM\n", left));
1625                 }
1626                 else {
1627                         /* was exchanged but optimize failed: exchange back */
1628                         if (need_exchange_on_fail)
1629                                 exchange_left_right(irn, &left, &right, 3, 2);
1630                 }
1631         }
1632 }
1633
1634 /**
1635  * Performs address mode optimization.
1636  */
1637 void ia32_optimize_addressmode(ia32_code_gen_t *cg) {
1638         /* if we are supposed to do AM or LEA optimization: recalculate edges */
1639         if (cg->opt & (IA32_OPT_DOAM | IA32_OPT_LEA)) {
1640                 edges_deactivate(cg->irg);
1641                 edges_activate(cg->irg);
1642         }
1643         else {
1644                 /* no optimizations at all */
1645                 return;
1646         }
1647
1648         /* beware: we cannot optimize LEA and AM in one run because */
1649         /*         LEA optimization adds new nodes to the irg which */
1650         /*         invalidates the phase data                       */
1651
1652         if (cg->opt & IA32_OPT_LEA) {
1653                 irg_walk_blkwise_graph(cg->irg, NULL, optimize_lea, cg);
1654         }
1655
1656         if (cg->opt & IA32_OPT_DOAM) {
1657                 /* we need height information for am optimization */
1658                 heights_t *h = heights_new(cg->irg);
1659                 ia32_am_opt_env_t env;
1660
1661                 env.cg = cg;
1662                 env.h  = h;
1663
1664                 irg_walk_blkwise_graph(cg->irg, NULL, optimize_am, &env);
1665
1666                 heights_free(h);
1667         }
1668 }