nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode.h"
  29 #include "irprog_t.h"
  30 #include "ircons.h"
  31 #include "irtools.h"
  32 #include "firm_types.h"
  33 #include "iredges.h"
  34 #include "tv.h"
  35 #include "irgmod.h"
  36 #include "irgwalk.h"
  37 #include "height.h"
  38 #include "irbitset.h"
  39 #include "irprintf.h"
  40 #include "error.h"
  41
  42 #include "../be_t.h"
  43 #include "../beabi.h"
  44 #include "../benode_t.h"
  45 #include "../besched_t.h"
  46 #include "../bepeephole.h"
  47
  48 #include "ia32_new_nodes.h"
  49 #include "ia32_optimize.h"
  50 #include "bearch_ia32_t.h"
  51 #include "gen_ia32_regalloc_if.h"
  52 #include "ia32_common_transform.h"
  53 #include "ia32_transform.h"
  54 #include "ia32_dbg_stat.h"
  55 #include "ia32_util.h"
  56 #include "ia32_architecture.h"
  57
  58 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  59
  60 static ia32_code_gen_t *cg;
  61
  62 static void copy_mark(const ir_node *old, ir_node *new)
  63 {
  64         if (is_ia32_is_reload(old))
  65                 set_ia32_is_reload(new);
  66         if (is_ia32_is_spill(old))
  67                 set_ia32_is_spill(new);
  68         if (is_ia32_is_remat(old))
  69                 set_ia32_is_remat(new);
  70 }
  71
  72 typedef enum produces_flag_t {
  73         produces_no_flag,
  74         produces_flag_zero,
  75         produces_flag_carry
  76 } produces_flag_t;
  77
  78 /**
  79  * Return which usable flag the given node produces
  80  *
  81  * @param node  the node to check
  82  * @param pn    the projection number of the used result
  83  */
  84 static produces_flag_t produces_test_flag(ir_node *node, int pn)
  85 {
  86         ir_node                     *count;
  87         const ia32_immediate_attr_t *imm_attr;
  88
  89         if (!is_ia32_irn(node))
  90                 return produces_no_flag;
  91
  92         switch (get_ia32_irn_opcode(node)) {
  93                 case iro_ia32_Add:
  94                 case iro_ia32_Adc:
  95                 case iro_ia32_And:
  96                 case iro_ia32_Or:
  97                 case iro_ia32_Xor:
  98                 case iro_ia32_Sub:
  99                 case iro_ia32_Sbb:
 100                 case iro_ia32_Neg:
 101                 case iro_ia32_Inc:
 102                 case iro_ia32_Dec:
 103                         break;
 104
 105                 case iro_ia32_ShlD:
 106                 case iro_ia32_ShrD:
 107                         assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 108                         count = get_irn_n(node, n_ia32_ShlD_count);
 109                         goto check_shift_amount;
 110
 111                 case iro_ia32_Shl:
 112                 case iro_ia32_Shr:
 113                 case iro_ia32_Sar:
 114                         assert(n_ia32_Shl_count == n_ia32_Shr_count
 115                                         && n_ia32_Shl_count == n_ia32_Sar_count);
 116                         count = get_irn_n(node, n_ia32_Shl_count);
 117 check_shift_amount:
 118                         /* when shift count is zero the flags are not affected, so we can only
 119                          * do this for constants != 0 */
 120                         if (!is_ia32_Immediate(count))
 121                                 return produces_no_flag;
 122
 123                         imm_attr = get_ia32_immediate_attr_const(count);
 124                         if (imm_attr->symconst != NULL)
 125                                 return produces_no_flag;
 126                         if ((imm_attr->offset & 0x1f) == 0)
 127                                 return produces_no_flag;
 128                         break;
 129
 130                 case iro_ia32_Mul:
 131                         return pn == pn_ia32_Mul_res_high ?
 132                                 produces_flag_carry : produces_no_flag;
 133
 134                 default:
 135                         return produces_no_flag;
 136         }
 137
 138         return pn == pn_ia32_res ?
 139                 produces_flag_zero : produces_no_flag;
 140 }
 141
 142 /**
 143  * If the given node has not mode_T, creates a mode_T version (with a result Proj).
 144  *
 145  * @param node  the node to change
 146  *
 147  * @return the new mode_T node (if the mode was changed) or node itself
 148  */
 149 static ir_node *turn_into_mode_t(ir_node *node)
 150 {
 151         ir_node               *block;
 152         ir_node               *res_proj;
 153         ir_node               *new_node;
 154         const arch_register_t *reg;
 155
 156         if(get_irn_mode(node) == mode_T)
 157                 return node;
 158
 159         assert(get_irn_mode(node) == mode_Iu);
 160
 161         new_node = exact_copy(node);
 162         set_irn_mode(new_node, mode_T);
 163
 164         block    = get_nodes_block(new_node);
 165         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 166                               pn_ia32_res);
 167
 168         reg = arch_get_irn_register(node);
 169         arch_set_irn_register(res_proj, reg);
 170
 171         sched_add_before(node, new_node);
 172         be_peephole_exchange(node, res_proj);
 173         return new_node;
 174 }
 175
 176 /**
 177  * Replace Cmp(x, 0) by a Test(x, x)
 178  */
 179 static void peephole_ia32_Cmp(ir_node *const node)
 180 {
 181         ir_node                     *right;
 182         ia32_immediate_attr_t const *imm;
 183         dbg_info                    *dbgi;
 184         ir_graph                    *irg;
 185         ir_node                     *block;
 186         ir_node                     *noreg;
 187         ir_node                     *nomem;
 188         ir_node                     *op;
 189         ia32_attr_t           const *attr;
 190         int                          ins_permuted;
 191         int                          cmp_unsigned;
 192         ir_node                     *test;
 193         arch_register_t       const *reg;
 194         ir_edge_t             const *edge;
 195         ir_edge_t             const *tmp;
 196
 197         if (get_ia32_op_type(node) != ia32_Normal)
 198                 return;
 199
 200         right = get_irn_n(node, n_ia32_Cmp_right);
 201         if (!is_ia32_Immediate(right))
 202                 return;
 203
 204         imm = get_ia32_immediate_attr_const(right);
 205         if (imm->symconst != NULL || imm->offset != 0)
 206                 return;
 207
 208         dbgi         = get_irn_dbg_info(node);
 209         irg          = current_ir_graph;
 210         block        = get_nodes_block(node);
 211         noreg        = ia32_new_NoReg_gp(cg);
 212         nomem        = get_irg_no_mem(irg);
 213         op           = get_irn_n(node, n_ia32_Cmp_left);
 214         attr         = get_irn_generic_attr(node);
 215         ins_permuted = attr->data.ins_permuted;
 216         cmp_unsigned = attr->data.cmp_unsigned;
 217
 218         if (is_ia32_Cmp(node)) {
 219                 test = new_rd_ia32_Test(dbgi, irg, block, noreg, noreg, nomem,
 220                                         op, op, ins_permuted, cmp_unsigned);
 221         } else {
 222                 test = new_rd_ia32_Test8Bit(dbgi, irg, block, noreg, noreg, nomem,
 223                                             op, op, ins_permuted, cmp_unsigned);
 224         }
 225         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 226
 227         reg = arch_get_irn_register(node);
 228         arch_set_irn_register(test, reg);
 229
 230         foreach_out_edge_safe(node, edge, tmp) {
 231                 ir_node *const user = get_edge_src_irn(edge);
 232
 233                 if (is_Proj(user))
 234                         exchange(user, test);
 235         }
 236
 237         sched_add_before(node, test);
 238         copy_mark(node, test);
 239         be_peephole_exchange(node, test);
 240 }
 241
 242 /**
 243  * Peephole optimization for Test instructions.
 244  * We can remove the Test, if a zero flags was produced which is still
 245  * live.
 246  */
 247 static void peephole_ia32_Test(ir_node *node)
 248 {
 249         ir_node         *left  = get_irn_n(node, n_ia32_Test_left);
 250         ir_node         *right = get_irn_n(node, n_ia32_Test_right);
 251         ir_node         *flags_proj;
 252         ir_node         *block;
 253         ir_mode         *flags_mode;
 254         int              pn    = pn_ia32_res;
 255         ir_node         *schedpoint;
 256         const ir_edge_t *edge;
 257
 258         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 259                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 260
 261         /* we need a test for 0 */
 262         if(left != right)
 263                 return;
 264
 265         block = get_nodes_block(node);
 266         if(get_nodes_block(left) != block)
 267                 return;
 268
 269         if(is_Proj(left)) {
 270                 pn   = get_Proj_proj(left);
 271                 left = get_Proj_pred(left);
 272         }
 273
 274         /* happens rarely, but if it does code will panic' */
 275         if (is_ia32_Unknown_GP(left))
 276                 return;
 277
 278         /* walk schedule up and abort when we find left or some other node destroys
 279            the flags */
 280         schedpoint = node;
 281         for (;;) {
 282                 schedpoint = sched_prev(schedpoint);
 283                 if (schedpoint == left)
 284                         break;
 285                 if (arch_irn_is(schedpoint, modify_flags))
 286                         return;
 287                 if (schedpoint == block)
 288                         panic("couldn't find left");
 289         }
 290
 291         /* make sure only Lg/Eq tests are used */
 292         foreach_out_edge(node, edge) {
 293                 ir_node *user = get_edge_src_irn(edge);
 294                 int      pnc  = get_ia32_condcode(user);
 295
 296                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 297                         return;
 298                 }
 299         }
 300
 301         switch (produces_test_flag(left, pn)) {
 302                 case produces_flag_zero:
 303                         break;
 304
 305                 case produces_flag_carry:
 306                         foreach_out_edge(node, edge) {
 307                                 ir_node *user = get_edge_src_irn(edge);
 308                                 int      pnc  = get_ia32_condcode(user);
 309
 310                                 switch (pnc) {
 311                                         case pn_Cmp_Eq: pnc = pn_Cmp_Ge | ia32_pn_Cmp_unsigned; break;
 312                                         case pn_Cmp_Lg: pnc = pn_Cmp_Lt | ia32_pn_Cmp_unsigned; break;
 313                                         default: panic("unexpected pn");
 314                                 }
 315                                 set_ia32_condcode(user, pnc);
 316                         }
 317                         break;
 318
 319                 default:
 320                         return;
 321         }
 322
 323         left = turn_into_mode_t(left);
 324
 325         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 326         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 327                                 pn_ia32_flags);
 328         arch_set_irn_register(flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 329
 330         assert(get_irn_mode(node) != mode_T);
 331
 332         be_peephole_exchange(node, flags_proj);
 333 }
 334
 335 /**
 336  * AMD Athlon works faster when RET is not destination of
 337  * conditional jump or directly preceded by other jump instruction.
 338  * Can be avoided by placing a Rep prefix before the return.
 339  */
 340 static void peephole_ia32_Return(ir_node *node) {
 341         ir_node *block, *irn;
 342
 343         if (!ia32_cg_config.use_pad_return)
 344                 return;
 345
 346         block = get_nodes_block(node);
 347
 348         /* check if this return is the first on the block */
 349         sched_foreach_reverse_from(node, irn) {
 350                 switch (get_irn_opcode(irn)) {
 351                 case beo_Return:
 352                         /* the return node itself, ignore */
 353                         continue;
 354                 case iro_Start:
 355                 case beo_RegParams:
 356                 case beo_Barrier:
 357                         /* ignore no code generated */
 358                         continue;
 359                 case beo_IncSP:
 360                         /* arg, IncSP 0 nodes might occur, ignore these */
 361                         if (be_get_IncSP_offset(irn) == 0)
 362                                 continue;
 363                         return;
 364                 case iro_Phi:
 365                         continue;
 366                 default:
 367                         return;
 368                 }
 369         }
 370
 371         /* ensure, that the 3 byte return is generated */
 372         be_Return_set_emit_pop(node, 1);
 373 }
 374
 375 /* only optimize up to 48 stores behind IncSPs */
 376 #define MAXPUSH_OPTIMIZE        48
 377
 378 /**
 379  * Tries to create Push's from IncSP, Store combinations.
 380  * The Stores are replaced by Push's, the IncSP is modified
 381  * (possibly into IncSP 0, but not removed).
 382  */
 383 static void peephole_IncSP_Store_to_push(ir_node *irn)
 384 {
 385         int              i;
 386         int              maxslot;
 387         int              inc_ofs;
 388         ir_node         *node;
 389         ir_node         *stores[MAXPUSH_OPTIMIZE];
 390         ir_node         *block;
 391         ir_graph        *irg;
 392         ir_node         *curr_sp;
 393         ir_mode         *spmode;
 394         ir_node         *first_push = NULL;
 395         ir_edge_t const *edge;
 396         ir_edge_t const *next;
 397
 398         memset(stores, 0, sizeof(stores));
 399
 400         assert(be_is_IncSP(irn));
 401
 402         inc_ofs = be_get_IncSP_offset(irn);
 403         if (inc_ofs < 4)
 404                 return;
 405
 406         /*
 407          * We first walk the schedule after the IncSP node as long as we find
 408          * suitable Stores that could be transformed to a Push.
 409          * We save them into the stores array which is sorted by the frame offset/4
 410          * attached to the node
 411          */
 412         maxslot = -1;
 413         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 414                 ir_node *mem;
 415                 int offset;
 416                 int storeslot;
 417
 418                 /* it has to be a Store */
 419                 if (!is_ia32_Store(node))
 420                         break;
 421
 422                 /* it has to use our sp value */
 423                 if (get_irn_n(node, n_ia32_base) != irn)
 424                         continue;
 425                 /* Store has to be attached to NoMem */
 426                 mem = get_irn_n(node, n_ia32_mem);
 427                 if (!is_NoMem(mem))
 428                         continue;
 429
 430                 /* unfortunately we can't support the full AMs possible for push at the
 431                  * moment. TODO: fix this */
 432                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 433                         break;
 434
 435                 offset = get_ia32_am_offs_int(node);
 436                 /* we should NEVER access uninitialized stack BELOW the current SP */
 437                 assert(offset >= 0);
 438
 439                 /* storing at half-slots is bad */
 440                 if ((offset & 3) != 0)
 441                         break;
 442
 443                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 444                         continue;
 445                 storeslot = offset >> 2;
 446
 447                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 448                 if (stores[storeslot] != NULL)
 449                         break;
 450
 451                 stores[storeslot] = node;
 452                 if (storeslot > maxslot)
 453                         maxslot = storeslot;
 454         }
 455
 456         curr_sp = irn;
 457
 458         for (i = -1; i < maxslot; ++i) {
 459                 if (stores[i + 1] == NULL)
 460                         break;
 461         }
 462
 463         /* walk through the Stores and create Pushs for them */
 464         block  = get_nodes_block(irn);
 465         spmode = get_irn_mode(irn);
 466         irg    = cg->irg;
 467         for (; i >= 0; --i) {
 468                 const arch_register_t *spreg;
 469                 ir_node *push;
 470                 ir_node *val, *mem, *mem_proj;
 471                 ir_node *store = stores[i];
 472                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 473
 474                 val = get_irn_n(store, n_ia32_unary_op);
 475                 mem = get_irn_n(store, n_ia32_mem);
 476                 spreg = arch_get_irn_register(curr_sp);
 477
 478                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, val, curr_sp);
 479                 copy_mark(store, push);
 480
 481                 if (first_push == NULL)
 482                         first_push = push;
 483
 484                 sched_add_after(curr_sp, push);
 485
 486                 /* create stackpointer Proj */
 487                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 488                 arch_set_irn_register(curr_sp, spreg);
 489
 490                 /* create memory Proj */
 491                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 492
 493                 /* use the memproj now */
 494                 be_peephole_exchange(store, mem_proj);
 495
 496                 inc_ofs -= 4;
 497         }
 498
 499         foreach_out_edge_safe(irn, edge, next) {
 500                 ir_node *const src = get_edge_src_irn(edge);
 501                 int      const pos = get_edge_src_pos(edge);
 502
 503                 if (src == first_push)
 504                         continue;
 505
 506                 set_irn_n(src, pos, curr_sp);
 507         }
 508
 509         be_set_IncSP_offset(irn, inc_ofs);
 510 }
 511
 512 #if 0
 513 static void peephole_store_incsp(ir_node *store)
 514 {
 515         dbg_info *dbgi;
 516         ir_node  *node;
 517         ir_node  *block;
 518         ir_node  *noref;
 519         ir_node  *mem;
 520         ir_node  *push;
 521         ir_node  *val;
 522         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 523         if (!be_is_IncSP(am_base)
 524                         || get_nodes_block(am_base) != get_nodes_block(store))
 525                 return;
 526         mem = get_irn_n(store, n_ia32_Store_mem);
 527         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 528                         || !is_NoMem(mem))
 529                 return;
 530
 531         int incsp_offset = be_get_IncSP_offset(am_base);
 532         if (incsp_offset <= 0)
 533                 return;
 534
 535         /* we have to be at offset 0 */
 536         int my_offset = get_ia32_am_offs_int(store);
 537         if (my_offset != 0) {
 538                 /* TODO here: find out wether there is a store with offset 0 before
 539                  * us and wether we can move it down to our place */
 540                 return;
 541         }
 542         ir_mode *ls_mode = get_ia32_ls_mode(store);
 543         int my_store_size = get_mode_size_bytes(ls_mode);
 544
 545         if (my_offset + my_store_size > incsp_offset)
 546                 return;
 547
 548         /* correctness checking:
 549                 - noone else must write to that stackslot
 550                     (because after translation incsp won't allocate it anymore)
 551         */
 552         sched_foreach_reverse_from(store, node) {
 553                 int i, arity;
 554
 555                 if (node == am_base)
 556                         break;
 557
 558                 /* make sure noone else can use the space on the stack */
 559                 arity = get_irn_arity(node);
 560                 for (i = 0; i < arity; ++i) {
 561                         ir_node *pred = get_irn_n(node, i);
 562                         if (pred != am_base)
 563                                 continue;
 564
 565                         if (i == n_ia32_base &&
 566                                         (get_ia32_op_type(node) == ia32_AddrModeS
 567                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 568                                 int      node_offset  = get_ia32_am_offs_int(node);
 569                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 570                                 int      node_size    = get_mode_size_bytes(node);
 571                                 /* overlapping with our position? abort */
 572                                 if (node_offset < my_offset + my_store_size
 573                                                 && node_offset + node_size >= my_offset)
 574                                         return;
 575                                 /* otherwise it's fine */
 576                                 continue;
 577                         }
 578
 579                         /* strange use of esp: abort */
 580                         return;
 581                 }
 582         }
 583
 584         /* all ok, change to push */
 585         dbgi  = get_irn_dbg_info(store);
 586         block = get_nodes_block(store);
 587         noreg = ia32_new_NoReg_gp(cg);
 588         val   = get_ia32_
 589
 590         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, mem,
 591
 592         create_push(dbgi, current_ir_graph, block, am_base, store);
 593 }
 594 #endif
 595
 596 /**
 597  * Return true if a mode can be stored in the GP register set
 598  */
 599 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 600         if (mode == mode_fpcw)
 601                 return 0;
 602         if (get_mode_size_bits(mode) > 32)
 603                 return 0;
 604         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 605 }
 606
 607 /**
 608  * Tries to create Pops from Load, IncSP combinations.
 609  * The Loads are replaced by Pops, the IncSP is modified
 610  * (possibly into IncSP 0, but not removed).
 611  */
 612 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 613 {
 614         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 615         int      i, maxslot, inc_ofs, ofs;
 616         ir_node  *node, *pred_sp, *block;
 617         ir_node  *loads[MAXPUSH_OPTIMIZE];
 618         ir_graph *irg;
 619         unsigned regmask = 0;
 620         unsigned copymask = ~0;
 621
 622         memset(loads, 0, sizeof(loads));
 623         assert(be_is_IncSP(irn));
 624
 625         inc_ofs = -be_get_IncSP_offset(irn);
 626         if (inc_ofs < 4)
 627                 return;
 628
 629         /*
 630          * We first walk the schedule before the IncSP node as long as we find
 631          * suitable Loads that could be transformed to a Pop.
 632          * We save them into the stores array which is sorted by the frame offset/4
 633          * attached to the node
 634          */
 635         maxslot = -1;
 636         pred_sp = be_get_IncSP_pred(irn);
 637         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 638                 int offset;
 639                 int loadslot;
 640                 const arch_register_t *sreg, *dreg;
 641
 642                 /* it has to be a Load */
 643                 if (!is_ia32_Load(node)) {
 644                         if (be_is_Copy(node)) {
 645                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 646                                         /* not a GP copy, ignore */
 647                                         continue;
 648                                 }
 649                                 dreg = arch_get_irn_register(node);
 650                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 651                                 if (regmask & copymask & (1 << sreg->index)) {
 652                                         break;
 653                                 }
 654                                 if (regmask & copymask & (1 << dreg->index)) {
 655                                         break;
 656                                 }
 657                                 /* we CAN skip Copies if neither the destination nor the source
 658                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 659                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 660                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 661                                 continue;
 662                         }
 663                         break;
 664                 }
 665
 666                 /* we can handle only GP loads */
 667                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 668                         continue;
 669
 670                 /* it has to use our predecessor sp value */
 671                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 672                         /* it would be ok if this load does not use a Pop result,
 673                          * but we do not check this */
 674                         break;
 675                 }
 676
 677                 /* should have NO index */
 678                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 679                         break;
 680
 681                 offset = get_ia32_am_offs_int(node);
 682                 /* we should NEVER access uninitialized stack BELOW the current SP */
 683                 assert(offset >= 0);
 684
 685                 /* storing at half-slots is bad */
 686                 if ((offset & 3) != 0)
 687                         break;
 688
 689                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 690                         continue;
 691                 /* ignore those outside the possible windows */
 692                 if (offset > inc_ofs - 4)
 693                         continue;
 694                 loadslot = offset >> 2;
 695
 696                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 697                 if (loads[loadslot] != NULL)
 698                         break;
 699
 700                 dreg = arch_get_irn_register(node);
 701                 if (regmask & (1 << dreg->index)) {
 702                         /* this register is already used */
 703                         break;
 704                 }
 705                 regmask |= 1 << dreg->index;
 706
 707                 loads[loadslot] = node;
 708                 if (loadslot > maxslot)
 709                         maxslot = loadslot;
 710         }
 711
 712         if (maxslot < 0)
 713                 return;
 714
 715         /* find the first slot */
 716         for (i = maxslot; i >= 0; --i) {
 717                 ir_node *load = loads[i];
 718
 719                 if (load == NULL)
 720                         break;
 721         }
 722
 723         ofs = inc_ofs - (maxslot + 1) * 4;
 724         inc_ofs = (i+1) * 4;
 725
 726         /* create a new IncSP if needed */
 727         block = get_nodes_block(irn);
 728         irg   = cg->irg;
 729         if (inc_ofs > 0) {
 730                 pred_sp = be_new_IncSP(esp, irg, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 731                 sched_add_before(irn, pred_sp);
 732         }
 733
 734         /* walk through the Loads and create Pops for them */
 735         for (++i; i <= maxslot; ++i) {
 736                 ir_node *load = loads[i];
 737                 ir_node *mem, *pop;
 738                 const ir_edge_t *edge, *tmp;
 739                 const arch_register_t *reg;
 740
 741                 mem = get_irn_n(load, n_ia32_mem);
 742                 reg = arch_get_irn_register(load);
 743
 744                 pop = new_rd_ia32_Pop(get_irn_dbg_info(load), irg, block, mem, pred_sp);
 745                 arch_set_irn_register(pop, reg);
 746
 747                 copy_mark(load, pop);
 748
 749                 /* create stackpointer Proj */
 750                 pred_sp = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 751                 arch_set_irn_register(pred_sp, esp);
 752
 753                 sched_add_before(irn, pop);
 754
 755                 /* rewire now */
 756                 foreach_out_edge_safe(load, edge, tmp) {
 757                         ir_node *proj = get_edge_src_irn(edge);
 758
 759                         set_Proj_pred(proj, pop);
 760                 }
 761
 762                 /* we can remove the Load now */
 763                 sched_remove(load);
 764                 kill_node(load);
 765         }
 766
 767         be_set_IncSP_offset(irn, -ofs);
 768         be_set_IncSP_pred(irn, pred_sp);
 769 }
 770
 771
 772 /**
 773  * Find a free GP register if possible, else return NULL.
 774  */
 775 static const arch_register_t *get_free_gp_reg(void)
 776 {
 777         int i;
 778
 779         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 780                 const arch_register_t *reg = &ia32_gp_regs[i];
 781                 if(arch_register_type_is(reg, ignore))
 782                         continue;
 783
 784                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 785                         return &ia32_gp_regs[i];
 786         }
 787
 788         return NULL;
 789 }
 790
 791 /**
 792  * Creates a Pop instruction before the given schedule point.
 793  *
 794  * @param dbgi        debug info
 795  * @param irg         the graph
 796  * @param block       the block
 797  * @param stack       the previous stack value
 798  * @param schedpoint  the new node is added before this node
 799  * @param reg         the register to pop
 800  *
 801  * @return the new stack value
 802  */
 803 static ir_node *create_pop(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 804                            ir_node *stack, ir_node *schedpoint,
 805                            const arch_register_t *reg)
 806 {
 807         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 808         ir_node *pop;
 809         ir_node *keep;
 810         ir_node *val;
 811         ir_node *in[1];
 812
 813         pop   = new_rd_ia32_Pop(dbgi, irg, block, new_NoMem(), stack);
 814
 815         stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 816         arch_set_irn_register(stack, esp);
 817         val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 818         arch_set_irn_register(val, reg);
 819
 820         sched_add_before(schedpoint, pop);
 821
 822         in[0] = val;
 823         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 824         sched_add_before(schedpoint, keep);
 825
 826         return stack;
 827 }
 828
 829 /**
 830  * Creates a Push instruction before the given schedule point.
 831  *
 832  * @param dbgi        debug info
 833  * @param irg         the graph
 834  * @param block       the block
 835  * @param stack       the previous stack value
 836  * @param schedpoint  the new node is added before this node
 837  * @param reg         the register to pop
 838  *
 839  * @return the new stack value
 840  */
 841 static ir_node *create_push(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 842                             ir_node *stack, ir_node *schedpoint)
 843 {
 844         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 845
 846         ir_node *val   = ia32_new_Unknown_gp(cg);
 847         ir_node *noreg = ia32_new_NoReg_gp(cg);
 848         ir_node *nomem = get_irg_no_mem(irg);
 849         ir_node *push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, nomem, val, stack);
 850         sched_add_before(schedpoint, push);
 851
 852         stack = new_r_Proj(irg, block, push, mode_Iu, pn_ia32_Push_stack);
 853         arch_set_irn_register(stack, esp);
 854
 855         return stack;
 856 }
 857
 858 /**
 859  * Optimize an IncSp by replacing it with Push/Pop.
 860  */
 861 static void peephole_be_IncSP(ir_node *node)
 862 {
 863         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 864         const arch_register_t *reg;
 865         ir_graph              *irg = current_ir_graph;
 866         dbg_info              *dbgi;
 867         ir_node               *block;
 868         ir_node               *stack;
 869         int                    offset;
 870
 871         /* first optimize incsp->incsp combinations */
 872         node = be_peephole_IncSP_IncSP(node);
 873
 874         /* transform IncSP->Store combinations to Push where possible */
 875         peephole_IncSP_Store_to_push(node);
 876
 877         /* transform Load->IncSP combinations to Pop where possible */
 878         peephole_Load_IncSP_to_pop(node);
 879
 880         if (arch_get_irn_register(node) != esp)
 881                 return;
 882
 883         /* replace IncSP -4 by Pop freereg when possible */
 884         offset = be_get_IncSP_offset(node);
 885         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 886             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 887             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 888             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 889                 return;
 890
 891         if (offset < 0) {
 892                 /* we need a free register for pop */
 893                 reg = get_free_gp_reg();
 894                 if (reg == NULL)
 895                         return;
 896
 897                 dbgi  = get_irn_dbg_info(node);
 898                 block = get_nodes_block(node);
 899                 stack = be_get_IncSP_pred(node);
 900
 901                 stack = create_pop(dbgi, irg, block, stack, node, reg);
 902
 903                 if (offset == -8) {
 904                         stack = create_pop(dbgi, irg, block, stack, node, reg);
 905                 }
 906         } else {
 907                 dbgi  = get_irn_dbg_info(node);
 908                 block = get_nodes_block(node);
 909                 stack = be_get_IncSP_pred(node);
 910                 stack = create_push(dbgi, irg, block, stack, node);
 911
 912                 if (offset == +8) {
 913                         stack = create_push(dbgi, irg, block, stack, node);
 914                 }
 915         }
 916
 917         be_peephole_exchange(node, stack);
 918 }
 919
 920 /**
 921  * Peephole optimisation for ia32_Const's
 922  */
 923 static void peephole_ia32_Const(ir_node *node)
 924 {
 925         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 926         const arch_register_t       *reg;
 927         ir_graph                    *irg = current_ir_graph;
 928         ir_node                     *block;
 929         dbg_info                    *dbgi;
 930         ir_node                     *produceval;
 931         ir_node                     *xor;
 932         ir_node                     *noreg;
 933
 934         /* try to transform a mov 0, reg to xor reg reg */
 935         if (attr->offset != 0 || attr->symconst != NULL)
 936                 return;
 937         if (ia32_cg_config.use_mov_0)
 938                 return;
 939         /* xor destroys the flags, so no-one must be using them */
 940         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 941                 return;
 942
 943         reg = arch_get_irn_register(node);
 944         assert(be_peephole_get_reg_value(reg) == NULL);
 945
 946         /* create xor(produceval, produceval) */
 947         block      = get_nodes_block(node);
 948         dbgi       = get_irn_dbg_info(node);
 949         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 950         arch_set_irn_register(produceval, reg);
 951
 952         noreg = ia32_new_NoReg_gp(cg);
 953         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 954                                 produceval, produceval);
 955         arch_set_irn_register(xor, reg);
 956
 957         sched_add_before(node, produceval);
 958         sched_add_before(node, xor);
 959
 960         copy_mark(node, xor);
 961         be_peephole_exchange(node, xor);
 962 }
 963
 964 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 965 {
 966         return node == cg->noreg_gp;
 967 }
 968
 969 static ir_node *create_immediate_from_int(int val)
 970 {
 971         ir_graph *irg         = current_ir_graph;
 972         ir_node  *start_block = get_irg_start_block(irg);
 973         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 974                                                       0, val);
 975         arch_set_irn_register(immediate, &ia32_gp_regs[REG_GP_NOREG]);
 976
 977         return immediate;
 978 }
 979
 980 static ir_node *create_immediate_from_am(const ir_node *node)
 981 {
 982         ir_graph  *irg     = get_irn_irg(node);
 983         ir_node   *block   = get_nodes_block(node);
 984         int        offset  = get_ia32_am_offs_int(node);
 985         int        sc_sign = is_ia32_am_sc_sign(node);
 986         ir_entity *entity  = get_ia32_am_sc(node);
 987         ir_node   *res;
 988
 989         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 990         arch_set_irn_register(res, &ia32_gp_regs[REG_GP_NOREG]);
 991         return res;
 992 }
 993
 994 static int is_am_one(const ir_node *node)
 995 {
 996         int        offset  = get_ia32_am_offs_int(node);
 997         ir_entity *entity  = get_ia32_am_sc(node);
 998
 999         return offset == 1 && entity == NULL;
1000 }
1001
1002 static int is_am_minus_one(const ir_node *node)
1003 {
1004         int        offset  = get_ia32_am_offs_int(node);
1005         ir_entity *entity  = get_ia32_am_sc(node);
1006
1007         return offset == -1 && entity == NULL;
1008 }
1009
1010 /**
1011  * Transforms a LEA into an Add or SHL if possible.
1012  */
1013 static void peephole_ia32_Lea(ir_node *node)
1014 {
1015         ir_graph              *irg = current_ir_graph;
1016         ir_node               *base;
1017         ir_node               *index;
1018         const arch_register_t *base_reg;
1019         const arch_register_t *index_reg;
1020         const arch_register_t *out_reg;
1021         int                    scale;
1022         int                    has_immediates;
1023         ir_node               *op1;
1024         ir_node               *op2;
1025         dbg_info              *dbgi;
1026         ir_node               *block;
1027         ir_node               *res;
1028         ir_node               *noreg;
1029         ir_node               *nomem;
1030
1031         assert(is_ia32_Lea(node));
1032
1033         /* we can only do this if are allowed to globber the flags */
1034         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
1035                 return;
1036
1037         base  = get_irn_n(node, n_ia32_Lea_base);
1038         index = get_irn_n(node, n_ia32_Lea_index);
1039
1040         if(is_noreg(cg, base)) {
1041                 base     = NULL;
1042                 base_reg = NULL;
1043         } else {
1044                 base_reg = arch_get_irn_register(base);
1045         }
1046         if(is_noreg(cg, index)) {
1047                 index     = NULL;
1048                 index_reg = NULL;
1049         } else {
1050                 index_reg = arch_get_irn_register(index);
1051         }
1052
1053         if(base == NULL && index == NULL) {
1054                 /* we shouldn't construct these in the first place... */
1055 #ifdef DEBUG_libfirm
1056                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1057 #endif
1058                 return;
1059         }
1060
1061         out_reg = arch_get_irn_register(node);
1062         scale   = get_ia32_am_scale(node);
1063         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1064         /* check if we have immediates values (frame entities should already be
1065          * expressed in the offsets) */
1066         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1067                 has_immediates = 1;
1068         } else {
1069                 has_immediates = 0;
1070         }
1071
1072         /* we can transform leas where the out register is the same as either the
1073          * base or index register back to an Add or Shl */
1074         if(out_reg == base_reg) {
1075                 if(index == NULL) {
1076 #ifdef DEBUG_libfirm
1077                         if(!has_immediates) {
1078                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1079                                            "just a copy\n");
1080                         }
1081 #endif
1082                         op1 = base;
1083                         goto make_add_immediate;
1084                 }
1085                 if(scale == 0 && !has_immediates) {
1086                         op1 = base;
1087                         op2 = index;
1088                         goto make_add;
1089                 }
1090                 /* can't create an add */
1091                 return;
1092         } else if(out_reg == index_reg) {
1093                 if(base == NULL) {
1094                         if(has_immediates && scale == 0) {
1095                                 op1 = index;
1096                                 goto make_add_immediate;
1097                         } else if(!has_immediates && scale > 0) {
1098                                 op1 = index;
1099                                 op2 = create_immediate_from_int(scale);
1100                                 goto make_shl;
1101                         } else if(!has_immediates) {
1102 #ifdef DEBUG_libfirm
1103                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1104                                            "just a copy\n");
1105 #endif
1106                         }
1107                 } else if(scale == 0 && !has_immediates) {
1108                         op1 = index;
1109                         op2 = base;
1110                         goto make_add;
1111                 }
1112                 /* can't create an add */
1113                 return;
1114         } else {
1115                 /* can't create an add */
1116                 return;
1117         }
1118
1119 make_add_immediate:
1120         if(ia32_cg_config.use_incdec) {
1121                 if(is_am_one(node)) {
1122                         dbgi  = get_irn_dbg_info(node);
1123                         block = get_nodes_block(node);
1124                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
1125                         arch_set_irn_register(res, out_reg);
1126                         goto exchange;
1127                 }
1128                 if(is_am_minus_one(node)) {
1129                         dbgi  = get_irn_dbg_info(node);
1130                         block = get_nodes_block(node);
1131                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
1132                         arch_set_irn_register(res, out_reg);
1133                         goto exchange;
1134                 }
1135         }
1136         op2 = create_immediate_from_am(node);
1137
1138 make_add:
1139         dbgi  = get_irn_dbg_info(node);
1140         block = get_nodes_block(node);
1141         noreg = ia32_new_NoReg_gp(cg);
1142         nomem = new_NoMem();
1143         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
1144         arch_set_irn_register(res, out_reg);
1145         set_ia32_commutative(res);
1146         goto exchange;
1147
1148 make_shl:
1149         dbgi  = get_irn_dbg_info(node);
1150         block = get_nodes_block(node);
1151         noreg = ia32_new_NoReg_gp(cg);
1152         nomem = new_NoMem();
1153         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
1154         arch_set_irn_register(res, out_reg);
1155         goto exchange;
1156
1157 exchange:
1158         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
1159
1160         /* add new ADD/SHL to schedule */
1161         DBG_OPT_LEA2ADD(node, res);
1162
1163         /* exchange the Add and the LEA */
1164         sched_add_before(node, res);
1165         copy_mark(node, res);
1166         be_peephole_exchange(node, res);
1167 }
1168
1169 /**
1170  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1171  */
1172 static void peephole_ia32_Imul_split(ir_node *imul)
1173 {
1174         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1175         const arch_register_t *reg;
1176         ir_node               *res;
1177
1178         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1179                 /* no memory, imm form ignore */
1180                 return;
1181         }
1182         /* we need a free register */
1183         reg = get_free_gp_reg();
1184         if (reg == NULL)
1185                 return;
1186
1187         /* fine, we can rebuild it */
1188         res = turn_back_am(imul);
1189         arch_set_irn_register(res, reg);
1190 }
1191
1192 /**
1193  * Replace xorps r,r and xorpd r,r by pxor r,r
1194  */
1195 static void peephole_ia32_xZero(ir_node *xor) {
1196         set_irn_op(xor, op_ia32_xPzero);
1197 }
1198
1199 /**
1200  * Register a peephole optimisation function.
1201  */
1202 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
1203         assert(op->ops.generic == NULL);
1204         op->ops.generic = (op_func)func;
1205 }
1206
1207 /* Perform peephole-optimizations. */
1208 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
1209 {
1210         cg = new_cg;
1211
1212         /* register peephole optimisations */
1213         clear_irp_opcodes_generic_func();
1214         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1215         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1216         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1217         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1218         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1219         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1220         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1221         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1222         if (! ia32_cg_config.use_imul_mem_imm32)
1223                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1224         if (ia32_cg_config.use_pxor)
1225                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1226
1227         be_peephole_opt(cg->birg);
1228 }
1229
1230 /**
1231  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1232  * all it's Projs are removed as well.
1233  * @param irn  The irn to be removed from schedule
1234  */
1235 static INLINE void try_kill(ir_node *node)
1236 {
1237         if(get_irn_mode(node) == mode_T) {
1238                 const ir_edge_t *edge, *next;
1239                 foreach_out_edge_safe(node, edge, next) {
1240                         ir_node *proj = get_edge_src_irn(edge);
1241                         try_kill(proj);
1242                 }
1243         }
1244
1245         if(get_irn_n_edges(node) != 0)
1246                 return;
1247
1248         if (sched_is_scheduled(node)) {
1249                 sched_remove(node);
1250         }
1251
1252         kill_node(node);
1253 }
1254
1255 static void optimize_conv_store(ir_node *node)
1256 {
1257         ir_node *pred;
1258         ir_node *pred_proj;
1259         ir_mode *conv_mode;
1260         ir_mode *store_mode;
1261
1262         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1263                 return;
1264
1265         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1266         pred_proj = get_irn_n(node, n_ia32_Store_val);
1267         if(is_Proj(pred_proj)) {
1268                 pred = get_Proj_pred(pred_proj);
1269         } else {
1270                 pred = pred_proj;
1271         }
1272         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1273                 return;
1274         if(get_ia32_op_type(pred) != ia32_Normal)
1275                 return;
1276
1277         /* the store only stores the lower bits, so we only need the conv
1278          * it it shrinks the mode */
1279         conv_mode  = get_ia32_ls_mode(pred);
1280         store_mode = get_ia32_ls_mode(node);
1281         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1282                 return;
1283
1284         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1285         if(get_irn_n_edges(pred_proj) == 0) {
1286                 kill_node(pred_proj);
1287                 if(pred != pred_proj)
1288                         kill_node(pred);
1289         }
1290 }
1291
1292 static void optimize_load_conv(ir_node *node)
1293 {
1294         ir_node *pred, *predpred;
1295         ir_mode *load_mode;
1296         ir_mode *conv_mode;
1297
1298         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1299                 return;
1300
1301         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1302         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1303         if(!is_Proj(pred))
1304                 return;
1305
1306         predpred = get_Proj_pred(pred);
1307         if(!is_ia32_Load(predpred))
1308                 return;
1309
1310         /* the load is sign extending the upper bits, so we only need the conv
1311          * if it shrinks the mode */
1312         load_mode = get_ia32_ls_mode(predpred);
1313         conv_mode = get_ia32_ls_mode(node);
1314         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1315                 return;
1316
1317         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1318                 /* change the load if it has only 1 user */
1319                 if(get_irn_n_edges(pred) == 1) {
1320                         ir_mode *newmode;
1321                         if(get_mode_sign(conv_mode)) {
1322                                 newmode = find_signed_mode(load_mode);
1323                         } else {
1324                                 newmode = find_unsigned_mode(load_mode);
1325                         }
1326                         assert(newmode != NULL);
1327                         set_ia32_ls_mode(predpred, newmode);
1328                 } else {
1329                         /* otherwise we have to keep the conv */
1330                         return;
1331                 }
1332         }
1333
1334         /* kill the conv */
1335         exchange(node, pred);
1336 }
1337
1338 static void optimize_conv_conv(ir_node *node)
1339 {
1340         ir_node *pred_proj, *pred, *result_conv;
1341         ir_mode *pred_mode, *conv_mode;
1342         int      conv_mode_bits;
1343         int      pred_mode_bits;
1344
1345         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1346                 return;
1347
1348         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1349         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1350         if(is_Proj(pred_proj))
1351                 pred = get_Proj_pred(pred_proj);
1352         else
1353                 pred = pred_proj;
1354
1355         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1356                 return;
1357
1358         /* we know that after a conv, the upper bits are sign extended
1359          * so we only need the 2nd conv if it shrinks the mode */
1360         conv_mode      = get_ia32_ls_mode(node);
1361         conv_mode_bits = get_mode_size_bits(conv_mode);
1362         pred_mode      = get_ia32_ls_mode(pred);
1363         pred_mode_bits = get_mode_size_bits(pred_mode);
1364
1365         if(conv_mode_bits == pred_mode_bits
1366                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1367                 result_conv = pred_proj;
1368         } else if(conv_mode_bits <= pred_mode_bits) {
1369                 /* if 2nd conv is smaller then first conv, then we can always take the
1370                  * 2nd conv */
1371                 if(get_irn_n_edges(pred_proj) == 1) {
1372                         result_conv = pred_proj;
1373                         set_ia32_ls_mode(pred, conv_mode);
1374
1375                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1376                         if (get_mode_size_bits(conv_mode) == 8) {
1377                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1378                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1379                         }
1380                 } else {
1381                         /* we don't want to end up with 2 loads, so we better do nothing */
1382                         if(get_irn_mode(pred) == mode_T) {
1383                                 return;
1384                         }
1385
1386                         result_conv = exact_copy(pred);
1387                         set_ia32_ls_mode(result_conv, conv_mode);
1388
1389                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1390                         if (get_mode_size_bits(conv_mode) == 8) {
1391                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1392                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1393                         }
1394                 }
1395         } else {
1396                 /* if both convs have the same sign, then we can take the smaller one */
1397                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1398                         result_conv = pred_proj;
1399                 } else {
1400                         /* no optimisation possible if smaller conv is sign-extend */
1401                         if(mode_is_signed(pred_mode)) {
1402                                 return;
1403                         }
1404                         /* we can take the smaller conv if it is unsigned */
1405                         result_conv = pred_proj;
1406                 }
1407         }
1408
1409         /* kill the conv */
1410         exchange(node, result_conv);
1411
1412         if(get_irn_n_edges(pred_proj) == 0) {
1413                 kill_node(pred_proj);
1414                 if(pred != pred_proj)
1415                         kill_node(pred);
1416         }
1417         optimize_conv_conv(result_conv);
1418 }
1419
1420 static void optimize_node(ir_node *node, void *env)
1421 {
1422         (void) env;
1423
1424         optimize_load_conv(node);
1425         optimize_conv_store(node);
1426         optimize_conv_conv(node);
1427 }
1428
1429 /**
1430  * Performs conv and address mode optimization.
1431  */
1432 void ia32_optimize_graph(ia32_code_gen_t *cg)
1433 {
1434         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1435
1436         if (cg->dump)
1437                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1438 }
1439
1440 void ia32_init_optimize(void)
1441 {
1442         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1443 }