nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode.h"
  29 #include "irprog_t.h"
  30 #include "ircons.h"
  31 #include "irtools.h"
  32 #include "firm_types.h"
  33 #include "iredges.h"
  34 #include "tv.h"
  35 #include "irgmod.h"
  36 #include "irgwalk.h"
  37 #include "heights.h"
  38 #include "irbitset.h"
  39 #include "irprintf.h"
  40 #include "irdump.h"
  41 #include "error.h"
  42
  43 #include "../be_t.h"
  44 #include "../beabi.h"
  45 #include "../benode.h"
  46 #include "../besched.h"
  47 #include "../bepeephole.h"
  48
  49 #include "ia32_new_nodes.h"
  50 #include "ia32_optimize.h"
  51 #include "bearch_ia32_t.h"
  52 #include "gen_ia32_regalloc_if.h"
  53 #include "ia32_common_transform.h"
  54 #include "ia32_transform.h"
  55 #include "ia32_dbg_stat.h"
  56 #include "ia32_architecture.h"
  57
  58 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  59
  60 static void copy_mark(const ir_node *old, ir_node *newn)
  61 {
  62         if (is_ia32_is_reload(old))
  63                 set_ia32_is_reload(newn);
  64         if (is_ia32_is_spill(old))
  65                 set_ia32_is_spill(newn);
  66         if (is_ia32_is_remat(old))
  67                 set_ia32_is_remat(newn);
  68 }
  69
  70 typedef enum produces_flag_t {
  71         produces_no_flag,
  72         produces_flag_zero,
  73         produces_flag_carry
  74 } produces_flag_t;
  75
  76 /**
  77  * Return which usable flag the given node produces
  78  *
  79  * @param node  the node to check
  80  * @param pn    the projection number of the used result
  81  */
  82 static produces_flag_t produces_test_flag(ir_node *node, int pn)
  83 {
  84         ir_node                     *count;
  85         const ia32_immediate_attr_t *imm_attr;
  86
  87         if (!is_ia32_irn(node))
  88                 return produces_no_flag;
  89
  90         switch (get_ia32_irn_opcode(node)) {
  91                 case iro_ia32_Add:
  92                 case iro_ia32_Adc:
  93                 case iro_ia32_And:
  94                 case iro_ia32_Or:
  95                 case iro_ia32_Xor:
  96                 case iro_ia32_Sub:
  97                 case iro_ia32_Sbb:
  98                 case iro_ia32_Neg:
  99                 case iro_ia32_Inc:
 100                 case iro_ia32_Dec:
 101                         break;
 102
 103                 case iro_ia32_ShlD:
 104                 case iro_ia32_ShrD:
 105                         assert((int)n_ia32_ShlD_count == (int)n_ia32_ShrD_count);
 106                         count = get_irn_n(node, n_ia32_ShlD_count);
 107                         goto check_shift_amount;
 108
 109                 case iro_ia32_Shl:
 110                 case iro_ia32_Shr:
 111                 case iro_ia32_Sar:
 112                         assert((int)n_ia32_Shl_count == (int)n_ia32_Shr_count
 113                                         && (int)n_ia32_Shl_count == (int)n_ia32_Sar_count);
 114                         count = get_irn_n(node, n_ia32_Shl_count);
 115 check_shift_amount:
 116                         /* when shift count is zero the flags are not affected, so we can only
 117                          * do this for constants != 0 */
 118                         if (!is_ia32_Immediate(count))
 119                                 return produces_no_flag;
 120
 121                         imm_attr = get_ia32_immediate_attr_const(count);
 122                         if (imm_attr->symconst != NULL)
 123                                 return produces_no_flag;
 124                         if ((imm_attr->offset & 0x1f) == 0)
 125                                 return produces_no_flag;
 126                         break;
 127
 128                 case iro_ia32_Mul:
 129                         return pn == pn_ia32_Mul_res_high ?
 130                                 produces_flag_carry : produces_no_flag;
 131
 132                 default:
 133                         return produces_no_flag;
 134         }
 135
 136         return pn == pn_ia32_res ?
 137                 produces_flag_zero : produces_no_flag;
 138 }
 139
 140 /**
 141  * Replace Cmp(x, 0) by a Test(x, x)
 142  */
 143 static void peephole_ia32_Cmp(ir_node *const node)
 144 {
 145         ir_node                     *right;
 146         ir_graph                    *irg;
 147         ia32_immediate_attr_t const *imm;
 148         dbg_info                    *dbgi;
 149         ir_node                     *block;
 150         ir_node                     *noreg;
 151         ir_node                     *nomem;
 152         ir_node                     *op;
 153         ia32_attr_t           const *attr;
 154         int                          ins_permuted;
 155         ir_node                     *test;
 156         arch_register_t       const *reg;
 157         ir_edge_t             const *edge;
 158         ir_edge_t             const *tmp;
 159
 160         if (get_ia32_op_type(node) != ia32_Normal)
 161                 return;
 162
 163         right = get_irn_n(node, n_ia32_Cmp_right);
 164         if (!is_ia32_Immediate(right))
 165                 return;
 166
 167         imm = get_ia32_immediate_attr_const(right);
 168         if (imm->symconst != NULL || imm->offset != 0)
 169                 return;
 170
 171         dbgi         = get_irn_dbg_info(node);
 172         irg          = get_irn_irg(node);
 173         block        = get_nodes_block(node);
 174         noreg        = ia32_new_NoReg_gp(irg);
 175         nomem        = get_irg_no_mem(current_ir_graph);
 176         op           = get_irn_n(node, n_ia32_Cmp_left);
 177         attr         = get_ia32_attr(node);
 178         ins_permuted = attr->data.ins_permuted;
 179
 180         if (is_ia32_Cmp(node)) {
 181                 test = new_bd_ia32_Test(dbgi, block, noreg, noreg, nomem,
 182                                         op, op, ins_permuted);
 183         } else {
 184                 test = new_bd_ia32_Test8Bit(dbgi, block, noreg, noreg, nomem,
 185                                             op, op, ins_permuted);
 186         }
 187         set_ia32_ls_mode(test, get_ia32_ls_mode(node));
 188
 189         reg = arch_irn_get_register(node, pn_ia32_Cmp_eflags);
 190         arch_irn_set_register(test, pn_ia32_Test_eflags, reg);
 191
 192         foreach_out_edge_safe(node, edge, tmp) {
 193                 ir_node *const user = get_edge_src_irn(edge);
 194
 195                 if (is_Proj(user))
 196                         exchange(user, test);
 197         }
 198
 199         sched_add_before(node, test);
 200         copy_mark(node, test);
 201         be_peephole_exchange(node, test);
 202 }
 203
 204 /**
 205  * Peephole optimization for Test instructions.
 206  * - Remove the Test, if an appropriate flag was produced which is still live
 207  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 208  */
 209 static void peephole_ia32_Test(ir_node *node)
 210 {
 211         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 212         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 213
 214         assert((int)n_ia32_Test_left == (int)n_ia32_Test8Bit_left
 215                         && (int)n_ia32_Test_right == (int)n_ia32_Test8Bit_right);
 216
 217         if (left == right) { /* we need a test for 0 */
 218                 ir_node         *block = get_nodes_block(node);
 219                 int              pn    = pn_ia32_res;
 220                 ir_node         *flags_proj;
 221                 ir_mode         *flags_mode;
 222                 ir_node         *schedpoint;
 223                 ir_node         *op = left;
 224                 const ir_edge_t *edge;
 225
 226                 if (get_nodes_block(left) != block)
 227                         return;
 228
 229                 if (is_Proj(op)) {
 230                         pn = get_Proj_proj(op);
 231                         op = get_Proj_pred(op);
 232                 }
 233
 234                 /* walk schedule up and abort when we find left or some other node
 235                  * destroys the flags */
 236                 schedpoint = node;
 237                 for (;;) {
 238                         schedpoint = sched_prev(schedpoint);
 239                         if (schedpoint == op)
 240                                 break;
 241                         if (arch_irn_is(schedpoint, modify_flags))
 242                                 return;
 243                         if (schedpoint == block)
 244                                 panic("couldn't find left");
 245                 }
 246
 247                 /* make sure only Lg/Eq tests are used */
 248                 foreach_out_edge(node, edge) {
 249                         ir_node              *user = get_edge_src_irn(edge);
 250                         ia32_condition_code_t cc  = get_ia32_condcode(user);
 251
 252                         if (cc != ia32_cc_equal && cc != ia32_cc_not_equal) {
 253                                 return;
 254                         }
 255                 }
 256
 257                 switch (produces_test_flag(op, pn)) {
 258                         case produces_flag_zero:
 259                                 break;
 260
 261                         case produces_flag_carry:
 262                                 foreach_out_edge(node, edge) {
 263                                         ir_node              *user = get_edge_src_irn(edge);
 264                                         ia32_condition_code_t cc   = get_ia32_condcode(user);
 265
 266                                         switch (cc) {
 267                                         case ia32_cc_equal:     cc = ia32_cc_above_equal; break; /* CF = 0 */
 268                                         case ia32_cc_not_equal: cc = ia32_cc_below;       break; /* CF = 1 */
 269                                         default: panic("unexpected pn");
 270                                         }
 271                                         set_ia32_condcode(user, cc);
 272                                 }
 273                                 break;
 274
 275                         default:
 276                                 return;
 277                 }
 278
 279                 if (get_irn_mode(op) != mode_T) {
 280                         set_irn_mode(op, mode_T);
 281
 282                         /* If there are other users, reroute them to result proj */
 283                         if (get_irn_n_edges(op) != 2) {
 284                                 ir_node *res = new_r_Proj(op, mode_Iu, pn_ia32_res);
 285
 286                                 edges_reroute(op, res);
 287                                 /* Reattach the result proj to left */
 288                                 set_Proj_pred(res, op);
 289                         }
 290                 } else {
 291                         if (get_irn_n_edges(left) == 2)
 292                                 kill_node(left);
 293                 }
 294
 295                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 296                 flags_proj = new_r_Proj(op, flags_mode, pn_ia32_flags);
 297                 arch_set_irn_register(flags_proj, &ia32_registers[REG_EFLAGS]);
 298
 299                 assert(get_irn_mode(node) != mode_T);
 300
 301                 be_peephole_exchange(node, flags_proj);
 302         } else if (is_ia32_Immediate(right)) {
 303                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 304                 unsigned                           offset;
 305
 306                 /* A test with a symconst is rather strange, but better safe than sorry */
 307                 if (imm->symconst != NULL)
 308                         return;
 309
 310                 offset = imm->offset;
 311                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 312                         ia32_attr_t *const attr = get_ia32_attr(node);
 313
 314                         if ((offset & 0xFFFFFF00) == 0) {
 315                                 /* attr->am_offs += 0; */
 316                         } else if ((offset & 0xFFFF00FF) == 0) {
 317                                 ir_node *imm_node = ia32_create_Immediate(NULL, 0, offset>>8);
 318                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 319                                 attr->am_offs += 1;
 320                         } else if ((offset & 0xFF00FFFF) == 0) {
 321                                 ir_node *imm_node = ia32_create_Immediate(NULL, 0, offset>>16);
 322                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 323                                 attr->am_offs += 2;
 324                         } else if ((offset & 0x00FFFFFF) == 0) {
 325                                 ir_node *imm_node = ia32_create_Immediate(NULL, 0, offset>>24);
 326                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 327                                 attr->am_offs += 3;
 328                         } else {
 329                                 return;
 330                         }
 331                 } else if (offset < 256) {
 332                         arch_register_t const* const reg = arch_get_irn_register(left);
 333
 334                         if (reg != &ia32_registers[REG_EAX] &&
 335                                         reg != &ia32_registers[REG_EBX] &&
 336                                         reg != &ia32_registers[REG_ECX] &&
 337                                         reg != &ia32_registers[REG_EDX]) {
 338                                 return;
 339                         }
 340                 } else {
 341                         return;
 342                 }
 343
 344                 /* Technically we should build a Test8Bit because of the register
 345                  * constraints, but nobody changes registers at this point anymore. */
 346                 set_ia32_ls_mode(node, mode_Bu);
 347         }
 348 }
 349
 350 /**
 351  * AMD Athlon works faster when RET is not destination of
 352  * conditional jump or directly preceded by other jump instruction.
 353  * Can be avoided by placing a Rep prefix before the return.
 354  */
 355 static void peephole_ia32_Return(ir_node *node)
 356 {
 357         ir_node *irn;
 358
 359         if (!ia32_cg_config.use_pad_return)
 360                 return;
 361
 362         /* check if this return is the first on the block */
 363         sched_foreach_reverse_from(node, irn) {
 364                 switch (get_irn_opcode(irn)) {
 365                 case beo_Return:
 366                         /* the return node itself, ignore */
 367                         continue;
 368                 case iro_Start:
 369                 case beo_Start:
 370                         /* ignore no code generated */
 371                         continue;
 372                 case beo_IncSP:
 373                         /* arg, IncSP 0 nodes might occur, ignore these */
 374                         if (be_get_IncSP_offset(irn) == 0)
 375                                 continue;
 376                         return;
 377                 case iro_Phi:
 378                         continue;
 379                 default:
 380                         return;
 381                 }
 382         }
 383
 384         /* ensure, that the 3 byte return is generated */
 385         be_Return_set_emit_pop(node, 1);
 386 }
 387
 388 /* only optimize up to 48 stores behind IncSPs */
 389 #define MAXPUSH_OPTIMIZE    48
 390
 391 /**
 392  * Tries to create Push's from IncSP, Store combinations.
 393  * The Stores are replaced by Push's, the IncSP is modified
 394  * (possibly into IncSP 0, but not removed).
 395  */
 396 static void peephole_IncSP_Store_to_push(ir_node *irn)
 397 {
 398         int              i;
 399         int              maxslot;
 400         int              inc_ofs;
 401         ir_node         *node;
 402         ir_node         *stores[MAXPUSH_OPTIMIZE];
 403         ir_node         *block;
 404         ir_graph        *irg;
 405         ir_node         *curr_sp;
 406         ir_mode         *spmode;
 407         ir_node         *first_push = NULL;
 408         ir_edge_t const *edge;
 409         ir_edge_t const *next;
 410
 411         memset(stores, 0, sizeof(stores));
 412
 413         assert(be_is_IncSP(irn));
 414
 415         inc_ofs = be_get_IncSP_offset(irn);
 416         if (inc_ofs < 4)
 417                 return;
 418
 419         /*
 420          * We first walk the schedule after the IncSP node as long as we find
 421          * suitable Stores that could be transformed to a Push.
 422          * We save them into the stores array which is sorted by the frame offset/4
 423          * attached to the node
 424          */
 425         maxslot = -1;
 426         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 427                 ir_node *mem;
 428                 int offset;
 429                 int storeslot;
 430
 431                 /* it has to be a Store */
 432                 if (!is_ia32_Store(node))
 433                         break;
 434
 435                 /* it has to use our sp value */
 436                 if (get_irn_n(node, n_ia32_base) != irn)
 437                         continue;
 438                 /* Store has to be attached to NoMem */
 439                 mem = get_irn_n(node, n_ia32_mem);
 440                 if (!is_NoMem(mem))
 441                         continue;
 442
 443                 /* unfortunately we can't support the full AMs possible for push at the
 444                  * moment. TODO: fix this */
 445                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 446                         break;
 447
 448                 offset = get_ia32_am_offs_int(node);
 449                 /* we should NEVER access uninitialized stack BELOW the current SP */
 450                 assert(offset >= 0);
 451
 452                 /* storing at half-slots is bad */
 453                 if ((offset & 3) != 0)
 454                         break;
 455
 456                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 457                         continue;
 458                 storeslot = offset >> 2;
 459
 460                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 461                 if (stores[storeslot] != NULL)
 462                         break;
 463
 464                 stores[storeslot] = node;
 465                 if (storeslot > maxslot)
 466                         maxslot = storeslot;
 467         }
 468
 469         curr_sp = irn;
 470
 471         for (i = -1; i < maxslot; ++i) {
 472                 if (stores[i + 1] == NULL)
 473                         break;
 474         }
 475
 476         /* walk through the Stores and create Pushs for them */
 477         block  = get_nodes_block(irn);
 478         spmode = get_irn_mode(irn);
 479         irg    = get_irn_irg(irn);
 480         for (; i >= 0; --i) {
 481                 const arch_register_t *spreg;
 482                 ir_node *push;
 483                 ir_node *val, *mem, *mem_proj;
 484                 ir_node *store = stores[i];
 485                 ir_node *noreg = ia32_new_NoReg_gp(irg);
 486
 487                 val = get_irn_n(store, n_ia32_unary_op);
 488                 mem = get_irn_n(store, n_ia32_mem);
 489                 spreg = arch_get_irn_register(curr_sp);
 490
 491                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg,
 492                                         mem, val, curr_sp);
 493                 copy_mark(store, push);
 494
 495                 if (first_push == NULL)
 496                         first_push = push;
 497
 498                 sched_add_after(skip_Proj(curr_sp), push);
 499
 500                 /* create stackpointer Proj */
 501                 curr_sp = new_r_Proj(push, spmode, pn_ia32_Push_stack);
 502                 arch_set_irn_register(curr_sp, spreg);
 503
 504                 /* create memory Proj */
 505                 mem_proj = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 506
 507                 /* rewire Store Projs */
 508                 foreach_out_edge_safe(store, edge, next) {
 509                         ir_node *proj = get_edge_src_irn(edge);
 510                         if (!is_Proj(proj))
 511                                 continue;
 512                         switch (get_Proj_proj(proj)) {
 513                         case pn_ia32_Store_M:
 514                                 exchange(proj, mem_proj);
 515                                 break;
 516                         default:
 517                                 panic("unexpected Proj on Store->IncSp");
 518                         }
 519                 }
 520
 521                 /* use the memproj now */
 522                 be_peephole_exchange(store, push);
 523
 524                 inc_ofs -= 4;
 525         }
 526
 527         foreach_out_edge_safe(irn, edge, next) {
 528                 ir_node *const src = get_edge_src_irn(edge);
 529                 int      const pos = get_edge_src_pos(edge);
 530
 531                 if (src == first_push)
 532                         continue;
 533
 534                 set_irn_n(src, pos, curr_sp);
 535         }
 536
 537         be_set_IncSP_offset(irn, inc_ofs);
 538 }
 539
 540 #if 0
 541 /**
 542  * Creates a Push instruction before the given schedule point.
 543  *
 544  * @param dbgi        debug info
 545  * @param block       the block
 546  * @param stack       the previous stack value
 547  * @param schedpoint  the new node is added before this node
 548  * @param reg         the register to pop
 549  *
 550  * @return the new stack value
 551  */
 552 static ir_node *create_push(dbg_info *dbgi, ir_node *block,
 553                             ir_node *stack, ir_node *schedpoint)
 554 {
 555         const arch_register_t *esp = &ia32_registers[REG_ESP];
 556
 557         ir_node *val   = ia32_new_NoReg_gp(cg);
 558         ir_node *noreg = ia32_new_NoReg_gp(cg);
 559         ir_graph *irg  = get_irn_irg(block);
 560         ir_node *nomem = get_irg_no_mem(irg);
 561         ir_node *push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, nomem, val, stack);
 562         sched_add_before(schedpoint, push);
 563
 564         stack = new_r_Proj(push, mode_Iu, pn_ia32_Push_stack);
 565         arch_set_irn_register(stack, esp);
 566
 567         return stack;
 568 }
 569
 570 static void peephole_store_incsp(ir_node *store)
 571 {
 572         dbg_info *dbgi;
 573         ir_node  *node;
 574         ir_node  *block;
 575         ir_node  *noreg;
 576         ir_node  *mem;
 577         ir_node  *push;
 578         ir_node  *val;
 579         ir_node  *base;
 580         ir_node  *index;
 581         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 582         if (!be_is_IncSP(am_base)
 583                         || get_nodes_block(am_base) != get_nodes_block(store))
 584                 return;
 585         mem = get_irn_n(store, n_ia32_Store_mem);
 586         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 587                         || !is_NoMem(mem))
 588                 return;
 589
 590         int incsp_offset = be_get_IncSP_offset(am_base);
 591         if (incsp_offset <= 0)
 592                 return;
 593
 594         /* we have to be at offset 0 */
 595         int my_offset = get_ia32_am_offs_int(store);
 596         if (my_offset != 0) {
 597                 /* TODO here: find out whether there is a store with offset 0 before
 598                  * us and whether we can move it down to our place */
 599                 return;
 600         }
 601         ir_mode *ls_mode = get_ia32_ls_mode(store);
 602         int my_store_size = get_mode_size_bytes(ls_mode);
 603
 604         if (my_offset + my_store_size > incsp_offset)
 605                 return;
 606
 607         /* correctness checking:
 608                 - noone else must write to that stackslot
 609                     (because after translation incsp won't allocate it anymore)
 610         */
 611         sched_foreach_reverse_from(store, node) {
 612                 int i, arity;
 613
 614                 if (node == am_base)
 615                         break;
 616
 617                 /* make sure noone else can use the space on the stack */
 618                 arity = get_irn_arity(node);
 619                 for (i = 0; i < arity; ++i) {
 620                         ir_node *pred = get_irn_n(node, i);
 621                         if (pred != am_base)
 622                                 continue;
 623
 624                         if (i == n_ia32_base &&
 625                                         (get_ia32_op_type(node) == ia32_AddrModeS
 626                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 627                                 int      node_offset  = get_ia32_am_offs_int(node);
 628                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 629                                 int      node_size    = get_mode_size_bytes(node_ls_mode);
 630                                 /* overlapping with our position? abort */
 631                                 if (node_offset < my_offset + my_store_size
 632                                                 && node_offset + node_size >= my_offset)
 633                                         return;
 634                                 /* otherwise it's fine */
 635                                 continue;
 636                         }
 637
 638                         /* strange use of esp: abort */
 639                         return;
 640                 }
 641         }
 642
 643         /* all ok, change to push */
 644         dbgi  = get_irn_dbg_info(store);
 645         block = get_nodes_block(store);
 646         noreg = ia32_new_NoReg_gp(cg);
 647         val   = get_irn_n(store, n_ia32_Store_val);
 648
 649         push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, mem,
 650
 651         create_push(dbgi, current_ir_graph, block, am_base, store);
 652 }
 653 #endif
 654
 655 /**
 656  * Return true if a mode can be stored in the GP register set
 657  */
 658 static inline int mode_needs_gp_reg(ir_mode *mode)
 659 {
 660         if (mode == ia32_mode_fpcw)
 661                 return 0;
 662         if (get_mode_size_bits(mode) > 32)
 663                 return 0;
 664         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 665 }
 666
 667 /**
 668  * Tries to create Pops from Load, IncSP combinations.
 669  * The Loads are replaced by Pops, the IncSP is modified
 670  * (possibly into IncSP 0, but not removed).
 671  */
 672 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 673 {
 674         const arch_register_t *esp = &ia32_registers[REG_ESP];
 675         int      i, maxslot, inc_ofs, ofs;
 676         ir_node  *node, *pred_sp, *block;
 677         ir_node  *loads[MAXPUSH_OPTIMIZE];
 678         unsigned regmask = 0;
 679         unsigned copymask = ~0;
 680
 681         memset(loads, 0, sizeof(loads));
 682         assert(be_is_IncSP(irn));
 683
 684         inc_ofs = -be_get_IncSP_offset(irn);
 685         if (inc_ofs < 4)
 686                 return;
 687
 688         /*
 689          * We first walk the schedule before the IncSP node as long as we find
 690          * suitable Loads that could be transformed to a Pop.
 691          * We save them into the stores array which is sorted by the frame offset/4
 692          * attached to the node
 693          */
 694         maxslot = -1;
 695         pred_sp = be_get_IncSP_pred(irn);
 696         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 697                 int offset;
 698                 int loadslot;
 699                 const arch_register_t *sreg, *dreg;
 700
 701                 /* it has to be a Load */
 702                 if (!is_ia32_Load(node)) {
 703                         if (be_is_Copy(node)) {
 704                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 705                                         /* not a GP copy, ignore */
 706                                         continue;
 707                                 }
 708                                 dreg = arch_get_irn_register(node);
 709                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 710                                 if (regmask & copymask & (1 << sreg->index)) {
 711                                         break;
 712                                 }
 713                                 if (regmask & copymask & (1 << dreg->index)) {
 714                                         break;
 715                                 }
 716                                 /* we CAN skip Copies if neither the destination nor the source
 717                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 718                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 719                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 720                                 continue;
 721                         }
 722                         break;
 723                 }
 724
 725                 /* we can handle only GP loads */
 726                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 727                         continue;
 728
 729                 /* it has to use our predecessor sp value */
 730                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 731                         /* it would be ok if this load does not use a Pop result,
 732                          * but we do not check this */
 733                         break;
 734                 }
 735
 736                 /* should have NO index */
 737                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 738                         break;
 739
 740                 offset = get_ia32_am_offs_int(node);
 741                 /* we should NEVER access uninitialized stack BELOW the current SP */
 742                 assert(offset >= 0);
 743
 744                 /* storing at half-slots is bad */
 745                 if ((offset & 3) != 0)
 746                         break;
 747
 748                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 749                         continue;
 750                 /* ignore those outside the possible windows */
 751                 if (offset > inc_ofs - 4)
 752                         continue;
 753                 loadslot = offset >> 2;
 754
 755                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 756                 if (loads[loadslot] != NULL)
 757                         break;
 758
 759                 dreg = arch_irn_get_register(node, pn_ia32_Load_res);
 760                 if (regmask & (1 << dreg->index)) {
 761                         /* this register is already used */
 762                         break;
 763                 }
 764                 regmask |= 1 << dreg->index;
 765
 766                 loads[loadslot] = node;
 767                 if (loadslot > maxslot)
 768                         maxslot = loadslot;
 769         }
 770
 771         if (maxslot < 0)
 772                 return;
 773
 774         /* find the first slot */
 775         for (i = maxslot; i >= 0; --i) {
 776                 ir_node *load = loads[i];
 777
 778                 if (load == NULL)
 779                         break;
 780         }
 781
 782         ofs = inc_ofs - (maxslot + 1) * 4;
 783         inc_ofs = (i+1) * 4;
 784
 785         /* create a new IncSP if needed */
 786         block = get_nodes_block(irn);
 787         if (inc_ofs > 0) {
 788                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 789                 sched_add_before(irn, pred_sp);
 790         }
 791
 792         /* walk through the Loads and create Pops for them */
 793         for (++i; i <= maxslot; ++i) {
 794                 ir_node *load = loads[i];
 795                 ir_node *mem, *pop;
 796                 const ir_edge_t *edge, *tmp;
 797                 const arch_register_t *reg;
 798
 799                 mem = get_irn_n(load, n_ia32_mem);
 800                 reg = arch_irn_get_register(load, pn_ia32_Load_res);
 801
 802                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 803                 arch_irn_set_register(pop, pn_ia32_Load_res, reg);
 804
 805                 copy_mark(load, pop);
 806
 807                 /* create stackpointer Proj */
 808                 pred_sp = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 809                 arch_set_irn_register(pred_sp, esp);
 810
 811                 sched_add_before(irn, pop);
 812
 813                 /* rewire now */
 814                 foreach_out_edge_safe(load, edge, tmp) {
 815                         ir_node *proj = get_edge_src_irn(edge);
 816
 817                         set_Proj_pred(proj, pop);
 818                 }
 819
 820                 /* we can remove the Load now */
 821                 sched_remove(load);
 822                 kill_node(load);
 823         }
 824
 825         be_set_IncSP_offset(irn, -ofs);
 826         be_set_IncSP_pred(irn, pred_sp);
 827 }
 828
 829
 830 /**
 831  * Find a free GP register if possible, else return NULL.
 832  */
 833 static const arch_register_t *get_free_gp_reg(ir_graph *irg)
 834 {
 835         be_irg_t *birg = be_birg_from_irg(irg);
 836         int i;
 837
 838         for (i = 0; i < N_ia32_gp_REGS; ++i) {
 839                 const arch_register_t *reg = &ia32_reg_classes[CLASS_ia32_gp].regs[i];
 840                 if (!rbitset_is_set(birg->allocatable_regs, reg->global_index))
 841                         continue;
 842
 843                 if (be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 844                         return reg;
 845         }
 846
 847         return NULL;
 848 }
 849
 850 /**
 851  * Creates a Pop instruction before the given schedule point.
 852  *
 853  * @param dbgi        debug info
 854  * @param block       the block
 855  * @param stack       the previous stack value
 856  * @param schedpoint  the new node is added before this node
 857  * @param reg         the register to pop
 858  *
 859  * @return the new stack value
 860  */
 861 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 862                            ir_node *stack, ir_node *schedpoint,
 863                            const arch_register_t *reg)
 864 {
 865         const arch_register_t *esp = &ia32_registers[REG_ESP];
 866         ir_graph *irg = get_irn_irg(block);
 867         ir_node *pop;
 868         ir_node *keep;
 869         ir_node *val;
 870         ir_node *in[1];
 871
 872         pop   = new_bd_ia32_Pop(dbgi, block, get_irg_no_mem(irg), stack);
 873
 874         stack = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 875         arch_set_irn_register(stack, esp);
 876         val   = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_res);
 877         arch_set_irn_register(val, reg);
 878
 879         sched_add_before(schedpoint, pop);
 880
 881         in[0] = val;
 882         keep  = be_new_Keep(block, 1, in);
 883         sched_add_before(schedpoint, keep);
 884
 885         return stack;
 886 }
 887
 888 /**
 889  * Optimize an IncSp by replacing it with Push/Pop.
 890  */
 891 static void peephole_be_IncSP(ir_node *node)
 892 {
 893         const arch_register_t *esp = &ia32_registers[REG_ESP];
 894         const arch_register_t *reg;
 895         dbg_info              *dbgi;
 896         ir_node               *block;
 897         ir_node               *stack;
 898         int                    offset;
 899
 900         /* first optimize incsp->incsp combinations */
 901         node = be_peephole_IncSP_IncSP(node);
 902
 903         /* transform IncSP->Store combinations to Push where possible */
 904         peephole_IncSP_Store_to_push(node);
 905
 906         /* transform Load->IncSP combinations to Pop where possible */
 907         peephole_Load_IncSP_to_pop(node);
 908
 909         if (arch_get_irn_register(node) != esp)
 910                 return;
 911
 912         /* replace IncSP -4 by Pop freereg when possible */
 913         offset = be_get_IncSP_offset(node);
 914         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 915             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 916             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 917             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 918                 return;
 919
 920         if (offset < 0) {
 921                 /* we need a free register for pop */
 922                 reg = get_free_gp_reg(get_irn_irg(node));
 923                 if (reg == NULL)
 924                         return;
 925
 926                 dbgi  = get_irn_dbg_info(node);
 927                 block = get_nodes_block(node);
 928                 stack = be_get_IncSP_pred(node);
 929
 930                 stack = create_pop(dbgi, block, stack, node, reg);
 931
 932                 if (offset == -8) {
 933                         stack = create_pop(dbgi, block, stack, node, reg);
 934                 }
 935         } else {
 936                 dbgi  = get_irn_dbg_info(node);
 937                 block = get_nodes_block(node);
 938                 stack = be_get_IncSP_pred(node);
 939                 stack = new_bd_ia32_PushEax(dbgi, block, stack);
 940                 arch_set_irn_register(stack, esp);
 941                 sched_add_before(node, stack);
 942
 943                 if (offset == +8) {
 944                         stack = new_bd_ia32_PushEax(dbgi, block, stack);
 945                         arch_set_irn_register(stack, esp);
 946                         sched_add_before(node, stack);
 947                 }
 948         }
 949
 950         be_peephole_exchange(node, stack);
 951 }
 952
 953 /**
 954  * Peephole optimisation for ia32_Const's
 955  */
 956 static void peephole_ia32_Const(ir_node *node)
 957 {
 958         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 959         const arch_register_t       *reg;
 960         ir_node                     *block;
 961         dbg_info                    *dbgi;
 962         ir_node                     *xorn;
 963
 964         /* try to transform a mov 0, reg to xor reg reg */
 965         if (attr->offset != 0 || attr->symconst != NULL)
 966                 return;
 967         if (ia32_cg_config.use_mov_0)
 968                 return;
 969         /* xor destroys the flags, so no-one must be using them */
 970         if (be_peephole_get_value(CLASS_ia32_flags, REG_FLAGS_EFLAGS) != NULL)
 971                 return;
 972
 973         reg = arch_get_irn_register(node);
 974         assert(be_peephole_get_reg_value(reg) == NULL);
 975
 976         /* create xor(produceval, produceval) */
 977         block = get_nodes_block(node);
 978         dbgi  = get_irn_dbg_info(node);
 979         xorn  = new_bd_ia32_Xor0(dbgi, block);
 980         arch_set_irn_register(xorn, reg);
 981
 982         sched_add_before(node, xorn);
 983
 984         copy_mark(node, xorn);
 985         be_peephole_exchange(node, xorn);
 986 }
 987
 988 static inline int is_noreg(const ir_node *node)
 989 {
 990         return is_ia32_NoReg_GP(node);
 991 }
 992
 993 ir_node *ia32_immediate_from_long(long val)
 994 {
 995         ir_graph *irg         = current_ir_graph;
 996         ir_node  *start_block = get_irg_start_block(irg);
 997         ir_node  *immediate
 998                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
 999         arch_set_irn_register(immediate, &ia32_registers[REG_GP_NOREG]);
1000
1001         return immediate;
1002 }
1003
1004 static ir_node *create_immediate_from_am(const ir_node *node)
1005 {
1006         ir_node   *block   = get_nodes_block(node);
1007         int        offset  = get_ia32_am_offs_int(node);
1008         int        sc_sign = is_ia32_am_sc_sign(node);
1009         const ia32_attr_t *attr = get_ia32_attr_const(node);
1010         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
1011         ir_entity *entity  = get_ia32_am_sc(node);
1012         ir_node   *res;
1013
1014         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
1015                                     offset);
1016         arch_set_irn_register(res, &ia32_registers[REG_GP_NOREG]);
1017         return res;
1018 }
1019
1020 static int is_am_one(const ir_node *node)
1021 {
1022         int        offset  = get_ia32_am_offs_int(node);
1023         ir_entity *entity  = get_ia32_am_sc(node);
1024
1025         return offset == 1 && entity == NULL;
1026 }
1027
1028 static int is_am_minus_one(const ir_node *node)
1029 {
1030         int        offset  = get_ia32_am_offs_int(node);
1031         ir_entity *entity  = get_ia32_am_sc(node);
1032
1033         return offset == -1 && entity == NULL;
1034 }
1035
1036 /**
1037  * Transforms a LEA into an Add or SHL if possible.
1038  */
1039 static void peephole_ia32_Lea(ir_node *node)
1040 {
1041         ir_graph              *irg;
1042         ir_node               *base;
1043         ir_node               *index;
1044         const arch_register_t *base_reg;
1045         const arch_register_t *index_reg;
1046         const arch_register_t *out_reg;
1047         int                    scale;
1048         int                    has_immediates;
1049         ir_node               *op1;
1050         ir_node               *op2;
1051         dbg_info              *dbgi;
1052         ir_node               *block;
1053         ir_node               *res;
1054         ir_node               *noreg;
1055         ir_node               *nomem;
1056
1057         assert(is_ia32_Lea(node));
1058
1059         /* we can only do this if it is allowed to clobber the flags */
1060         if (be_peephole_get_value(CLASS_ia32_flags, REG_FLAGS_EFLAGS) != NULL)
1061                 return;
1062
1063         base  = get_irn_n(node, n_ia32_Lea_base);
1064         index = get_irn_n(node, n_ia32_Lea_index);
1065
1066         if (is_noreg(base)) {
1067                 base     = NULL;
1068                 base_reg = NULL;
1069         } else {
1070                 base_reg = arch_get_irn_register(base);
1071         }
1072         if (is_noreg(index)) {
1073                 index     = NULL;
1074                 index_reg = NULL;
1075         } else {
1076                 index_reg = arch_get_irn_register(index);
1077         }
1078
1079         if (base == NULL && index == NULL) {
1080                 /* we shouldn't construct these in the first place... */
1081 #ifdef DEBUG_libfirm
1082                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1083 #endif
1084                 return;
1085         }
1086
1087         out_reg = arch_get_irn_register(node);
1088         scale   = get_ia32_am_scale(node);
1089         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1090         /* check if we have immediates values (frame entities should already be
1091          * expressed in the offsets) */
1092         if (get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1093                 has_immediates = 1;
1094         } else {
1095                 has_immediates = 0;
1096         }
1097
1098         /* we can transform leas where the out register is the same as either the
1099          * base or index register back to an Add or Shl */
1100         if (out_reg == base_reg) {
1101                 if (index == NULL) {
1102 #ifdef DEBUG_libfirm
1103                         if (!has_immediates) {
1104                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1105                                            "just a copy\n");
1106                         }
1107 #endif
1108                         op1 = base;
1109                         goto make_add_immediate;
1110                 }
1111                 if (scale == 0 && !has_immediates) {
1112                         op1 = base;
1113                         op2 = index;
1114                         goto make_add;
1115                 }
1116                 /* can't create an add */
1117                 return;
1118         } else if (out_reg == index_reg) {
1119                 if (base == NULL) {
1120                         if (has_immediates && scale == 0) {
1121                                 op1 = index;
1122                                 goto make_add_immediate;
1123                         } else if (!has_immediates && scale > 0) {
1124                                 op1 = index;
1125                                 op2 = ia32_immediate_from_long(scale);
1126                                 goto make_shl;
1127                         } else if (!has_immediates) {
1128 #ifdef DEBUG_libfirm
1129                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1130                                            "just a copy\n");
1131 #endif
1132                         }
1133                 } else if (scale == 0 && !has_immediates) {
1134                         op1 = index;
1135                         op2 = base;
1136                         goto make_add;
1137                 }
1138                 /* can't create an add */
1139                 return;
1140         } else {
1141                 /* can't create an add */
1142                 return;
1143         }
1144
1145 make_add_immediate:
1146         if (ia32_cg_config.use_incdec) {
1147                 if (is_am_one(node)) {
1148                         dbgi  = get_irn_dbg_info(node);
1149                         block = get_nodes_block(node);
1150                         res   = new_bd_ia32_Inc(dbgi, block, op1);
1151                         arch_set_irn_register(res, out_reg);
1152                         goto exchange;
1153                 }
1154                 if (is_am_minus_one(node)) {
1155                         dbgi  = get_irn_dbg_info(node);
1156                         block = get_nodes_block(node);
1157                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1158                         arch_set_irn_register(res, out_reg);
1159                         goto exchange;
1160                 }
1161         }
1162         op2 = create_immediate_from_am(node);
1163
1164 make_add:
1165         dbgi  = get_irn_dbg_info(node);
1166         block = get_nodes_block(node);
1167         irg   = get_irn_irg(node);
1168         noreg = ia32_new_NoReg_gp(irg);
1169         nomem = get_irg_no_mem(irg);
1170         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1171         arch_set_irn_register(res, out_reg);
1172         set_ia32_commutative(res);
1173         goto exchange;
1174
1175 make_shl:
1176         dbgi  = get_irn_dbg_info(node);
1177         block = get_nodes_block(node);
1178         irg   = get_irn_irg(node);
1179         noreg = ia32_new_NoReg_gp(irg);
1180         nomem = get_irg_no_mem(irg);
1181         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1182         arch_set_irn_register(res, out_reg);
1183         goto exchange;
1184
1185 exchange:
1186         SET_IA32_ORIG_NODE(res, node);
1187
1188         /* add new ADD/SHL to schedule */
1189         DBG_OPT_LEA2ADD(node, res);
1190
1191         /* exchange the Add and the LEA */
1192         sched_add_before(node, res);
1193         copy_mark(node, res);
1194         be_peephole_exchange(node, res);
1195 }
1196
1197 /**
1198  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1199  */
1200 static void peephole_ia32_Imul_split(ir_node *imul)
1201 {
1202         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1203         const arch_register_t *reg;
1204         ir_node               *res;
1205
1206         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1207                 /* no memory, imm form ignore */
1208                 return;
1209         }
1210         /* we need a free register */
1211         reg = get_free_gp_reg(get_irn_irg(imul));
1212         if (reg == NULL)
1213                 return;
1214
1215         /* fine, we can rebuild it */
1216         res = ia32_turn_back_am(imul);
1217         arch_set_irn_register(res, reg);
1218 }
1219
1220 /**
1221  * Replace xorps r,r and xorpd r,r by pxor r,r
1222  */
1223 static void peephole_ia32_xZero(ir_node *xorn)
1224 {
1225         set_irn_op(xorn, op_ia32_xPzero);
1226 }
1227
1228 /**
1229  * Replace 16bit sign extension from ax to eax by shorter cwtl
1230  */
1231 static void peephole_ia32_Conv_I2I(ir_node *node)
1232 {
1233         const arch_register_t *eax          = &ia32_registers[REG_EAX];
1234         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1235         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1236         dbg_info              *dbgi;
1237         ir_node               *block;
1238         ir_node               *cwtl;
1239
1240         if (get_mode_size_bits(smaller_mode) != 16 ||
1241                         !mode_is_signed(smaller_mode)          ||
1242                         eax != arch_get_irn_register(val)      ||
1243                         eax != arch_irn_get_register(node, pn_ia32_Conv_I2I_res))
1244                 return;
1245
1246         dbgi  = get_irn_dbg_info(node);
1247         block = get_nodes_block(node);
1248         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1249         arch_set_irn_register(cwtl, eax);
1250         sched_add_before(node, cwtl);
1251         be_peephole_exchange(node, cwtl);
1252 }
1253
1254 /**
1255  * Register a peephole optimisation function.
1256  */
1257 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1258 {
1259         assert(op->ops.generic == NULL);
1260         op->ops.generic = (op_func)func;
1261 }
1262
1263 /* Perform peephole-optimizations. */
1264 void ia32_peephole_optimization(ir_graph *irg)
1265 {
1266         /* register peephole optimisations */
1267         clear_irp_opcodes_generic_func();
1268         register_peephole_optimisation(op_ia32_Const,    peephole_ia32_Const);
1269         register_peephole_optimisation(op_be_IncSP,      peephole_be_IncSP);
1270         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1271         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1272         register_peephole_optimisation(op_ia32_Cmp8Bit,  peephole_ia32_Cmp);
1273         register_peephole_optimisation(op_ia32_Test,     peephole_ia32_Test);
1274         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1275         register_peephole_optimisation(op_be_Return,     peephole_ia32_Return);
1276         if (! ia32_cg_config.use_imul_mem_imm32)
1277                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1278         if (ia32_cg_config.use_pxor)
1279                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1280         if (ia32_cg_config.use_short_sex_eax)
1281                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1282
1283         be_peephole_opt(irg);
1284 }
1285
1286 /**
1287  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1288  * all its Projs are removed as well.
1289  * @param irn  The irn to be removed from schedule
1290  */
1291 static inline void try_kill(ir_node *node)
1292 {
1293         if (get_irn_mode(node) == mode_T) {
1294                 const ir_edge_t *edge, *next;
1295                 foreach_out_edge_safe(node, edge, next) {
1296                         ir_node *proj = get_edge_src_irn(edge);
1297                         try_kill(proj);
1298                 }
1299         }
1300
1301         if (get_irn_n_edges(node) != 0)
1302                 return;
1303
1304         if (sched_is_scheduled(node)) {
1305                 sched_remove(node);
1306         }
1307
1308         kill_node(node);
1309 }
1310
1311 static void optimize_conv_store(ir_node *node)
1312 {
1313         ir_node *pred;
1314         ir_node *pred_proj;
1315         ir_mode *conv_mode;
1316         ir_mode *store_mode;
1317
1318         if (!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1319                 return;
1320
1321         assert((int)n_ia32_Store_val == (int)n_ia32_Store8Bit_val);
1322         pred_proj = get_irn_n(node, n_ia32_Store_val);
1323         if (is_Proj(pred_proj)) {
1324                 pred = get_Proj_pred(pred_proj);
1325         } else {
1326                 pred = pred_proj;
1327         }
1328         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1329                 return;
1330         if (get_ia32_op_type(pred) != ia32_Normal)
1331                 return;
1332
1333         /* the store only stores the lower bits, so we only need the conv
1334          * it it shrinks the mode */
1335         conv_mode  = get_ia32_ls_mode(pred);
1336         store_mode = get_ia32_ls_mode(node);
1337         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1338                 return;
1339
1340         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1341         if (get_irn_n_edges(pred_proj) == 0) {
1342                 kill_node(pred_proj);
1343                 if (pred != pred_proj)
1344                         kill_node(pred);
1345         }
1346 }
1347
1348 static void optimize_load_conv(ir_node *node)
1349 {
1350         ir_node *pred, *predpred;
1351         ir_mode *load_mode;
1352         ir_mode *conv_mode;
1353
1354         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1355                 return;
1356
1357         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1358         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1359         if (!is_Proj(pred))
1360                 return;
1361
1362         predpred = get_Proj_pred(pred);
1363         if (!is_ia32_Load(predpred))
1364                 return;
1365
1366         /* the load is sign extending the upper bits, so we only need the conv
1367          * if it shrinks the mode */
1368         load_mode = get_ia32_ls_mode(predpred);
1369         conv_mode = get_ia32_ls_mode(node);
1370         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1371                 return;
1372
1373         if (get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1374                 /* change the load if it has only 1 user */
1375                 if (get_irn_n_edges(pred) == 1) {
1376                         ir_mode *newmode;
1377                         if (get_mode_sign(conv_mode)) {
1378                                 newmode = find_signed_mode(load_mode);
1379                         } else {
1380                                 newmode = find_unsigned_mode(load_mode);
1381                         }
1382                         assert(newmode != NULL);
1383                         set_ia32_ls_mode(predpred, newmode);
1384                 } else {
1385                         /* otherwise we have to keep the conv */
1386                         return;
1387                 }
1388         }
1389
1390         /* kill the conv */
1391         exchange(node, pred);
1392 }
1393
1394 static void optimize_conv_conv(ir_node *node)
1395 {
1396         ir_node *pred_proj, *pred, *result_conv;
1397         ir_mode *pred_mode, *conv_mode;
1398         int      conv_mode_bits;
1399         int      pred_mode_bits;
1400
1401         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1402                 return;
1403
1404         assert((int)n_ia32_Conv_I2I_val == (int)n_ia32_Conv_I2I8Bit_val);
1405         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1406         if (is_Proj(pred_proj))
1407                 pred = get_Proj_pred(pred_proj);
1408         else
1409                 pred = pred_proj;
1410
1411         if (!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1412                 return;
1413
1414         /* we know that after a conv, the upper bits are sign extended
1415          * so we only need the 2nd conv if it shrinks the mode */
1416         conv_mode      = get_ia32_ls_mode(node);
1417         conv_mode_bits = get_mode_size_bits(conv_mode);
1418         pred_mode      = get_ia32_ls_mode(pred);
1419         pred_mode_bits = get_mode_size_bits(pred_mode);
1420
1421         if (conv_mode_bits == pred_mode_bits
1422                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1423                 result_conv = pred_proj;
1424         } else if (conv_mode_bits <= pred_mode_bits) {
1425                 /* if 2nd conv is smaller then first conv, then we can always take the
1426                  * 2nd conv */
1427                 if (get_irn_n_edges(pred_proj) == 1) {
1428                         result_conv = pred_proj;
1429                         set_ia32_ls_mode(pred, conv_mode);
1430
1431                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1432                         if (get_mode_size_bits(conv_mode) == 8) {
1433                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1434                                 arch_set_in_register_reqs(pred,
1435                                                           arch_get_in_register_reqs(node));
1436                         }
1437                 } else {
1438                         /* we don't want to end up with 2 loads, so we better do nothing */
1439                         if (get_irn_mode(pred) == mode_T) {
1440                                 return;
1441                         }
1442
1443                         result_conv = exact_copy(pred);
1444                         set_ia32_ls_mode(result_conv, conv_mode);
1445
1446                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1447                         if (get_mode_size_bits(conv_mode) == 8) {
1448                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1449                                 arch_set_in_register_reqs(result_conv,
1450                                                           arch_get_in_register_reqs(node));
1451                         }
1452                 }
1453         } else {
1454                 /* if both convs have the same sign, then we can take the smaller one */
1455                 if (get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1456                         result_conv = pred_proj;
1457                 } else {
1458                         /* no optimisation possible if smaller conv is sign-extend */
1459                         if (mode_is_signed(pred_mode)) {
1460                                 return;
1461                         }
1462                         /* we can take the smaller conv if it is unsigned */
1463                         result_conv = pred_proj;
1464                 }
1465         }
1466
1467         /* Some user (like Phis) won't be happy if we change the mode. */
1468         set_irn_mode(result_conv, get_irn_mode(node));
1469
1470         /* kill the conv */
1471         exchange(node, result_conv);
1472
1473         if (get_irn_n_edges(pred_proj) == 0) {
1474                 kill_node(pred_proj);
1475                 if (pred != pred_proj)
1476                         kill_node(pred);
1477         }
1478         optimize_conv_conv(result_conv);
1479 }
1480
1481 static void optimize_node(ir_node *node, void *env)
1482 {
1483         (void) env;
1484
1485         optimize_load_conv(node);
1486         optimize_conv_store(node);
1487         optimize_conv_conv(node);
1488 }
1489
1490 /**
1491  * Performs conv and address mode optimization.
1492  */
1493 void ia32_optimize_graph(ir_graph *irg)
1494 {
1495         irg_walk_blkwise_graph(irg, NULL, optimize_node, NULL);
1496 }
1497
1498 void ia32_init_optimize(void)
1499 {
1500         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1501 }