nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "irprog_t.h"
  32 #include "ircons.h"
  33 #include "irtools.h"
  34 #include "firm_types.h"
  35 #include "iredges.h"
  36 #include "tv.h"
  37 #include "irgmod.h"
  38 #include "irgwalk.h"
  39 #include "height.h"
  40 #include "irbitset.h"
  41 #include "irprintf.h"
  42 #include "error.h"
  43
  44 #include "../be_t.h"
  45 #include "../beabi.h"
  46 #include "../benode_t.h"
  47 #include "../besched_t.h"
  48 #include "../bepeephole.h"
  49
  50 #include "ia32_new_nodes.h"
  51 #include "ia32_optimize.h"
  52 #include "bearch_ia32_t.h"
  53 #include "gen_ia32_regalloc_if.h"
  54 #include "ia32_transform.h"
  55 #include "ia32_dbg_stat.h"
  56 #include "ia32_util.h"
  57 #include "ia32_architecture.h"
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static const arch_env_t *arch_env;
  62 static ia32_code_gen_t  *cg;
  63
  64 static void peephole_IncSP_IncSP(ir_node *node);
  65
  66 #if 0
  67 static void peephole_ia32_Store_IncSP_to_push(ir_node *node)
  68 {
  69         ir_node  *base  = get_irn_n(node, n_ia32_Store_base);
  70         ir_node  *index = get_irn_n(node, n_ia32_Store_index);
  71         ir_node  *mem   = get_irn_n(node, n_ia32_Store_mem);
  72         ir_node  *incsp = base;
  73         ir_node  *val;
  74         ir_node  *noreg;
  75         ir_graph *irg;
  76         ir_node  *block;
  77         dbg_info *dbgi;
  78         ir_mode  *mode;
  79         ir_node  *push;
  80         ir_node  *proj;
  81         int       offset;
  82         int       node_offset;
  83
  84         /* nomem inidicates the store doesn't alias with anything else */
  85         if(!is_NoMem(mem))
  86                 return;
  87
  88         /* find an IncSP in front of us, we might have to skip barriers for this */
  89         while(is_Proj(incsp)) {
  90                 ir_node *proj_pred = get_Proj_pred(incsp);
  91                 if(!be_is_Barrier(proj_pred))
  92                         return;
  93                 incsp = get_irn_n(proj_pred, get_Proj_proj(incsp));
  94         }
  95         if(!be_is_IncSP(incsp))
  96                 return;
  97
  98         peephole_IncSP_IncSP(incsp);
  99
 100         /* must be in the same block */
 101         if(get_nodes_block(incsp) != get_nodes_block(node))
 102                 return;
 103
 104         if(!is_ia32_NoReg_GP(index) || get_ia32_am_sc(node) != NULL) {
 105                 panic("Invalid storeAM found (%+F)", node);
 106         }
 107
 108         /* we should be the store to the end of the stackspace */
 109         offset      = be_get_IncSP_offset(incsp);
 110         mode        = get_ia32_ls_mode(node);
 111         node_offset = get_ia32_am_offs_int(node);
 112         if(node_offset != offset - get_mode_size_bytes(mode))
 113                 return;
 114
 115         /* we can use a push instead of the store */
 116         irg   = current_ir_graph;
 117         block = get_nodes_block(node);
 118         dbgi  = get_irn_dbg_info(node);
 119         noreg = ia32_new_NoReg_gp(cg);
 120         base  = be_get_IncSP_pred(incsp);
 121         val   = get_irn_n(node, n_ia32_Store_val);
 122         push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, mem, base, val);
 123
 124         proj  = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 125
 126         be_set_IncSP_offset(incsp, offset - get_mode_size_bytes(mode));
 127
 128         sched_add_before(node, push);
 129         sched_remove(node);
 130
 131         be_peephole_before_exchange(node, proj);
 132         exchange(node, proj);
 133         be_peephole_after_exchange(proj);
 134 }
 135
 136 static void peephole_ia32_Store(ir_node *node)
 137 {
 138         peephole_ia32_Store_IncSP_to_push(node);
 139 }
 140 #endif
 141
 142 static int produces_zero_flag(ir_node *node, int pn)
 143 {
 144         ir_node                     *count;
 145         const ia32_immediate_attr_t *imm_attr;
 146
 147         if(!is_ia32_irn(node))
 148                 return 0;
 149
 150         if(pn >= 0) {
 151                 if(pn != pn_ia32_res)
 152                         return 0;
 153         }
 154
 155         switch(get_ia32_irn_opcode(node)) {
 156         case iro_ia32_Add:
 157         case iro_ia32_Adc:
 158         case iro_ia32_And:
 159         case iro_ia32_Or:
 160         case iro_ia32_Xor:
 161         case iro_ia32_Sub:
 162         case iro_ia32_Sbb:
 163         case iro_ia32_Neg:
 164         case iro_ia32_Inc:
 165         case iro_ia32_Dec:
 166                 return 1;
 167
 168         case iro_ia32_ShlD:
 169         case iro_ia32_ShrD:
 170         case iro_ia32_Shl:
 171         case iro_ia32_Shr:
 172         case iro_ia32_Sar:
 173                 assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 174                 assert(n_ia32_Shl_count == n_ia32_Shr_count
 175                                 && n_ia32_Shl_count == n_ia32_Sar_count);
 176                 if(is_ia32_ShlD(node) || is_ia32_ShrD(node)) {
 177                         count = get_irn_n(node, n_ia32_ShlD_count);
 178                 } else {
 179                         count = get_irn_n(node, n_ia32_Shl_count);
 180                 }
 181                 /* when shift count is zero the flags are not affected, so we can only
 182                  * do this for constants != 0 */
 183                 if(!is_ia32_Immediate(count))
 184                         return 0;
 185
 186                 imm_attr = get_ia32_immediate_attr_const(count);
 187                 if(imm_attr->symconst != NULL)
 188                         return 0;
 189                 if((imm_attr->offset & 0x1f) == 0)
 190                         return 0;
 191                 return 1;
 192
 193         default:
 194                 break;
 195         }
 196         return 0;
 197 }
 198
 199 static ir_node *turn_into_mode_t(ir_node *node)
 200 {
 201         ir_node               *block;
 202         ir_node               *res_proj;
 203         ir_node               *new_node;
 204         const arch_register_t *reg;
 205
 206         if(get_irn_mode(node) == mode_T)
 207                 return node;
 208
 209         assert(get_irn_mode(node) == mode_Iu);
 210
 211         new_node = exact_copy(node);
 212         set_irn_mode(new_node, mode_T);
 213
 214         block    = get_nodes_block(new_node);
 215         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 216                               pn_ia32_res);
 217
 218         reg = arch_get_irn_register(arch_env, node);
 219         arch_set_irn_register(arch_env, res_proj, reg);
 220
 221         be_peephole_before_exchange(node, res_proj);
 222         sched_add_before(node, new_node);
 223         sched_remove(node);
 224         exchange(node, res_proj);
 225         be_peephole_after_exchange(res_proj);
 226
 227         return new_node;
 228 }
 229
 230 static void peephole_ia32_Test(ir_node *node)
 231 {
 232         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 233         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 234         ir_node *flags_proj;
 235         ir_node *block;
 236         ir_mode *flags_mode;
 237         int      pn    = -1;
 238         ir_node *schedpoint;
 239         const ir_edge_t       *edge;
 240
 241         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 242                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 243
 244         /* we need a test for 0 */
 245         if(left != right)
 246                 return;
 247
 248         block = get_nodes_block(node);
 249         if(get_nodes_block(left) != block)
 250                 return;
 251
 252         if(is_Proj(left)) {
 253                 pn   = get_Proj_proj(left);
 254                 left = get_Proj_pred(left);
 255         }
 256
 257         /* happens rarely, but if it does code will panic' */
 258         if (is_ia32_Unknown_GP(left))
 259                 return;
 260
 261         /* walk schedule up and abort when we find left or some other node destroys
 262            the flags */
 263         schedpoint = sched_prev(node);
 264         while(schedpoint != left) {
 265                 schedpoint = sched_prev(schedpoint);
 266                 if(arch_irn_is(arch_env, schedpoint, modify_flags))
 267                         return;
 268                 if(schedpoint == block)
 269                         panic("couldn't find left");
 270         }
 271
 272         /* make sure only Lg/Eq tests are used */
 273         foreach_out_edge(node, edge) {
 274                 ir_node *user = get_edge_src_irn(edge);
 275                 int      pnc  = get_ia32_condcode(user);
 276
 277                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 278                         return;
 279                 }
 280         }
 281
 282         if(!produces_zero_flag(left, pn))
 283                 return;
 284
 285         left = turn_into_mode_t(left);
 286
 287         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 288         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 289                                 pn_ia32_flags);
 290         arch_set_irn_register(arch_env, flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 291
 292         assert(get_irn_mode(node) != mode_T);
 293
 294         be_peephole_before_exchange(node, flags_proj);
 295         exchange(node, flags_proj);
 296         sched_remove(node);
 297         be_peephole_after_exchange(flags_proj);
 298 }
 299
 300 /**
 301  * AMD Athlon works faster when RET is not destination of
 302  * conditional jump or directly preceded by other jump instruction.
 303  * Can be avoided by placing a Rep prefix before the return.
 304  */
 305 static void peephole_ia32_Return(ir_node *node) {
 306         ir_node *block, *irn, *rep;
 307
 308         if (!ia32_cg_config.use_pad_return)
 309                 return;
 310
 311         block = get_nodes_block(node);
 312
 313         if (get_Block_n_cfgpreds(block) == 1) {
 314                 ir_node *pred = get_Block_cfgpred(block, 0);
 315
 316                 if (is_Jmp(pred)) {
 317                         /* The block of the return has only one predecessor,
 318                            which jumps directly to this block.
 319                            This jump will be encoded as a fall through, so we
 320                            ignore it here.
 321                            However, the predecessor might be empty, so it must be
 322                            ensured that empty blocks are gone away ... */
 323                         return;
 324                 }
 325         }
 326
 327         /* check if this return is the first on the block */
 328         sched_foreach_reverse_from(node, irn) {
 329                 switch (be_get_irn_opcode(irn)) {
 330                 case beo_Return:
 331                         /* the return node itself, ignore */
 332                         continue;
 333                 case beo_Barrier:
 334                         /* ignore the barrier, no code generated */
 335                         continue;
 336                 case beo_IncSP:
 337                         /* arg, IncSP 0 nodes might occur, ignore these */
 338                         if (be_get_IncSP_offset(irn) == 0)
 339                                 continue;
 340                         return;
 341                 default:
 342                         if (is_Phi(irn))
 343                                 continue;
 344                         return;
 345                 }
 346         }
 347         /* yep, return is the first real instruction in this block */
 348         rep = new_rd_ia32_RepPrefix(get_irn_dbg_info(node), current_ir_graph, block);
 349         keep_alive(rep);
 350         sched_add_before(node, rep);
 351 }
 352
 353 /* only optimize up to 48 stores behind IncSPs */
 354 #define MAXPUSH_OPTIMIZE        48
 355
 356 /**
 357  * Tries to create pushs from IncSP,Store combinations.
 358  * The Stores are replaced by Push's, the IncSP is modified
 359  * (possibly into IncSP 0, but not removed).
 360  */
 361 static void peephole_IncSP_Store_to_push(ir_node *irn)
 362 {
 363         int i;
 364         int offset;
 365         ir_node *node;
 366         ir_node *stores[MAXPUSH_OPTIMIZE];
 367         ir_node *block = get_nodes_block(irn);
 368         ir_graph *irg = cg->irg;
 369         ir_node *curr_sp;
 370         ir_mode *spmode = get_irn_mode(irn);
 371
 372         memset(stores, 0, sizeof(stores));
 373
 374         assert(be_is_IncSP(irn));
 375
 376         offset = be_get_IncSP_offset(irn);
 377         if (offset < 4)
 378                 return;
 379
 380         /*
 381          * We first walk the schedule after the IncSP node as long as we find
 382          * suitable stores that could be transformed to a push.
 383          * We save them into the stores array which is sorted by the frame offset/4
 384          * attached to the node
 385          */
 386         for(node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 387                 ir_node *mem;
 388                 int offset;
 389                 int storeslot;
 390
 391                 // it has to be a store
 392                 if(!is_ia32_Store(node))
 393                         break;
 394
 395                 // it has to use our sp value
 396                 if(get_irn_n(node, n_ia32_base) != irn)
 397                         continue;
 398                 // store has to be attached to NoMem
 399                 mem = get_irn_n(node, n_ia32_mem);
 400                 if(!is_NoMem(mem)) {
 401                         continue;
 402                 }
 403
 404                 /* unfortunately we can't support the full AMs possible for push at the
 405                  * moment. TODO: fix this */
 406                 if(get_ia32_am_scale(node) > 0 || !is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 407                         break;
 408
 409                 offset = get_ia32_am_offs_int(node);
 410
 411                 storeslot = offset / 4;
 412                 if(storeslot >= MAXPUSH_OPTIMIZE)
 413                         continue;
 414
 415                 // storing into the same slot twice is bad (and shouldn't happen...)
 416                 if(stores[storeslot] != NULL)
 417                         break;
 418
 419                 // storing at half-slots is bad
 420                 if(offset % 4 != 0)
 421                         break;
 422
 423                 stores[storeslot] = node;
 424         }
 425
 426         curr_sp = be_get_IncSP_pred(irn);
 427
 428         // walk the stores in inverse order and create pushs for them
 429         i = (offset / 4) - 1;
 430         if(i >= MAXPUSH_OPTIMIZE) {
 431                 i = MAXPUSH_OPTIMIZE - 1;
 432         }
 433
 434         for( ; i >= 0; --i) {
 435                 const arch_register_t *spreg;
 436                 ir_node *push;
 437                 ir_node *val, *mem, *mem_proj;
 438                 ir_node *store = stores[i];
 439                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 440
 441                 if(store == NULL || is_Bad(store))
 442                         break;
 443
 444                 val = get_irn_n(store, n_ia32_unary_op);
 445                 mem = get_irn_n(store, n_ia32_mem);
 446                 spreg = arch_get_irn_register(cg->arch_env, curr_sp);
 447
 448                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, curr_sp, val);
 449
 450                 sched_add_before(irn, push);
 451
 452                 // create stackpointer proj
 453                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 454                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
 455
 456                 // create memory proj
 457                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 458
 459                 // use the memproj now
 460                 exchange(store, mem_proj);
 461
 462                 // we can remove the store now
 463                 sched_remove(store);
 464
 465                 offset -= 4;
 466         }
 467
 468         be_set_IncSP_offset(irn, offset);
 469         be_set_IncSP_pred(irn, curr_sp);
 470 }
 471
 472 /**
 473  * Tries to optimize two following IncSP.
 474  */
 475 static void peephole_IncSP_IncSP(ir_node *node)
 476 {
 477         int      pred_offs;
 478         int      curr_offs;
 479         int      offs;
 480         ir_node *pred = be_get_IncSP_pred(node);
 481         ir_node *predpred;
 482
 483         if(!be_is_IncSP(pred))
 484                 return;
 485
 486         if(get_irn_n_edges(pred) > 1)
 487                 return;
 488
 489         pred_offs = be_get_IncSP_offset(pred);
 490         curr_offs = be_get_IncSP_offset(node);
 491
 492         if(pred_offs == BE_STACK_FRAME_SIZE_EXPAND) {
 493                 if(curr_offs != BE_STACK_FRAME_SIZE_SHRINK) {
 494                         return;
 495                 }
 496                 offs = 0;
 497         } else if(pred_offs == BE_STACK_FRAME_SIZE_SHRINK) {
 498                 if(curr_offs != BE_STACK_FRAME_SIZE_EXPAND) {
 499                         return;
 500                 }
 501                 offs = 0;
 502         } else if(curr_offs == BE_STACK_FRAME_SIZE_EXPAND
 503                         || curr_offs == BE_STACK_FRAME_SIZE_SHRINK) {
 504                 return;
 505         } else {
 506                 offs = curr_offs + pred_offs;
 507         }
 508
 509         /* add pred offset to ours and remove pred IncSP */
 510         be_set_IncSP_offset(node, offs);
 511
 512         predpred = be_get_IncSP_pred(pred);
 513         be_peephole_before_exchange(pred, predpred);
 514
 515         /* rewire dependency edges */
 516         edges_reroute_kind(pred, predpred, EDGE_KIND_DEP, current_ir_graph);
 517         be_set_IncSP_pred(node, predpred);
 518         sched_remove(pred);
 519         be_kill_node(pred);
 520
 521         be_peephole_after_exchange(predpred);
 522 }
 523
 524 /**
 525  * Find a free GP register if possible, else return NULL.
 526  */
 527 static const arch_register_t *get_free_gp_reg(void)
 528 {
 529         int i;
 530
 531         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 532                 const arch_register_t *reg = &ia32_gp_regs[i];
 533                 if(arch_register_type_is(reg, ignore))
 534                         continue;
 535
 536                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 537                         return &ia32_gp_regs[i];
 538         }
 539
 540         return NULL;
 541 }
 542
 543 static void peephole_be_IncSP(ir_node *node)
 544 {
 545         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 546         const arch_register_t *reg;
 547         ir_graph              *irg;
 548         dbg_info              *dbgi;
 549         ir_node               *block;
 550         ir_node               *keep;
 551         ir_node               *val;
 552         ir_node               *pop, *pop2;
 553         ir_node               *stack;
 554         int                    offset;
 555
 556         /* first optimize incsp->incsp combinations */
 557         peephole_IncSP_IncSP(node);
 558
 559         /* transform IncSP->Store combinations to Push where possible */
 560         peephole_IncSP_Store_to_push(node);
 561
 562         if (arch_get_irn_register(arch_env, node) != esp)
 563                 return;
 564
 565         /* replace IncSP -4 by Pop freereg when possible */
 566         offset = be_get_IncSP_offset(node);
 567         if (!(offset == -4 && !ia32_cg_config.use_add_esp_4) &&
 568             !(offset == -8 && !ia32_cg_config.use_add_esp_8) &&
 569             !(offset == +4 && !ia32_cg_config.use_sub_esp_4) &&
 570             !(offset == +8 && !ia32_cg_config.use_sub_esp_8))
 571                 return;
 572
 573         if (offset < 0) {
 574                 /* we need a free register for pop */
 575                 reg = get_free_gp_reg();
 576                 if(reg == NULL)
 577                         return;
 578
 579                 irg   = current_ir_graph;
 580                 dbgi  = get_irn_dbg_info(node);
 581                 block = get_nodes_block(node);
 582                 stack = be_get_IncSP_pred(node);
 583                 pop   = new_rd_ia32_Pop(dbgi, irg, block, new_NoMem(), stack);
 584
 585                 stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 586                 arch_set_irn_register(arch_env, stack, esp);
 587                 val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 588                 arch_set_irn_register(arch_env, val, reg);
 589
 590                 sched_add_before(node, pop);
 591
 592                 keep = sched_next(node);
 593                 if (!be_is_Keep(keep)) {
 594                         ir_node *in[1];
 595                         in[0] = val;
 596                         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 597                         sched_add_before(node, keep);
 598                 } else {
 599                         be_Keep_add_node(keep, &ia32_reg_classes[CLASS_ia32_gp], val);
 600                 }
 601
 602                 if (offset == -8) {
 603                         pop2  = new_rd_ia32_Pop(dbgi, irg, block, new_NoMem(), stack);
 604
 605                         stack = new_r_Proj(irg, block, pop2, mode_Iu, pn_ia32_Pop_stack);
 606                         arch_set_irn_register(arch_env, stack, esp);
 607                         val   = new_r_Proj(irg, block, pop2, mode_Iu, pn_ia32_Pop_res);
 608                         arch_set_irn_register(arch_env, val, reg);
 609
 610                         sched_add_after(pop, pop2);
 611                         be_Keep_add_node(keep, &ia32_reg_classes[CLASS_ia32_gp], val);
 612                 }
 613         } else {
 614                 /* NIY */
 615                 return;
 616         }
 617
 618         be_peephole_before_exchange(node, stack);
 619         sched_remove(node);
 620         exchange(node, stack);
 621         be_peephole_after_exchange(stack);
 622 }
 623
 624 /**
 625  * Peephole optimisation for ia32_Const's
 626  */
 627 static void peephole_ia32_Const(ir_node *node)
 628 {
 629         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 630         const arch_register_t       *reg;
 631         ir_graph                    *irg = current_ir_graph;
 632         ir_node                     *block;
 633         dbg_info                    *dbgi;
 634         ir_node                     *produceval;
 635         ir_node                     *xor;
 636         ir_node                     *noreg;
 637
 638         /* try to transform a mov 0, reg to xor reg reg */
 639         if (attr->offset != 0 || attr->symconst != NULL)
 640                 return;
 641         if (ia32_cg_config.use_mov_0)
 642                 return;
 643         /* xor destroys the flags, so no-one must be using them */
 644         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 645                 return;
 646
 647         reg = arch_get_irn_register(arch_env, node);
 648         assert(be_peephole_get_reg_value(reg) == NULL);
 649
 650         /* create xor(produceval, produceval) */
 651         block      = get_nodes_block(node);
 652         dbgi       = get_irn_dbg_info(node);
 653         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 654         arch_set_irn_register(arch_env, produceval, reg);
 655
 656         noreg = ia32_new_NoReg_gp(cg);
 657         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 658                                 produceval, produceval);
 659         arch_set_irn_register(arch_env, xor, reg);
 660
 661         sched_add_before(node, produceval);
 662         sched_add_before(node, xor);
 663
 664         be_peephole_before_exchange(node, xor);
 665         exchange(node, xor);
 666         sched_remove(node);
 667         be_peephole_after_exchange(xor);
 668 }
 669
 670 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 671 {
 672         return node == cg->noreg_gp;
 673 }
 674
 675 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
 676 {
 677         ir_graph *irg         = current_ir_graph;
 678         ir_node  *start_block = get_irg_start_block(irg);
 679         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 680                                                       0, val);
 681         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 682
 683         return immediate;
 684 }
 685
 686 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
 687                                          const ir_node *node)
 688 {
 689         ir_graph  *irg     = get_irn_irg(node);
 690         ir_node   *block   = get_nodes_block(node);
 691         int        offset  = get_ia32_am_offs_int(node);
 692         int        sc_sign = is_ia32_am_sc_sign(node);
 693         ir_entity *entity  = get_ia32_am_sc(node);
 694         ir_node   *res;
 695
 696         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 697         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
 698         return res;
 699 }
 700
 701 static int is_am_one(const ir_node *node)
 702 {
 703         int        offset  = get_ia32_am_offs_int(node);
 704         ir_entity *entity  = get_ia32_am_sc(node);
 705
 706         return offset == 1 && entity == NULL;
 707 }
 708
 709 static int is_am_minus_one(const ir_node *node)
 710 {
 711         int        offset  = get_ia32_am_offs_int(node);
 712         ir_entity *entity  = get_ia32_am_sc(node);
 713
 714         return offset == -1 && entity == NULL;
 715 }
 716
 717 /**
 718  * Transforms a LEA into an Add or SHL if possible.
 719  */
 720 static void peephole_ia32_Lea(ir_node *node)
 721 {
 722         const arch_env_t      *arch_env = cg->arch_env;
 723         ir_graph              *irg      = current_ir_graph;
 724         ir_node               *base;
 725         ir_node               *index;
 726         const arch_register_t *base_reg;
 727         const arch_register_t *index_reg;
 728         const arch_register_t *out_reg;
 729         int                    scale;
 730         int                    has_immediates;
 731         ir_node               *op1;
 732         ir_node               *op2;
 733         dbg_info              *dbgi;
 734         ir_node               *block;
 735         ir_node               *res;
 736         ir_node               *noreg;
 737         ir_node               *nomem;
 738
 739         assert(is_ia32_Lea(node));
 740
 741         /* we can only do this if are allowed to globber the flags */
 742         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 743                 return;
 744
 745         base  = get_irn_n(node, n_ia32_Lea_base);
 746         index = get_irn_n(node, n_ia32_Lea_index);
 747
 748         if(is_noreg(cg, base)) {
 749                 base     = NULL;
 750                 base_reg = NULL;
 751         } else {
 752                 base_reg = arch_get_irn_register(arch_env, base);
 753         }
 754         if(is_noreg(cg, index)) {
 755                 index     = NULL;
 756                 index_reg = NULL;
 757         } else {
 758                 index_reg = arch_get_irn_register(arch_env, index);
 759         }
 760
 761         if(base == NULL && index == NULL) {
 762                 /* we shouldn't construct these in the first place... */
 763 #ifdef DEBUG_libfirm
 764                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 765 #endif
 766                 return;
 767         }
 768
 769         out_reg = arch_get_irn_register(arch_env, node);
 770         scale   = get_ia32_am_scale(node);
 771         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 772         /* check if we have immediates values (frame entities should already be
 773          * expressed in the offsets) */
 774         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 775                 has_immediates = 1;
 776         } else {
 777                 has_immediates = 0;
 778         }
 779
 780         /* we can transform leas where the out register is the same as either the
 781          * base or index register back to an Add or Shl */
 782         if(out_reg == base_reg) {
 783                 if(index == NULL) {
 784 #ifdef DEBUG_libfirm
 785                         if(!has_immediates) {
 786                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 787                                            "just a copy\n");
 788                         }
 789 #endif
 790                         op1 = base;
 791                         goto make_add_immediate;
 792                 }
 793                 if(scale == 0 && !has_immediates) {
 794                         op1 = base;
 795                         op2 = index;
 796                         goto make_add;
 797                 }
 798                 /* can't create an add */
 799                 return;
 800         } else if(out_reg == index_reg) {
 801                 if(base == NULL) {
 802                         if(has_immediates && scale == 0) {
 803                                 op1 = index;
 804                                 goto make_add_immediate;
 805                         } else if(!has_immediates && scale > 0) {
 806                                 op1 = index;
 807                                 op2 = create_immediate_from_int(cg, scale);
 808                                 goto make_shl;
 809                         } else if(!has_immediates) {
 810 #ifdef DEBUG_libfirm
 811                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 812                                            "just a copy\n");
 813 #endif
 814                         }
 815                 } else if(scale == 0 && !has_immediates) {
 816                         op1 = index;
 817                         op2 = base;
 818                         goto make_add;
 819                 }
 820                 /* can't create an add */
 821                 return;
 822         } else {
 823                 /* can't create an add */
 824                 return;
 825         }
 826
 827 make_add_immediate:
 828         if(ia32_cg_config.use_incdec) {
 829                 if(is_am_one(node)) {
 830                         dbgi  = get_irn_dbg_info(node);
 831                         block = get_nodes_block(node);
 832                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
 833                         arch_set_irn_register(arch_env, res, out_reg);
 834                         goto exchange;
 835                 }
 836                 if(is_am_minus_one(node)) {
 837                         dbgi  = get_irn_dbg_info(node);
 838                         block = get_nodes_block(node);
 839                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
 840                         arch_set_irn_register(arch_env, res, out_reg);
 841                         goto exchange;
 842                 }
 843         }
 844         op2 = create_immediate_from_am(cg, node);
 845
 846 make_add:
 847         dbgi  = get_irn_dbg_info(node);
 848         block = get_nodes_block(node);
 849         noreg = ia32_new_NoReg_gp(cg);
 850         nomem = new_NoMem();
 851         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
 852         arch_set_irn_register(arch_env, res, out_reg);
 853         set_ia32_commutative(res);
 854         goto exchange;
 855
 856 make_shl:
 857         dbgi  = get_irn_dbg_info(node);
 858         block = get_nodes_block(node);
 859         noreg = ia32_new_NoReg_gp(cg);
 860         nomem = new_NoMem();
 861         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
 862         arch_set_irn_register(arch_env, res, out_reg);
 863         goto exchange;
 864
 865 exchange:
 866         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
 867
 868         /* add new ADD/SHL to schedule */
 869         DBG_OPT_LEA2ADD(node, res);
 870
 871         /* exchange the Add and the LEA */
 872         be_peephole_before_exchange(node, res);
 873         sched_add_before(node, res);
 874         sched_remove(node);
 875         exchange(node, res);
 876         be_peephole_after_exchange(res);
 877 }
 878
 879 /**
 880  * Register a peephole optimisation function.
 881  */
 882 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
 883         assert(op->ops.generic == NULL);
 884         op->ops.generic = (void*) func;
 885 }
 886
 887 /* Perform peephole-optimizations. */
 888 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
 889 {
 890         cg       = new_cg;
 891         arch_env = cg->arch_env;
 892
 893         /* register peephole optimisations */
 894         clear_irp_opcodes_generic_func();
 895         register_peephole_optimisation(op_ia32_Const, peephole_ia32_Const);
 896         //register_peephole_optimisation(op_ia32_Store, peephole_ia32_Store);
 897         register_peephole_optimisation(op_be_IncSP, peephole_be_IncSP);
 898         register_peephole_optimisation(op_ia32_Lea, peephole_ia32_Lea);
 899         register_peephole_optimisation(op_ia32_Test, peephole_ia32_Test);
 900         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
 901         register_peephole_optimisation(op_be_Return, peephole_ia32_Return);
 902
 903         be_peephole_opt(cg->birg);
 904 }
 905
 906 /**
 907  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
 908  * all it's Projs are removed as well.
 909  * @param irn  The irn to be removed from schedule
 910  */
 911 static INLINE void try_kill(ir_node *node)
 912 {
 913         if(get_irn_mode(node) == mode_T) {
 914                 const ir_edge_t *edge, *next;
 915                 foreach_out_edge_safe(node, edge, next) {
 916                         ir_node *proj = get_edge_src_irn(edge);
 917                         try_kill(proj);
 918                 }
 919         }
 920
 921         if(get_irn_n_edges(node) != 0)
 922                 return;
 923
 924         if (sched_is_scheduled(node)) {
 925                 sched_remove(node);
 926         }
 927
 928         be_kill_node(node);
 929 }
 930
 931 static void optimize_conv_store(ir_node *node)
 932 {
 933         ir_node *pred;
 934         ir_node *pred_proj;
 935         ir_mode *conv_mode;
 936         ir_mode *store_mode;
 937
 938         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
 939                 return;
 940
 941         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
 942         pred_proj = get_irn_n(node, n_ia32_Store_val);
 943         if(is_Proj(pred_proj)) {
 944                 pred = get_Proj_pred(pred_proj);
 945         } else {
 946                 pred = pred_proj;
 947         }
 948         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
 949                 return;
 950         if(get_ia32_op_type(pred) != ia32_Normal)
 951                 return;
 952
 953         /* the store only stores the lower bits, so we only need the conv
 954          * it it shrinks the mode */
 955         conv_mode  = get_ia32_ls_mode(pred);
 956         store_mode = get_ia32_ls_mode(node);
 957         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
 958                 return;
 959
 960         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
 961         if(get_irn_n_edges(pred_proj) == 0) {
 962                 be_kill_node(pred_proj);
 963                 if(pred != pred_proj)
 964                         be_kill_node(pred);
 965         }
 966 }
 967
 968 static void optimize_load_conv(ir_node *node)
 969 {
 970         ir_node *pred, *predpred;
 971         ir_mode *load_mode;
 972         ir_mode *conv_mode;
 973
 974         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
 975                 return;
 976
 977         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
 978         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
 979         if(!is_Proj(pred))
 980                 return;
 981
 982         predpred = get_Proj_pred(pred);
 983         if(!is_ia32_Load(predpred))
 984                 return;
 985
 986         /* the load is sign extending the upper bits, so we only need the conv
 987          * if it shrinks the mode */
 988         load_mode = get_ia32_ls_mode(predpred);
 989         conv_mode = get_ia32_ls_mode(node);
 990         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
 991                 return;
 992
 993         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
 994                 /* change the load if it has only 1 user */
 995                 if(get_irn_n_edges(pred) == 1) {
 996                         ir_mode *newmode;
 997                         if(get_mode_sign(conv_mode)) {
 998                                 newmode = find_signed_mode(load_mode);
 999                         } else {
1000                                 newmode = find_unsigned_mode(load_mode);
1001                         }
1002                         assert(newmode != NULL);
1003                         set_ia32_ls_mode(predpred, newmode);
1004                 } else {
1005                         /* otherwise we have to keep the conv */
1006                         return;
1007                 }
1008         }
1009
1010         /* kill the conv */
1011         exchange(node, pred);
1012 }
1013
1014 static void optimize_conv_conv(ir_node *node)
1015 {
1016         ir_node *pred_proj, *pred, *result_conv;
1017         ir_mode *pred_mode, *conv_mode;
1018         int      conv_mode_bits;
1019         int      pred_mode_bits;
1020
1021         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1022                 return;
1023
1024         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1025         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1026         if(is_Proj(pred_proj))
1027                 pred = get_Proj_pred(pred_proj);
1028         else
1029                 pred = pred_proj;
1030
1031         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1032                 return;
1033
1034         /* we know that after a conv, the upper bits are sign extended
1035          * so we only need the 2nd conv if it shrinks the mode */
1036         conv_mode      = get_ia32_ls_mode(node);
1037         conv_mode_bits = get_mode_size_bits(conv_mode);
1038         pred_mode      = get_ia32_ls_mode(pred);
1039         pred_mode_bits = get_mode_size_bits(pred_mode);
1040
1041         if(conv_mode_bits == pred_mode_bits
1042                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1043                 result_conv = pred_proj;
1044         } else if(conv_mode_bits <= pred_mode_bits) {
1045                 /* if 2nd conv is smaller then first conv, then we can always take the
1046                  * 2nd conv */
1047                 if(get_irn_n_edges(pred_proj) == 1) {
1048                         result_conv = pred_proj;
1049                         set_ia32_ls_mode(pred, conv_mode);
1050
1051                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1052                         if (get_mode_size_bits(conv_mode) == 8) {
1053                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1054                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1055                         }
1056                 } else {
1057                         /* we don't want to end up with 2 loads, so we better do nothing */
1058                         if(get_irn_mode(pred) == mode_T) {
1059                                 return;
1060                         }
1061
1062                         result_conv = exact_copy(pred);
1063                         set_ia32_ls_mode(result_conv, conv_mode);
1064
1065                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1066                         if (get_mode_size_bits(conv_mode) == 8) {
1067                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1068                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1069                         }
1070                 }
1071         } else {
1072                 /* if both convs have the same sign, then we can take the smaller one */
1073                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1074                         result_conv = pred_proj;
1075                 } else {
1076                         /* no optimisation possible if smaller conv is sign-extend */
1077                         if(mode_is_signed(pred_mode)) {
1078                                 return;
1079                         }
1080                         /* we can take the smaller conv if it is unsigned */
1081                         result_conv = pred_proj;
1082                 }
1083         }
1084
1085         /* kill the conv */
1086         exchange(node, result_conv);
1087
1088         if(get_irn_n_edges(pred_proj) == 0) {
1089                 be_kill_node(pred_proj);
1090                 if(pred != pred_proj)
1091                         be_kill_node(pred);
1092         }
1093         optimize_conv_conv(result_conv);
1094 }
1095
1096 static void optimize_node(ir_node *node, void *env)
1097 {
1098         (void) env;
1099
1100         optimize_load_conv(node);
1101         optimize_conv_store(node);
1102         optimize_conv_conv(node);
1103 }
1104
1105 /**
1106  * Performs conv and address mode optimization.
1107  */
1108 void ia32_optimize_graph(ia32_code_gen_t *cg)
1109 {
1110         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1111
1112         if (cg->dump)
1113                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1114 }
1115
1116 void ia32_init_optimize(void)
1117 {
1118         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1119 }