nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode.h"
  31 #include "irprog_t.h"
  32 #include "ircons.h"
  33 #include "irtools.h"
  34 #include "firm_types.h"
  35 #include "iredges.h"
  36 #include "tv.h"
  37 #include "irgmod.h"
  38 #include "irgwalk.h"
  39 #include "height.h"
  40 #include "irbitset.h"
  41 #include "irprintf.h"
  42 #include "error.h"
  43
  44 #include "../be_t.h"
  45 #include "../beabi.h"
  46 #include "../benode_t.h"
  47 #include "../besched_t.h"
  48 #include "../bepeephole.h"
  49
  50 #include "ia32_new_nodes.h"
  51 #include "ia32_optimize.h"
  52 #include "bearch_ia32_t.h"
  53 #include "gen_ia32_regalloc_if.h"
  54 #include "ia32_transform.h"
  55 #include "ia32_dbg_stat.h"
  56 #include "ia32_util.h"
  57 #include "ia32_architecture.h"
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static const arch_env_t *arch_env;
  62 static ia32_code_gen_t  *cg;
  63
  64 /**
  65  * Returns non-zero if the given node produces
  66  * a zero flag.
  67  *
  68  * @param node  the node to check
  69  * @param pn    if >= 0, the projection number of the used result
  70  */
  71 static int produces_zero_flag(ir_node *node, int pn)
  72 {
  73         ir_node                     *count;
  74         const ia32_immediate_attr_t *imm_attr;
  75
  76         if (!is_ia32_irn(node))
  77                 return 0;
  78
  79         if (pn >= 0) {
  80                 if (pn != pn_ia32_res)
  81                         return 0;
  82         }
  83
  84         switch (get_ia32_irn_opcode(node)) {
  85         case iro_ia32_Add:
  86         case iro_ia32_Adc:
  87         case iro_ia32_And:
  88         case iro_ia32_Or:
  89         case iro_ia32_Xor:
  90         case iro_ia32_Sub:
  91         case iro_ia32_Sbb:
  92         case iro_ia32_Neg:
  93         case iro_ia32_Inc:
  94         case iro_ia32_Dec:
  95                 return 1;
  96
  97         case iro_ia32_ShlD:
  98         case iro_ia32_ShrD:
  99         case iro_ia32_Shl:
 100         case iro_ia32_Shr:
 101         case iro_ia32_Sar:
 102                 assert(n_ia32_ShlD_count == n_ia32_ShrD_count);
 103                 assert(n_ia32_Shl_count == n_ia32_Shr_count
 104                                 && n_ia32_Shl_count == n_ia32_Sar_count);
 105                 if (is_ia32_ShlD(node) || is_ia32_ShrD(node)) {
 106                         count = get_irn_n(node, n_ia32_ShlD_count);
 107                 } else {
 108                         count = get_irn_n(node, n_ia32_Shl_count);
 109                 }
 110                 /* when shift count is zero the flags are not affected, so we can only
 111                  * do this for constants != 0 */
 112                 if (!is_ia32_Immediate(count))
 113                         return 0;
 114
 115                 imm_attr = get_ia32_immediate_attr_const(count);
 116                 if (imm_attr->symconst != NULL)
 117                         return 0;
 118                 if ((imm_attr->offset & 0x1f) == 0)
 119                         return 0;
 120                 return 1;
 121
 122         default:
 123                 break;
 124         }
 125         return 0;
 126 }
 127
 128 /**
 129  * If the given node has not mode_T, creates a mode_T version (with a result Proj).
 130  *
 131  * @param node  the node to change
 132  *
 133  * @return the new mode_T node (if the mode was changed) or node itself
 134  */
 135 static ir_node *turn_into_mode_t(ir_node *node)
 136 {
 137         ir_node               *block;
 138         ir_node               *res_proj;
 139         ir_node               *new_node;
 140         const arch_register_t *reg;
 141
 142         if(get_irn_mode(node) == mode_T)
 143                 return node;
 144
 145         assert(get_irn_mode(node) == mode_Iu);
 146
 147         new_node = exact_copy(node);
 148         set_irn_mode(new_node, mode_T);
 149
 150         block    = get_nodes_block(new_node);
 151         res_proj = new_r_Proj(current_ir_graph, block, new_node, mode_Iu,
 152                               pn_ia32_res);
 153
 154         reg = arch_get_irn_register(arch_env, node);
 155         arch_set_irn_register(arch_env, res_proj, reg);
 156
 157         sched_add_before(node, new_node);
 158         be_peephole_exchange(node, res_proj);
 159         return new_node;
 160 }
 161
 162 /**
 163  * Peephole optimization for Test instructions.
 164  * We can remove the Test, if a zero flags was produced which is still
 165  * live.
 166  */
 167 static void peephole_ia32_Test(ir_node *node)
 168 {
 169         ir_node         *left  = get_irn_n(node, n_ia32_Test_left);
 170         ir_node         *right = get_irn_n(node, n_ia32_Test_right);
 171         ir_node         *flags_proj;
 172         ir_node         *block;
 173         ir_mode         *flags_mode;
 174         int              pn    = -1;
 175         ir_node         *schedpoint;
 176         const ir_edge_t *edge;
 177
 178         assert(n_ia32_Test_left == n_ia32_Test8Bit_left
 179                         && n_ia32_Test_right == n_ia32_Test8Bit_right);
 180
 181         /* we need a test for 0 */
 182         if(left != right)
 183                 return;
 184
 185         block = get_nodes_block(node);
 186         if(get_nodes_block(left) != block)
 187                 return;
 188
 189         if(is_Proj(left)) {
 190                 pn   = get_Proj_proj(left);
 191                 left = get_Proj_pred(left);
 192         }
 193
 194         /* happens rarely, but if it does code will panic' */
 195         if (is_ia32_Unknown_GP(left))
 196                 return;
 197
 198         /* walk schedule up and abort when we find left or some other node destroys
 199            the flags */
 200         schedpoint = sched_prev(node);
 201         while(schedpoint != left) {
 202                 schedpoint = sched_prev(schedpoint);
 203                 if(arch_irn_is(arch_env, schedpoint, modify_flags))
 204                         return;
 205                 if(schedpoint == block)
 206                         panic("couldn't find left");
 207         }
 208
 209         /* make sure only Lg/Eq tests are used */
 210         foreach_out_edge(node, edge) {
 211                 ir_node *user = get_edge_src_irn(edge);
 212                 int      pnc  = get_ia32_condcode(user);
 213
 214                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg) {
 215                         return;
 216                 }
 217         }
 218
 219         if(!produces_zero_flag(left, pn))
 220                 return;
 221
 222         left = turn_into_mode_t(left);
 223
 224         flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 225         flags_proj = new_r_Proj(current_ir_graph, block, left, flags_mode,
 226                                 pn_ia32_flags);
 227         arch_set_irn_register(arch_env, flags_proj, &ia32_flags_regs[REG_EFLAGS]);
 228
 229         assert(get_irn_mode(node) != mode_T);
 230
 231         be_peephole_exchange(node, flags_proj);
 232 }
 233
 234 /**
 235  * AMD Athlon works faster when RET is not destination of
 236  * conditional jump or directly preceded by other jump instruction.
 237  * Can be avoided by placing a Rep prefix before the return.
 238  */
 239 static void peephole_ia32_Return(ir_node *node) {
 240         ir_node *block, *irn;
 241
 242         if (!ia32_cg_config.use_pad_return)
 243                 return;
 244
 245         block = get_nodes_block(node);
 246
 247         /* check if this return is the first on the block */
 248         sched_foreach_reverse_from(node, irn) {
 249                 switch (get_irn_opcode(irn)) {
 250                 case beo_Return:
 251                         /* the return node itself, ignore */
 252                         continue;
 253                 case beo_Barrier:
 254                         /* ignore the barrier, no code generated */
 255                         continue;
 256                 case beo_IncSP:
 257                         /* arg, IncSP 0 nodes might occur, ignore these */
 258                         if (be_get_IncSP_offset(irn) == 0)
 259                                 continue;
 260                         return;
 261                 case iro_Phi:
 262                         continue;
 263                 default:
 264                         return;
 265                 }
 266         }
 267
 268         /* ensure, that the 3 byte return is generated
 269          * actually the emitter tests again if the block beginning has a label and
 270          * isn't just a fallthrough */
 271         be_Return_set_emit_pop(node, 1);
 272 }
 273
 274 /* only optimize up to 48 stores behind IncSPs */
 275 #define MAXPUSH_OPTIMIZE        48
 276
 277 /**
 278  * Tries to create Push's from IncSP, Store combinations.
 279  * The Stores are replaced by Push's, the IncSP is modified
 280  * (possibly into IncSP 0, but not removed).
 281  */
 282 static void peephole_IncSP_Store_to_push(ir_node *irn)
 283 {
 284         int      i, maxslot, inc_ofs;
 285         ir_node  *node;
 286         ir_node  *stores[MAXPUSH_OPTIMIZE];
 287         ir_node  *block;
 288         ir_graph *irg;
 289         ir_node  *curr_sp;
 290         ir_mode  *spmode;
 291
 292         memset(stores, 0, sizeof(stores));
 293
 294         assert(be_is_IncSP(irn));
 295
 296         inc_ofs = be_get_IncSP_offset(irn);
 297         if (inc_ofs < 4)
 298                 return;
 299
 300         /*
 301          * We first walk the schedule after the IncSP node as long as we find
 302          * suitable Stores that could be transformed to a Push.
 303          * We save them into the stores array which is sorted by the frame offset/4
 304          * attached to the node
 305          */
 306         maxslot = -1;
 307         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 308                 ir_node *mem;
 309                 int offset;
 310                 int storeslot;
 311
 312                 /* it has to be a Store */
 313                 if (!is_ia32_Store(node))
 314                         break;
 315
 316                 /* it has to use our sp value */
 317                 if (get_irn_n(node, n_ia32_base) != irn)
 318                         continue;
 319                 /* Store has to be attached to NoMem */
 320                 mem = get_irn_n(node, n_ia32_mem);
 321                 if (!is_NoMem(mem))
 322                         continue;
 323
 324                 /* unfortunately we can't support the full AMs possible for push at the
 325                  * moment. TODO: fix this */
 326                 if (get_ia32_am_scale(node) > 0 || !is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 327                         break;
 328
 329                 offset = get_ia32_am_offs_int(node);
 330                 /* we should NEVER access uninitialized stack BELOW the current SP */
 331                 assert(offset >= 0);
 332
 333                 offset = inc_ofs - 4 - offset;
 334
 335                 /* storing at half-slots is bad */
 336                 if ((offset & 3) != 0)
 337                         break;
 338
 339                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 340                         continue;
 341                 storeslot = offset >> 2;
 342
 343                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 344                 if (stores[storeslot] != NULL)
 345                         break;
 346
 347                 stores[storeslot] = node;
 348                 if (storeslot > maxslot)
 349                         maxslot = storeslot;
 350         }
 351
 352         curr_sp = be_get_IncSP_pred(irn);
 353
 354         /* walk through the Stores and create Pushs for them */
 355         block  = get_nodes_block(irn);
 356         spmode = get_irn_mode(irn);
 357         irg    = cg->irg;
 358         for (i = 0; i <= maxslot; ++i) {
 359                 const arch_register_t *spreg;
 360                 ir_node *push;
 361                 ir_node *val, *mem, *mem_proj;
 362                 ir_node *store = stores[i];
 363                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 364
 365                 if (store == NULL)
 366                         break;
 367
 368                 val = get_irn_n(store, n_ia32_unary_op);
 369                 mem = get_irn_n(store, n_ia32_mem);
 370                 spreg = arch_get_irn_register(cg->arch_env, curr_sp);
 371
 372                 push = new_rd_ia32_Push(get_irn_dbg_info(store), irg, block, noreg, noreg, mem, val, curr_sp);
 373
 374                 sched_add_before(irn, push);
 375
 376                 /* create stackpointer Proj */
 377                 curr_sp = new_r_Proj(irg, block, push, spmode, pn_ia32_Push_stack);
 378                 arch_set_irn_register(cg->arch_env, curr_sp, spreg);
 379
 380                 /* create memory Proj */
 381                 mem_proj = new_r_Proj(irg, block, push, mode_M, pn_ia32_Push_M);
 382
 383                 /* use the memproj now */
 384                 be_peephole_exchange(store, mem_proj);
 385
 386                 inc_ofs -= 4;
 387         }
 388
 389         be_set_IncSP_offset(irn, inc_ofs);
 390         be_set_IncSP_pred(irn, curr_sp);
 391 }
 392
 393 /**
 394  * Return true if a mode can be stored in the GP register set
 395  */
 396 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 397         if (mode == mode_fpcw)
 398                 return 0;
 399         if (get_mode_size_bits(mode) > 32)
 400                 return 0;
 401         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 402 }
 403
 404 /**
 405  * Tries to create Pops from Load, IncSP combinations.
 406  * The Loads are replaced by Pops, the IncSP is modified
 407  * (possibly into IncSP 0, but not removed).
 408  */
 409 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 410 {
 411         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 412         int      i, maxslot, inc_ofs, ofs;
 413         ir_node  *node, *pred_sp, *block;
 414         ir_node  *loads[MAXPUSH_OPTIMIZE];
 415         ir_graph *irg;
 416         unsigned regmask = 0;
 417         unsigned copymask = ~0;
 418
 419         memset(loads, 0, sizeof(loads));
 420         assert(be_is_IncSP(irn));
 421
 422         inc_ofs = -be_get_IncSP_offset(irn);
 423         if (inc_ofs < 4)
 424                 return;
 425
 426         /*
 427          * We first walk the schedule before the IncSP node as long as we find
 428          * suitable Loads that could be transformed to a Pop.
 429          * We save them into the stores array which is sorted by the frame offset/4
 430          * attached to the node
 431          */
 432         maxslot = -1;
 433         pred_sp = be_get_IncSP_pred(irn);
 434         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 435                 ir_node *mem;
 436                 int offset;
 437                 int loadslot;
 438                 const arch_register_t *sreg, *dreg;
 439
 440                 /* it has to be a Load */
 441                 if (!is_ia32_Load(node)) {
 442                         if (be_is_Copy(node)) {
 443                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 444                                         /* not a GP copy, ignore */
 445                                         continue;
 446                                 }
 447                                 dreg = arch_get_irn_register(arch_env, node);
 448                                 sreg = arch_get_irn_register(arch_env, be_get_Copy_op(node));
 449                                 if (regmask & copymask & (1 << sreg->index)) {
 450                                         break;
 451                                 }
 452                                 if (regmask & copymask & (1 << dreg->index)) {
 453                                         break;
 454                                 }
 455                                 /* we CAN skip Copies if neither the destination nor the source
 456                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 457                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 458                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 459                                 continue;
 460                         }
 461                         break;
 462                 }
 463
 464                 /* we can handle only GP loads */
 465                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 466                         continue;
 467
 468                 /* it has to use our predecessor sp value */
 469                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 470                         /* it would be ok if this load does not use a Pop result,
 471                          * but we do not check this */
 472                         break;
 473                 }
 474                 /* Load has to be attached to Spill-Mem */
 475                 mem = skip_Proj(get_irn_n(node, n_ia32_mem));
 476                 if (!is_Phi(mem) && !is_ia32_Store(mem) && !is_ia32_Push(mem))
 477                         break;
 478
 479                 /* should have NO index */
 480                 if (get_ia32_am_scale(node) > 0 || !is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 481                         break;
 482
 483                 offset = get_ia32_am_offs_int(node);
 484                 /* we should NEVER access uninitialized stack BELOW the current SP */
 485                 assert(offset >= 0);
 486
 487                 /* storing at half-slots is bad */
 488                 if ((offset & 3) != 0)
 489                         break;
 490
 491                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 492                         continue;
 493                 /* ignore those outside the possible windows */
 494                 if (offset > inc_ofs - 4)
 495                         continue;
 496                 loadslot = offset >> 2;
 497
 498                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 499                 if (loads[loadslot] != NULL)
 500                         break;
 501
 502                 dreg = arch_get_irn_register(arch_env, node);
 503                 if (regmask & (1 << dreg->index)) {
 504                         /* this register is already used */
 505                         break;
 506                 }
 507                 regmask |= 1 << dreg->index;
 508
 509                 loads[loadslot] = node;
 510                 if (loadslot > maxslot)
 511                         maxslot = loadslot;
 512         }
 513
 514         if (maxslot < 0)
 515                 return;
 516
 517         /* find the first slot */
 518         for (i = maxslot; i >= 0; --i) {
 519                 ir_node *load = loads[i];
 520
 521                 if (load == NULL)
 522                         break;
 523         }
 524
 525         ofs = inc_ofs - (maxslot + 1) * 4;
 526         inc_ofs = (i+1) * 4;
 527
 528         /* create a new IncSP if needed */
 529         block = get_nodes_block(irn);
 530         irg   = cg->irg;
 531         if (inc_ofs > 0) {
 532                 pred_sp = be_new_IncSP(esp, irg, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 533                 sched_add_before(irn, pred_sp);
 534         }
 535
 536         /* walk through the Loads and create Pops for them */
 537         for (++i; i <= maxslot; ++i) {
 538                 ir_node *load = loads[i];
 539                 ir_node *mem, *pop;
 540                 const ir_edge_t *edge, *tmp;
 541                 const arch_register_t *reg;
 542
 543                 mem = get_irn_n(load, n_ia32_mem);
 544                 reg = arch_get_irn_register(arch_env, load);
 545
 546                 pop = new_rd_ia32_Pop(get_irn_dbg_info(load), irg, block, mem, pred_sp);
 547                 arch_set_irn_register(arch_env, pop, reg);
 548
 549                 /* create stackpointer Proj */
 550                 pred_sp = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 551                 arch_set_irn_register(arch_env, pred_sp, esp);
 552
 553                 sched_add_before(irn, pop);
 554
 555                 /* rewire now */
 556                 foreach_out_edge_safe(load, edge, tmp) {
 557                         ir_node *proj = get_edge_src_irn(edge);
 558
 559                         set_Proj_pred(proj, pop);
 560                 }
 561
 562                 /* we can remove the Load now */
 563                 sched_remove(load);
 564                 kill_node(load);
 565         }
 566
 567         be_set_IncSP_offset(irn, -ofs);
 568         be_set_IncSP_pred(irn, pred_sp);
 569 }
 570
 571
 572 /**
 573  * Find a free GP register if possible, else return NULL.
 574  */
 575 static const arch_register_t *get_free_gp_reg(void)
 576 {
 577         int i;
 578
 579         for(i = 0; i < N_ia32_gp_REGS; ++i) {
 580                 const arch_register_t *reg = &ia32_gp_regs[i];
 581                 if(arch_register_type_is(reg, ignore))
 582                         continue;
 583
 584                 if(be_peephole_get_value(CLASS_ia32_gp, i) == NULL)
 585                         return &ia32_gp_regs[i];
 586         }
 587
 588         return NULL;
 589 }
 590
 591 /**
 592  * Creates a Pop instruction before the given schedule point.
 593  *
 594  * @param dbgi        debug info
 595  * @param irg         the graph
 596  * @param block       the block
 597  * @param stack       the previous stack value
 598  * @param schedpoint  the new node is added before this node
 599  * @param reg         the register to pop
 600  *
 601  * @return the new stack value
 602  */
 603 static ir_node *create_pop(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 604                            ir_node *stack, ir_node *schedpoint,
 605                            const arch_register_t *reg)
 606 {
 607         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 608         ir_node *pop;
 609         ir_node *keep;
 610         ir_node *val;
 611         ir_node *in[1];
 612
 613         pop   = new_rd_ia32_Pop(dbgi, irg, block, new_NoMem(), stack);
 614
 615         stack = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_stack);
 616         arch_set_irn_register(arch_env, stack, esp);
 617         val   = new_r_Proj(irg, block, pop, mode_Iu, pn_ia32_Pop_res);
 618         arch_set_irn_register(arch_env, val, reg);
 619
 620         sched_add_before(schedpoint, pop);
 621
 622         in[0] = val;
 623         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 624         sched_add_before(schedpoint, keep);
 625
 626         return stack;
 627 }
 628
 629 /**
 630  * Creates a Push instruction before the given schedule point.
 631  *
 632  * @param dbgi        debug info
 633  * @param irg         the graph
 634  * @param block       the block
 635  * @param stack       the previous stack value
 636  * @param schedpoint  the new node is added before this node
 637  * @param reg         the register to pop
 638  *
 639  * @return the new stack value
 640  */
 641 static ir_node *create_push(dbg_info *dbgi, ir_graph *irg, ir_node *block,
 642                             ir_node *stack, ir_node *schedpoint)
 643 {
 644         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 645
 646         ir_node *val   = ia32_new_Unknown_gp(cg);
 647         ir_node *noreg = ia32_new_NoReg_gp(cg);
 648         ir_node *nomem = get_irg_no_mem(irg);
 649         ir_node *push  = new_rd_ia32_Push(dbgi, irg, block, noreg, noreg, nomem, val, stack);
 650         sched_add_before(schedpoint, push);
 651
 652         stack = new_r_Proj(irg, block, push, mode_Iu, pn_ia32_Push_stack);
 653         arch_set_irn_register(arch_env, stack, esp);
 654
 655         return stack;
 656 }
 657
 658 /**
 659  * Optimize an IncSp by replacing it with Push/Pop.
 660  */
 661 static void peephole_be_IncSP(ir_node *node)
 662 {
 663         const arch_register_t *esp = &ia32_gp_regs[REG_ESP];
 664         const arch_register_t *reg;
 665         ir_graph              *irg = current_ir_graph;
 666         dbg_info              *dbgi;
 667         ir_node               *block;
 668         ir_node               *stack;
 669         int                    offset;
 670
 671         /* first optimize incsp->incsp combinations */
 672         node = be_peephole_IncSP_IncSP(node);
 673
 674         /* transform IncSP->Store combinations to Push where possible */
 675         peephole_IncSP_Store_to_push(node);
 676
 677         /* transform Load->IncSP combinations to Pop where possible */
 678         peephole_Load_IncSP_to_pop(node);
 679
 680         if (arch_get_irn_register(arch_env, node) != esp)
 681                 return;
 682
 683         /* replace IncSP -4 by Pop freereg when possible */
 684         offset = be_get_IncSP_offset(node);
 685         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 686             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 687             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 688             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 689                 return;
 690
 691         if (offset < 0) {
 692                 /* we need a free register for pop */
 693                 reg = get_free_gp_reg();
 694                 if (reg == NULL)
 695                         return;
 696
 697                 dbgi  = get_irn_dbg_info(node);
 698                 block = get_nodes_block(node);
 699                 stack = be_get_IncSP_pred(node);
 700
 701                 stack = create_pop(dbgi, irg, block, stack, node, reg);
 702
 703                 if (offset == -8) {
 704                         stack = create_pop(dbgi, irg, block, stack, node, reg);
 705                 }
 706         } else {
 707                 dbgi  = get_irn_dbg_info(node);
 708                 block = get_nodes_block(node);
 709                 stack = be_get_IncSP_pred(node);
 710                 stack = create_push(dbgi, irg, block, stack, node);
 711
 712                 if (offset == +8) {
 713                         stack = create_push(dbgi, irg, block, stack, node);
 714                 }
 715         }
 716
 717         be_peephole_exchange(node, stack);
 718 }
 719
 720 /**
 721  * Peephole optimisation for ia32_Const's
 722  */
 723 static void peephole_ia32_Const(ir_node *node)
 724 {
 725         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 726         const arch_register_t       *reg;
 727         ir_graph                    *irg = current_ir_graph;
 728         ir_node                     *block;
 729         dbg_info                    *dbgi;
 730         ir_node                     *produceval;
 731         ir_node                     *xor;
 732         ir_node                     *noreg;
 733
 734         /* try to transform a mov 0, reg to xor reg reg */
 735         if (attr->offset != 0 || attr->symconst != NULL)
 736                 return;
 737         if (ia32_cg_config.use_mov_0)
 738                 return;
 739         /* xor destroys the flags, so no-one must be using them */
 740         if (be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 741                 return;
 742
 743         reg = arch_get_irn_register(arch_env, node);
 744         assert(be_peephole_get_reg_value(reg) == NULL);
 745
 746         /* create xor(produceval, produceval) */
 747         block      = get_nodes_block(node);
 748         dbgi       = get_irn_dbg_info(node);
 749         produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
 750         arch_set_irn_register(arch_env, produceval, reg);
 751
 752         noreg = ia32_new_NoReg_gp(cg);
 753         xor   = new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_NoMem(),
 754                                 produceval, produceval);
 755         arch_set_irn_register(arch_env, xor, reg);
 756
 757         sched_add_before(node, produceval);
 758         sched_add_before(node, xor);
 759
 760         be_peephole_exchange(node, xor);
 761 }
 762
 763 static INLINE int is_noreg(ia32_code_gen_t *cg, const ir_node *node)
 764 {
 765         return node == cg->noreg_gp;
 766 }
 767
 768 static ir_node *create_immediate_from_int(ia32_code_gen_t *cg, int val)
 769 {
 770         ir_graph *irg         = current_ir_graph;
 771         ir_node  *start_block = get_irg_start_block(irg);
 772         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL,
 773                                                       0, val);
 774         arch_set_irn_register(cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 775
 776         return immediate;
 777 }
 778
 779 static ir_node *create_immediate_from_am(ia32_code_gen_t *cg,
 780                                          const ir_node *node)
 781 {
 782         ir_graph  *irg     = get_irn_irg(node);
 783         ir_node   *block   = get_nodes_block(node);
 784         int        offset  = get_ia32_am_offs_int(node);
 785         int        sc_sign = is_ia32_am_sc_sign(node);
 786         ir_entity *entity  = get_ia32_am_sc(node);
 787         ir_node   *res;
 788
 789         res = new_rd_ia32_Immediate(NULL, irg, block, entity, sc_sign, offset);
 790         arch_set_irn_register(cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
 791         return res;
 792 }
 793
 794 static int is_am_one(const ir_node *node)
 795 {
 796         int        offset  = get_ia32_am_offs_int(node);
 797         ir_entity *entity  = get_ia32_am_sc(node);
 798
 799         return offset == 1 && entity == NULL;
 800 }
 801
 802 static int is_am_minus_one(const ir_node *node)
 803 {
 804         int        offset  = get_ia32_am_offs_int(node);
 805         ir_entity *entity  = get_ia32_am_sc(node);
 806
 807         return offset == -1 && entity == NULL;
 808 }
 809
 810 /**
 811  * Transforms a LEA into an Add or SHL if possible.
 812  */
 813 static void peephole_ia32_Lea(ir_node *node)
 814 {
 815         const arch_env_t      *arch_env = cg->arch_env;
 816         ir_graph              *irg      = current_ir_graph;
 817         ir_node               *base;
 818         ir_node               *index;
 819         const arch_register_t *base_reg;
 820         const arch_register_t *index_reg;
 821         const arch_register_t *out_reg;
 822         int                    scale;
 823         int                    has_immediates;
 824         ir_node               *op1;
 825         ir_node               *op2;
 826         dbg_info              *dbgi;
 827         ir_node               *block;
 828         ir_node               *res;
 829         ir_node               *noreg;
 830         ir_node               *nomem;
 831
 832         assert(is_ia32_Lea(node));
 833
 834         /* we can only do this if are allowed to globber the flags */
 835         if(be_peephole_get_value(CLASS_ia32_flags, REG_EFLAGS) != NULL)
 836                 return;
 837
 838         base  = get_irn_n(node, n_ia32_Lea_base);
 839         index = get_irn_n(node, n_ia32_Lea_index);
 840
 841         if(is_noreg(cg, base)) {
 842                 base     = NULL;
 843                 base_reg = NULL;
 844         } else {
 845                 base_reg = arch_get_irn_register(arch_env, base);
 846         }
 847         if(is_noreg(cg, index)) {
 848                 index     = NULL;
 849                 index_reg = NULL;
 850         } else {
 851                 index_reg = arch_get_irn_register(arch_env, index);
 852         }
 853
 854         if(base == NULL && index == NULL) {
 855                 /* we shouldn't construct these in the first place... */
 856 #ifdef DEBUG_libfirm
 857                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
 858 #endif
 859                 return;
 860         }
 861
 862         out_reg = arch_get_irn_register(arch_env, node);
 863         scale   = get_ia32_am_scale(node);
 864         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
 865         /* check if we have immediates values (frame entities should already be
 866          * expressed in the offsets) */
 867         if(get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
 868                 has_immediates = 1;
 869         } else {
 870                 has_immediates = 0;
 871         }
 872
 873         /* we can transform leas where the out register is the same as either the
 874          * base or index register back to an Add or Shl */
 875         if(out_reg == base_reg) {
 876                 if(index == NULL) {
 877 #ifdef DEBUG_libfirm
 878                         if(!has_immediates) {
 879                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 880                                            "just a copy\n");
 881                         }
 882 #endif
 883                         op1 = base;
 884                         goto make_add_immediate;
 885                 }
 886                 if(scale == 0 && !has_immediates) {
 887                         op1 = base;
 888                         op2 = index;
 889                         goto make_add;
 890                 }
 891                 /* can't create an add */
 892                 return;
 893         } else if(out_reg == index_reg) {
 894                 if(base == NULL) {
 895                         if(has_immediates && scale == 0) {
 896                                 op1 = index;
 897                                 goto make_add_immediate;
 898                         } else if(!has_immediates && scale > 0) {
 899                                 op1 = index;
 900                                 op2 = create_immediate_from_int(cg, scale);
 901                                 goto make_shl;
 902                         } else if(!has_immediates) {
 903 #ifdef DEBUG_libfirm
 904                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
 905                                            "just a copy\n");
 906 #endif
 907                         }
 908                 } else if(scale == 0 && !has_immediates) {
 909                         op1 = index;
 910                         op2 = base;
 911                         goto make_add;
 912                 }
 913                 /* can't create an add */
 914                 return;
 915         } else {
 916                 /* can't create an add */
 917                 return;
 918         }
 919
 920 make_add_immediate:
 921         if(ia32_cg_config.use_incdec) {
 922                 if(is_am_one(node)) {
 923                         dbgi  = get_irn_dbg_info(node);
 924                         block = get_nodes_block(node);
 925                         res   = new_rd_ia32_Inc(dbgi, irg, block, op1);
 926                         arch_set_irn_register(arch_env, res, out_reg);
 927                         goto exchange;
 928                 }
 929                 if(is_am_minus_one(node)) {
 930                         dbgi  = get_irn_dbg_info(node);
 931                         block = get_nodes_block(node);
 932                         res   = new_rd_ia32_Dec(dbgi, irg, block, op1);
 933                         arch_set_irn_register(arch_env, res, out_reg);
 934                         goto exchange;
 935                 }
 936         }
 937         op2 = create_immediate_from_am(cg, node);
 938
 939 make_add:
 940         dbgi  = get_irn_dbg_info(node);
 941         block = get_nodes_block(node);
 942         noreg = ia32_new_NoReg_gp(cg);
 943         nomem = new_NoMem();
 944         res   = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, nomem, op1, op2);
 945         arch_set_irn_register(arch_env, res, out_reg);
 946         set_ia32_commutative(res);
 947         goto exchange;
 948
 949 make_shl:
 950         dbgi  = get_irn_dbg_info(node);
 951         block = get_nodes_block(node);
 952         noreg = ia32_new_NoReg_gp(cg);
 953         nomem = new_NoMem();
 954         res   = new_rd_ia32_Shl(dbgi, irg, block, op1, op2);
 955         arch_set_irn_register(arch_env, res, out_reg);
 956         goto exchange;
 957
 958 exchange:
 959         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, node));
 960
 961         /* add new ADD/SHL to schedule */
 962         DBG_OPT_LEA2ADD(node, res);
 963
 964         /* exchange the Add and the LEA */
 965         sched_add_before(node, res);
 966         be_peephole_exchange(node, res);
 967 }
 968
 969 /**
 970  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
 971  */
 972 static void peephole_ia32_Imul_split(ir_node *imul) {
 973         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
 974         const arch_register_t *reg;
 975         ir_node               *load, *block, *base, *index, *mem, *res, *noreg;
 976         dbg_info              *dbgi;
 977         ir_graph              *irg;
 978
 979         if (! is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
 980                 /* no memory, imm form ignore */
 981                 return;
 982         }
 983         /* we need a free register */
 984         reg = get_free_gp_reg();
 985         if (reg == NULL)
 986                 return;
 987
 988         /* fine, we can rebuild it */
 989         dbgi  = get_irn_dbg_info(imul);
 990         block = get_nodes_block(imul);
 991         irg   = current_ir_graph;
 992         base  = get_irn_n(imul, n_ia32_IMul_base);
 993         index = get_irn_n(imul, n_ia32_IMul_index);
 994         mem   = get_irn_n(imul, n_ia32_IMul_mem);
 995         load = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
 996
 997         /* copy all attributes */
 998         set_irn_pinned(load, get_irn_pinned(imul));
 999         set_ia32_op_type(load, ia32_AddrModeS);
1000         set_ia32_ls_mode(load, get_ia32_ls_mode(imul));
1001
1002         set_ia32_am_scale(load, get_ia32_am_scale(imul));
1003         set_ia32_am_sc(load, get_ia32_am_sc(imul));
1004         set_ia32_am_offs_int(load, get_ia32_am_offs_int(imul));
1005         if (is_ia32_am_sc_sign(imul))
1006                 set_ia32_am_sc_sign(load);
1007         if (is_ia32_use_frame(imul))
1008                 set_ia32_use_frame(load);
1009         set_ia32_frame_ent(load, get_ia32_frame_ent(imul));
1010
1011         sched_add_before(imul, load);
1012
1013         mem = new_rd_Proj(dbgi, irg, block, load, mode_M, pn_ia32_Load_M);
1014         res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1015
1016         arch_set_irn_register(arch_env, res, reg);
1017         be_peephole_new_node(res);
1018
1019         set_irn_n(imul, n_ia32_IMul_mem, mem);
1020         noreg = get_irn_n(imul, n_ia32_IMul_left);
1021         set_irn_n(imul, n_ia32_IMul_left, res);
1022         set_ia32_op_type(imul, ia32_Normal);
1023 }
1024
1025 /**
1026  * Replace xorps r,r and xorpd r,r by pxor r,r
1027  */
1028 static void peephole_ia32_xZero(ir_node *xor) {
1029         set_irn_op(xor, op_ia32_xPzero);
1030 }
1031
1032 /**
1033  * Register a peephole optimisation function.
1034  */
1035 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
1036         assert(op->ops.generic == NULL);
1037         op->ops.generic = (op_func)func;
1038 }
1039
1040 /* Perform peephole-optimizations. */
1041 void ia32_peephole_optimization(ia32_code_gen_t *new_cg)
1042 {
1043         cg       = new_cg;
1044         arch_env = cg->arch_env;
1045
1046         /* register peephole optimisations */
1047         clear_irp_opcodes_generic_func();
1048         register_peephole_optimisation(op_ia32_Const, peephole_ia32_Const);
1049         register_peephole_optimisation(op_be_IncSP, peephole_be_IncSP);
1050         register_peephole_optimisation(op_ia32_Lea, peephole_ia32_Lea);
1051         register_peephole_optimisation(op_ia32_Test, peephole_ia32_Test);
1052         register_peephole_optimisation(op_ia32_Test8Bit, peephole_ia32_Test);
1053         register_peephole_optimisation(op_be_Return, peephole_ia32_Return);
1054         if (! ia32_cg_config.use_imul_mem_imm32)
1055                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1056         if (ia32_cg_config.use_pxor)
1057                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1058
1059         be_peephole_opt(cg->birg);
1060 }
1061
1062 /**
1063  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1064  * all it's Projs are removed as well.
1065  * @param irn  The irn to be removed from schedule
1066  */
1067 static INLINE void try_kill(ir_node *node)
1068 {
1069         if(get_irn_mode(node) == mode_T) {
1070                 const ir_edge_t *edge, *next;
1071                 foreach_out_edge_safe(node, edge, next) {
1072                         ir_node *proj = get_edge_src_irn(edge);
1073                         try_kill(proj);
1074                 }
1075         }
1076
1077         if(get_irn_n_edges(node) != 0)
1078                 return;
1079
1080         if (sched_is_scheduled(node)) {
1081                 sched_remove(node);
1082         }
1083
1084         kill_node(node);
1085 }
1086
1087 static void optimize_conv_store(ir_node *node)
1088 {
1089         ir_node *pred;
1090         ir_node *pred_proj;
1091         ir_mode *conv_mode;
1092         ir_mode *store_mode;
1093
1094         if(!is_ia32_Store(node) && !is_ia32_Store8Bit(node))
1095                 return;
1096
1097         assert(n_ia32_Store_val == n_ia32_Store8Bit_val);
1098         pred_proj = get_irn_n(node, n_ia32_Store_val);
1099         if(is_Proj(pred_proj)) {
1100                 pred = get_Proj_pred(pred_proj);
1101         } else {
1102                 pred = pred_proj;
1103         }
1104         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1105                 return;
1106         if(get_ia32_op_type(pred) != ia32_Normal)
1107                 return;
1108
1109         /* the store only stores the lower bits, so we only need the conv
1110          * it it shrinks the mode */
1111         conv_mode  = get_ia32_ls_mode(pred);
1112         store_mode = get_ia32_ls_mode(node);
1113         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1114                 return;
1115
1116         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1117         if(get_irn_n_edges(pred_proj) == 0) {
1118                 kill_node(pred_proj);
1119                 if(pred != pred_proj)
1120                         kill_node(pred);
1121         }
1122 }
1123
1124 static void optimize_load_conv(ir_node *node)
1125 {
1126         ir_node *pred, *predpred;
1127         ir_mode *load_mode;
1128         ir_mode *conv_mode;
1129
1130         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1131                 return;
1132
1133         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1134         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1135         if(!is_Proj(pred))
1136                 return;
1137
1138         predpred = get_Proj_pred(pred);
1139         if(!is_ia32_Load(predpred))
1140                 return;
1141
1142         /* the load is sign extending the upper bits, so we only need the conv
1143          * if it shrinks the mode */
1144         load_mode = get_ia32_ls_mode(predpred);
1145         conv_mode = get_ia32_ls_mode(node);
1146         if(get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1147                 return;
1148
1149         if(get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1150                 /* change the load if it has only 1 user */
1151                 if(get_irn_n_edges(pred) == 1) {
1152                         ir_mode *newmode;
1153                         if(get_mode_sign(conv_mode)) {
1154                                 newmode = find_signed_mode(load_mode);
1155                         } else {
1156                                 newmode = find_unsigned_mode(load_mode);
1157                         }
1158                         assert(newmode != NULL);
1159                         set_ia32_ls_mode(predpred, newmode);
1160                 } else {
1161                         /* otherwise we have to keep the conv */
1162                         return;
1163                 }
1164         }
1165
1166         /* kill the conv */
1167         exchange(node, pred);
1168 }
1169
1170 static void optimize_conv_conv(ir_node *node)
1171 {
1172         ir_node *pred_proj, *pred, *result_conv;
1173         ir_mode *pred_mode, *conv_mode;
1174         int      conv_mode_bits;
1175         int      pred_mode_bits;
1176
1177         if (!is_ia32_Conv_I2I(node) && !is_ia32_Conv_I2I8Bit(node))
1178                 return;
1179
1180         assert(n_ia32_Conv_I2I_val == n_ia32_Conv_I2I8Bit_val);
1181         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1182         if(is_Proj(pred_proj))
1183                 pred = get_Proj_pred(pred_proj);
1184         else
1185                 pred = pred_proj;
1186
1187         if(!is_ia32_Conv_I2I(pred) && !is_ia32_Conv_I2I8Bit(pred))
1188                 return;
1189
1190         /* we know that after a conv, the upper bits are sign extended
1191          * so we only need the 2nd conv if it shrinks the mode */
1192         conv_mode      = get_ia32_ls_mode(node);
1193         conv_mode_bits = get_mode_size_bits(conv_mode);
1194         pred_mode      = get_ia32_ls_mode(pred);
1195         pred_mode_bits = get_mode_size_bits(pred_mode);
1196
1197         if(conv_mode_bits == pred_mode_bits
1198                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1199                 result_conv = pred_proj;
1200         } else if(conv_mode_bits <= pred_mode_bits) {
1201                 /* if 2nd conv is smaller then first conv, then we can always take the
1202                  * 2nd conv */
1203                 if(get_irn_n_edges(pred_proj) == 1) {
1204                         result_conv = pred_proj;
1205                         set_ia32_ls_mode(pred, conv_mode);
1206
1207                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1208                         if (get_mode_size_bits(conv_mode) == 8) {
1209                                 set_irn_op(pred, op_ia32_Conv_I2I8Bit);
1210                                 set_ia32_in_req_all(pred, get_ia32_in_req_all(node));
1211                         }
1212                 } else {
1213                         /* we don't want to end up with 2 loads, so we better do nothing */
1214                         if(get_irn_mode(pred) == mode_T) {
1215                                 return;
1216                         }
1217
1218                         result_conv = exact_copy(pred);
1219                         set_ia32_ls_mode(result_conv, conv_mode);
1220
1221                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1222                         if (get_mode_size_bits(conv_mode) == 8) {
1223                                 set_irn_op(result_conv, op_ia32_Conv_I2I8Bit);
1224                                 set_ia32_in_req_all(result_conv, get_ia32_in_req_all(node));
1225                         }
1226                 }
1227         } else {
1228                 /* if both convs have the same sign, then we can take the smaller one */
1229                 if(get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1230                         result_conv = pred_proj;
1231                 } else {
1232                         /* no optimisation possible if smaller conv is sign-extend */
1233                         if(mode_is_signed(pred_mode)) {
1234                                 return;
1235                         }
1236                         /* we can take the smaller conv if it is unsigned */
1237                         result_conv = pred_proj;
1238                 }
1239         }
1240
1241         /* kill the conv */
1242         exchange(node, result_conv);
1243
1244         if(get_irn_n_edges(pred_proj) == 0) {
1245                 kill_node(pred_proj);
1246                 if(pred != pred_proj)
1247                         kill_node(pred);
1248         }
1249         optimize_conv_conv(result_conv);
1250 }
1251
1252 static void optimize_node(ir_node *node, void *env)
1253 {
1254         (void) env;
1255
1256         optimize_load_conv(node);
1257         optimize_conv_store(node);
1258         optimize_conv_conv(node);
1259 }
1260
1261 /**
1262  * Performs conv and address mode optimization.
1263  */
1264 void ia32_optimize_graph(ia32_code_gen_t *cg)
1265 {
1266         irg_walk_blkwise_graph(cg->irg, NULL, optimize_node, cg);
1267
1268         if (cg->dump)
1269                 be_dump(cg->irg, "-opt", dump_ir_block_graph_sched);
1270 }
1271
1272 void ia32_init_optimize(void)
1273 {
1274         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1275 }